KR20110060950A - 메모리 디바이스의 프리층의 스핀 펌핑 유도 댐핑 감소 - Google Patents

메모리 디바이스의 프리층의 스핀 펌핑 유도 댐핑 감소 Download PDF

Info

Publication number
KR20110060950A
KR20110060950A KR1020117009255A KR20117009255A KR20110060950A KR 20110060950 A KR20110060950 A KR 20110060950A KR 1020117009255 A KR1020117009255 A KR 1020117009255A KR 20117009255 A KR20117009255 A KR 20117009255A KR 20110060950 A KR20110060950 A KR 20110060950A
Authority
KR
South Korea
Prior art keywords
layer
oxide
contact
spin torque
pinned
Prior art date
Application number
KR1020117009255A
Other languages
English (en)
Other versions
KR101388586B1 (ko
Inventor
시아오춘 지우
승 에이치. 강
시아 리
Original Assignee
콸콤 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=41257234&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20110060950(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 콸콤 인코포레이티드 filed Critical 콸콤 인코포레이티드
Publication of KR20110060950A publication Critical patent/KR20110060950A/ko
Application granted granted Critical
Publication of KR101388586B1 publication Critical patent/KR101388586B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

메모리 디바이스(100)의 프리층(110)의 스핀 펌핑 유도 댐핑을 감소시키는 방법 및 시스템이 개시된다. 메모리 디바이스는 비트 라인 액세스 전극(102)과 접촉하는 반강자성 물질(AFM) 피닝층(104)을 포함한다. 또한, 메모리 디바이스는 AFM 피닝층과 접촉하는 핀드층(106), 핀드층과 접촉하는 터널 배리어층(108), 및 터널 배리어층과 접촉하는 프리층(110)을 포함한다. 메모리 디바이스는 프리층과 접촉하며 액세스 트랜지스터 전극과 접촉하는 스핀 토크 강화층(112)을 포함한다. 스핀 토크 강화층은 프리층의 스핀 펌핑 유도 댐핑을 실질적으로 감소시키도록 구성된다.

Description

메모리 디바이스의 프리층의 스핀 펌핑 유도 댐핑 감소 {REDUCING SPIN PUMPING INDUCED DAMPING OF A FREE LAYER OF A MEMORY DEVICE}
[0001] 본 개시물은 메모리 디바이스의 프리층의 스핀 펌핑 유도 댐핑을 감소시키는 것에 관한 것이다.
[0002] 자기 터널 졍션(MTJ) 엘리먼트들은 자기 랜덤 액세스 메모리(MRAM)를 생성하는데 이용될 수 있다. 통상적으로, MTJ 엘리먼트는 핀드층(pinned layer), 자기 터널 배리어 및 프리층(free layer)을 포함하며, 여기서 비트값은 프리층의 자기 모멘트(magnetic moment)로 표현된다. MTJ 엘리먼트에 의해 저장되는 비트값은 핀드층에 의해 전달되는 고정된 자기 모멘트의 방향에 대한 프리층의 자기 모멘트의 방향에 의해 결정된다. 핀드층의 자화(magnetization)는 고정되는 반면 프리층의 자화가 전환될 수 있다.
[0003] 전류가 MTJ 엘리먼트를 흐르는 경우, 전류가 임계값을 초과할 때 프리층의 자화 방향은 변할 수 있다. 임계값은 자기 프리층의 유효 댐핑 팩터(effective damping factor)를 포함하는 다양한 팩터들과 관련된다. 자기 프리층의 유효 댐핑 팩터는 자기 프리층의 두께 및 주변층들의 조성(composition)의 함수일 수 있다. 주변층들은 스핀 펌핑 작용을 통해 자기 프리층의 유효 댐핑 상수를 변경시킬 수 있다. 스핀 펌핑이 증가될 때, 전류 임계값 또한 증가하여, 전력 소모 증가 및 열 발생 증가가 야기되며, 이 둘은 일반적으로 바람직하지 않다.
[0004] 특정 실시예에서, 메모리 디바이스가 개시된다. 메모리 디바이스는 비트 라인 액세스 전극 및 비트 라인 액세스 전극과 접촉하는 반강자성 물질(AFM) 피닝층을 포함한다. 또한, 메모리 디바이스는 AFM 피닝층(pinning layer)과 접촉하는 핀드층, 및 터널 배리어층과 접촉하는 프리층을 포함한다. 또한, 메모리 디바이스는 프리층과 접촉하며 액세스 트랜지스터 전극과 접촉하는 스핀 토크 강화층(spin torque enhancing layer)을 더 포함한다. 스핀 토크 강화층은 프리층의 스핀 펌핑 유도 댐핑을 실질적으로 감소시키도록 구성된다.
[0005] 또 다른 특정 실시예에서, 메모리 디바이스를 형성하는 방법은 제 1 전기적 콘택 상에 스핀 토크 강화층을 증착하는 단계를 포함한다. 스핀 토크 강화층은 절연층, 터널 배리어층, 및 반도체층 중 하나이다. 또한, 방법은 스핀 토크 강화층 상에 프리층을 증착하는 단계를 포함한다. 또한, 방법은 프리층 상에 스페이서층을 증착하는 단계를 포함한다. 또한, 방법은 스페이서층 상에 핀드층을 증착하는 단계를 포함한다. 또한, 방법은 핀드층 상에 반강자성 물질(AFM) 피닝층을 증착하는 단계를 포함한다. 또한, 방법은 AFM 피닝층 상에 제 2 전기적 콘택을 증착하는 단계를 포함한다. 스핀 토크 강화층은 실질적으로 프리층의 댐핑 상수를 감소시키도록 구성된다.
[0006] 또 다른 특정 실시예에서, 자기 터널링 정션(MTJ) 구조는 전기적 콘택과 접촉하는 반강자성 물질(AFM) 피닝층을 포함한다. 또한, MTJ 구조는 AFM 피닝층과 접촉하는 핀드층을 포함한다. 또한, MTJ 구조는 핀드층과 접촉하는 터널 배리어층을 포함한다. 또한, MTJ 구조는 터널 배리어층과 접촉하는 프리층을 포함한다. 또한, MTJ 구조는 프리층과 접촉하는 스핀 토크 강화층을 포함한다. 스핀 토크 강화층은 마그네슘 산화물(MgO)을 포함하며 스핀 펌핑 작용을 감소시킴으로써 기록 전류 임계치를 감소시키도록 구성된다. 프리층은 핀드층 보다 기판에 가까울 수 있다.
[0007] 또 다른 특정 실시예에서, 판독 전류를 메모리 디바이스의 제 1 전기적 콘택 및 제 1 전기적 콘택과 접촉하는 반강자성 물질(AFM) 피닝층로 통과시키는 단계를 포함하는 방법이 개시된다. 또한, 방법은 AFM 피닝층과 접촉하는 핀드층의 자기 모멘트에 대해 프리층의 자기 모멘트의 상대적 배향에 해당하는 저항(resistance)을 검출하는 단계를 포함한다. 핀드층은 터널 배리어층과 접촉하며, 터널 배리어층은 프리층과 접촉하며, 프리층은 스핀 토크 강화층과 접촉하며, 스핀 토크 강화층은 메모리 디바이스의 제 2 전기적 콘택과 접촉하며, 제 2 전기적 콘택은 액세스 트랜지스터와 연결된다.
[0008] 개시된 실시예들 중 적어도 하나에 의해 제공되는 하나의 특정한 장점은 실질적으로 비대칭 스위칭을 감소시킨다는 것이며, 여기서 큰 기록 전류는 역평행(anti-parallel) 상태에서 평행 상태로 자기 터널링 졍션(MTJ) 디바이스의 상태를 쉽게 변화시킬 수 있지만, 작은 기록 전류는 평행에서 역평행으로 MTJ의 상태가 어렵게 변한다. 개시된 실시예들 중 적어도 하나에 의해 제공되는 또 다른 특정한 장점은 MTJ 디바이스의 상태를 변화시키기 위해 임계 스위칭 전류를 감소시킨다는 것이다. 본 개시물의 다른 양상들, 장점들, 및 특징들은 하기 섹션들, 즉 도면의 간단한 설명, 발명을 실시하기 위한 구체적인 내용 및 청구항들을 포함하는 전체 출원서를 검토한 후 명백해질 것이다.
[0009] 도 1은 스핀-전달 자기 랜덤 액세스 메모리(STT-MRAM) 디바이스의 엘리먼트에 대한 제 1 예시적 실시예이다.
[0010] 도 2는 STT-MRAM 디바이스의 엘리먼트에 대한 제 2 예시적 실시예이다.
[0011] 도 3은 STT-MRAM 디바이스의 엘리먼트를 형성하는 방법에 대한 예시적 실시예에 대한 흐름도이다. 그리고,
[0012] 도 4는 STT-MRAM 디바이스의 엘리먼트를 판독하는 방법에 대한 예시적 실시예에 대한 흐름도이다.
[0013] 도 1을 참조로, 스핀-토크-전달 자기 랜덤 액세스 메모리(STT-MRAM)의 엘리먼트에 대한 제 1 예시적 실시예가 도시되며 이는 전반적으로 100으로 도시된다. STT-MRAM(100)의 엘리먼트는 기판(126) 상에 자기 터널링 정션(MTJ) 구조(101) 및 액세스 트랜지스터(116)를 포함한다. MTJ 구조(101)는 비트 라인(118)에 연결된 비트 라인 액세스 전극(102), 반강자성 물질(AFM) 피닝층(104), 핀드층(106), 터널 배리어층(108), 프리층(110), 스핀 토크 강화층(112), 및 액세스 트랜지스터 전극(114)을 포함한다. 액세스 트랜지스터 전극(114)은 액세스 트랜지스터(116)의 드레인 영역(130)에 연결된다. 액세스 트랜지스터(116)는 워드 라인(119)에 의해 게이팅되며(gated) 소스(120)에 연결되는 소스 영역(132)을 포함한다.
[0014] AFM 피닝층(104)은 비트 라인 액세스 전극(102)과 접촉된다. AFM 피닝층(104)은 특정 방향에서 핀드층(106)의 자기 모멘트(124)의 배향을 유지한다(hold). 핀드층(106)은 AFM 피닝층(104)과 접촉하며 강자성 물질로 구성될 수 있다.
[0015] 터널 배리어층(108)은 핀드층(106)과 접촉하며 강화 채널이 터널 배리어층(108)에 거친 전자 터널링을 경유하여 흐르는 동안 프리층(110)으로부터 핀드층(106)을 물리적으로 절연시킨다. 터널 배리어층(108)은 비자기 물질로 구성될 수 있다. 대안적 실시예에서, 터널 배리어층(108)은 마그네슘 산화물(MgO)을 포함한다.
[0016] 프리층(110)은 터널 배리어층(108)과 접촉하며 기판(126)으로부터 거리(d2)(142)를 두고 위치된다. 프리층(110)은 핀드층(106)의 자기 모멘트(124)와의 평행 또는 역평행 배열일 수 있는 자기 모멘트(125)를 갖는다. 핀드층(106)은 거리(d2)(142) 보다 큰 기판(126)로부터의 거리(d1)(140)에 있을 수 있다. 프리층(110)의 자기 모멘트(125)는 기록 전류 임계치를 초과하는 전류에 의해 기록될 수 있으며 기록 전류 임계치 미만인 전류를 사용하여 판독될 수 있다. 예시적 실시예에서, 프리층(110)은 강자성일 수 있다. 또 다른 예시적 실시예에서, 프리층(110)은 합성 강자성층일 수 있다.
[0017] 스핀 토크 강화층(112)은 프리층(110)과 접촉한다. 스핀 토크 강화층(112)은 실질적으로 프리층(110)의 스핀 펌핑 유도 댐핑을 감소시키고, 따라서 하기에 보다 상세히 개시되는 것처럼, 기록 전류 임계치를 감소시키도록 구성된다. 특정 실시예에서, 스핀 토크 강화층(112) 및 터널 배리어층(108)은 2개의 층들에 대해 동일한 물질의 사용을 가능케하고 STT-MRAM(100)의 엘리먼트를 제조하는 동안 사용되는 물질을 수를 감소시키는 마그네슘 산화물(MgO)을 포함할 수 있다. 스핀 토크 강화층(112) 및 터널 배리어층(108)에 대한 마그네슘 산화물의 사용은 보다 적은 물질들이 사용될 있어 제조 비용들을 감소시키고 또한 오염 가능성을 감소시킬 수 있다. 예시적 실시예서, 스핀 토크 강화층은 0.2 nm 내지 10nm의 두께를 갖는다.
[0018] 특정 실시예에서, 스핀 토크 강화층(112)은 알루미늄(Al) 산화물, 보론(B) 산화물, 구리(Cu) 산화물, 코발트(Co) 산화물, 크롬(Cr) 산화물, 철(Fe) 산화물, 게르마늄(Ge) 산화물, 몰리브덴(Mo) 산화물, 마그네슘(Mg) 산화물, 니오븀(Nb) 산화물, 니켈(Ni) 산화물, 실리콘(Si) 산화물, 탄탈(Ta) 산화물, 티타늄(Ti) 산화물, 바나듐(V) 산화물, 및 텅스텐(W) 산화물 중 적어도 하나를 포함한다.
[0019] 또 다른 특정 실시예에서, 스핀 토크 강화층(112)은 알루미늄(Al) 질화물, 보론(B) 질화물, 실리콘(Si) 질화물, 게르마늄(Ge) 질화물, 티타늄(Ti) 질화물, 및 플래티늄(Pt) 질화물 중 적어도 하나를 포함한다.
[0020] 또 다른 특정 실시예에서, 스핀 토크 강화층(112)은 은(Ag) 산화물, 알루미늄(Al) 산화물, 아세닉(As) 산화물, 금(Au) 산화물, 탄소(C) 산화물, 카디뮴(Cd) 산화물, 구리(Cu) 산화물, 갈륨(Ga) 산화물, 게르마늄(Ge) 산화물, 수은(Hg) 산화물, 인듐(In) 산화물, 이리듐(Ir) 산화물, 오스뮴(Os) 산화물, 팔라듐(Pd) 산화물, 플래티늄(Pt) 산화물, 안티몬(Sb) 산화물, 실리콘(Si) 산화물, 및 텔루륨(Te) 산화물 중 적어도 하나를 포함한다.
[0021] 또 다른 특정 실시예에서, 스핀 토크 강화층(112)은 더블 페로브스카이트(
Figure pct00001
), 페르보스카이트 산화물 합금
Figure pct00002
, 하프-휴슬러 합금(
Figure pct00003
), 자철석(
Figure pct00004
) 또는 크롬 이산화물(
Figure pct00005
)과 같은 절절반-금속성 물질을 포함한다. 또 다른 실시예에서, 스핀 토크 강화층(112)은 절연층, 터널 배리어층, 또는 반도체층 중 하나이다.
[0022] 스핀 토크 강화층(112)은 기록 동작에 대한 임계 전류 밀도를 감소시키기 위해 프리층(110)의 스핀 펌핑 유도 댐핑을 실질적으로 감소시키도록 구성되며, 이는 기록 전류 임계치를 결정한다. 특정 실시예에서, 스핀 토크 강화층(112)은 마그네슘 산화물(MgO)을 포함한다. 스핀-편광(spin-polarized) 전류가 MTJ 구조(101)를 통과할 때, 스핀-편광 전류의 전자들에 대한 스핀 모멘텀의 부분은 프리층(110)으로 전달될 수 있다. 프리층(110)의 자기 모멘트는 전류 밀도가 특정한 임계 전류 밀도 보다 클 때 방향을 변화시킬 수 있다. 스핀 전달 유도 스위칭이 프리층(110)에서 발생할 수 있는 전류는 기록 전류 임계치로 표시된다. 기록 전류 임계치가 하이(high)이면, 액세스 트랜지스터(116)와 같은 큰 디바이스들은 기록 전류를 구동시키도록 요구되며, 이는 감소된 비트셀 밀도, 추가의 열, 증가된 전력 소모 및 다른 문제점들을 산출할 수 있다.
[0023] 일반적으로, 기록 전류 임계치는 프리층(110)의 유효 댐핑이 감소될 때 감소된다. 프리층(110)의 유효 댐핑은 프리층(110)을 떠날 수 있는 자유 전자들과의 교환 결합(exchange coupling)으로 인해 프리층(110)의 자화로부터 각 모멘텀(angular momentum)의 손실을 나타내는 댐핑 성분(component)을 포함한다. 이러한 "스핀 펌핑" 작용은 프리층(110)의 자기 모멘트(125)의 방향을 변경시키는데 요구되는 상당량의 전류를 산출한다. 스핀 펌핑 작용을 감소시킴으로써, 스핀 토크 강화층(112)은 MTJ 구조(101)의 임계 전류 밀도 및 기록 전류 임계치를 감소시켜, 액세스 트랜지스터(116)의 크기에서의 대응하는 감소 및 비트셀 밀도에서의 증가가 가능해진다.
[0024] 기록 전류가 MTJ 구조(101)를 통과하는 방향은 핀드층(106)의 자기 모멘트(124)가 프리층(110)의 자기 모멘트(125)에 평행 또는 역-평행이게 배열될지 여부를 결정한다. 예시적 실시예에서, 데이터 "1" 값은 자기 모멘트(124)에 역-평행으로 자기 모멘트(125)를 정렬하기 위해 비트 라인 액세스 전극(102)으로부터 액세스 트랜지스터 전극(114)으로 제 1 기록 전류를 통과시킴으로써 저장될 수 있다. 데이터 "0" 값은 자기 모멘트(124)에 평행으로 자기 모멘트(125)를 정렬하기 위해 액세스 트랜지스터 전극(114)으로부터 비트 라인 액세스 전극(102)으로 제 2 기록 전류를 통과시킴으로써 저장될 수 있다.
[0025] 판독 동작(122)이 STT-MRAM(100)의 엘리먼트에서 수행될 때, 판독 전류가 비트 라인 액세스 전극(102)에서 소스(120)로 흐르거나 또는 판독 전류가 소스(120)로부터 비트 라인 액세스 전극(102)으로 흐를 수 있다. 특정 실시예에서, 판독 전류의 방향은 가장큰 판독 신호가 제공되는 방향에 따라 결정될 수 있다. 특정 실시예에서, 판독 동작(122)이 STT-MRAM(100)의 엘리먼트에서 수행될 때, 판독 전류는 비트 라인(BL)(118)을 통해 비트라인 액세스 전극(102)에서 액세스 트랜지스터 전극(114) 방향으로 흐른다. MTJ 구조(101)를 거치는 판독 전류는 자기 모멘트(125) 및 자기 모멘트(124)의 상대 배향(relative orientation)에 해당하는 저항에 직면하게 된다. 핀드층(106)의 자기 모멘트(124)가 프리층(110)의 자기 모멘트(125)와의 평행 배향을 갖을 때, 판독 전류는 핀드층(106)의 자기 모멘트(124)가 프리층(110)의 자기 모멘트(125)의 역-평행 배향을 갖을 때와 상이한 저항에 직면하게 된다.
[0026] 따라서, 비트셀은 STT-MRAMR과 같은 메모리 디바이스의 엘리먼트로서 사용될 수 있다. 스핀 토크 강화층(112)을 이용함으로써, 프리층(11)의 스핀-펌핑 유도 댐핑의 댐핑 팩터는 실질적으로 감소되어, 임계 전류가 감소되고, 스핀 토크 강화층을 사용하지 않는 등가적인 자기 터널링 졍션(MTJ) 디바이스보다 적은 전력 소모 및 적은 열 발생을 산출한다.
[0027] 또한, 프리층(110)은 제조 프로세스상 핀드층(106) 보다 먼저 스핀 토크 강화층(112)에 증착되기 때문에, 프리층(110)은 핀드층이 먼저 증착되고 프리층이 나중에 증착되는 구성에서 보다 핀드층(106)의 자기 특성에 대해 보다 나은 제어가 가능해지며 평활해진다(smoother). 스핀 토크 강화층(112) 상에서 기판(126)과 가깝게 프리층(110)이 증착됨으로써, 통상의 MTJ 디바이스들에서 발견되는 비대칭적 스위칭이 감소된다.
[0028] 도 2를 참조로, 스핀-토크-전달 자기 랜덤 액세스 메모리(STT-MRAM)의 엘리먼트에 대한 제 2의 예시적 실시예가 도시되면 전반적으로 200으로 표시된다. STT-MRAM(200)의 엘리먼트는 상부 콘택(202), 반강자성(AFM) 피닝층(204), 코발트-철-보론(CoFeB)층(206), 루테늄(Ru)층(208), 코발트-철(CoFe)층(210), 터널 배리어층(212), 프리층(214), 스핀 토크 강화층(216), 및 바닥 콘택(218)을 포함한다. 액세스 트랜지스터(228)는 바닥 콘택(218)과 연결되고 워드 라인(230) 및 소스(232)에 연결된다. 특정 실시예에서, STT-MRAM(200)의 엘리먼트는 도 1의 STT-MRAM(100)의 엘리먼트이다.
[0029] 상부 콘택(202)은 비트 라인(222)에 제 1 전기적 콘택을 제공한다. AFM 피닝층(204)은 CoFeB 층(206) 및 CoFe 층(210)의 자기 모멘트(240)의 배향을 고정한다. CoFeB 층(206)은 제 1 핀드층이며 본질적으로 코발트(Co), 철(Fe) 및 보론(B)으로 이루어진 화합물을 포함할 수 있다. Ru 층(208)은 본질적으로 루테늄으로 이루어진 제 2 핀드층이다. CoFe 층(210)은 제 3 핀드층이며 본질적으로 코발트(Co) 및 철(Fe)로 구성된다. CoFeB 층(206), Ru 층(208), 및 CoFe 층(210)은 총체적으로 합성 핀드층을 형성한다.
[0030] 터널 배리어층(212)은 CoFe 층(210)과 프리층(214) 사이에서 전자 터널링이 가능하도록 구성된 비전도성, 비자성 물질일 수 있다. 프리층(214)은 CoFe 층(210)의 자기 모멘트(242)와 평행 또는 역평행 배열로 설정될 수 있는 프로그램가능한 배향을 갖는 자기 모멘트(244)를 포함하는 저장층이다. 스핀 토크 강화층(216)은 프리층(214)의 스핀 펌핑 유도 댐핑을 실질적으로 감소시키도록 구성된다. 스핀 토크 강화층(216)은 마그네슘 산화물(MgO)을 포함할 수 있다. 바닥 콘택(218)은 액세스 트랜지스터(228)에 제 2 전기적 콘택을 제공한다.
[0031] 데이터가 STT-MRAM(200)의 엘리먼트에 기록될 때, 기록 전류는 액세스 트랜지스터(228)로 흐른다. 기록 전류가 특정 방향으로 흐를 때, 프리층(214)은 제 1 상태를 가지며, 여기서 자기 모멘트(244)는 CoFe 층(210)의 자기 모멘트(242)와 평행하다. 기록 전류가 반대(opposite) 방향으로 흐를 때, 프리층(214)은 제 2 상태를 가지며, 여기서 자기 모멘트(244)는 CoFe 층(210)의 자기 모멘트(242)에 역평행이다.
[0032] STT-MRAM(200)의 엘리먼트 상에서 판독 동작(220)이 수행될 때, 판독 전류가 상부 콘택(202)으로부터 바닥 콘택(218)으로 흐르거나 또는 판독 전류가 바닥 콘택(218)으로부터 상부 콘택(202)으로 흐를 수 있다. 특정 실시예에서, 판독 전류의 방향은 가장큰 판독 신호를 제공하는 방향에 기초하여 결정될 수 있다. 특정 실시예에서, 판독 동작(220)이 STT-MRAM(200)의 엘리먼트에서 수행될 때, 판독 전류는 비트 라인(BL)(222)을 경유하여 상부 콘택(202), AFM 피닝층(204), CoFeB 층(206), 및 Ru 층(208)을 흘러 프리층(214)과 CoFe 층(210)의 자기 모멘트들의 상대 배향에 해당하는 저항을 검출한다. 검출된 저항은 STT-MRAM(200)의 엘리먼트에 저장되는 논리 값을 나타낸다.
[0033] 논리 값들은 CoFe 층(210)의 자기 모멘트(242)와 관련하여 프리층(214)의 자기 모멘트(244)의 방향을 설정하기 위해 기록 전류 임계치를 초과하는 기록 전류를 인가함으로써 STT-MRAM(200)의 엘리먼트에 기록될 수 있다. 도 2에 도시된 것처럼 프리층이 핀드층 아래에 있는 실시예들 및 프리층이 핀드층 위에 있고 스핀 토크 강화층이 프리층 위에 있는 실시예들에서, 스핀 토크 강화층(216)은 스핀 펌핑으로 인한 프리층(214)에서 각 모멘텀 손실을 감소시키고 결과적으로, 프리층(214)의 자기 모멘트(244)의 방향을 설정하기 위한 임계 전류 밀도를 낮춘다. 또한, 도 2에 도시된 실시예에서 프리층(214)은 핀드층(206-210) 아래에 있기 때문에, 프리층(214)은 보다 제어된 파라미터들을 포함할 수 있어, 반전(reverse) 층 순서를 갖는 구조에 비해, STT-MRAM(200)의 엘리먼트에 대해 감소된 기록 전류 비대칭성이 산출된다.
[0034] 도 3은 메모리 디바이스를 제조하는 방법에 대한 예시적 실시예의 흐름도이다. 302에서, 스핀 토크 강화층이 제 1 전기적 콘택상에 증착된다. 스핀 토크 강화층은 절연층, 터널 배리어층, 및 반도체층 중 하나이다. 제 1 예시적 실시예에서, 스핀 토크 강화층은 절반-금속성 물질을 포함할 수 있다. 절반-금속성 물질은 더블 페로브스카이트(
Figure pct00006
), 페르보스카이트 산화물 합금
Figure pct00007
, 하프-휴슬러 합금(
Figure pct00008
), 자철석(
Figure pct00009
) 또는 크롬 이산화물(
Figure pct00010
)중 적어도 하나를 포함할 수 있다. 제 2 예시적 실시예에서, 스핀 토크 강화층은 마그네슘 산화물(MgO)을 포함할 수 있다.
[0035] 304로 이어져서, 스핀 토크 강화층상에 프리층이 증착된다. 예시적 실시예에서, 프리층은 합성 강자성 물질을 포함할 수 있다. 스핀 토크 강화층은 시질적으로 프리층의 댐핑 상수를 감소시키도록 구성된다. 프리층은 프리층의 프로세스 파라미터들에 대한 개선된 제어를 가능케하기 위해 기판에 가깝게 증착된다. 특정 실시예에서, 스핀 토크 강화층 및 기판에 대한 프리층의 근접 인접성(closer proximity)은 임계 전류를 낮추고 기록 비대칭성을 감소시킴으로써 개선된 기록 특성들을 가능케한다.
[0036] 306으로 진행되어, 스페이서층이 프리층상에 증착된다. 스페이서층은 비자성층일 수 있다. 특정 실시예에서, 스페이서층은 얇은 비전도성 물질의 터널 배리어층이다. 308로 이동하여, 핀드층이 스페이서층상에 증착된다. 310으로 진행되어, 반강자성 물질(AFM) 피닝층이 핀드층상에 증착된다. 312로 진행되어, 제 2 전기적 콘택이 AFM 피닝층상에 증착된다. 방법은 314에서 종료된다.
[0037] 도 4는 STT-MRAM의 엘리먼트를 판독하는 방법에 대한 예시적 실시예의 흐름도이다. 402에서, 판독 전류는 메모리 디바이스의 제 1 전기적 콘택 및 제 1 전기적 콘택과 접촉하는 반강자성 물질(AFM) 피닝층을 통과한다. 404로 이어져, AFM 피닝층과 접촉하는 핀드층의 자기 모멘트에 대해 프리층의 자기 모멘트의 배향에 해당하는 저항이 검출된다. 핀드층은 프리층과 접촉하는 터널 배리어층과 접촉한다. 프리층은 스핀 토크 강화층과 접촉하며, 스핀 토크 강화층은 메모리 디바이스의 제 2 전기적 콘택과 접촉한다. 제 2 전기적 콘택은 액세스 트랜지스터에 결합된다. 스핀 토크 강화층은 마그네슘 산화물(MgO)를 포함할 수 있다. 스핀 토크 강화층은 프리층의 스핀 펌핑 유도 댐핑을 실질적으로 감소시키도록 구성될 수 있다. 방법은 406에서 종료된다.
[0038] 본 명세서에 개시되는 실시예들과 관련하여 개시되는 다양한 예시적 논리 블록들, 구성들, 모듈들, 회로들 및 알고리즘 단계들이 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이 둘의 조합들로서 구현될 수 있다는 것을 당업자들은 추가로 인식할 것이다. 하드웨어와 소프트웨어의 이러한 상호교환성을 명확히 예시하기 위해, 다양한 예시적 콤포넌트들, 블록들, 구성들, 모듈들, 회로들 및 단계들이 이들의 기능과 관련하여 앞서 전반적으로 개시되었다. 이러한 기능이 하드웨어로서 구현될지 또는 소프트웨어로서 구현될지 여부는 특정 애플리케이션 및 전체 시스템에 부과되는 설계 제약들에 따라 좌우된다. 당업자들은 각각의 특정 애플리케이션에 대한 방식들의 변화로 개시된 기능을 구현할 수 있으나, 이러한 구현 결정들이 본 개시물의 범주의 이탈을 야기시키는 것으로 해석되어서는 안된다.
[0039] 본 명세서에 개시되는 실시예들과 관련하여 개시되는 방법 또는 알고리즘에 대한 단계들은 하드웨어에서, 프로세서에 의해 실행되는 소프트웨어 모듈에서, 또는 이 둘의 조합물 내에서 직접 구현될 수 있다. 소프트웨어 모듈은 랜덤 액세스 메모리(RAM), 플래시 메모리, 리드-온리 메모리(ROM), 프로그램가능 리드-온리 메모리(PROM), 소거가능한 프로그램가능 리드-온리 메모리(EPROM), 전기적으로 소거가능한 프로그램가능 리드-온리 메모리(EEPROM), 레지스터들, 하드 디스크, 이동식 디스크, 콤팩 디스크 리드-온리 메모리(CD-ROM), 또는 업계에 공지된 임의의 다른 형태의 저장 매체에 상주할 수 있다. 예시적 저장 매체는 프로세서가 저장 매체로부터 정보를 판독하고, 저장 매체에 정보를 기록할 수 있도록 프로세서에 연결된다. 대안적으로, 저장 매체는 프로세서에 통합될 수 있다. 프로세서 및 저장 매체는 ASIC(application-specific integrated circuit)에 상주할 수 있다. ASIC는 컴퓨팅 디바이스 또는 사용자 단말에 상주할 수 있다. 대안적으로, 프로세서 및 저장 매체는 컴퓨팅 디바이스 또는 사용자 단말에서 이산 콤포넌트들로서 상주할 수 있다.
[0040] 개시된 실시예들의 이전 설명은 임의의 당업자들이 개시된 실시예들의 구성 또는 사용을 수행할 수 있게 하기 위해 제공된다. 이러한 실시예들에 대한 다양한 변경들을 당업자들은 쉽게 인식할 것이며, 명세서에 정의된 원리들은 본 개시물의 범주를 이탈하지 않고 다른 실시예들에 적용될 수 있다. 따라서, 본 개시물은 본 명세서에 도시된 실시예들로 제한되게 의도되는 것이 아니라 하기 청구항들에 의해 정의되는 원리들 및 신규한 특징들에 따른 가능한 넓은 범주를 따른다.

Claims (25)

  1. 메모리 디바이스로서,
    비트 라인 액세스 전극;
    상기 비트 라인 액세스 전극과 접촉하는 반강자성 물질(AFM) 피닝층(pinning layer);
    상기 AFM 피닝층과 접촉하는 핀드층(pinned layer);
    상기 핀드층과 접촉하는 터널 배리어층;
    상기 터널 배리어층과 접촉하는 프리층(free layer); 및
    상기 프리층과 접촉하며 액세스 트랜지스터 전극과 접촉하는 스핀 토크 강화층
    을 포함하며, 상기 스핀 토크 강화층은 상기 프리층의 스핀 펌핑 유도 댐핑을 실질적으로 감소시키도록 구성되는, 메모리 디바이스.
  2. 제 1 항에 있어서,
    상기 스핀 토크 강화층은 마그네슘 산화물(MgO)을 포함하는, 메모리 디바이스.
  3. 제 1 항에 있어서,
    상기 스핀 토크 강화층은 0.2nm 내지 10nm의 두께를 갖는, 메모리 디바이스.
  4. 제 1 항에 있어서,
    상기 핀드층은 기판으로부터 제 1 거리에 있고 상기 프리층은 상기 기판으로부터 제 2 거리에 있고, 상기 제 1 거리는 상기 제 2 거리보다 큰, 메모리 디바이스.
  5. 제 1 항에 있어서,
    상기 비트 라인 액세스 전극과 상기 액세스 트랜지스터 전극 사이에 인가되는 판독 전류에 응답하여 데이터 값이 판독되는, 메모리 디바이스.
  6. 제 5 항에 있어서,
    상기 판독 전류는 상기 프리층 및 상기 핀드층의 자기 모멘트들의 배향에 해당하는 저항을 검출하기 위해 상기 비트 라인 액세스 전극 및 상기 AFM 피닝층을 흐르는, 메모리 디바이스.
  7. 제 1 항에 있어서,
    상기 액세스 트랜지스터 전극과 접촉하는 액세스 트랜지스터를 더 포함하는, 메모리 디바이스.
  8. 제 7 항에 있어서,
    액세스 트랜지스터를 통해 상기 액세스 트랜지스터 전극에 결합되는 워드 라인을 더 포함하는, 메모리 디바이스.
  9. 제 1 항에 있어서,
    상기 메모리 디바이스는 스핀 토크 터널링 자기 터널링 졍션(STT-MTJ) 디바이스의 엘리먼트인, 메모리 디바이스.
  10. 제 1 항에 있어서,
    상기 핀드층은 본질적으로 코발트(Co), 철(Fe), 및 보론(B)으로 이루어진 화합물(compound)의 제 1 핀드층을 포함하는, 메모리 디바이스.
  11. 제 10 항에 있어서,
    상기 핀드층은 본질적으로 루테늄(Ru)으로 이루어진 화합물의 제 2 핀드층을 더 포함하며, 상기 제 2 핀드층은 상기 제 1 핀드층과 접촉하는, 메모리 디바이스.
  12. 제 11 항에 있어서,
    상기 핀드층은 본질적으로 코발트(Co) 및 철(Fe)로 이루어진 화합물의 제 3 핀드층을 포함하며, 제 3 핀드층은 제 2 핀드층과 접촉하는, 메모리 디바이스.
  13. 제 1 항에 있어서,
    상기 터널 배리어층은 마그네슘 산화물(MgO)를 포함하는, 메모리 디바이스.
  14. 제 1 항에 있어서,
    상기 스핀 토크 강화층은 알루미늄(Al) 산화물, 보론(B) 산화물, 구리(Cu) 산화물, 코발트(Co) 산화물, 크롬(Cr) 산화물, 철(Fe) 산화물, 게르마늄(Ge) 산화물, 몰리브덴(Mo) 산화물, 마그네슘(Mg) 산화물, 니오븀(Nb) 산화물, 니켈(Ni) 산화물, 실리콘(Si) 산화물, 탄탈(Ta) 산화물, 티타늄(Ti) 산화물, 바나듐(V) 산화물, 및 텅스텐(W) 산화물 중 적어도 하나를 포함하는, 메모리 디바이스.
  15. 제 1 항에 있어서,
    상기 스핀 토크 강화층은 알루미늄(Al) 질화물, 보론(B) 질화물, 실리콘(Si) 질화물, 게르마늄(Ge) 질화물, 티타늄(Ti) 질화물, 및 플래티늄(Pt) 질화물 중 적어도 하나를 포함하는, 메모리 디바이스.
  16. 제 1 항에 있어서,
    상기 스핀 토크 강화층은 은(Ag) 산화물, 알루미늄(Al) 산화물, 아세닉(As) 산화물, 금(Au) 산화물, 탄소(C) 산화물, 카디뮴(Cd) 산화물, 구리(Cu) 산화물, 갈륨(Ga) 산화물, 게르마늄(Ge) 산화물, 수은(Hg) 산화물, 인듐(In) 산화물, 이리듐(Ir) 산화물, 오스뮴(Os) 산화물, 팔라듐(Pd) 산화물, 플래티늄(Pt) 산화물, 안티몬(Sb) 산화물, 실리콘(Si) 산화물, 및 텔루륨(Te) 산화물 중 적어도 하나를 포함하는, 메모리 디바이스.
  17. 메모리 디바이스를 형성하는 방법으로서,
    제 1 전기적 콘택 상에 스핀 토크 강화층을 증착하는 단계―상기 스핀 토크 강화층은 절연층, 터널 배리어층, 및 반도체층 중 하나임―;
    상기 스핀 토크 강화층 상에 프리층을 증착하는 단계;
    상기 프리층 상에 스페이서층을 증착하는 단계;
    상기 스페이서층 상에 핀드층을 증착하는 단계;
    상기 핀드층 상에 반강자성 물질(AFM) 피닝층을 증착하는 단계; 및
    상기 AFM 피닝층 상에 지 2 전기적 콘택을 증착하는 단계
    를 포함하며, 상기 스핀 토크 강화층은 상기 프리층의 댐핑 상수를 실질적으로 감소시키도록 구성되는, 메모리 디바이스를 형성하는 방법.
  18. 제 17 항에 있어서,
    상기 스핀 토크 강화층은 절반-금속성(half-metallic) 물질을 포함하는, 메모리 디바이스를 형성하는 방법.
  19. 제 18 항에 있어서,
    상기 절반-금속성 물질은 더블 페로브스카이트(
    Figure pct00011
    ), 페르보스카이트 산화물 합금
    Figure pct00012
    , 하프-휴슬러 합금(
    Figure pct00013
    ), 자철석(
    Figure pct00014
    ) 또는 크롬 이산화물(
    Figure pct00015
    ) 중 적어도 하나를 포함하는, 메모리 디바이스를 형성하는 방법.
  20. 제 17 항에 있어서,
    상기 프리층은 합성 강자성 물질을 포함하는, 메모리 디바이스를 형성하는 방법.
  21. 제 17 항에 있어서,
    상기 스핀 토크 강화층은 마그네슘 산화물(MgO)을 포함하는, 메모리 디바이스를 형성하는 방법.
  22. 자기 터널링 졍션(MTJ) 구조물로서,
    전기적 콘택과 접촉하는 반강자성 물질(AFM) 피닝층;
    상기 AFM 피닝층과 접촉하는 핀드층;
    상기 핀드층과 접촉하는 터널 배리어층;
    상기 터널 배리어층과 접촉하는 프리층; 및
    상기 프리층과 접촉하는 스핀 토크 강화층
    을 포함하며, 상기 스핀 토크 강화층은 마그네슘 산화물(MgO)을 포함하며 스핀 펌핑 작용을 감소시킴으로써 기록 전류 임계치를 감소시키도록 구성되는, 자기 터널링 졍션(MTJ) 구조물.
  23. 제 22 항에 있어서,
    상기 프리층은 상기 핀드층보다 기판에 가까운, 자기 터널링 졍션(MTJ) 구조물.
  24. 방법으로서,
    메모리 디바이스의 제 1 전기적 콘택 및 상기 제 1 전기적 콘택과 접촉하는 반강자성 물질(AFM) 피닝층으로 판독 전류를 통과시키는 단계; 및
    핀드층의 자기 모멘트에 대해 프리층의 자기 모멘트의 상대 배향에 해당하는 저항을 검출하는 단계
    를 포함하며, 상기 핀드층은 상기 AFM 피닝층과 접촉하며,
    상기 핀드층은 터널 배리어층과 접촉하며, 상기 터널 배리어층은 상기 프리층과 접촉하며, 상기 프리층은 스핀 토크 강화층과 접촉하며, 상기 스핀 토크 강화층은 상기 메모리 디바이스의 제 2 전기적 콘택과 접촉하며, 상기 제 2 전기적 콘택은 액세스 트랜지스터와 연결되는, 방법.
  25. 제 24 항에 있어서,
    상기 스핀 토크 강화층은 마그네슘 산화물(MgO)을 포함하며, 상기 스핀 토크 강화층은 상기 프리층의 스핀-펌핑 유도 댐핑을 실질저으로 감소시키도록 구성되어 메모리 디바이스의 프리층의 스핀 펌핑 유도 댐핑이 감소되는, 방법.
KR1020117009255A 2008-09-24 2009-09-18 메모리 디바이스의 프리층의 스핀 펌핑 유도 댐핑 감소 KR101388586B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/236,956 2008-09-24
US12/236,956 US9929211B2 (en) 2008-09-24 2008-09-24 Reducing spin pumping induced damping of a free layer of a memory device
PCT/US2009/057467 WO2010036573A1 (en) 2008-09-24 2009-09-18 Reducing spin pumping induced damping of a free layer of a memory device

Publications (2)

Publication Number Publication Date
KR20110060950A true KR20110060950A (ko) 2011-06-08
KR101388586B1 KR101388586B1 (ko) 2014-04-23

Family

ID=41257234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117009255A KR101388586B1 (ko) 2008-09-24 2009-09-18 메모리 디바이스의 프리층의 스핀 펌핑 유도 댐핑 감소

Country Status (8)

Country Link
US (1) US9929211B2 (ko)
EP (1) EP2342714B1 (ko)
JP (1) JP2012503882A (ko)
KR (1) KR101388586B1 (ko)
CN (2) CN102165530A (ko)
BR (1) BRPI0919060B1 (ko)
TW (1) TWI437742B (ko)
WO (1) WO2010036573A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130071400A (ko) * 2011-12-20 2013-06-28 삼성전자주식회사 스핀 전달 토크 메모리에서의 사용을 위한 삽입층들을 갖는 자성층들을 제공하는 방법 및 시스템

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8455267B2 (en) 2009-05-14 2013-06-04 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8541247B2 (en) * 2010-12-20 2013-09-24 Seagate Technology Llc Non-volatile memory cell with lateral pinning
US8704319B2 (en) * 2010-12-31 2014-04-22 Samsung Electronics Co., Ltd. Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories
US8432009B2 (en) * 2010-12-31 2013-04-30 Grandis, Inc. Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories
CN102298962A (zh) * 2011-03-29 2011-12-28 清华大学 一种复合自由层stt-ram存储单元
US8928100B2 (en) 2011-06-24 2015-01-06 International Business Machines Corporation Spin transfer torque cell for magnetic random access memory
US8766383B2 (en) * 2011-07-07 2014-07-01 Samsung Electronics Co., Ltd. Method and system for providing a magnetic junction using half metallic ferromagnets
KR101753648B1 (ko) * 2012-03-29 2017-07-04 인텔 코포레이션 자기 상태 엘리먼트 및 회로
US8836061B2 (en) 2012-06-06 2014-09-16 Avalanche Technology, Inc. Magnetic tunnel junction with non-metallic layer adjacent to free layer
US9245610B2 (en) 2012-09-13 2016-01-26 Qualcomm Incorporated OTP cell with reversed MTJ connection
KR20160122915A (ko) 2015-04-14 2016-10-25 에스케이하이닉스 주식회사 전자 장치
US10490741B2 (en) 2013-06-05 2019-11-26 SK Hynix Inc. Electronic device and method for fabricating the same
KR20160073782A (ko) 2014-12-17 2016-06-27 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9865806B2 (en) 2013-06-05 2018-01-09 SK Hynix Inc. Electronic device and method for fabricating the same
KR20150102302A (ko) 2014-02-28 2015-09-07 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR20150036985A (ko) 2013-09-30 2015-04-08 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR20140142929A (ko) 2013-06-05 2014-12-15 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
KR20150019920A (ko) * 2013-08-16 2015-02-25 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9634241B2 (en) 2014-08-06 2017-04-25 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions including Heusler multilayers
US10367137B2 (en) 2014-12-17 2019-07-30 SK Hynix Inc. Electronic device including a semiconductor memory having a variable resistance element including two free layers
US9734850B1 (en) 2016-06-28 2017-08-15 Western Digital Technologies, Inc. Magnetic tunnel junction (MTJ) free layer damping reduction
US10103196B2 (en) * 2016-08-30 2018-10-16 Micron Technology, Inc. Methods of forming magnetic memory cells, and methods of forming arrays of magnetic memory cells
WO2018063159A1 (en) * 2016-09-27 2018-04-05 Intel Corporation Spin transfer torque memory devices having heusler magnetic tunnel junctions
EP3319134B1 (en) 2016-11-02 2021-06-09 IMEC vzw An sot-stt mram device and a method of forming an mtj
US10446175B2 (en) 2017-05-16 2019-10-15 Western Digital Technologies, Inc. Spin transfer torque device with oxide layer beneath the seed layer
US10410658B1 (en) 2017-05-29 2019-09-10 Western Digital Technologies, Inc. Magnetic recording write head with spin-torque oscillator (STO) and extended seed layer
KR20190027581A (ko) * 2017-09-07 2019-03-15 에스케이하이닉스 주식회사 전자 장치
CN110867511B (zh) * 2018-08-28 2021-09-21 中电海康集团有限公司 垂直磁化的mtj器件
US11158672B2 (en) * 2018-12-28 2021-10-26 Samsung Electronics Co., Ltd. Magnetic tunnel junction elements and magnetic resistance memory devices including the same
US11170803B1 (en) 2019-04-05 2021-11-09 Western Digital Technologies, Inc. Magnetic recording write head with spin-torque oscillator (STO) and extended seed layer
US10839833B1 (en) 2019-04-08 2020-11-17 Western Digital Technologies, Inc Spin transfer torque device with oxide layer beneath the seed layer
CN112490354A (zh) * 2019-09-11 2021-03-12 上海磁宇信息科技有限公司 一种磁性随机存储器存储单元及磁性随机存储器
KR20210040229A (ko) 2019-10-02 2021-04-13 삼성전자주식회사 자기 기억 소자
CN110797456A (zh) * 2019-10-18 2020-02-14 苏州大学 一种基于无铅双钙钛矿的电存储器件及其制备方法
US11538987B2 (en) 2020-11-20 2022-12-27 Samsung Electronics Co., Ltd. IrAl as a non-magnetic spacer layer for formation of synthetic anti-ferromagnets (SAF) with Heusler compounds
US11804321B2 (en) 2020-11-20 2023-10-31 Samsung Electronics Co., Ltd. Tunable templating layers for perpendicularly magnetized Heusler films
US11751486B2 (en) 2020-11-20 2023-09-05 Samsung Electronics Co., Ltd. Templating layers for perpendicularly magnetized Heusler films/compounds
CN113314166B (zh) * 2021-05-14 2023-12-12 致真存储(北京)科技有限公司 控制钉扎层畴结构在巨/隧穿磁电阻结构实现多态存储的方法及多态存储器
CN115453215B (zh) * 2022-11-11 2023-03-21 中国科学技术大学 一种平面型自旋泵浦微波探测器、制备方法及系统

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW411471B (en) 1997-09-17 2000-11-11 Siemens Ag Memory-cell device
US6611405B1 (en) 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
US6590806B1 (en) * 2000-03-09 2003-07-08 Hewlett-Packard Development Company, L.P. Multibit magnetic memory element
JP3839684B2 (ja) 2000-11-01 2006-11-01 アルプス電気株式会社 薄膜磁気素子の製造方法
US6764778B2 (en) * 2000-11-01 2004-07-20 Alps Electric Co., Ltd. Thin film magnetic element with accurately controllable track width and method of manufacturing the same
JP3920564B2 (ja) 2000-12-25 2007-05-30 株式会社東芝 磁気ランダムアクセスメモリ
JP4944315B2 (ja) 2001-08-13 2012-05-30 キヤノン株式会社 磁気抵抗効果膜、それを備えたメモリ素子及びそれを用いたメモリ
US7005691B2 (en) * 2001-06-04 2006-02-28 Matsushita Electric Industrial Co., Ltd. Magnetoresistance element and magnetoresistance storage element and magnetic memory
US7161771B2 (en) * 2002-04-02 2007-01-09 Hitachi Global Storage Technologies Netherlands B.V. Dual spin valve sensor with a longitudinal bias stack
JP4047615B2 (ja) 2002-04-03 2008-02-13 株式会社ルネサステクノロジ 磁気記憶装置
JP2003318461A (ja) 2002-04-22 2003-11-07 Matsushita Electric Ind Co Ltd 磁気抵抗効果素子とこれを用いた磁気ヘッドおよび磁気メモリならびに磁気記録装置
US6873501B2 (en) * 2003-04-03 2005-03-29 Headway Technologies, Inc. CPP spin valve head with bias point control
JP3824600B2 (ja) * 2003-07-30 2006-09-20 株式会社東芝 磁気抵抗効果素子および磁気メモリ
US7252852B1 (en) * 2003-12-12 2007-08-07 International Business Machines Corporation Mg-Zn oxide tunnel barriers and method of formation
US6992359B2 (en) * 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US7088609B2 (en) 2004-05-11 2006-08-08 Grandis, Inc. Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same
US7098495B2 (en) 2004-07-26 2006-08-29 Freescale Semiconducor, Inc. Magnetic tunnel junction element structures and methods for fabricating the same
JP2006086476A (ja) * 2004-09-17 2006-03-30 Toshiba Corp 磁気記録素子および磁気記録装置
JP2006165059A (ja) 2004-12-02 2006-06-22 Sony Corp 記憶素子及びメモリ
US7230265B2 (en) * 2005-05-16 2007-06-12 International Business Machines Corporation Spin-polarization devices using rare earth-transition metal alloys
JP4877575B2 (ja) * 2005-05-19 2012-02-15 日本電気株式会社 磁気ランダムアクセスメモリ
JP4575247B2 (ja) * 2005-07-11 2010-11-04 株式会社東芝 高周波パッケージ装置
KR100708551B1 (ko) * 2005-07-19 2007-04-18 삼성광주전자 주식회사 밀폐형 압축기
US7616579B2 (en) * 2005-07-21 2009-11-10 Netcordia, Inc. Voice over IP analysis system and method
JP2007103471A (ja) * 2005-09-30 2007-04-19 Sony Corp 記憶素子及びメモリ
JP5040105B2 (ja) * 2005-12-01 2012-10-03 ソニー株式会社 記憶素子、メモリ
JP4693634B2 (ja) * 2006-01-17 2011-06-01 株式会社東芝 スピンｆｅｔ
JP4997789B2 (ja) * 2006-02-23 2012-08-08 Ｔｄｋ株式会社 磁気メモリ
US8058696B2 (en) * 2006-02-25 2011-11-15 Avalanche Technology, Inc. High capacity low cost multi-state magnetic memory
US7732881B2 (en) * 2006-11-01 2010-06-08 Avalanche Technology, Inc. Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
US8084835B2 (en) * 2006-10-20 2011-12-27 Avalanche Technology, Inc. Non-uniform switching based non-volatile magnetic based memory
JP2007266498A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 磁気記録素子及び磁気メモリ
JP4277870B2 (ja) * 2006-04-17 2009-06-10 ソニー株式会社 記憶素子及びメモリ
JP2007294737A (ja) * 2006-04-26 2007-11-08 Hitachi Ltd トンネル磁気抵抗効果素子、それを用いた磁気メモリセル及びランダムアクセスメモリ
US20070297220A1 (en) 2006-06-22 2007-12-27 Masatoshi Yoshikawa Magnetoresistive element and magnetic memory
US7851840B2 (en) * 2006-09-13 2010-12-14 Grandis Inc. Devices and circuits based on magnetic tunnel junctions utilizing a multilayer barrier
US7750421B2 (en) * 2007-07-23 2010-07-06 Magic Technologies, Inc. High performance MTJ element for STT-RAM and method for making the same
JP2009081215A (ja) * 2007-09-25 2009-04-16 Toshiba Corp 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
US8133745B2 (en) * 2007-10-17 2012-03-13 Magic Technologies, Inc. Method of magnetic tunneling layer processes for spin-transfer torque MRAM
JP5019223B2 (ja) * 2007-11-21 2012-09-05 株式会社東芝 半導体記憶装置
JP4599425B2 (ja) 2008-03-27 2010-12-15 株式会社東芝 磁気抵抗素子及び磁気メモリ
US8057925B2 (en) * 2008-03-27 2011-11-15 Magic Technologies, Inc. Low switching current dual spin filter (DSF) element for STT-RAM and a method for making the same
US7948044B2 (en) * 2008-04-09 2011-05-24 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same
US8274818B2 (en) * 2008-08-05 2012-09-25 Tohoku University Magnetoresistive element, magnetic memory cell and magnetic random access memory using the same
US8138561B2 (en) * 2008-09-18 2012-03-20 Magic Technologies, Inc. Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM
US7985994B2 (en) * 2008-09-29 2011-07-26 Seagate Technology Llc Flux-closed STRAM with electronically reflective insulative spacer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130071400A (ko) * 2011-12-20 2013-06-28 삼성전자주식회사 스핀 전달 토크 메모리에서의 사용을 위한 삽입층들을 갖는 자성층들을 제공하는 방법 및 시스템

Also Published As

Publication number Publication date
KR101388586B1 (ko) 2014-04-23
EP2342714B1 (en) 2016-12-28
TW201031038A (en) 2010-08-16
EP2342714A1 (en) 2011-07-13
JP2012503882A (ja) 2012-02-09
BRPI0919060B1 (pt) 2020-11-24
US20100074092A1 (en) 2010-03-25
US9929211B2 (en) 2018-03-27
TWI437742B (zh) 2014-05-11
BRPI0919060A2 (pt) 2015-12-15
WO2010036573A1 (en) 2010-04-01
CN106328185A (zh) 2017-01-11
CN102165530A (zh) 2011-08-24

Similar Documents

Publication Publication Date Title
KR101388586B1 (ko) 메모리 디바이스의 프리층의 스핀 펌핑 유도 댐핑 감소
US10290337B2 (en) Three terminal SOT memory cell with anomalous hall effect
US9666793B2 (en) Method of manufacturing magnetoresistive element(s)
US8963222B2 (en) Spin hall effect magnetic-RAM
EP2366199B1 (en) Magnetic memory cells with radial barrier
US20160149124A1 (en) Mram having spin hall effect writing and method of making the same
US9461243B2 (en) STT-MRAM and method of manufacturing the same
KR102374642B1 (ko) 자기 메모리 소자 및 그 제조 방법
US11257862B2 (en) MRAM having spin hall effect writing and method of making the same
US20120063218A1 (en) Spin-transfer torque magnetic random access memory with perpendicular magnetic anisotropy multilayers
US20140210025A1 (en) Spin transfer mram element having a voltage bias control
US9741929B2 (en) Method of making a spin-transfer-torque magnetoresistive random access memory (STT-MRAM)
US9087983B2 (en) Self-aligned process for fabricating voltage-gated MRAM
JP2004179483A (ja) 不揮発性磁気メモリ
JP2006032973A (ja) 磁気メモリセルおよびその製造方法ならびに磁気メモリセルアレイ
KR102117393B1 (ko) 멀티 비트 수직 자기 터널링 접합에 기반한 메모리 소자
US10783943B2 (en) MRAM having novel self-referenced read method
US7933137B2 (en) Magnetic random access memory (MRAM) utilizing magnetic flip-flop structures
KR101676824B1 (ko) 자기 메모리 소자
US20210020827A1 (en) Magnetic memory structure
US11527708B2 (en) Ultra-fast magnetic random access memory having a composite SOT-MTJ structure
WO2021158505A1 (en) Magnetoresistive devices and methods therefor
JP2004056128A (ja) マグネチックラムのｍｔｊセル製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190327

Year of fee payment: 6