JP2004056128A - マグネチックラムのｍｔｊセル製造方法 - Google Patents
マグネチックラムのｍｔｊセル製造方法 Download PDFInfo
- Publication number
- JP2004056128A JP2004056128A JP2003187073A JP2003187073A JP2004056128A JP 2004056128 A JP2004056128 A JP 2004056128A JP 2003187073 A JP2003187073 A JP 2003187073A JP 2003187073 A JP2003187073 A JP 2003187073A JP 2004056128 A JP2004056128 A JP 2004056128A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- tunnel barrier
- semiconductor thin
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/971—Stoichiometric control of host substrate composition
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】本発明はトンネル障壁層に半導体膜を用いるが、添加される不純物の量を調節して電気伝導度を調節することにより、素子の収率、生産性、特性及び信頼性を向上させ、それに伴う素子の高集積化を可能にする。
【解決手段】連結層の上部に固定磁化層を形成する工程、固定磁化層の上部に半導体薄膜でトンネル障壁層を形成する工程、及びトンネル障壁層の上部に自由磁化層を形成する工程を含むことを特徴とする。
【選択図】図１
【解決手段】連結層の上部に固定磁化層を形成する工程、固定磁化層の上部に半導体薄膜でトンネル障壁層を形成する工程、及びトンネル障壁層の上部に自由磁化層を形成する工程を含むことを特徴とする。
【選択図】図１
Description
【０００１】
【発明の属する技術分野】
本発明は、マグネチックラム（ｍａｇｎｅｔｉｃ ＲＡＭ；以下、「ＭＲＡＭ」と記す）のＭＴＪセル製造方法に関し、特に、ＳＲＡＭより速い速度、ＤＲＡＭのような集積度、そしてフラッシュメモリ（ｆｌａｓｈ ｍｅｍｏｒｙ）のような非揮発性メモリの特性を有するマグネチックラムのＭＴＪセルを製造する技術に関する。
【０００２】
【従来の技術】
大部分の半導体メモリ製造会社等は、次世代記憶素子の１つに強磁性体物質を利用するＭＲＡＭの開発を進めている。
【０００３】
前記ＭＲＡＭは、強磁性薄膜を多層に形成して各薄膜の磁化方向に伴う電流変化を感知することにより情報をリード及びライトすることができる記憶素子であり、磁性薄膜固有の特性により高速、低電力及び高集積化を可能にするだけでなく、フラッシュメモリのように非揮発性メモリ動作が可能な素子である。
【０００４】
前記ＭＲＡＭは、スピンが電子の伝達現象に多大な影響を及ぼすため発生する巨大磁気抵抗（Ｇｉａｎｔ Ｍａｇｎｅｔｏ−Ｒｅｓｉｓｔｉｖｅ、ＧＭＲ）現象や、スピン偏極磁気透過現象を利用してメモリ素子を具現する方法がある。
【０００５】
前記巨大磁気抵抗（ＧＭＲ）現象を利用したＭＲＡＭは、非磁性層を挟んだ２つの磁性層のスピン方向が同じ場合より、異なる場合の抵抗が大きく異なる現象を利用してＧＭＲ磁気メモリ素子を具現するものである。
【０００６】
前記スピン偏極磁気透過現象を利用したＭＲＡＭは、絶縁層を挟んだ２つの磁性層でスピン方向の同じ場合が、異なる場合より電流透過が遥かによく発生するという現象を利用して磁気透過接合メモリ素子を具現するものである。
【０００７】
前記ＭＲＡＭは、１つのトランジスタと１つのＭＴＪセル、１つのダイオードと１つのＭＴＪセル、そして１つのＭＴＪセルで形成することができる。
【０００８】
図２は、ＭＲＡＭのＭＴＪセルの構造を示す断面図である。
図２に示されているように、半導体基板（図示省略）上に下部絶縁層１１を形成する。
【０００９】
このとき、下部絶縁膜１１は素子分離膜（図示省略）、リードラインの第１のワードラインとソース／ドレインが備えられるトランジスタ（図示省略）、グラウンドライン及び導電層（図示省略）、ライトラインの第２のワードライン（図示省略）を形成し、その上部を平坦化させて形成したものである。
【００１０】
その次に、前記導電層に接続する連結層１３をＴａで形成する。
そして、連結層１３に接続する固定磁化層１５を形成する。
このとき、固定磁化層１５はＮｉＦｅ層、ＰｔＭｎ層、ＣｏＦｅ層、Ｒｕ層及びＣｏＦｅ層の積層構造で形成する。
【００１１】
その次に、固定磁化層１５の上部にトンネル障壁層１７を形成する。
このとき、トンネル障壁層１７はアルミナ（Ａｌ２Ｏ３）を利用してデータセンシング（ｄａｔａ ｓｅｎｓｉｎｇ）に必要な最小限の厚さである２ｎｍ以下に形成する。
【００１２】
その次に、トンネル酸化膜１７の上部に自由磁化層１９を形成する。
このとき、自由磁化層１９はＣｏＦｅ層とＮｉＦｅ層の積層構造で形成する。
【００１３】
後続工程として、自由磁化層１９の上部にＴａ膜４１とＲｕ膜４３を蒸着して金属配線を形成する。
【００１４】
図３は、ＭＴＪ単位面積当りの抵抗特性と素子具現に可能な最小のＭＴＪ面積との相関関係を示すグラフ図である。
【００１５】
図４は、トンネル障壁層であるアルミナ薄膜の厚さと、ＭＴＪ単位面積当りの抵抗特性との関係を示すグラフ図である。
【００１６】
前記のように、従来の技術に係るマグネチックラムの製造方法は、アルミナをトンネル障壁層で形成し、図３に示されているようにＭＴＪセルの単位面積当りの抵抗値が低いほどさらに小さい大きさのＭＴＪセルを具現することができ、高密度のＭＲＡＭを製造するのに有利である。
【００１７】
【発明が解決しようとする課題】
しかし、既存のアルミナのような絶縁膜をトンネル障壁層に利用する場合、図４に示されているようにアルミナ薄膜の厚さの変化に対するＭＴＪ抵抗（ＲＡ）の変化が非常に甚だしいため、素子で許される抵抗値の変化限度内で許されるアルミナ薄膜の厚さの変化が０．１ｎｍ以下にならなければならない現在の工程マージンを充足するのが困難であるという問題点がある。
【００１８】
本発明はトンネル障壁層に半導体膜を用いるが、添加される不純物の量を調節して電気伝導度を調節することにより、素子の特性及び信頼性を向上させることができるマグネチックラムの製造方法を提供することを目的とする。
【００１９】
【課題を解決するための手段】
前記目的を達成するため請求項１に係る発明は、
連結層の上部に固定磁化層を形成する工程、
前記固定磁化層の上部に半導体薄膜でトンネル障壁層を形成する工程、及び
前記トンネル障壁層の上部に自由磁化層を形成する工程を含むことを特徴とする。
【００２０】
請求項２に係る発明は、請求項１において、前記半導体薄膜は、４族の純水半導体薄膜であることを特徴とする。
【００２１】
請求項３に係る発明は、請求項１において、前記半導体薄膜は、４族の純水半導体薄膜に３族又は５族元素を添加した半導体薄膜であることを特徴とする。
【００２２】
請求項４に係る発明は、請求項１において、前記半導体薄膜は、３族元素と５族元素を混合した３−５族半導体薄膜であることを特徴とする。
【００２３】
【発明の実施の形態】
以下、図面を参照して本発明を詳しく説明する。
図１は、本発明の実施の形態に係るマグネチックラムのＭＴＪセルを示す断面図である。
【００２４】
図１に示されているように、半導体基板（図示省略）の上部に下部絶縁層３１を形成する。
このとき、下部絶縁層３１は素子分離膜（図示省略）、リードラインである第１のワードラインとソース／ドレインが備えられるトランジスタ（図示省略）、グラウンドライン及び導電層（図示省略）、ライトラインである第２のワードライン（図示省略）を形成し、その上部を平坦化させて形成したものである。
【００２５】
その次に、前記導電層に接続する連結層３３をＴａ層で形成する。
【００２６】
そして、連結層３３に接続する固定磁化層３５を形成する。
このとき、固定磁化層３５はＮｉＦｅ層、ＰｔＭｎ層、ＣｏＦｅ層、Ｒｕ層及びＣｏＦｅ層の積層構造で形成する。
【００２７】
その次に、固定磁化層３５の上部にトンネル障壁層３７を形成する。
このとき、トンネル障壁層３７は２〜２０ｎｍの厚さで形成する。
【００２８】
ここで、トンネル障壁層３７は４族の純水半導体薄膜で形成するか、又は前記純水半導体薄膜にＢ、Ｐ、Ａｓのように３族又は５族元素を適当量添加して形成することにより電気伝導度を調節して用いるか、又はＧａ、Ｉｎのような３族元素とＡｓ、Ｐのような５族元素等を適当量混合した３−５族半導体薄膜で形成したものである。
【００２９】
その次に、トンネル障壁層３７の上部に自由磁化層３９を形成する。
【００３０】
ここで、自由磁化層３９はＣｏＦｅ層及びＮｉＦｅ層の積層構造で形成する。
【００３１】
後続工程として、自由磁化層３９にＴａ膜４１とＲｕ膜４３を蒸着して金属配線を形成する。
【００３２】
【発明の効果】
前述のように、本発明に係るマグネチックラムの製造方法は、従来のトンネル障壁層に比べ１〜１０倍厚いトンネル障壁層の電気伝導度を不純物濃度で調節することができるＭＴＪセルを形成することにより工程マージンを確保することができ、素子の特性及び信頼性を向上させて素子の収率及び生産性を向上させることができ、それに伴う素子の高集積化を可能にするという効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るマグネチックラムのＭＴＪセルの構造を示す断面図である。
【図２】従来の技術に係るマグネチックラムのＭＴＪセルの構造を示す断面図である。
【図３】ＭＴＪセルの特性変化を示すグラフである。
【図４】ＭＴＪセルの特性変化を示すグラフである。
【符号の説明】
３１ 下部絶縁層
３３ 連結層
３５ 固定磁化層
３７ トンネル障壁層
３９ 自由磁化層
４１ Ｔａ膜
４３ Ｒｕ膜
【発明の属する技術分野】
本発明は、マグネチックラム（ｍａｇｎｅｔｉｃ ＲＡＭ；以下、「ＭＲＡＭ」と記す）のＭＴＪセル製造方法に関し、特に、ＳＲＡＭより速い速度、ＤＲＡＭのような集積度、そしてフラッシュメモリ（ｆｌａｓｈ ｍｅｍｏｒｙ）のような非揮発性メモリの特性を有するマグネチックラムのＭＴＪセルを製造する技術に関する。
【０００２】
【従来の技術】
大部分の半導体メモリ製造会社等は、次世代記憶素子の１つに強磁性体物質を利用するＭＲＡＭの開発を進めている。
【０００３】
前記ＭＲＡＭは、強磁性薄膜を多層に形成して各薄膜の磁化方向に伴う電流変化を感知することにより情報をリード及びライトすることができる記憶素子であり、磁性薄膜固有の特性により高速、低電力及び高集積化を可能にするだけでなく、フラッシュメモリのように非揮発性メモリ動作が可能な素子である。
【０００４】
前記ＭＲＡＭは、スピンが電子の伝達現象に多大な影響を及ぼすため発生する巨大磁気抵抗（Ｇｉａｎｔ Ｍａｇｎｅｔｏ−Ｒｅｓｉｓｔｉｖｅ、ＧＭＲ）現象や、スピン偏極磁気透過現象を利用してメモリ素子を具現する方法がある。
【０００５】
前記巨大磁気抵抗（ＧＭＲ）現象を利用したＭＲＡＭは、非磁性層を挟んだ２つの磁性層のスピン方向が同じ場合より、異なる場合の抵抗が大きく異なる現象を利用してＧＭＲ磁気メモリ素子を具現するものである。
【０００６】
前記スピン偏極磁気透過現象を利用したＭＲＡＭは、絶縁層を挟んだ２つの磁性層でスピン方向の同じ場合が、異なる場合より電流透過が遥かによく発生するという現象を利用して磁気透過接合メモリ素子を具現するものである。
【０００７】
前記ＭＲＡＭは、１つのトランジスタと１つのＭＴＪセル、１つのダイオードと１つのＭＴＪセル、そして１つのＭＴＪセルで形成することができる。
【０００８】
図２は、ＭＲＡＭのＭＴＪセルの構造を示す断面図である。
図２に示されているように、半導体基板（図示省略）上に下部絶縁層１１を形成する。
【０００９】
このとき、下部絶縁膜１１は素子分離膜（図示省略）、リードラインの第１のワードラインとソース／ドレインが備えられるトランジスタ（図示省略）、グラウンドライン及び導電層（図示省略）、ライトラインの第２のワードライン（図示省略）を形成し、その上部を平坦化させて形成したものである。
【００１０】
その次に、前記導電層に接続する連結層１３をＴａで形成する。
そして、連結層１３に接続する固定磁化層１５を形成する。
このとき、固定磁化層１５はＮｉＦｅ層、ＰｔＭｎ層、ＣｏＦｅ層、Ｒｕ層及びＣｏＦｅ層の積層構造で形成する。
【００１１】
その次に、固定磁化層１５の上部にトンネル障壁層１７を形成する。
このとき、トンネル障壁層１７はアルミナ（Ａｌ２Ｏ３）を利用してデータセンシング（ｄａｔａ ｓｅｎｓｉｎｇ）に必要な最小限の厚さである２ｎｍ以下に形成する。
【００１２】
その次に、トンネル酸化膜１７の上部に自由磁化層１９を形成する。
このとき、自由磁化層１９はＣｏＦｅ層とＮｉＦｅ層の積層構造で形成する。
【００１３】
後続工程として、自由磁化層１９の上部にＴａ膜４１とＲｕ膜４３を蒸着して金属配線を形成する。
【００１４】
図３は、ＭＴＪ単位面積当りの抵抗特性と素子具現に可能な最小のＭＴＪ面積との相関関係を示すグラフ図である。
【００１５】
図４は、トンネル障壁層であるアルミナ薄膜の厚さと、ＭＴＪ単位面積当りの抵抗特性との関係を示すグラフ図である。
【００１６】
前記のように、従来の技術に係るマグネチックラムの製造方法は、アルミナをトンネル障壁層で形成し、図３に示されているようにＭＴＪセルの単位面積当りの抵抗値が低いほどさらに小さい大きさのＭＴＪセルを具現することができ、高密度のＭＲＡＭを製造するのに有利である。
【００１７】
【発明が解決しようとする課題】
しかし、既存のアルミナのような絶縁膜をトンネル障壁層に利用する場合、図４に示されているようにアルミナ薄膜の厚さの変化に対するＭＴＪ抵抗（ＲＡ）の変化が非常に甚だしいため、素子で許される抵抗値の変化限度内で許されるアルミナ薄膜の厚さの変化が０．１ｎｍ以下にならなければならない現在の工程マージンを充足するのが困難であるという問題点がある。
【００１８】
本発明はトンネル障壁層に半導体膜を用いるが、添加される不純物の量を調節して電気伝導度を調節することにより、素子の特性及び信頼性を向上させることができるマグネチックラムの製造方法を提供することを目的とする。
【００１９】
【課題を解決するための手段】
前記目的を達成するため請求項１に係る発明は、
連結層の上部に固定磁化層を形成する工程、
前記固定磁化層の上部に半導体薄膜でトンネル障壁層を形成する工程、及び
前記トンネル障壁層の上部に自由磁化層を形成する工程を含むことを特徴とする。
【００２０】
請求項２に係る発明は、請求項１において、前記半導体薄膜は、４族の純水半導体薄膜であることを特徴とする。
【００２１】
請求項３に係る発明は、請求項１において、前記半導体薄膜は、４族の純水半導体薄膜に３族又は５族元素を添加した半導体薄膜であることを特徴とする。
【００２２】
請求項４に係る発明は、請求項１において、前記半導体薄膜は、３族元素と５族元素を混合した３−５族半導体薄膜であることを特徴とする。
【００２３】
【発明の実施の形態】
以下、図面を参照して本発明を詳しく説明する。
図１は、本発明の実施の形態に係るマグネチックラムのＭＴＪセルを示す断面図である。
【００２４】
図１に示されているように、半導体基板（図示省略）の上部に下部絶縁層３１を形成する。
このとき、下部絶縁層３１は素子分離膜（図示省略）、リードラインである第１のワードラインとソース／ドレインが備えられるトランジスタ（図示省略）、グラウンドライン及び導電層（図示省略）、ライトラインである第２のワードライン（図示省略）を形成し、その上部を平坦化させて形成したものである。
【００２５】
その次に、前記導電層に接続する連結層３３をＴａ層で形成する。
【００２６】
そして、連結層３３に接続する固定磁化層３５を形成する。
このとき、固定磁化層３５はＮｉＦｅ層、ＰｔＭｎ層、ＣｏＦｅ層、Ｒｕ層及びＣｏＦｅ層の積層構造で形成する。
【００２７】
その次に、固定磁化層３５の上部にトンネル障壁層３７を形成する。
このとき、トンネル障壁層３７は２〜２０ｎｍの厚さで形成する。
【００２８】
ここで、トンネル障壁層３７は４族の純水半導体薄膜で形成するか、又は前記純水半導体薄膜にＢ、Ｐ、Ａｓのように３族又は５族元素を適当量添加して形成することにより電気伝導度を調節して用いるか、又はＧａ、Ｉｎのような３族元素とＡｓ、Ｐのような５族元素等を適当量混合した３−５族半導体薄膜で形成したものである。
【００２９】
その次に、トンネル障壁層３７の上部に自由磁化層３９を形成する。
【００３０】
ここで、自由磁化層３９はＣｏＦｅ層及びＮｉＦｅ層の積層構造で形成する。
【００３１】
後続工程として、自由磁化層３９にＴａ膜４１とＲｕ膜４３を蒸着して金属配線を形成する。
【００３２】
【発明の効果】
前述のように、本発明に係るマグネチックラムの製造方法は、従来のトンネル障壁層に比べ１〜１０倍厚いトンネル障壁層の電気伝導度を不純物濃度で調節することができるＭＴＪセルを形成することにより工程マージンを確保することができ、素子の特性及び信頼性を向上させて素子の収率及び生産性を向上させることができ、それに伴う素子の高集積化を可能にするという効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るマグネチックラムのＭＴＪセルの構造を示す断面図である。
【図２】従来の技術に係るマグネチックラムのＭＴＪセルの構造を示す断面図である。
【図３】ＭＴＪセルの特性変化を示すグラフである。
【図４】ＭＴＪセルの特性変化を示すグラフである。
【符号の説明】
３１ 下部絶縁層
３３ 連結層
３５ 固定磁化層
３７ トンネル障壁層
３９ 自由磁化層
４１ Ｔａ膜
４３ Ｒｕ膜
Claims (4)
- 連結層の上部に固定磁化層を形成する工程、
前記固定磁化層の上部に半導体薄膜でトンネル障壁層を形成する工程、及び
前記トンネル障壁層の上部に自由磁化層を形成する工程を含むことを特徴とするマグネチックラムのＭＴＪセル製造方法。 - 前記半導体薄膜は、４族の純水半導体薄膜であることを特徴とする請求項１に記載のマグネチックラムのＭＴＪセル製造方法。
- 前記半導体薄膜は、４族の純水半導体薄膜に３族又は５族元素を添加した半導体薄膜であることを特徴とする請求項１に記載のマグネチックラムのＭＴＪセル製造方法。
- 前記半導体薄膜は、３族元素と５族元素を混合した３−５族半導体薄膜であることを特徴とする請求項１に記載のマグネチックラムのＭＴＪセル製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020042059A KR100604752B1 (ko) | 2002-07-18 | 2002-07-18 | 마그네틱 램의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004056128A true JP2004056128A (ja) | 2004-02-19 |
Family
ID=30439330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003187073A Pending JP2004056128A (ja) | 2002-07-18 | 2003-06-30 | マグネチックラムのｍｔｊセル製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6849466B2 (ja) |
| JP (1) | JP2004056128A (ja) |
| KR (1) | KR100604752B1 (ja) |
| TW (1) | TWI259584B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100612854B1 (ko) * | 2004-07-31 | 2006-08-21 | 삼성전자주식회사 | 스핀차지를 이용한 자성막 구조체와 그 제조 방법과 그를구비하는 반도체 장치 및 이 장치의 동작방법 |
| US8045364B2 (en) * | 2009-12-18 | 2011-10-25 | Unity Semiconductor Corporation | Non-volatile memory device ion barrier |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6292389B1 (en) * | 1999-07-19 | 2001-09-18 | Motorola, Inc. | Magnetic element with improved field response and fabricating method thereof |
| US6429497B1 (en) * | 2000-11-18 | 2002-08-06 | Hewlett-Packard Company | Method for improving breakdown voltage in magnetic tunnel junctions |
| KR100442959B1 (ko) * | 2001-05-22 | 2004-08-04 | 주식회사 하이닉스반도체 | 마그네틱 램 및 그 형성방법 |
| US6347049B1 (en) * | 2001-07-25 | 2002-02-12 | International Business Machines Corporation | Low resistance magnetic tunnel junction device with bilayer or multilayer tunnel barrier |
| KR20030078136A (ko) * | 2002-03-28 | 2003-10-08 | 주식회사 하이닉스반도체 | 마그네틱 램의 제조방법 |
-
2002
- 2002-07-18 KR KR1020020042059A patent/KR100604752B1/ko not_active IP Right Cessation
-
2003
- 2003-06-30 JP JP2003187073A patent/JP2004056128A/ja active Pending
- 2003-06-30 US US10/607,998 patent/US6849466B2/en not_active Expired - Lifetime
- 2003-06-30 TW TW092117832A patent/TWI259584B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TWI259584B (en) | 2006-08-01 |
| KR100604752B1 (ko) | 2006-07-26 |
| KR20040008422A (ko) | 2004-01-31 |
| US20040014246A1 (en) | 2004-01-22 |
| TW200410413A (en) | 2004-06-16 |
| US6849466B2 (en) | 2005-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11925122B2 (en) | Magnetoresistive structure having two dielectric layers, and method of manufacturing same | |
| US9666793B2 (en) | Method of manufacturing magnetoresistive element(s) | |
| US8963222B2 (en) | Spin hall effect magnetic-RAM | |
| JP4074129B2 (ja) | マグネチックラム及びその形成方法 | |
| US8283712B2 (en) | Semiconductor memory device and manufacturing method for semiconductor memory device | |
| US6909129B2 (en) | Magnetic random access memory | |
| CN100350495C (zh) | 具有软基准层的磁阻器件 | |
| US20040041183A1 (en) | Amorphous alloys for magnetic devices | |
| US20100074092A1 (en) | Reducing Spin Pumping Induced Damping of a Free Layer of a Memory Device | |
| US20070034919A1 (en) | MRAM with super-paramagnetic sensing layer | |
| CN1409321A (zh) | 具有软基准层的磁阻器件的读取方法 | |
| JP2009027177A (ja) | Ｓｔｔ−ｍｔｊ−ｍｒａｍセルおよびその製造方法 | |
| US20040127054A1 (en) | Method for manufacturing magnetic random access memory | |
| JP2005116923A (ja) | スピントルクを用いた不揮発性磁気メモリセルおよびこれを用いた磁気ランダムアクセスメモリ | |
| KR20120048482A (ko) | 하이브리드 자기 터널 접합 소자의 제조 방법 및 시스템 | |
| US10783943B2 (en) | MRAM having novel self-referenced read method | |
| JP2003197880A (ja) | ショットキーダイオードを用いたマグネチックｒａｍ | |
| JP2002280527A (ja) | マグネチックラム | |
| US6909630B2 (en) | MRAM memories utilizing magnetic write lines | |
| JP2005515625A (ja) | 低減された粗さを有する抵抗性メモリ素子 | |
| CN101304038A (zh) | 磁性存储器、其存储单元及其存储单元的制造方法 | |
| JP2003338610A (ja) | マグネティックｒａｍ | |
| JP5504847B2 (ja) | スピン注入型磁気ランダムアクセスメモリ | |
| US7683446B2 (en) | Magnetic memory using spin injection flux reversal | |
| JP2004056128A (ja) | マグネチックラムのｍｔｊセル製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060313 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090324 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090326 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090624 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091104 |