KR20110024055A - 미세회로 형성을 위한 임베디드용 동박 - Google Patents

미세회로 형성을 위한 임베디드용 동박 Download PDF

Info

Publication number
KR20110024055A
KR20110024055A KR1020090081909A KR20090081909A KR20110024055A KR 20110024055 A KR20110024055 A KR 20110024055A KR 1020090081909 A KR1020090081909 A KR 1020090081909A KR 20090081909 A KR20090081909 A KR 20090081909A KR 20110024055 A KR20110024055 A KR 20110024055A
Authority
KR
South Korea
Prior art keywords
layer
copper foil
seed layer
embedded
plating
Prior art date
Application number
KR1020090081909A
Other languages
English (en)
Other versions
KR101298999B1 (ko
Inventor
류종호
양창열
Original Assignee
일진머티리얼즈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 일진머티리얼즈 주식회사 filed Critical 일진머티리얼즈 주식회사
Priority to KR1020090081909A priority Critical patent/KR101298999B1/ko
Priority to CN2010800387300A priority patent/CN102577645A/zh
Priority to JP2012526669A priority patent/JP5464722B2/ja
Priority to PCT/KR2010/005860 priority patent/WO2011028004A2/ko
Publication of KR20110024055A publication Critical patent/KR20110024055A/ko
Application granted granted Critical
Publication of KR101298999B1 publication Critical patent/KR101298999B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0376—Etching temporary metallic carrier substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer

Abstract

캐리어동박층;
상기 캐리어동박층의 일표면에 형성된 배리어층; 및
상기 배리어층의 표면에 형성된 회로형성을 위한 씨드층; 으로 이루어지며,
상기 배리어층이 니켈 또는 니켈 합금층이며, 상기 씨드층이 구리층이며,
상기 씨드층 표면의 평균조도가 Rz: 1.5㎛ 미만, 및 Rmax: 2.5㎛ 미만인 노듈이 없는 임베디드패턴용 동박이 제시된다.
동박

Description

미세회로 형성을 위한 임베디드용 동박{Embedded Copper foil for fine pattern}
본 발명은 미세회로 형성을 위한 임베디드용 동박에 관한 것으로, 보다 상세하게는 배리어층(barrier layer)을 포함하는 임베디드용 동박에 관한 것이다.
전자부품의 고집적화, 소형화, 경량화에 대응하여 회로의 미세화와 수지의 두께 감소가 진행되고 있다. 이에 대한 한 기술로 기존의 에칭에 의한 회로 형성이 아닌 수지 내에 회로를 심는 임베디드 방식의 미세회로 패턴 기술이 개발되고 있다.
이러한 미세회로 패턴을 가지는 임베디드 배선기판의 제조를 위해 기존의 물리적으로 박리할 수 있는 박리층이 존재하는 극박 동박을 사용하려는 시도가 진행되었으나 이 경우 박리층을 물리적으로 제거하는 동안 주름 발생, 박리층 사이로 약품 침투 등의 문제점이 존재하여 실용화에 어려움을 가지고 있다. 또한, 임베디드 방식의 경우에도 씨드층의 조도가 높은 경우 도금레지스트층과 밀착성이 떨어져 회로형성을 위한 전해동도금 시 씨드층과 도금레지스트 패턴부 사이의 엣찌(edge)에도 동도금이 형성되면서 미세패턴의 배선 사이의 간격이 좁아지는 문제가 발생된 다. 또한, 캐리어 동박층, 배리어층, 씨드층을 순차적으로 완전 에칭시키는 경우, 씨드층 조도가 높은 부분이 과에칭됨에 따라 회로의 단락 문제가 발생된다.
따라서, 상기 씨드층과 도금레지스트층 사이의 밀착성이 높음에 의하여 미세패턴의 배선 사이의 간격이 균일하게 얻어지는 임베디드 패턴용 동박이 요구된다.
본 발명의 한 측면은 새로운 임베디드 패턴용 동박을 제공하는 것이다.
본 발명의 한 측면에 따라
캐리어동박층;
상기 캐리어동박층의 일표면에 형성된 배리어층; 및
상기 배리어층의 표면에 형성된 회로형성을 위한 씨드층;으로 이루어지며,
상기 배리어층이 니켈 또는 니켈 합금층이며, 상기 씨드층이 구리층이며,
상기 씨드층 표면 평균조도가 Rz: 1.5㎛ 미만, 및 Rmax: 2.5㎛ 미만인 임베디드패턴용 동박이 제시된다.
본 발명의 한 측면에 따르면 표면조도가 낮은 씨드층을 포함하는 동박을 사용함에 의하여 미세패턴 형성 시 회로 단락이나 회로폭 감소가 없으며, 물리적 박리로 인한 씨드층의 주름 및 박리층의 약품성 침투가 없어 고밀도 회로패턴을 갖는 임베디드 배선기판이 얻어질 수 있다.
이하에서는 본 발명의 일 구현예에 따른 임베디드패턴용 동박, 임베디드배선기판 제조방법 및 상기 방법으로 제조된 임베디드 배선기판에 관하여 더욱 상세히 설명한다.
예시적인 일 구현예에 따른 임베디드패턴용 동박은 캐리어 동박층; 상기 캐리어 동박층의 일표면에 형성된 배리어층; 및 상기 배리어층의 표면에 형성된 씨드층(회로형성전층); 으로 이루어지며, 상기 배리어층이 니켈 또는 니켈 합금층이며, 상기 씨드층이 구리층이며, 상기 씨드층 표면의 평균조도가 Rz:1.5㎛미만, 및 Rmax: 2.5㎛ 미만이다.
상기 씨드층 표면의 평균조도가 Rz: 1.5㎛미만, 및 Rmax: 2.5㎛ 미만 범위를 초과하면 , 씨드층 표면조도가 높은 부위와 도금레지스트층 사이에 밀착성 저하로 엣찌부에 공극이 발생할 수 있다. 따라서, 미세회로패턴 동도금층 형성 단계에서 상기 공극에 동도금층이 형성되어 회로폭이 감소되고, 회로폭이 불균일해지는 문제가 발생 할 수 있다. 또한, 최종적인 임베디드 기판을 제조를 위해 캐리어 동박층, 배리어 층, 씨드층을 순착적으로 제거하는 동안 높은 조도를 가진 부위가 상대적으로 과에칭되면서 회로 단락 등의 불량이 발생할 수 있다.
상기 임베디드패턴용 동박에서 상기 배리어층은 니켈 또는 니켈합금층이다. 상기 니켈 또는 니켈합금층은 구리로 이루어진 캐리어 동박층 및 씨드층 에칭 단계에서 구리에칭액에 녹지 않고 안정적이며, 배리어 층의 에칭 단계에서 잔류물 없이 완전히 에칭될 수 있다.
상기 임베디드패턴용 동박에서 상기 캐리어동박층의 두께는 18~70㎛일 수 있다. 보다 바람직하게, 상기 캐리어동박층의 두께는 18 ~ 35㎛일 수 있다. 상기 캐리어동박층의 두께가 너무 두꺼우면 임베디드 패턴 형성 후 캐리어 동박층 제거 시간이 길어지며 에칭액 수명도 단축되는 등 생산성 저하될 수 있다. 상기 캐리어동 박층의 두께가 너무 얇으면 작업과정에서 상기 캐리어동박층의 지지대 역할이 저하되어 주름이 많이 발생할 수 있다. 또한 동회로 패턴 형성 과정에서 캐리어동박층이 빨리 에칭되면서 상대적으로 니켈베리어층이 과에칭될 수 있다.
상기 임베디드패턴용 동박에서 상기 배리어층의 두께는 0.1~10㎛일 수 있다. 보다 바람직하게, 상기 배리어층의 두께는 0.3 ~ 3㎛일 수 있다. 상기 배리어층의 두께가 너무 두꺼우면 도금표면이 거칠어져서 씨드층 도금 시 표면조도가 높아지는 문제를 발생시키며 또한 에칭 시간이 길어지며 에칭액 수명도 단축되는 등 생산성이 저하될 수 있다. 상기 배리어층의 두께가 너무 얇으면 도금층에서 핀홀 등 도금 불량으로 캐리어 동박 제거과정에서 핀홀을 통해서 미세동회로층도 에칭될 수 있다. 상기 배리어층은 표면 조도가 낮을 수 있다.
상기 임베디드패턴용 동박에서 상기 배리어층은 상기 씨드층용 에칭액에 대하여 불활성일 수 있다. 즉, 상기 배리어층은 씨드층의 에칭에 사용되는 에칭액에 의하여 에칭되지 않을 수 있다. 상기 배리어층이 상기 씨드층용 에칭액에 대하여 불활성이므로 안정적인 배리어층을 형성할 수 있다.
상기 임베디드패턴용 동박에서 상기 씨드층 두께는 0.1~10㎛일 수 있다. 보다 바람직하게, 상기 씨드층의 두께는 2~5㎛일 수 있다. 상기 씨드층 두께가 너무 두꺼우면 임베디드 패턴 형성 후 씨드층을 제거하기 위한 에칭시간이 길어지며 또한 에칭액 수명도 단축되는 등 생산성이 저하될 수 있다. 상기 씨드층 두께가 너무 얇으면 도금레지스트 형성 및 미세 패턴 형성을 위한 현상 과정에서 씨드층의 표면 개질 단계 및 기타 세정 공정 시간이 부족하여 미세회로패턴 동도금 형성과정에서 핀홀 및 기타 도금 불량이 발생할 수 있다.
상기 임베디드패턴용 동박에서 상기 배리어층의 형성에 사용되는 도금액은 니켈공급원으로서 설파민산니켈, 황산니켈, 염화니켈 등을 포함할 수 있다. 상기 도금액은 pH 조절제로서 탄산니켈 및 황산을 포함할 수 있다. 상기 도금액은 도금속도 조절 및 도금 분해를 방지하는 착화제로서 구연산, 글리콜산, 젖산 등을 포함할 수 있으며, 도금막의 성질을 개선하는 습윤제로서 소듐알릴술포네이드, 벤젠술폰산, 소듐라우릴술포네이트 등을 포함할 수 있다. 또한, 상기 도금액은 광택제를 포함할 수 있다.
상기 임베디드패턴용 동박에서 상기 씨드층은 광택도금에 의하여 형성될 수 있다. 광택도금에 의하여 형성되는 상기 씨드층은 낮은 표면조도를 가질 수 있다.
상기 광택도금에 사용되는 도금액은 시안화구리, 황산구리 등을 포함할 수 있다. 예를 들어, 상기 광택도금에 사용되는 도금액은 황산구리5수(CuSO45H2O) 80~400g/L, 황산(H2SO4) 10~250g/L. 염소이온(Cl-) 1~100ppm, 광택촉진제(Brightener) 1 ~ 100ppm, 캐리어 첨가제 (1~100ppm) 및 전착억제제(Leveler) (1~100ppm) 을 포함할 수 있으며, 필요에 따라 전해동박의 강도를 높이기 위해서 질소함유 화합물 등을 추가적으로 포함할 수 있다.
상기 광택촉진제(Brightener)는 유황화합물이 사용될 수 있다. 상기 유황화합물에 포함되는 유황은 동에 대해 높은 친화력을 갖고 있다. 그러므로, 상기 유황은 음극에 잘 흡착되어 금속이온이 활성점으로 이동하는 것을 방해함에 의하여 도금되 는 입자의 미세화를 촉진하는 역할을 한다. 예를 들어, 비스-(3-술포프로필)-다이설파이드의 다이소듐염(SPS: Bis-(3-sulfopropyl)-disulfide, disodium salt), 머캅토프로판 술폰산(MPS: mercaptopropane sulfonic acid), 디티오카바믹산 (N,N-Dimethyldithiocarbamic acid) 이루어진 군에서 선택된 하나 이상을 포함할 수 있으나, 이들로 한정되지 않으며 당해 기술분야에서 사용되는 광택촉진제는 모두 사용될 수 있다.
상기 캐리어 첨가제(Carrier)는 음극표면에 흡착하여 금속이온의 확산 거리를 연장함에 의하여 동의 급격한 석출을 억제한다. 또한, 상기 캐리어 첨가제는 음극표면에 흡착하여 금속이온의 확산 경로에 변화를 줌에 의하여 활성화 분극의 확대시켜 결과적으로 동의 전착의 균일성을 개선하는 역할을 한다. 예를 들어, 폴리에틸렌글리콜 (Polyethylenglycol), 폴리프로필렌글리콜(polypropyleneglycol) 등의 C-O 결합을 가진 음극과의 친화력이 높은 폴리머 및 하이드록시셀룰로오스(HEC: Hydroxyethyl Cellulose) 또는 이들의 혼합물을 포함할 수 있으나, 이들로 한정되지 않으며 당해 기술분야에서 사용되는 캐리어 첨가제를 모두 사용될 수 있다.
상기 전착억제제(leveler)는 상대적으로 전류밀도가 높은 부위에 잘 흡착되며 활성화 분극을 확대시켜 동 석출을 늦추는 역할을 한다. 예를 들어, 젤라틴(Gelatin), 아교(Glue)와 같은 폴리아민(polyamines) 형태의 아민(Amine), 아마이드(Amide) 등의 질소 함유 결합을 가지는 계면활성제 또는 이들의 혼합물을 포함할 수 있으나, 이들로 한정되지 않으며 당해 기술분야에서 사용되는 모든 전착억제제가 모두 사용될 수 있다.
상기 임베디드패턴용 동박은 상기 씨드층 상에 방청층이 추가적으로 형성될 수 있다. 상기 방청층은 Zn, Ni, Cr, Mo, Fe, Sn 중 하나 이상의 성분을 포함할 수 있다.
예시적인 다른 일 구현예에 따른 임베디드패턴용 동박의 제조방법은 캐리어동박층에 배리어층, 씨드층을 연속적으로 전착하여 제조될 수 있다. 또한, 상기 임베디트패턴용 동박은 캐리어동박층에 배리어층, 씨드층 및 방청층을 연속적으로 전착하여 제조될 수 있다. 예를 들어, 상기 임베디드패턴용 동박은 도 5에 보여지는 바와 같이 상기 배리어 층과 씨드층을 연속 도금하기 위해서 서로 다른 전해액이 지속적으로 공급될 수 있는 각각의 전해조와 음전위가 인가되는 각각의 통전롤 및 각 전해조에 아노드를 구비한 표면처리기를 이용하여 상기 캐리어동박층 일표면에 배리어 층, 씨드층, 및 방청층을 연속 전착하여 제조될 수 있다.
예시적인 다른 일 구현예에 따른 임베디드 배선기판 제조방법은 캐리어동박층, 배리어층 및 씨드층으로 이루어진 임베디드패턴용 동박을 준비하는 단계; 상기 임베디드패턴용 동박의 씨드층 표면에 도금레지스트층을 형성하는 단계; 상기 도금레지스트층이 형성되지 않은 영역에 미세패턴을 형성을 위한 미세동도금층 도금단계; 상기 도금레지스트층을 완전히 제거하여 미세패턴을 가지는 동도금층이 형성된 임베디드패턴용 동박을 준비하는 단계; 상기 미세패턴을 가지는 동도금층을 절연층에 함침시켜 동클래드적층판을 제조하는 단계; 상기 절연층의 반대면에 존재하는 캐리어동박층을 제거하여 배리어층을 노출시키는 단계; 및 상기 배리어층을 제거하여 씨드층을 노출시키는 단계; 상기 씨드층을 제거하는 단계;를 포함한다.
상기 제조방법은 도 1을 참조하여 보다 구체적으로 설명된다. 도 1의 첫번째 단계에서 보여지는 바와 같이 캐리어동박층, 상기 캐리어동박층의 일면 상에 형성된 배리어층 및 상기 배리어층 상에 형성된 씨드층으로 이루어진 임베디드패턴용 동박이 준비된다.
상기 준비되는 임베디드패턴용 동박은 상술한 임베디드패턴용 동박이 사용될 수 있다. 즉, 상기 제조방법에서 사용되는 임베디드패턴용 동박의 씨드층 표면조도가 낮으므로 도금레지스트층과 씨드층의 밀착성이 향상된다. 따라서, 도금레지스트층이 부분적으로 현상된 후 얻어지는 패턴의 엣지(edge)에서 씨드층 과 도금레지스트층 사이의 공극 발생이 억제될 수 있다.
이어서, 상기 씨드층 표면에 도금레지스트층이 형성되고, 상기 도금레지스트층이 형성되지 않은 영역에 씨드층을 전극으로 미세동도금층을 형성한 후 도금레지스트를 완전히 제거함으로써 최종적으로 미세패턴이 형성된다. 상기 도금레지스트층의 형성에 사용되는 도금레지스트의 종류는 특별히 한정되지 않으며 당해 기술분야에서 사용되는 것이라면 특별히 한정되지 않는다. 도금레지스트층의 현상도 당해 기술분야에서 알려진 종래기술을 사용하여 수행될 수 있다.
다음으로, 상기 도금레지스트 미형성 영역에 씨드층을 전극으로 동도금층을 전해도금하고, 상기 도금레지스트가 완전히 제거한다. 상기 동도금층의 형성에 사용되는 도금액으로서 전해도금에 통상적으로 사용되는 동도금액이 사용될 수 있다.
그리고, 상기 미세패턴을 가지는 동도금층이 프리프레그와 같은 절연층에 함침되어 동클레드적층판이 제조된다. 마지막으로, 상기 동클레드적층판에서 캐리어 동박층, 배리어층 및 씨드층이 순차적으로 에칭되어 최종적으로 미세 임베디드 배선기판이 얻어진다. 상기 프리프레그는 당해 기술분야에서 통상적으로 사용되는 에폭시 수지, 폴리이미드, 페놀, BT(Bismaleimide trianzine resin ) 등이 사용될 수 있으며, 특별히 한정되지 않는다.
이에 반해, 도 2에서 보여지는 바와 같이 표면조도가 높은 씨드층 존재하는 동박에서는, 씨드층의 표면이 불균일함에 의하여 도금레지스트층과 씨드층 사이에 밀착성이 저하될 수 있다. 따라서, 따라서, 도금레지스트층이 부분적으로 현상된 후 얻어지는 패턴의 엣지(edge)에서 씨드층과 도금레지스트층 사이의 공극이 발생하고, 상기 공극으로 동도금층이 침투함에 의하여 회로폭이 좁아지며 전체적인 회로 간격이 불균일해짐으로써 균일한 미세회로패턴을 구현하기가 어렵다.
상기 제조방법에서 상기 캐리어동박층 및 씨드층을 선택적으로 제거하는 에칭액은 황산, 과산화수소 및 질산으로 이루어진 군에서 선택될 수 있다.
상기 제조방법에서 배리어층을 선택적으로 제거하는 에칭액이 550ml/l~650ml/l 농도의 특급 황산용액, 황산과 질산 및 첨가제 혼합용액으로 이루어진 군에서 선택될 수 있다. 예를 들어 600~620ml/L 농도의 황산용액을 사용하여, 상기 용액 중에서 배리어층인 니켈층 또는 니켈합금층을 선택적으로 에칭할 수 있다
예시적인 또 다른 구현예에 따른 임베디드배선기판은 상기 임베디드 배선기판 제조방법으로 제조된다. 상기 임베디드 배선기판 제조방법으로 제조된 배선기판은 미세배선 사이의 거리가 균일하여 불량율이 낮으며, 생산성이 우수하다.
이하 바람직한 실시예를 들어 본 발명을 더욱 상세히 설명하나, 본 발명이 이에 한정되는 것은 아니다.
(임베디드배선기판용 동박의 제조)
실시예 1
1. 캐리어박의 준비
두께 20㎛의 전해 동박을 100g/L의 황산에서 5초 동안 침지하여 산세처리 후 순수로 세척하였다.
2. 배리어층의 형성
하기 조건의 도금욕에서 Ni 도금에 의한 배리어층을 형성하였다.
설파민산니켈: 350 ~ 600g/L
붕산 (H3BO3): 15 ~ 40g/L
도금욕 온도: 40 ~ 60℃
전류 밀도: 20A/dm2
형성된 배리어층의 두께는 2㎛ 이었다.
3. 씨드층(미세회로전층) 형성
하기 조성을 가지는 동도금욕을 사용하여 하기 조건에서 광택 도금층을 형성하였다.
도금욕 온도: 25~30 ℃
전류 밀도: 10 ~20A/dm2
황산동 광택 도금욕 조성
CuSO45H2O: (200) g/L, H2SO4 : 100 g/L
염소이온(Cl-): 5~30ppm
머캅토프로판 술폰산(MPS: mercaptopropane sulfonic acid, 광택촉진제): 5~10ppm
하이드록스셀룰로오스(Hydroxyethyl Cellulose, 운반제): 1~5ppm
젤라틴(전착억제제): 10~20ppm
이상으로 형성된 씨드층의 두께는 4㎛ 이었다.
실시예 3
실시예 1과 동일한 방법으로 배리어층 및 씨드층을 형성하고 방청층을 하기 방법으로 상기 씨드층 상에 형성시켰다.
4. 방청층 형성
도금욕 온도: 25~30 ℃
전류 밀도: 0.5~1A/dm2
크롬산(CrO3): 1.5g/L
처리 시간 : 4초
상기 조건으로 방청층을 형성하였다.
비교예 1
씨드층 형성 단계에서 광택 도금 대신에 하기 조성을 가지는 일반적인 전해 도금용 도금욕을 사용하여 일반적인 전해도금층을 형성한 것을 제외하고는 실시예 1과 동일한 방법으로 임베디드패턴용 동박을 제조하였다.
도금욕 온도: 40 ~ 60 ℃
전류 밀도: 10~20A/dm2
황산동 도금욕 조성
CuSO45H2O: 200 g/L, H2SO4 : 100 g/L
염소이온(Cl-): 5~30ppm
이 때 형성된 씨드층의 두께는 4㎛이었다.
(임베디드배선기판의 제조)
실시예 2
상기 실시예 1 에서 제조된 임베디드용 동박의 씨드층 표면에 도금레지스트층을 형성시켰다. 상기 도금레지스트층의 형성에는 GMP 주식회사 드라이필름을 사용되었다. 상기 도금레지스트층을 부분적으로 현상하여 미세패턴을 형성시켰다. 이어서, 동도금액을 사용하여 미세패턴 동도금층을 형성시켰다. 다음으로, 세정액을 사용하여 상기 도금레지스트층을 완전히 제거하였다. 이어서, 상기 미세패턴이 형성된 동박을 프리프레그와 접촉하도록 대향배치하고, 이를 적층하여 열간프레스 압착하여 동클래드적층판을 제조하였다. 이어서, 에칭액을 사용하여 캐리어동박층, 배리어층 및 씨드층을 차례로 에칭하여 임베디드배선기판을 제조하였다.
상기 미세패턴 동도금층은 상기 씨드층과 동일한 도금액 조건에서 도금 두께 를 35um로 형성하였다.
상기 캐리어동박층 및 씨드층(광택도금 구리층)의 에칭에 사용되는 에칭액 및 에칭 조건은 다음과 같다.
황산600ml/L, 과산화수소60ml/L, 첨가제 60ml/L 에칭액 조건에서 캐리어 동박을 완전 에칭하였다.
상기 배리어층(니켈층)의 에칭에 사용되는 에칭액 및 에칭 조건은 다음과 같다.
황산 650ml/L 용액에서 캐리어동박층 및 씨드층의 에칭없이 배리어 층만을 선택적으로 에칭하였다.
상기 조건으로 임베디드 기판을 제작하였다.
비교예 2
상기 비교예1에서 제조된 임베디드용 동박으로 상기 실시예2와 동일한 방법으로 임베디드 기판을 제작하였다.
평가예 1 : 임베디드패턴용 동박의 표면조도 평가
상기 실시예 1 및 비교예 1에서 제조된 동박의 표면(씨드층)에 대한 주사전자현미경 사진을 측정하여 도 3 및 4에 나타내고, 표면조도 Rz 및 Rmax 를 IPC TM 650 2.2 17A 방법에 따라 측정하였다. 측정결과를 하기 표 1에 나타내었다.
도 3 및 4에서 보여지는 바와 같이 실시예 1에서 제조된 동박은 표면 조도가 매우 낮아 평탄한 표면을 나타냈으나, 비교예 1에서 제조된 동박은 표면조도가 높아 불규칙한 표면을 나타내었다.
평가예 2: 임베디드미세패턴의 균일성 평가
상기 실시예 1 및 비교예 1에서 제조된 동박을 이용하여 도1 및 도2 순서로 임베디드 기판을 제조한 후 임베디드 미세패턴의 단면에 대한 주사전자현미경 측정 결과를 하기 기준에 따라 평가하였다. 평가 결과를 하기 표 1에 나타내었다.
<회로폭 감소>
X: 회로폭이 감소된 지점이 발견되지 않음
△: 회로폭이 감소된 지점이 부분적으로 발견됨
O: 회로폭이 감소된 지점이 다수 발견됨.
<회로 단락>
X: 회로 단락 지점이 발견되지 않음
△: 회로 단락 지점이 부분적으로 발견됨
O: 회로 단락 지점이 다수 발견됨.
<표 1>
Rz(㎛) Rmax(㎛) 회로폭 감소 회로 단락
실시예1 0.87 1.41 X X
비교예1 1.69 2.61 O O
상기 표 1에서 보여지는 바와 같인 본 발명의 예시적인 구현예에 따른 동박은 비교예의 동박에 비하여 임베디드미세패턴을 제조할 경우 미세패턴의 불량율이 현저히 개선되었다.
도 1은 표면조도가 낮은 씨드층을 포함하는 동박을 사용하여 제조된 임베디드 배선 기판의 제조과정 모식도이다.
도 2는 표면조도가 높은 씨드층을 포함하는 동박을 사용하여 제조된 임베디드 배선기판의 제조과정 모식도이다.
도 3은 실시예 1에서 제조된 임베디드패턴용 동박 표면의 주사전자현미경 사진이다.
도 4는 비교예 1에서 제조된 임베디드패턴용 동박 표면의 주사전자현미경 사진이다.
도 5는 캐리어 동박층 표면에 각각의 배리어 층, 씨드층, 방청층을 연속 전착할 수 있는 표면처리기의 모식도이다

Claims (10)

  1. 캐리어동박층;
    상기 캐리어동박층의 일표면에 형성된 배리어층; 및상기 배리어층의 표면에 형성된 씨드층(seed layer)으로 이루어지며,
    상기 배리어층이 니켈 또는 니켈 합금층이며, 상기 씨드층이 구리층이며,
    상기 씨드층 표면의 평균조도가 Rz: 1.5㎛ 미만, 및 Rmax 2.5㎛ 미만인 임베디드패턴용 동박.
  2. 제 1 항에 있어서, 상기 배리어층의 두께가 0.1~10㎛인 것을 특징으로 하는 임베디드패턴용 동박.
  3. 제 1 항에 있어서, 상기 배리어층이 상기 씨드층용 에칭액에 대하여 불활성인 것을 특징으로 하는 임베디드패턴용 동박.
  4. 제 1 항에 있어서, 상기 씨드층의 두께가 0.1~10㎛ 인 것을 특징으로 하는 임베디드패턴용 동박.
  5. 제 1 항에 있어서, 상기 씨드층이 광택도금에 의하여 형성되는 것을 특징으로 하는 임베디드패턴용 동박.
  6. 제 5 항에 있어서, 상기 광택도금에 사용되는 도금액이 황산구리5수(CuSO45H2O) 10~400g/L, 황산(H2SO4) 10~400g/L. 염소이온(Cl-) 1~100ppm, 광택촉진제(Brigthener), 캐리어제(Carrier) 및 전착억제제(leveler)를 포함하는 것을 특징으로 하는 임베디드패턴용 동박.
  7. 제 6 항에 있어서, 상기 광택촉진제가 다이설퍼 화합물인 비소-(3-술포프로플)-다이설파이드 다이소듐 솔트(SPS: Bis-(3-sulfopropyl)-disulfide, disodium salt), 머캅토프로판 술폰산(MPS: mercaptopropane sulfonic acid), 디치오카바믹산 (N,N-Dimethyldithiocarbamic acid 이루어진 군에서 선택된 하나 이상인 것을 특징으로 하는 임베디드패턴용 동박.
  8. 제 6 항에 있어서, 캐리어(Carrier)제는 폴리에틸렌글리콜 (Polyethylenglycol), 폴리프로필렌글리콜(polypropyleneglycol), 및 HEC: (Hydroxyethyl Cellulose)로 이루어진 군에서 선택된 하나 이상인 것을 특징으로 하는 임베디드패턴용 동박.
  9. 제 6 항에 있어서, 상기 전착억제제가 젤라틴, 아교로 이루어진 군에서 선택된 하나 이상인 것을 특징으로 하는 임베디드패턴용 동박.
  10. 제 1 항에 있어서, 상기 씨드층 상에 방청층이 추가적으로 형성되는 것을 특징으로 하는 임베디드패턴용 동박.
KR1020090081909A 2009-09-01 2009-09-01 미세회로 형성을 위한 임베디드용 동박 KR101298999B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020090081909A KR101298999B1 (ko) 2009-09-01 2009-09-01 미세회로 형성을 위한 임베디드용 동박
CN2010800387300A CN102577645A (zh) 2009-09-01 2010-08-31 用于形成微电路的用于嵌入图案的铜箔
JP2012526669A JP5464722B2 (ja) 2009-09-01 2010-08-31 微細回路の形成のためのエンベデッド用銅箔
PCT/KR2010/005860 WO2011028004A2 (ko) 2009-09-01 2010-08-31 미세회로 형성을 위한 임베디드용 동박

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090081909A KR101298999B1 (ko) 2009-09-01 2009-09-01 미세회로 형성을 위한 임베디드용 동박

Publications (2)

Publication Number Publication Date
KR20110024055A true KR20110024055A (ko) 2011-03-09
KR101298999B1 KR101298999B1 (ko) 2013-08-23

Family

ID=43649764

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090081909A KR101298999B1 (ko) 2009-09-01 2009-09-01 미세회로 형성을 위한 임베디드용 동박

Country Status (4)

Country Link
JP (1) JP5464722B2 (ko)
KR (1) KR101298999B1 (ko)
CN (1) CN102577645A (ko)
WO (1) WO2011028004A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101682555B1 (ko) * 2015-08-07 2016-12-07 대덕전자 주식회사 미세 패턴 제조방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5727592B2 (ja) * 2011-03-25 2015-06-03 Jx日鉱日石金属株式会社 複合銅箔及びその製造方法
JP5723971B2 (ja) * 2011-03-25 2015-05-27 Jx日鉱日石金属株式会社 複合銅箔及びその製造方法
JP6403969B2 (ja) * 2013-03-29 2018-10-10 Ｊｘ金属株式会社 キャリア付銅箔、プリント配線板、銅張積層板、電子機器及びプリント配線板の製造方法
JP6425401B2 (ja) * 2013-04-26 2018-11-21 Ｊｘ金属株式会社 高周波回路用銅箔、高周波回路用銅張積層板、高周波回路用プリント配線板、高周波回路用キャリア付銅箔、電子機器、及びプリント配線板の製造方法
WO2015076372A1 (ja) * 2013-11-22 2015-05-28 三井金属鉱業株式会社 埋設回路を備えるプリント配線板の製造方法及びその製造方法で得られるプリント配線板
JP5870148B2 (ja) * 2013-11-27 2016-02-24 Ｊｘ金属株式会社 キャリア付銅箔、プリント回路板の製造方法、銅張積層板、銅張積層板の製造方法、及び、プリント配線板の製造方法
KR20210002454A (ko) 2018-04-24 2021-01-08 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 구리박용 에칭액 및 그것을 이용한 프린트배선판의 제조방법 그리고 전해구리층용 에칭액 및 그것을 이용한 구리필러의 제조방법
CN111491456A (zh) * 2019-01-29 2020-08-04 上海美维科技有限公司 一种含有隐埋线路的印制电路板的制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3081026B2 (ja) * 1991-07-18 2000-08-28 古河サーキットフォイル株式会社 プリント配線板用電解銅箔
JP2927968B2 (ja) * 1995-02-16 1999-07-28 三井金属鉱業株式会社 高密度多層プリント回路内層用銅箔および該銅箔を内層回路用に用いた高密度多層プリント回路基板
JP2000269637A (ja) * 1999-03-18 2000-09-29 Furukawa Circuit Foil Kk 高密度超微細配線板用銅箔
KR100389061B1 (ko) * 2002-11-14 2003-06-25 일진소재산업주식회사 전해 동박 제조용 전해액 및 이를 이용한 전해 동박 제조방법
JP3977790B2 (ja) * 2003-09-01 2007-09-19 古河サーキットフォイル株式会社 キャリア付き極薄銅箔の製造方法、及び該製造方法で製造された極薄銅箔、該極薄銅箔を使用したプリント配線板、多層プリント配線板、チップオンフィルム用配線基板
US20050158574A1 (en) * 2003-11-11 2005-07-21 Furukawa Circuit Foil Co., Ltd. Ultra-thin copper foil with carrier and printed wiring board using ultra-thin copper foil with carrier
JP4570070B2 (ja) * 2004-03-16 2010-10-27 三井金属鉱業株式会社 絶縁層形成用の樹脂層を備えたキャリア箔付電解銅箔、銅張積層板、プリント配線板、多層銅張積層板の製造方法及びプリント配線板の製造方法
JP2007186797A (ja) * 2007-02-15 2007-07-26 Furukawa Circuit Foil Kk キャリア付き極薄銅箔の製造方法、及び該製造方法で製造された極薄銅箔、該極薄銅箔を使用したプリント配線板、多層プリント配線板、チップオンフィルム用配線基板
CN101636527B (zh) * 2007-03-15 2011-11-09 日矿金属株式会社 铜电解液和使用该铜电解液得到的两层挠性基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101682555B1 (ko) * 2015-08-07 2016-12-07 대덕전자 주식회사 미세 패턴 제조방법

Also Published As

Publication number Publication date
WO2011028004A3 (ko) 2011-07-14
JP2013503965A (ja) 2013-02-04
JP5464722B2 (ja) 2014-04-09
CN102577645A (zh) 2012-07-11
KR101298999B1 (ko) 2013-08-23
WO2011028004A2 (ko) 2011-03-10

Similar Documents

Publication Publication Date Title
KR101298999B1 (ko) 미세회로 형성을 위한 임베디드용 동박
US5863410A (en) Process for the manufacture of high quality very low profile copper foil and copper foil produced thereby
TWI569952B (zh) Fabricated copper foil, copper clad laminate, printed wiring board, electronic machine, and printed wiring board manufacturing method
KR20020081698A (ko) 복합 구리 포일 및 그의 제조방법
JP4959052B2 (ja) 導電性トレースの改良された形成方法およびそれによって製造されたプリント回路
TW202118365A (zh) 高密度互連印刷電路板的製造順序及高密度互連印刷電路板
KR20140141558A (ko) 빌드업 적층 기판의 제조 방법
TWI500824B (zh) An electronic circuit and a method for forming the same, and a copper-clad laminate for forming an electronic circuit
US20130189538A1 (en) Method of manufacturing copper foil for printed wiring board, and copper foil printed wiring board
JP2003328179A (ja) 酸性銅めっき浴用添加剤及び該添加剤を含有する酸性銅めっき浴並びに該めっき浴を用いるめっき方法
JP6836579B2 (ja) プリント配線板の製造方法
KR20040073974A (ko) 전기도금 조성물
Yin et al. Effect of PEG molecular weight on bottom-up filling of copper electrodeposition for PCB interconnects
EP0250195A2 (en) Double matte finish copper foil
KR101752945B1 (ko) 구리 및 구리 합금의 에칭 방법
CN117198891A (zh) 一种多层hdi封装基板的制作方法
JP2009242860A (ja) 酸性銅用前処理剤およびこれを利用するめっき方法
JP2013093360A (ja) 半導体チップ搭載用基板及びその製造方法
KR102504286B1 (ko) 표면 처리 동박 및 그 제조방법
JPH05140795A (ja) 金属板に支持された電解銅箔の製造方法
US11230781B1 (en) Method for forming silver film
Sun et al. Effects of additives on via filling and pattern plating with simultaneous electroplating
JP2016132822A (ja) 電気銅メッキ浴及び電気銅メッキ装置、並びに電気銅メッキ方法
TW202300697A (zh) 以不同電流密度電化學沉積銅之方法
CN114507886A (zh) 一种填孔电镀的方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160704

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 7