KR20110015633A - 전면 조명을 이용한 디스플레이 패널상의 결함 검출의 향상 - Google Patents

전면 조명을 이용한 디스플레이 패널상의 결함 검출의 향상 Download PDF

Info

Publication number
KR20110015633A
KR20110015633A KR1020107028192A KR20107028192A KR20110015633A KR 20110015633 A KR20110015633 A KR 20110015633A KR 1020107028192 A KR1020107028192 A KR 1020107028192A KR 20107028192 A KR20107028192 A KR 20107028192A KR 20110015633 A KR20110015633 A KR 20110015633A
Authority
KR
South Korea
Prior art keywords
front side
side illumination
light beam
defect
voltage
Prior art date
Application number
KR1020107028192A
Other languages
English (en)
Other versions
KR101610821B1 (ko
Inventor
다니엘 토엣
로이드 존스
아틸라 에르사힌
전명철
세비어 팜
정삼수
Original Assignee
포톤 다이나믹스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포톤 다이나믹스, 인코포레이티드 filed Critical 포톤 다이나믹스, 인코포레이티드
Publication of KR20110015633A publication Critical patent/KR20110015633A/ko
Application granted granted Critical
Publication of KR101610821B1 publication Critical patent/KR101610821B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • General Engineering & Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Investigating Or Analysing Materials By Optical Means (AREA)

Abstract

셀 단계 이전의 어레이 테스트 단계에서 a-Si 잔여물 결함의 검출을 일반적으로 가능하게 하기 위해 전면-측 조명 장치 및 방법이 제공된다. a-Si 는 광에 노출되지 않은 상태에서는 고 저항성이므로 종래의 TFT-어레이 테스트 공정에서 결함을 검출하기가 어렵다. 반면에, a-Si가 광에 노출되는 경우, 그 저항성은 감소하고, 따라서, TFT 어레이 셀의 전기적 특성을 변화시키고, 전기적 특성의 변화는 전압 이미징 광학 시스템 (VIOS)를 사용하여 검출될 수도 있다. 일 실시형태에서, TFT 어레이 셀은 조명 광 펄스에 노출되어 VIOSfmf 사용하여 수행된 테스트동안 TFT 패널의 상부 측에 충격을 가한다. 일 실시형태에서, 전면 측 조명은 VIOS에서 전압 이미징에 사용된 조명과 동일한 경로를 따라 이동한다. 또 다른 실시형태에서, 전면 측 조명용 광원(들)은 VIOS 변조기에 근접한 공간에 배치된다.

Description

전면 조명을 이용한 디스플레이 패널상의 결함 검출의 향상{ENHANCEMENT OF DETECTION OF DEFECTS ON DISPLAY PANELS USING FRONT LIGHTING}
관련 출원에 대한 상호 참조
본 출원은 전체의 내용이 본 명세서에 참조로서 포함되며, 2008년 5월 21일 출원된 미국 가 특허 출원 제 61/055,031호로부터 35 U.S.C 119 에 대해 우선권을 주장한다.
본 발명의 분야
본 발명은 평면 패널 디스플레이 내의 결함의 검출에 관한 것으로서, 더욱 상세하게는 전면 조명을 이용한 평면 패널 디스플레이 내의 결함의 검출에 관한 것이다.
평면 패널 액정 (LC) 디스플레이의 제조 동안, 넓은 청결한 얇은 유리 기판이 박막 트랜지스터 (TFT) 어레이의 배치용 기판으로서 이용된다. 일반적으로, 몇몇 독립적인 TFT 어레이들이 하나의 유리 기판에 포함되어 종종 TFT 패널로서 지칭된다. 대안적으로, 액티브 매트릭스 LCD, 또는 AMLCD는 각각의 화소 또는 서브화소에서 트랜지스터 또는 다이오드를 사용하여 디스플레이 클래스를 커버하여, 그 결과, 이러한 유리기판은 AMLCD 패널로 지칭될 수도 있다. 평면 패널 디스플레이는 유기 LED (OLED) 기술을 이용하여 제조될 수도 있고, 통상적으로 유리 상에서 제조될 수 있지만, 플라스틱 기판상에서도 또한 제조될 수도 있다.
TFT 패턴 배치는 다수의 스테이지에서 수행되며, 각각의 스테이지에서 (인듐 주석 산화물 (ITO), 결정 실리콘, 비결정 실리콘 등과 같은) 특정 재료가 소정의 패턴에 따라 이전 층 (또는 유리)의 상부에 배치된다. 각각의 스테이지는 통상적으로 배치, 마스킹, 에칭, 스트리핑 등과 같은 다수의 단계를 포함한다.
각각의 스테이지 동안 및 각각의 스테이지 내의 여러 단계에서, 최종 LCD 제품의 전기적 및/또는 광학적 성능에 영향을 미칠 수도 있는 다수의 제품 결함이 발생할 수도 있다. 이러한 결함은 도 1에 도시된 바와 같이, ITO (112)로의 금속 돌출부 (110), 금속 (116)으로의 돌출부 (114), 소위 쥐 뜯김 (118), 오픈 회로 (120), 트랜지스터 (124) 내의 단락 (122), 외부 입자 (126) 및 화소 아래의 잔여물 (128)을 포함하지만 이에 한정되지 않는다. 화소 아래의 비결정 실리콘 (a-Si) 잔여물 (128)은 하부 에칭 또는 리소그라피 이슈로부터 유발될 수도 있다. 다른 결함은 마스크 문제, 오버 에칭 등을 포함한다.
TFT 배치 공정이 타이트하게 제어되는 경우에도, 결함 발생은 피할 수 없다. 이는 생산성을 제한하고 제품 비용에 악영향을 미친다. 통상적으로, TFT 어레이는 중요한 배치 공정 단계를 따르는 하나 또는 다수의 자동화된 광 검사기 (AOI: automated optical inspection) 시스템(들), 및 미국 95138 캘리포니아 새너제이 옵티컬 코트 5970의 포톤 다이나믹사 (오보텍 사)에 의해 제조되며, 종료된 TFT 어레이를 테스트하는 체커 (AC) 또는 어레이 테스터로서 지칭될 수도 있는 것과 같은 전기 광학 검사 머신을 이용하여 검사된다.
a-Si는 특히 고질적인 결합이며, 이는 a-Si가 감광성, 즉 어두운 상태에서는 절연체로 동작하지만 광에 노출되는 경우 전도체로서 작동하기 때문이다. 사실상, 광의 강도의 함수에 따라 a-Si의 시트 저항 Rsi 는 감소한다. 도 4는 그 의존성을 도시한다. 광 강도에 대한 시트 저항 의존성은 결국, 광에 대한 노출이 변함에 따라 결함으로 인한 화소 전압 또한 변한다는 것을 의미한다. 그 결과, 최종 FPD 어셈블리의 완성 전에 결함이 검출되지 않는 경우, 정상적인 FPD 동작 동안 결함이 디스플레이의 백라이트에 노출되기 때문에 최종 사용자는 결함을 용이하게 인식할 것이다. 그 결과, 이러한 결함을 검출하는 강한 동기가 존재한다.
불운하게도, 종래 기술은 패널 제조의 여러 스테이지 동안 LCD 패널상의 a-Si 잔여물 형성의 효과적인 검출을 위한 적합한 방법을 제공하는데 실패하였다.
본 진보적인 방법은 상기 하나 이상의 문제 및 LCD 패널 디스플레이에서의 a-Si 잔여물 형성을 검출하는 것과 관련된 다른 문제들을 실질적으로 제거하는 방법 및 시스템을 목적으로 한다.
본 진보적인 방법의 일 양태에 따라, 테스트 중의 패널의 결함을 검출하는 시스템이 제공된다. 시스템은 테스트 중의 패널에 전면 측 조명 광 빔을 전달하도록 구성된 전면 측 조명 서브시스템을 포함한다. 전면 측 조명 광 빔은 결함의 전기적 특정을 변화시켜 결함의 검출을 용이하게 하는 기능을 갖는다. 시스템은 변화된 결함의 전기적 특성에 기반하여 결함을 검출하도록 구성된 검출 서브시스템을 더 포함한다. 시스템에 사용된 전면 측 조명 광 빔은 주기 및 강도에 대해 최적화 및 펄스되어 결함의 검출을 최대화하며 잘못된 검출을 최소화한다. 또한, 전면 측 조명 광 빔은 결함의 최대 흡수 광학 특성에 부합하는 파장을 갖는다.
본 진보적인 방법의 또 다른 양태에 따르면, 테스트 중 패널의 결함을 검출하는 시스템이 제공된다. 시스템은 테스트 중 패널에 전면 측 조명 광 빔을 전달하도록 구성된 전면 측 조명 서브시스템을 포함한다. 전면 측 조명 광 빔은 결함의 전기적 특정을 변화시켜 결함의 검출을 용이하게 하는 기능을 갖는다. 시스템은 변화된 결함의 전기적 특성에 기반하여 결함을 검출하도록 구성된 검출 서브시스템을 더 포함한다. 상기 검출 서브시스템은 테스트 중의 패널에 걸쳐 공간적 전압 분배를 나타내는 이미지를 생성하도록 구성된 전압 이미징 광학 디바이스를 포함한다. 테스트 중의 패널의 결함은 생성된 이미지에 기반하여 검출된다. 시스템에서, 전면 측 조명 서브 시스템은 전압 이미징 광학 디바이스의 광 경로 내에 집적된다. 더욱이, 전면 측 조명 광 빔은 결함의 최대 흡수 광학 특성에 부합하는 파장을 갖는다.
본 진보적인 방법의 또 다른 양태에 따르면, 테스트 중 패널의 결함을 검출하는 시스템이 제공된다. 시스템은 테스트 중의 패널에 전면 측 조명 광 빔을 전달하도록 구성된 전면 측 조명 서브시스템을 포함한다. 전면 측 조명 광 빔은 결함의 전기적 특정을 변화시켜 결함의 검출을 용이하게 하는 기능을 갖는다. 시스템은 변화된 결함의 전기적 특성에 기반하여 결함을 검출하도록 구성된 검출 서브시스템을 더 포함한다. 상기 검출 서브시스템은 테스트 중의 패널에 걸쳐 공간적 전압 분배를 나타내는 이미지를 생성하도록 구성된 전압 이미징 광학 디바이스를 포함한다. 테스트 중의 패널의 결함은 생성된 이미지에 기반하여 검출된다. 상기 전면 측 조명 서브시스템은 전압 이미징 광학 디바이스의 광 경로 외부에 배치된다. 더욱이, 전면 측 조명 광 빔은 결함의 최대 흡수 광학 특성에 부합하는 파장을 갖는다.
본 발명의 부가적인 양태는 이하 상세한 설명에서 부분적으로 개시될 것이며, 부분적으로 상세한 설명으로부터 명확해질 것이며, 또는 본 발명의 교시에 의해 학습될 수도 있다. 본 발명의 양태들은 이하의 상세한 설명 및 첨부된 특허청구범위에서 지정된 다양한 구성요소들 및 구성요소들 및 양태들의 조합에 의해 인식되고 획득될 수도 있다.
상기 및 이하의 설명은 예시적이고 설명하기 위한 것이며, 어떤 방법에 의해서도 특허청구범위의 발명 또는 이들의 적용을 제한하는 것으로 의도되지 않는다.
본 발명에 의해, 셀 단계 이전의 어레이 테스트 단계에서 a-Si 잔여물 결함의 검출을 가능하게 한다.
본 명세서에 포함되며 일부를 구성하는 첨부된 도면들은 본 발명의 실시형태를 예시화하며, 상세한 설명과 함께 진보적인 기술의 원리를 설명하고 실증함을 도운다.
도 1은 주기적인 트랜지스터 어레이를 갖는 큰 평면 패터닝된 매체의 일부의 상면도에서의 다양한 비주기적인 결함을 도시한다.
도 2는 비결정 실리콘 잔여물의 예시적인 단면도를 도시한다.
도 3은 TFT 화소에 관련된 a-Si 잔여물에 대한 예시적인 균등 회로 도면을 나타낸다.
도 4는 입사광 파장에 대한 시트 저항의 의존의 샘플 그래프이다.
도 5는 진보적인 개념의 실시형태에 따른 듀얼 파장 조명기 (DWI: dual wavelength illuminator)의 예시적인 개략도이다.
도 6은 진보적인 개념의 또 다른 실시형태에 따른 변조기 탑재 조명기 (MMI; modulator mount illuminator)의 예시적인 개략도이다.
도 7은 평면 패널 디스플레이 내의 결함의 검출을 위한 진보적인 시스템의 예시적인 개략 블록도를 나타낸다.
도 8은 비결정 실리콘에 대한 통상적인 흡수 곡선을 나타내는 예시적인 그래프이다.
도 9는 가능한 전면 광 및 화소 패턴 구동 타이밍도의 예이다.
도 10은 주어진 패턴의 각각의 프레임마다 펄스가 상이한 가능한 전면 광 패턴의 또 다른 예이다.
도 11a는 11b는 펄스 시작시간 및 펄스 강도를 변화해가면서 전면 광 펄스 종료시간의 함수로서 결함 검출 감도 (DDS: defect detection sensitivity) 및 신호 대 잡음(SNR: signal-to-noise) 비의 플롯이다.
이하의 상세한 설명에서, 첨부된 도면(들)에 대해 참조가 이루어지며, 동일한 기능의 구성요소는 유사한 참조부호로 지정된다. 전술한 첨부된 도면은 설명을 위한 것이지 제한을 위한 것이 아니며, 특정 실시형태 및 구현들은 본 발명의 원리에 일치한다. 이들 구현들은 상세히 설명되어 이 분야의 당업자가 본 발명을 재현하도록 할 것이며, 다른 구현들이 사용될 수도 있고 구조적인 변경 및/또는 다양한 구성요소들의 대체가 본 발명의 범위 및 사상으로부터 벗어나지 않고 이루어질 수도 있다. 따라서, 이하의 상세한 설명은 제한된 의미로 해석되어서는 안된다. 또한, 설명되는 바와 같은 본 발명의 다양한 구현들은 특정된 하드웨어, 또는 하드웨어와 소프트웨어의 조합의 형태로 구현될 수도 있다.
당업자에 의해 이해되는 바와 같이, 어레이 테스트기는 예를 들어, 본 명세서에 전체로서 참조로서 포함된 미국 특허 제 4,983,911, 5,097,201, 및 5,124,635호에 개시된 전압 이미징 테스트 장치 및 방법의 이용을 통해 LC 디스플레이에서 결함을 인식할 수도 있다. LC 디스플레이 내의 화소들은 예를 들어, 본 명세서에 전체로서 참조로서 포함된 미국 특허 제 5,235,272 및 5,495,410호에 개시된 바와 같은 특정 패턴들을 사용하여 전기적으로 구동된다. LC 디스플레이들이 화소들의 어레이로 구성되기 때문에, LC 디스플레이가 전기적으로 구동되는 경우, 결함과 관련된 일부 화소들은 이상적인 화소들과 전기적으로 상이하게 동작할 수도 있어, 그 결과, 이러한 차이는 전압 이미징 센서 및 관련된 이미지 처리 소프트웨어를 이용하여 검출될 수도 있다. 상이한 구동 패턴의 조합의 이용을 통해, 도 1에 도시된 다수의 결함의 유형 및 위치가 유추될 수도 있다.
그러나 ITO 아래에 a-Si 잔여물 (128)을 갖는 결함이 있는 화소는 표준 어레이 테스트 방법을 이용하는 어레이 테스트에서는 검출하기가 상당히 어렵다. a-Si 결함을 갖는 TFT 화소 (200)의 예의 단면이 도 2에 도시된다. TFT 화소 구조 (200)는 유리 기판 (202) 상에 형성된다. 게이트 절연체 (204)가 유리 상에 위치하고, 그 후, 데이터 금속 라인 (206)이 도금되며, 인듐 주석 산화물 (ITO) (210)과 같은 투명 전도성 재료의 형태의 화소 구성이 배치된다. 최종적으로, 실리콘 질화물 (SiNx) (208)과 같은 패시베이션 층이 배치된다. 비결정 실리콘 또는 데이터 금속 잔여물 (212)이 남을 수도 있어, ITO 층 밑으로 하강하는 라인 구성의 연장에 의해 도표로 나타난다. 잔여물 (212)과 화소 (ITO) (210) 사이의 오버랩 영역 (214)은 기생 용량 Cp를 갖는 커패시터 (216)를 형성한다.
도 3은 화소 아래의 a-Si 잔여물의 등가 도면이다. 이 경우,
Figure pct00001
Figure pct00002
Cp 는 기생 용량이고, KSiN은 SiN의 유전 상수이며, ε0는 진공 유전율이며, Wpixel은 화소의 두께이며, Wst는 (정전 용량 Cst을 갖는) 저장 커패시터이며, dpass SiN 및 dgate SiN 은 각각 패시베이션 층 및 게이트 게이트에서 SiN 층까지의 거리이며, Arearesidue 는 찾고 있는 잔여 결함의 영역이다.
어레이 테스트에서, 구동 전압이 LC 기판에 인가되어 화소 응답이 전압 이미징 센서에 의해 관측될 수도 있다. 데이터 금속 잔여물 및 a-Si와 같은 결함들에 대해, 데이터 전압이 이미지 획득 이전에 드롭되는 포지티브-네거티브 (PN) 구동 패턴이 사용될 수도 있다. 이러한 패턴에서, 데이터 전압의 드롭은 ITO 데이터 라인 오버랩을 갖는 화소상의 전압 드롭을 유도한다. 데이터 전압 드롭이 ΔVd인 경우, 화소 전압 드롭 ΔVp는
Figure pct00003
Cp 는 ITO-데이터 라인 잔여물 오버랩의 기생용량이며, Cst는 저장 커패시터의 정전 용량이고, Rsi 는 비결정 실리콘의 시트 저항이다.
수학식 1 및 수학식 3은 a-Si 관해 두 개의 중요사항을 나타낸다. 첫째, 기생 용량은 결함의 사이즈 (Arearesidue)의 함수이다. 둘째, 시트 저항 Rsi에 대한 지수 의존성이다. 절연체 상태 (빛이 없음)에서, Rsi는 상당히 높을 수도 있고 (대략 매 평(square)당 수백 기가 옴), 그 결과 수학식 3에 의해, 빛에 노출되지 않는다면, ΔVp는 ΔVd*(Cp/Cst)와 거의 균등하고 최댓값을 갖는다. Cp＜Cst 이기 때문에, 빛에 노출되지 않은 최대 ΔVp는 상당히 작을 수도 있고, 그 결과 결함은 빛을 이용하지 않고는 용이하게 겸출되지 않을 수도 있다. 오버랩 영역에 의존하여, 변화는 종래의 64개의 그레이 레벨 구동 방식 하에서 몇몇 그레이 레벨의 시프트를 유발할 수도 있다. 2개의 연속적인 그레이 레벨 사이의 전압 단계는 대략 50mV 이다. 이것은 정상적인 화소로부터 결함을 구별하기에 너무 작다.
또한, 그러나, 사이즈 의존성 때문에 (수학식 1), 빛에 노출되는 경우에도, 상당히 작은 a-Si 결함은 검출될 수 없을 수도 있다.
일부 a-Si 결함이 AOI를 이용하여 검출되고, 일부는 종래의 결함 검출 기술을 갖는 AC를 이용하여 검출될 수 있는 동안, 이러한 결함의 상당 부분은 조기에 식별되지 않고 오직 TFT-LCD 조립이 완성된 이후에 검출되며, LC 기판 패널들로 분할되고 모듈들로 조립된 후에 잘 검출된다. 셀 테스트에서, 백라이트 모듈은 이미지를 디스플레이하기 위해 TFT-LCD 패널에 광원을 제공하며, 전기적으로 구동된다. a-Si 의 감광 특성은 이들 조건하에서 이 결함을 검출하는 것을 가능하게 한다. 그러나 잔여물은 레이저 복구 시스템을 사용하여 상대적으로 용이하게 제거될 수 있기 때문에, 셀 조립 단계 이전에 결함을 캐치하는 것이 바람직하며, 어레이 검사 단계에서 캐치하는 것이 더욱 바람직하다. 또한, 제조 공정의 조기 스테이지에서 및 셀 조립 이전에 결함을 검출하는 것은 조립 공정 및 필요한 컬러 필터 유리에 관련된 비용을 절감한다.
LCD 어레이 검사 장비는 일반적으로 외부 광원을 갖지 않아, 그 결과, a-Si의 검출이 어려울 수 있다. (오보텍 사에 의해 획득된) 포톤 다이나믹스 사에 의해 제조된 어레이 테스터기들의 AC47xx 제품 패밀리는 분할 축-유형 시스템상의 투명 척 (chuck)과 함께 사용되는 단파 백라이트를 포함하며, 분할 축-유형 시스템 내에서, 검사 영역 및 그 결과 척은 단일 변조기 행으로 제한된다. 척이 언제 유리 사이즈를 커버하는 갠트리 (gantry) 유형의 시스템에서는, 움직이거나 (예를 들어, 단일 라인) 또는 정적으로 (예를 들어, 전체 커버리지) 전체 유리 사이트를 커버하도록 관련 백라이트가 필요하며, 그 결과, 덜 실질적이고 비용 효과도 없다.
a-Si 잔여물이 TFT의 게이트 금속을 커버하는 일부 케이스에서, 백라이팅은 게이트 구성을 투과할 수 없으며, 그 결과, 게이트 잔여물상의 a-Si의 검출이 어렵다. 이는 여분의 TFT를 갖는 일부 화소 설계에서 빈번하며, 여분의 TFT가 전기적으로 고립되고 화소에 접속되지 않은 경우에 더욱 그러하다. a-Si 잔여물이 화소 TFT와 여분의 TFT를 브릿지하는 경우, 이는 성능에 영향을 미치며 결함으로 인식된다. a-Si 잔여물은 Cgd(게이트-드레인 기생 용량)를 증가시킨다. 게이트가 게이트-드레인 커패시터 연결 효과로 인해 턴 오프 (전압 스윙: ΔVg) 되는 경우, 화소 전압이 드롭한다. 이를 킥-백 효과 (kick-back effect)로 지칭한다. 화소 전압 드롭 ΔVp 는 아래의 수학식 4로서 표현된다.
Figure pct00004
여기서, CIC 는 셀 정전용량 (셀 구동의 경우에만 제공됨)이다. 화소 TFT를 잔여 TFT 에 접속시키는 a-Si 잔여물은 게이트-드레인 정전 용량을 증가시켜, 또한, 화소 전압 드롭을 증가시킨다.
다른 비 전압 이미징 어레이 테스터기들, 예를 들어, 전자 빔을 사용하는 테스터기들은 결함에 전자를 스프레이하여 그 후 결함 지역에 축적함으로써 a-Si 잔여물을 검출할 수도 있다. 이 전자의 축적은 a-Si 전도성을 증가시켜, 관련된 이미징 방법들은 결함을 걸출할 수도 있다.
본 발명의 일 실시형태에 따르는 경우, 전면 측 조명 장치 및 방법이 제공되어, 일반적으로 셀 단계 이전의 어레이 테스트 단계에서 a-Si 잔여물의 검출, 특히, TFT 어레이 셀의 게이트 절연체 상의 a-Si잔여물의 검출을 가능하게 한다. 본 분야의 당업자가 인식하는 바와 같이, TFT-어레이 테스트에서 a-Si는 광에 노출되지 않으면 높은 저항률을 가진다. 반면에, a-Si 잔여물이 광으로 조명되는 경우, 그 저항률이 감소하며, 차례로, TFT 어레이 셀의 전기적 특성을 변화시켜 미국 95138 캘리포니아 새너제이 옵티컬 코트 5970의 포톤 다이나믹사 (오보텍 사)에 의해 제조된 제품과 같은 전압 이미징 광학 시스템 (VIOS: voltage imaging optical system)을 사용하여 검출될 수도 있다. 이러한 시스템의 예시적인 실시형태들은 본 명세서에 전체로서 참조로서 포함된 전술한 미국 특허 제 4,983,911, 5,097,201, 및 5,124,635호에 상세히 개시된다. 따라서, 본 발명의 일 실시형태에서, TFT 어레이 셀은 조명 광 펄스에 노출되어, VIOS를 사용하여 수행된 테스트 동안 TFT 패널의 상부 측에 영향을 준다.
일 실시형태에 따르면, 전면 측 조명은 VIOS의 전압 이미징을 위해 사용된 조명과 동일한 경로로 진행한다. 일 실시형태에서, VIOS 조명은 가시 파장 영역의 레드 부분에서 수행된다. 일 특정 실시형태에서, 예시적인 광 파장은 630㎚이다. 또 다른 실시형태에서, 전면 측 조명은 두 개기 이상의 파장으로 구성되며, VIOS의 전압 이미지 변조기의 주변에서 전달된다.
본 발명의 일 실시형태에서, 평면 패널 어레이로의 상부 측 또는 전면 측 조명의 구현은 VIOS 테스트 장치 및 그 기능과 협력하여 달성된다. 이는 비용 절감과 전체 테스트 시스템의 증가된 효율성을 유발하며, 왜냐하면, VIOS 열의 몇몇 구성요소들이 VIOS 이미징뿐만 아니라 전면 측 조명 모두에서 이용되기 때문이다. 특히, 해당 결함 (a-Si)의 검출하는 능력은 광 강도의 함수이기 때문에, TFT셀의 전면 측 조명은 해당 검출 영역에 걸쳐 반복가능하고 적합하게 균일해야 한다. 또한, a-Si의 결함을 검출하는 조명 및 광학 장치는 TFT 셀에서 발생할 수 있으며, 그 일부는 전술한 다른 유형의 결함을 탐색하는데 있어서, VIOS 테스터의 기능성과 간섭하지 않아야 한다.
본 발명의 일 실시형태에서, LCD 화소의 게이트 구조 상과 같은 구조상에 남아있거나 데이터 라인에 부착되어있는 a-Si 잔여물과 같은 감광성 제조 결함의 검출을 용이하게 하기 위한 목적으로, LCD 테스트 동안 테스트 중의 패널상의 LCD 구조의 전면 측 조명을 생성하도록 구성된 시스템이 제공된다. 이 진보적인 시스템의 실시형태에서, 패널의 전면 측은 전압 이미징용 VIOS에서 이용된 광의 파장과 상이한 파장을 갖는 광으로 조명된다. 이것은 적어도 몇몇 이유에 대해 수행된다. 첫째, VIOS 조명에서 이용된 광은 a-Si 잔여물 및/또는 다른 감광성 결함의 충분한 검출을 허용할 수 없을 수도 있는 파장을 가질 수도 있다. 둘째, VIOS의 변조기는, 전압 이미징을 위해 VIOS에서 사용된 광이 전술한 변조기의 펠리클에서 거의 완전히 반사되어 패널에 절대 도달할 수 없도록 설계된다. 따라서, 전면 측 조명 용 광은 a-Si 잔여물을 활성화하고 (전기적 특성을 변화시킴) 펠리클을 통해 전송되도록 선택된다.
최종적으로, 전체 시스템은 두 개의 광 빔들을 분리하고 전면 측 조명에 대해 사용된 광이 VIOS 이미징과 간섭하는 것을 방지하는 수단들 (도 5에 도시된 로우 패스 필터 (510))를 포함하며, 이는 전술한 각각의 광 파장들의 차이를 이용한다.
진보적인 듀얼 파장 광 조명 시스템 (500)의 예시적인 실시형태를 나타내는 도면이 도 5에 제공된다. 이 예시적인 도면은 오직 설명의 목적을 위해 제공되며 어떠한 방법으로든 본 발명의 범위를 제한하는 것으로 인식되어서는 안된다. 도 5에 도시된 바와 같이, 전압 이미지 광학 시스템 (VIOS) 기반 어레이 검사 및 테스트 시스템과의 조합하여 사용하기 위해, 듀얼 파장 조명기 (512) (DWI: dual wavelength illuminator)가 VIOS 조명기의 광학 열에 배치된다. VIOS의 구축은 본 명세서에 전체로서 포함된 미국 특허 제 5,124,635호에 예시로서 개시된다.
도 5에 도시된 바와 같이, 듀얼 파장 조명기 (512)는 블루광 조명기 (502)에 의해 생성된 블루광 (504) (예를 들어, a-Si 가 특히 민감한 455㎚의 파장을 갖음)을, 결함 이미징을 위해 사용되는 레드광 조명기 (501)에 의해 생성된 가시광 (505) (예를 들어, 630㎚의 파장을 갖음)과 동일한 광학 경로로 연결한다. 특히, 도 8은 a-Si에 대해 최대 흡수 계수를 갖는 455㎚의 파장 (802)을 갖는 광을 나타내는 a-Si 통상적인 흡수 광 흡수 곡선 (801)을 도시한다.
전술한 두 개의 상이한 파장의 광 빔을 연결하는 것은, 실질적으로 블루광 빔 (504)을 전송하고 실질적으로 레드광 빔 (505)을 반사하여 양 파장을 갖는 결합된 광 빔을 생성하는 색 선별 (dichroic) 거울 (빔 스플리터) (503)의 사용을 통해 듀얼 파장 조명기 (512) 내에서 달성된다. 당업자에 의해 평가되는 바와 같이, 상이한 파장의 광 빔을 연결하는 것은 다수의 다른 방법으로 달성될 수도 있으며, 이중 일부는 본 발명의 다른 실시형태들을 참조하여 이하 설명한다. 따라서, 도 5에 도시된 듀얼 파장 조명기 (512)의 특정 설계는 어떠한 방법으로든 제한하는 것으로 인식되어서는 안된다.
다시 도 5를 참조하면, 색 선별 거울 (빔 스필리터) (503)을 통과한 후, 동일선상의 블루 및 레드 광 빔들은 빔 스플리터 (506)에 의해 반사되어 렌즈 어셈블리 (507)를 통과하며, 이는 광학 변조기 (508) 및 테스트 중의 패널 (509) 상에 바람직한 조명 분배 패턴을 획득하도록 제공된다.
전술한 바와 같이, 본 발명의 다양한 추가적이거나 대체적인 실시형태에서, 변조기 (508) 및 테스트 중의 패널 (509)의 듀얼 파장, 동일선상의 조명은 몇몇 상이한 방법으로 획득될 수 있다. 예를 들어, 일 실시형태에서, 파장 선택이 제한될 수도 있는 멀티 파장 발광 다이오드 (LED; light emitting diode)가 채택될 수도 있다. 이러한 구성에서, 전술한 멀티 파장 발광 다이오드를 채택한 단 하나의 조명기는 예를 들어, 광원 (502) 대신 사용될 필요가 있는 반면, 제 2광원 (501) 및 색 선별 거울 (503)은 조명 시스템으로부터 제외될 수 있다.
또 다른 실시형태에서, 단일 파장의 레드 LED들은 단일 파장의 블루 LED들과 함께 단일의 광원에 부분적으로 배치될 수도 있으며, 단일 광원은 광원 (502) 대신 사용될 수도 있다. 또한, 이러한 구성에서, 제 2광원 (501) 및 색 선별 거울 (503)은 조명 시스템에서 제외될 필요가 있다. 두 개의 상이한 파장의 배치된 LED들을 사용하는 이러한 구조에서, 조명의 균일성은 절충될 수도 있다.
일 실시형태에서, VIOS 변조기 (508)에는 펠리클이 제공되며, 펠리클은 테스트 중의 패널의 테스트된 LCD 구조의 공간적으로 근접하게, 변조기 (508)의 표면에 위치한다. 조명기 (501)에 의해 생성된 레드광은 펠리클 (515)에 의해 반사하고, 조명기 (502)에 의해 생성된 블루광은 펠리클 (515)에 의해 전송되도록, 펠리클 (515)은 특별히 선택된 광학 특성을 포함한다. 변조기 (508)는, 변조기 (508)의 펠리클에 공간적으로 근접하게 위치한 테스트 중의 패널 (509)의 (도 5의) 상부 표면에 걸친 전위 분배에 기반하여 펠리클 (515)에 의해 반사된 레드광의 강도를 변조한다. 펠리클에 의해 반사된 이후, 변조된 레드광은 렌즈 어셈블리 (507), 빔 스플리터 (506) 및 로우 패스 필터 (510)를 통과한다. 로우 패스 필터 (510)를 통과한 이후, 반사된 레드 광은 테스트 중의 패널의 이미지를 생성하도록 사용되는 CCD 디바이스 (511)의 감광성 구성요소에 부딪힌다. a-Si 잔여물을 조명하는데 사용되는 임의의 블루광이 VIOS의 CCD 이미지 센서 (511)와 간섭하는 것을 방지하기 위해, CCD 디바이스 (511)에는 로우 패스 필터 (510)가 제공된다. 이 필터는 블루광을 상당히 약화시켜 레드광이 약해지지 않고 통과하도록 설계된 광학 전달 특성을 가진다. 이것은 블루광을 전면 측 조명하는 것이 CCD 디바이스 (511)에 도달하여 테스트 중의 패널 (509)의 상부 표면상의 전위의 생성된 이미지와 간섭하는 것을 방지한다. 본 발명의 일 실시형태에서, 블루광은, 예를 들어, VIOS에 의해 더욱 용이하게 검출될 수 있고 결함 자체의 이미지를 생성하지 않기 위해, a-Si 잔여물의 전기적 특성을 변경하는데만 사용된다.
테스트 중의 패널 (509)의 표면상의 테스트된 LCD 구조는 전압원 (513)을 이용하여 바이어스되고, 변조기 (508)의 (도 5상의) 상부 표면 (516)은 전압원 (514)를 이용하여 바이어스된다. 본 발명의 일 실시형태에서, 시스템의 모든 광학 구성요소들에는 최상의 광 전달 및 반사를 위해 적합한 광학 코팅이 제공된다. 양 파장 (블루 및 레드)의 광에 의한 조명의 균일성은 유사할 것이며, 통상적으로 본 발명의 일 실시형태에서, 대략 25%보다 나쁘지 않다. 통상적인 조명의 균일성은 10% 내지 15% 범위이다. 그 결과, 도 5에 도시된 진보적인 듀얼 파장 조명 개념 및 배열은 전압 이미징 테스트 (VIOS) 하드웨어의 기능성을 저하하거나 간섭하지 않고 a-Si 결함이 가장 민감한 파장에 a-Si가 조명되게 한다.
본 발명은 레드 및 블루 광만에 의한 테스트 중의 패널 및 변조기의 조명에 제한되지 않는다. 당업자에 의해 이해될 바와 같이, 검출이 가능하게 하도록 a-Si 의 전기적 특성을 충분히 변화시키고, 테스트 중의 패널에 걸쳐 전압 분배 패턴을 재생성하도록 이용되는 VIOS의 동작과 전면 측 조명의 간섭을 감소시키기 위해, 또 다른 조명 광 파장이 선택되어 a-Si 잔여물에 의한 적합한 흡수를 획득할 수도 있다.
도 6에 도시된 진보적인 듀얼 조명 개념의 제 2의, 또 다른 실시형태에 따르면, VIOS 기반 어레이 검사 및 테스팅 시스템과의 조합에서의 이용을 위해, 링 조명기 (601)가 변조기 탑재부 (600)에 포함된다. 링 조명기 (601)는 변조기 (508) 위에 설치되고, LED 와 같은 단일 파장 (블루 또는 대약 455㎚의 파장) 광원 (603)이 VIOS의 광학 경로 외부에 배치되어 이미지 클리핑을 방지한다. 전술한 제 1실시형태와 같이, 변조기 (508)의 펠리클은 블루광을 전송하고 레드 조명기 (501)에 의해 생성된 가시 파장의 광을 반사하며, 이는 전압 이미징 변조기 (508)의 기능에 필요하다. 광원 (603)은 조명 패턴 (604)을 생성한다. 본 발명의 예시적인 실시형태에서, 탑재 링 (601)의 각각의 면은 4개의 LED (603) 들을 포함한다. 그러나 당업자는 다른 적합한 수의 LED 가 임의의 적합한 방법으로 탑재 링 (601)에 배치되어, 원하는 조명의 균일성 및 강도를 획득하는데 이용될 수 있음을 이해할 것이다. 따라서, 본 발명은 조명기 링 (601), 변조기 탑재부 (600), 및 광원 (603)에 한정되지 않는다. 본 발명의 다양한 실시형태에서, 조명기 링 (601)은 정사각형, 직사각형, 팔각형, 원형, 타원형 또는 다른 적합한 형태를 가진다. 테스트 중의 패널상의 a-Si 잔여물의 전기적 특성에 영향을 미치기 위해, 광원 (603)에 의해 생성된 광은 변조기 (602)를 통과하여 테스트 중의 패널의 전면을 조명한다.
당업자에 의해 이해될 바와 같이, 변조기 (508)의 영역의 사이즈에 의존하여, 일부의 경우에, 특히, LED (603)의 수가 상대적으로 작은 경우, 도 5를 참조하여 설명한 듀얼 파장 조명기 (DWI)에 비해 이 실시형태에서 양호한 균일성을 획득하는 것이 더 어려울 수도 있다. 그러나 LED (603)의 수를 측면당 10개 이상 (총 40개 이상)으로 증가시키는 것은 조명의 더 큰 균일성을 용이하게 하며, 도 5를 참조하여 설명한 듀얼 파장 조명기 (DWI)에 의해 획득된 균일성에 비할만한 균일성 특성이 획득될 수도 있다. 변조기 영역의 전체 규모에 걸친 최상의 균일성을 위해서는, LED들의 방출 각도가 제어되어야 한다. 이 분야에 공지된 바와 같이, 일부 LED 들은 랑베르 (Lambertian) 방출 프로필을 가지며, 그 결과, 큰 입체각으로 방출하여 높은 수준의 조명 균일성을 획득하는 원하는 목적에 해를 미치며, 이는 더 많은 광이 변조기의 중앙으로 불균일하게 전달되기 때문이다. 이 결점을 극복하기 위해 채택될 수도 있는 몇몇 대체적인 해결책이 존재한다. 일 실시형태에서, 특정 방향의 LED 들이 광원 (603)으로 사용되어 변조기 (508)의 가장 중심부에 조명하도록 의도된다.
또 다른 실시형태에서, 랑베르 프로필의 확산 (spread)을 포함하는 각각의 일반적인 LED에 시준 렌즈 (collimating lense)가 부가되거나 바람직하게 광학적으로 연결된다. LED에 시준 렌즈를 광학적으로 연결하는 다양한 방법은 이 분야에 공지되었다. 일 실시형태에서, 각각의 LED에는 자신의 시준 렌즈가 장착된다. 이러한 시준 렌즈는 전면 측 조명의 향상된 균일성을 용이하게 한다. 또 다른 실시형태에서, LED의 측면 상에 중성 강도 필터 (neutral density filter)를 부가함으로써 방향적인 감쇄가 적용된다. 또한, 디퓨저 (diffuser)가 사용되어, (1) 각각의 LED의 공간적인 불균등을 제거하고 (2) 조합된 LED 분배의 전체적인 조명 균일성을 개선할 수 있다. 예를 들어, 일 실시형태에서, 미국 캘리포니아 토론토의 루미닛사 (물리광학 코퍼레이션 컴퍼니)에서 제조되어 판매된 디퓨저가 사용될 수 있다.
일 실시형태에서, 타원 방사 분재를 생성하는 빔 성형 디퓨저가 사용되어 전면 측 조명 균일성을 개선할 수도 있다. 동일하거나 상이한 실시형태에서, 전면 측 조명 균일성은 또한, 광 휘기 (bending) 또는 방향 터닝 (turning) 필름을 사용함으로써 개선될 수도 있다.
테스트 중의 패널 (509)의 표면상의 a-Si 잔여물의 전면 측 조명을 제공하는 광원 (603)이, 제 2 광원이 VIOS 열 자체에 집적되는 도 5의 듀얼 파장 조명기 시스템에 걸쳐 조명기 (508)의 근처에 배치된 개별 탑재 링상에 탑재되는, 도 6에 도시된 다중 광원 구성의 주요 이점은 현존하는 갠트리 유형 시스템상에 형성하기가 용이하고 새로 장착하기에 비용이 저렴하다는 것이다. 또한, 도 6에 설명된 진보적인 개념은 균일한 주변 조명을 요구하는 (전자 빔 기반 검출기 및 전체 접촉 프로브 테스터와 같은) 결함 검출 기술에 적용될 수 있다. 그러나 전술한 바와 같이, 전자 빔 검출기는 블루광 조사와 호환하지 않는다.
당업자에 의해 이해될 바와 같이, 변조기의 근처에 광원을 배치하는 것을 포함하는 전면 측 조명을 제공하는 시스템 구성은 도 6에 도시된 실시형태 이외에, 다수의 방법으로 획득될 수도 있다. 따라서, 도 6에 도시된 조명기 시스템의 특정 설계는 어떠한 방법으로도 제한하는 것으로 인식되어서는 안된다.
도 7은 진보적인 개념의 실시형태들 중 하나를 채택한, 평면 패널 디스플레이 내의 결함을 검출하는 시스템 (700)의 예시적인 개략적 블록도를 나타낸다. 진보적인 시스템은 듀얼 파장 조명기 (703)를 포함하는 VIOS (702)를 포함하며, 그 예시적인 실시형태는 도 5를 참조하여 전술하였다 (구성요소 512). 조명기 (703)에 의해 생성된 제 1 파장의 광 빔, 예를 들어, 블루광은 유리 지지대 상에 설치된 LCD 패널 (701) 상으로 진행한다. 조명기 (703)에 의해 생성된 제 2 파장의 광 빔, 예를 들어, 레드 가시광은, 테스트 중의 바이어스된 LCD 패널상의 전기장을 전기 광학 트랜스듀서 (변조기)를 통해 공간적으로 변조된 광 신호로 해석하도록 동작하는 변조기 (705) 상으로 진행하여, 변조기 (705)의 펠리클 (미도시)에 의해 반사된다. 반사된 광은 렌스 시스템 (704)에 의해, 반사된 광에서 테스트 중의 LCD 패널 영역의 이미지를 생성하는 CCD 디바이스 (711) 상에 집중되며, 생성된 이미지는 테스트 중의 패널 (701)에 걸쳐 전위의 분배를 나타낸다. 예시적인 시스템 (700)은, CCD 디바이스 (711)로부터 이미지 데이터를 수신하여, 수신된 이미지 데이터를 사용하여 테스트 중의 패널의 이미지를 생성하고, 생성된 이미지를 처리하여, 테스트 중의 패널상의 결함 LCD 셀들 및 이러한 결함의 위치를 식별하도록 구성된 이미지 획득/이미지 처리 PC (709) 를 더 포함할 수도 있다. 검출된 결함의 수정과 같은 추가적인 처리를 위해 결함의 위치 정보가 저장될 수 있다.
본 발명의 일 실시형태에서, VIOS (702)는 스테이지/IO 제어 모듈 (707)의 제어하에서 이동할 수 있는 이동가능 X/Y/Z 스테이지 어셈블리 (706) 상에 탑재된다. 본 발명의 일 실시형태에서, 하나 이상의 VIOS (702)가 X/Y/Z 스테이지 어셈블리 (706) 상에 탑재되어, 테스트 중의 패널의 상이한 영역들이 상이한 VIOS (702)를 사용하여 동시에 검사된다.
최종적으로, 테스트 신호 패턴 생성기 (710)가 배치되어, 테스트 중의 LCD 패널에 구동 전압 패턴을 제공하고, 조명기 트리거를 제어하며, 변조기에 필요한 바이어스 전압을 제공한다.
본 발명의 일 실시형태에서, 전면 광 조명 시스템은, 최적의 흡수 효율 및 조사 균일성을 제공하면서 VIOS 서브 시스템에 완전히 집적될 수 있으며, 전술한 검술 기술에 의해 어떠한 방법으로도 제한되지 않는다. 도 6에서 설명한 전면 광 조명 기술은 전자 빔 기반 검출 시스템에서의 이용을 위해 채택될 수도 있다. 그러나 조사 균일성은, 도 5에서 전술하고 도시되며, a-Si 활성화를 위해 사용된 블루광이 주요 VIOS 조명기 광과 동일한 광학적 경로로 변조기로 흐르는 듀얼 파장 조명기 설계에서 특히 양호하다.
본 발명의 특정 실시형태에서, 전면 측 조명은 주기 및 강도에 대해 펄스되고 최적화되어, TFT 화소에 상대적인 감광성 결함의 검출을 최대화한다. 특히, 전면 측 조명광은 감광성 결함의 최대 흡수 광학적 특성에 부합하는 파장을 갖는다. 특정 실시형태에서, 470㎚ 미만의 파장을 갖는 블루광이 a-Si 잔여물의 전면 측 조명을 위해 사용된다.
본 발명의 일 실시형태에서, 광학적 전면 광 효율성을 위해, 비결정 실리콘 잔여물의 전도성을 증가시키도록 사용된 파장은 재료의 흡수 특성에 부합하도록 선택된다. 통상적으로, a-Si 는 도 8의 곡선 801에 도시된 바와 같이, 낮은 파장 (블루광) 범위에서 흡수 에지를 갖는다. 큰 파장 (낮은 에너지)에 대해, 흡수는 가파르게 감소하는 반면, 더 짧은 파장에 대해, 흡수는 다소 변화하지 않는다. 전자 빔 기반 결함 검출은 블루 광의 사용과 호환되지 않으며, 이는 전자 빔 기반 결함 검출이 화소 전압을 측정하는데 사용하는 이차적인 전자 검출기에서의 상당한 양의 노이즈를 전자 빔 기반 결함 검출이 유도하기 때문이다. 이것에 대해 두 개의 이유가 존재한다. 첫째, 블루광과 같은 짧은 파장을 갖는 광자는 레드 파장을 갖는 광자보다 에너지가 많아, 그 결과, 짧은 파장을 갖는 광자가 전자를 검출하는데 필요한 신틸레이터-광전자증배관에 부딪히는 경우, 원하지 않는 노이즈 신호를 더 많이 생성한다. 둘째, 검출기로 향하는 이차적인 전자의 에너지는 전자와 광자의 충동에 의해 영향을 받을 수 있어, 신호에는 더 높은 변화가 존재할 수 있고, 변화는 전체 노이즈에 기여한다.
비결정 실리콘은 단파장 광에 대해 감광성이고, 그 결과 이동 광전자들이 조사 이후에 생성되어, a-Si 결함의 전도성에서의 증가를 유발한다. 일부 실시형태에서, 470㎚ (또는 더 짧은)의 파장을 갖는 블루광은, 부분적으로 블루광이 상대적으로 높은 파워를 갖기 때문에 선택되고, a-Si에서 더욱 효율적으로 흡수되며, 더 낮은 시트 저항을 가진다. 도 4는 두 개의 상이한 파장, 470㎚ (플롯 401) 및 530㎚ (플롯 402)에 대한 광 강도의 함수로서 두 개의 시트 저항의 플롯을 나타낸다. 플롯으로부터 보이는 바와 같이, 두 개의 파장 중에 더 짧은 파장 (401)은 강도가 증가함에 따라 저항을 더욱 빠르게 감소시킨다. 더 짧은 파장을 갖는 광에 대응하는 신호가 더 강할 수도 있기 때문에, 더 짧은 파장의 광의 사용은 더 작은 사이즈의 결함의 검출을 가능하게 할 수도 있다 (수학식 1, 3).
a-Si 가 민감한 파장을 갖는 광으로 전면 패널 표면을 조명하는 것의 일 단점은, TFT 채널 또한 동일한 광 조명에 노출된다는 것이다. TFT 구조 또한 a-Si 재료로 구성되기 때문에, 전면 측 조명에 영향을 주는 것은 또한 결함을 형성하는 잔여물과 동일한 방법으로 TFT의 a-Si 재료의 전도성을 증가시킨다. 광에 노출되는 경우, TFT의 오프 상태 전도성은 증가할 것이며, 따라서, TFT의 누설 전류는 어두운 상태에서의 대응 값보다 더 높게 될 것이다. 이는 화소 전압 감쇄에서의 증가를 유발하며, 이는 전압 이미지 테스터 또는 결함 검출을 위한 TFT의 전압 반응을 사용하는 다른 유사한 테스트 방법에 의해 검출될 수 있다. 그 결과, TFT 이 사실상 결함이 없는 경우에도, 테스터는 화소 전압 감쇄에 의존하여 결함을 가진 것으로 부정확하게 해석할 수도 있다. 즉, 전면 측 조명 광으로 양호한 TFT 화소 또는 채널을 조명하는 것은 잘못된 결함이 관측되는 것을 유발할 수도 있다.
TFT 누설 전류로 인한 화소 전압 감쇄를 최소화하며, 반면에 동시에 a-Si 잔여물의 검출 반응을 최대화하는 일 방법은 전면 조명 광을 펄스하고 광 펄스의 주기 및 강도를 변화시키는 것이다. 도 9는 LCD 구동 패턴 신호의 타이밍에 관한 전면 광 타이밍의 도표를 도시하는 예시적인 그래픽 유저 인터페이스 (900)이다. 신호 ((901) (짝수 데이터), (902) (홀수 데이터), (903) (짝수 게이트), (904) (홀수 게이트))는 LCD 테스트 구동 패턴을 구성한다. 전면 측 조명 펄스 (905)는 그 강도, 기간, 시작 시간 및 종료 시간에 의해 특성화된다.
도 10은 전면 측 조명 펄스 (905)의 파라미터들이 주어진 구동 패턴의 매 프레임마다 상이한 가능한 전면 광 패턴 (1000)의 또 다른 예이다. 구체적으로, 제 1 (A) 프레임에서, 전면 측 조명 펄스 (905)는 3㎳의 기간, 3.5㎳의 시작시간, 및 50%의 강도를 가진다. 제 2 (B) 프레임에서, 전면 측 조명 펄스 (905)는 턴 오프된다. 제 3 (C) 프레임에서, 전면 측 조명 펄스 (905)는 7㎳의 기간, 0㎳의 시작시간, 및 25%의 강도를 가진다. 최종적으로, 제 4 (D) 프레임에서, 전면 측 조명 펄스 (905)는 3㎳의 기간, 3.5㎳의 시작시간, 및 50%의 강도를 가진다. 변조기 바이어스 전압 (906)은 각각의 프레임에 대해 동일하다.
TFT 누설로 인한 전압 감소를 최소화하면서 a-Si 잔여물로 인한 화소 전압 감소를 최대화하는 것은 사이트 표준 이탈을 작게하거나 신호 대 잡음 비 (SNR)를 크게 하면서 결함 검출 감도 (DDS: defect detection sensitivity)를 최대화하는 것과 대응한다. 특히, DDS 는 결함 차이의 측정이고, 정상적인 화소에 대한 화소 전압과 결함 화소에 대한 화소 전압 사이의 비교로서 정의되며, 즉 DDS = (1-Vdefect/Vsite-av)이고 통상적으로, DDS는 결함 검출에 통상적으로 사용되는 30% 임계값으로의 검출을 위해 0.3 보다 커야 한다. 사이트 표준 이탈은 0.4V 미만으로 유지하고, 신호 대 잡음비, SNR = (Vsite - av/Std.Dev)는 25보다 클 수도 있다.
도 11a 및 11b는 일 특정 유형의 결함 (기생 데이터=화소 용량 유형 결함)에 대해 진보적인 시스템의 하나의 예시적인 실시형태를 사용하여 획득된 테스트 결과 (1100 및 1200)를 도시한다. 이들 도면들은 DDS (도 1a) 및 SNR (도 11b)의 전면 광 종료 시간에 대한 의존성을 나타낸다. 구체적으로, 도 11a의 데이터 플롯 (1101-1109)은 9쌍의 강도 및 시작 시간 값에 대해 도시된다. 구체적으로, 10%의 강도, 1㎳의 시작 시간 (플롯 1101); 10%의 강도, 7㎳의 시작 시간 (플롯 1102); 10%의 강도, 9㎳의 시작 시간 (플롯 1103); 50%의 강도, 1㎳의 시작 시간 (플롯 1104); 50%의 강도, 7㎳의 시작 시간 (플롯 1105); 50%의 강도, 9㎳의 시작 시간 (플롯 1106); 90%의 강도, 1㎳의 시작 시간 (플롯 1107); 90%의 강도, 7㎳의 시작 시간 (플롯 1108); 및 90%의 강도, 9㎳의 시작 시간 (플롯 1109)이다. 도 11b에 도시된 플롯 (1201 - 1209)은 도 11a의 각각의 플롯 (1101-1109)와 동일한 강도/시작 시간 쌍에 대응한다. 펄스 기간, 강도 및 시작 시간은 패널마다 변할 수도 있으며, 상이한 결함 유형에 대해 상이할 수도 있다.
첫째, 제공된 플롯 (1101-1109)으로부터 펄스 종료 시간 및 기간과 함께, DDS 는 증가하며 (a-Si 잔여물상의 전면 광의 영향으로 인함) SNR 은 감소함 (TFT 상의 전면 광의 영향으로 인함)이 관측될 수 있다. 둘째, 10%와 50% 사이에서 DDS의 값은 증가하며 SNR은 감소하며 더 높은 강도에 대해서는 변하지 않는다. 이는 포화 효과를 나타낸다. 셋째, DDS 및 SNR의 값은 Tend ＞ 14㎳ (T=0 은 포지티브 변조기 주기의 시작시에 주어짐) 동안 포화할 수 있다. 넷째, 네거티브 변조기 바이어스 사이클에 한정된 펄스는, 화소 구동이 일어나지 않는 경우 영향이 없다.
도 11a 및 11b 에 도시된 바와 같이, 본 진보적인 개념의 특정 실시형태에서, 최상의 검출, 즉, DDS＞0.3 이고 SNR＞25% 는 변조기 바이어스 사이클의 포지티브 반의 시간 이후 50% 이상의 강도 및 t=8 내지 11 에서의 펄스 종료에 충족되며, 즉, 데이터 전압이 드롭하기 직전인 홀딩 시간의 1 내지 3㎳ 의 오버랩과 함께 펄스한다. 더 긴 기간의 펄스는 광 감소된 TFT 누설로 인해 SNR 에 있어서 허용할 수 없는 드롭을 유발한다. 비교를 위해, 도 11b에서, 전면 광 없는 결함의 검출에 대응하는 SNR 값 (1210)은 이미 도시하였다.
최종적으로, 본 명세서에서 설명한 처리 및 기술은 임의의 특정 장치에 관한 것이 아니며 구성요소들의 임의의 적합한 조합에 의해 구현될 수도 있다. 또한, 다양한 유형의 범용 디바이스가 본 명세서에서 기술한 기술에 따라 사용될 수도 있다. 또한, 본 명세서에서 설명한 방법 단계를 수행하는 특정화된 장치를 구축하는 이점을 개선할 수도 있다. 본 발명은 특정 예에 관해 설명되었으며, 이는 모두 설명과 관련한 것이며 제한에 관해 의도된 것이 아니다. 당업자는 하드웨어, 소프트웨어, 및 펌웨어의 다수의 상이한 조합이 본 발명을 실시하는데 적합할 것임을 이해할 것이다.
또한, 본 명세서에 개시된 발명의 상세한 설명 및 실시의 이해로부터 본 발명의 다른 구현이 당업자에게 명백할 것이다. 설명한 실시형태들의 다양한 양태 및/또는 구성요소들이 본 진보적인 결함 검출 시스템에서 단독으로 또는 임의의 조합으로 사용될 수도 있다. 상세한 설명 및 예들은 이하의 특허청구범위 및 이들의 균등물에 의해 나타나는 본 발명의 범위 및 사상과 함께, 오직 예시적으로서 인식되도록 의도된다.
204: 게이트 절연체 206: 데이터 라인
208: 패시베이션 212: 비결정 실리콘 잔여물
214: 데이터 라인 오버랩 216: 데이터-화소 오버랩 정전 용량
501: 레드 조명기 506: 빔 스플리터
507: 렌즈 어셈블리 509: 변조기
510: 로우 패스 필터 511: CCD 디바이스
512: 색선별 거울 701: LCD 패널
702: VIOS 704: 렌즈
705: 변조기 706: 스테이지 어셈블리 (X/Y/Z)
707: 스테이지/IO 708: 제어 컴퓨터
709: 이미지 획득/처리 PC 710: 패턴 생성기
711: CCD 카메라

Claims (30)

  1. 결함의 검출을 용이하게 하기 위해 상기 결함의 전기적 특성을 변화시키는 전면 측 조명 광 빔을 테스트 중의 패널상에 전달하도록 구성된 전면 측 조명 서브시스템; 및
    상기 결함의 변경된 전기적 특성에 기반하여 상기 결함을 검출하도록 구성된 검출 서브시스템을 포함하되,
    상기 전면 측 조명 광 빔은 기간 및 강도에 대해 펄스되고 최적화되어 상기 결함의 검출을 최대화하고 잘못된 결함의 검출을 최소화하며,
    상기 전면 측 조명 광 빔은 상기 결함의 최대 흡수 광학적 특성에 부합하는 파장을 갖는, 테스트 중인 패널의 결함 검출 시스템.
  2. 제 1항에 있어서,
    상기 테스트 중의 패널에 전압 신호를 인가하도록 구성된 전압 신호원을 더 포함하며, 상기 인가된 전압 신호는 상기 테스트 중의 패널에 걸쳐 공간적 전압 분배를 야기하고,
    상기 검출 서브시스템은, 상기 테스트 중의 패널에 걸쳐 공간적 전압 분배를 나타내는 이미지를 생성하도록 구성된 전압 이미징 광학 디바이스를 포함하며, 상기 결함은 상기 생성된 이미지에 기반하여 검출되는, 테스트 중인 패널의 결함 검출 시스템.
  3. 제 2항에 있어서,
    상기 전면 측 조명 서브시스템은 상기 전압 이미징 광학 디바이스의 광학 경로 내에 집적된, 테스트 중인 패널의 결함 검출 시스템.
  4. 제 3항에 있어서,
    상기 전압 이미징 광학 디바이스의 광학 경로는, 전압 이미징 광 빔과 상기 전면 측 조명 광 빔을 결합하도록 구성된 색선별 거울 (dichroic mirror)을 포함하는, 테스트 중인 패널의 결함 검출 시스템.
  5. 제 3항에 있어서,
    상기 전압 이미징 광학 디바이스는,
    상기 테스트 중의 패널에 걸쳐 공간적 전압 분배를 나타내는 이미지를 생성하도록 구성된 이미징 디바이스; 및
    상기 전면 측 조명 광 빔이 상기 이미징 디바이스에 도달하는 것을 방지하도록 구성된 로우 패스 필터를 포함하는, 테스트 중인 패널의 결함 검출 시스템.
  6. 제 3항에 있어서,
    상기 전압 이미징 광학 디바이스는,
    상기 테스트 중의 패널에 걸쳐 공간적 전압 분배에 따라 상기 전압 이미징 광 빔을 변조하도록 구성된 변조기를 포함하되, 상기 변조기는 상기 전압 이미징 광 빔을 반사시키고 상기 전면 측 조명 광 빔을 전달하도록 구성된 펠리클을 가지는, 테스트 중인 패널의 결함 검출 시스템.
  7. 제 1항에 있어서,
    상기 전면 측 조명 광 빔은 블루 파장 범위에 있으며, 전압 이미징 디바이스에 의해 이미지를 생성하는 전압 이미징 광 빔은 상기 전면 측 조명 광 빔과 상이한 파장을 가지는, 테스트 중인 패널의 결함 검출 시스템.
  8. 결함의 검출을 용이하게 하기 위해 상기 결함의 전기적 특성을 변화시키는 전면 측 조명 광 빔을 테스트 중의 패널상에 전달하도록 구성된 전면 측 조명 서브시스템; 및
    상기 결함의 변경된 전기적 특성에 기반하여 상기 결함을 검출하도록 구성된 검출 서브시스템을 포함하되,
    상기 검출 서브시스템은 상기 테스트 중의 패널에 걸쳐 공간적 전압 분배를 나타내는 이미지를 생성하도록 구성된 전압 이미징 광학 디바이스를 포함하고,
    상기 결함은 상기 생성된 이미지에 기반하여 검출되고, 상기 전면 측 조명 광 빔은 상기 결함의 최대 흡수 광학적 특성에 부합하는 파장을 갖으며, 상기 전면 측 조명 서브시스템은 상기 전압 이미징 광학 디바이스의 광학적 경로 내에 직접된, 테스트 중인 패널의 결함 검출 시스템.
  9. 제 8항에 있어서,
    상기 전압 이미징 광학 디바이스의 광학적 경로는 전압 이미징 광 빔과 상기 전면 측 조명 광 빔을 결합하도록 구성된 색선별 거울 (dichroic mirror)을 포함하는, 테스트 중인 패널의 결함 검출 시스템.
  10. 제 8항에 있어서,
    상기 전압 이미징 광학 디바이스는,
    상기 테스트 중의 패널에 걸쳐 공간적 전압 분배를 나타내는 이미지를 생성하도록 구성된 이미징 디바이스; 및
    상기 전면 측 조명 광 빔이 상기 이미징 디바이스에 도달하는 것을 방지하도록 구성된 로우 패스 필터를 포함하는, 테스트 중인 패널의 결함 검출 시스템.
  11. 제 8항에 있어서,
    상기 전압 이미징 광학 디바이스는,
    상기 테스트 중의 패널에 걸쳐 공간적 전압 분배에 따라 전압 이미징 광 빔을 변조하도록 구성된 변조기를 포함하되, 상기 변조기는 상기 전압 이미징 광 빔을 반사시키고 상기 전면 측 조명 광 빔을 전달하도록 구성된 펠리클을 가지는, 테스트 중인 패널의 결함 검출 시스템.
  12. 제 8항에 있어서,
    상기 전면 측 조명 광 빔은 블루 파장 범위에 있으며, 전압 이미징 디바이스에 의해 이미지를 생성하는 전압 이미징 광 빔은 상기 전면 측 조명 광 빔과 상이한 파장을 가지는, 테스트 중인 패널의 결함 검출 시스템.
  13. 결함의 검출을 용이하게 하기 위해 상기 결함의 전기적 특성을 변화시키는 전면 측 조명 광 빔을 테스트 중의 패널상에 전달하도록 구성된 전면 측 조명 서브시스템; 및
    상기 결함의 변경된 전기적 특성에 기반하여 상기 결함을 검출하도록 구성된 검출 서브시스템을 포함하되,
    상기 검출 서브시스템은 상기 테스트 중의 패널에 걸쳐 공간적 전압 분배를 나타내는 이미지를 생성하도록 구성된 전압 이미징 광학 디바이스 포함하고,
    상기 결함은 상기 생성된 이미지에 기반하여 검출되고, 상기 전면 측 조명 광 빔은 상기 결함의 최대 흡수 광학적 특성에 부합하는 파장을 갖으며, 상기 전면 측 조명 서브시스템은 상기 전압 이미징 광학 디바이스의 광학적 경로 외부에 배치된, 테스트 중인 패널의 결함 검출 시스템.
  14. 제 13항에 있어서,
    상기 전면 측 조명 서브시스템은 탑재 링 상에 배치된 복수의 특정 방향 발광 다이오드들을 포함하여, 상기 전면 측 조명 광 빔의 균일성을 최적화하는, 테스트 중인 패널의 결함 검출 시스템.
  15. 제 13항에 있어서,
    상기 전면 측 조명 서브시스템은 복수의 발광 다이오드를 포함하고, 상기 복수의 발광 다이오드 중 적어도 하나는 시준 렌즈에 광학적으로 연결되며 탑재 링에 배치되어 상기 전면 측 조명 광 빔의 균일성을 최적화하는, 테스트 중인 패널의 결함 검출 시스템.
  16. 제 13항에 있어서,
    상기 전면 측 조명 서브시스템은,
    방향 감쇄 모듈과 광학적으로 연결된 복수의 발광 다이오드를 포함하여 상기 전면 측 조명 광 빔의 균일성을 최적화하는, 테스트 중인 패널의 결함 검출 시스템.
  17. 제 13항에 있어서,
    상기 방향 감쇄 모듈은 중성 강도 필터 (neutral density filter)를 포함하는, 테스트 중인 패널의 결함 검출 시스템.
  18. 제 13항에 있어서,
    상기 전압 이미징 광학 디바이스는,
    상기 테스트 중의 패널에 걸쳐 공간적 전압 분배를 나타내는 이미지를 생성하도록 구성된 이미징 디바이스; 및
    상기 전면 측 조명 광 빔이 상기 이미징 디바이스에 도달하는 것을 방지하도록 구성된 로우 패스 필터를 포함하는, 테스트 중인 패널의 결함 검출 시스템.
  19. 제 13항에 있어서,
    상기 전압 이미징 광학 디바이스는,
    상기 테스트 중의 패널에 걸쳐 공간적 전압 분배에 따라 전압 이미징 광 빔을 변조하도록 구성된 변조기를 포함하되, 상기 변조기는 상기 전압 이미징 광 빔을 반사시키고 상기 전면 측 조명 광 빔을 전달하도록 구성된 펠리클을 가지며, 상기 전면 측 조명 서브시스템은 상기 변조기에 공간적으로 근접하게 배치된, 테스트 중인 패널의 결함 검출 시스템.
  20. 제 13항에 있어서,
    상기 전압 이미징 광학 디바이스 및 상기 전면 측 조명 서브시스템은 스테이지 제어 모듈의 제어하에 테스트 중의 패널에 걸쳐 스캔하도록 구성된 이동가능한 스테이지 어셈블리상에 탑재되는, 테스트 중인 패널의 결함 검출 시스템.
  21. 제 20항에 있어서,
    상기 이동가능한 스테이지 어셈블리상에 탑재된 적어도 제 2 전면 측 조명 서브시스템 및 적어도 제 2 전압 이미징 광학 디바이스를 더 포함하는, 테스트 중인 패널의 결함 검출 시스템.
  22. 제 13항에 있어서,
    상기 전면 측 조명 광 빔은 블루 파장 범위에 있으며, 전압 이미징 디바이스에 의해 이미지를 생성하는 전압 이미징 광 빔은 상기 전면 측 조명 광 빔과 상이한 파장을 가지는, 테스트 중인 패널의 결함 검출 시스템.
  23. 제 13항에 있어서,
    상기 전면 측 조명 서브시스템은 복수의 발광 다이오드를 포함하며, 상기 복수의 발광 다이오드 각각에는 상기 복수의 발광 다이오드 각각에 광학적으로 연결된 디퓨저 (diffuser)가 제공되고, 상기 디퓨저는 상기 전면 측 조명 광 빔의 공간적인 불균형을 제거하고 상기 전면 측 조명 광 빔의 전체적인 조명 균일성을 개선하도록 구성되는, 테스트 중인 패널의 결함 검출 시스템.
  24. 결함의 검출을 용이하게 하기 위해 상기 결함의 전기적 특성을 변화시키는 전면 측 조명 광 빔을 전면 측 조명 서브시스템을 사용하여 테스트 중의 패널상에 전달하는 단계; 및
    검출 서브시스템을 사용하여 상기 결함의 변경된 전기적 특성에 기반하여 상기 결함을 검출하는 단계를 포함하되,
    상기 전면 측 조명 광 빔은 기간 및 강도에 대해 펄스되고 최적화되어 상기 결함의 검출을 최대화하고 잘못된 결함의 검출을 최소화하며,
    상기 전면 측 조명 광 빔은 상기 결함의 최대 흡수 광학적 특성에 부합하는 파장을 갖는, 테스트 중인 패널의 결함 검출 방법.
  25. 제 24항에 있어서,
    상기 테스트 중의 패널에 전압 신호를 인가하는 단계를 더 포함하며,
    상기 인가된 전압은 신호는 상기 테스트 중의 패널에 걸쳐 공간적 전압 분배를 야기하고, 상기 테스트 중의 패널에 걸쳐 상기 공간적 전압 분배를 나타내는 이미지를 생성하며, 상기 결함은 상기 생성된 이미지에 기반하여 검출되는, 테스트 중인 패널의 결함 검출 방법.
  26. 제 25항에 있어서,
    상기 테스트 중의 패널에 걸쳐 상기 공간적 전압 분배를 나타내는 이미지는 전압 이미징 광 빔을 사용하여 생성되며, 상기 전면 측 조명 광 빔은 상기 전압 이미징 광 빔의 광학적 경로에 위치하는, 테스트 중인 패널의 결함 검출 방법.
  27. 제 25항에 있어서,
    상기 테스트 중의 패널에 걸쳐 상기 공간적 전압 분배를 나타내는 이미지는,
    이미지 디바이스 및 상기 전면 측 조명 광 빔이 상기 이미징 디바이스에 도달하는 것을 방지하도록 구성된 로우 패스 필터를 포함하는 전압 이미징 광학 디바이스를 사용하여 생성되는, 테스트 중인 패널의 결함 검출 방법.
  28. 제 25항에 있어서,
    상기 전면 측 조명 광 빔은 블루 파장 범위에 있으며, 상기 테스트 중의 패널에 걸쳐 공간적 전압 분배를 나타내는 이미지를 생성하는 전압 이미징 광 빔은 상기 전면 측 조명 광 빔과 상이한 파장을 가지는, 테스트 중인 패널의 결함 검출 방법.
  29. 결함의 검출을 용이하게 하기 위해 상기 결함의 전기적 특성을 변화시키는 전면 측 조명 광 빔을 전면 측 조명 서브시스템을 사용하여 테스트 중의 패널상에 전달하는 단계; 및
    검출 서브시스템을 사용하여 상기 결함의 변경된 전기적 특성에 기반하여 상기 결함을 검출하는 단계를 포함하되,
    상기 테스트 중의 패널에 걸쳐 공간적 전압 분배를 나타내는 이미지를 생성하도록 구성된 전압 이미징 광학 디바이스를 포함하며,
    상기 결함은 상기 생성된 이미지에 기반하여 검출되며, 상기 전면 측 조명 광 빔은 상기 결함의 최대 흡수 광학적 특성에 부합하는 파장을 갖으며, 상기 전면 측 조명 서브시스템은 상기 전압 이미징 광학 디바이스의 광학 경로 내에 집적된, 테스트 중인 패널의 결함 검출 방법.
  30. 결함의 검출을 용이하게 하기 위해 상기 결함의 전기적 특성을 변화시키는 전면 측 조명 광 빔을 전면 측 조명 서브시스템을 사용하여 테스트 중의 패널상에 전달하는 단계; 및
    검출 서브시스템을 사용하여 상기 결함의 변경된 전기적 특성에 기반하여 상기 결함을 검출하는 단계를 포함하되,
    상기 테스트 중의 패널에 걸쳐 공간적 전압 분배를 나타내는 이미지를 생성하도록 구성된 전압 이미징 광학 디바이스를 포함하며,
    상기 결함은 상기 생성된 이미지에 기반하여 검출되며, 상기 전면 측 조명 광 빔은 상기 결함의 최대 흡수 광학적 특성에 부합하는 파장을 갖으며, 상기 전면 측 조명 서브시스템은 상기 전압 이미징 광학 디바이스의 광학 경로 외부에 배치된, 테스트 중인 패널의 결함 검출 방법.
KR1020107028192A 2008-05-21 2009-05-20 전면 조명을 이용한 디스플레이 패널상의 결함 검출의 향상 KR101610821B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US5503108P 2008-05-21 2008-05-21
US61/055,031 2008-05-21

Publications (2)

Publication Number Publication Date
KR20110015633A true KR20110015633A (ko) 2011-02-16
KR101610821B1 KR101610821B1 (ko) 2016-04-20

Family

ID=41340523

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107028192A KR101610821B1 (ko) 2008-05-21 2009-05-20 전면 조명을 이용한 디스플레이 패널상의 결함 검출의 향상

Country Status (5)

Country Link
JP (1) JP5520289B2 (ko)
KR (1) KR101610821B1 (ko)
CN (1) CN102037371B (ko)
TW (1) TWI497060B (ko)
WO (1) WO2009143237A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200477847Y1 (ko) * 2012-03-27 2015-07-28 포톤 다이나믹스, 인코포레이티드 비 텔레센트릭 전압 이미징 광학 시스템(ntvios)
US10359651B2 (en) 2016-02-04 2019-07-23 Industry-Academic Cooperation Foundation, Yonsei University Apparatus and method of controlling optical modulator bias based on eye-amplitude monitoring

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8866899B2 (en) * 2011-06-07 2014-10-21 Photon Dynamics Inc. Systems and methods for defect detection using a whole raw image
KR101902500B1 (ko) * 2012-04-16 2018-10-01 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 테스트 방법
CN103940832A (zh) * 2013-01-17 2014-07-23 北京兆维电子(集团)有限责任公司 一种应用于平板显示屏自动光学检测的打光装置
CN106056608A (zh) * 2016-06-01 2016-10-26 武汉精测电子技术股份有限公司 一种图像点线缺陷检测方法及装置
TWI717670B (zh) 2018-12-21 2021-02-01 財團法人工業技術研究院 發光二極體的檢測方法及檢測裝置
CN109946589B (zh) * 2019-04-08 2022-12-27 京东方科技集团股份有限公司 一种检测显示面板电学不良的方法及装置
TWI739376B (zh) * 2019-12-13 2021-09-11 南臺學校財團法人南臺科技大學 光罩之保護膜的檢測方法及檢測系統
EP4111180A1 (en) 2020-02-27 2023-01-04 Shenzhen Xpectvision Technology Co., Ltd. Method of phase contrast imaging

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0264482B1 (en) * 1986-10-23 1991-12-18 International Business Machines Corporation Method for contactless testing of integrated circuit packaging boards under atmospheric conditions
US5124635A (en) * 1990-02-15 1992-06-23 Photon Dynamics, Inc. Voltage imaging system using electro-optics
EP1016126B1 (en) * 1997-03-31 2018-12-26 Nanometrics Incorporated Optical inspection module and method for detecting particles and defects on substrates in integrated process tools
KR100243134B1 (ko) * 1997-08-30 2000-02-01 윤종용 기록 재생용 광픽업 장치
JP4071331B2 (ja) * 1997-12-12 2008-04-02 フォトン・ダイナミクス・インコーポレーテッド 液晶駆動基板の検査装置及びその検査方法
US6529018B1 (en) * 1998-08-28 2003-03-04 International Business Machines Corporation Method for monitoring defects in polysilicon gates in semiconductor devices responsive to illumination by incident light
US20040076204A1 (en) * 2002-10-16 2004-04-22 Kruschwitz Brian E. External cavity organic laser
TW569479B (en) * 2002-12-20 2004-01-01 Ind Tech Res Inst White-light LED applying omnidirectional reflector
TWI281079B (en) * 2004-01-12 2007-05-11 Quanta Display Inc Method for inspecting defects on a display panel
TWI282852B (en) * 2005-10-26 2007-06-21 Chi Mei Optoelectronics Corp Detecting system for sensing a defect of a panel
TW200725015A (en) * 2005-12-21 2007-07-01 Chao-Chih Lai LCD panel defect inspection system
KR100788823B1 (ko) * 2006-01-23 2007-12-27 한국원자력연구원 표면 결함 정보 추출을 위한 레이저-초음파 검사 장치 및방법
KR20070099398A (ko) * 2006-04-03 2007-10-09 삼성전자주식회사 기판검사장치와 이를 이용한 기판검사방법
DE102006015714B4 (de) * 2006-04-04 2019-09-05 Applied Materials Gmbh Lichtunterstütztes Testen eines optoelektronischen Moduls
JP2007278928A (ja) * 2006-04-10 2007-10-25 Olympus Corp 欠陥検査装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200477847Y1 (ko) * 2012-03-27 2015-07-28 포톤 다이나믹스, 인코포레이티드 비 텔레센트릭 전압 이미징 광학 시스템(ntvios)
US10359651B2 (en) 2016-02-04 2019-07-23 Industry-Academic Cooperation Foundation, Yonsei University Apparatus and method of controlling optical modulator bias based on eye-amplitude monitoring

Also Published As

Publication number Publication date
CN102037371A (zh) 2011-04-27
JP5520289B2 (ja) 2014-06-11
KR101610821B1 (ko) 2016-04-20
TWI497060B (zh) 2015-08-21
JP2011521264A (ja) 2011-07-21
CN102037371B (zh) 2015-11-25
TW201003063A (en) 2010-01-16
WO2009143237A1 (en) 2009-11-26

Similar Documents

Publication Publication Date Title
KR101610821B1 (ko) 전면 조명을 이용한 디스플레이 패널상의 결함 검출의 향상
CN101384948B (zh) 用于测试平板显示器设备的系统及其方法
JP2009511898A (ja) 光導電によるトランジスタ・アレイの電気的検査
KR20180077898A (ko) 검사장치 및 이를 이용한 검사방법
CN101266529A (zh) 显示装置及电子设备
KR101898217B1 (ko) 검사장비 및 이를 이용한 검사방법
KR100321666B1 (ko) 표면 광원 프로버 장치 및 검사 방법
JP5519271B2 (ja) オプトエレクトロニックモジュールの光補助試験
TW201403056A (zh) 顯示面板之製造方法、其檢查裝置及檢查方法
US20060267625A1 (en) Active matrix display circuit substrate, display panel including the same, inspection method thereof, and inspection device thereof
KR101441387B1 (ko) 액정표시패널과 이의 제조방법 및 이를 이용한 리페어 방법
KR100780759B1 (ko) 박막 트랜지스터 어레이 검사장치
KR101564984B1 (ko) 유기전계 발광소자용 기판
JP2006267787A (ja) 表示用パネル及びその製造方法
KR101328825B1 (ko) 액정표시장치의 박막트랜지스터 어레이 기판 검사방법
KR20080060027A (ko) 액정 표시장치용 검사 장치
JP2010117463A (ja) 液晶装置の評価方法
KR100675086B1 (ko) 컬러 필터 기판의 검사 장치
KR20070001434A (ko) 액정표시장치의 검사장비 및 검사방법
KR20020034593A (ko) 전계검사장치
JP2001337051A (ja) 基板製品検査装置、基板製品検査方法、及び検査用プローブ
JPH1062474A (ja) 液晶ディスプレイ基板の検査方法及び装置
WO2023089404A1 (en) Panel design to improve accurate defect location report
KR20070055735A (ko) 유기 전계 발광 소자의 검사장치 및 방법
KR20070062858A (ko) 디스플레이장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant