KR20070062858A - 디스플레이장치의 제조방법 - Google Patents

Abstract

본 발명은 디스플레이장치의 제조방법에 관한 것이다. 본 발명에 따른 디스플레이장치의 제조방법은 게이트 전극, 데이터 전극 및 반도체층을 갖는 박막트랜지스터를 포함하는 디스플레이패널을 마련하는 패널형성단계와; 기설정된 기준레벨을 중심으로 진동하는 데이터 전압을 상기 데이터 전극에 인가하고, 상기 데이터 전압의 레벨과 소정 범위의 차이를 갖는 레벨의 직류 전압을 상기 게이트 전극에 인가하는 에이징 단계를 포함한다. 이에 의해 광누설 전류의 변화에 의하여 발생하는 잔상을 감소시킨 디스플레이장치의 제조방법이 제공된다.

Description

디스플레이장치의 제조방법{MANUFACTURING METHOD OF DISPLAY DEVICE}

도 1은 본 발명의 일 실시예에 따른 디스플레이장치의 단면도이고,

도 2는 본 발명의 일 실시예에 따른 디스플레이장치에 인가되는 직류파형을 설명하기 위한 도면이고,

도 3은 본 발명의 일 실시예에 따른 디스플레이장치의 제조과정을 설명하기 위한 도면이다.

* 도면의 주요 부분에 대한 부호의 설명 *

10 :　게이트 전극　　　　　　　　　　　　　 21 :　반도체층

31　:　드레인 전극 　　　　　　　　　　 33 :　소스 전극

100 :　박막트랜지스터 기판　　　　　　　　 200 :　컬러필터 기판

300 : 액정층

본 발명은 디스플레이장치의 제조방법에 관한 것으로서, 보다 상세하게는 비정질 실리콘 박막트랜지스터를 포함하는 디스플레이장치의 제조방법에 관한 것이다.

액정표시장치는 박막트랜지스터가 형성되어 있는 하부기판과 컬러필터층이 형성되어 있는 상부기판, 그리고 이들 사이에 액정층이 위치하고 있는 액정패널을 포함한다. 액정패널은 비발광소자이기 때문에 상판의 후면에는 빛을 조사하기 위한 백라이트 유닛이 위치할 수 있다. 백라이트 유닛에서 조사된 빛은 액정층의 배열상태에 따라 투과량이 조절된다.

하부기판은 박막트랜지스터 기판으로 주사 신호를 전달하는 주사 신호 배선 또는 게이트 배선과 화상 신호를 전달하는 화상 신호선 또는 데이터 배선을 갖는다. 그리고, 이 기판에는 게이트 배선 및 데이터 배선과 연결되어 있는 박막트랜지스터, 박막트랜지스터와 연결되어 있는 화소전극 등이 마련되어 있다.

박막트랜지스터가 하나의 마스크를 이용하여 형성된 드레인 전극과 소스전극 및 비정질 실리콘으로 된 반도체층을 포함하는 경우, 백라이트로부터 조사되는 광에 의해 일부 노출되는 반도체층이 존재한다. 비정질 실리콘으로 된 반도체층은 광에 노출되면 광누설 전류를 발생시키고, 전도도에 변화가 발생한다. 비정빌 실리콘은 빛에 노출되면 광량 또는 전계에 의하여 전기 광학적 특성이 변화하는 것으로 이는 SW Effect(Staebler & Wronski Effect)로 알려져 있다.

이러한 광누설 전류에 의해서 디스플레이패널에 잔상이 유발되며, 이러한 잔상에 의하여 화소전극과 컬러필터 기판에 형성되는 공통전극에 걸리는 실효전압이 변화하게 된다. 이는 결국 디스플레이장치의 전체적인 휘도의 불균일을 초래하여 디스플레이장치의 품질을 저하시키는 문제점이 있다.

따라서, 본 발명의 목적은 광누설 전류의 변화에 의하여 발생하는 잔상을 감소시킨 디스플레이장치의 제조방법을 제공하는 것이다.

상기 목적은, 본 발명에 따라, 게이트 전극, 데이터 전극 및 반도체층을 갖는 박막트랜지스터를 포함하는 디스플레이패널을 마련하는 패널형성단계와; 기설정된 기준레벨을 중심으로 진동하는 데이터 전압을 상기 데이터 전극에 인가하고, 상기 데이터 전압의 레벨과 소정 범위의 차이를 갖는 레벨의 직류 전압을 상기 게이트 전극에 인가하는 에이징 단계를 포함하는 디스플레이장치의 제조방법에 의해 달성된다.

반도체층을 이루고 있는 비정질 실리콘의 성질을 고려하여 상기 소정의 범위는 20 ~ 30V 인 것이 바람직하다.

상기 데이터 전압은 최소 및 최대 레벨을 가지며, 상기 소정의 범위는 상기 데이터 전압의 최소 레벨과 상기 직류 전압 간의 차이일 수 있다. 데이터 전압 역시 게이트 전극에 인가되는 직류전압과 같이 일정한 레벨로 인가되는 것이 바람직하지만, 기존의 데이터 구동부를 이용하기 위하여 공통전압을 중심으로 진동하는 전압을 인가하는 것이 바람직하다. 데이터 전압은 공통전압을 중심으로 진동하되, 데이터 전압의 최소 및 최대값은 공통전압과의 차이가 크지 않는 것이 바람직하다.

상기 직류 전압의 레벨은 25 ~ -30V 일 수 있으며, 직류 전압은 통상적으로 게이트 전극에 인가되는 게이트 오프 전압보다 낮은 레벨을 갖는 것이 바람직하다.

상기 에이징 단계는 5~20분 간 이루어질 수 있으며, 상기 에이징 단계 시 상기 디스플레이패널의 주변 온도는 40~60℃ 인 것이 바람직하다.

상기 반도체층은 비정질 실리콘으로 이루어 지는 것이 바람직하다.

상기 데이터 전극은 드레인 전극 및 소스 전극을 포함하고, 상기 패널형성단계 시, 상기 반도체층은 상기 드레인 전극 및 상기 소스 전극과 하나의 마스크를 사용하여 패터닝 될 수 있다. 이 경우 드레인 전극 및 소스 전극과 동일한 형상으로 반도체층이 형성되어 있으며, 게이트 전극이 형성되지 않은 부분으로 반도체층이 연장되어 있다.

이하에서는 첨부도면을 참조하여 본 발명에 대하여 설명한다.

여러 실시예에 있어서 동일한 구성요소에 대하여는 동일한 참조번호를 부여하였으며, 동일한 구성요소에 대하여는 일 실시예에서 대표적으로 설명한다.

도 1은 본 발명의 일 실시예에 따른 디스플레이장치의 단면도이다.

도시된 바와 같이, 디스플레이장치(1)는 서로 대향하는 박막트랜지스터 기판(100)과 컬러필터 기판(200), 그리고 양 기판(100, 200) 사이에 위치하는 액정층(300)을 포함한다.

우선, 박막트랜지스터 기판(100)을 보면 제1절연기판(110)위에 게이트 배선이 형성되어 있다. 게이트 배선은 금속 단일층 또는 다중층일 수 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(미도시) 및 게이트선에 연결되어 있는 박막 트랜지스터(T)의 게이트 전극(10), 화소전극(160)과 중첩되어 저장 용량을 형성하는 공통전극선(미도시)을 포함한다.

제1절연기판(110)위에는 질화규소(SiNx) 등으로 이루어진 게이트 절연막(120)이 게이트 배선을 덮고 있다.

게이트 전극(10)의 게이트 절연막(120) 상부에는 비정질 실리콘 등의 반도체로 이루어진 반도체층(21)이 형성되어 있으며, 반도체층(21)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 등의 물질로 만들어진 저항 접촉층(23)이 형성되어 있다. 저항 접촉층(23)은 게이트 전극(10)을 중심으로 2부분으로 나누어져 있다.

반도체층(21)은 박막트랜지스터(T)의 채널부에 해당하며, 게이트 절연막(120)의 상부에 드레인 전극(31) 및 소스 전극(33) 사이에 가려지지 않는 부분까지 적층된다. 또한, 반도체층(21)은 게이트 전극(10)이 형성되지 않는 게이트 절연막(120)의 상부에 연장되어 형성되며, 드레인 전극(31) 및 소스 전극(33)과 같이 게이트 전극(10)의 주변까지 적층되어 있다. 즉, 본 실시예에 따른 반도체층(21)은 4마스트 공정에 의하여 형성되며 드레인 전극(31) 및 소스 전극(33)과 하나의 마스크를 사용하여 패터닝된다. 따라서, 게이트 전극(10) 상부 이외에 형성되어 있는 반도체층(21)는 백라이트에서 제공된 빛에 노출되어 있다. 다만, 4마스크 공정에 의한 반도체층(21)은 일 예에 불과한 것으로 게이트 전극(10) 주변에 반도체층(21)이 돌출된 구조라면 본 발명이 동일하게 적용될 수 있다.

반도체층(21)은 비정질 실리콘으로 이루어져 댕글링 본드(dangling bond)와 약한 실리콘 결합(weak Si-Si bond)을 포함한다. 댕글링 본드란 실리콘의 산화공정에서 실리콘 원자들의 최외각 전자가 완벽하게 결합되지 못하는 경우 최외각 전자 들을 일컫는 말이다.

저항 접촉층(23) 및 게이트 절연막(120) 위에는 데이터 배선(30, 31, 33)이 형성되어 있다. 데이터 배선(30, 31, 33) 역시 금속층으로 이루어진 단일층 또는 다중층일 수 있다. 데이터 배선(30, 31, 33)은 세로방향으로 형성되어 게이트선과 교차하여 화소를 형성하는 데이터선(30), 데이터선의 분지이며 저항 접촉층(23)의 상부까지 연장되어 있는 드레인 전극(31), 드레인 전극(31)과 분리되어 있으며 게이트 전극(10)을 중심으로 드레인 전극(31)의 반대쪽 저항 접촉층(23) 상부에 형성되어 있는 소스 전극(33)을 포함한다.

데이터 배선(31, 31, 33) 및 이들이 가리지 않는 반도체층(21)의 상부에는 질화규소, PECVD 방법에 의하여 증착된 a-Si:C:O 막 또는 a-Si:O:F막 및 아크릴계 유기절연막 등으로 이루어진 보호막(130)이 형성되어 있다. 보호막(130)에는 소스 전극(33)을 드러내는 접촉구(35)가 형성되어 있다.

보호막(130) 상에는 유기막(140)이 형성된다. 유기막(140)은 게이트선, 데이터선과 같은 신호선과 화소전극(150) 사이에 형성될 수 있는 기생용량을 감소시키기 위하여 마련되는 것으로 선택적으로 생략될 수 있다.

컬러필터기판(200)은 제2절연기판(210)의 아래에는 빛샘을 방지하기 위한 블랙 매트릭스(220)와 적, 녹, 청색의 컬러필터(230)가 형성되어 있고, 컬러필터(230)의 위에는 유기물질로 이루어진 오버코트막(240)이 형성되어 있다. 블랙매트릭스(220)는 통상 검은색 안료가 첨가된 감광성 유기물질로 이루어져 있다. 상기 검은색 안료로는 카본블랙이나 티타늄 옥사이드 등을 사용한다. 오버코트막(240)의 위에는 ITO 또는IZO 등의 투명 전도 물질로 이루어지며 절개패턴을 갖는 공통전극(250)이 형성되어 있다.

박막트랜지스터 기판 및 컬러필터 기판(100, 200) 사이에 주입되어 있는 액정층(300)은 액정분자(310)를 포함하며, 액정분자(310)의 배열이 달라지면서 빛의 양이 조절된다.

도2a는 일반적으로 박막트랜지스터(T)에 인가되는 전압의 파형을, 도2b는 에이징 단계에서 인가되는 전압 파형을 나타낸 것으로 이하 도2a 및 도2b를 참조하여 본 발명의 일 실시예에 따른 에이징 단계를 설명한다.

일반적으로 모듈공정이 완성된 디스플레이장치의 박막트랜지스터(T)에는 도2a와 같이 전압들이 인가된다. 디스플레이장치는 도시하지 않은 복수의 구동부를 포함하며, 디스플레이장치에 형성되어 있는 게이트선 및 데이터선에 상이한 레벨의 전압을 제공한다. 우선, 게이트 구동부는 게이터선에 게이트 온/오프 전압을 인가한다. 게이트 온 전압(Von)은 게이트선에 연결되어 있는 박막트랜지스터(T)의 게이트 전극(10)을 온시키며 게이트 오프 전압(Voff)은 게이트 전극(10)을 오프시킨다. 통상적으로 게이트 온 전압은 10~25V, 게이트 오프 전압은 5~ ~10V을 가지며, 게이트 구동부에 의하여 게이트선에는 게이트 온 전압 및 게이트 오프 전압 의 차이에 해당하는 펄스가 순차적으로 인가된다. 드레인 전극(31) 및 소스 전극(33)에는 공통전압(Vcom)을 중심으로 대칭적으로 진동하는 데이터 전압(DATA)이 인가된다.

상술한 바와 같이, 비정질 실리콘으로 이루어진 반도체층(21)은 원자 배열이 무질서하여 약한 실리콘 결합 및 댕글링 결합에 의한 국소 상태를 포함하고 있기 때문에 광에 노출되면 광누설 전류를 발생시킨다. 이를 감소시키기는 방안으로 본 발명에서는 박막트랜지스터(T)를 전기적, 광학적으로 에이징(aging) 시켜 실리콘의 막질을 안정화 시킨다. 이를 위하여 실제 구동 시 인가되는 전압보다 큰 전압을 게이트 전극(10) 및 데이터 전극(31, 33)에 인가한다.

도2b에 도시된 바와 같이, 기설정된 기준레벨, 즉 공통전압(Vcom)을 중심으로 진동하는 파형의 에이징 데이터 전압을 데이터 전극(31, 33)에 인가하고, 데이터 전압의 레벨과 일정한 차이를 갖는 에이징 직류전압을 게이트 전극(10)에 인가한다.

에이징 직류전압은 통상적인 게이트 오프 전압(Voff)보다 낮은 레벨을 가지고 마치 게이트 오프 전압과 같이 인가된다. 이 경우, 게이트 온전압이 출력되지 않도록 스캔개시신호 또는 게이트 인에이블 신호를 조절한다. 즉, 게이트 전극(10)에는 펄스형 게이트 전압이 인가되는 것이 아니라, 음전압인 에이징 직류전압이 인가된다. 에이징 직류 전압은 25V 이하로 인가되는 것이 바람직하다.

에이징 직류전압을 인가하기 위한 별도의 제어보드를 디스플레이장치에 연결할 수 도 있으며, 기존의 게이트 구동부를 조작하여 에이징 직류전압을 디스플레이장치에 인가할 수도 있다. 실제 인가되는 게이트 오프 전압보다 낮은 레벨의 에이징 직류전압을 인가하기 위하여 게이트 오프 전압 인가 단에 스위칭 소자를 연결할 수도 있다. 스위칭 소자는 정상 구동전압과 에이징 직류전압을 선택하는 역할을 한다.

에이징 데이터 전압은 현재 사용되고 있는 데이터 구동부를 그대로 적용할 수 있도록 공통전압(Vcom)을 중심으로 진동하는 펄스가 인가된다. 가장 이상적으로 에이징 데이터 전압도 에이징 직류 전압과 같이 접지전압과 같은 직류전압이 인가되는 것이 바람직하지만, 데이터 구동부가 직류전압을 출력하기 위해서는 구동부 회로의 변경이 수반되어야 하므로 비용 및 노력이 가중된다. 따라서, 최소한의 펄스폭을 가지는 에이징 데이터 전압을 데이터 전극(31, 33)에 인가하여 마치 직류전압이 인가되는 것처럼 전압상태를 구현하는 것이 바람직하다.

에이징 데이터 전압은 최소 및 최대 레벨 사이에서 진동하고, 에이징 데이터 전압의 최소레벨과 에이징 직류전압의 레벨은 20~25V 정도의 차이를 갖는 것이 실리콘의 안정화를 위하여 바람직하다. 상술한 레벨 차이를 갖는 에이징 전압을 인가함으로써 디스플레이장치에 발생하였던 잔상이 개선된다. 이는 비정질 실리콘에 인가된 전계에 의하여 댕글링 결합의 밀도가 증가하고 내부에 약한 실리콘 결합이 줄어들어 반도체층(21)이 안정되었기 때문이다. 즉, 비정질 실리콘으로 이루어진 반도체층(21)의 페르미 준위가 낮아져 박막트랜지스터(T)의 특성이 변화된다.

상술한 에이징 전압은 디스플레이장치에 약 5~20분 사이, 바람직하게는 10분 이상 인가된다. 또한, 에이징 환경을 강화하여 디스플레이장치의 주변 온도는 40~60℃로 유지하는 것도 가능하다.

도3은 본 발명에 따른 디스플레이장치의 제조과정을 설명하기 위한 도면이다. 도3을 참조하여 본 발명에 따른 에이징 단계가 디스플레이장치의 제조과정 중 어느 단계에 수행되는지 설명한다.

우선, 박막트랜지스터 기판(100)에 해당하는 제1기판 및 컬러필터 기판(200) 에 해당하는 제2기판을 형성한다(S10). 이후 제1기판(100)의 배선 형성이 정상적으로 이루어 졌는지 여부를 검사하는 어레이 테스트를 거친다.

그런 다음, 양 기판(100, 200)을 결합시킨 뒤, 양 기판(100, 200) 사이에 액정을 주입한다(S20).

액정이 주입된 양 기판(100, 200)에 소정의 전기적 신호 및 전압 패턴 등을 인가하여 화면에 표시되는 상태를 검사하는 그로스 테스트(gross test)를 수행한다(S30). 그로스 테스트 이후에 양 기판(100, 200)에 편광판이 부착되고, 게이터 구동부 및 데이터 구동부 등이 실장되어 있는 회로기판를 기판에 부착하여, 디스플레이 모듈을 완성한다(S40).

디스플레이모듈이 완성되면, 디스플레이모듈은 구동에 인가되는 전압보다 높은 전압을 가하여 디스플레이모듈의 신뢰성을 검사하는 단계를 거치게 되며, 본 발명에 따른 에이징 전압 역시 이 단계에서 수행된다(S50). 즉, 디스플레이장치의 제조단계에서 별도의 단계를 삽입하지 않고 신뢰성 검사 단계에서 에이징 단계를 수행한다.

어레이 테스트에서 에이징 단계를 수행하는 것은 액정 주입단계(S20) 이후 약 210℃에서 이루어지는 컬링(curing) 공정 때문에 불가능하다. 비정질 실리콘의 특성은 200℃ 이상에서 다시 원상으로 회복되기 때문이다. 또한, 그로스 테스트 에서는 10분 이상 직류전압을 인가하는 것이 불가능하다.

따라서, 모든 디스플레이모듈이 완성된 후 2시간 동안 이루어지는 신뢰성 검사단계에서 에이징 직류전압을 인가한다. 신뢰성 검사의 경우 약 50 ℃의 조건에서 일정 패턴을 디스플레이 패널에 표시하고, 패턴을 관찰하여 패널의 불량을 검출한다. 이러한 신뢰성 검사는 약 2시간 이상씩 소요되므로, 그 중 약 10 분 정도를 에이징 전압인가에 사용한다.

또한, 에이징 단계는 신뢰성 검사 단계 시 패널에 고전압을 인가하는 HVS(High Voltage Stress) 단계의 전후에 수행될 수 있다.

본 발명은 게이트 전극에 에이징 직류전압을 가하여 비정질 실리콘의 성질을 개선하며, 이러한 에이징 과정은 기존의 신뢰성 검사 단계에서 병합적으로 수행하여 별도의 단계를 수반하지 않는다. 이로써 용이하게 디스플레이패널에 형성되는 잔상을 감소시키고 전체 휘도를 개선할 수 있다.

비록 본 발명의 몇몇 실시예들이 도시되고 설명되었지만, 본 발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본 발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.

이상 설명한 바와 같이, 본 발명에 따르면, 광누설 전류의 변화에 의하여 발생하는 잔상을 감소시킨 디스플레이장치의 제조방법이 제공된다.

Claims (8)

1. 게이트 전극, 데이터 전극 및 반도체층을 갖는 박막트랜지스터를 포함하는 디스플레이패널을 마련하는 패널형성단계와;

   기설정된 기준레벨을 중심으로 진동하는 데이터 전압을 상기 데이터 전극에 인가하고, 상기 데이터 전압의 레벨과 소정 범위의 차이를 갖는 레벨의 직류 전압을 상기 게이트 전극에 인가하는 에이징 단계를 포함하는 것을 특징으로 하는 디스플레이장치의 제조방법.
2. 제1항에 있어서,

   상기 소정의 범위는 20 ~ 30V 인 것을 특징으로 하는 디스플레이장치의 제조방법.
3. 제2항에 있어서,

   상기 데이터 전압은 최소 및 최대 레벨을 가지며, 상기 소정의 범위는 상기 데이터 전압의 최소 레벨과 상기 직류 전압 간의 차이인 것을 특징으로 하는 디스플레이장치의 제조방법.
4. 제1항에 있어서,

   상기 직류 전압의 레벨은 25 ~ -30V 인 것을 특징으로 하는 디스플레이장치 의 제조방법.
5. 제1항에 있어서,

   상기 에이징 단계는 5~20분 간 이루어지는 것을 특징으로 하는 디스플레이장치의 제조방법.
6. 제1항에 있어서,

   상기 에이징 단계 시 상기 디스플레이패널의 주변 온도는 40~60℃ 인 것을 특징으로 하는 디스플레이장치의 제조방법.
7. 제1항에 있어서,

   상기 반도체층은 비정질 실리콘으로 이루어지는 것을 특징으로 하는 디스플레이장치의 제조방법.
8. 제1항에 있어서,

   상기 데이터 전극은 드레인 전극 및 소스 전극을 포함하고,

   상기 패널형성단계 시, 상기 반도체층은 상기 드레인 전극 및 상기 소스 전극과 하나의 마스크를 사용하여 패터닝되는 것을 특징으로 하는 디스플레이장치의 제조방법.

Images