KR20100123603A - 실리콘 웨이퍼 및 그 제조 방법 - Google Patents

실리콘 웨이퍼 및 그 제조 방법 Download PDF

Info

Publication number
KR20100123603A
KR20100123603A KR1020100036779A KR20100036779A KR20100123603A KR 20100123603 A KR20100123603 A KR 20100123603A KR 1020100036779 A KR1020100036779 A KR 1020100036779A KR 20100036779 A KR20100036779 A KR 20100036779A KR 20100123603 A KR20100123603 A KR 20100123603A
Authority
KR
South Korea
Prior art keywords
silicon wafer
silicon
wafer
grown
oxygen concentration
Prior art date
Application number
KR1020100036779A
Other languages
English (en)
Other versions
KR101102336B1 (ko
Inventor
와타루 이토우
타카시 나카야마
시게루 우메노
히로아키 다구치
야스오 고이케
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Publication of KR20100123603A publication Critical patent/KR20100123603A/ko
Application granted granted Critical
Publication of KR101102336B1 publication Critical patent/KR101102336B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/005—Oxydation

Abstract

초크랄스키법에 의해 실리콘 단결정 잉곳을 육성하는 공정과, 상기 잉곳으로부터 실리콘 웨이퍼를 잘라내는 공정과, 상기 웨이퍼에 대하여, 산화성 분위기 중, 1250℃ 이상에서, 10초 이상의 RTP 처리를 행하는 공정과, 상기 RTP 처리 후의 웨이퍼의 표층부 근방의 산화 실리콘을 포함하는 그로운-인 결함 영역을 제거하는 공정을 갖는 실리콘 웨이퍼의 제조 방법을 채용함으로써, COP나 전위 클러스터가 포함되지 않으며, 애즈-그로운 상태에서는 현재화되지 않는, OSF핵이나 PV 영역에 존재하는 산소 석출핵과 같은 결함(산화 실리콘을 포함하는 그로운-인 결함)이 소멸 또는 저감된 실리콘 웨이퍼를 얻을 수 있다.

Description

실리콘 웨이퍼 및 그 제조 방법 {SILICON WAFER AND METHOD FOR MANUFACTURING THE SAME}
본 발명은, 초크랄스키법에 의해 육성되어, 반도체 디바이스의 기판 등으로 매우 적합하게 사용되는 실리콘 웨이퍼 및 그 제조 방법에 관한 것이다.
반도체 디바이스 기판으로서 이용되는 실리콘 웨이퍼는, 일반적으로 초크랄스키법(이하, 「CZ법」이라고 함)에 의해 육성된 실리콘 단결정 잉곳으로부터 잘라내어, 연마 등의 공정을 거쳐 제조된다. CZ법은, 석영 도가니 내의 용융된 실리콘에 종결정을 침지시켜 인상하여, 단결정을 육성하는 방법이다. 이 방법에 의해 육성된 결정에는, 통상, 그로운-인(grown-in) 결함이라고 불리는 결정 결함이 발생한다.
도 1은, 인상된 단결정의 종단면도로, 결함 분포와 V/G의 관계의 일 예를 모식적으로(schematically) 나타내는 도면이다. V는 실리콘 단결정의 인상 속도이며, G는 인상 직후의 단결정 내의 성장 방향의 온도 구배이다. 상기의 온도 구배(G)는 CZ로(爐)의 핫존 구조의 열적 특성에 의해 대체로 일정한 것으로 간주되기 때문에, 인상 속도(V)를 조정함으로써 V/G를 제어할 수 있다. 또한, 이 도면은, V/G를 서서히 저하시키면서 성장시킨 단결정을 결정의 중심축을 따라서 절단하고, 그의 단면에 Cu를 부착시켜, 열처리 후에 X선 토포그래프법으로 관찰한 결과를 모식적으로 나타낸 도면이다(뒤에 나타내는 도 2, 도 4도 동일한 수법으로 작성했다).
도 1에 있어서, COP(Crystal Originated Particle)는, 단결정 육성시에 결정 격자를 구성해야 할 원자가 결여된 공공(空孔)의 응집체(미소(微小) 보이드)이며, 전위 클러스터는 격자간에 과잉으로 취입된 격자간 실리콘의 응집체이다. 웨이퍼 표면을 열산화할 때에 표면 근방에 존재하는 COP가 산화막에 취입되면, 반도체 소자의 GOI(Gate Oxide Integrity) 특성을 열화시킨다. 또한, 전위 클러스터도 디바이스의 특성 불량의 원인이 된다. 즉, COP, 전위 클러스터 모두 디바이스 특성에 악영향을 미친다. 그 때문에, 이들 그로운-인 결함이 포함되지 않는 실리콘 웨이퍼를 얻기 위한 연구 개발이 이루어져 왔다.
도 1에 나타내는 바와 같이, V/G가 큰(인상 속도가 빠른) 경우는 공공이 과잉이 되어 COP가 단결정 내로 도입되며, V/G가 작은(인상 속도가 느린) 경우는 격자간 실리콘이 과잉이 되어 전위 클러스터가 발생하기 쉬워진다. 실리콘 단결정의 육성에 있어서는, 생산성 향상의 효과가 있는 점 등에서, 통상은 인상 속도를 빠르게 하여 V/G를 크게 하기 때문에, 인상된 단결정으로부터 얻어지는 웨이퍼에는 COP가 포함되게 된다.
이와 같이 단결정 육성시에 도입되는 COP를 제거하기 위해, 예를 들면, 일본공개특허공보 2006-344823호에서는, 격자간 산소 농도가 낮은(7.0×1017atoms/㎤ 이하）CZ법에 의한 실리콘 잉곳으로부터 웨이퍼를 잘라내고, 잘라낸 웨이퍼를 산소 분위기 중에서 어닐함으로써, COP를 소멸시킬 수 있는 실리콘 웨이퍼의 제조 방법이 제안되고 있다. 이 방법에서는, 실리콘 잉곳에 중성자를 조사하여 실리콘 원자의 일부를 인(燐)으로 변환시킴으로써 저항률을 균일하게 하는 등의 처리를 강구하고 있기 때문에, 얻어지는 웨이퍼는, 절연형 바이폴러 트랜지스터(IGBT)의 기판으로서 매우 적합하게 이용될 수 있다고 여겨지고 있다.
또한, 일본공개특허공보 2003-297840호에는, 산소 농도가 7×1017atoms/㎤ 미만인 웨이퍼를 사용하여, 산소 함유 분위기하에서, COP 표면의 산화물 피막과 평형인 산소 농도가 격자간에 용해된 산소 원자의 농도를 초과하도록 가열 온도를 선택하고, 선택한 온도까지 급속히 승온하여, 소정 시간 유지한 후, 냉각하는 열처리를 행하는 방법이 개시되어 있다. 이에 따라, COP 표면의 산화물 피막은 결정 격자 내로의 산소 원자의 확산에 의해 소멸되고, 그 소멸 후에, COP가 공공 또는 격자간 실리콘 원자의 확산에 의해 소산(消散)된다. 웨이퍼 표면에서의 산소의 외측으로의 확산에 의한 것이 아니라, 격자간 산소가 불포화로 되는 고온하에서의 산소 원자의 확산에 의해 COP 표면의 산화물 피막을 소멸시키기 때문에, 웨이퍼 두께의 적어도 50％를 초과하여 COP를 소멸시킬 수 있다고 하고 있다.
그러나, 일본공개특허공보 2003-297840호에 기재된 열처리 방법에서는, 산화 열처리에 의해 웨이퍼의 내부(벌크부)까지 COP를 완전히 소멸시키는 것은 곤란하며, 그 열처리에 장시간을 요하여 제조 비용의 상승을 초래하는 문제가 있다. 또한, 매우 저산소 농도의 웨이퍼를 사용하지 않으면 안 되어, 기계적 강도가 낮고, 고온의 산화 열처리시에 웨이퍼에 슬립 전위 등이 발생한다는 문제도 있다.
최근에 있어서의 디바이스의 미세화, 고성능화에 수반하여, 웨이퍼의 디바이스 활성 영역에 극미소의 COP가 존재해도, 게이트 산화막의 절연성(게이트 내압)을 저하시키는 등, 디바이스 특성에 악영향을 미치는 것이 분명해지고 있다. 그래서, 웨이퍼 내의 COP를 완전히 소멸시킬 필요가 있다.
앞서 든 일본공개특허공보 2003-297840호에 기재된 방법에 있어서, COP를 완전히 소멸시키기 위해서는, (a) 산소 농도를 7×1017atoms/㎤ 미만으로 저감시킬 것, (b) 열처리 온도를 높게 할 것, (c) 열처리 시간을 길게 할 것, 중 어느 하나 또는 이들 중 복수의 수단을 조합할 필요가 있지만, 저산소 단결정의 인상, 고온 열처리, 장시간 열처리 모두 제조 비용의 증대로 이어진다. 앞서 든 일본공개특허공보 2006-344823호에 기재되는 실리콘 웨이퍼의 제조 방법에 있어서도, 격자간 산소 농도가 7×1017atoms/㎤ 이하인 실리콘 잉곳을 소재로서 이용하기 때문에, 제조 비용의 증대는 면할 수 없다.
이 문제는, 웨이퍼의 표층부로부터 벌크부 전체에 걸쳐 COP 및 전위 클러스터가 포함되지 않는 무결함 영역으로 이루어지는 웨이퍼를 사용하면 해결할 수 있다. 이러한 웨이퍼는, COP 및 전위 클러스터가 포함되는 일 없이, 전체가 무결함 영역으로 이루어지는 단결정을 인상하여, 이 단결정으로부터 잘라내어 가공함으로써 얻어진다.
이러한 COP 및 전위 클러스터가 포함되지 않는, 전체가 무결함 영역으로 이루어지는 단결정은, 실리콘 단결정의 인상 속도(V)와 인상 직후의 단결정 내의 성장 방향의 온도 구배(G)와의 비(V/G)를 적정하게 제어하여 결정 인상을 행함으로써 제조되고 있다. 즉, 상기 도 1에 있어서, 단결정의 인상 속도를 조정하여, V/G를 부호 A의 위치에 상당하는 값에서 부호 B의 위치에 상당하는 값의 사이에 들어가도록 제어함으로써, COP나 전위 클러스터의 결정 내로의 도입을 배제할 수 있다.
도 2는, 인상된 실리콘 단결정의 횡단면의 일 예를 모식적으로 나타내는 도면이다. V/G를, 도 1에 기록한 부호 A와 부호 B의 사이의 부호 C의 위치에 상당하는 값으로 제어하여 육성된 단결정으로부터 잘라낸 웨이퍼를 나타낸 것이다. 도 2에 나타내는 바와 같이, 웨이퍼의 중심부에 OSF 영역이 있으며, 그의 외측에 PV 영역 및 PI 영역이 차례로 존재하고 있다.
이들 영역은, 공공의 응집체인 COP가 발생하는 영역과 격자간 실리콘의 응집체인 전위 클러스터가 발생하는 영역과의 사이에 끼워진 영역으로, 공공의 수와 격자간 실리콘의 수가 밸런스되어 합체 소멸하기 쉬운 무결함 영역으로 되어 있다. PV 영역은 공공의 응집체인 COP가 발생하는 영역에 가까워, 공공형 점(点)결함이 우세한 무결함 영역이며, PI 영역은 전위 클러스터가 발생하는 영역에 인접하여, 격자간 실리콘형 점결함이 우세한 무결함 영역이다.
그러나, 이와 같이 COP 및 전위 클러스터를 포함하지 않는 무결함 영역으로 이루어지는 웨이퍼라도, 완전한 무결함 웨이퍼인 것은 아니다. OSF 영역은, 무결함 영역 중에서 COP가 발생하는 영역에 인접하여, 애즈-그로운(as-grown) 상태에서 판 형상 산소 석출물(OSF핵)을 포함하고 있다. 그 때문에, 고온(일반적으로는 1000℃에서 1200℃)에서 열산화 처리한 경우에 OSF핵이 OSF(Oxidation Induced Stacking Fault)로서 현재화되어 버린다. 또한, PV 영역은, 애즈-그로운 상태에서 산소 석출핵을 포함하고 있어, 저온과 고온(예를 들면, 800℃와 1000℃)의 2단계의 열처리를 행한 경우에 산소 석출물이 발생되기 쉽다. 또한, PI 영역은, 애즈-그로운 상태에서 거의 산소 석출핵을 포함하고 있지 않아, 열처리를 행해도 산소 석출물이 발생되기 어려운 영역이다.
상기의 OSF 영역 및 PV 영역에 존재하는 결함은, 애즈-그로운 상태에서는 현재화되지 않고, 특정의 조건에서 열처리 등을 받은 경우에 발생하는 결함이지만, 전술의 극미소의 COP에 더해, 그들의 OSF 영역이나 PV 영역에 존재하는 결함이 디바이스의 수율에 미치는 영향을 무시할 수 없게 되고 있다. 예를 들면, 고온에서 열산화한 경우에 발생하는 OSF가 웨이퍼의 표면에 생성되어 성장한 경우에는, 리크 전류의 원인이 되어 디바이스 특성을 열화시키는 것은 잘 알려져 있다. 또한, PV 영역에 포함되어 있는 산소 석출핵이 디바이스의 제조 프로세스에서의 열처리 과정에서 산소 석출물을 생성하여, 디바이스를 구성하는 소자의 활성층에 남아 버리면, 디바이스에 리크 전류가 발생할 우려가 있다.
본 발명은, COP나 전위 클러스터가 포함되지 않는 것은 물론, 애즈-그로운 상태에서 현재화되어 있지 않으며, OSF 영역에 존재하는 판 형상 산소 석출물(OSF핵)이나 PV 영역에 존재하는 산소 석출핵과 같은 소위 잠재적인 결함도 소멸 또는 저감된 실리콘 웨이퍼 및 그의 제조 방법을 제공하는 것을 목적으로 한다.
상기의 목적을 달성하기 위해, 본 발명자들은, 우선, OSF 영역에 존재하는 판 형상 산소 석출물(OSF핵)이나 PV 영역에 존재하는 산소 석출핵(즉, 디바이스 제조 프로세스에서의 열처리 과정 등에서 현재화되어, 디바이스의 특성에 악영향을 미칠 우려가 있는 결함)의 존재 여부를 평가하는 방법에 대해서 검토했다. 그 결과, 애즈-그로운 상태의 실리콘 웨이퍼에 대하여 반응성 이온 에칭(Reactive Ion Etching: RIE)을 행함으로써, OSF 영역에 존재하는 판 형상의 산소 석출물(OSF핵)과 PV 영역에 존재하는 산소 석출핵이 에칭면상의 돌기로서 현재화되는 것이 판명되었다. 이 반응성 이온 에칭에 의해 웨이퍼 표면에 현재화되는 결함을, 이하 「산화 실리콘을 포함하는 그로운-인 결함」이라고 한다.
또한, 반응성 이온 에칭이란, 가스를 사용해 고주파 방전 등에 의해 만들어낸 플라즈마를 웨이퍼 표면으로 유도하여 반응시켜서, 휘발성의 물질을 생성시켜 제거하는 드라이 에칭의 일종이다. 웨이퍼를 부(負)의 전위로 해 두기 때문에, 플라즈마 중의 이온이 웨이퍼 표면에 충돌하여 원자를 날리는 작용도 부가된다. 대(對)산화물(실리콘 산화물) 선택비가 큰 할로겐계(Br, Cl, F) 가스를 포함하는 가스를 이용하면, 실리콘이 선택적으로 에칭되어, 산화물이 원추 형상의 에칭 잔사로서 웨이퍼 표면에 노출되기 때문에, 결정 결함으로서 검출할 수 있다.
그래서, 이 산화 실리콘을 포함하는 그로운-인 결함, 즉, OSF 영역의 판 형상 산소 석출물(OSF핵) 및 PV 영역의 산소 석출핵이 존재하는 실리콘 웨이퍼에, 산소 분위기하에서 급속 승강온 열처리, 즉, RTP(Rapid Thermal Processing) 처리(이하, 「RTP 처리」라고 함)를 행함으로써, 산화 실리콘을 포함하는 그로운-인 결함을 소멸시키는 것을 시도했다. 상기의 판 형상 산소 석출물(OSF핵)이나 산소 석출핵은 실리콘의 산화물을 형성해 존재하고 있어, 산화성 분위기 중에서 고온 가열함으로써 당해 산화물의 실리콘으로의 용해(고용(固溶))를 촉진시킬 수 있다고 생각되었기 때문이다.
RTP 처리를 행함으로써 승온·강온에 요하는 시간을 대폭으로 단축할 수 있음과 아울러, 실리콘 웨이퍼에 가해지는 전(全)열량을 저감할 수 있다. 검토시에 있어서는, 할로겐 램프에 의해 가열하는 방식의 램프 어닐로를 사용했다.
검토 결과, 산화성 분위기 중, 1250℃ 이상에서 RTP 처리를 행함으로써, OSF 영역에 존재하는 판 형상 산소 석출물(OSF핵)이나, PV 영역에 존재하는 산소 석출핵과 같은 결함을 웨이퍼 내부까지 소멸할 수 있는 것이 판명되었다. 그러나, RTP 처리 후의 웨이퍼의 표면 근방에는 산화 실리콘을 포함하는 그로운-인 결함이 잔존하고 있는 것이 판명되었다.
본 발명은, 이러한 검토 결과에 기초하여 이루어진 것으로, 하기 (1)의 실리콘 웨이퍼의 제조 방법 및, 그 방법에 의해 제조된 하기 (2)의 실리콘 웨이퍼를 요지로 한다.
(1) CZ법에 의해 실리콘 단결정 잉곳을 육성하는 육성 공정과, 상기 실리콘 단결정 잉곳으로부터 실리콘 웨이퍼를 잘라내는 절출 공정과, 상기 실리콘 웨이퍼에 대하여, 산화성 분위기 중에서 1250℃ 이상, 10초 이상의 RTP 처리를 행하는 열처리 공정과, 상기 RTP 처리 후의 웨이퍼 표층부 근방의 산화 실리콘을 포함하는 그로운-인 결함 영역을 제거하는 공정을 갖는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
본 발명의 실리콘 웨이퍼의 제조 방법에 있어서, 육성 공정에서 COP 및 전위 클러스터를 포함하지 않는 무결함 영역으로 이루어지는 실리콘 단결정 잉곳을 육성하는 것으로 하면, 반응성 이온 에칭에 의해 웨이퍼 표면에 현재화되는 산화 실리콘을 포함하는 그로운-인 결함을 포함하여 결정 결함이 극히 적은 웨이퍼를 안정되게 제조할 수 있다.
본 발명의 실리콘 웨이퍼의 제조 방법에 있어서, 실리콘 웨이퍼의 두께 방향 전역에서, 산화 실리콘을 포함하는 그로운-인 결함의 밀도를 1×106개/㎤ 이하로 저감하는 것이 바람직하다. 또한, 웨이퍼의 두께 방향 전역이 아니라, 통상, 디바이스 활성 영역으로서 사용되는, 웨이퍼의 표면으로부터 깊이 방향으로 10㎛까지의 범위 내에 있어서 상기 산화 실리콘을 포함하는 그로운-인 결함의 밀도를 1×106개/㎤ 이하로 저감하는 것으로 해도 좋다.
본 발명의 실리콘 웨이퍼의 제조 방법에 있어서, 산화성 분위기 중에서 행하는 RTP 처리 전의 실리콘 웨이퍼의 격자간 산소 농도를 8×1017∼20×1017atoms/㎤라고 하면, 산화 실리콘을 포함하는 그로운-인 결함을 저감시킬 수 있음과 아울러, 웨이퍼 그 자체의 기계적 강도의 향상을 도모할 수 있어, 슬립 전위 등의 발생을 방지할 수 있다. 특히, 상기의 격자간 산소 농도를 8×1017∼14×1017atoms/㎤로 하면, 산화 실리콘을 포함하는 그로운-인 결함을 확실하게 저감시킬 수 있기 때문에, 보다 바람직하다. 또한, 본 발명에서 규정하는 「산소 농도」란, ASTM F-121(1979)에 규정된 푸리에 변환 적외 분광 광도법에 따른 측정치이다.
(2) CZ법에 의해 육성된 실리콘 단결정 잉곳으로부터 잘라낸 실리콘 웨이퍼로서, 산화 실리콘을 포함하는 그로운-인 결함이 저감되어 있는 것을 특징으로 하는 실리콘 웨이퍼.
상기 실리콘 단결정 잉곳으로부터 잘라낸 실리콘 웨이퍼가 COP 및 전위 클러스터를 포함하지 않는 무결함 영역으로 이루어지는 실리콘 웨이퍼이면, 본 발명의 실리콘 웨이퍼는 산화 실리콘을 포함하는 그로운-인 결함을 포함하여 결정 결함이 극히 적은 웨이퍼로서, 바람직하다.
본 발명의 실리콘 웨이퍼는, 실리콘 웨이퍼의 두께 방향 전역에서, 산화 실리콘을 포함하는 그로운-인 결함의 밀도가 1×106개/㎤ 이하이면, 웨이퍼 표면으로부터의 깊이에 관계없이, 당해 그로운-인 결함의 디바이스 특성에 미치는 악영향은 적다. 또한, 웨이퍼의 두께 방향 전역이 아니라, 웨이퍼의 표면으로부터 깊이 방향으로 10㎛까지의 범위 내에 있어서 상기 산화 실리콘을 포함하는 그로운-인 결함의 밀도가 1×106개/㎤ 이하이면, 통상, 디바이스 활성 영역으로서 사용되는 깊이 범위에 있어서 상기 그로운-인 결함에 의한 디바이스 특성으로의 악영향을 적게 할 수 있다.
본 발명의 실리콘 웨이퍼는, 격자간 산소 농도가 8×1017∼20×1017atoms/㎤의 웨이퍼이면, 산화 실리콘을 포함하는 그로운-인 결함이 적고, 그리고 웨이퍼의 기계적 강도가 우수하다. 특히, 산소 농도가 8×1017∼14×1017atoms/㎤이면, 상기 그로운-인 결함이 잔존하고 있을 염려는 없으며 확실하게 저감되어 있기 때문에, 보다 바람직하다.
또한, 본 발명의 실리콘 웨이퍼는, 웨이퍼 두께 방향 전역에서 산화 실리콘을 포함하는 그로운-인 결함이 소멸된 웨이퍼이긴 하지만, 충분한 산소 농도를 갖고 있기 때문에, 디바이스 공정에 있어서 DZ-IG 처리가 행해진 경우에는, 웨이퍼 표층부에 무결함 영역이 형성되며, 벌크부에는 게터링 사이트로서 기능하는 BMD가 형성되게 된다.
본 발명의 실리콘 웨이퍼의 제조 방법에 의하면, COP나 전위 클러스터가 포함되지 않으며, 특히, 애즈-그로운 상태에서는 현재화되지 않는, OSF 영역에 존재하는 판 형상 산소 석출물(OSF핵)이나 PV 영역에 존재하는 산소 석출핵과 같은 산화 실리콘을 포함하는 그로운-인 결함이 소멸 또는 저감된 실리콘 웨이퍼를 제조할 수 있다.
본 발명의 실리콘 웨이퍼는, 산화 실리콘을 포함하는 그로운-인 결함이 소멸 또는 저감된 웨이퍼로서, 상기 본 발명의 제조 방법에 의해 제조할 수 있다. 이 실리콘 웨이퍼는, 반도체 디바이스의 기판으로서 사용한 경우에 디바이스의 특성 불량 등의 악영향을 미칠 우려가 없어, 디바이스의 기판 등에 매우 적합하다.
도 1은 인상된 실리콘 단결정에 있어서의 결함 분포와 V/G의 관계의 일 예를 모식적으로(schematically) 나타내는 종단면도이다.
도 2는 인상된 실리콘 단결정의 횡단면의 일 예를 모식적으로 나타내는 도면이다.
도 3은 본 발명의 실리콘 웨이퍼의 제조에 이용하는 실리콘 단결정의 육성에 적합한 인상 장치의 요부(要部)의 개략 구성예를 모식적으로 나타내는 도면이다.
도 4는 인상 직후의 실리콘 단결정 내의 성장 방향의 온도 구배가, 결정 중심부보다도 결정 외주부에서 작아지는 핫존 구조를 갖는 인상 장치에 의해 인상한 단결정의 종단면도로서, 결함 분포와 V/G의 관계의 일 예를 모식적으로 나타내는 도면이다.
도 5는 산화성 분위기 중에서 RTP 처리를 행한 후 실온까지 냉각한 실리콘 웨이퍼에 대해서, 표면으로부터 깊이 방향에 있어서의 산소의 농도 분포를 모식적으로 나타내는 도면이다.
본 발명의 실리콘 웨이퍼의 제조 방법은, CZ법에 의해 실리콘 단결정 잉곳을 육성하는 육성 공정과, 상기 실리콘 단결정 잉곳으로부터 실리콘 웨이퍼를 잘라내는 절출 공정과, 상기 실리콘 웨이퍼에 대하여, 산화성 분위기 중에서 1250℃ 이상, 10초 이상의 RTP 처리를 행하는 열처리 공정과, 상기 RTP 처리 후의 웨이퍼 표층부 근방의 산화 실리콘을 포함하는 그로운-인 결함 영역을 제거하는 공정을 갖는 것을 특징으로 하는 방법이다. 이하, 각 공정에 대해서 상세하게 설명한다.
(a) 실리콘 단결정 잉곳의 육성 공정
CZ법에 의해 실리콘 단결정 잉곳을 육성하는 공정이다. 육성에 있어서는, 인상 직후의 단결정 내의 성장 방향에 있어서의 온도 구배를 적정하게 제어할 수 있도록 구성된 핫존 구조를 구비한 단결정 인상 장치를 이용하는 것이 바람직하다.
도 3은, 본 발명의 실리콘 웨이퍼의 제조에 이용하는 실리콘 단결정의 육성에 적합한 인상 장치의 요부의 개략 구성예를 모식적으로 나타내는 도면이다. 도시하는 바와 같이, 인상 장치는, 챔버(1)와, 챔버(2)의 저부(底部) 중앙을 관통하여 수직 상향으로 형성된 승강 및 회전 가능한 지지축(2)과, 지지축(2)의 상단부에 고정된 그래파이트 서셉터(3) 및 그의 내측에 수용된 석영 도가니(4)와, 그래파이트 서셉터(3)의 주위에 형성된 히터(5) 및 단열재(6)를 갖고 있으며, 석영 도가니(4)의 중심축상에는, 종결정을 지지하는 시드 척(seed chuck; 7)과, 시드 척(7)을 매달아, 인상하기 위한 인상 와이어(8)가 부착되어 있다. 또한, 히터(5) 및 석영 도가니(4)로부터의 복사열에 의한 실리콘 단결정 잉곳(9)의 가열을 방지함과 아울러, 실리콘 융액(10)의 온도 변동을 억제하기 위한 열차폐 부재(11)가 형성되어 있다.
챔버(1)의 상부에는, Ar 가스를 챔버(1) 내로 도입하기 위한 가스 도입구(12)가 형성되며, 저부에는 Ar 가스를 배출하기 위한 가스 배출구(13)가 형성되어 있다.
이와 같이 구성된 인상 장치를 이용하여, 우선, 석영 도가니(4) 내로 실리콘 원료를 투입하고, Ar 가스 분위기 중에서 히터(5)에 의해 가열하여 실리콘 융액(10)을 형성한다. 다음으로 시드 척(7)에 지지된 종결정을 실리콘 융액(10)에 침지시켜, 종결정 및 석영 도가니(4)를 회전시키면서 종결정을 서서히 인상하여 단결정을 성장시킨다. 인상을 할 때에는, 인상 속도와 인상 직후의 단결정 내의 성장 방향에 있어서의 온도 구배와의 비를 적정하게 제어한다. 이에 따라, 본 발명의 실리콘 웨이퍼의 제조에 이용하는 실리콘 단결정 잉곳(9)을 육성할 수 있다.
이 육성 공정에 있어서, COP 및 전위 클러스터를 포함하지 않는 실리콘 단결정 잉곳을 육성하는 것으로 하면, 무결함 영역으로 이루어지는 단결정을 소재로 하여 이용하게 되기 때문에, 결정 결함이 극히 적은 웨이퍼를 제조할 수 있다.
COP 및 전위 클러스터를 포함하지 않는 무결함 영역으로 이루어지는 실리콘 단결정 잉곳은, 단결정의 육성 공정에 있어서, 그래파이트 서셉터(3), 히터(5), 단열재(6), 또한 열차폐 부재(11)가 배치된 핫존의 구조를 개량하여, 인상 직후의 단결정 내의 성장 방향에 있어서의 온도 구배(G)의 지름 방향 분포를 조정할 수 있는 인상 장치에 의해 제조할 수 있다.
통상은, 인상 직후의 단결정은 표면으로부터의 열확산에 의해 냉각되기 때문에, 인상 직후의 단결정 내의 성장 방향의 온도 구배(G)는, 외주부에서 크고, 중심부에서 작다. 이에 대하여, 핫존 구조를 개량하여, 상기 온도 구배(G)가 결정 중심부보다도 결정 외주부에서 작아지도록 하면, 결함의 분포가 지름 방향에서 거의 동일해진다.
도 4는, 인상 직후의 단결정 내의 성장 방향의 온도 구배가, 결정 중심부보다도 결정 외주부에서 작아지는 핫존 구조를 갖는 인상 장치에 의해 인상한 단결정의 종단면도로서, 결함 분포와 V/G의 관계의 일 예를 모식적으로 나타내는 도면이다.
도 4에 나타내는 바와 같이, 단결정의 인상 속도를 조정하여, V/G를 부호 D의 위치에 상당하는 값에서 부호 E의 위치에 상당하는 값의 사이에 들어가도록 제어함으로써, COP 및 전위 클러스터를 포함하지 않는 무결함 영역으로 이루어지는 실리콘 단결정 잉곳을 얻을 수 있다. 동일한 특성의 영역이 지름 방향으로 퍼져 있기 때문에, V/G를 적정하게(즉, 상기 부호 D와 부호 E의 사이에 들어가도록) 제어할 수 있는 인상 속도(V)의 허용 범위가 커져, 결정 결함이 극히 적은 웨이퍼를 안정되게 제조할 수 있다.
또한, V/G를 부호 F1의 위치에 상당하는 값에서 부호 E의 위치에 상당하는 값의 사이에 들어가도록(예를 들면, 부호 F2의 위치에 상당하는 값으로) 제어하면, COP, 전위 클러스터 및, OSF 영역이 포함되지 않는, PV 영역과 PI 영역만으로 이루어지는 실리콘 단결정 잉곳을 얻을 수 있다. 이 경우, 웨이퍼의 중심부 근방에 PV 영역이 있으며, 그의 외측 전체에 PI 영역이 존재하게 된다.
(b) 실리콘 웨이퍼의 절출 공정
상기 실리콘 단결정 잉곳으로부터 실리콘 웨이퍼를 잘라내는 공정이다. 이 공정에서는, 통상, 잉곳이 일정한 저항 범위의 몇 개의 블록으로 절단된 후, 슬라이싱, 랩핑, 화학 에칭, 경면 연마, 그 외의 처리를 거쳐 웨이퍼가 되지만, 어느 처리도 종래 행해지고 있는 방법에 준하여 행하면 좋다.
(c) RTP 처리를 행하는 열처리 공정
상기 실리콘 웨이퍼에 대하여, 산화성 분위기 중, 1250℃ 이상에서, 10초 이상의 RTP 처리를 행하는 공정이다.
산화성 분위기 중에서 이 RTP 처리를 행하는 것은, OSF 영역에 존재하는 판 형상 산소 석출물(OSF핵)이나 PV 영역에 존재하는 산소 석출핵과 같은 결함을 소멸 또는 저감시키기 위해서이다. RTP 처리의 작용 효과를 이하에 설명한다.
통상, CZ법에 의해 육성한 실리콘 단결정에는, 1018atoms/㎤ 정도의 산소가 불순물로서 포함되어 있다. 이 산소는, 실리콘의 융점 부근에서는 결정 격자간에 고용되어 있지만, 실리콘 단결정으로부터 잘라낸 웨이퍼에서는, 산소의 일부가 산화 실리콘(SiO2)으로서 석출되어, OSF핵이나 PV 영역의 산소 석출핵과 같은 결정 결함을 형성한다.
이 웨이퍼에 산화성 분위기 중에서 RTP 처리를 행하면, 웨이퍼 내부의 결정 결함 중의 산화 실리콘은, 그것을 구성하는 산소 원자가 결정 격자 내로 이동함으로써 소멸된다. 산화 실리콘이 소멸된 후에는 공공이 남는다. RTP 처리를 산화성 분위기 중에서 행하고 있기 때문에, 웨이퍼의 표면측으로부터 격자간 실리콘이 주입되어, 상기의 공공이 메워진다. 이 일련의 과정은, 용해(고용) 현상으로서 인식된다. 그 결과, OSF핵이나 PV 영역의 산소 석출핵과 같은 산화 실리콘을 포함하는 그로운-인 결함이 소멸 또는 저감된다. 극미소의 COP가 포함되어 있는 경우는, 그것들도 소멸 또는 저감된다.
도 5는, 산화성 분위기 중에서 RTP 처리를 행한 후 실온까지 냉각한 웨이퍼에 대해서, 표면으로부터 깊이 방향에 있어서의 산소의 농도 분포를 모식적으로 나타내는 도면이다. 도 5에 있어서, 종축은 산소 농도를 나타내며, 횡축은 웨이퍼 표면으로부터의 깊이를 나타낸다. 횡축에 평행인 파선은 1250℃에 있어서의 실리콘 중에서의 산소의 고용도로서, 산소 농도로 환산하면, 14×1017atoms/㎤가 된다. 동(同) 도면 중에 실선으로 나타낸 산소의 농도 분포는, 실리콘 중(웨이퍼 벌크부)에서의 산소 농도[Oi]가 9.1×1017atoms/㎤인 웨이퍼에 대한 예이다.
이 예에 있어서, 부호 BC의 영역으로 나타내는 범위에서는, 산화성 분위기 중에서 RTP 처리를 함으로써 OSF핵이나 PV 영역의 산소 석출핵과 같은 결정 결함 중의 SiO2는 완전하게 용해되며, 남은 공공이 격자간 실리콘에 의해 메워져, 결정 결함이 소멸, 제거된다. 웨이퍼의 산소 농도가 높은 경우는, RTP의 처리 온도를 높게 하여, 그 온도에서의 산소 고용도를 웨이퍼의 산소 농도보다도 높게 함으로써, 결정 결함 중의 SiO2의 대부분은 용해되고, 격자간 실리콘에 의해 결정 결함 내부의 공공이 메워지기 때문에, 결정 결함은 현저히 저감된다.
한편, 웨이퍼의 표면으로부터는 산소가 주입되기 때문에, 부호 AB의 영역으로 나타내는 범위에서는, 고온에서 처리해도 산소가 과잉으로, 1250℃에 있어서의 실리콘 중에서의 산소의 고용도에 가까워지기 때문에, 결정 결함 중의 SiO2의 용해가 저해되고, 이 결과, 웨이퍼의 표층부 근방에서는, 산화 실리콘을 포함하는 그로운-인 결함이 잔존한다. 또한, 도 5에서는, 산소 농도가 웨이퍼 벌크부에 있어서의 산소 농도보다도 증대되어 있는 부분(부호 AB의 영역)을 산화 실리콘을 포함하는 그로운-인 결함의 잔존 범위로 하고 있다.
산화성 분위기로서는, 결정 결함 중의 SiO2의 제거 효과를 높이기 위해, 산소 100％로 하는 것이 바람직하다. 그러나, 이것에 한정되는 것은 아니어서, 예를 들면, 산소가 1％ 이상 포함된 산소와 불활성 가스와의 혼합 가스 분위기라도 좋다.
RTP 처리 온도를 1250℃ 이상으로 하는 것은, 처리 온도가 1250℃ 미만에서는 상기 결정 결함의 소멸 제거 내지는 저감 효과가 충분하지 않기 때문이다. 처리 온도의 상한은, 실리콘의 융점(1410℃)을 초과하면 웨이퍼가 용해되기 때문에, 1400℃로 하는 것이 바람직하다.
상기의 RTP 처리 시간은 소정의 처리 온도(1250℃ 이상)에서의 유지 시간이다. 이 처리 시간을 10초 이상으로 하는 것은, 10초에 미치지 못하면 결정 결함의 제거 효과가 충분하지 않기 때문이다. 처리 시간의 상한은, 처리 온도에도 따르지만, 슬립 발생을 저감시키는 관점에서는 60초로 하는 것이 바람직하다.
또한, 상기 RTP 처리시의 승강온 레이트(rate)는, 10℃/sec∼300℃/sec의 범위 내로 설정된다. 10℃/sec 미만에서는 생산성이 현저하게 저하되어 버리고, 300℃/sec가 현상(現狀)의 RTP 장치의 가열 한계이다. 웨이퍼로의 슬립 전위 발생을 억제하는 관점에서는, 150℃/sec 이내로 억제하는 것이 보다 바람직하다. 이 RTP 처리에는, 급속히 승온·강온을 행할 수 있는 램프 어닐로를 사용하는 것이 바람직하다. 승온·강온을 신속하게 행할 수 있고, 웨이퍼에 과대한 열량을 주는 일 없이 처리를 행할 수 있기 때문이다.
(d) 웨이퍼 표층부 근방의 산화 실리콘을 포함하는 그로운-인 결함 영역을 제거하는 공정
RTP 처리 후의 웨이퍼 표층부 근방의 산화 실리콘을 포함하는 그로운-인 결함 영역을 제거한다. RTP 처리는 산화성 분위기 중에서 행하기 때문에, 웨이퍼의 표면으로부터 산소가 주입되어, 산소가 과잉으로 1250℃에 있어서의 실리콘 중에서의 산소의 고용도에 가까워져, 결정 결함 중의 SiO2의 용해가 저해되는 결과, 웨이퍼의 표층부 근방에 산화 실리콘이 잔존하기 때문이다. 도 5에서는, 산소 농도가 웨이퍼 벌크부에 있어서의 산소 농도보다도 증대되어 있는 부호 AB의 영역을 산화 실리콘을 포함하는 그로운-인 결함이 잔존하고 있는 범위로 하고 있으며, 제거 범위를, 동 도면 중에 나타내는 바와 같이, 부호 AB의 영역으로 하고 있다.
웨이퍼 표층부 근방의 산화 실리콘을 포함하는 그로운-인 결함 영역의 제거 두께는, 일반적으로는 3㎛ 이상으로 하면 좋다. 그러나, RTP 처리 온도가 높은 경우나 처리 시간이 긴 경우, 또한 분위기의 산소 농도가 높은 경우는, 산소의 확산 깊이가 깊고, 잔존하는 산화 실리콘을 포함하는 그로운-인 결함의 존재 영역이 깊어지기 때문에, 제거 두께를 5㎛ 이상으로 하는 것이 바람직하다.
표층부 근방의 산화 실리콘을 포함하는 그로운-인 결함 영역의 제거는, 기계 가공 또는 화학 반응에 따라 행한다. 웨이퍼의 평탄도에 영향을 주는 일 없이 그리고 가공 대미지를 최소한으로 할 수 있는 상태에서 산화 실리콘을 포함하는 그로운-인 결함 영역을 제거할 수 있는 방법이면, 어느 방법도 적용 가능하다. 기계 가공으로서는, 연삭 가공, 연마 가공 등을 채용할 수 있지만, 가공 대미지를 최소한으로 하는 관점에서는 연마 가공을 채용하는 것이 바람직하다. 또한, 화학 반응으로서는, 산 에칭, 알칼리 에칭 등을 채용할 수 있지만, 웨이퍼의 평탄도를 유지하고 그리고 표면 거칠기를 저하시키지 않는 에칭 방법, 예를 들면, 알칼리 에칭의 에칭 정도(depth for etching)를 산 에칭의 에칭 정도보다도 크게 취하여, 알칼리 에칭 후에 산 에칭을 행하는 방법을 채용하는 것이 바람직하다.
본 발명의 실리콘 웨이퍼의 제조 방법에 있어서, 실리콘 웨이퍼의 두께 방향 전역에서, 산화 실리콘을 포함하는 그로운-인 결함의 밀도를 1×106개/㎤ 이하로 저감하는 것이 바람직하다. 이에 따라, 당해 그로운-인 결함의 디바이스 특성에 미치는 악영향을 저감시킬 수 있어, 디바이스의 수율이 대폭으로 향상된다.
상기 그로운-인 결함 밀도를 저감시키는 두께 범위는, 실리콘 웨이퍼의 두께 방향 전역이 아니라, 웨이퍼의 표면으로부터 깊이 방향으로 10㎛까지의 범위 내로 해도 좋다. 이 범위 내에 있어서 상기 산화 실리콘을 포함하는 그로운-인 결함의 밀도를 1×106개/㎤ 이하로 저감함으로써, 통상, 디바이스 활성 영역으로서 사용되는 깊이 범위에 대해서는 상기 그로운-인 결함의 디바이스 특성에 대한 악영향을 저감시켜, 소재로서의 신뢰성을 확보할 수 있다.
본 발명의 실리콘 웨이퍼의 제조 방법에 있어서, 산화성 분위기 중에서 행하는 RTP 처리 전의 실리콘 웨이퍼의 격자간 산소 농도를 8×1017∼20×1017atoms/㎤로 하는 것이 바람직하다.
격자간 산소 농도를 8×1017atoms/㎤ 이상으로 하는 것은, 당해 산소 농도가 이것보다도 낮은 경우는, 웨이퍼 그 자체의 기계적 강도가 저하되어 버려 RTP 처리시에 웨이퍼에 슬립 전위 등이 발생할 우려가 있기 때문이다. 또한, V/G를 제어하여 COP 및 전위 클러스터를 포함하지 않는 무결함 영역으로 이루어지는 실리콘 단결정 잉곳을 인상하는 경우의 V/G의 제어폭이 좁아진다.
격자간 산소 농도를 20×1017atoms/㎤ 이하로 하는 것은, 당해 산소 농도가 이것보다도 높은 경우, 실리콘의 융점 이상의 고온으로 열처리하지 않으면, 산화 실리콘을 포함하는 그로운-인 결함이 소멸되지 않아, 실시가 불가능하기 때문이다.
본 발명의 실리콘 웨이퍼의 제조 방법에 있어서, 산화성 분위기 중에서 행하는 RTP 처리 전(前)의 실리콘 웨이퍼의 격자간 산소 농도의 상한을 낮추어, 8×1017∼14×1017atoms/㎤로 하는 것이, 산화 실리콘을 포함하는 그로운-인 결함을 확실하게 소멸시키는 관점에서 보다 바람직하다. 산소 농도가 14×1017atoms/㎤보다도 높은 경우는, OSF가 링 형상으로 현재화될 우려가 있기 때문이다.
이상 기술한 본 발명의 실리콘 웨이퍼의 제조 방법으로 제조된 실리콘 웨이퍼에 대하여, 웨이퍼의 벌크부에 산소 석출물(BMD)을 석출시키는 열처리를 행하는 것으로 하면, 웨이퍼 표층부에 무결함 영역을 가지며, 웨이퍼 벌크부에 BMD가 형성된 실리콘 웨이퍼가 얻어진다.
본 발명의 실리콘 웨이퍼의 제조 방법에 의하면, COP나 전위 클러스터가 포함되지 않으며, 또한, 애즈-그로운 상태에서는 현재화되지 않는, OSF핵이나 PV 영역에 존재하는 산소 석출핵과 같은 산화 실리콘을 포함하는 그로운-인 결함이 소멸 또는 저감된 실리콘 웨이퍼를 제조할 수 있다.
본 발명의 실리콘 웨이퍼는, CZ법에 의해 육성된 실리콘 단결정 잉곳으로부터 잘라낸 실리콘 웨이퍼로서, COP나 전위 클러스터가 포함되지 않으며, 또한, 산화 실리콘을 포함하는 그로운-인 결함이 저감되어 있는 것을 특징으로 하고 있다. 이 웨이퍼는, 전술의 본 발명의 실리콘 웨이퍼의 제조 방법에 의해 제조할 수 있다.
상기 실리콘 단결정 잉곳으로부터 잘라낸 실리콘 웨이퍼가 COP 및 전위 클러스터를 포함하지 않는 무결함 영역으로 이루어지는 실리콘 웨이퍼이면, 본 발명의 실리콘 웨이퍼는 산화 실리콘을 포함하는 그로운-인 결함을 포함하여 결정 결함이 극히 적어, 바람직하다.
본 발명의 실리콘 웨이퍼는, 실리콘 웨이퍼의 두께 방향 전역에서, 산화 실리콘을 포함하는 그로운-인 결함의 밀도가 1×106개/㎤ 이하인 것이 바람직하다. 이 웨이퍼는, 두께 방향 전역에서 그로운-인 결함이 크게 저감되어 있기 때문에, 디바이스 특성에 미치는 악영향은 적으며, 디바이스 활성 영역이 통상보다도 깊은 경우에 있어서도 충분히 대응할 수 있다. 웨이퍼의 두께 방향 전역이 아니라, 웨이퍼의 표면으로부터 깊이 방향으로 10㎛까지의 범위 내에 있어서 상기 산화 실리콘을 포함하는 그로운-인 결함의 밀도가 1×106개/㎤ 이하이면, 통상, 디바이스 활성 영역으로서 사용되는 깊이 범위에서 상기 그로운-인 결함이 크게 저감되어 있기 때문에, 디바이스 특성으로의 악영향은 적다.
또한, 본 발명의 실리콘 웨이퍼는, 실리콘 웨이퍼의 격자간 산소 농도가 8×1017∼20×1017atoms/㎤인 것이 바람직하다. 이 웨이퍼는, 산화 실리콘을 포함하는 그로운-인 결함이 저감되어 있고, 그리고 기계적 강도가 우수하다. 또한, 이 실리콘 웨이퍼는 충분한 산소 농도를 갖고 있기 때문에, 디바이스 공정에 있어서 DZ-IG 처리가 행해진 경우에는, 웨이퍼 표층부에 무결함 영역이 형성되고, 벌크부에는 게터링 사이트로서 기능하는 BMD가 형성되게 되어, 디바이스의 기재로서 매우 적합하게 사용할 수 있다. 또한, 본 발명의 실리콘 웨이퍼는, 산소 농도가 8×1017∼14×1017atoms/㎤인 것이, 보다 바람직하다. 이 웨이퍼는, 전술한 바와 같이, OSF가 링 형상으로 현재화될 우려가 없어, 소재로서의 신뢰성에 있어서 한층 우수하다.
(실시예)
무결함 영역으로 이루어지는 웨이퍼를 사용하여 산화성 분위기 중에서의 RTP 처리를 행하고, 처리 후의 웨이퍼에 대해서 산화 실리콘을 포함하는 그로운-인 결함의 밀도를 조사했다. 또한, 비교를 위해, RTP 처리를 Ar 가스 분위기 중에서 행한 경우 및 RTP 처리를 행하지 않은 경우에 대해서도, 동일한 조사를 실시했다.
조사에 이용한 웨이퍼는, CZ법에 의해 육성한 COP 및 전위 클러스터를 포함하지 않는 무결함 영역으로 이루어지는 실리콘 단결정 잉곳으로부터 잘라낸 웨이퍼로서, 격자간 산소 농도가 12.0×1017atoms/㎤(웨이퍼 수준 1) 또는 9.1×1017atoms/㎤(웨이퍼 수준 2)의 2종류의 웨이퍼를 사용했다.
RTP 처리에는 램프 어닐로를 사용하고, 로 내를 산소 100％ 분위기, 또는 Ar 100％ 분위기(비교예)로 했다. 처리 온도 및 시간은, 모두 1250℃에서 10초간으로 했다.
RTP 처리 후의 웨이퍼 표층부 근방에는 산화 실리콘을 포함하는 그로운-인 결함이 잔존하기 때문에, 이 산화 실리콘을 포함하는 그로운-인 결함 영역을 제거할 필요가 있다. 그래서, 실시예, 비교예 모두, 웨이퍼의 표면으로부터 양면을 10㎛(편면을 5㎛씩) 경면 연마함으로써, 산화 실리콘을 포함하는 그로운-인 결함 영역을 제거했다.
산화 실리콘을 포함하는 그로운-인 결함의 밀도의 조사는, 다음과 같이 하여 행했다. 즉, RTP 처리 후에 웨이퍼 표층부 근방의 산화 실리콘을 포함하는 그로운-인 결함 영역을 경면 연마로 제거한 웨이퍼를, 반응성 이온 에칭 장치 내로 장입(裝入)하여, HBr/Cl2/He＋O2 혼합 가스 분위기 중에서, Si/SiO2의 선택비가 100 이상이 되도록 설정하여 약 5㎛의 에칭을 행했다. 반응성 이온 에칭 후의 샘플을 불산 수용액으로 세정하여 반응성 이온 에칭시에 부착된 반응 생성물을 제거하고, 에칭된 면을 광학 현미경으로 관찰하여, 산화 실리콘을 포함하는 그로운-인 결함의 밀도를 산출했다.
조사 결과를 표 1에 나타낸다.
Figure pat00001
표 1에서 분명한 바와 같이, RTP 처리를 Ar 가스 분위기 중에서 행한 경우(비교예 1) 및 RTP 처리를 행하지 않은 경우(비교예 2), 산화 실리콘을 포함하는 그로운-인 결함의 밀도는, 1×107∼8×107개/㎤의 범위였지만, 산화성 분위기 중에서의 RTP 처리를 행함으로써, 9×105개/㎤ 이하까지 크게 저하되었다. 또한, 산소 농도가 다른 웨이퍼 수준 1과 웨이퍼 수준 2를 비교하면, 산소 농도가 낮은 웨이퍼 수준 2 쪽이 산화 실리콘을 포함하는 그로운-인 결함의 밀도가 낮았다.
상기 조사에 의해, 산화 실리콘을 포함하는 그로운-인 결함이 포함되는 웨이퍼에 대하여 산화성 분위기 중에서의 RTP 처리를 행함으로써, 당해 그로운-인 결함을 크게 저감시킬 수 있는 것을 확인할 수 있었다.
본 발명의 실리콘 웨이퍼의 제조 방법에 의하면, COP나 전위 클러스터가 포함되지 않으며, 특히, 애즈-그로운 상태에서는 현재화되지 않는, OSF 영역에 존재하는 판 형상 산소 석출물(OSF핵)이나 PV 영역에 존재하는 산소 석출핵과 같은 산화 실리콘을 포함하는 그로운-인 결함을 현저하게 저감시킨 실리콘 웨이퍼를 제조할 수 있다.
이 방법에 의해 제조된 본 발명의 실리콘 웨이퍼는, 산화 실리콘을 포함하는 그로운-인 결함이 극히 적기 때문에, 반도체 디바이스의 기판으로서 사용한 경우에, 디바이스의 특성 불량 등의 악영향을 미칠 우려가 없어, 디바이스의 기판 등으로 매우 적합하다.
따라서, 본 발명은, 실리콘 웨이퍼 및 반도체 디바이스의 제조에 있어서 널리 이용할 수 있다.
1 : 챔버
2 : 지지축
3 : 그래파이트 서셉터
4 : 석영 도가니
5 : 히터
6 : 단열재
7 : 시드 척
8 : 인상 와이어
9 : 실리콘 단결정 잉곳
10 : 실리콘 융액
11 : 열차폐 부재
12 : 가스 도입구
13 : 가스 배출구

Claims (27)

  1. 초크랄스키법에 의해 실리콘 단결정 잉곳을 육성하는 육성 공정과,
    상기 실리콘 단결정 잉곳으로부터 실리콘 웨이퍼를 잘라내는 절출 공정과,
    상기 실리콘 웨이퍼에 대하여, 산화성 분위기 중에서 1250℃ 이상, 10초 이상의 RTP 처리를 행하는 열처리 공정과,
    상기 RTP 처리 후의 웨이퍼의 표층부 근방의 산화 실리콘을 포함하는 그로운-인 결함 영역을 제거하는 공정
    을 갖는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  2. 제1항에 있어서,
    상기 육성 공정에 있어서, COP 및 전위 클러스터를 포함하지 않는 실리콘 단결정 잉곳을 육성하는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  3. 제1항에 있어서,
    실리콘 웨이퍼의 두께 방향 전역에 있어서, 산화 실리콘을 포함하는 그로운-인 결함의 밀도를 1×106개/㎤ 이하로 저감하는 것을 특징으로 하는 실리콘 웨이퍼 의 제조 방법.
  4. 제2항에 있어서,
    실리콘 웨이퍼의 두께 방향 전역에 있어서, 산화 실리콘을 포함하는 그로운-인 결함의 밀도를 1×106개/㎤ 이하로 저감하는 것을 특징으로 하는 실리콘 웨이퍼 의 제조 방법.
  5. 제1항에 있어서,
    실리콘 웨이퍼의 표면으로부터 깊이 방향으로 10㎛까지의 범위 내에 있어서, 산화 실리콘을 포함하는 그로운-인 결함의 밀도를 1×106개/㎤ 이하로 저감하는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  6. 제2항에 있어서,
    실리콘 웨이퍼의 표면으로부터 깊이 방향으로 10㎛까지의 범위 내에 있어서, 산화 실리콘을 포함하는 그로운-인 결함의 밀도를 1×106개/㎤ 이하로 저감하는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 산화성 분위기 중에서 행하는 RTP 처리 전의 실리콘 웨이퍼의 격자간 산소 농도를 8×1017∼20×1017atoms/㎤로 하는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  8. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 산화성 분위기 중에서 행하는 RTP 처리 전의 실리콘 웨이퍼의 격자간 산소 농도를 8×1017∼14×1017atoms/㎤로 하는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  9. 초크랄스키법에 의해 육성된 실리콘 단결정 잉곳으로부터 잘라낸 실리콘 웨이퍼로서,
    산화 실리콘을 포함하는 그로운-인 결함이 저감되어 있는 것을 특징으로 하는 실리콘 웨이퍼.
  10. 제9항에 있어서,
    상기 실리콘 단결정 잉곳으로부터 잘라낸 실리콘 웨이퍼가, COP 및 전위 클러스터를 포함하지 않는 실리콘 웨이퍼인 것을 특징으로 하는 실리콘 웨이퍼.
  11. 제9항에 있어서,
    실리콘 웨이퍼의 두께 방향 전역에 있어서, 산화 실리콘을 포함하는 그로운-인 결함의 밀도가 1×106개/㎤ 이하인 것을 특징으로 하는 실리콘 웨이퍼.
  12. 제10항에 있어서,
    실리콘 웨이퍼의 두께 방향 전역에 있어서, 산화 실리콘을 포함하는 그로운-인 결함의 밀도가 1×106개/㎤ 이하인 것을 특징으로 하는 실리콘 웨이퍼.
  13. 제9항에 있어서,
    실리콘 웨이퍼의 표면으로부터 깊이 방향으로 10㎛까지의 범위 내에 있어서, 산화 실리콘을 포함하는 그로운-인 결함의 밀도가 1×106개/㎤ 이하인 것을 특징으로 하는 실리콘 웨이퍼.
  14. 제10항에 있어서,
    실리콘 웨이퍼의 표면으로부터 깊이 방향으로 10㎛까지의 범위 내에 있어서, 산화 실리콘을 포함하는 그로운-인 결함의 밀도가 1×106개/㎤ 이하인 것을 특징으로 하는 실리콘 웨이퍼.
  15. 제9항에 있어서,
    실리콘 웨이퍼의 격자간 산소 농도가 8×1017∼20×1017atoms/㎤인 것을 특징으로 하는 실리콘 웨이퍼.
  16. 제10항에 있어서,
    실리콘 웨이퍼의 격자간 산소 농도가 8×1017∼20×1017atoms/㎤인 것을 특징으로 하는 실리콘 웨이퍼.
  17. 제11항에 있어서,
    실리콘 웨이퍼의 격자간 산소 농도가 8×1017∼20×1017atoms/㎤인 것을 특징으로 하는 실리콘 웨이퍼.
  18. 제12항에 있어서,
    실리콘 웨이퍼의 격자간 산소 농도가 8×1017∼20×1017atoms/㎤인 것을 특징으로 하는 실리콘 웨이퍼.
  19. 제13항에 있어서,
    실리콘 웨이퍼의 격자간 산소 농도가 8×1017∼20×1017atoms/㎤인 것을 특징으로 하는 실리콘 웨이퍼.
  20. 제14항에 있어서,
    실리콘 웨이퍼의 격자간 산소 농도가 8×1017∼20×1017atoms/㎤인 것을 특징으로 하는 실리콘 웨이퍼.
  21. 제9항에 있어서,
    실리콘 웨이퍼의 격자간 산소 농도가 8×1017∼14×1017atoms/㎤인 것을 특징으로 하는 실리콘 웨이퍼.
  22. 제10항에 있어서,
    실리콘 웨이퍼의 격자간 산소 농도가 8×1017∼14×1017atoms/㎤인 것을 특징으로 하는 실리콘 웨이퍼.
  23. 제11항에 있어서,
    실리콘 웨이퍼의 격자간 산소 농도가 8×1017∼14×1017atoms/㎤인 것을 특징으로 하는 실리콘 웨이퍼.
  24. 제12항에 있어서,
    실리콘 웨이퍼의 격자간 산소 농도가 8×1017∼14×1017atoms/㎤인 것을 특징으로 하는 실리콘 웨이퍼.
  25. 제13항에 있어서,
    실리콘 웨이퍼의 격자간 산소 농도가 8×1017∼14×1017atoms/㎤인 것을 특징으로 하는 실리콘 웨이퍼.
  26. 제14항에 있어서,
    실리콘 웨이퍼의 격자간 산소 농도가 8×1017∼14×1017atoms/㎤인 것을 특징으로 하는 실리콘 웨이퍼.
  27. 제9항 내지 제26항 중 어느 한 항에 있어서,
    실리콘 웨이퍼의 벌크부에 산소 석출물이 형성되어 있는 것을 특징으로 하는 실리콘 웨이퍼.
KR1020100036779A 2009-05-15 2010-04-21 실리콘 웨이퍼 및 그 제조 방법 KR101102336B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009118533A JP5515406B2 (ja) 2009-05-15 2009-05-15 シリコンウェーハおよびその製造方法
JPJP-P-2009-118533 2009-05-15

Publications (2)

Publication Number Publication Date
KR20100123603A true KR20100123603A (ko) 2010-11-24
KR101102336B1 KR101102336B1 (ko) 2012-01-03

Family

ID=43068658

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100036779A KR101102336B1 (ko) 2009-05-15 2010-04-21 실리콘 웨이퍼 및 그 제조 방법

Country Status (3)

Country Link
US (1) US8231852B2 (ko)
JP (1) JP5515406B2 (ko)
KR (1) KR101102336B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160097200A (ko) * 2013-12-10 2016-08-17 신에쯔 한도타이 가부시키가이샤 실리콘 단결정 기판의 결함 농도 평가 방법
WO2017003203A1 (ko) * 2015-07-01 2017-01-05 주식회사 엘지실트론 웨이퍼 및 웨이퍼 결함 분석 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102605433A (zh) * 2012-01-09 2012-07-25 浙江大学 一种消除掺氮直拉单晶硅片中原生氧沉淀的方法
JP5776669B2 (ja) * 2012-11-13 2015-09-09 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6268948B2 (ja) * 2013-11-07 2018-01-31 富士電機株式会社 Ｍｏｓ型半導体装置の製造方法
JP6115651B2 (ja) * 2014-01-14 2017-04-19 株式会社Sumco シリコンウェーハの製造方法
JP6427894B2 (ja) * 2014-02-21 2018-11-28 株式会社Sumco エピタキシャルウェーハの製造方法
DE112015002599T5 (de) 2014-06-02 2017-04-06 Sumco Corporation Silicium-Wafer und Verfahren zu dessen Herstellung
JP6241381B2 (ja) * 2014-07-09 2017-12-06 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP6317700B2 (ja) * 2015-04-01 2018-04-25 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
CN106601874B (zh) * 2016-12-16 2018-05-11 浙江晶科能源有限公司 一种双面电池边缘隔离的方法
KR102037748B1 (ko) * 2017-12-06 2019-11-29 에스케이실트론 주식회사 웨이퍼의 결함 영역을 평가하는 방법
CN110389108A (zh) * 2019-08-16 2019-10-29 西安奕斯伟硅片技术有限公司 一种单晶硅缺陷区域的检测方法及装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3711199B2 (ja) * 1998-07-07 2005-10-26 信越半導体株式会社 シリコン基板の熱処理方法
US6336968B1 (en) * 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
US6436846B1 (en) * 1998-09-03 2002-08-20 Siemens Aktiengesellscharft Combined preanneal/oxidation step using rapid thermal processing
KR100560952B1 (ko) * 1999-06-30 2006-03-14 주식회사 하이닉스반도체 웨이퍼 표면 처리 방법
JP4131077B2 (ja) * 2000-06-30 2008-08-13 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
US6743495B2 (en) * 2001-03-30 2004-06-01 Memc Electronic Materials, Inc. Thermal annealing process for producing silicon wafers with improved surface characteristics
TWI256076B (en) * 2001-04-11 2006-06-01 Memc Electronic Materials Control of thermal donor formation in high resistivity CZ silicon
DE10205084B4 (de) * 2002-02-07 2008-10-16 Siltronic Ag Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe
JP2007235153A (ja) * 2002-04-26 2007-09-13 Sumco Corp 高抵抗シリコンウエーハ及びその製造方法
JP4605626B2 (ja) * 2002-09-19 2011-01-05 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコンウェーハの製造方法
KR20040058940A (ko) * 2002-12-27 2004-07-05 주식회사 하이닉스반도체 웨이퍼의 결함 제거 방법
DE10336271B4 (de) * 2003-08-07 2008-02-07 Siltronic Ag Siliciumscheibe und Verfahren zu deren Herstellung
JP5188673B2 (ja) 2005-06-09 2013-04-24 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
JP5167654B2 (ja) * 2007-02-26 2013-03-21 信越半導体株式会社 シリコン単結晶ウエーハの製造方法
US20080292523A1 (en) * 2007-05-23 2008-11-27 Sumco Corporation Silicon single crystal wafer and the production method
US8476149B2 (en) * 2008-07-31 2013-07-02 Global Wafers Japan Co., Ltd. Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160097200A (ko) * 2013-12-10 2016-08-17 신에쯔 한도타이 가부시키가이샤 실리콘 단결정 기판의 결함 농도 평가 방법
WO2017003203A1 (ko) * 2015-07-01 2017-01-05 주식회사 엘지실트론 웨이퍼 및 웨이퍼 결함 분석 방법
US10325823B2 (en) 2015-07-01 2019-06-18 Sk Siltron Co., Ltd. Wafer and wafer defect analysis method
US10541181B2 (en) 2015-07-01 2020-01-21 Sk Siltron Co., Ltd. Wafer and wafer defect analysis method

Also Published As

Publication number Publication date
US8231852B2 (en) 2012-07-31
KR101102336B1 (ko) 2012-01-03
JP5515406B2 (ja) 2014-06-11
US20100290971A1 (en) 2010-11-18
JP2010267846A (ja) 2010-11-25

Similar Documents

Publication Publication Date Title
KR101102336B1 (ko) 실리콘 웨이퍼 및 그 제조 방법
KR101076493B1 (ko) 실리콘 웨이퍼의 제조방법
KR100758088B1 (ko) 실리콘 웨이퍼의 열처리 방법
KR20100014191A (ko) 실리콘 웨이퍼, 실리콘 웨이퍼의 제조방법, 및 실리콘 웨이퍼의 열처리 방법
KR100461893B1 (ko) 실리콘 웨이퍼 및 이것에 사용되는 실리콘 단결정의제조방법
WO2010119614A1 (ja) アニールウエーハおよびアニールウエーハの製造方法ならびにデバイスの製造方法
KR101684873B1 (ko) 실리콘 기판의 제조 방법 및 실리콘 기판
CN107210223B (zh) 硅晶圆的制造方法
KR101020436B1 (ko) 실리콘 단결정 웨이퍼 및 그 제조 방법
JP2010040587A (ja) シリコンウェーハの製造方法
KR100971163B1 (ko) 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법
KR101822479B1 (ko) 실리콘 웨이퍼의 제조 방법
JP5542383B2 (ja) シリコンウェーハの熱処理方法
KR20140021543A (ko) 실리콘 기판의 제조방법 및 실리콘 기판
JP2003297839A (ja) シリコンウエーハの熱処理方法
JPH10326790A (ja) シリコンウエーハの熱処理方法およびシリコンウエーハ
JP5262021B2 (ja) シリコンウェーハ及びその製造方法
JP4857517B2 (ja) アニールウエーハ及びアニールウエーハの製造方法
KR20170026386A (ko) 실리콘 단결정 웨이퍼의 열처리방법
KR20130033985A (ko) 실리콘 웨이퍼의 열처리 방법
JP3452042B2 (ja) シリコンウェーハの製造方法
JP3855527B2 (ja) シリコンウェーハの熱処理方法
KR102109551B1 (ko) 실리콘 웨이퍼의 제조 방법
JP2002134513A (ja) シリコンウェーハの熱処理方法
JP2005272239A (ja) シリコン単結晶基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141219

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151218

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161216

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181220

Year of fee payment: 8