KR20100094408A - 반도체 디바이스의 제조 방법 및 기판 처리 장치 - Google Patents

반도체 디바이스의 제조 방법 및 기판 처리 장치 Download PDF

Info

Publication number
KR20100094408A
KR20100094408A KR1020100014266A KR20100014266A KR20100094408A KR 20100094408 A KR20100094408 A KR 20100094408A KR 1020100014266 A KR1020100014266 A KR 1020100014266A KR 20100014266 A KR20100014266 A KR 20100014266A KR 20100094408 A KR20100094408 A KR 20100094408A
Authority
KR
South Korea
Prior art keywords
gas
catalyst
substrate
processing chamber
semiconductor device
Prior art date
Application number
KR1020100014266A
Other languages
English (en)
Other versions
KR101063854B1 (ko
Inventor
노리카즈 미즈노
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20100094408A publication Critical patent/KR20100094408A/ko
Application granted granted Critical
Publication of KR101063854B1 publication Critical patent/KR101063854B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명에 따르면, 실용적인 성막 속도를 가지면서 저온에서 기판 상에 박막을 형성하는 것이 가능하다. 본 발명은 원료 가스에 기판을 노출하는 원료 가스 폭로 공정과, 전기 음성도가 다른 원자를 갖는 산화 가스 혹은 질화 가스 중 어느 하나인 개질 가스에 기판을 노출하는 개질 가스 폭로 공정과, 촉매에 기판을 노출하는 촉매 폭로 공정을 수행함으로써, 기판의 표면에 산화막 혹은 질화막을 형성하는 반도체 디바이스의 제조 방법으로서, 촉매 폭로 공정에서는 산해리 정수 pKa가 5∼7인 촉매(단, 피리딘을 제외함)를 이용하는 반도체 디바이스의 제조 방법을 제공한다.

Description

반도체 디바이스의 제조 방법 및 기판 처리 장치{SEMICONDUCTOR DEVICE MANUFACTURING METHOD AND SUBSTRATE PROCESSING APPARATUS}
본 발명은 반도체 디바이스의 제조 방법 및 기판 처리 장치에 관한 것으로서, 특히 저온에서 기판에 처리를 수행하기 위해 유효한 기술에 관한 것이다.
기판에 원하는 막을 형성하는 경우, 형성하는 막을 구성하는 복수의 원소를 포함하는 복수 종류의 원료를, 처리실 내에 재치(載置)된 기판으로 동시에 공급하는 CVD(Chemical　Vapor　Deposition)법이나, 교대로 공급하는 ALD(Atomic　Layer　Deposition)법 등을 이용할 수 있다(예를 들면, 특허 문헌 1을 참조). 그러나 이 성막 방법에서는 실용적인 성장 속도를 얻기 위해서는 700℃ 정도의 고온 환경에서 성막을 수행할 필요가 있는데, 고온에서 처리를 수행하면 불순물이 재확산되어버릴 우려가 있어, 최근에는 처리 온도의 저온화가 요구되고 있다.
일본특허공개공보제2006-66587호공보
처리의 저온화를 달성하는 수단으로서는, 촉매를 이용하는 것을 생각할 수 있다. 촉매는, 기판 상에서 원료 가스의 활성화 에너지를 낮추도록 작용하기 때문에, 처리 온도를 더욱 저하시키는 것이 가능하게 된다. 촉매를 이용하여 막을 형성하는 예로서는, 미국 특허 제6,090,442호 공보, 일본 특허 공개 제2004－40110호 공보, 일본 특허 공개 2008－141191호 공보를 들 수 있다. 그러나, 이들 특허 문헌에서는 촉매로서 피리딘(pyridine)(C5H5N)을 선택하는 예에 대해 기재되어 있는데, 피리딘은 대기 오염 등의 환경 오염을 발생시키기 때문에 사용하는 것이 법으로 규제되어 있다.
따라서, 본 발명의 주된 목적은, 상기 문제를 해결하고, 저온에서 기판 상에 박막을 형성하는 반도체 디바이스의 제조 방법, 그 막을 구비한 반도체 디바이스 및 기판 처리 장치를 제공하는 것이다.
상기 과제를 해결하기 위해 본 발명의 한 형태에 의하면, 원료 가스에 기판을 노출하는 원료 가스 폭로(暴露) 공정과, 전기 음성도가 다른 원자를 갖는 산화 가스 혹은 질화 가스 중 어느 한 쪽인 개질(改質) 가스에 기판을 노출하는 개질 가스 폭로 공정과, 촉매에 기판을 노출하는 촉매 폭로 공정을 수행함으로써, 기판의 표면에 산화막 혹은 질화막을 형성하는 반도체 디바이스의 제조 방법으로서, 촉매 폭로 공정에서는 산해리(酸解離) 정수 pKa가 5∼7인 촉매(단, 피리딘을 제외함)를 이용하는 반도체 디바이스의 제조 방법이 제공된다.
본 발명의 다른 형태에 의하면, 처리실 내에 재치된 기판을 원료 가스에 노출하는 원료 가스 폭로 공정과, 처리실 내에 재치된 기판을 산화 가스 혹은 질화 가스 중 어느 한 쪽으로서, 전기 음성도가 다른 원자를 갖는 개질 가스에 노출하는 개질 가스 폭로 공정과, 처리실 내에 재치된 기판을 촉매에 노출하는 촉매 폭로 공정을 갖고, 기판을 가열하면서 각 공정을 수행함으로써 기판의 표면에 산화막 혹은 질화막을 형성하는 반도체 디바이스의 제조 방법으로서, 촉매 폭로 공정에 있어서의 처리실 내의 압력을, 그 촉매에 노출된 기판의 표면 온도에 있어서 원료 가스와 촉매의 반응에 의해 생성되는 부생성물이 기판의 표면으로부터 승화(昇華)하기 위한 증기압보다 낮게 설정함과 동시에, 승화한 부생성물을 처리실 외부에 배출하는 부생성물 배출 공정을 갖는 반도체 디바이스의 제조 방법이 제공된다.
본 발명의 다른 형태에 의하면, 기판을 수용하는 처리실과, 처리실 내에 원료 가스를 공급하는 제1 가스 공급계와, 처리실 내에 전기 음성도가 다른 원자를 갖는 산화 가스 혹은 질화 가스 중 적어도 한 쪽을 공급하는 제2 가스 공급계와, 처리실 내에 산해리 정수 pKa가 약 5∼7인 촉매(단, 피리딘을 제외함)를 공급하는 제3 가스 공급계와, 제1 가스 공급계, 제2 가스 공급계, 제3 가스 공급계를 제어하는 제어부를 갖고, 제어부는, 제1 가스 공급계, 제2 가스 공급계, 제3 가스 공급계를 제어하여, 기판의 표면을 원료 가스 및 촉매를 포함하는 혼합물에 노출하고, 그 후, 그 표면을 산화 가스 혹은 질화 가스 중 적어도 한 쪽 및 촉매를 포함하는 혼합물에 노출함으로써 기판의 표면에 산화막 혹은 질화막을 형성하는 기판 처리 장치가 제공된다.
본 발명의 다른 형태에 의하면, 원료 가스에 기판을 노출하는 원료 가스 폭로 공정과, 전기 음성도가 다른 원자를 갖는 산화 가스 혹은 질화 가스 중 어느 한 쪽인 개질 가스에 기판을 노출하는 개질 가스 폭로 공정과, 산해리 정수 pKa가 5∼7인 촉매(단, 피리딘을 제외함)에 기판을 노출하는 촉매 폭로 공정을 수행함으로써 기판의 표면에 형성된 산화막 혹은 질화막을 갖는 반도체 디바이스가 제공된다.
본 발명의 한 형태에 의하면, 처리실 내에 재치된 기판을 원료 가스 및 촉매에 노출하는 제1 공정과, 잔류하는 원료 가스 및 촉매를 제거하는 제2 공정과, 기판을 전기 음성도가 다른 원자를 갖는 산화 가스 혹은 질화 가스 중 어느 한 쪽인 개질 가스 및 촉매에 노출하는 제3 공정과, 잔류하는 개질 가스 및 촉매를 제거하는 제4 공정을 차례로 수행함으로써 기판의 표면에 산화막 혹은 질화막을 형성하고, 제2 공정 및 제4 공정에서는 산해리 정수 pKa가 5∼7인 촉매(단, 피리딘을 제외함)를 이용하는 반도체 디바이스의 제조 방법이 제공된다.
본 발명에 의하면, 처리실 내에 재치된 기판에, 원료 가스와, 산화 가스 혹은 질화 가스 중 어느 한 쪽과, 촉매를 노출하고, 각 기판의 표면에 산화막 혹은 질화막을 형성할 때, 이용하는 촉매를 산해리 정수 pKa(5∼7 전후)에 따라 선정함으로써, 저온에서 기판 상에 박막을 형성할 수 있다.
도 1은 본 발명의 일 실시 형태에서 적합하게 이용되는 기판 처리 장치의 개략적인 구성을 나타내는 투시사시도이다.
도 2는 본 발명의 일 실시 형태에서 적합하게 이용되는 처리로(處理爐)의 일례와 그에 부수(付隨)하는 부재의 개략 구성도로서, 특히 처리로 부분을 종단면으로 나타내는 도면이다.
도 3은 본 발명의 일 실시 형태에서 적합하게 이용되는 도 2에 나타내는 처리로의 A－A선 단면도이다.
도 4는 촉매로서 NH3을 이용한 경우의 실리콘 산화막의 성막 온도에 대한 성막 속도를 나타내는 도면이다.
도 5는 제1 실시 형태에 있어서의 실리콘 산화막의 성막 시퀀스를 나타내는 도면이다.
도 6a 및 6b는 제1 실시 형태에 있어서의 실리콘 산화막의 성막 모델을 나타내는 도면이다.
도 7은 제1 실시 형태에 있어서의 성막 시퀀스의 압력 변화를 나타내는 도면이다.
도 8은 NH3 및 NH3에 가까운 pKa를 갖는 촉매의 구조도이다.
도 9는 NH4Cl의 증기압 곡선을 나타내는 도면이다.
도 10은 제2 실시 형태에 있어서의 실리콘 산화막의 성막 시퀀스를 나타내는 도면이다.
도 11은 SiCl4 및 피리딘의 공급 시간과 막두께의 관계를 나타내는 도면이다.
도 12는 일정량의 SiCl4를 공급하면서, 피리딘의 공급량을 변동시켰을 때 얻어진 막두께를 나타내는 도면이다.
도 13은 H2O 및 피리딘의 공급 시간과 막두께의 관계를 나타내는 도면이다.
도 14는 일정량의 H2O를 공급하면서, 피리딘의 공급량을 변동시켰을 때 얻어진 막두께를 나타내는 도면이다.
도 15는 제2 실시 형태에 있어서의 실리콘 산화막의 성막 모델을 나타내는 도면이다.
도 16은 웨이퍼 상에 있어서의 파티클 수를 비교한 도면이다.
도 17은 피리딘염의 증기압 곡선을 나타내는 도면이다.
도 18은 성막 속도를 비교한 도면이다.
도 19는 5∼7의 pKa를 갖는 촉매의 구조도이다.
도 20은 큰 pKa를 갖는 촉매의 구조도이다.
도 21은 작은 pKa를 갖는 촉매의 구조도이다.
도 22는 제4 실시 형태에 있어서의 실리콘 산화막의 성막 모델을 나타내는 도면이다.
도 23은 촉매로서 피리딘을 이용한 경우의 처리 온도에 의해 파티클 수를 비교한 도면이다.
사용 가능한 촉매의 종류로서는 여러 가지가 있는데, 발명자 등은 산(酸)의 강도를 정량적으로 나타내기 위한 지표인 산해리 정수(pKa)에 따라 이용하는 촉매를 선정하는 것을 생각했다. 산으로부터 수소 이온이 방출되는 해리 반응을 생각하고, 그 평형 정수 Ka 또는 그 부(負)의 상용대수(常用對數) pKa에 의해 표시되는데, 본 발명에 있어서는 부의 상용대수 pKa로 통일하여 표기한다. 한편, pKa가 작을수록 강한 산인 것을 나타낸다.
예를 들면, 촉매의 일례로서 NH3(암모니아)를 들 수 있다. NH3를 이용하는 이유는, NH3 분자 중의 N(질소) 원자의 고립 전자쌍이 H(수소) 원자를 끌어당기는 작용을 갖기 때문이다. 이 H를 끌어당기는 힘이 산해리 정수(pKa)로서, NH3의 경우는 약 11이다. pKa가 클수록 H를 끌어당기는 힘이 강하다.
본 발명은, 발명자 등이 얻은 이러한 지견에 근거하여 이루어진 것이다. 이하, 본 발명의 일 실시 형태인 제1 실시 형태에 대하여 도면을 참조하면서 설명한다.
<장치 전체 구성>
본 발명을 실시하기 위한 형태에 있어서, 기판 처리 장치는, 일례로서, 반도체 장치(IC)의 제조 방법에 있어서의 처리 공정을 실시하는 반도체 제조 장치로서 구성되어 있다. 한편, 이하의 설명에서는, 기판 처리 장치로서 기판에 산화, 확산 처리나 CVD 처리 등을 수행하는 종형(縱型)의 장치를 적용한 경우에 대해 설명한다. 도 1은, 본 발명의 일 실시 형태에서 적합하게 이용되는 기판 처리 장치의 개략적인 구성을 나타내는 투시사시도이다. 한편, 본 발명은, 본 실시 형태에 따른 기판 처리 장치에 한정하지 않고, 매엽식(枚葉式), Hot　Wall형, Cold　Wall형의 처리로를 갖는 기판 처리 장치에도 적용할 수 있다.
도 1에 나타내는 바와 같이, 기판 처리 장치(101)에서는, 기판의 일례가 되는 웨이퍼(200)를 수납한 카세트(110)가 사용되고 있고, 웨이퍼(200)는 실리콘 등의 재료로 구성되어 있다. 기판 처리 장치(101)는 광체(筐體, 111)를 구비하고 있고, 광체(111)의 내부에는 카세트 스테이지(114)가 설치되어 있다. 카세트(110)는 카세트 스테이지(114) 상에 공정 내 반송 장치(도시 생략)에 의해 반입되거나, 카세트 스테이지(114) 상으로부터 반출된다.
카세트 스테이지(114)는, 공정 내 반송 장치에 의해, 카세트(110) 내의 웨이퍼(200)가 수직 자세를 보지(保持)하며, 카세트(110)의 웨이퍼 출입구가 상방향을 향하도록 재치된다. 카세트 스테이지(114)는, 카세트(110)를 광체(111)의 후방에 종방향으로 90о회전하고, 카세트(110) 내의 웨이퍼(200)가 수평 자세가 되어, 카세트(110)의 웨이퍼 출입구가 광체(111)의 후방을 향하도록 동작 가능하게 구성되어 있다.
광체(111) 내의 전후(前後) 방향의 실질적으로 중앙부에는 카세트 선반(105)이 설치되어 있고, 카세트 선반(105)은 복수단(段) 복수열로 복수 개의 카세트(110)를 보관하도록 구성되어 있다.
카세트 선반(105)에는 웨이퍼 이재 기구(125)의 반송 대상이 되는 카세트(110)가 수납되는 이재 선반(123)이 설치되어 있다.
카세트 스테이지(114)의 상방에는 예비 카세트 선반(107)이 설치되고, 예비적으로 카세트(110)를 보관하도록 구성되어 있다.
카세트 스테이지(114)와 카세트 선반(105)과의 사이에는, 카세트 반송 장치(118)가 설치되어 있다. 카세트 반송 장치(118)는, 카세트(110)를 보지한 상태로 승강 가능한 카세트 엘리베이터(118a)와, 반송 기구로서의 카세트 반송 기구(118b)로 구성되어 있다. 카세트 반송 장치(118)는 카세트 엘리베이터(118a)와 카세트 반송 기구(118b)와의 연속 동작에 의해, 카세트 스테이지(114)와 카세트 선반(105)과 예비 카세트 선반(107)과의 사이에서, 카세트(110)를 반송하도록 구성되어 있다.
카세트 선반(105)의 후방에는, 웨이퍼 이재 기구(125)가 설치되어 있다. 웨이퍼 이재 기구(125)는 웨이퍼(200)를 수평 방향으로 회전 내지 직동(直動) 가능한 웨이퍼 이재 장치(125a)와, 웨이퍼 이재 장치(125a)를 승강시키기 위한 웨이퍼 이재 장치 엘리베이터(125b)로 구성되어 있다. 웨이퍼 이재 장치(125a)에는 웨이퍼(200)를 픽업하기 위한 트위저(tweezer, 125c)가 설치되어 있다. 웨이퍼 이재 기구(125)는 웨이퍼 이재 장치(125a)와 웨이퍼 이재 장치 엘리베이터(125b)와의 연속 동작에 의해, 트위저(125c)를 웨이퍼(200)의 재치부로서 웨이퍼(200)를 보트(217)에 대하여, 장전(charging)하거나 보트(217)로부터 탈장(discharging)하도록 구성되어 있다.
광체(111)의 후부 상방에는, 웨이퍼(200)를 열처리하는 처리로(202)가 설치되어 있고, 처리로(202)의 하단부가 노구(爐口) 셔터(147)에 의해 개폐되도록 구성되어 있다.
처리로(202)의 하방에는 처리로(202)에 대해 보트(217)를 승강시키는 보트 엘리베이터(115)가 설치되어 있다. 보트 엘리베이터(115)의 승강대에는 암(128)이 연결되어 있고, 암(128)에는 씰 캡(seal cap, 219)이 수평으로 설치되어 있다. 씰 캡(219)은 보트(217)를 수직으로 지지함과 동시에, 처리로(202)의 하단부를 폐색(閉塞) 가능하도록 구성되어 있다.
보트(217)는 복수의 보지 부재를 구비하고 있고, 복수 매(예를 들면 50∼150 매 정도)의 웨이퍼(200)를 그 중심을 맞춰 수직 방향으로 정렬시킨 상태에서, 각각 수평으로 보지하도록 구성되어 있다.
카세트 선반(105)의 상방에는, 청정화된 분위기인 클린 에어를 공급하는 클린계(134a)가 설치되어 있다. 클린계(134a)는 공급 팬 및 방진(防塵) 필터로 구성되어 있고, 클린 에어를 광체(111)의 내부에 유통시키도록 구성되어 있다.
광체(111)의 좌측 단부(端部)에는, 클린 에어를 공급하는 클린계(134b)가 설치되어 있다. 클린계(134b)도 공급 팬 및 방진 필터로 구성되어 있고, 클린 에어를 웨이퍼 이재 장치(125a)나 보트(217) 등의 근방을 유통시키도록 구성되어 있다. 상기 클린 에어는, 웨이퍼 이재 장치(125a)나 보트(217) 등의 근방을 유통한 후에, 광체(111)의 외부에 배기되도록 되어 있다.
계속해서, 기판 처리 장치(101)의 주된 동작에 대하여 설명한다.
공정 내 반송 장치(도시 생략)에 의해 카세트(110)가 카세트 스테이지(114) 상에 반입되면, 카세트(110)는 웨이퍼(200)가 카세트 스테이지(114) 위에서 수직 자세를 보지하고, 카세트(110)의 웨이퍼 출입구가 상방향을 향하도록 재치된다. 그 후, 카세트(110)는 카세트 스테이지(114)에 의해, 카세트(110) 내의 웨이퍼(200)가 수평 자세로 되고, 카세트(110)의 웨이퍼 출입구가 광체(111)의 후방을 향하도록, 광체(111)의 후방에 종방향으로 90о회전된다.
그 후, 카세트(110)는, 카세트 선반(105) 내지 예비 카세트 선반(107)의 지정된 선반 위치에 카세트 반송 장치(118)에 의해 자동적으로 반송되어 수도(受渡)되고, 일시적으로 보관된 후, 카세트 선반(105) 내지 예비 카세트 선반(107)으로부터 카세트 반송 장치(118)에 의해 이재 선반(123)에 이재되거나, 혹은 직접 이재 선반(123)에 반송된다.
카세트(110)가 이재 선반(123)에 이재되면, 웨이퍼(200)는 카세트(110)로부터 웨이퍼 이재 장치(125a)의 트위저(125c)에 의해 웨이퍼 출입구를 통해서 픽업되어, 보트(217)에 장전(charging)된다. 보트(217)에 웨이퍼(200)를 수도한 웨이퍼 이재 장치(125a)는 카세트(110)로 되돌아오고, 후속의 웨이퍼(110)를 보트(217)에 장전한다.
미리 지정된 매수의 웨이퍼(200)가 보트(217)에 장전되면, 처리로(202)의 하단부를 닫고 있던 노구 셔터(147)가 열리고, 처리로(202)의 하단부가 개방된다. 그 후, 웨이퍼(200)군을 보지한 보트(217)가 보트 엘리베이터(115)의 상승 동작에 의해 처리로(202) 내에 반입(loading)되고, 처리로(202)의 하부가 씰 캡(219)에 의해 폐색된다.
로딩 후에는, 처리로(202)에서 웨이퍼(200)에 대해 임의의 처리가 실시된다. 그 처리 후에는, 상술한 순서와 반대로, 웨이퍼(200) 및 카세트(110)가 광체(111)의 외부에 반출된다.
<처리로 구성>
다음으로, 처리로의 구성에 대하여 설명한다. 도 2는, 본 실시 형태에서 적합하게 이용되는 처리로의 일례와 그에 부수하는 부재의 개략 구성도로서, 특히 처리로 부분을 종단면으로 나타내는 도면이며, 도 3은 도 2에 나타내는 처리로의 A－A선 단면도이다.
도 2 및 도 3에 나타내는 바와 같이, 처리로(202)에는 웨이퍼(200)를 가열하기 위한 히터(207)가 설치되어 있다. 히터(207)는 상방이 폐색된 원통 형상의 단열(斷熱) 부재와 복수 개의 히터 소선(素線)을 구비하고 있고, 단열 부재에 대해 히터 소선이 설치된 계(系) 구성을 갖고 있다.
히터(207)의 내측에는, 웨이퍼(200)를 처리하기 위한 석영제(石英製)의 반응관(203)이 설치되어 있다.
반응관(203)의 하단에는, 기밀(氣密) 부재인 O링(220)을 개재하여 스테인리스 등으로 구성된 매니폴드(manifold, 209)가 설치되어 있다. 매니폴드(209)의 하단 개구는, O링(220)을 개재하여 덮개로서의 씰 캡(219)에 의해 기밀하게 폐색되어 있다. 씰 캡(219)은 예를 들면 스테인리스 등의 금속으로 이루어지고, 원반(圓盤) 형상으로 형성되어 있다. 처리로(202)에서는, 적어도, 반응관(203), 매니폴드(209) 및 씰 캡(219)에 의해 처리실(201)이 형성되어 있다.
씰 캡(219)에는 보트(217)를 지지하는 보트 지지대(218)가 설치되어 있다. 보트 지지대(218)는, 예를 들면 석영이나 탄화규소 등의 내열성(耐熱性) 재료로 구성되고, 보트를 지지하는 지지체로서 기능함과 동시에 단열부로 되어 있다. 도 1에 나타내는 바와 같이, 보트(217)는 보트 지지대(218)에 고정된 저판(底板, 210)과, 그 상방에 배치된 천판(天板, 211)을 갖고 있고, 저판(210)과 천판(211)과의 사이에 복수 개의 지주(支柱, 212)가 가설(架設)된 구성을 갖고 있다. 보트(217)에는 복수 매의 웨이퍼(200)가 보지되어 있다. 복수 매의 웨이퍼(200)는, 서로 일정한 간격을 벌리면서 수평 자세를 보지한 상태에서 보트(217)의 지주(212)에 지지되어 있다.
이상의 처리로(202)에서는, 뱃치(batch) 처리되는 복수 매의 웨이퍼(200)가 보트(217)에 대해 다단으로 적층된 상태에 있어서, 보트(217)가 보트 지지체(218)로 지지되면서 처리실(201)에 삽입되고, 히터(207)가 처리실(201)에 삽입된 웨이퍼(200)를 소정의 온도로 가열하도록 되어 있다.
도 2 및 도 3에 나타내는 바와 같이, 처리실(201)에는, 원료 가스를 공급하기 위한 2 개의 원료 가스 공급관(310, 320)과, 촉매를 공급하기 위한 촉매 공급관(330)이 접속되어 있다.
원료 가스 공급관(310)에는 매스 플로우 컨트롤러(312) 및 밸브(314)가 설치되어 있다. 원료 가스 공급관(310)의 선단부에는 노즐(410)이 연결되어 있다. 노즐(410)은, 처리실(201)을 구성하고 있는 매니폴드(209)를 관통하도록 설치되어 있고, 반응관(203)의 내벽과 웨이퍼(200)와의 사이에 있어서의 원호(圓弧) 형상의 공간에서, 반응관(203)의 내벽에 따른 상하 방향으로 연재(延在)하고 있다. 노즐(410)의 측면에는 원료 가스를 공급하는 다수의 가스 공급공(410a)이 설치되어 있다. 가스 공급공(410a)은, 하부로부터 상부에 걸쳐 각각 동일 또는, 크기에 경사를 둔 개구 면적을 갖고, 아울러 동일한 개구 피치(pitch)로 설치되어 있다. 또한, 원료 가스 공급관(310)에는 캐리어 가스를 공급하기 위한 캐리어 가스 공급관(510)이 접속되어 있다. 캐리어 가스 공급관(510)에는 매스 플로우 컨트롤러(512) 및 밸브(514)가 설치되어 있다. 주로, 원료 가스 공급관(310), 매스 플로우 컨트롤러(312), 밸브(314), 노즐(410)에 의해 제1 원료 가스 공급계가 구성된다.
또한, 주로, 캐리어 가스 공급관(510), 매스 플로우 컨트롤러(512), 밸브(514)에 의해 제1 캐리어 가스 공급계가 구성된다.
원료 가스 공급관(320)에는 매스 플로우 컨트롤러(322) 및 밸브(324)가 설치되어 있다. 원료 가스 공급관(320)의 선단부에는 노즐(420)이 연결되어 있다. 이 노즐(420)도, 상기 노즐(410)과 마찬가지로, 처리실(201)을 구성하고 있는 매니폴드(209)를 관통하도록 설치되어 있고, 반응관(203)의 내벽과 웨이퍼(200)와의 사이에 있어서의 원호 형상의 공간에서, 반응관(203)의 내벽을 따라 상하 방향으로 연재하고 있다. 노즐(420)의 측면에는, 원료 가스를 공급하는 다수의 가스 공급공(420a)이 설치되어 있다. 이 가스 공급공(420a)도, 상기 가스 공급공(410a)과 마찬가지로, 하부로부터 상부에 걸쳐서 각각 동일 또는, 크기에 경사를 둔 개구 면적을 갖고, 아울러 동일한 개구 피치로 설치되어 있다. 또한, 원료 가스 공급관(320)에는 캐리어 가스를 공급하기 위한 캐리어 가스 공급관(520)이 연결되어 있다. 캐리어 가스 공급관(520)에는 매스 플로우 컨트롤러(522) 및 밸브(524)가 설치되어 있다. 주로, 원료 가스 공급관(320), 매스 플로우 컨트롤러(322), 밸브(324), 노즐(420)에 의해 제2 원료 가스 공급계가 구성된다. 또한, 주로, 캐리어 가스 공급관(520), 매스 플로우 컨트롤러(522), 밸브(524)에 의해 제2 캐리어 가스 공급계가 구성된다.
촉매 공급관(330)에는 매스 플로우 컨트롤러(332) 및 밸브(334)가 설치되어 있다. 촉매 공급관(330)의 선단부에는 노즐(430)이 연결되어 있다. 이 노즐(430)도, 상기 노즐(410)과 마찬가지로, 처리실(201)을 구성하고 있는 매니폴드(209)를 관통하도록 설치되어 있고, 반응관(203)의 내벽과 웨이퍼(200)와의 사이에 있어서의 원호 형상의 공간에서, 반응관(203)의 내벽을 따라 상하 방향으로 연재하고 있다. 노즐(430)의 측면에는, 촉매를 공급하는 다수의 촉매 공급공(430a)이 설치되어 있다. 촉매 공급공(430a)도, 가스 공급공(410a)과 마찬가지로, 하부로부터 상부에 걸쳐서 각각 동일 또는, 크기에 경사를 둔 개구 면적을 갖고, 아울러 동일한 개구 피치로 설치되어 있다. 촉매 공급관(330)에는 캐리어 가스를 공급하기 위한 캐리어 가스 공급관(530)이 연결되어 있다. 캐리어 가스 공급관(530)에는 매스 플로우 컨트롤러(532) 및 밸브(534)가 설치되어 있다. 주로, 촉매 공급관(330), 매스 플로우 컨트롤러(332), 밸브(334), 노즐(430)에 의해 촉매 공급계가 구성된다. 또한, 주로, 캐리어 가스 공급관(530), 매스 플로우 컨트롤러(532), 밸브(534)에 의해 제3 캐리어 가스 공급계가 구성된다.
상기 구성에 따른 일례로서, 원료 가스 공급관(310)에는 금속 물질인 원료 가스의 일례로서 Si원료[TCS： TetraChloroSilane(SiCl4), HCD：HexaChloro Disilane(Si2Cl6) 등]이 도입된다. 원료 가스 공급관(320)에는 일례로서, 산화 가스인 H2O나 H2O2 등이 도입된다. 촉매 공급관(330)에는 촉매의 일례로서, NH3 등이 도입된다.
처리실(201)에는 처리실(201) 내를 배기하기 위한 배기관(231)이 접속되어 있다. 배기관(231)에는 처리실(201) 내의 압력을 검출하는 압력 검출기(압력 검출부)로서의 압력 센서(245) 및 압력 조정기(압력 조정부)로서의 APC(Auto　Pressure　Controller) 밸브(243e)를 개재하여 진공 배기 장치로서의 진공 펌프(246)가 접속되어 있고, 처리실(201) 내의 압력이 소정의 압력(진공도)이 되도록 진공 배기 할 수 있게 구성되어 있다. APC 밸브(243e)는 개폐 동작에 의해 처리실(201)의 진공 배기의 기동(起動)과 그 정지를 할 수 있는 것에 더하여, 그 밸브 개도(開度)가 조절 가능하여 처리실(201)의 내부의 압력 조정도 가능하게 하는 개폐 밸브이다. 주로, 배기관(231), APC 밸브(243e), 진공 펌프(246), 압력 센서(245)에 의해 배기계가 구성된다.
반응관(203) 내의 중앙부에는 보트(217)가 설치되어 있다. 보트(217)는, 보트 엘리베이터(115)에 의해 반응관(203)에 대하여 승강(출입)할 수 있도록 되어 있다. 보트(217)를 지지하는 보트 지지대(218)의 하단부에는, 처리의 균일성을 향상하기 위해서 보트(217)를 회전시키는 보트 회전 기구(267)가 설치되어 있다. 회전 기구(267)의 회전축(255)은 씰 캡을 관통하여, 보트(217)에 접속되어 있고, 보트 회전 기구(267)를 구동시킴으로써, 보트 지지대(218)에 지지된 보트(217)를 회전시킬 수 있으며, 아울러 웨이퍼(200)를 회전시키도록 구성되어 있다.
반응관(203) 내에는 온도 검출기로서의 온도 센서(263)가 설치되어 있고, 온도 센서(263)에 의해 검출된 온도 정보에 근거하여 히터(207)로의 통전(通電) 상태를 조정함으로써, 처리실(201) 내의 온도가 원하는 온도 분포가 되도록 구성되어 있다. 온도 센서(263)는, 노즐(410, 420, 430)과 마찬가지로 L자형으로 구성되어 있고, 반응관(203)의 내벽을 따라 설치되어 있다.
이상의 매스 플로우 컨트롤러(312, 322, 332, 512, 522, 532), 밸브(314, 324, 334, 514, 524, 534), APC 밸브(243e), 히터(207), 온도 센서(263), 압력 센서(245), 진공 펌프(246), 보트 회전 기구(267), 보트 엘리베이터(115) 등의 각 부재는 컨트롤러(280)에 접속되어 있다. 컨트롤러(280)는, 기판 처리 장치(101)의 전체의 동작을 제어하는 제어부의 일례로서, 매스 플로우 컨트롤러(312, 322, 332, 512, 522, 532)의 유량 조정, 밸브(314, 324, 334, 514, 524, 534)의 개폐 동작, APC 밸브(243e)의 개폐 및 압력 조정 동작, 히터(207)의 온도 조정, 온도 센서(263) 및 압력 센서(245)의 제어, 진공 펌프(246)의 기동·정지, 보트 회전 기구(267)의 회전 속도 조절, 보트 엘리베이터(115)의 승강 동작 등을 각각 제어하도록 되어 있다.
<반도체 디바이스의 제조 방법>
다음으로, 상술한 기판 처리 장치의 처리로(202)를 이용하여, 반도체 장치(디바이스)의 제조 공정의 일 공정으로서, 대규모 집적회로(Large　Scale　Integration； LSI)를 제조할 때 등에, 기판 상에 절연막을 성막하는 방법의 예에 대하여 설명한다.
한편, 이하의 설명에 있어서, 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(280)에 의해 제어된다.
본 실시 형태에서는, ALD법을 이용하여 기판 상에 성막을 수행하는 예에 대하여 설명한다. ALD법이란, CVD(Chemical Vapor Deposition)법의 하나이며, 어떤 성막 조건(온도, 시간 등) 하에서, 성막에 이용하는 적어도 2 종류의 원료가 되는 원료 가스를 1 종류씩 교대로 기판 상에 공급하고, 1 원자 단위로 기판 상에 흡착시켜, 표면 반응을 이용하여 성막을 수행하는 수법이다. 이 때, 막두께의 제어는, 원료 가스를 공급하는 사이클 수로 수행한다(예를 들면, 성막 속도가 1Å／사이클로 하면, 20Å의 막을 형성하는 경우, 20 사이클 수행한다).
(1) 제1 실시 형태
본 실시 형태에서는, 실리콘 함유 가스로서의 SiCl4(TetraChloroSilane), 산화 가스로서의 H2O(물), 촉매로서의 NH3(암모니아)을 이용하여, 기판 상에 절연막으로서 실리콘 산화막을 형성하는 예에 대하여 설명한다. 촉매로서 NH3를 이용하는 이유는, NH3 분자의 N 원자의 고립 전자쌍이 H를 끌어당기는 작용을 갖기 때문이다. 이 H를 끌어당기는 힘이 산해리 정수(pKa라고도 부름)로서, NH3의 경우는 약 11이다. pKa가 클수록 H를 끌어당기는 힘이 강하고, NH3은 그 성질에 합치(合致)하고 있다. 도 4에, 촉매로서 NH3을 이용한 경우의 실리콘 산화막의 성막 온도에 대한 성막 속도를 나타낸다. 여기서 성막 온도란 처리실(201) 내의 온도를 말한다. 도 4로부터, 거의 200℃ 이하에서 성막이 가능하게 되고, 저온일수록 성막 속도가 빨라지는 특징을 갖는 것을 알 수 있다.
도 5에 촉매로서 NH3를 이용한 경우의 실리콘 산화막의 성막 시퀀스를 나타내고, 도 6에 촉매로서 NH3를 이용한 경우의 성막 모델의 예를 나타낸다. 또한, 도 7에 성막 중의 처리실(201) 내의 압력 변화를 나타낸다. 이하, 도 5 및 도 6을 이용하여 본 실시 형태에 따른 성막 방법을 구체적으로 설명한다.
성막 프로세스에서는, 컨트롤러(280)가, 기판 처리 장치(101)를 하기와 같이 제어한다. 즉, 히터(207)를 제어하여 처리실(201) 내를 예를 들면, 실온∼200℃의 범위의 온도로서, 바람직하게는 실온∼150℃, 더욱 바람직하게는 100℃로 보지한다. 그 후, 복수 매의 웨이퍼(200)를 보트(217)에 장전하고, 보트(217)를 처리실(201)에 반입한다.
그 후, 보트(217)를 보트 구동 기구(267)에 의해 회전시켜, 웨이퍼(200)를 회전시킨다. 그 후, 진공 펌프(246)를 작동시킴과 동시에 APC 밸브(243e)를 개방하여 처리실(201) 내를 진공 배기하고, 웨이퍼(200)의 온도가 100℃에 달하여 온도 등이 안정되면, 처리실(201) 내의 온도를 100℃로 보지한 상태에서 후술하는 4 개의 스텝을 차례차례 실행한다.
<스텝 11>
원료 가스 공급관(310)에 SiCl4를, 원료 가스 공급관(320)에 H2O를, 촉매 공급관(330)에 NH3 촉매를, 캐리어 가스 공급관(510, 520, 530)에 N2를 도입(유입)시킨 상태에서, 밸브 314, 334, 514, 524, 534를 적절히 개방한다. 단, 밸브 324는 닫은 상태이다.
그 결과, 도 5와 같이, SiCl4가, N2와 혼합되면서 원료 가스 공급관(310)을 유통하여 노즐(410)에 유출하고, 가스 공급공(410a)으로부터 처리실(201)에 공급된다. 또한, NH3 촉매도, N2와 혼합되면서 촉매 공급관(330)을 유통하여 노즐(430)에 유출하고, 촉매 공급공(430a)으로부터 처리실(201)에 공급된다. 더욱이, N2가 캐리어 가스 공급관(520)을 유통하여 노즐(420)에 유출하고, 가스 공급공(420a)으로부터 처리실(201)에 공급된다. 처리실(201)에 공급된 SiCl4, NH3 촉매는 웨이퍼(200)의 표면 상을 통과하여 배기관(231)으로부터 배기된다.
스텝 11에서는, 밸브(314, 334)를 제어하여, SiCl4, NH3 촉매를 공급하는 시간을 예를 들면 1초∼100초의 사이로 하고, 더욱 바람직하게는 5초∼30초로 한다. 더욱이, SiCl4와 NH3 촉매의 공급량(체적 유량)의 비가 일정한 비율이 되도록 밸브(314, 334)를 제어하고, 예를 들면, SiCl4(sccm)/NH3(sccm)의 비율로 표현했을 경우, 0.01∼100의 사이로 하고, 더욱 바람직하게는 0.05∼10으로 한다. 동시에, APC 밸브(243e)를 적정하게 조정하여 처리실(201) 내의 압력을 일정 범위 내의 최적인 값(예를 들면, 10Torr, 도 7)으로 한다.
이상의 스텝 11에서는, SiCl4, NH3 촉매를 처리실(201) 내에 공급함으로써, 도 6a에 나타내는 바와 같이, Si 기판[웨이퍼(200)]에 흡착하고 있는 OH 결합에 NH3 촉매가 작용하여, H를 뽑아낸다. 즉 OH 결합력이 약해지고, SiCl4의 Cl와 H가 반응함으로써 HC 가스가 탈리(脫離)하여, 할로겐화물이 Si 기판 상에 흡착한다.
<스텝 12>
밸브(314, 334)를 닫아 SiCl4, NH3 촉매의 공급을 정지시킴과 동시에, N2를 캐리어 가스 공급관(510, 520, 530)으로부터 처리실(201)에 계속 공급하여 처리실(201) 내를 N2로 퍼지한다. 퍼지 시간은 예를 들면 15초로 한다. 또한 15초 내에 퍼지와 진공 배기의 2가지 공정이 있어도 무방하다. 그 결과, 처리실(201) 내에 잔류한 SiCl4, NH3 촉매가 처리실(201) 내로부터 제거된다.
<스텝 13>
밸브 514, 524, 534를 개방한 상태에서, 밸브 324, 334를 적절히 개방한다. 밸브 314는 닫은 상태이다. 그 결과, 도 5와 같이, H2O가, N2와 혼합되면서 원료 가스 공급관(320)을 유통하여 노즐(420)에 유출하고, 가스 공급공(420a)으로부터 처리실(201)에 공급된다. 또한, NH3 촉매도, N2와 혼합되면서 촉매 공급관(330)을 유통하여 노즐(430)에 유출하고, 촉매 공급공(430a)으로부터 처리실(201)에 공급된다.
더욱이, N2가 캐리어 가스 공급관(510)을 유통하여 노즐(410)에 유출하고, 가스 공급공(410a)으로부터 처리실(201)에 공급된다. 처리실(201)에 공급된 H2O, NH3 촉매는 웨이퍼(200)의 표면 상을 통과하여 배기관(231)으로부터 배기된다.
스텝 13에서는, 밸브(324, 334)를 제어하여, H2O, NH3 촉매를 공급하는 시간을 예를 들면 1초∼100초의 사이로 하고, 더욱 바람직하게는 5초∼30초로 한다. 더욱이, H2O와 NH3 촉매의 공급량(체적 유량)의 비가 일정한 비율이 되도록 밸브(324, 334)를 제어하고, 예를 들면, H2O(sccm)/NH3(sccm)의 비율로 표현했을 경우, 0.01∼100의 사이로 하고, 더욱 바람직하게는 0.05∼10으로 한다. 동시에, APC 밸브(243e)를 적정하게 조정하여 처리실(201) 내의 압력을 일정 범위 내의 최적인 값(예를 들면 10Torr, 도 7)으로 한다. 이상의 스텝 13에서는, H2O, NH3 촉매를 처리실(201) 내에 공급함으로써, 도 6b와 같이 NH3 촉매는 H2O 중의 OH 결합에 작용한다. 마찬가지로 OH 결합력이 약해짐으로써, 기판[웨이퍼(200)]에 흡착하고 있는 Cl와 반응하고, HCl가 탈리하여 O(산소)가 흡착한다. 한편, H2O 및 NH3 촉매의 질량 퍼센트 농도는 동일한 정도이면 더욱 바람직하다.
<스텝 14>
밸브(324, 334)를 닫아 H2O, NH3 촉매의 공급을 정지시킴과 동시에, N2를 캐리어 가스 공급관(510, 520, 530)으로부터 처리실(201)에 계속 공급하여 처리실(201) 내를 N2로 퍼지한다. 퍼지 시간은 예를 들면 15초로 한다. 또한 15초 내에 퍼지와 진공 배기의 2가지 공정이 있어도 무방하다. 그 결과, 처리실(201) 내에 잔류한 H2O, NH3 촉매가 처리실(201) 내로부터 배제된다.
이후, 스텝 11∼14를 1 사이클로 하여 이 사이클을 복수 회 반복하고, 웨이퍼(200) 상에 소정 막두께의 실리콘 산화막을 형성한다. 이 경우, 각 사이클 중에서, 상기와 같이, 스텝 11에 있어서의 실리콘 함유 가스와 촉매에 의해 구성되는 분위기와, 스텝 13에 있어서의 산화 가스와 촉매에 의해 구성되는 분위기의 각각의 분위기가 처리실(201) 내에서 혼합하지 않도록 성막하는 것에 유의한다. 이에 의해, 웨이퍼(200) 상에 실리콘 산화막이 형성된다.
그 후, 처리실(201) 내를 진공 배기하여 처리실(201) 내에 잔류하는 SiCl4, H2O, NH3 촉매를 배기하고, APC 밸브(243e)를 제어하여 처리실(201) 내를 대기압(大氣壓)으로 하고, 보트(217)를 처리실(201)로부터 반출한다. 이에 의해 1 회의 성막 처리(뱃치 처리)가 종료된다.
상기의 설명에서는, 금속 물질인 실리콘 함유 가스로서 SiCl4를 이용하는 예를 들었는데, 기타의 원료 가스를 이용하는 것도 가능하고, 예를 들면, Cl계 원료 가스이면, HCD(HexaChloroDisilane, Si2Cl6), TCS(TriChloroSilane, SiCl3), TDMAS[Tris(DiMethylAmino)Silane, SiH(N(CH3)2)3], DCS(DiChloroSilane, SiH2Cl2), 옥타클로로트리실란[OctaChloroTriSilane(Si3Cl8)], 트리클로로메틸실란[TriChloro(Methyl)Silane(CH3SiCl3)] 등이어도 좋고, F(불소)계 원료 가스이면, SiF4, Si2F6 등이어도 좋으며, 기타 SiI4, SiBr4 등이어도 좋다. 이와 같이, 실리콘 함유 가스로서, 실리콘계 불화물, 취화물(臭化物), 요오드화물이어도 좋다. 그러나, SiCl3(CH3)와 같이, 염소와 알킬기가 섞인 화합물은, 알킬기가 입체 장해를 일으켜 성막 속도가 늦어지기 때문에 바람직하지 않다. 화합물의 특징으로서는 염화물, 불화물, 취화물, 요오드화물이며, 부분적으로 H(수소)가 결합하고 있는 실리콘 화합물이면 적합하다. 예를 들면 SiH2Cl2가 그 예이다. 금속 원소는 이중 결합, 예를 들면 Si2Cl2와 같은 형태여도 무방하다.
또한, 산화 가스로서 H2O를 이용하는 예를 들었는데, 기타의 산화 가스를 이용하는 것도 가능하다. 그 때, 산화 가스로서 필요하게 되는 특성은, 분자 중에 전기 음성도가 다른 원자를 포함하고 있고, 전기적으로 편향을 갖는 것이다. 그 이유는 촉매는 전기적으로 편향을 갖는 분자에 작용하고, 원료 가스의 활성화 에너지를 떨어뜨려 반응을 촉진하기 때문이다. 따라서 산화 가스로서는, OH 결합을 갖는 H2O나 H2O2, H2＋O2 혼합 플라즈마, H2＋O3 등을 이용하는 것도 가능하다. 한편, O2나 O3 등의 전기적으로 편향이 없는 분자는 부적절하다.
촉매로서는, NH3를 이용하는 예를 들었는데, 기타의 원료 가스를 이용하는 것도 가능하고, 예를 들면, N(CH3)3(Trimethylamine, pKa=9.8)이나 H2N(CH3)(Methylamine, pKa=10.6), N(C2H5)3(Triethylamine, pKa=10.7) 등이어도 좋다. 도 8에 이러한 구조도를 나타낸다. 각각 산해리 정수가 pKa=9.8∼10.7로서, NH3의 pKa=9.2에 가까운 값이다.
그러나, 상기와 같이 NH3 촉매의 이점을 이용함으로써 저온 성막이 가능하게 되는데, 도 6a 및 도 6b에 나타내는 바와 같이, 스텝 11에 있어서, SiCl4와 촉매를 동시에 공급함으로써, NH3 촉매 자체가 SiCl4와의 Cl와 반응해버려, 반응 부생성물로서 NH4Cl가 발생해버린다. 이 반응 부생성물은 파티클이 되기 때문에 반도체 디바이스 제조에 있어서는 바람직하지 않다.
NH3 촉매의 대체(代替)로서 Trimethylamine(N(CH3)3, pKa=9.8)이나 Methylamine(H2N(CH3), pKa=10.6), Triethylamine(N(C2H5)3, pKa=10.7) 등을 이용하더라도, 파티클 억제에는 큰 효과를 얻을 수 없다. 이것은 NH4Cl의 증기압이 낮은 것에 기인하고 있다.
NH4Cl의 증기압을 도 9에 나타낸다. 일반적으로, 증기압보다 낮은 압력 환경 하에서는, NH4Cl는 기체(증기)로서 존재하고, 파티클로서는 존재하지 않는다. 또한, 증기압보다 높은 압력 환경 하에서는 NH4Cl는 고체로서 존재하고, 파티클이 된다. 여기에서는, 고체는 파티클의 존재라고 생각해도 좋다.
한편, 도 7에 나타내는 바와 같이, 스텝 11 및 스텝 13에 있어서의 처리실(201) 내의 압력은, 높게는 10Torr 정도이고, 처리 온도는 실온∼200℃의 사이로서, 바람직하게는 100℃이다. 100℃에서의 NH4Cl의 증기압은 도 9로부터 5Pa(0.04Torr)이고, 성막 시의 압력인 10Torr는 증기압보다 높기 때문에, NH4Cl는 고체로서 흡착해버린다. 즉, 고체 물질이 파티클 발생으로서 문제가 된다.
이러한 사례로부터, NH3 촉매를 이용함으로써 저온 성막은 가능해지지만, 파티클 문제를 해결할 필요가 있다.
다음으로, 제1 실시 형태에 있어서의 문제점을 해결하고, 파티클의 발생이 적은 촉매를 이용하여 저온 산화막을 형성하는 수단에 대하여 설명한다.
(2) 제2 실시 형태
파티클 발생을 회피하는 수단으로서 Cl(염소)와 촉매의 직접 반응을 피할 필요성이 있다. 일반적으로 산해리 정수가 큰 물질은 Cl 등 17족의 원소를 갖는 물질과 강하게 반응하는 경향이 있다. 따라서 파티클 억제를 위해서는, 산해리 정수가 작은 것을 선택할 필요가 있다. 일례로서 피리딘(C5H5N, pKa=5.7)을 선택한다. 또한, 실리콘 함유 가스로서의 SiCl4(TriChloroSilane), 산화 가스로서의 H2O(물)를 이용하는 예에 대하여 설명한다.
또한, 처리실(201) 내의 압력을 성막 후에 생성되는 부생성물의 증기압보다 낮은 압력으로 설정함으로써 파티클의 발생을 저감시킬 수 있다. 그러나 처리실(201) 내의 압력이 너무 낮으면 성막 속도가 늦어져, 스루풋(throughput)이 저하할 우려도 있다. 그래서, 성막 후에 생성되는 부생성물의 증기압이 스루풋에 영향을 주지 않을 정도로 높은 촉매를 선택하여 사용하면 바람직하다.
도 10에 본 실시 형태에 있어서의 성막 시퀀스를 나타내고, 도 15에 촉매로서 피리딘 촉매를 이용한 경우의 성막 모델을 나타낸다.
성막 프로세스에서는, 컨트롤러(280)가 기판 처리 장치(101)를 하기와 같이 제어한다. 즉, 히터(207)를 제어하여 처리실(201) 내를 예를 들면, 실온∼200℃의 범위의 온도로서, 바람직하게는 실온∼150℃, 더욱 바람직하게는 100℃로 보지한다. 그 후, 복수 매의 웨이퍼(200)를 보트(217)에 장전하고, 보트(217)를 처리실(201)에 반입한다. 그 후, 보트(217)를 보트 구동 기구(267)에 의해 회전시켜, 웨이퍼(200)를 회전시킨다. 그 후, 진공 펌프(246)를 작동시킴과 동시에 APC 밸브(243e)를 개방하여 처리실(201) 내를 진공 배기하고, 웨이퍼(200)의 온도가 100℃에 달하여 온도 등이 안정되면, 처리실(201) 내의 온도를 100℃로 보지한 상태에서 후술하는 4 개의 스텝을 차례차례 실행한다.
<스텝 21>
원료 가스 공급관(310)에 SiCl4를, 원료 가스 공급관(320)에 H2O를, 촉매 공급관(330)에 피리딘을, 캐리어 가스 공급관(510, 520, 530)에 N2를 도입(유입)시킨 상태에서, 밸브(314, 334, 514, 524, 534)를 적절히 개방한다. 단, 밸브(324)는 닫은 상태이다.
그 결과, 도 10과 같이, SiCl4가, N2와 혼합되면서 원료 가스 공급관(310)을 유통하여 노즐(410)에 유출하고, 가스 공급공(410a)으로부터 처리실(201)에 공급된다. 또한, 피리딘도, N2와 혼합되면서 촉매 공급관(330)을 유통하여 노즐(430)에 유출하고, 촉매 공급공(430a)으로부터 처리실(201)에 공급된다. 더욱이, N2가 캐리어 가스 공급관(520)을 유통하여 노즐(420)에 유출하고, 가스 공급공(420a)으로부터 처리실(201)에 공급된다. 처리실(201)에 공급된 SiCl4, 피리딘은 웨이퍼(200)의 표면 상을 통과하여 배기관(231)으로부터 배기된다.
스텝 21에서는, 밸브(314, 334)를 제어하여, SiCl4, 피리딘을 공급하는 시간을 예를 들면 1초∼100초의 사이로 하고, 더욱 바람직하게는 5초∼30초로 한다. 여기서, 도 11에 SiCl4 및 피리딘의 공급 시간과 막두께의 관계를 나타낸다. SiCl4의 공급 시간을 길게 하면, 막두께 상승 경향을 볼 수 있는데, 공급 시간이 15초 이상이 되면 막두께는 변동하지 않게 된다. 이것은, 표면 흡착 반응이 포화 상태가 되는 것에 기인한다. 따라서, 이 경우는 15초 이상 공급해도 불필요한 원료 가스를 소비해버리게 되어 비용면에서 효율적이지 않다. 한편, 표면 흡착 반응이 포화 상태가 되는 공급 시간은, 처리실(201)의 크기나 웨이퍼(200)의 처리 매수에 의존하고 있고, 반드시 15초가 최적인 것은 아니며, 적절한 미세 조정이 필요하고, 5초∼30초가 적절하다.
또한, SiCl4와 피리딘 촉매의 공급량(체적 유량)의 비가 일정한 비율이 되도록 밸브(314, 334)를 제어하고, 예를 들면, SiCl4(sccm)/피리딘(sccm)의 비율로 표현했을 경우, 0.01∼100 사이로 하고, 더욱 바람직하게는 0.05∼10으로 한다. 도 12에, SiCl4의 공급량을 500sccm로 일정하게 되도록 설정하고, 피리딘의 공급량을 변동시켰을 때에 얻어진 막두께를 나타낸다. 피리딘이 보다 많으면 막두께는 상승 경향을 나타내지만, 피리딘의 공급량이 750sccm 이상으로 증량해도 막두께의 증가는 바랄 수 없다. 본 실험에서는 SiCl4와 피리딘의 비율이 500/750=0.66인 경우가 최적이지만, 처리실(201)의 크기나 웨이퍼(200)의 처리 매수에 따라 적절한 미세 조정이 필요하고, 0.05∼10이 적절하다. 동시에, APC 밸브(243e)를 적정하게 조정하여 처리실(201) 내의 압력을 일정 범위 내의 최적인 값(예를 들면 10Torr)으로 한다. 여기서, 처리실(201) 내의 압력은, 성막 후에 얻어지는 부생성물의 증기압보다 낮게 되도록 설정한다.
이상의 스텝 21에서는, SiCl4, 피리딘을 처리실(201) 내에 공급함으로써, 도 15에 나타내는 바와 같이, Si 기판[웨이퍼(200)]에 흡착하고 있는 OH 결합에 피리딘이 작용하여, H를 뽑아낸다. 즉 OH 결합력이 약해지고, SiCl4의 Cl와 H가 반응함으로써 HCl 가스가 탈리하여, 할로겐화물이 흡착한다.
<스텝 22>
밸브(314, 334)를 닫아 SiCl4, 피리딘의 공급을 정지시킴과 동시에, N2를 캐리어 가스 공급관(510, 520, 530)으로부터 처리실(201)에 계속 공급하여 처리실(201) 내를 N2로 퍼지한다. 퍼지 시간은 예를 들면 15초로 한다. 또한 15초 내에 퍼지와 진공 배기의 2가지 공정이 있어도 좋다. 그 결과, 처리실(201) 내에 잔류한 SiCl4, 피리딘이 처리실(201) 내로부터 제거된다.
<스텝 23>
밸브(514, 524, 534)를 개방한 상태에서, 밸브(324, 334)를 적절히 개방한다. 밸브(314)는 닫은 상태이다. 그 결과, 도 10과 같이, H2O가, N2와 혼합되면서 원료 가스 공급관(320)을 유통하여 노즐(420)에 유출하고, 가스 공급공(420a)으로부터 처리실(201)에 공급된다. 또한, 피리딘도, N2와 혼합되면서 촉매 공급관(330)을 유통하여 노즐(430)에 유출하고, 촉매 공급공(430a)으로부터 처리실(201)에 공급된다. 더욱이, N2가 캐리어 가스 공급관(510)을 유통하여 노즐(410)에 유출하고, 가스 공급공(410a)으로부터 처리실(201)에 공급된다. 처리실(201)에 공급된 H2O, 피리딘은 웨이퍼(200)의 표면 상을 통과하여 배기관(231)으로부터 배기된다.
스텝 23에서는, 밸브(324, 334)를 제어하여, H2O, 피리딘을 공급하는 시간을 예를 들면 1초∼100초의 사이로 하고, 더욱 바람직하게는 5초∼30초로 한다. 여기서, 도 13에, H2O 및 피리딘의 공급 시간과 막두께의 관계를 나타낸다. H2O의 공급 시간을 길게 하면, 막두께 상승 경향을 볼 수 있는데, 공급 시간이 14초 이상이 되면 막두께는 변동하지 않게 된다. 이것은, 표면 흡착 반응이 포화 상태가 되는 것에 기인한다. 따라서, 이 경우는 14초 이상 공급해도 불필요한 원료 가스를 소비해버리게 되어 비용면에서 효율적이지 않다.
한편, 표면 흡착 반응이 포화 상태가 되는 공급 시간은, 처리실(201)의 크기나 웨이퍼(200)의 처리 매수에 의존하고 있고, 반드시 14초가 최적인 것은 아니며, 적절한 미세 조정이 필요하고, 5초∼30초가 적절하다.
또한, H2O와 피리딘 촉매의 공급량(체적 유량)의 비가 일정한 비율이 되도록 밸브(324, 334)를 제어하고, 예를 들면, H2O(sccm)/피리딘(sccm)의 비율로 표현했을 경우, 0.01∼100의 사이로 하고, 더욱 바람직하게는 0.05∼10으로 한다. 여기서, 도 14에, H2O의 공급량을 2000sccm로 일정하게 되도록 설정하고, 피리딘의 공급량을 변동시켰을 때에 얻어진 막두께를 나타낸다. 피리딘이 보다 많으면 막두께는 상승 경향을 나타내지만, 피리딘의 공급량이 800sccm 이상으로 증량해도 막두께의 증가는 바랄 수 없다. 본 실험에서는 H2O와 피리딘의 비율이 2000/800=2.5인 경우가 최적이지만, 처리실(201)의 크기나 웨이퍼(200)의 처리 매수에 따라 적정한 미세 조정이 필요하며, 0.05∼10이 적절하다.
동시에, APC 밸브(243e)를 적정하게 조정하여 처리실(201) 내의 압력을 일정 범위 내의 최적인 값(예를 들면 10Torr)으로 한다. 이상의 스텝(23)에서는, H2O, 피리딘을 처리실(201) 내에 공급함으로써, 도 15에 나타내는 바와 같이, 피리딘은 H2O 중의 OH 결합에 작용한다. 마찬가지로 OH 결합력이 약해짐으로써, 기판[웨이퍼(200)]에 흡착하고 있는 Cl와 반응하여 HCl가 탈리하고, 탈리한 후에 O가 흡착한다. 한편, H2O 및 피리딘의 질량 퍼센트 농도는 동일한 정도이면 더욱 바람직하다.
<스텝 24>
밸브(324, 334)를 닫아 H2O, 피리딘의 공급을 정지시킴과 동시에, N2를 캐리어 가스 공급관(510, 520, 530)으로부터 처리실(201)에 계속 공급하여 처리실(201) 내를 N2로 퍼지한다. 퍼지 시간은 예를 들면 15초로 한다. 또한 15초 내에 퍼지와 진공 배기의 2가지 공정이 있어도 좋다. 그 결과, 처리실(201)내에 잔류한 H2O, 피리딘이 처리실(201) 내로부터 배제된다.
이후, 스텝 21∼24를 1 사이클로 하여 이 사이클을 복수 회 반복하여, 웨이퍼(200) 상에 소정 막두께의 실리콘 산화막을 형성한다. 이 경우, 각 사이클 중에서, 상기와 같이, 스텝 21에 있어서의 실리콘 함유 가스와 촉매에 의해 구성되는 분위기와, 스텝 23에 있어서의 산화 가스와 촉매에 의해 구성되는 분위기의 각각의 분위기가 처리실(201) 내에서 혼합하지 않도록 성막하는 것에 유의한다. 이에 의해, 웨이퍼(200) 상에 실리콘 산화막이 형성된다.
웨이퍼(200) 상에 소정 막두께의 실리콘 산화막을 형성하면, APC 밸브(243e)를 제어하여 처리실(201) 내를 대기압으로 하고, 보트(217)를 처리실(201)로부터 반출한다. 이에 의해 1 회의 성막 처리(뱃치 처리)가 종료된다.
상기의 설명에서는, 실리콘 함유 가스로서 SiCl4를 이용하고, 산화 가스로서 H2O를 이용하는 예를 들었는데, 제1 실시 형태에서 설명한 바와 같이 기타의 원료 가스 및 산화 가스를 이용하는 것도 가능하다.
여기서, 도 16에, 촉매로서 NH3을 이용한 경우와 피리딘을 이용한 경우의 각각에 대하여, 웨이퍼(200) 상에 있어서의 파티클 수를 비교한 도면을 나타낸다. 성막 시퀀스 중의 처리 온도는 100℃이다. 도 16으로부터, 촉매로서 산해리 정수가 작은 피리딘을 선택함으로써, 파티클을 억제할 수 있음을 알 수 있다.
촉매로서 피리딘을 이용한 경우에 발생하는 파티클로서는, 반응 부생성물인 피리딘염이 고체화한 것이라고 생각할 수 있다. 도 17에, 피리딘염의 증기압 곡선을 나타낸다. 피리딘염의 증기압은, 100℃에서는 14Torr이며, 성막 압력인 10Torr보다 높은 것을 알 수 있다. 성막 압력보다 높은 증기압을 갖는 반응 부생성물은, 파티클로서 불이익을 받지 않는다고 생각할 수 있다. 이 파티클이 발생한 웨이퍼를 10Torr의 압력 하에서 100℃에 열처리(가열)함으로써, 피리딘염이 승화하기 때문에, 파티클이 감소한다고 생각할 수 있기 때문이다.　
이 점으로부터도, 100℃에서 반응 부생성물의 증기압이 10Torr 이상인 촉매를 선정하면 좋다는 것을 알 수 있다.
도 18에, 촉매로서 NH3 촉매를 이용한 경우와 피리딘을 이용한 경우의 각각에 대하여, 실리콘 산화막의 성막 속도를 비교한 도면을 나타낸다. 도 18로부터, NH3 촉매를 이용했을 경우보다 피리딘을 이용한 경우가 더욱 빠른 성막 속도를 얻을 수 있는 것을 알 수 있다. 성막 속도가 빨라진 이유는, 반응을 저해하는 NH4Cl이라고 하는 고체 반응 부생성물이 웨이퍼(200)의 표면에 존재하지 않게 되었기 때문이라고 생각할 수 있다.
상기와 같이, 촉매로서 NH3 촉매보다 산해리 정수 pKa가 작은 피리딘 촉매를 이용함으로써 저온에서 성막 처리를 수행할 수 있고, 나아가 웨이퍼 표면 상의 파티클을 억제할 수 있었다.
(3) 제3 실시 형태
제2 실시 형태에서는, 촉매로서 피리딘을 이용했는데, 피리딘은 대기 오염 등의 환경 오염을 발생시키기 때문에, 사용 시에, 법으로 규제되거나 신고가 필요한 경우가 있다. 한편, 산해리 정수 pKa가 피리딘과 동일한 정도이며 규제가 완화되어 있는 물질로서 예를 들면, 피콜린(picoline)이 있다. 촉매의 종류 이외는 제2 실시 형태와 동일하므로, 상세한 것은 생략한다.
한편, 촉매는 산해리 정수 pKa가 실질적으로 5∼7 정도인 물질이라면, 다른 물질이어도 좋다. 예를 들면, 피리딘, 아미노피리딘(aminopyridine), 피콜린, 피페라진(piperazainr), 루티딘(lutidine) 등을 들 수 있다. 이들 물질은 구조가 비슷하여 복소환에 N이 결합하고 있는 것에 특징이 있다. 도 19에 구조도의 일람을 나타낸다.
또한, 비슷한 물질에, 예를 들면, 피로리딘(pyrrolidine), 피페리딘(piperidine)이 있는데, 산해리 정수 pKa가 약 11이며, 염화물이 용이하게 발생해버리기 때문에 바람직하지 않다. 도 20에 구조도의 일람을 나타낸다.
또한, 피라진(pyrazine), 트리아진(triazine)은 산해리 정수 pKa가 1 정도로 극단적으로 작아 H를 끌어당기는 힘이 약하기 때문에, 실리콘 산화막의 성막에는 바람직하지 않다. 도 21에 구조도의 일람을 나타낸다.
이상과 같이, 발명자 등은, 기판으로의 데미지를 억제하도록 처리실 내를 저온으로 하고, 성막 압력이 10Torr인 것과 같은 환경에 있어서, 부생성물인 염화물 등의 발생을 억제하기 위해서는, 촉매의 산해리 정수 pKa가 7보다 큰 경우는 바람직하지 않음을 알 수 있다.
또한, 촉매의 산해리 정수 pKa가 5보다 작은 경우는, H를 끌어당기는 힘이 약하기 때문에, 실리콘 산화막의 성막에는 바람직하지 않음을 알 수 있다.
상기와 같이, 산해리 정수 pKa의 값이 허용 범위에 포함되는 촉매를 선정하여 이용함으로써, 저온에서 파티클이 억제된 막을 형성하는 것이 가능하게 된다.
(4) 제4 실시 형태
제2 실시 형태에 있어서, 처리 온도를 20℃로 한 경우에 대하여 설명한다. 처리 온도 이외는, 모두 제2 실시 형태와 동일하므로, 상세한 것은 생략한다. 도 22에 성막 모델을 나타내고, 도 23에 본 실시 형태와 제2 실시 형태에 있어서의 웨이퍼(200) 상의 파티클 수를 비교한 도면을 나타낸다. 처리 온도를 20℃로 함으로써 파티클이 증가하는 것을 알 수 있다. 이것은, 20℃까지 저하시킴으로써, 반응 부생성물인 피리딘염이 고체화했기 때문이다.
(5) 제5 실시 형태
상기 제1∼ 제4 실시 형태에서는, 웨이퍼(200) 상에 금속 박막으로서 실리콘 산화막을 형성하는 예에 대하여 설명했는데, 본 실시 형태에서는, 웨이퍼(200) 상에 실리콘 질화막을 형성하는 예에 대하여 설명한다. 제2 실시 형태와 다른 부분은, 주로, 개질 가스로서 질화 가스를 이용하여 실리콘 질화막을 형성하는 점이며, 상세한 것은 생략한다.
본 실시 형태에서는, 질화 가스로서 NH3를 이용하여 실리콘 산화막 대신에 실리콘 질화막을 형성한다. 촉매로서 피리딘을 이용하여 실리콘 함유 가스와 피리딘을 동시에 공급하고, 산화 가스와 피리딘을 동시에 공급함으로써, 100℃ 이하의 저온이라고 하더라도 실리콘 질화막의 형성이 가능하다.
또한, 질화 가스로서는, NH 결합을 갖는 N함유 가스이면 NH3 이외여도 좋고, 예를 들면, N2H4, (CH3)N2H3, (CH3)2N2H2의 물질로부터 선택해도 좋다.
상기 제1∼ 제5 실시 형태에서는, 원료 가스 혹은 개질 가스와 촉매를 각각 동시에 동일한 시간만 공급하는 예에 대하여 설명했는데, 각각, 반드시 동일한 타이밍으로 처리실 내에 공급할 필요는 없고, 소정 시간, 웨이퍼(200)가 원료 가스 혹은 개질 가스와 촉매가 혼합한 분위기에 노출되어 있으면 된다. 즉, 원료 가스 혹은 개질 가스가 먼저 공급되어 있는 처리실에 촉매를 공급해도 좋고, 촉매가 먼저 공급되어 있는 처리실에 원료 가스 혹은 개질 가스를 공급해도 좋다. 또한, 원료 가스 혹은 개질 가스와 촉매가 각각 공급되어 있는 상태로부터, 먼저 원료 가스 혹은 개질 가스의 공급을 멈추고 소정 시간 경과 후에 촉매의 공급을 멈추어도 좋고, 먼저 촉매의 공급을 멈추어 소정 시간 경과 후에 원료 가스 혹은 개질 가스의 공급을 멈추어도 좋다.
또한, 원료 가스 혹은 개질 가스와 촉매를 동시에 공급하는 것은, 적어도 일정 시간만 혼합하도록 공급되어 있으면 좋고, 공급 개시와 정지의 타이밍은 동일해도 좋으며 각각이어도 좋다. 또한, 원료 가스를 기판에 노출하는 원료 가스 폭로 공정과, 산화 가스나 질화 가스 등의 개질 가스를 기판에 노출하는 개질 가스 폭로 공정과, 촉매를 기판에 노출하는 촉매 폭로 공정에 대하여, 원료 가스 폭로 공정과 촉매 폭로 공정 혹은 개질 가스 폭로 공정과 촉매 폭로 공정을 동시에 수행하는 것은, 적어도 일정 시간만 각 가스 및 촉매가 혼합하여 기판에 노출되고 있으면 되고, 각 공정을 개시(開始)하는 타이밍 및 정지하는 타이밍은 동일해도 좋으며 각각이어도 좋다.
상기 제1∼ 제5 실시 형태에서는, 박막의 원료 가스인 금속 물질로서 실리콘 함유 가스를 이용하여 웨이퍼(200) 상에 실리콘 산화막 및 실리콘 질화막을 형성하는 예에 대하여 설명했는데, 금속 물질은 실리콘 함유 가스뿐 아니라, 기타의 금속 물질이어도 적용 가능하다. 예를 들면, 원소 주기표의 4족 및 14족의 원소 등을 포함하는 물질이 적용 가능하고, Ge, Hf, Zr, Ti, Ga 등이어도 동등한 효과를 얻을 수 있다. 각 원소에 대하여, 제1 실시 형태에서 설명한 실리콘 함유 가스의 화합물과 동일한 조합에 의해 나타나는 화합물이 적용 가능하다.
이들 금속 물질을 이용함으로써, 촉매를 이용하여 저온에서, 웨이퍼(200) 상에 실리콘 산화막(SiO), 게르마늄 산화막(GeO), 티탄 산화막(TiO), 지르코늄 산화막(ZrO), 하프늄 산화막(HfO), 갈륨 산화막(GaO), 실리콘 질화막(SiN), 게르마늄 질화막(GeN), 티탄 질화막(TiN), 지르코늄 질화막(ZrN), 하프늄 질화막(HfN), 갈륨 질화막(GaN) 등을 형성할 수 있다.
<본 발명의 바람직한 형태>
이하, 본 발명의 바람직한 형태에 대하여 부기한다.
(부기 1)
본 발명의 한 형태에 의하면, 원료 가스에 기판을 노출하는 원료 가스 폭로 공정과, 산화 가스 혹은 질화 가스 중 어느 하나로서, 전기 음성도가 다른 원자를 갖는 개질 가스에 기판을 노출하는 개질 가스 폭로 공정과, 촉매에 노출하는 기판을 촉매 폭로 공정을 수행함으로써, 기판의 표면에 산화막 혹은 질화막을 형성하는 반도체 디바이스의 제조 방법으로서, 촉매 폭로 공정에서는 산해리 정수 pKa가 5∼7인 촉매(단, 피리딘을 제외함)를 이용하는 반도체 디바이스의 제조 방법이 제공된다.
(부기 2)
바람직하게는, 원료 가스 폭로 공정과 촉매 폭로 공정을 동시에 수행하고, 원료 가스 개질 가스 폭로 공정과 촉매 폭로 공정을 동시에 수행한다.
(부기 3)
바람직하게는, 잔류하는 원료 가스 혹은, 산화 가스 혹은 질화 가스를 제거하는 제거 공정을 갖고, 원료 가스와 산화 가스 혹은 질화 가스가 서로 혼합하지 않는 상태에서 기판에 노출한다.
(부기 4)
바람직하게는, 촉매는 질소(N)를 포함하는 복소환 화합물이다.
(부기 5)
바람직하게는, 촉매는 아미노피리딘, 피콜린, 피페라진, 루티딘 중 어느 하나이다.
(부기 6)
바람직하게는, 원료 가스는 4족 원소 혹은 14족 원소 중 어느 하나의 원소를 포함하는 화합물이다.
(부기 7)
바람직하게는, 원료 가스는 실리콘(Si), 게르마늄(Ge), 티탄(Ti), 지르코늄(Zr), 하프늄(Hf), 갈륨(Ga) 중 어느 하나의 원소를 포함하는 화합물이다.
(부기 8)
바람직하게는, 산화 가스는 OH 결합을 갖는 물질로서, 상기 질화 가스는 NH 결합을 갖는 물질이다.
(부기 9)
바람직하게는, 산화 가스는 H2O, H2O2, H2와 O2의 혼합 플라즈마, O2 플라즈마, H2와 O3 중 어느 하나의 물질로부터 선택된다.
(부기 10)
바람직하게는, 기판의 표면에 형성되는 산화막 혹은 질화막은, 실리콘 산화막(SiO), 게르마늄 산화막(GeO), 티탄 산화막(TiO), 지르코늄 산화막(ZrO), 하프늄 산화막(HfO), 갈륨 산화막(GaO), 실리콘 질화막(SiN), 게르마늄 질화막(GeN), 티탄 질화막(TiN), 지르코늄 질화막(ZrN), 하프늄 질화막(HfN), 갈륨 질화막(GaN) 또는 그 혼합물막 중 어느 하나이다.
(부기 11)
바람직하게는, 원료 가스는 17족 원소를 포함하는 화합물이다.
(부기 12)
바람직하게는, 원료 가스는 Cl, F, Br, I 중 어느 하나의 원소를 포함하는 화합물이다.
(부기 13)
본 발명의 다른 형태에 의하면, 처리실 내에 재치된 기판을 원료 가스에 노출하는 원료 가스 폭로 공정과, 처리실 내에 재치된 기판을 산화 가스 혹은 질화 가스 중 어느 하나로서, 전기 음성도가 다른 원자를 갖는 개질 가스에 노출하는 개질 가스 폭로 공정과, 처리실 내에 재치된 기판을 촉매에 노출하는 촉매 폭로 공정을 갖고, 기판을 가열하면서 각 공정을 수행함으로써 기판의 표면에 산화막 혹은 질화막을 형성하는 반도체 디바이스의 제조 방법으로서, 촉매 폭로 공정에 있어서의 처리실 내의 압력을, 그 촉매에 노출된 기판의 표면 온도에 있어서 원료 가스와 촉매의 반응에 의해 생성되는 부생성물이 기판의 표면으로부터 승화하기 위한 증기압보다 낮게 설정함과 동시에, 승화한 부생성물을 처리실 외부에 배출하는 부생성물 배출 공정을 갖는 반도체 디바이스의 제조 방법이 제공된다.
(부기 14)
바람직하게는, 처리실 내의 온도는 200℃ 이하이다.
(부기 15)
바람직하게는, 처리실 내의 온도는 약 100℃이다.
(부기 16)
바람직하게는, 원료 가스 폭로 공정과 촉매 폭로 공정을 동시에 수행하고, 개질 가스 폭로 공정과 촉매 폭로 공정을 동시에 수행함으로써 기판의 표면에 산화막 혹은 질화막을 형성한다.
(부기 17)
바람직하게는, 처리실 내의 분위기를 제거하는 제거 공정을 갖고, 원료 가스와 산화 가스 혹은 질화 가스가 서로 혼합하지 않도록, 처리실 내에 재치된 기판에 노출한다.
(부기 18)
본 발명의 다른 형태에 의하면, 기판을 수용하는 처리실과, 처리실 내에 원료 가스를 공급하는 제1 가스 공급계와, 처리실 내에 전기 음성도가 다른 원자를 갖는 산화 가스 혹은 질화 가스 중 적어도 한 쪽을 공급하는 제2 가스 공급계와, 처리실 내에 산해리 정수 pKa가 약 5∼7인 촉매(단, 피리딘을 제외함)를 공급하는 제3 가스 공급계와, 제1 가스 공급계, 제2 가스 공급계, 제3 가스 공급계를 제어하는 제어부를 갖고, 제어부는, 제1 가스 공급계, 제2 가스 공급계, 제3 가스 공급계를 제어하여, 기판의 표면을 원료 가스 및 촉매를 포함한 혼합물에 노출하고, 그 후, 그 표면을 산화 가스 혹은 질화 가스 중 적어도 한 쪽 및 촉매를 포함하는 혼합물에 노출함으로써 기판의 표면에 산화막 혹은 질화막을 형성하는 기판 처리 장치가 제공된다.
(부기 19)
본 발명의 다른 형태에 의하면, 기판을 수용하는 처리실과, 기판을 소정의 처리 온도로 가열하는 가열계와, 처리실 내에 원료 가스를 공급하는 제1 가스 공급계와, 처리실 내에 전기 음성도가 다른 원자를 갖는 산화 가스 혹은 질화 가스 중 적어도 한 쪽을 공급하는 제2 가스 공급계와, 촉매를 처리실 내에 공급하는 제3 가스 공급계와, 상기 가열계, 제1 가스 공급계, 제2 가스 공급계, 제3 가스 공급계를 제어하는 제어부를 갖고, 제어부는, 가열계, 제1 가스 공급계, 제2 가스 공급계, 제3 가스 공급계를 제어하여, 기판을 소정의 처리 온도로 가열하고, 처리실 내의 압력을 기판의 표면 온도에 있어서 원료 가스와 촉매의 반응에 의해 생성되는 부생성물이 기판의 표면으로부터 승화하기 위한 증기압보다 낮게 설정하면서, 기판의 표면을 원료 가스 및 촉매를 포함하는 혼합물에 노출하고, 그 후, 그 표면을 산화 가스 혹은 질화 가스 중 적어도 한 쪽 및 촉매를 포함하는 혼합물에 노출함으로써 기판의 표면에 산화막 혹은 질화막을 형성하는 기판 처리 장치가 제공된다.
(부기 20)
본 발명의 다른 형태에 의하면, 원료 가스에 기판을 노출하는 원료 가스 폭로 공정과, 전기 음성도가 다른 원자를 갖는 산화 가스 혹은 질화 가스 중 어느 하나인 개질 가스에 기판을 노출하는 개질 가스 폭로 공정과, 산해리 정수 pKa가 5∼7인 촉매(단, 피리딘을 제외함)에 기판을 노출하는 촉매 폭로 공정을 수행함으로써 기판의 표면에 형성된 산화막 혹은 질화막을 갖는 반도체 디바이스가 제공된다.
(부기 21)
본 발명의 한 형태에 의하면, 원료 가스에 기판을 노출하는 원료 가스 폭로 공정과, 전기 음성도가 다른 원자를 갖는 산화 가스 혹은 질화 가스 중 어느 하나인 개질 가스에 기판을 노출하는 개질 가스 폭로 공정과, 촉매에 기판을 노출하는 촉매 폭로 공정을 갖고, 각 공정을 수행함으로써 기판의 표면에 산화막 혹은 질화막을 형성하는 반도체 디바이스의 제조 방법으로서, 산해리 정수 pKa가 허용 범위에 포함되는 촉매를 선정하여 이용하는 반도체 디바이스의 제조 방법이 제공된다.
(부기 22)
본 발명의 한 형태에 의하면, 처리실 내에 재치된 기판을 원료 가스 및 촉매에 노출하는 제1 공정과, 처리실 내의 분위기를 배기하는 제2 공정과, 기판을 전기 음성도가 다른 원자를 갖는 산화 가스 혹은 질화 가스 및 촉매에 노출하는 제3 공정과, 처리실 내의 분위기를 제거하는 제4 공정을 차례로 수행함으로써 기판의 표면에 산화막 혹은 질화막을 형성하고, 제2 공정 및 제4 공정에서는 산해리 정수 pKa가 5∼7인 촉매(단, 피리딘을 제외함)를 이용하는 반도체 디바이스의 제조 방법이 제공된다.
본 발명은, 종형 뱃치 장치에 대하여 주로 설명하고 있는데, 이에 한정하지 않고, 매엽(枚葉) 장치, 횡형(橫型) 장치에도 적용 가능하다.
또한, 본 발명은, 포토레지스트(photoresist)에 데미지를 주지 않는 저온에서 막을 형성할 수 있으므로, 리소그래피(lithography) 기술의 하나이며, 패터닝을 2 회 이상 수행하여 포토레지스트 패턴을 형성하는 더블 패터닝법을 이용한 기판 처리에도 적용 가능하다.
101 : 기판 처리 장치 200 : 웨이퍼
201 : 처리실 202 : 처리로
203 : 반응관 207 : 히터
243e : APC 밸브 246 : 진공 펌프
280 : 컨트롤러 310, 320 : 원료 가스 공급관
330 : 촉매 공급관
312, 322, 332 : 매스 플로우 컨트롤러
314, 324, 334 : 밸브 410, 420, 430 : 노즐
410a, 420a : 가스 공급공 430a : 촉매 공급공

Claims (10)

  1. 원료 가스에 기판을 노출하는 원료 가스 폭로 공정과,
    산화 가스 혹은 질화 가스 중 어느 하나로서 전기 음성도가 다른 원자를 갖는 개질 가스에 기판을 노출하는 개질 가스 폭로 공정과,
    촉매에 노출하는 기판을 촉매 폭로 공정
    을 수행함으로써, 기판의 표면에 산화막 혹은 질화막을 형성하는 반도체 디바이스의 제조 방법으로서,
    상기 촉매 폭로 공정에서는 산해리 정수 pKa가 5∼7인 촉매(단, 피리딘을 제외함)를 이용하는 반도체 디바이스의 제조 방법.
  2. 제1항에 있어서,
    원료 가스 폭로 공정과 촉매 폭로 공정을 동시에 수행하고, 개질 가스 폭로 공정과 촉매 폭로 공정을 동시에 수행하는 반도체 디바이스의 제조 방법.
  3. 제1항에 있어서,
    잔류하는 원료 가스 혹은, 산화 가스 혹은 질화 가스를 제거하는 제거 공정을 포함하고, 원료 가스와 산화 가스 혹은 질화 가스가 서로 혼합하지 않는 상태에서 기판에 노출하는 반도체 디바이스의 제조 방법.
  4. 제1항에 있어서,
    촉매는 질소(N)를 포함하는 복소환 화합물인 반도체 디바이스의 제조 방법.
  5. 제4항에 있어서,
    촉매는, 아미노피리딘(aminopyridine), 피콜린(picoline), 피페라진(piperazine), 루티딘(lutidine) 중 어느 하나인 반도체 디바이스의 제조 방법.
  6. 제1항에 있어서,
    산화 가스는 OH 결합을 갖는 물질이고, 상기 질화 가스는 NH 결합을 갖는 물질인 반도체 디바이스의 제조 방법.
  7. 처리실 내에 재치된 기판을 원료 가스에 노출하는 원료 가스 폭로 공정과,
    처리실 내에 재치된 기판을 산화 가스 혹은 질화 가스 중 어느 하나로서 전기 음성도가 다른 원자를 갖는 개질 가스에 노출하는 개질 가스 폭로 공정과,
    처리실 내에 재치된 기판을 촉매에 노출하는 촉매 폭로 공정을 갖고, 기판을 가열하면서 각 공정을 수행함으로써 기판의 표면에 산화막 혹은 질화막을 형성하는 반도체 디바이스의 제조 방법으로서,
    상기 촉매 폭로 공정에 있어서의 상기 처리실 내의 압력을, 그 촉매에 노출된 기판의 표면 온도에 있어서 상기 원료 가스와 상기 촉매의 반응에 의해 생성되는 부생성물이 상기 기판의 표면으로부터 승화하기 위한 증기압보다 낮게 설정시킴과 동시에, 승화한 상기 부생성물을 상기 처리실 외부에 배출하는 부생성물 배출 공정을 갖는 반도체 디바이스의 제조 방법.
  8. 제7항에 있어서,
    처리실 내의 온도는 200℃ 이하인 반도체 디바이스의 제조 방법.
  9. 제8항에 있어서,
    처리실 내의 온도는 약 100℃인 반도체 디바이스의 제조 방법.
  10. 기판을 수용하는 처리실과,
    처리실 내에 원료 가스를 공급하는 제1 가스 공급계와, 처리실 내에 전기 음성도가 다른 원자를 가지는 산화 가스 혹은 질화 가스 중 적어도 한 쪽을 공급하는 제2 가스 공급계와, 처리실 내에 산해리 정수 pKa가 약 5∼7인 촉매(단, 피리딘을 제외함)를 공급하는 제3 가스 공급계와, 제1 가스 공급계, 제2 가스 공급계, 제3 가스 공급계를 제어하는 제어부를 갖고,
    제어부는, 제1 가스 공급계, 제2 가스 공급계, 제3 가스 공급계를 제어하여, 기판의 표면을 원료 가스 및 촉매를 포함하는 혼합물에 노출하고, 그 후, 그 표면을 산화 가스 혹은 질화 가스 중 적어도 한 쪽 및 촉매를 포함하는 혼합물에 노출함으로써, 기판의 표면에 산화막 혹은 질화막을 형성하는 기판 처리 장치.
KR1020100014266A 2009-02-17 2010-02-17 반도체 디바이스의 제조 방법 및 기판 처리 장치 KR101063854B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009034256 2009-02-17
JPJP-P-2009-034256 2009-02-17
JP2010007961A JP5518499B2 (ja) 2009-02-17 2010-01-18 半導体デバイスの製造方法および基板処理装置
JPJP-P-2010-007961 2010-01-18

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020110065761A Division KR20110089117A (ko) 2009-02-17 2011-07-04 반도체 디바이스의 제조 방법 및 기판 처리 장치

Publications (2)

Publication Number Publication Date
KR20100094408A true KR20100094408A (ko) 2010-08-26
KR101063854B1 KR101063854B1 (ko) 2011-09-08

Family

ID=42560323

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020100014266A KR101063854B1 (ko) 2009-02-17 2010-02-17 반도체 디바이스의 제조 방법 및 기판 처리 장치
KR1020110065761A KR20110089117A (ko) 2009-02-17 2011-07-04 반도체 디바이스의 제조 방법 및 기판 처리 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020110065761A KR20110089117A (ko) 2009-02-17 2011-07-04 반도체 디바이스의 제조 방법 및 기판 처리 장치

Country Status (5)

Country Link
US (1) US8557716B2 (ko)
JP (1) JP5518499B2 (ko)
KR (2) KR101063854B1 (ko)
CN (1) CN101807524B (ko)
TW (1) TWI485774B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101403981B1 (ko) * 2011-12-26 2014-06-05 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
KR20140077192A (ko) * 2011-10-05 2014-06-23 어플라이드 머티어리얼스, 인코포레이티드 인-시튜 수산화 장치
KR20160110930A (ko) * 2013-09-26 2016-09-23 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR20190143808A (ko) * 2018-06-21 2019-12-31 도쿄엘렉트론가부시키가이샤 제어 장치, 성막 장치, 제어 방법, 성막 방법 및 기록 매체

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006087893A1 (ja) * 2005-02-17 2006-08-24 Hitachi Kokusai Electric Inc. 基板処理方法および基板処理装置
JP5813303B2 (ja) 2009-11-20 2015-11-17 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5722008B2 (ja) * 2010-11-24 2015-05-20 株式会社日立国際電気 半導体デバイスの製造方法、半導体デバイス及び基板処理装置
JP5829196B2 (ja) * 2011-10-28 2015-12-09 東京エレクトロン株式会社 シリコン酸化物膜の成膜方法
JP6039996B2 (ja) * 2011-12-09 2016-12-07 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6035161B2 (ja) 2012-03-21 2016-11-30 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP5959907B2 (ja) 2012-04-12 2016-08-02 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
CN104520975B (zh) 2012-07-30 2018-07-31 株式会社日立国际电气 衬底处理装置及半导体器件的制造方法
US9695509B2 (en) 2012-10-23 2017-07-04 Hitachi Kokusai Electric Inc. Substrate processing apparatus, purging apparatus, method of manufacturing semiconductor device, and recording medium
KR20140059107A (ko) 2012-11-07 2014-05-15 주식회사 유피케미칼 실리콘 질화물 박막 제조 방법
JP6068130B2 (ja) * 2012-12-25 2017-01-25 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US10573511B2 (en) 2013-03-13 2020-02-25 Asm Ip Holding B.V. Methods for forming silicon nitride thin films
JP5864637B2 (ja) 2013-03-19 2016-02-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
JP6155063B2 (ja) 2013-03-19 2017-06-28 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
JP6111317B2 (ja) * 2013-03-19 2017-04-05 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置、プログラムおよび記録媒体
JP5998101B2 (ja) * 2013-05-24 2016-09-28 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
KR101863477B1 (ko) * 2014-03-13 2018-05-31 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP6123021B2 (ja) * 2014-03-18 2017-04-26 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
JP5886381B2 (ja) 2014-07-23 2016-03-16 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JP5957128B2 (ja) * 2015-07-29 2016-07-27 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
KR102324630B1 (ko) 2017-03-29 2021-11-10 삼성전자주식회사 집적회로 소자의 제조 방법
JP7090513B2 (ja) * 2018-09-06 2022-06-24 東京エレクトロン株式会社 基板処理装置及びパージ方法
JP6608516B2 (ja) * 2018-12-19 2019-11-20 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6783888B2 (ja) 2019-03-15 2020-11-11 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置及び記録媒体
JP7240946B2 (ja) * 2019-04-26 2023-03-16 株式会社トリケミカル研究所 酸化珪素膜形成方法
US20210225633A1 (en) * 2020-01-17 2021-07-22 Asm Ip Holding B.V. FORMATION OF SiOCN THIN FILMS

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6090442A (en) * 1997-04-14 2000-07-18 University Technology Corporation Method of growing films on substrates at room temperatures using catalyzed binary reaction sequence chemistry
US6818250B2 (en) * 2000-06-29 2004-11-16 The Regents Of The University Of Colorado Method for forming SIO2 by chemical vapor deposition at room temperature
KR100505668B1 (ko) 2002-07-08 2005-08-03 삼성전자주식회사 원자층 증착 방법에 의한 실리콘 산화막 형성 방법
KR100513719B1 (ko) * 2002-08-12 2005-09-07 삼성전자주식회사 하프늄 산화막 형성용 전구체 및 상기 전구체를 이용한하프늄 산화막의 형성방법
US20040040110A1 (en) * 2002-08-29 2004-03-04 Fletcher John Daniel Scum kicker
KR100513810B1 (ko) 2003-12-23 2005-09-13 주식회사 하이닉스반도체 촉매에 의한 원자층 증착 방식을 이용한 ｔｉ막 형성 방법
TWI242121B (en) * 2004-08-20 2005-10-21 Via Tech Inc Testing method for reconstructing unit
JP4563113B2 (ja) 2004-08-26 2010-10-13 株式会社日立国際電気 シリコン酸化膜の形成方法、半導体デバイスの製造方法および基板処理装置
JP2006261434A (ja) * 2005-03-17 2006-09-28 L'air Liquide Sa Pour L'etude & L'exploitation Des Procede S Georges Claude シリコン酸化膜の形成方法
JP4975414B2 (ja) * 2005-11-16 2012-07-11 エーエスエム インターナショナル エヌ．ヴェー． Ｃｖｄ又はａｌｄによる膜の堆積のための方法
US7776395B2 (en) * 2006-11-14 2010-08-17 Applied Materials, Inc. Method of depositing catalyst assisted silicates of high-k materials
US7749574B2 (en) 2006-11-14 2010-07-06 Applied Materials, Inc. Low temperature ALD SiO2
US7964441B2 (en) * 2007-03-30 2011-06-21 Tokyo Electron Limited Catalyst-assisted atomic layer deposition of silicon-containing films with integrated in-situ reactive treatment
US7858535B2 (en) * 2008-05-02 2010-12-28 Micron Technology, Inc. Methods of reducing defect formation on silicon dioxide formed by atomic layer deposition (ALD) processes and methods of fabricating semiconductor structures

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140077192A (ko) * 2011-10-05 2014-06-23 어플라이드 머티어리얼스, 인코포레이티드 인-시튜 수산화 장치
KR101403981B1 (ko) * 2011-12-26 2014-06-05 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
KR20160110930A (ko) * 2013-09-26 2016-09-23 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
US9508531B2 (en) 2013-09-26 2016-11-29 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device by alternatively increasing and decreasing pressure of process chamber
KR20190143808A (ko) * 2018-06-21 2019-12-31 도쿄엘렉트론가부시키가이샤 제어 장치, 성막 장치, 제어 방법, 성막 방법 및 기록 매체

Also Published As

Publication number Publication date
KR20110089117A (ko) 2011-08-04
CN101807524A (zh) 2010-08-18
US8557716B2 (en) 2013-10-15
JP5518499B2 (ja) 2014-06-11
TW201041036A (en) 2010-11-16
JP2010219500A (ja) 2010-09-30
KR101063854B1 (ko) 2011-09-08
TWI485774B (zh) 2015-05-21
CN101807524B (zh) 2012-02-29
US20100210118A1 (en) 2010-08-19

Similar Documents

Publication Publication Date Title
KR101063854B1 (ko) 반도체 디바이스의 제조 방법 및 기판 처리 장치
TWI710026B (zh) 基板處理裝置、半導體裝置之製造方法及記錄媒體
US9238257B2 (en) Method of manufacturing semiconductor device, cleaning method, and substrate processing apparatus
US8076251B2 (en) Method of manufacturing semiconductor device, method of processing substrate and substrate processing apparatus
JP5692842B2 (ja) 半導体装置の製造方法及び基板処理装置
US10090149B2 (en) Method of manufacturing semiconductor device by forming and modifying film on substrate
US7884034B2 (en) Method of manufacturing semiconductor device and substrate processing apparatus
KR101233031B1 (ko) 반도체 장치의 제조 방법과 기판 처리 방법 및 기판 처리 장치
US20070292974A1 (en) Substrate Processing Method and Substrate Processing Apparatus
KR20100129236A (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
US20210272803A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR100996689B1 (ko) 반도체장치의 제조방법, 막생성방법 및 기판처리장치
WO2011093203A1 (ja) 半導体装置の製造方法、基板処理装置及び半導体装置
JP6475135B2 (ja) 半導体装置の製造方法、ガス供給方法及び基板処理装置並びに基板保持具
TWI578384B (zh) A semiconductor device manufacturing method, a substrate processing method, and a substrate processing apparatus
US20220301851A1 (en) Method of manufacturing semiconductor device, substrate processing method, recording medium, and substrate processing apparatus
KR101922593B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP5421812B2 (ja) 半導体基板の成膜装置及び方法
JP4112591B2 (ja) 半導体装置の製造方法および基板処理装置
JP2007049046A (ja) 半導体装置の製造方法
JP2022087143A (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140825

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170823

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 8