KR20100093681A - 광소자용 기판, 이를 갖는 광소자 패키지 및 이의 제조 방법 - Google Patents
광소자용 기판, 이를 갖는 광소자 패키지 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR20100093681A KR20100093681A KR1020090012728A KR20090012728A KR20100093681A KR 20100093681 A KR20100093681 A KR 20100093681A KR 1020090012728 A KR1020090012728 A KR 1020090012728A KR 20090012728 A KR20090012728 A KR 20090012728A KR 20100093681 A KR20100093681 A KR 20100093681A
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- metal layer
- oxide film
- anodic oxide
- optical device
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 96
- 230000003287 optical effect Effects 0.000 title claims abstract description 60
- 238000000034 method Methods 0.000 title claims description 58
- 229910052709 silver Inorganic materials 0.000 claims abstract description 29
- 239000004332 silver Substances 0.000 claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims description 234
- 239000002184 metal Substances 0.000 claims description 234
- 239000010410 layer Substances 0.000 claims description 153
- 239000010407 anodic oxide Substances 0.000 claims description 87
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 26
- 229910052802 copper Inorganic materials 0.000 claims description 26
- 239000010949 copper Substances 0.000 claims description 26
- 239000007769 metal material Substances 0.000 claims description 26
- 239000011241 protective layer Substances 0.000 claims description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims description 19
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 18
- 229910052804 chromium Inorganic materials 0.000 claims description 18
- 239000011651 chromium Substances 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 18
- 230000008569 process Effects 0.000 claims description 16
- 238000002048 anodisation reaction Methods 0.000 claims description 13
- 238000007743 anodising Methods 0.000 claims description 13
- 229910045601 alloy Inorganic materials 0.000 claims description 11
- 239000000956 alloy Substances 0.000 claims description 11
- 230000001681 protective effect Effects 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 5
- BTBUEUYNUDRHOZ-UHFFFAOYSA-N Borate Chemical compound [O-]B([O-])[O-] BTBUEUYNUDRHOZ-UHFFFAOYSA-N 0.000 claims description 4
- FEWJPZIEWOKRBE-JCYAYHJZSA-N Dextrotartaric acid Chemical compound OC(=O)[C@H](O)[C@@H](O)C(O)=O FEWJPZIEWOKRBE-JCYAYHJZSA-N 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 229940095064 tartrate Drugs 0.000 claims description 2
- 238000007747 plating Methods 0.000 claims 1
- 229940071182 stannate Drugs 0.000 claims 1
- 125000005402 stannate group Chemical group 0.000 claims 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 abstract description 21
- 229910000679 solder Inorganic materials 0.000 description 16
- 229910052782 aluminium Inorganic materials 0.000 description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 13
- 238000005192 partition Methods 0.000 description 12
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 5
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- 239000011777 magnesium Substances 0.000 description 4
- 229910052749 magnesium Inorganic materials 0.000 description 4
- 229910052758 niobium Inorganic materials 0.000 description 4
- 239000010955 niobium Substances 0.000 description 4
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910052725 zinc Inorganic materials 0.000 description 4
- 239000011701 zinc Substances 0.000 description 4
- 229910000570 Cupronickel Inorganic materials 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 3
- ZBTDWLVGWJNPQM-UHFFFAOYSA-N [Ni].[Cu].[Au] Chemical compound [Ni].[Cu].[Au] ZBTDWLVGWJNPQM-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- YOCUPQPZWBBYIX-UHFFFAOYSA-N copper nickel Chemical compound [Ni].[Cu] YOCUPQPZWBBYIX-UHFFFAOYSA-N 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 3
- 239000003792 electrolyte Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- AUTNMGCKBXKHNV-UHFFFAOYSA-P diazanium;3,7-dioxido-2,4,6,8,9-pentaoxa-1,3,5,7-tetraborabicyclo[3.3.1]nonane Chemical compound [NH4+].[NH4+].O1B([O-])OB2OB([O-])OB1O2 AUTNMGCKBXKHNV-UHFFFAOYSA-P 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- NGPGDYLVALNKEG-UHFFFAOYSA-N azanium;azane;2,3,4-trihydroxy-4-oxobutanoate Chemical compound [NH4+].[NH4+].[O-]C(=O)C(O)C(O)C([O-])=O NGPGDYLVALNKEG-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- KGBXLFKZBHKPEV-UHFFFAOYSA-N boric acid Chemical compound OB(O)O KGBXLFKZBHKPEV-UHFFFAOYSA-N 0.000 description 1
- 239000004327 boric acid Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
- H01L33/60—Reflective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/642—Heat extraction or cooling elements characterized by the shape
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
- H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10106—Light emitting diode [LED]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
본 발명은 광소자용 기판, 이를 갖는 광소자 패키지 및 이의 제조 방법에 관한 것이다. 본 발명에 따른 광소자용 기판, 이를 갖는 광소자 패키지 및 이의 제조 방법은 금속 기판, 금속 기판의 표면에 형성되어 금속 기판을 절연시키는 제1 양극 산화막 및 제1 양극 산화막 위에 서로 절연되게 형성된 제1 및 제2 전극을 포함할 수 있다.
금속 기판, 양극 산화막, 발광다이오드
Description
본 발명은 광소자용 기판, 이를 갖는 광소자 패키지 및 이의 제조 방법 관한 것이다.
광소자는 전기 에너지를 빛으로 변환하거나, 빛 에너지를 전기에너지로 변환하는 소자로서 사용 목적에 따라 다양한 크기 및 모양을 갖는다.
최근, 광소자 중 발광다이오드(Light Emitting Diode; 이하, LED라 함)는 조명 분야, 디스플레이 분야 등에서 많이 사용되고 있다. LED는 인쇄회로기판에 실장 되며, 단일 소자 또는 어레이되어 사용된다. LED 휘도가 높고, 에너지 효율이 높은 장점이 있으나 발열이 많다는 문제가 있다.
발열 문제를 해결하기 위하여 종래의 경우에는 LED 패키지 하부에 히트 싱크를 사용하거나, 인쇄회로기판에 열전도를 위한 금속 패드들을 형성하여 사용하고 있다. 그러나 히트 싱크의 경우에는 LED 패키지의 크기가 커지는 단점이 있으며 추가 공정을 진행해야 하는 단점이 있다. 또한, 인쇄회로기판의 금속 패드들을 형성하여도 LED에서 발생되는 열을 외부로 효율적으로 방출하지 못하는 단점이 있다.
LED 뿐만 아니라 광소자들은 구동부를 포함하는 경우가 많으며, 구동부에서 발생되는 열을 외부로 방출하기 위하여 위에서 언급한 히트 싱크 등을 사용하고 있으나 크기가 커지며 비용이 추가되는 문제점이 있다.
본 발명의 목적은 금속 기판에 공공이 없는 양극 산화막이 형성되어 열전도도가 높은 광소자용 기판, 이를 갖는 광소자 패키지 및 이의 제조 방법을 제안하는 것이다.
본 발명의 다른 목적은 1회 이상의 애노다이징 공정을 통해 양극 산화막의 두께를 조절 형성할 수 있는 광소자용 기판, 이를 갖는 광소자 패키지 및 이의 제조 방법을 제안하는 것이다.
본 발명의 또 다른 목적은 광소자와 연결되는 전극 구조가 양극 산화막 위에 금속층이 적층된 형태로 형성된 광소자용 기판, 이를 갖는 광소자 패키지 및 이의 제조 방법을 제안하는 것이다.
본 발명의 또 다른 목적은 광이용 효율이 향상된 광소자용 기판, 이를 갖는 광소자 패키지 및 이의 제조 방법을 제안하는 것이다.
본 발명의 일 측면에 따르면, 금속 기판; 상기 금속 기판의 표면에 형성되어 상기 금속 기판을 절연시키는 제1 양극 산화막; 및 상기 제1 양극 산화막 위에 서로 절연되게 형성된 제1 및 제2 전극을 포함하는 광소자용 기판이 제공된다.
본 발명의 다른 측면에 의하면, 금속 기판, 상기 금속 기판의 표면에 형성되어 상기 금속 기판을 절연시키는 제1 양극 산화막 및 상기 제1 양극 산화막 위에 서로 절연되게 형성된 제1 및 제2 전극을 포함하는 광소자용 기판; 상기 제1 및 제2 전극 사이의 배치되는 광소자; 상기 광소자와 상기 제1 전극을 연결하는 제1 와이어; 및 상기 광소자와 상기 제2 전극을 연결하는 제2 와이어를 포함하는 광소자 패키지가 제공된다.
본 발명의 또 다른 측면에 의하면, (a) 금속 기판 표면에 상기 금속 기판을 절연시키는 제1 양극 산화막을 형성하는 단계; (b) 상기 제1 양극 산화막 위에 제2 양극 산화막을 형성하는 단계; (c) 상기 제1 양극 산화막 위에 제1 금속층을 형성하는 단계; (d) 상기 제1 금속층 위에 제2 금속층을 형성하는 단계; 및 (e) 상기 제1 및 제2 금속층을 식각하여 서로 마주하며 절연되도록 제1 및 제2 전극을 형성하는 단계를 포함하는 광소자용 기판 제조 방법 이 제공된다.
본 발명의 또 다른 측면에 의하면, (a) 금속 기판 표면에 상기 금속 기판을 절연 시키는 제1 양극 산화막을 형성하는 단계; (b) 상기 제1 양극 산화막 위에 제1 내지 제3 금속층 중 어느 하나의 금속층을 포함하며 서로 마주하며 절연되게 형 성된 제1 및 제2 전극을 형성하는 단계; (c) 상기 제1 및 제2 전극 사이에 광소자를 배치하는 단계; 및 (d) 상기 광소자로부터 인출된 제1 와이어와 상기 제1 전극을 전기적으로 연결하고, 상기 광소자로부타 인출된 제2 와이어와 상기 제2 전극을 전기적으로 연결하는 단계를 포함하는 광소자 패키지 제조 방법 를 포함하는 광소자 패키지 제조 방법이 제공된다.
본 발명은 금속 기판을 사용하여 광소자에서 발생되는 열을 효율적으로 방출할 수 있는 효과가 있다.
또한, 본 발명은 금속 기판의 양극 산화막의 두께를 용이하게 조절할 수 있는 효과가 있다.
본 발명은 금속 기판에 반사홈을 형성하여 광이용 효율을 향상시키고, 광소자의 얼라인을 용이하게 할 수 있다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체 적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
도면에 대한 상세한 설명을 하기에 앞서, 본 명세서에서의 구성부들에 대한 구분은 각 구성부가 담당하는 주기능별로 구분한 것에 불과함을 명확히 하고자 한다. 즉, 이하에서 설명할 2개 이상의 구성부가 하나의 구성부로 합쳐지거나 또는 하나의 구성부가 보다 세분화된 기능별로 2개 이상으로 분화되어 구비될 수도 있다. 그리고 이하에서 설명할 구성부 각각은 자신이 담당하는 주기능 이외에도 다른 구성부가 담당하는 기능 중 일부 또는 전부의 기능을 추가적으로 수행할 수도 있으며, 구성부 각각이 담당하는 주기능 중 일부 기능이 다른 구성부에 의해 전담되어 수행될 수도 있음은 물론이다.
이하, 본 발명의 실시예를 첨부한 도면들을 참조하여 상세히 설명하기로 한다. 본 발명을 설명함에 있어 전체적인 이해를 용이하게 하기 위하여 도면 번호에 상관없이 동일한 수단에 대해서는 동일한 참조 번호를 사용하기로 한다.
도 1은 본 발명의 제1 실시 예에 따른 발광다이오드 패키지 어레이를 도시한 평면도이고, 도 2는 도 1에 도시된 발광다이오드 패키지 어레이의 I-I' 선을 따라 절단된 단면을 도시한 단면도이다. 본 발명에서는 편의상 발광다이오드용 기판과 발광다이오드 패키지를 구분하여 설명하고 있으나, 발광다이오드 패키지는 발광다이오드 기판을 포함할 수도 있다.
도 1 및 도 2를 참조하면, 본 발명에 따른 발광다이오드 패키지는 발광다이오드용 기판(400), 발광다이오드(100)를 포함할 수 있다. 여기서, 발광다이오드용 기판(400)은 금속 기판(10), 반사홈(90), 제1 양극 산화막(20), 제2 양극 산화막(30), 포토 솔더 레지스트 패턴(55), 제1 내지 제4 전극(70, 80, 71, 81) 및 격벽(56)을 포함할 수 있다. 또한, 발광다이오드(100)에 전압이 인가되도록 하는 제1 및 제2 와이어(110, 120)를 포함할 수 있으며, 발광다이오드(100)를 보호하는 보호층(130) 및 보호캡(140)을 포함할 수 있다.
구체적으로, 금속 기판(10)은 알루미늄 또는 알루미늄을 포함하는 합금 기판일 수 있다. 알루미늄 소재의 금속 기판(10)은 열 전도도가 우수하며, 가공이 용이한 장점이 있다. 그러나, 금속 기판(10)은 알루미늄뿐만 아니라, 티타늄, 마그네슘, 아연, 니오븀 또는 이를 포함하는 함금 등을 포함할 수 있다.
반사홈(90)은 금속 기판(10)의 내측으로 함몰되게 형성된다. 반사홈(90)은 발광다이오드(100)에서 방출되는 광을 반사시킨다. 또한, 반사홈(90)은 발광다이오드(100)의 안착이 용이하도록 안내하는 역할을 할 수 있다. 반사홈(90)은 함몰된 바닥의 하부면(91) 및 단면이 경사지게 형성된 반사면(92)을 포함할 수 있다.
반사홈(90)은 하부면의 연장선과 반사면(92)이 이루는 경사각(θ)이 20~70°로 형성될 수 있다.
경사각(θ)이 20°미만일 경우에는 반사면(92)이 넓어져 광의 반사량이 증가할 수 있으나 동일한 크기의 금속 기판(10)에 배치될 수 있는 발광다이오드(100)의 개수가 줄어들 수 있다. 또한, 경사각(θ)이 70°이상이면 반사면(92)의 면적이 줄어들어 발광다이오드(100)의 광반사 효율이 낮아질 수 있다.
반사홈(90)은 200 내지 300㎛의 깊이(d1)로 형성될 수 있다. 그러나 이에 한정되지 않고 반사홈(90)은 발광다이오드(100)의 형태에 따라 다른 깊이로 형성될 수 있다. 또한, 반사홈(90)이 형성될 영역에 형성되는 제1 및 제2 양극 산화막(20, 30)의 두께에 따라 다른 깊이로 형성될 수 있다.
반사홈(90)은 발광다이오드(100)의 개수, 크기 및 모양에 따라 크기가 달라질 수 있다. 반사홈(90)은 도 1에 도시된 바와 같이, 광반사 효율을 크게 하기 위하여 원형으로 형성된 예를 설명하고 있다. 그러나 이에 한정되지 않고, 사각형, 삼각형 등의 다각형의 모양으로 형성될 수도 있다.
반사홈(90)은 발광다이오드(100) 이외의 표면방출레이저 또는 포토다이오드 등이 안착될 경우에 얼라인을 용이하게 하기 위한 수단으로 사용될 수 있다. 반사 홈(90)의 모양은 안착되는 발광다이오드(100) 등의 광소자 형태와 유사하게 형성될 수도 있다.
제1 양극 산화막(20)은 금속 기판(10)을 애노다이징(Anodizing)하는 방법을 통해 형성된다. 제1 양극 산화막(20)은 금속 기판(10)의 표면 전체에 형성될 수 있다. 제1 양극 산화막(20)은 발광다이오드(100)에서 발생된 열이 금속 기판(10)으로 용이하게 전도되도록 내부에 공공이 없도록 형성된다. 제1 양극 산화막(20)은 금속 기판(10)과 제1 내지 제4 전극(70, 80, 71, 81) 사이를 절연시킨다. 또한, 제1 양극 산화막(20)은 금속 기판(10)과 제1 내지 제3 금속층(40, 50, 60) 사이를 절연시킨다.
제1 양극 산화막(20)은 알루미늄이 산화되어 형성된 알루미나(Al2O3)를 포함할 수 있다. 제1 양극 산화막(20)이 알루미나(Al2O3)로 형성되어 열전도도가 높아 발광다이오드(100)에서 발생된 열을 금속 기판(10)으로 용이하게 전달할 수 있다.
제1 양극 산화막(20)은 0.2 내지 1.5㎛의 두께로 형성될 수 있다.
제2 양극 산화막(30)은 제1 양극 산화막(20)과 동일한 물질일 수 있으며 제1 양극 산화막(20)을 형성한 애노다이징 방법으로 형성된 알루미나(Al2O3)를 포함할 수 있다.
제2 양극 산화막(30)은 제1 양극 산화막(20)의 두께가 얇을 경우 추가로 형성할 수 있다.
본 발명의 실시 예에서는 양극 산화막이 2중으로 형성되었으나 필요에 따라 3중층 이상으로 형성될 수도 있다. 이에 따라, 양극 산화막의 두께를 조절할 수 있 다.
제1 전극(70)은 제2 양극 산화막(30) 상부에 형성된다. 제1 전극(70)은 크롬, 구리, 은, 알루미늄, 금, 텅스텐 등의 금속 물질 중 어느 하나의 금속 물질로 형성될 수 있다. 제1 전극(70)은 크롬, 구리, 은, 알루미늄, 금, 텅스텐 등의 금속 물질 중 어느 하나를 포함하는 합금으로 형성될 수 있다. 또한, 제1 전극(70)은 단일층 또는 이중층 이상으로 형성될 수 있다. 제1 전극(70)은 도 2에 도시된 바와 같이, 제1 내지 제3 금속층(41, 51, 61)이 적층될 수 있다.
제1 전극(70)은 제2 양극 산화막(30) 위에 크롬을 포함하는 금속 물질로 형성된 제1 금속층(41), 제1 금속층(41) 위에 구리를 포함하는 금속 물질로 형성된 제2 금속층(51) 및 제2 금속층(51) 위에 은을 포함하는 금속 물질로 형성된 제3 금속층(61)을 포함할 수 있다.
제2 금속층(51)에 포함된 구리는 제2 양극 산화막(30)과 친화성이 약하다. 따라서, 제1 전극(70)과 제2 양극 산화막(30)의 친화력을 증가시키는 크롬을 포함하는 금속으로 제1 금속층(41)을 제2 양극 산화막(30)과 제2 금속층(51) 사이에 형성한다.
제2 금속층(51)은 구리, 구리-니켈, 구리-니켈-금 등의 금속 물질로 형성될 수 있다.
제3 금속층(61)은 솔더링 등의 방법을 통해 제1 와이어(110)와 전기적으로 연결된다.
제2 전극(80)은 제1 전극(70)과 동일한 금속 물질로 형성된다. 제2 전극(80) 은 제2 양극 산화막(30)과 접촉하는 부분에 크롬 등으로 형성된 제1 금속층(42), 제1 금속층(52) 상부에 구리로 형성된 제2 금속층(52) 및 제2 금속층(52) 상부에 은으로 형성된 제3 금속층(62)을 포함할 수 있다.
제2 금속층(52)은 구리뿐만 아니라 구리-니켈, 구리-니켈-금 등의 도전성 물질로 형성될 수 있다.
제3 금속층(62)은 은 등의 도전성 물질로 형성된다. 제3 금속층(62)은 제2 와이어(120)와 전기적으로 연결된다.
제3 전극(71)은 제1 내지 제3 금속층(41, 51, 71)이 적층되어 형성된다. 여기서, 제1 및 제2 금속층은 제1 전극(70)의 제1 및 제2 금속층(41, 51)이 연장되어 형성된 것이다. 제3 금속층(71)은 은 또는 은을 포함하는 금속 물질로 형성될 수 있다. 이때, 제3 전극(71)은 인쇄회로기판과 전기적으로 연결된다.
제 4 전극(81)은 제1 내지 제3 금속층(42, 52, 81)이 적층되어 형성된다. 제4 전극(81)의 제1 및 제2 금속층은 제2 전극(80)의 제1 및 제2 금속층(42, 52)이 연장되어 형성된다. 제3 금속층(81)은 은 또는 은을 포함하는 금속 물질로 형성될 수 있다. 이때, 제4 전극(81)은 인쇄회로기판과 전기적으로 연결된다.
본 발명의 제1 내지 제4 전극(70, 80, 71, 81)은 각각에 형성된 제1 및 제2 금속층(41, 42, 51, 52)으로만 구성될 수도 있다.
포토 솔더 레지스트 패턴(55)은 제1 내지 제4 전극(70, 80, 71, 81)의 측면을 감싸게 형성되어 전기적으로 절연시킨다. 포토 솔더 레지스트 패턴(55)은 제1 및 제2 전극(80)의 상부뿐만 아니라 발광다이오드(100)가 형성되는 영역을 제외한 나머지 영역에 모두 형성될 수 있다. 포토 솔더 레지스트 패턴(55)은 발광다이오드(100)로부터 방출되는 광을 반사시키기 위하여 백색 물질로 형성될 수 있다.
본 발명은 반사홈(90)이 형성된 영역에 적층된 형태의 제1 내지 제3 금속층(40, 50, 60)을 포함할 수 있다. 반사홈(90)이 형성된 영역의 제1 내지 제3 금속층(40, 50, 60)은 발광다이오드(100)에서 발생된 열을 금속 기판(10)으로 효과적으로 전도할 수 있도록 한다. 또한, 제3 금속층(60)은 은 또는 은을 포함하는 금속 물질로 형성되어 광반사 효율을 높일 수 있다.
발광다이오드(100)는 반사홈(90)에 안착되어 하면은 접착제 등을 통해 접착된다.
제1 와이어(110)는 발광다이오드(100)로부터 인출되어 제1 전극(70)과 전기적으로 연결된다. 제2 와이어(120)는 발광다이오드(100)로부터 인출되어 제2 전극(80)과 전기적으로 연결된다. 제1 및 제2 와이어(110, 120)는 제1 및 제2 전극(80) 각각에서 공급되는 전압을 발광다이오드(100)에 공급한다.
본 발명에 따른 발광다이오드 패키지는 발광다이오드(100)를 보호하는 보호층(130) 및 보호캡(140)을 더 포함할 수 있다.
보호층(130)은 인광물질 및 에폭시가 혼합된 물질로 형성될 수 있다. 보호층(130)은 발광다이오드(100)를 고정시킬 수 있다. 여기서, 보호층(130)의 인광물질은 발광다이오드(100)로부터 특정 색 또는 파장으로 방출된 광을 백색광으로 변환하여 방출할 수 있다. 이와 반대로, 인광물질은 발광다이오드(100)로부터 방출된 백색광을 특정 파장으로 변활할 수도 있다.
보호캡(140)은 보호층(130) 외곽에 플라스틱 등의 투명 물질로 형성될 수 있다.
본 발명에 따른 발광다이오드 패키지는(500) 내부의 보호층(130)이 외부로 유출되는 것을 방지하는 격벽(56)을 더 포함할 수 있다.
본 발명에 따른 발광다이오드 패키지는 제1 및 제2 전극(70, 80) 각각의 제2 금속층(61, 62)으로 사용되는 구리의 성장 또는 산화를 방지하기 위하여 각각의 제2 금속층(61, 62) 상부에 니켈 또는 니켈을 포함하는 도전성 금속층을 더 포함할 수도 있다.
본 발명에서는 발광다이오드가 접착된 발광다이오드 패키지에 관하여 설명하였으나, 발광다이오드 이외에 표면방출레이저 또는 포토다이오드 등의 광소자가 사용될 수도 있다.
도 3 내지 도 13은 본 발명의 제1 실시 예에 따른 발광다이오드 패키지 제조 방법을 순차적으로 도시한 단면도이다.
도 3에 도시된 바와 같이, 금속 기판(10)에 일정한 간격으로 반사홈(90)을 형성한다. 여기서, 금속 기판(10)은 알루미늄, 티타늄, 마그네슘, 아연, 니오븀 등의 단일 금속 또는 이들 중 적어도 어느 하나를 포함하는 합금일 수 있다. 이하의 설명에서는 금속 기판(10)은 열전달 계수가 210~230 W/m°K인 알루미늄 또는 알루미늄 합금을 예를 들어 설명하기로 한다.
반사홈(90)은 발광다이오드(100)로부터 방출되는 광의 반사 효율을 향상시키 기 위해 형성할 수 있다.
반사홈(90)은 머시닝 센터 래핑(MCT Rapping) 방법을 통해 형성할 수 있다. 즉, 반사홈(90)은 정밀 마이크로 선반 가공 기술인 머시닝 센터 래핑 방법을 이용하여 수십 내지 수백㎛의 깊이로 금속 기판(10)을 성형한다. 반사홈(90)은 머시닝 센터 래핑(MCT Rapping) 방법 이외에 다른 금속 성형 가공 기술을 통해 형성할 수 있다.
반사홈(90)은 도 3에 도시된 바와 같이 하부면(91)으로부터 경사각(θ)을 갖는 반사면(92)을 포함할 수 있다. 반사홈(90)은 하부면(91)으로부터 연장된 선과 반사면(92) 사이의 경사각(θ)이 20~70°가 되도록 형성될 수 있다. 반사홈(90)은 하부면(91)의 면적에 비해 상부의 개방된 영역의 면적이 더 넓게 형성될 수 있다. 반사홈(90)의 깊이(d1)은 100~300㎛ 정도로 형성될 수 있다. 그러나 반사홈(90)의 깊이는 이에 한정되지 않는다.
반사홈(90)은 금속 기판(10)에 MⅹN(M, N은 자연수)의 개수로 형성될 수 있다.
반사홈(90)은 도 1에 도시된 바와 같이, 원형으로 형성할 수 있다. 그러나 이에 한정되지 않고, 사각형, 삼각형 등의 다각형의 모양으로 형성할 수도 있다.
다음으로, 반사홈(90)이 형성된 금속 기판(10)의 표면을 래핑(Rapping), 폴리싱(Polishing), 버핑(Buffing) 등의 방법으로 매끄럽게 가공하는 표면 처리 공정을 수행한다. 표면 처리 공정은 균일한 양극 산화막을 형성하는 전처리 공정이다.
다음으로, 도 4에 도시된 바와 같이 금속 기판(10)에 제1 양극 산화막(20)을 형성한다. 제1 양극 산화막을 형성하는 단계는 금속 기판(10)을 전해 욕조에 담근 상태에서 금속 기판(10)과 전해액 사이에 전압을 인가하여 금속 기판(10)의 표면에 알루미나(Al2O3)를 형성하는 배리어 타입(Barrier Type) 애노다이징 방법을 사용한다.
이때, 제1 양극 산화막(20)을 형성하는 단계에서 붕산염(Borate) 또는 주석산염 배스(Tartrate Bath) 방법을 이용하여 알루미나(Al2O3)의 공공을 제거하여 100% 알루미나(Al2O3)층을 형성한다.
구체적으로 설명하면, 금속 기판(10)을 neutral boric acid, ammonium borate, tartrate, ammonium tetraborate, ammonium tartrate 등의 전해액에 담그고 금속 기판(10)과 전해액 사이에 250 내지 450V의 전압을 인가한다. 이때, 높은 전압이 인가되면 제1 양극 산화막(20)의 두께가 두꺼워 지며, 낮은 전압이 인가되면 제1 양극 산화막(20)의 두께가 얇아진다. 따라서, 전압 레벨을 조절하여 제1 양극 산화막(20)의 두께를 조절할 수 있다.
이때, 제1 양극 산화막(20)은 0.2 내지 1.5㎛의 두께가 되도록 형성할 수 있다.
다음으로 제1 양극 산화막(20) 위에 금속층(25)을 형성한다. 도 5에 도시된 바와 같이, 스퍼터링 또는 화학 기상 증착법 등의 증착 방법을 이용하여 제1 양극 산화막(20)위에 금속층(25)을 형성한다. 금속층(25)은 약 0.4 내지 1.5㎛의 두께로 형성될 수 있다.
금속층(25)은 알루미늄, 티타늄, 마그네슘, 아연, 니오븀 등의 단일 금속 또 는 이를 포함하는 함금 등으로 형성될 수 있다. 본 발명에서는 양극 산화막 형성이 용이하며 열전도도가 높은 알루미늄 또는 알루미늄 합금을 사용한 것을 예를 들어 설명하지만 이에 한정되지 않는다.
이어서, 금속층(25)을 상기 배리어 타입(Barrier Type) 애노다이징 방법을 사용하여 알루미나를 형성함으로써, 도 6과 같은 제2 양극 산화막(30)을 형성한다.
여기서, 제2 양극 산화막(30)을 형성하기 위하여 도 5에 도시된 금속층(25) 형성 단계와 도 6에 도시된 금속층(25)을 제2 양극 산화막(30)으로 변환하는 단계를 반복하여 양극 산화막의 두께를 두껍게 조절할 수 있다. 즉, 제2 양극 산화막(30) 위에 금속층을 형성하고 이를 애노다이징 방법을 통해 양극 산화막을 더 형성시킬 수 있다.
다음으로, 도 7에 도시된 바와 같이 제2 양극 산화막(30) 위에 제1 금속층(40) 및 제2 금속층(200)을 스퍼터링 또는 화학 기상 증착법을 통해 연속적으로 형성한다. 제1 금속층(40)은 크롬 또는 크롬을 포함하는 합금일 수 있다. 제1 금속층(40)은 제2 양극 산화막(30)과 친화성이 높은 크롬 이외의 금속을 사용할 수도 있다.
제2 금속층(200)은 구리 또는 구리를 포함하는 합금일 수 있다. 제2 금속층(200)은 구리 이외에 도전성이 높은 물질로 형성될 수 있으며 추후 구리 전해 도금이 가능한 물질로 형성될 수 있다.
다음으로, 제2 금속층(200) 위에 도 8에 도시된 포토 레지스트 패턴(210)을 형성한다. 포토 레지스트 패턴(210)을 형성하는 단계에서는 제2 금속층(200) 위에 포토 레이스트를 형성한 후 노광 및 현상 공정을 통해 도 8에 도시된 포토 레지스트 패턴(210)을 형성한다.
포토 레지스트 패턴(210)은 반사홈(90)이 형성된 영역 및 제1 내지 제4 전극(70, 80, 71, 81)이 형성될 영역을 제외한 나머지 영역을 모두 덮도록 형성된다.
다음으로, 포토 레지스트 패턴(210)으로 인하여 노출된 영역에 금속 패턴(220)을 형성한다. 도 9에 도시된 바와 같이, 금속 패턴(220)은 전해 도금이 가능한 금속 예를 들면 구리 또는 구리를 포함하는 합금 등을 이용하여 포토 레지스트 패턴으로 인하여 노출된 영역에 형성된다. 금속 패턴(220)은 구리, 구리-니켈, 구리-니켈-금 등의 금속을 전해 도금하여 형성할 수 있다.
다음으로, 포토 레지스트 패턴(210)을 제거하면, 도 10에 도시된 제2 금속층(230)이 단차지게 형성된다. 단차진 금속층(230) 중 식각비를 달리여 두께가 얇은 부분을 식각 공정을 통해 제거하고, 단차진 금속층(230)의 두께가 두꺼운 부분의 일부가 남긴다. 이어서, 제1 금속층(40)의 일부를 식각하여 제거한다. 즉, 단차진 금속층(230)이 제거된 영역으로 인하여 노출된 제1 금속층(40)이 제거된다. 단차진 금속층(230)의 물질과 제1 금속층(40)이 서로 다른 금속 물질이므로 제1 금속층(40)만을 식각할 수 있는 물질을 통해 노출된 영역만 식각할 수 있다.
상기와 같은 식각 공정을 이용하여 도 11에 도시된 패턴을 형성할 수 있다.
다음으로, 도 12와 같이 포토 솔더 레지스트 패턴(55)을 형성한다. 포토 솔더 레지스트 패턴(55)은 전 영역에 포토 솔더 레지스트를 형성한 이후에 마스크를 이용한 노광 및 현상 공정을 통해 형성한다. 이때, 포토 솔더 레지스트 패턴(55)은 백색으로 형성되어 발광다이오드의 반사율을 높일 수 있도록 한다.
제1 내지 제4 전극(70, 80, 71, 81)과 광소자가 안착될 영역의 금속층을 모두 형성한 이후에 격벽(56)을 형성한다. 도 12에 도시된 바와 같이, 격벽(56)은 포토 솔더 레지스트 패턴(55)위에 제1 및 제3 전극(71) 사이 및 제2 및 제4 전극(81) 상이에 각각 형성된다. 격벽(56)은 반사율이 높은 물질로 형성될 수 있다. 또한, 격벽(56)은 포토 솔더 레지스트가 형성될 때 동일한 물질로 동시에 형성될 수도 있다.
이어서, 포토 솔더 레지스트 패턴(55)으로 인해 노출된 영역에 제3 금속층(60, 61, 62)을 형성한다. 제3 금속층(60, 61, 62)은 도전성 금속을 이용하여 형성할 수 있다. 특히, 발광다이오드(100)가 배치될 영역 즉, 반사홈(90)이 형성된 영역에 형성되는 제3 금속층(60, 61, 62)은 반사율이 높은 도전성 금속 물질을 사용할 수 있다. 예를 들면, 제3 금속층(60, 61, 62)은 은 또는 은을 포함하는 금속이 사용될 수 있으며 무전해 도금 방법, 스퍼터링 방법 등을 통해 형성할 수 있다.
여기서, 제3 금속층(60, 61, 62)이 형성되는 단계 이전에 제2 금속층(230)으로 구리를 사용한 경우에 구리의 성장을 막기 위하여 니켈 등의 금속을 이용하여 차단 금속층을 더 형성할 수도 있다.
이어서, 도 13에 도시된 바와 같이 발광다이오드(100)를 접착하고 제1 및 제2 와이어(110, 120) 각각과 제1 및 제2 전극(80)을 연결한다. 이후에, 보호층(130)을 형성하고 보호캡(140)을 덮어 마무리한다.
다음으로 절단선(600)을 따라 절단하여 발광다이오드 패키지를 형성한다. 이 때, 발광다이오드용 기판(400)이 마련된 이후에 절단하고, 발광다이오드(100)를 접착할 수도 있다.
도 14는 본 발명의 제2 실시 예에 따른 발광다이오드 패키지를 도시한 단면도이다. 도 14는 도 2에 도시된 발광다이오드 패키지의 제1 및 제2 금속층(40, 50)이 제거된 것을 제외하고는 동일한 구성요소를 포함한다. 이하의 설명에서는 도 2와 중복된 구성요소에 대한 설명은 생략하기로 한다.
도 14를 참조하면, 본 발명의 제2 실시 예에 따른 발광다이오드 패키지는 발광다이오드용 기판(400), 발광다이오드(100), 제1 와이어(110) 및 제2 와이어(120)를 포함할 수 있다. 여기서, 발광다이오드용 기판(400)은 금속 기판(10), 반사홈(90), 제1 양극 산화막(20), 제2 양극 산화막(30), 포토 솔더 레지스트 패턴(55), 제1 전극(70) 내지 제4 전극(81) 및 격벽(56)을 포함할 수 있다.
구체적으로, 금속 기판(10)은 알루미늄, 티타늄, 마그네슘, 아연, 니오븀 또는 이를 포함하는 함금 등을 포함할 수 있다.
반사홈(90)은 금속 기판(10)의 일측면에 적어도 하나가 형성될 수 있다. 반사홈(90)은 금속 기판(10)의 내측으로 오목하게 형성된다. 반사홈(90)은 도 1에 도시된 바와 같이 원형으로 형성될 수 있으나 이에 한정되지 않고, 삼각형, 사각형 등의 다각형으로 형성될 수 있다.
반사홈(90)은 반사면(92)과 하부면(91)의 연장선이 이루는 경사각(θ)이 20~70°일 수 있다. 경사각(θ)이 20°미만일 경우에는 반사면(92)이 넓어져 광의 반사량이 증가할 수 있으나 동일한 크기의 금속 기판(10)에 형성될 수 있는 발광다이오드(100)의 개수가 줄어들 수 있다. 또한, 경사각(θ)이 70°이상이면 반사면(92)의 면적이 줄어들어 발광다이오드의 광 반사 효율이 낮아질 수 있다.
반사홈(90)은 200 내지 300㎛의 깊이(d1)로 형성될 수 있다. 그러나 이에 한정되지 않고 반사홈(90)은 발광다이오드(100)의 형태에 따라 다른 깊이로 형성될 수 있다. 또한, 반사홈(90)이 형성될 영역에 형성되는 제1 및 제2 양극 산화막(20, 30)의 두께에 따라 다른 깊이로 형성될 수 있다.
제1 양극 산화막(20)은 금속 기판(10)을 애노다이징(Anodizing)하는 방법을 통해 형성된다. 제1 양극 산화막(20)은 금속 기판(10)의 전체에 형성될 수 있다. 제1 양극 산화막(20)은 금속 기판(10)으로 열 전도를 높이기 위하여 공공이 없도록 형성된다. 제1 양극 산화막(20)은 금속 기판(10)과 제1 내지 제4 전극(70, 80, 71, 81) 사이를 절연시킨다. 제1 양극 산화막(20)은 0.2 내지 1.5㎛의 두께로 형성될 수 있다.
제2 양극 산화막(30)은 제1 양극 산화막(20) 위에 형성된다. 제2 양극 산화막(30)은 제1 양극 산화막(20)과 동일한 물질인 알루미나(Al2O3)를 포함할 수 있다. 제2 양극 산화막(30)은 0.4~1.5㎛의 두께로 형성될 수 있다.
본 발명에서는 제1 및 제2 양극 산화막(20, 30)이 형성된 것을 예를 들어 설명하고 있으나 제2 양극 산화막(30) 위에 형성된 양극 산화막을 더 포함할 수도 있다. 이를 통해, 금속 기판(10)을 절연시키는 양극 산화막의 두께를 조절할 수 있다.
포토 솔더 레지스트 패턴(55)은 제1 전극(70)과 제2 전극(80)을 전기적으로 절연시킨다. 또한, 포토 솔더 레지스트 패턴(55)은 도면에 도시되지는 않았으나 제1 내지 제4 전극(70, 80, 71, 81)이 외부로 노출되는 영역 및 발광다이오드(100)가 안착되는 영역을 제외한 전 영역에 형성될 수 있다.
제1 전극(70)은 제1 내지 제3 금속층(41, 51, 61)이 적층되어 형성될 수 있다. 제1 금속층(41)은 제2 양극 산화막(30)과 친화성이 우수한 크롬 또는 크롬을 포함하는 금속 물질로 형성될 수 있다. 제2 금소층(51)은 도전성이 우수한 구리 또는 구리를 포함하는 금속 물질로 형성될 수 있다. 제3 금속층(61)은 무전해 도금이 가능한 은 또는 은을 포함하는 금속 물질로 형성될 수 있다. 제3 금속층(61)은 외부로 노출되어 제1 와이어(110)와 전기적으로 연결된다.
제2 전극(80)은 제1 금속층(42)은 제2 양극 산화막(30)과 친화성이 우수한 크롬 또는 크롬을 포함하는 금속 물질로 형성될 수 있다. 제2 금속층(52)은 도전성이 우수한 구리 또는 구리를 포함하는 금속 물질로 형성될 수 있다. 제3 금속층(62)은 무전해 도금이 가능한 은 또는 은을 포함하는 금속 물질로 형성될 수 있다. 제3 금속층(62)은 외부로 노출되어 제2 와이어(120)와 전기적으로 연결된다.
제3 전극(71)은 제1 전극(70)의 제1 및 제2 금속층(41, 51)이 연장된 영역 위에 형성된다. 제3 전극(71)은 제1 전극(70)의 제3 금속층(61)과 동일한 물질로 동일한 공정을 통해 형성된다. 이때, 제3 전극(71)은 미도시된 인쇄회로기판과 연결될 수 있다. 이에 따라, 제3 전극(71)은 인쇄회로기판을 통해 인가된 전압을 제1 전극(70)에 인가할 수 있다.
제4 전극(81)은 제2 전극(80)의 제1 및 제2 금속층(42, 52)이 연장된 영역 위에 형성된다. 제3 전극(71)은 제2 전극(80)의 제3 금속층(62)과 동일한 물질로 동일한 공정을 통해 형성된다. 이때, 제3 전극(71)은 미도시된 인쇄회로기판과 연결될 수 있다. 이에 따라, 제3 전극(71)은 인쇄회로기판을 통해 인가된 전압을 제2 전극(80)에 인가할 수 있다.
발광다이오드(100)는 반사홈(90)이 형성된 영역에 접착된다. 이때, 발광다이오드(100)는 제3 금속층(60) 위에 형성될 수 있다. 제3 금속층(60)은 위에서 설명하지 않았으나, 광 반사율이 높은 은 등의 도전성 물질로 형성된다.
발광다이오드(100)로부터 인출된 제1 와이어(110)는 제1 전극(70)과 전기적으로 연결되며, 제2 와이어(120)는 제2 전극(80)과 연결된다.
본 발명은 발광다이오드(100)의 위쪽은 발광다이오드(100)를 외부 요인으로부터 보호하는 보호층(130)을 더 포함할 수 있다. 보호층(130)은 인광물질과 에폭시를 혼합한 물질을 사용한다. 보호층(130)은 인광물질을 사용하므로써 발광다이오드(100)에서 방출된 광을 특정 색상의 광을 백색광으로 변환할 수 있다. 또한, 인광물질은 발광다이오드(100)로부터 방출된 백색광을 적, 녹, 청색 중 어느 하나의 광으로 변환하여 방출되도록 할 수 있다.
본 발명에 따른 발광다이오드 패키지는 보호층(130) 외측에 투명 소재의 플라스틱 등의 재질로 형성된 보호캡(140)을 더 포함할 수 있다.
한편, 본 발명에 따른 발광다이오드 패키지는 보호층(130)을 형성할 때 보호층(130)이 외부로 유출되는 것을 방지하는 격벽(56)을 더 포함할 수 있다. 도 14에 도시된 바와 같이, 격벽(56)은 단면이 사각형으로 형성될 수 있다. 그러나 이에 한정되지 않으며 광 반사율을 향상시키기 위하여 삼각형 또는 사다리꼴 모양으로 형성될 수 있다.
도 15 내지 도 20은 도 14에 도시된 본 발명의 제2 실시 예에 따른 광소자 패키지 제조 방법을 순차적으로 도시한 단면도들이다.
금속 기판(10)에 반사홈(90), 제1 양극 산화막(20), 제2 양극 산화막(30), 제1 금속층(40) 및 제2 금속층(200)을 형성하는 단계는 본 발명의 제1 실시 예에 따른 광소자 패키지 제조 방법을 설명한 도3 내지 도 7과 동일한 공정으로 제조될 수 있다. 이하에서는 제2 금속층이 형성된 이후의 공정을 구체적으로 설명하기로 한다.
먼저, 금속 기판(10)에 반사홈(90)을 형성한다. 이어서, 금속 기판(10)을 래핑, 폴리싱 등의 공정을 통해 매끄럽게 가공한다. 다음으로, 배리어 타입 애노다이징 방법을 통해 금속 기판(10)의 표면을 산화시켜 제1 양극 산화막(20)을 형성한다.
다음으로, 제1 양극 산화막(20) 위에 알루미늄층을 형성하고 다시 배리어 타입 애노다이징 방법을 통해 제2 양극 산화막(30)을 형성한다.
이어서, 스퍼터링 또는 화학 기상 증착 방법 등을 통해 크롬 또는 크롬을 포함하는 금속 물질을 포함하는 제1 금속층(40)과, 구리 또는 구리를 포함하는 금속 물질을 포함하는 제2 금속층(200)을 연속 증착한다.
이어서, 제2 금속층(200) 위에 포토 레지스트 패턴(210)을 형성한다. 포토 레지스트 패턴(210)은 제2 금속층(200) 위에 포토 레지스트를 도포한 후 노광 및 현상 공정을 통해 도 15에 도시된 포토 레지스트 패턴(210)을 형성한다. 이때, 포토 레지스트 패턴(210)은 제1 내지 제4 전극(70, 80, 71, 81)이 형성될 영역을 제외한 전 영역에 포토 레지스트가 잔류하여 형성된다.
다음으로, 포토 레지스트 패턴(210)으로 노출된 제2 금속층(200) 위에 금속 패턴(220)을 형성한다. 도 16에 도시된 바와 같이, 금속 패턴(220)은 전해 도금 방법을 이용하여 제2 금속층(200)과 동일한 물질로 형성한다.
다음으로, 포토 레지스트 패턴(210)을 제거하면 도 17에 도시된 바와 같이 단차진 금속층(230)이 형성된다.
이어서, 단차진 금속층(230)을 습식 에칭 또는 건식 에칭 방법을 이용하여 두께가 얇은 영역의 금속층을 제거한다. 이때 제거되는 영역은 도 18에 도시된 바와 같이, 제1 내지 제4 전극(70, 80, 71, 81)이 형성될 영역을 제외한 나머지 영역이 제거된다. 이어서, 습식 에칭 또는 건식 에칭 방법을 통해 제2 금속층(230)이 제거되어 노출된 영역의 제1 금속층(40)을 식각한다.
다음으로, 도 19에 도시된 바와 같이 포토 솔더 레지스트 패턴(55)를 형성한다. 포토 솔더 레지스트 패턴(55)를 형성한 이후에 은 또는 은을 포함하는 금속으로 제3 금속층(61, 62)을 형성한다. 다음으로, 격벽(56)을 형성한다. 여기서, 제3 금속층(61, 62)을 형성하기 이전에 격벽(56)을 형성할 수도 있다.
다음으로, 도 20과 같이 발광다이오드(100)를 접착하고 제1 와이어(110)를 제1 전극(70)에 솔더링 등의 공정으로 연결하고, 제2 와이어(120)를 제2 전극(80)에 연결한다. 이어서, 보호층(130) 및 보호캡(140)을 형성한다.
도 21은 본 발명의 제3 실시 예에 따른 발광다이오드 패키지를 도시한 단면도이다. 도 21에 도시된 발광다이오드 패키지는 도 2에 도시된 발광다이오드 패키지에서 반사홈(90)이 형성되지 않는 것을 제외하고 동일한 구성요소를 구비한다.
구체적으로, 본 발명의 제3 실시 예에 따른 광소자 패키지는 발광다이오드용 기판 및 발광다이오드(100)를 포함한다. 발광다이오드용 기판은 금속 기판(10)에 제1 양극 산화막(20)이 형성될 수 있다. 또한, 제1 양극 산화막(20) 위에 형성된 제2 양극 산화막(30)을 더 포함할 수 있다.
발광다이오드용 기판은 제1 내지 제4 전극(70, 80, 71, 81)을 포함한다. 제1 내지 제4 전극(70, 80, 71, 81)은 도 2에 도시된 제1 내지 제4 전극(70, 80, 71, 81)과 동일하므로 중복되는 설명은 생략하기로 한다.
제3 금속층(60) 위에 발광다이오드(100)가 형성되며, 제1 와이어(110)는 제1 전극(70)과 솔더링 등의 방법으로 연결된다.
보호층(130)은 발광다이오드(100)를 덮도록 인광물질과 에폭시가 혼합된 물질로 형성되며, 보호층(130) 위에 형성된 보호캡(140)을 포함한다.
한편, 본 발명의 제3 실시 예에 따른 광소자 패키지는 발광다이오드(100)가 안착될 영역에 제1 및 제2 금속층(40, 50)이 제거될 수 있다. 또한, 도 2 에 형성된 격벽(56)이 더 형성될 수 있다.
본 발명의 제3 실시 예에 따른 광소자 패키지 제조 방법은 본 발명의 제1 실시 예에 따른 광소자 패키지의 제조 방법 중 반사홈을 형성하는 단계를 거치지 않고 동일한 방법으로 형성될 수 있다.
도 22는 본 발명의 제4 실시 예에 따른 광소자 패키지를 도시한 단면도이다. 도 22는 도 2 에 도시된 광소자 패키지가 절단선에 따라 절단된 이후 단일 발광다이오드 패키지를 도시한 도면이다. 도 22에 도시된 발광다이오드 패키지는 도 2에 도시된 발광다이오드 패키지에 인쇄회로기판(270)이 부착되고, 인쇄회로기판(270)과 보호캡(140) 사이에 반사판(280)을 구비한 것을 제외하고는 동일하다. 동일한 구성에 대한 중복된 설명은 생략하기로 한다.
반사판(280)은 반사율이 높은 금속 또는 비금속 물질로 형성될 수 있다. 또한, 반사판(280)은 비금속 물질에 반사율이 높은 물질로 코팅된 반사막을 더 포함할 수 있다.
본 발명의 발광다이오드 패키지는 액정 표시 장치의 백라이트 유닛으로 사용될 수 있다.
도 23은 본 발명의 실시 예에 따른 발광다이오드 패키지를 이용한 백라이트 유닛을 개략적으로 도시한 평면도이다.
도 23을 참조하면, 백라이트 유닛은 도광판(800), 발광다이오드 패키지(500) 및 프레임(700)을 포함할 수 있다.
발광다이오드 패키지(500)는 도 2에 도시된 발광다이오드 패키지가 바 타입(Bar Type)으로 형성될 수 있다.
도광판(800)은 발광다이오드(100)로부터 공급된 광을 안내하며 발광다이오드(100)로부터 입사된 광을 수직 방향으로 균일하게 방출한다.
프레임(700)은 발광다이오드 패키지(500)의 일측면과 접착된다.
백라이트 유닛은 발광다이오드(100)에서 발생된 열이 발광다이오드용 기판(400)으로 전달되며, 이와 연결된 프레임(700)을 통해 외부로 방출된다. 이에 따라, 발광다이오드(100)의 개수를 많이 사용하여도 열이 외부로 용이하게 방출된다.
도 23에서는 에지 타입 백라이트 유닛을 도시하였으나, 면광원 형태의 백라이트 유닛을 구성할 수도 있다.
또한, 본 발명의 실시 예에 따른 광소자용 기판, 광소자 패키지 및 이의 제조 방법은 상기 백라이트 유닛 이외에 실내, 실외의 조명장치에 사용될 수도 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 제1 실시 예에 따른 발광다이오드 패키지 어레이를 도시한 평면도.
도 2는 도 1에 도시된 발광다이오드 패키지 어레이의 I-I' 선을 따라 절단된 단면을 도시한 단면도.
도 3 내지 도 13은 본 발명의 도 2에 도시된 발광다이오드 패키지의 제조 방법을 순차적으로 도시한 단면도들.
도 14는 본 발명의 제2 실시 예에 따른 발광다이오드 패키지를 도시한 단면도.
도 15 내지 도 20은 도 14에 도시된 발광다이오드 패키지 제조 방법을 순차적으로 도시한 단면도들.
도 21은 본 발명의 제3 실시 예에 따른 발광다이오드 패키지를 도시한 단면도.
도 22는 본 발명의 제4 실시 예에 따른 발광다이오드 패키지를 도시한 단면도.
도 23은 본 발명의 실시 예에 따른 발광다이오드 패키지를 갖는 백라이트 유닛을 도시한 평면도.
<도면의 주요부분에 대한 부호의 설명>
10: 금속 기판 20: 제1 양극 산화막
30: 제2 양극 산화막 40: 제1 금속층
50: 제2 금속층 60: 제3 금속층
70: 제1 전극 71: 제3 전극
80: 제2 전극 81: 제4 전극
90: 반사홈 100: 발광다이오드
110: 제1 와이어 120: 제2 와이어
130: 보호층 140: 보호캡
400: 발광다이오드용 기판 500: 발광다이오드 패키지
Claims (22)
- 금속 기판;상기 금속 기판의 표면에 형성되어 상기 금속 기판을 절연시키는 제1 양극 산화막; 및상기 제1 양극 산화막 위에 서로 절연되게 형성된 제1 및 제2 전극을 포함하는 광소자용 기판.
- 제1 항에 있어서,상기 제1 양극 산화막 위에 형성된 제2 양극 산화막을 더 포함하는 광소자용 기판.
- 제 1 항에 있어서,상기 금속층은크롬 또는 크롬을 포함하는 합금으로 이루어진 제1 금속층; 및상기 제1 금속층 상부에 형성되며, 구리 또는 구리를 포함하는 금속 물질로 형성된 제2 금속층을 포함하는 광소자용 기판.
- 제 1 내지 제 3 항 중 어느 한 항에 있어서,상기 제1 및 제2 전극 사이에 상기 금속 기판이 함몰되어 형성된 홈을 더 포함하는 광소자용 기판.
- 제 4 항에 있어서,상기 홈이 형성된 영역에 은 또는 은을 포함하는 금속 물질로 형성된 제3 금속층을 더 포함하는 광소자용 기판.
- 금속 기판, 상기 금속 기판의 표면에 형성되어 상기 금속 기판을 절연시키는 제1 양극 산화막 및 상기 제1 양극 산화막 위에 서로 절연되게 형성된 제1 및 제2 전극을 포함하는 광소자용 기판;상기 제1 및 제2 전극 사이의 배치되는 광소자;상기 광소자와 상기 제1 전극을 연결하는 제1 와이어; 및상기 광소자와 상기 제2 전극을 연결하는 제2 와이어를 포함하는 광소자 패키지.
- 제 6 항에 있어서,상기 제1 양극 산화막 위에 형성된 제2 양극 산화막을 더 포함하는 광소자 패키지.
- 제 6 항에 있어서,상기 금속층은크롬 또는 크롬을 포함하는 합금으로 이루어진 제1 금속층;구리 또는 구리를 포함하는 도전성 물질로 형성된 제2 금속층; 및은 또는 은을 포함하는 도전성 물질로 형성된 제3 금속층 중 적어도 어느 하나의 금속층을 포함하는 광소자 패키지.
- 제 6 항에 있어서,상기 광소자가 배치되는 하부에 상기 제1 및 제2 전극과 절연되며, 은 또는 은을 포함하는 금속 물질로 형성된 제3 금속층을 포함하는 광소자 패키지.
- 제 6 항 내지 제 9 항 중 어느 한 항에 있어서,상기 금속 기판은상기 광소자가 배치된 영역이 함몰되어 형성된 반사홈을 더 포함하는 광소자 패키지.
- 제 10 항에 있어서,상기 광소자를 덮는 보호층 및 보호캡을 더 포함하되,상기 보호층은 상기 광소자로부터 방출된 광을 백색광으로 변환하는 인광물질을 포함하는 광소자 패키지.
- 제 11 항에 있어서,상기 보호층이 외부로 유출되는 것을 방지하는 격벽을 더 포함하는 광소자 패키지.
- (a) 금속 기판 표면에 상기 금속 기판을 절연시키는 제1 양극 산화막을 형성하는 단계;(b) 상기 제1 양극 산화막 위에 제2 양극 산화막을 형성하는 단계;(c) 상기 제1 양극 산화막 위에 제1 금속층을 형성하는 단계;(d) 상기 제1 금속층 위에 제2 금속층을 형성하는 단계; 및(e) 상기 제1 및 제2 금속층을 식각하여 서로 마주하며 절연되도록 제1 및 제2 전극을 형성하는 단계를 포함하는 광소자용 기판 제조 방법.
- 제 13 항에 있어서,상기 단계 (a)는상기 금속 기판을 붕산염 또는 주석산염 배스 방법을 통해 애노다이징 하여 상기 금속 기판 표면에 제1 양극 산화막을 형성하는 것을 특징으로 하는 광소자용 기판 제조 방법.
- 제 13 항에 있어서,상기 단계 (b)는상기 제1 양극 산화막 위에 금속층을 형성하는 단계; 및상기 금속층을 붕산염 또는 주석산염 배스 방법을 통해 애노다이징 하는 단계를 포함하는 광소자용 기판 제조 방법.
- 제 13 항에 있어서,상기 단계(c) 및 단계(d)는상기 제1 및 제2 금속층을 연속하여 증착하는 단계;상기 제2 금속층 위에 상기 제1 및 제2 전극이 형성될 영역의 포토 레지스트가 제거된 포토 레지스트 패턴을 형성하는 단계;상기 제2 금속층과 동일한 물질로 상기 제2 금속층이 노출된 영역에 도금하고 상기 포토 레지스트 패턴을 제거하여 제2 금속층을 단차지도록 형성하는 단계;상기 단차진 금속층을 제1 식각 공정을 통해 상기 단차지게 형성된 제2 금속층 중 두께가 두꺼운 영역의 제2 금속층을 남기고 나머지 영역의 제2 금속층을 제거하여 제1 금속층을 노출시키는 단계; 및제2 식각 공정을 통해 상기 노출된 제1 금속층을 식각하는 단계를 포함하는 광소자용 기판 제조 방법.
- 제 13 항에 있어서,상기 단계 (a) 이전에상기 제1 및 제2 전극 사이에 상기 금속 기판을 함몰시켜 홈을 형성하는 단계를 더 포함하는 광소자용 기판 제조 방법.
- 제 17 항에 있어서,상기 홈이 형성된 영역에 상기 제2 양극 산화막 또는 상기 제2 금속층 중 어 느 하나 상부에 은 또는 은을 포함하는 제3 금속층을 형성하는 단계를 더 포함하는 광소자용 기판 제조 방법.
- (a) 금속 기판 표면에 상기 금속 기판을 절연 시키는 제1 양극 산화막을 형성하는 단계;(b) 상기 제1 양극 산화막 위에 제1 내지 제3 금속층 중 어느 하나의 금속층을 포함하며 서로 마주하며 절연되게 형성된 제1 및 제2 전극을 형성하는 단계;(c) 상기 제1 및 제2 전극 사이에 광소자를 배치하는 단계; 및(d) 상기 광소자로부터 인출된 제1 와이어와 상기 제1 전극을 전기적으로 연결하고, 상기 광소자로부타 인출된 제2 와이어와 상기 제2 전극을 전기적으로 연결하는 단계를 포함하는 광소자 패키지 제조 방법.
- 제 19 항에 있어서,상기 단계 (a) 이후에,상기 제1 양극 산화막 위에 제2 양극 산화막을 형성하는 단계를 포함하되,상기 제2 양극 산화막 형성 단계는상기 제2 양극 산화막 위에 금속 물질을 형성하는 단계;상기 금속 물질을 붕산염 또는 주석산염 배스 방법을 통해 애노다이징 하는 단계를 포함하는 광소자 패키지 제조 방법.
- 제 19 항에 있어서,상기 단계 (b)는상기 광소자가 배치될 영역에 상기 제1 내지 제3 금속층과 동일한 금속층 중 적어도 어느 하나의 금속층을 형성하는 단계를 더 포함하는 광소자 패키지 제조 방법.
- 제 19 내지 제 21 항 중 어느 한에 있어서,상기 단계 (a) 이전에상기 광소자가 배치될 영역에 상기 금속 기판이 함몰되어 형성된 반사홈을 형성하는 단계를 더 포함하는 광소자 패키지 제조 방법.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090012728A KR101077264B1 (ko) | 2009-02-17 | 2009-02-17 | 광소자용 기판, 이를 갖는 광소자 패키지 및 이의 제조 방법 |
| US13/146,337 US20110278624A1 (en) | 2009-02-17 | 2009-12-29 | Substrate for an optical device, an optical device package comprising the same and a production method for the same |
| PCT/KR2009/007852 WO2010095811A2 (ko) | 2009-02-17 | 2009-12-29 | 광소자용 기판, 이를 갖는 광소자 패키지 및 이의 제조 방법 |
| CN2009801568141A CN102318092A (zh) | 2009-02-17 | 2009-12-29 | 用于光学器件的基板、包括该基板的光学器件封装及其制造方法 |
| JP2011549055A JP2012517697A (ja) | 2009-02-17 | 2009-12-29 | 光素子用基板、これを有する光素子パッケージおよびその製造方法 |
| EP09840487A EP2400570A2 (en) | 2009-02-17 | 2009-12-29 | Substrate for an optical device, an optical device package comprising the same and a production method for the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090012728A KR101077264B1 (ko) | 2009-02-17 | 2009-02-17 | 광소자용 기판, 이를 갖는 광소자 패키지 및 이의 제조 방법 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100122601A Division KR20100132479A (ko) | 2010-12-03 | 2010-12-03 | 광소자용 기판, 이를 갖는 광소자 패키지 및 이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100093681A true KR20100093681A (ko) | 2010-08-26 |
| KR101077264B1 KR101077264B1 (ko) | 2011-10-27 |
Family
ID=42634291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090012728A KR101077264B1 (ko) | 2009-02-17 | 2009-02-17 | 광소자용 기판, 이를 갖는 광소자 패키지 및 이의 제조 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20110278624A1 (ko) |
| EP (1) | EP2400570A2 (ko) |
| JP (1) | JP2012517697A (ko) |
| KR (1) | KR101077264B1 (ko) |
| CN (1) | CN102318092A (ko) |
| WO (1) | WO2010095811A2 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101537472B1 (ko) * | 2014-03-20 | 2015-07-16 | 성균관대학교산학협력단 | 광원 모듈 및 그 제조방법과 상기 광원 모듈을 포함하는 광원 장치 |
| US9705054B2 (en) | 2011-06-22 | 2017-07-11 | Lg Innotek Co., Ltd. | Light emitting device module |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101055095B1 (ko) * | 2010-03-09 | 2011-08-08 | 엘지이노텍 주식회사 | 발광장치 |
| KR101121151B1 (ko) * | 2010-03-19 | 2012-03-20 | 주식회사 대원이노스트 | Ｌｅｄ 모듈 및 그 제조 방법 |
| KR101718575B1 (ko) * | 2010-06-15 | 2017-03-21 | 후루카와 덴키 고교 가부시키가이샤 | 광반도체 장치용 리드 프레임, 광반도체 장치용 리드 프레임의 제조방법, 및 광반도체 장치 |
| DE102010026344A1 (de) * | 2010-07-07 | 2012-01-12 | Osram Opto Semiconductors Gmbh | Leuchtdiode |
| KR101846356B1 (ko) * | 2011-07-29 | 2018-04-09 | 엘지이노텍 주식회사 | 광소자 패키지 및 그 제조 방법 |
| JP6096413B2 (ja) * | 2012-01-25 | 2017-03-15 | 新光電気工業株式会社 | 配線基板、発光装置及び配線基板の製造方法 |
| CN104813493A (zh) * | 2012-11-27 | 2015-07-29 | 西铁城电子株式会社 | 安装基板及使用该安装基板的发光装置 |
| US20160260880A1 (en) * | 2012-11-27 | 2016-09-08 | Citizen Electronics Co., Ltd. | Light-emitting device using mounting substrate |
| JP2014146652A (ja) * | 2013-01-28 | 2014-08-14 | Toppan Printing Co Ltd | 配線基板およびその製造方法 |
| DE102013111977A1 (de) * | 2013-10-30 | 2015-04-30 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip und Anordnung mit mindestens einem solchen optoelektronischen Halbleiterchip |
| JP6366337B2 (ja) * | 2014-04-23 | 2018-08-01 | シチズン電子株式会社 | Ｌｅｄ発光装置及びその製造方法 |
| JP6387677B2 (ja) * | 2014-05-16 | 2018-09-12 | 日亜化学工業株式会社 | 発光装置及びその製造方法 |
| JP2016184653A (ja) * | 2015-03-26 | 2016-10-20 | 京セラ株式会社 | 発光素子収納用パッケージおよび発光装置 |
| CN107924890A (zh) * | 2015-08-06 | 2018-04-17 | 奥斯兰姆奥普托半导体有限责任公司 | 电子装置 |
| JP2017123418A (ja) * | 2016-01-08 | 2017-07-13 | 豊田合成株式会社 | 照明装置 |
| DE102017115798A1 (de) * | 2017-07-13 | 2019-01-17 | Alanod Gmbh & Co. Kg | Reflektierendes Verbundmaterial, insbesondere für oberflächenmontierte Bauelemente (SMD), und lichtemittierende Vorrichtung mit einem derartigen Verbundmaterial |
| JP6669197B2 (ja) * | 2018-06-08 | 2020-03-18 | 日亜化学工業株式会社 | 発光装置及びその製造方法 |
| WO2021172178A1 (ja) * | 2020-02-26 | 2021-09-02 | 京セラ株式会社 | 電子部品搭載用パッケージおよび電子装置 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0680841B2 (ja) * | 1986-04-07 | 1994-10-12 | 株式会社小糸製作所 | 照明装置 |
| TW383508B (en) * | 1996-07-29 | 2000-03-01 | Nichia Kagaku Kogyo Kk | Light emitting device and display |
| JP2003016921A (ja) * | 2000-09-20 | 2003-01-17 | Canon Inc | 構造体、電子放出素子、画像形成装置およびそれらの製造方法 |
| JP2002329822A (ja) | 2001-04-24 | 2002-11-15 | Signality System Engineering Co Ltd | 複合要素を有する金属基板 |
| JPWO2003030274A1 (ja) * | 2001-09-27 | 2005-01-20 | 日亜化学工業株式会社 | 発光装置およびその製造方法 |
| JP3801931B2 (ja) * | 2002-03-05 | 2006-07-26 | ローム株式会社 | Ｌｅｄチップを使用した発光装置の構造及び製造方法 |
| US7183587B2 (en) * | 2003-09-09 | 2007-02-27 | Cree, Inc. | Solid metal block mounting substrates for semiconductor light emitting devices |
| US7323230B2 (en) * | 2004-08-02 | 2008-01-29 | Applied Materials, Inc. | Coating for aluminum component |
| JP4389840B2 (ja) | 2005-05-26 | 2009-12-24 | パナソニック電工株式会社 | 半導体素子実装用回路基板の製造方法 |
| KR100780196B1 (ko) * | 2006-02-27 | 2007-11-27 | 삼성전기주식회사 | 발광다이오드 패키지, 발광다이오드 패키지용 회로기판 및그 제조방법 |
| KR100764432B1 (ko) * | 2006-04-05 | 2007-10-05 | 삼성전기주식회사 | 아노다이징 절연 층을 갖는 엘이디 패키지 및 그 제조방법 |
| JP5091233B2 (ja) * | 2006-06-23 | 2012-12-05 | エルジー エレクトロニクス インコーポレイティド | 垂直型発光素子及びその製造方法 |
| KR100854328B1 (ko) * | 2006-07-07 | 2008-08-28 | 엘지전자 주식회사 | 발광 소자 패키지 및 그 제조방법 |
| KR100834136B1 (ko) * | 2006-10-20 | 2008-06-02 | 주식회사 와이텔포토닉스 | 광소자 패키지 및 그 제조방법 |
| US20080237621A1 (en) * | 2007-03-30 | 2008-10-02 | Sharp Kabushiki Kaisha | Light emitting device and method of producing the same |
| KR100888228B1 (ko) * | 2007-06-22 | 2009-03-12 | (주)웨이브닉스이에스피 | 금속베이스 광소자 패키지 모듈 및 그 제조방법 |
| JP4989614B2 (ja) * | 2007-12-28 | 2012-08-01 | サムソン エルイーディー カンパニーリミテッド． | 高出力ｌｅｄパッケージの製造方法 |
-
2009
- 2009-02-17 KR KR1020090012728A patent/KR101077264B1/ko active IP Right Grant
- 2009-12-29 US US13/146,337 patent/US20110278624A1/en not_active Abandoned
- 2009-12-29 CN CN2009801568141A patent/CN102318092A/zh active Pending
- 2009-12-29 WO PCT/KR2009/007852 patent/WO2010095811A2/ko active Application Filing
- 2009-12-29 EP EP09840487A patent/EP2400570A2/en not_active Withdrawn
- 2009-12-29 JP JP2011549055A patent/JP2012517697A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9705054B2 (en) | 2011-06-22 | 2017-07-11 | Lg Innotek Co., Ltd. | Light emitting device module |
| KR101537472B1 (ko) * | 2014-03-20 | 2015-07-16 | 성균관대학교산학협력단 | 광원 모듈 및 그 제조방법과 상기 광원 모듈을 포함하는 광원 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102318092A (zh) | 2012-01-11 |
| EP2400570A2 (en) | 2011-12-28 |
| US20110278624A1 (en) | 2011-11-17 |
| JP2012517697A (ja) | 2012-08-02 |
| WO2010095811A3 (ko) | 2010-10-14 |
| WO2010095811A2 (ko) | 2010-08-26 |
| KR101077264B1 (ko) | 2011-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101077264B1 (ko) | 광소자용 기판, 이를 갖는 광소자 패키지 및 이의 제조 방법 | |
| US8044427B2 (en) | Light emitting diode submount with high thermal conductivity for high power operation | |
| KR101637581B1 (ko) | 발광 소자 패키지 및 그 제조방법 | |
| TWI502773B (zh) | 半導體發光裝置及其製造方法 | |
| JP4331162B2 (ja) | 発光ダイオードパッケージの製造方法 | |
| JP6232792B2 (ja) | 発光装置 | |
| US20140060906A1 (en) | Light emitting system | |
| JP2009021426A (ja) | チップ部品型ｌｅｄ及びその製造方法 | |
| JP2006270046A (ja) | 発光ダイオードパッケージ及びその製造方法 | |
| TW201727337A (zh) | 發光裝置 | |
| JP2011258991A (ja) | 高出力ｌｅｄパッケージ及びその製造方法 | |
| TW201724580A (zh) | 封裝體及發光裝置、與其等之製造方法 | |
| US20240063348A1 (en) | Method of manufacturing wavelength converting member and method of manufacturing light emitting device | |
| JP2008235827A (ja) | 発光装置 | |
| JP2016025160A (ja) | Ｌｅｄ発光装置およびその製造方法 | |
| JP2007234779A (ja) | 発光装置 | |
| EP2629591B1 (en) | Light-emitting element mounting package, light-emitting element package, and method of manufacturing the same | |
| US20140177242A1 (en) | Substrate for Optical Device | |
| JP2010212352A (ja) | 発光装置用基板及び発光装置並びにそれらの製造方法、並びに、発光モジュール | |
| KR20100132479A (ko) | 광소자용 기판, 이를 갖는 광소자 패키지 및 이의 제조 방법 | |
| JPWO2015033700A1 (ja) | 発光装置用基板、発光装置、および発光装置用基板の製造方法 | |
| JP2006351611A (ja) | 発光素子搭載用基板及びそれを用いた光半導体装置 | |
| KR20110109651A (ko) | 광소자 모듈 및 그 제조 방법 | |
| JP5205806B2 (ja) | Ｌｅｄチップ固定用基板およびその製造方法 | |
| JP2012190973A (ja) | 実装基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| A107 | Divisional application of patent | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140730 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150717 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160809 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20170818 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180719 Year of fee payment: 8 |