KR20100029209A

KR20100029209A - Ｍｏｓｆｅｔ 게이트 구동 회로장치

Info

Publication number: KR20100029209A
Application number: KR1020097026341A
Authority: KR
Inventors: 리차드 케이. 윌리엄스
Original assignee: 어드밴스드 아날로직 테크놀로지스 인코퍼레이티드
Priority date: 2007-05-21
Filing date: 2008-04-30
Publication date: 2010-03-16
Also published as: CN101785187A; CN103152022A; JP5261777B2; US7812647B2; US7994827B2; KR101222793B1; US20080290911A1; TW200903969A; TWI369846B; US20110018593A1; EP2156558A1; CN101785187B; EP2156558A4; HK1182842A1; JP2010528575A; WO2008153631A1; CN103152022B

Abstract

예컨대 DC-DC 컨버터의 파워 MOSFET를 위한 게이트 드라이버는 MOSFET를 완전-온 조건과 완전-오프 조건 사이에서 스위칭하는 대신에 완전-온 조건과 저-전류 조건 사이에서 상기 MOSFET를 스위칭한다. 상기 MOSFET의 게이트를 충전 및 방전하기 위해 전달되어야 하는 전하의 양은 이에 의해 감소되며, MOSFET의 효율은 향상된다. 저-전류 조건에서 파워 MOSFET의 전류의 크기가 정확하도록 보장하기 위해 피드백 회로가 사용될 수 있을 것이다. 대안으로, 저-전류 조건에서 파워 MOSFET의 게이트에 게이트 드라이버에 의해 공급되는 전압의 크기를 정정하기 위해 조정 프로세스가 사용될 수 있을 것이다.

Description

ＭＯＳＦＥＴ 게이트 구동 회로장치{MOSFET GATE DRIVE WITH REDUCED POWER LOSS}

본 발명은 DC/DC 변환과 같은 스위칭 애플리케이션에서, 특히 고속 스위칭에서 개별(discrete) 또는 집적(integrated) 파워 MOSFET의 구동에 관한 것이다.

스위칭 레귤레이터는 DC 전압을 레귤레이션하고 또 전압을 승압 또는 강압함으로써 또는 변하는 조건에 따라 전압을 승압 또는 강압하는 능력에 의해 DC 전압을 다른 전압으로 변환하는데 사용된다. DC/DC 스위칭 컨버터와 레귤레이터의 품질은 일정 범위의 입력전압, 출력전압, 부하 전류 및 온도에 대해 레귤레이션하는 능력에 의해 측정된다. 이것은 안정상태 동작뿐만 아니라 전압 및 전류 전환 중에 양호한 레귤레이션을 보장하기 위해 충분히 신속하게 반응해야 한다. 몇몇 응용에서 이것은 높은 입력전압이 출력단자에 커플링되는 것을 방지하여 전기적 쇼크와 화재의 위험을 제거하기 위해 전기적 절연도 제공해야 한다.

대부분의 스위칭 레귤레이터는 인덕터 또는 코일을 에너지 저장 장치로 이용하는데 이는 인덕터를 구동하는, 즉 자화시키는 입력전압과 상이한 일정 범위의 출력 전압을 인덕터가 용이하게 발생시키기 때문이다. 다이오드 정류기와 함께, 펄스-폭 변조(PWM) 컨트롤러에 의해 스위칭과 통전이 제어되는 하나 이상의 스위치 - 통상 파워 MOSFET -가 인덕터의 전류를 제어하기 위해, 또한 네거티브 피드백을 사용하여 레귤레이터의 출력전압을 제어하기 위해 사용된다. 잘 알려진 종래 DC/DC 변환 레귤레이터의 몇 가지 예가 도 1A-1F에 도시되어 있다.

흔한 DC/DC 컨버터 토폴로지 : 도 1A에서, 버크 컨버터(1)는 강압 레귤레이션을 제공하며, 이에 의해 펄스-폭 변조를 통해서 파워 MOSFET(2)는 PWM 컨트롤러(7)에 응답하여 인덕터(4)의 전류를 제어한다. 커패시터(5)는 컨버터(1)의 출력단자의 전압 리플을 필터링한다. MOSFET(2)가 오프일 때, 인덕터(4)의 전류는 유지되는데 그 이유는 전압(V_x)이 그라운드 아래로 떨어져 정류기(3)를 순방향 바이어스 상태로 하고 MOSFET(2)가 다시 턴-온이 될 때까지 인덕터 전류가 재순환하는 것을 허용하기 때문이다. 다이오드(6)는 정상 동작하에서 역방향 바이어스 상태로 유지된다. 도시된 바와 같이, MOSFET(2)는 P-채널 디바이스이지만, 게이트 구동 회로를 적절히 변경하면 P-채널 디바이스는 상위측 N-채널 MOSFET로 대체될 수 있다.

도 1B는 PWM 컨트롤러(17), 진성 P-N 다이오드(15)를 갖는 P-채널 MOSFET(11), 인덕터(13), 및 커패시터(14)를 갖는 동기식 버크 컨버터(10)를 도시한다. 상기 동기식 정류기는 진성 P-N 다이오드(16)를 갖는 N-채널 MOSFET(12)를포함한다. P-채널 MOSFET(11)와 N-채널 동기식 정류기 MOSFET(12) 모두의 동시 통전을 방지하기 위해 BBM(Break-Before-Make)회로(18)가 포함된다. 동기식 버크 컨버터(10)의 동작은 MOSFET(12)가 다이오드(16)가 통전하는 시간의 일부 동안에, 즉 MOSFET(11)가 오프인 동안 통전하는 것을 제외하고는 비-동기식 버크 컨버터(1)에 대해 설명된 동일한 제어 및 피드백 기법을 사용한다.

동기식 버크 컨버터(10)는 상보형 하프-브리지인 P-채널 MOSFET(11a)와 N-채널 MOSFET(12)를 사용하는 반면, 도 1C의 비동기식 버크 컨버터(20)는 N-채널 MOSFET(21)와 N-채널 동기식 정류기 MOSFET(22)를 포함하는 N-채널 토템-폴(totem-pole) 구성을 이용한다.

도 1D에 도시된 부스트 컨버터(30)는 MOSFET(31)와 PWM 컨트롤러(36)를 포함하고, 펄스폭 변조를 통해 또는 가변-주파수 동작으로 MOSFET(31)의 온-시간을 제어하여 인덕터(32)의 전류를 제어한다. MOSFET(31)가 오프이고 인덕터(32)가 자화되지 않은 상태일 때마다, 전압(V_x)이 상승하여 정류기 다이오드(33)를 순방향 바이어스 상태로 하고 필터 커패시터(34)와 출력단자에 전류를 공급한다. MOSFET(31)의 온-시간과, 인덕터(31)의 전류와, V_out을 제어하기 위해 피드백 전압(VFB)을 통한 출력전압(V_out)의 피드백이 사용된다. 부스트 컨버터(30)의 변형인 동기식 부스트 레귤레이터는 다이오드(33)와 병렬로 배치된 N-채널 또는 P-채널 동기식 정류기 MOSFET를 포함하여 다이오드(33)가 순방향 바이어스 상태인 시간의 일부 동안, 즉 MOSFET(31)가 오프인 동안 다이오드(33)로부터 전류를 분기한다.

트랜스포머 또는 쌍형 인덕터보다는 싱글 인덕터를 사용하는 스위칭 레귤레이터의 전형으로, 도 1A-1C에 도시된 버크 및 동기식 버크 컨버터는 단지 강압 변환을 위해, 예컨대 입력전압을 더 낮고 잘-조정된 출력전압으로 낮추기 위해 사용 될 수 있다. 버크 컨버터의 컨버스, 도 1D에 도시된 부스트 컨버터 및 대응하는 동기식 부스트 컨버터는 단지 승압 변환을 위해, 즉 입력 전압을 더 높고 잘-조정된 출력전압으로 증가시키기 위해 사용될 수 있다.

입력전압을 승압 또는 강압하는 능력을 갖는 싱글 레귤레이터를 얻기 위해서는, 파워 MOSFET의 수를 두 배로 사용하여 버크와 부스트 컨버터를 단일 회로로 결합하거나, 또는 다중-권선 인덕터와 트랜스포머를 사용하는 더 복잡한 솔루션이 필요하다. 예를 들면, 도 1E에 도시된 컨버터(40)에서, MOSFET(41)는 권선비가 "n"인 쌍형 인덕터를 구동하며, 그것의 2차 측은 1, 2, 또는 4개의 정류기 다이오드 또는 동기식 정류기 MOSFET에 의해 정류되어 커패시터(44)에 전압을 출력한다. 출력 전압을 레귤레이션 하기 위해, 출력전압(V_out)은 아이솔레이션 배리어(46)를 피드백 전압(V_FB)으로 PWM 컨트롤러(47)에 피드백되어야 하는데, 상기 아이솔레이션 배리어는 트랜스포머나 광-커플러를 포함할 수 있다.

컨버터(40)는 양의 입력전압(Vcc)에 연결된 P-채널 파워 MOSFET를 이용하는 반면, 도 1F에 도시된 컨버터(50)는 접지된 N-채널 MOSFET(51)를 사용하여 쌍형 인덕터(52)의 전류를 제어하며, 쌍형 인덕터(52)의 2차 권선은 다이오드 또는 MOSFET 정류기 회로(53)에 의해 정류되고 커패시터(54)에 의해 필터링된다. 커패시터(54)에 걸리는 출력전압은 아이솔레이션 트랜스포머 또는 광-커플러(56)를 통해 1차 측 PWM 컨트롤러(57)에 피드백된다. 컨버터(50)는 MOSFET(51)가 통전일 때 에너지가 동위상으로 부하에 전달되는지 또는 MOSFET가 오프일 때 에너지가 역위상으로 부하 에 전달되는지에 따라 순방향 컨버터 또는 플라이백(flyback) 컨버터로서 동작할 수 있다.

도 1A-1F에 도시된 모든 레귤레이터에서, 파워 MOSFET 및 정류기 다이오드는 컨버터와 레귤레이션 회로에서 에너지 흐름을 제어하는데 사용된다. 동기식 정류 컨버터에서, 통전 손실을 감소시키기 위해 MOSFET를 통전하여 다이오드도 분기된다.

하지만 파워 MOSFET를 1 MHz 이상 주파수로 스위칭하는 것은 통전으로 인한 파워 손실 외에 스위칭과 게이트 구동 파워 손실을 수반한다.

파워 MOSFET 에서 통전과 스위칭 손실: 파워 MOSFET는 다른 반도체 디바이스에, 특히 100 볼트 이하에서 동작에 대해, 우수한 전기적 성능을 제공하지만, 이것들은 이상적인 파워 스위치가 아니며 - 이것들은 사실 에너지를 소모하고 이것들이 사용된 회로의 효율을 저하시킨다. 통전 또는 온-상태에서, 소모된 파워는 드레인-소스 단자의 전압과 전류의 곱, 즉 P=I_D·V_DS로 결정된다. 상기 디바이스는 항상 통전상태는 아니기 때문에, 평균 파워는 디바이스가 온이고 통전하는 클럭 주기(T)의 백분율, 즉 t_on/T에 의해 결정된다.

DC/DC 스위칭 레귤레이터의 메인 스위치에서, 이 비율은 컨버터의 듀티 팩터(duty factor)로서 지칭된다. 만일 회로가 고정 주파수 f=1/T에서 동작하지 않으면 사이클 단위 평균 전력 변화와 더욱 신중한 시간-적분이 더 긴 기간에 대해, 예컨대 LiIon 배터리의 방전 동안에 대해 디바이스의 평균 전력 소모를 계산하기 위해 수행되어야 한다는 것이 당업자에게 잘 알려져 있다.

통전 "온(on)" 상태 파워 MOSFET의 전력 소모는 그 단자 전압에 달려있다. 용어 "온" 및 "스위치"는 디지털 동작만을 배타적으로 의미하거나 내포하는 것으로 해석되어서는 안 된다. 파워 MOSFET는 프로그래머블 전류원 또는 가변 저항으로 동작할 수도 있을 것이다. 여기서 사용된 용어 "스위치"는 IEEE와 웹스터 사전의 정의를 따르며 전기회로를 완성하거나 중단하는, 즉 전류의 크기에 관계없이 전류 흐름을 허용하거나 차단하는 디바이스를 지칭한다.

포화 동작영역에서, "온" 파워 MOSFET는 게이트 전압에 종속하여 그리고 드레인 전압(V_DS)의 값에 상대적으로 독립적으로 일정한 전류원(I_sat)과 같이 동작한다. 평균 전력 소모는 다음 식으로 주어진다.

종속 전류원으로 동작할 때, 파워 MOSFET의 전류의 크기는 낮은 값으로 유지되어야 하며, 그렇지 않으면 디바이스는 과열될 것이다. 입력전압 변화가 디바이스의 게이트 바이어스에 미치는 영향을 최소화하기 위해 회로 설계시 주의를 기울여야만 한다. 게이트를 제어하여, 파워 MOSFET는 스위치식(switched) 전류원으로 동작될 것이며, 고정 드레인 전류와, 디바이스 누설전류 외에 전류가 흐르지 않는 오프 상태 사이를 교대한다.

파워 MOSFET가 저-저항 스위치로 사용될 때, 상기 디바이스는 "선 형(linear)" 영역에서 동작하며, 이것은 드레인 전압과 드레인 전류 사이의 선형 관계로 식별되고, 그 기울기는 그 크기가 MOSFET의 게이트 바이어스에 따라 변하는가변 저항(R_DS(on))을 정의한다. 옴의 법칙 V=I

R로부터, 선형 영역에서 MOSFET의 전력 소모는 다음 관계를 따른다.

R_DS(on) 항목은 디바이스가 선형영역에서 동작하고, 게이트 전압에 따라 가변저항으로 동작하는 것을 가정한다.

파워 MOSFET를 고주파수로 온-오프하는데도 파워가 손실된다. 도 2A-2D는 게이트 커패시턴스로부터 발생하는 MOSFET의 전력 손실을 도시한다. 도 2A에 도시된 바와 같이, MOSFET(61)의 용량성 게이트를 충방전하는데 필요한 과도 게이트 전류(I_g(t))는, 먼저 MOSFET의 게이트를 충전하여 온시키고, 그 후 MOSFET의 게이트에 저장된 전하를 그라운드로 방전하여 게이트 버퍼(63)에 의해 공급되고 그것에서 손실된다. 커패시터를 구동하는 등가의 전력 손실은 잘 알려진 식 P=C_eq

V²에 의해 주어진다. C_eq 항목은 MOSFET가 그 구조에 고유한 다수의 전압 가변 커패시턴스를 보이기 때문에 사용되며, 아무리해도 확실치 않은 커패시턴스를 사용하는 전력 계산을 간단하게 만든다. 도 2B는 게이트-소스 커패시턴스(70)(C_GS), 게이트-드레인 커패시턴스(69)(C_DG), 및 P-N 접합 다이오드(71)와 관련된 드레인-소스 커패시턴 스(72)(C_DS)를 포함하는 MOSFET(66)에 대한 커패시턴스의 네트워크를 도시한다.

전압-가변에 추가하여, 게이트-드레인 커패시턴스(69)는 MOSFET의 드레인 "출력"에서 그 게이트 입력으로 피드백 경로를 형성한다. 상기 회로가 전압 이득을 보일때마다, 이 커패시턴스 역시 증폭되어, 입력단자에 소신호 커패시턴스(C_DG)의 크기보다 훨씬 더 큰 커패시턴스를 부담시킨다. 밀러(Miller) 효과라고 알려진 이 현상은 커패시턴스에 의한 전력 손실의 계산을 아주 복잡하게 하는데 그 이유는 스위칭 전환 동안, MOSFET(66)가 컷오프로부터 포화영역으로, 그리고 선형영역으로 이동하면서, 전압 이득 및 커패시턴스 모두가 연계하여 변하기 때문이다.

도 2C는 파워 MOSFET의 I_D-V_DS 곡선들 위에 배치된 하나의 그러한 스위칭 전환을 예시한다. 구체적으로 상기 "부하(load)"는 다이오드 복귀 동안, 즉 다이오드가 통전을 중단하고 MOSFET가 개시할 때, 정류기 다이오드(3)과 인덕터(4) 모두를 구동하는 도 1A의 버크 컨버터(1)와 같은 스위칭 레귤레이터를 나타낸다.

포인트(78)에서 전류가 흐르지 않는 "오프(off)" 디바이스에서 시작하여, 도시된 스위칭 전환은 상대적으로 일정한 드레인 전압에서 경로(71)를 따른다. 드레인-소스 전압은 다이오드(3)의 임의의 저장된 전하가 드레인 전압이 상승하기 전에 제거되어야만 하기 때문에 순간적으로 변할 수 없다. V_DS 드레인 전압이 크면, V_DS > V_GS이고 MOSFET는 포화영역에서 동작한다. 포화된 MOSFET의 전류는 V_GS 값에 비례하여 게이트 전압(74)에 의해 제어되어 상승(ramping)한다. 이러한 조건 및 회로에서, 포화된 MOSFET는 전압 이득을 나타내고, 양을 끊임없이 변경하고 증가시켜 게이트-드레인 피드백 커패시턴스를 증대하여, 게이트 버퍼가 전환 동안 MOSFET의 게이트를 부드럽게 구동하는 것을 한층 어렵게 만든다.

게이트 바이어스(V_GS5)에서, 디바이스는 동작 조건(72)에 진입하는데 여기서 전류와 드레인 전압 모두는 급격히 변한다. 포인트(75)는 선형영역과 포화영역 사이의 전환영역의 바이어스 조건에 해당하며, 종종 포화-에지 또는 준-포화라고 불린다. 디바이스에서 순간적인 전력 손실은 정점을 이루고 V_DS가 감소하면서 감소하기 시작한다. 게이트 바이어스(V_GS6) 이후부터, MOSFET는 선형영역(76)에서 동작한다.

게이트 전압(73)을 더 증가시키면 MOSFET의 저항(R_DS)을 포인트(79)까지 더 낮추지만 통전 손실의 향상은 점차 감소한다. 도시된 예에서, 전류는 상기 부하가 유도성이고 전류가 즉시 충전하는 것을 허용하지 않기 때문에 이 짧은 시간 동안에 거의 일정하게 된다. I_D, V_DS, 및 V_GS는 동시에 변하기 때문에, 모든 장치 내의 전류를 고려하는 것은 어렵다.

실제 응용에서, MOSFET의 게이트를 구동하기 위해 사용된 게이트 버퍼는 고정 전압원같이 동작하며, 전류원 게이트 구동으로 디바이스 동작이 더 명확해진다. 도 2D에서와 같이, 부하를 구동하는 MOSFET의 게이트에 일정한 전류(I_G)를 공급하는 전류원은 컷오프(83)의 Vcc에서 포화(87)를 통과하여 선형영역(88)으로 시간에 따 라 전압이 감소하는 V_DS 스위칭 과정을 생성한다. 동일한 시간 동안, 포인트(90)의 0 볼트에서 시작하여, V_GS 게이트 전압은 컷오프 동안 선형적으로(81) 증가하고, 드레인 전압(87)이 기울어질 때 포화영역에서 평원(82)에 도달하고, 디바이스가 선형 동작영역에 진입할 때 다시 증가한다(83). 시간(t_on)에서, 과정은 종료되고, MOSFET는 완전 통전 상태이고 드레인 전압은 이제 I_D

R_DS이다. 게이트 전류가 전체 전환 동안 일정했고 Q=I_G·t_on이므로 x축은 게이트 전하(Q_G)로 다시 그려질 수 있을 것이다.

전하는 항상 보존되므로, 포인트(84)에 도달하는데 필요한 전하의 양은 게이트 구동 회로에 독립적이다. 다시 말해서, 소정의 게이트 및 드레인 바이어스 조건에 도달하는데 필요한 게이트 전하(Q_G)는 경로에 독립적이고 구동회로에 의해 변한다. Q_G 및 V_GS의 그래프는 도 3A의 그래프(100)에 도시된 바와 같이 x축상의 V_GS에 대해 다시 그려질 수 있으며, 컷오프, 포화, 및 선형 영역(104, 105, 106)을 각각 갖는다. 동일한 축에 그려진 드레인 전압은 저항으로 표시되어 있으며, 포화영역의 에지에서 급격히 감소하여(101) 선형영역(102)으로 진입하고, 마침내 포인트(108)에서 최소값(R_DS)에서 안정을 이룬다.

게이트 전하(107)와 드레인 전압(108)에 도달하기 위한 전력 손실은 다음 식으로 표시될 수 있다.

P _drive = Q _G · V _GS ·f

이 식은 밀러 효과와 모든 전압 종속적인 커패시턴스를 고려하지만 드레인 바이어스(V_DS), 게이트 구동(V_GS), 및 기술에 따라 변한다. 스위칭 레귤레이터에서 사용된 파워 MOSFET의 총 손실은 다음 식으로 계산될 수 있다.

P_loss = P_cond ₍ _lin ₎ + P_cond _(sat) + P_drive + P_other

종래 스위칭 레귤레이터에서, MOSFET는 결코 의도적으로 포화영역에서 동작되지 않으며 단지 스위칭 과정 및 다이오드 복귀 동안 포화를 경험한다. 이와 같은 경우에, 컨터버의 주파수가 너무 높지 않다면, P_cond _(sat)는 무시될 수 있으며 단지 선형영역에서의 통전 손실만(P_cond ₍ _lin ₎)이 고려될 필요가 있다. 낮은 전압에서, 기타 손실(P_other)은 무시될 수 있으며 전력 손실 식은 다음과 같이 간략화된다.

그래프(100)에서 Q_G 및 R_DS 곡선이 주어지면, 상기 식을 사용하여 계산된 전체 전력 손실은 고정 t_on/T 비율에서 동작에 대해 도 3B의 그래프(120)로 도시된다. 도시된 바와 같이, 곡선(121, 122, 123)은 전력 손실이 주파수 f₁, f₂, 및 f₃에 비례하여 증가하는 것을 도시하며, 여기서 f₁, f₂, f₃는 예를 들면 300 kHz, 1 MHz, 및 2 MHz일 수 있다.

전력 손실 곡선은 특정 게이트 전압에서 최소값을 갖는 U자형이고 그 값 위 또는 아래의 임의의 게이트 구동에 대해 손실은 증가한다. 더 높은 게이트 구동 전압에서 P_loss의 점진적인 증가는 그래프(100)의 곡선(106)과 일치한 게이트 구동 손실(P_drive)의 증가에 기인한다. 낮은 게이트 전압에 대해, 게이트 전압과의 가파른 종속은 그래프(100)의 곡선(101)에 대응하는 포화의 에지에서 MOSFET의 동작의 결과이다. 주파수가 곡선(121)에서 곡선(123)으로 증가하면서, 최소 전력 손실은 증가하고, 즉 컨버터가 감소된 효율을 나타내고, 오목한 상태가 더 크며, 즉 그 최소값이 게이트 전압의 더 좁은 범위에서 일어난다.

다시 말해서 게이트 구동 손실은 더 높은 주파수 동작에서 점점 더 심각해진다.

일정한 전류 구동보다는 일정한 전압이 사용되는 보통의 애플리케이션에서, 게이트 구동 손실은 V_GS 스위칭 파형을 조사해도 분명하지 않은데 그 이유는 파형들이 너무 빨리 발생하여 관찰할 수 없기 때문이다. 예컨대, 도 4A에서, P-채널MOSFET(142)와 N-채널 MOSFET(143)을 포함하고 전압 Vcc을 공급하는 전압원(146)에 의해 전력이 공급되는 게이트 버퍼(141)는 파워 MOSFET(144)의 게이트를 Vcc와 그라운드 사이에서 신속하게 구동한다. 턴온(turn on) 동안에, 도 4B에 도시된 V_GS 스위칭 파형(150)은 그렇지 않으면 부드럽게 위로 진행했을 경로(151, 154)에서 약간의 기울기 변화(153)를 보여주며 다시 턴오프(turn off) 동안에 0 볼트의 최종 게이트 전압(159)까지 부드럽게 감소하는(156, 158) 기울기 변화(157)를 보인다.

실제 구동 손실의 더 분명한 기계적인 그림이 도 4B의 그래프(170)에 도시되어 있으며, 여기서 게이트 전하가 0 쿨롱의 시작값(171)에서 선형적으로 증가하여, 비스듬히(172) 증가하고, 최종값(173)에 도달한 후 시간 t₃에서 감소하여(174) 스위칭 전환의 종단에 최종값(175)에 도달한다. 따라서 게이트 구동이 일정한 전압 구동을 사용하더라도, 전력 손실은 전류원 구동 조건을 사용하여 도시된 것과 동일하다. 충전 동안에 게이트에 저장된 총 전하는 턴오프 동안에 모두 그라운드로 손실된다.

이와 같은 레일간 구동은 손실이 많은데 그 이유는 사이클간 임의의 게이트 전하를 재활용하거나 보존하지 않고 또한 도 3B에 도시된 최소 전력손실 조건에 해당하지 않을 수 있는 전압(Vcc)으로 게이트를 구동하기 때문이다. 그 결과, 전하를 내다 버리고 또한 MOSFET 게이트를 과도하게 구동하여(overdrive) 전력이 낭비되며, 이 두 가지 인자는 컨버터의 효율을 저하시킨다.

빈번히 스위칭하는 임의의 MOSFET에서, 특히 DC/DC 스위칭 레귤레이터에서 필요한 것은, 파워 MOSFET의 게이트를 충방전함으로써 컨버터 또는 다른 회로의 전체 효율을 향상시키기 위해 사이클 단위로 게이트 전하의 일부가 보존되고 재사용되게 하는 것이다.

(발명의 요약)

이러한 요구는 본 발명에 따라 동작하는 MOSFET에서 충족되며, 여기서 스위칭 MOSFET는 완전히 오프되지 않고 대신에 완전 턴-온 상태와 저전류 조건을 교대한다. MOSFET의 저전류 조건은 종래 스위칭 시퀀스에서 사용되는 완전-오프 조건을 대체한다. 완전-온 조건과 저전류 조건 사이에서 MOSFET를 스위칭하면 각 스위칭 사이클 동안에 MOSFET의 게이트와 주고 받아야 하는 전하의 양을 감소시키고 이에 의해 게이트의 충방전에서 전력 손실을 감소시킨다. 다수의 상황에서, 이 전력 절감은 MOSFET의 저전류 조건에서 MOSFET를 계속 흐르는 드레인 전류에 의한 추가적인 전력 손실을 보상하고도 남는다. 그러므로 MOSFET의 전체 효율이 개선된다.

MOSFET의 게이트를 구동하는 상기 방법은 다양한 게이트 구동 회로를 사용하여 달성될 수 있을 것이며, 이들 모두는 본 발명의 범위에 포함된다.

한 그룹의 실시예에서, 게이트는 2-상태 게이트 드라이버에 의해 구동되며, 이것은 기능적으로 단극쌍투(single-pole double-throw) 스위치로 구성되고 제 1 입력단자는 MOSFET를 완전히 턴온시키기 충분한 제 1 전압에 접속되고 제 2 입력단자는 보통 MOSFET의 문턱 전압 근처의 제 2 전압에 접속된다. MOSFET의 게이트에 접속된 게이트 드라이버의 출력단자는 제 1 및 제 2 입력단자 사이에서 스위칭되어 MOSFET를 완전-온 상태와 저전류 상태 사이에서 구동한다. 게이트 드라이버는 한 쌍의 상보형 MOSFET와 통과 트랜지스터를 사용하여 구성될 수 있으며 상기 통과 트랜지스터는 MOSFET를 저전류 조건으로 구동하기에 적합한 기준전압에 접속된다. MOSFET의 게이트에 전달되는 전압은 멀티플렉서를 구성하는 복수의 통과 트랜지스터를 사용하여, 또는 저항기 및/또는 다이오드를 포함하는 전압-분배기 회로를 사용하여 생성될 수 있다. 게이트 드라이버는 MOSFET의 저전류 조건에 적합한 전압이 가용하도록 보장하기 위해 2개 이상의 전압을 전달하는 능력을 가질 수도 있다.

저전류 상태에서 MOSFET를 통해 적당한 드레인 전류가 흐르는 것을 보장하기 위해 피드백이 사용될 수 있을 것이다. 피드백 회로는 MOSFET를 통과하는 전류를 측정한 다음 그 측정치를 원하는 전류값을 나타내는 기준과 비교한다. 만일 차이가 있다면 오류 신호가 발생하고 오류 신호는 MOSFET의 올바른 드레인 전류값이 도달될 때까지 게이트 드라이버가 그 저전류 상태 동안 필요에 따라 MOSFET의 게이트 전압을 증가 또는 감소시키게 한다. 상기 피드백 회로는 증폭기, 감지 저항기, 및/또는 전류 미러를 포함할 수도 있다.

대안으로, MOSFET의 문턱 전압이 그 포화 전류에 영향을 미치는 유력한 프로세스 파라미터이므로, MOSFET의 올바른 저전류의 값은 그 문턱 전압에서 제조상 편차를 정정하기 위해 조정함으로써 얻어질 수 있을 것이다. 상기 조정회로(trimming circuit)는 MOSFET의 게이트가 저전류 상태로 바이어스될 때 MOSFET이 드레인 전류를 측정하고 올바른 드레인 전류값이 얻어질 때까지 게이트 드라이버가 MOSFET의 게이트에 전달하는 기준전압을 조정한다. 예를 들면, 상기 조정회로는 전압-분배기 네트워크에서 직렬 연결된 저항기들과 병렬로 연결된 1회용 프로그래머블(OTP: one-time-programmable) MOSFET를 포함할 수도 있을 것이다. 개별 MOSFET는 MOSFET의 올바른 드레인 전류를 제공하는 게이트 전압이 얻어질 때까지 충분한 다수의 저항기를 단락시키도록, 즉 영구적으로 온이 되도록 프로그램된다.

대안으로, MOSFET는 제 2 문턱(threshold)-접속된 전류 미러 MOSFET와 일체로(monolithically) 제조될 수도 있을 것이다. 문턱 전압의 임의의 변화는 두 개의 MOSFET 모두에 영향을 주기 때문에, 전류 미러 MOSFET에 고정 전류를 공급하면 상기 전류를 상기 MOSFET들의 각각의 게이트 폭의 비(n)로 주된 MOSFET에 미러링시킨다. 이와 같이, 만일 n으로 나눈 주된 MOSFET의 대상 전류와 동등한 전류가 전류 미러 MOSFET에 공급되면, 올바른 크기의 전류가 주된 MOSFET를 통해 흐를 것이다. 상기 전류 미터 MOSFET에 공급된 전류는 디지털 로직, 디지털 신호 처리기, 또는 마이크로프로세서의 제어하에서 D/A 컨버터에 의해 조정될 수 있을 것이며 원하는 대로 동적으로 그리고 실시간으로 조정될 수 있을 것이다. 대안으로, 상기 전류 미러 MOSFET의 게이트는 (전류 미러 MOSFET의 드레인과 전류원에 연결되는) 제 1 위치와 (그라운드에 연결되는) 제 2 위치 사이에서 스위칭 되어 전류 미러 MOSFET를 턴오프하고 주된 MOSFET의 게이트를, 상기 메인 MOSFET를 고전류 상태로 구동하는 고전압에 접속한다.

또 다른 그룹의 실시예에서, 게이트 드라이버는 MOSFET의 소스에 접속된 제 3 입력단자를 구비하는 3극(three-pole) 스위치로서 기능적으로 구성될 수 있다. 게이트 드라이버의 출력단자를 제 3 입력단자에 연결함으로써, MOSFET는 오프가 되거나 휴면 또는 셧다운 모드로 들어가며 이 경우 MOSFET의 게이트를 구동하거나 또는 전류가 MOSFET의 드레인을 흐르게 허용하여 전력이 소모되지 않는다. 몇몇 실시예에서 게이트 드라이버는, 온 조건에서 게이트 드라이버가 MOSFET를 고전류 상태와 저전류 상태 사이를 스위칭시키고, 오프 조건에서 게이트 드라이버가 게이트를 MOSFET의 소스에 연결시켜, MOSFET를 오프시키거나 또는 휴면 모드가 되게하는 인에이블(enable) 입력단자를 구비할 수 있다.

본 발명은 또한 제 1 전압과 제 2 전압 사이에서 게이트를 스위칭하여 MOSFET를 구동하는 방법을 제공하며, 제 1 전압에서 상기 MOSFET는 완전히 온으로 되고, 보통 상기 문턱 전압 근처인 제 2 전압에서, MOSFET는 저전류 조건이거나 부분적-온 조건이다.

게이트 구동 손실이 적은 파워 MOSFET를 구동하는 전술한 방법 및 회로는 N-채널 또는 P-채널 전도 타입의 상위측, 하위측, 또는 푸시풀(push-pull) 구성의 파워 MOSFET에 적용될 수 있다.

도 1A는 버크 컨버터의 회로도이고,

도 1B는 상보적 파워 MOSFET를 구비한 동기식 버크 컨버터의 회로도이고,

도 1C는 토템-폴 N-채널 파워 MOSFET를 구비한 동기식 버크 컨버터의 회로도이고,

도 1D는 비동기식 부스트(boost) 컨버터의 회로도이고,

도 1E는 P-채널 파워 MOSFET를 구비한 플라이백(flyback) 또는 순방향 컨버터의 회로도이고,

도 1F는 N-채널 파워 MOSFET를 구비한 플라이백(flyback) 또는 순방향 컨버터의 회로도이고,

도 2A는 게이트 드라이버의 동작을 설명하는 회로도이고,

도 2B는 MOSFET의 내재하는 커패시턴스를 설명하는 도면이고,

도 2C는 I_D-V_DS 곡선들 위에 배치된 스위칭 과정을 도시하는 그래프이고,

도 2D는 MOSFET가 오프 조건에서 온 조건으로 전환될 때 드레인-소스 전압과 게이트 전하의 변화를 설명하는 그래프이고,

도 3A는 게이트 전하와 R_DS의 변화를 게이트 전압의 함수로서 설명하는 그래프이고,

도 3B는 전력 손실을 게이트 바이어스의 함수로서 설명하는 그래프이고,

도 4A는 CMOS 게이트 드라이버의 회로도이고,

도 4B는 스위칭 동안 게이트 드라이버의 게이트 전하와 게이트 전압을 설명하는 그래프이고,

도 5는 본 발명에 있어서 게이트-전하-감소된 파워 MOSFET 게이트 드라이버의 개념적 회로도이고,

도 6은 본 발명의 게이트 드라이버에서 전압 및 전류 스위칭 파형을 도시하고,

도 7은 본 발명의 게이트 드라이버에서 제한된 게이트 전압 스윙(swing)을 설명하는 게이트 전하의 함수인 게이트 전압과 드레인 전압의 그래프이고,

도 8은 본 발명의 게이트 드라이버에 의해 구동되는 MOSFET에서 제한된 드레인 전류 스윙을 설명하는 그래프이고,

도 9는 본 발명의 게이트 드라이버에 의해 구동되는 MOSFET에서 제한된 게이트 전하 스윙을 설명하는 그래프이고,

도 10은 본 발명에 있어서 3-상태 게이트 드라이버의 개념적인 회로도이고,

도 11A-11F는 본 발명의 3-상태 게이트 드라이버의 동작 조건을 설명하는 그래프와 회로도이고, 저저항 조건, 저전류 또는 제어 전류 조건 및 오프-상태 조건을 포함하며,

도 12A는 본 발명의 3-상태 게이트 드라이버에서 전압 및 전류 스위칭 파형의 그래프이고,

도 12B는 저전류와 종래 게이트 구동 기법 사이를 교대하는 본 발명의 게이트 드라이버에서 게이트 전압의 그래프이고,

도 12C는 소프트 턴-온 특성을 갖는 본 발명의 게이트 드라이버에서 게이트 전압의 그래프이고,

도 13A는 통과 트랜지스터(pass transistor)를 포함하는 게이트 드라이버의 회로도이고,

도 13B는 D/A 컨버터를 포함하는 게이트 드라이버의 회로도이고,

도 13C는 다중화된 통과 트랜지스터를 포함하는 게이트 드라이버의 회로도이고,

도 13D는 다중화된 저항기 전압 분배기를 포함하는 게이트 드라이버의 회로도이고,

도 13E는 다중화된 저항기/다이오드 전압 분배기를 포함하는 게이트 드라이버의 회로도이고,

도 14A는 피드백이 없는 개방-루프 게이트 드라이버의 회로도이고,

도 14B는 전류 감지 피드백 시스템을 갖는 게이트 드라이버의 회로도이고,

도 14C는 개방-루프와 피드백 게이트 드라이버에서 드레인 전류의 안정성을 비교하는 그래프이고,

도 14D는 피드백을 갖는 게이트 드라이버에서 드레인 전류의 제어를 설명하는 I-V 그래프이고,

도 15A는 전류 감지 저항기를 이용하는 피드백 시스템을 구비하는 게이트 드라이버의 회로도이고,

도 15B는 전류 미러 감지 기법을 이용하는 피드백 시스템을 구비하는 게이트 드라이버의 회로도이고,

도 15C는 캐스코드(cascode) 전류 감지 기법을 이용하는 피드백 시스템을 구비하는 게이트 드라이버의 회로도이고,

도 16A는 본 발명의 게이트 드라이버를 위한 조정회로(trimming circuit)의 개념적 회로도이고,

도 16B는 OTP(one-time programmable) MOSFET를 포함하는 본 발명의 게이트 드라이버를 위한 트리밍 회로의 회로도이고,

도 16C는 도 16B의 게이트 드라이버를 위한 바이어스(bias) 프로그래밍 코드의 그래프이고,

도 16D는 상기 트리밍 회로를 위한 교정 알고리즘의 흐름도이고,

도 16E는 상기 트리밍 회로를 위한 프로그래밍 시퀀스의 그래프이고,

도 17A는 저전류 조건에서 MOSFET의 전류를 제어하기 위해 전류 미러를 이용 하는 게이트 드라이버의 회로도이고,

도 17B는 상기 미러 전류의 크기를 조정하는 트리밍 회로를 도시하는 회로도이고,

도 18은 P-채널 전류 미러를 포함하는 게이트 드라이버의 회로도이고,

도 19는 기준 전압을 기준 전류로 변환하여 저전류 상태에서 MOSFET의 전류의 크기를 제어하는 회로를 포함하는 게이트 드라이버의 회로도이고,

도 20은 가변 기준전류를 획득하여 저전류 상태에서 MOSFET의 전류의 크기를 제어하는 회로를 포함하는 게이트 드라이버의 회로도이고,

도 21A는 가변 기준전류를 획득하여 저전류 상태에서 MOSFET의 전류의 크기를 제어하는 회로를 포함하는 또 하나의 게이트 드라이버의 회로도이고,

도 21B는 가변 기준전류를 생성하여 저전류 상태에서 MOSFET의 전류의 크기를 제어하는 D/A 컨버터를 포함하는 게이트 드라이버의 회로도이고,

도 22A는 게이트 구동 전류가 드레인 전류의 함수인 것을 보여주는 그래프이고,

도 22B는 게이트 구동 전류가 통전시간의 함수인 것을 보여주는 그래프이고,

도 23A는 게이트 드라이버의 개념적인 회로도이고, MOSFET 미러의 게이트가 그라운드와 바이어스 공급 전류 사이에서 스위칭되며,

도 23B는 도 23A에 도시된 게이트 드라이버의 상세 회로도이고,

도 24A는 본 발명의 게이트 드라이버의 사용을 보여주는 회로도로서, 하위측의 N-채널 MOSFET가 부하에 연결되어 있으며,

도 24B는 본 발명의 게이트 드라이버의 사용을 보여주는 회로도로서, 상위측의 N-채널 MOSFET가 부하에 연결되어 있으며,

도 24C는 동기식 부스트 컨버터에서 본 발명의 게이트 드라이버의 사용을 보여주는 회로도이고,

도 24D는 동기식 버크 컨버터에서 본 발명의 게이트 드라이버의 사용을 보여주는 회로도이고,

도 25A는 본 발명의 게이트 드라이버의 사용을 보여주는 회로도로서, 상위측의 P-채널 MOSFET가 부하에 연결되어 있으며,

도 25B는 상보적 버크 컨버터에서 본 발명의 게이트 드라이버의 사용을 보여주는 회로도이다.

파워 스위칭 응용에서 사용되는 디바이스의 온-저항 게이트-전하 생성을 최적화 또는 최소화하기 위해 파워 MOSFET 설계 및 제조가 사용될 수 있지만, 각 스위칭 전환 동안에 이동하는 게이트 전하의 양을 제한함으로써 전력 손실도 최소화될 수 있다. 이 과제는 2가지 방법으로 달성될 수 있는데 - 최대 게이트 구동을 최적 포인트로 제한하거나 스위칭 전환 동안에 게이트 전하의 일부를 보존하는 것이다. 본 출원은 후속 스위칭 사이클 동안에 일부 게이트 전하를 보존하는 수단을 개시한다.

본 발명의 일 실시예가 도 5에 도시되어 있으며, 여기서 회로(200)는 부 하(204)를 제어하는 파워 MOSFET(203)의 게이트를 구동하는 수단을 도시한다. 부하(204)는 공급전압(V_DD)에 접속된 임의의 전기 소자나 V_DD와 선택적으로 그라운드 또는 다른 전압원에 모두 접속된 소자들의 전기적 네트워크를 포함할 수 있을 것이다. 게이트 드라이버(202)에의 입력신호는 버퍼 또는 인버터(201)로부터 출력된 로직 신호이며 그 출력단자는 공급전압(Vcc)과 그라운드 사이에서 스위칭한다. 일반적으로, 공급전압(Vcc)은 V_DD와 동일하지 않고, 보통은 V_DD보다 작은데, 이는 필수적인 것은 아니다.

게이트 드라이버(202)는 MOSFET(203)의 게이트-소스 단자를 구동하여, 버퍼(201)의 출력단자에서의 전압 범위보다 더 작은 전압 범위로 게이트의 충방전을 반복한다. 게이트 전압(V_GSH)로 표현된 MOSFET(203)의 하이(high) 또는 완전-온 조건에서, MOSFET(203)의 게이트는 다음 전위로 바이어스된다.

V_GS = V_GSH = Vcc

이에 의해 MOSFET는 선형영역으로 구동되며, 즉 가변 저항기로 동작하며, 그리하여 드레인 전류(I_D)는 다음 식으로 주어진다.

I_D = V_DS/R_DS(on)

이 조건에서, V_D = V_DS << V_GS 이고 V_GS >> V_t이며, 여기서 V_t는 MOSFET(203)의 문턱전압이다.

제 2 상태에서 파워 MOSFET는 게이트가 소스에 단락되어 완전히 "오프" 바이 어스되는 종래 게이트 구동 회로의 상황과 대비하여, 본 발명의 기법에서 MOSFET(203)는 차단(shut-off)되는 것이 아니라 낮은 또는 부분적-온 조건(V_GSL)으로 바이어스되며 게이트 전위는 다음과 같다.

V_GS = V_GSL = V_BIAS

V_BIAS의 값이 보통 문턱전압 근처로 작다고 가정하면, 이 상태에서 V_DS > (V_GS - V_t)이고 디바이스는 포화상태에 있으며 이때 드레인 전류는 드레인 전압(V_DS)에 대해 상대적으로 독립적이므로, 드레인 전류(I_D)는 다음과 같다.

I_D = I_DBIAS ∝ V_BIAS

게이트 전위 V_BIAS > 0은 바이어스 공급전원(205)에 의해 설정되며, 이것은 고정값 기준전압을 하나 또는 다수 포함할 수 있다. 대안으로, V_BIAS는 다수의 Vcc에 따라 변할 수 있다. 도시된 바와 같이, 게이트 드라이버(202)는 2개의 가능한 게이트 전위(V_BIAS, V_cc) 중 하나를 선택하는 단극 쌍투(single-pole double-throw) 스위치의 기능을 실행한다. MOSFET(203)의 게이트는 MOSFET의 게이트를 바이어스 하는 종래의 방법에 반하여 그라운드로 구동되지 않는다.

보통, I_DBIAS는 적어도 게이트-소스 전압(Vgs)이 0일 때 MOSFET를 통과하는 누설전류의 크기의 10배 내지 100배의 크기이고 완전-온 조건일 때 MOSFET 내의 전류의 크기의 1% 내지 10%의 크기이다. 포화 저전류 상태의 MOSFET의 게이트-소스 전 압(V_BIAS)은 보통 그것의 추정된 문턱전압의 10% 내지 125%의 범위에 있고, 바람직하게는 그것의 25% 내지 100%의 범위에 있다. 상기 추정된 문턱전압은 Dieter K Schroder의 Semiconductor Material and Device Characterization(1990)에서 정의되어 있으며, 이것은 참조에 의해 여기에 포함된다.

문턱전압 상하 수백 밀리볼트의 게이트 바이어스, 예컨대 V_GS = V_t±400 mV에 대해, 포화된 드레인 전류는 극적으로 변한다. 원하는 특정 드레인 전류를 생성하는 게이트 바이어스를 선택하는 것은, 특히 제조 가변성을 고려할 때, 어려운 일이다. 전압원(306)을 고정값으로 설정하면 MOSFET(308)의 포화 드레인 전류에서 로트마다(lot-to-lot) 큰 변화가 발생한다. 따라서 고정 게이트 바이어스 방법을 사용하면, 특정 범위의 드레인 전류를 고정하기 위해 제품이 스크리닝(screening)되어야만 할 것이다. 예를 들면, 휴대용 애플리케이션에서 사용된 고정 바이어스를 구비한 1W 스위칭 레귤레이터에 대한 드레인 전류의 스크리닝 한계는 표 1에 나타난 지정된 범위를 포함할 것이다.

포화 드레인 전류	상급	중급	하급	불량
휴대용 애플리케이션	1㎂-30㎂	30㎂-300㎂	300㎂-1㎃	I>1㎃, I<1㎂
고전력 애플리케이션	100㎂-1㎃	1㎃-30㎃	30㎃-300㎃	I>300㎃, I<100㎂

저전력 애플리케이션에서(보통 드레인 전류가 MOSFET가 완전 온일 때 0.5A 내지5A 범위에 있는 경우), 너무 많은 포화 전류가 전력을 낭비하며 이것은 다이오드 복구 손실의 감소에 의해 상쇄되지 않으면 결과적으로 전체 컨버터 효율을 저하시킬 수 있다. 고전력 컨버터에서(보통 드레인 전류가 MOSFET가 완전 온일 때 5A 내지 50A의 범위에 있는 경우), 이렇게 작은 손실은 무시할 수 있고 노이즈 편익이 더 높은 바이어스 전류에서도 효율에의 어떤 영향에 대한 불이익을 상쇄할 수 있을 것이다. 주목할 것은 더 낮은 한계도 존재한다는 것이며; 만일 저전류 포화 모드에서 드레인 전류가 어떤 특정 값 아래로 떨어지면, 다이오드 전류를 분기하고 저장된 전하를 감소하는데 있어서 개시된 기법의 편익은 감소하거나 완전히 상실된다.

회로(200)에 대한 스위칭 파형이 도 6의 그래프에 도시되어 있으며 시간에 대한 V_IN, V_GS, I_D 및 V_DS가 각각 그래프 220, 230, 240 및 250으로 그려져 있다. 그래프(220)에서, 게이트 버퍼(202)의 입력(V_IN)은 그라운드 즉 0V와 V_CC 입력전압(223) 사이를 교대하며, 그 사이를 신속하게 전환한다(222, 224).

그래프(230)에 도시된, MOSFET(203)의 게이트 전압(V_GS)을 구동하는 게이트 드라이버(202)의 출력은 전압 V_BIAS와 V_CC 사이를 교대하며 0V에 도달하지는 않는다. 도시된 바와 같이, V_GS의 전환(232, 234)은 V_IN의 전환(222, 224)과 동기를 이루고 동 위상이지만 극성은 반대가 될 수 있다. 도시된 V_GS 펄스에 대응하여, 세미로그 그래프(240)의 드레인 전류(I_D)는 크기 I_DBIAS의 최소 전류(241)와 크기 V_DS/R_DS(on)의 최대 전류(243) 사이를 전환(242, 244)하여 교대한다.

MOSFET(203)에 걸리는 드레인 전압(V_DS)은 크기((V_DD-δV)≒V_DD)의 최대 전압(251)과 크기(I_D

R_DS(on))의 최소 전류(253) 사이를 교대한다. 전압 δV는 작은 전류(I_DBIAS)를 운반하는 부하(204)에 걸리는 전압 강하이다. 만일 I_DBIAS가 1 mA 미만이라면, 바람직하게는 1㎂ - 100㎂의 범위라면, MOSFET(203)에서의 전력 소모는,

P_BIAS = I_DBIAS

(V_DD-δV) ≒I_DBIAS

V_DD

이며, 무시할 수 있다. 게이트 구동 손실에서 절감된 파워는 게이트 구동 전압 범위를 제한하고 따라서 게이트 전하의 스윙을 제한하여 달성될 수 있다.

게이트-전하 스윙 최소화: 전술한 전력-절감(power-saving) 개념은 도 7의 그래프(280)로 도시되어 있으며, (x축의) 게이트 전하(Q_G)에 대한 (좌편 y축의) V_GS와 (우편 y축의) V_DS에 대한 플롯을 포함한다. 실선은 본 발명에 의해 동작하는 디바이스에서 게이트 및 드레인 전압의 범위를 표시하며, 실선 및 파선은 함께 종래 게이트 구동 기법을 사용하여 동작하는 디바이스에서 동일한 범위를 표시한다.

구체적으로, 종래 게이트 드라이브에서, 게이트 전하는 0에서 시작한 다음 곡선(281, 282, 283, 294)을 따라 증가하여 포인트(287)에 도달한다. 만일 입력(V_CC)이 증가하면, 최대 게이트 전하(Q_GH)는 포인트(287)를 지나 라인(285)을 따라 더 증가할 것이다. 게이트 전하가 증가함에 따라, 대응하는 드레인 전압은 MOSFET(203)의 오프-상태에서 V_DD로부터 곡선(290, 291, 292)을 경유하여 포인트(294)에서 MOSFET(203)의 온-상태까지 이동한다. 만일 입력전압(V_CC)이 증가하면, 이 영역에서 Q_G가 선형으로 증가하더라도, 전압(V_GS)은 곡선(293)을 따라 포인트(294) 아래로 약간만 하강할 것이다.

종래 스위칭 애플리케이션에서, 턴-온 동안에 MOSFET의 게이트에 놓인 전체 전하는 턴-오프 동안에 그라운드로 제거된다. 총 게이트 전하는 게이트를 V_CC까지 충전한 다음 그라운드까지 방전하며 그 결과 게이트 전압과 게이트 전하는 크게 "스윙(swing)"한다. 게이트 전하 스윙은 다음으로 정의된다.

Q_G

Q_GH - Q₀ = Q_G(V_GH) - 0

종래 게이트 구동 방법에 있어서, 이 총 게이트 전하 스윙은 다음과 같다.

Q_G = Q_G(V_CC) - 0 = Q_GH

다시 도 7의 그래프(280)를 참조하면, 게이트가 본 발명에 따라 구동될 때, 게이트 전하는 곡선(283, 284)을 따라 포인트(286)과 포인트(287) 사이만을 교대한다. 그러면 개선된 게이트 전하 스윙(

Q'_G)는 다음과 같다.

Q'_G

Q_GH - Q_GL = Q_G(V_GH) - Q_G(V_G _(on))

여기서 Q_GL > 0. (Q_GH - Q_GL)< Q_GH이므로, 주어진 주파수에서 스위칭하기 위해 더 적은 게이트 전하가 요구되며, 게이트를 구동하는데 필요한 전력은 0에서 포인트(286)까지 경로를 따르는 전하 또는 (Q_GL - Q_G0 ) = Q_GL에 의해 비례적으로 감소한다. 감소된 게이트 전하 스윙을 더 설명하기 위해, 본 발명의 방법은 도 9의 그래프(320)에 도시된 바와 같이 시간에 대한 Q_G의 플롯으로 표현될 수 있으며, 여기서 MOSFET의 게이트에 존재하는 전하는 크기 Q_GL과 크기 Q_GH (곡선 323) 사이에서 충방전 전환(322, 324)에 의해 변한다. 디바이스의 게이트에는 전하(Q_GL)의 얼마간의 최소량이 항상 잔류하기 때문에, 영역(325)에 의해 표현된 전하는 한 사이클에서 다음 사이클까지 보존되고, 게이트 구동의 효율은 그에 따라 개선된다.

평균 전력 손실의 최소화: 전술한 바와 같이 이 방법에 있어서 게이트 구동과 관련된 전력 손실은 다음과 같다.

P_drive = (Q_G

V_G)/T = Q_GH

V_GH

f

고주파수 MOSFET 게이트 구동 동안에 감소된 전하와 관련된 대응하는 전력 절감(P_Gsaved)은 다음과 같다.

P_Gsaved = (Q_GL

V_G _(on))/T = Q_GL

V_G _(on)

f

다시 도 7의 그래프(280)를 참조하면, 본 발명의 기법을 사용하면, 드레인 전압(V_DS)은 곡선(292)을 따라 포인트(296)에서 포인트(294)까지 변하며, 곡선(290, 291)으로 표현된 컷오프 동작 영역을 생략한다. 포인트(294)에서 파워 MOSFET에 걸리는 전압은 I_D

R_DS(on)으로 주어진다.

전류(I_D)와 드레인 전압(V_DS) 사이의 관계는 추가로 도 8에 도시되며, 여기서 버크 컨버터(1)와 같은 스위칭 컨버터에 대한 스위칭 파형(303)은 게이트 전압(V_GS0 ~ V_GS5)을 나타내는 MOSFET의 I-V 곡선 패밀리 위에 배치되어 있다. 게이트 전압이 V_GS0이고 I_D > 0인 포인트(301)에서 시작하여, 전류는 V_GS에 대해 곡선(302)을 따라 증가하며 동시에 MOSFET의 게이트는 포화영역(305)으로 바이어스되고 V_DS는 상대적으로 일정하다. I-V 곡선(306)에 의해 표현된 게이트 전압(V_GS3)하에서, 드레인 전압(V_DS)은 MOSFET가 선형 동작영역(307)에서 동작할 때까지 곡선(303)을 따라 변하며, 이때 V_DS는 곡선(304)을 따라 계속해서 하강하지만 I_D는 사실상 변하지 않는다. 게이트 방전 프로세스는 2개의 동일한 종점(301, 304) 사이에서 역방향으로 전환한다.

주기 T의 매 사이클에서 온-시간(t_on) 지속하는 완전-온 조건에 대한 평균 전력 손실은 다음과 같다.

여기서 D

t_on/T이다.

다시 도 7을 참조하면, 포인트(296), 저전류 조건에서, MOSFET(203)에 걸리는 전압은 V_DS = (V_DD -

V)

V_DD이고 기간 t_sat = T-t_on 동안에 대응하는 전력 손실은 다음과 같다.

파워 MOSFET에서 총 통전 손실은 MOSFET가 그 선형영역에서 완전 온으로 바이어스될 때 통전손실(P_cond)과 MOSFET가 포화 동작영역에 있을 때 기간(t_sat) 동안에 바이어스 전류(I_DBIAS)로 인한 전력 손실(P_BIAS)의 합, 즉

이고, 여기서 T = (t_sat + t_on)이고 T는 듀티 팩터(D)의 고정 주파수 동작에서 또는 가변 주파수 동작에서 사이클마다 변한다. 이때,

개시된 기법을 사용하면, 디바이스에서 총 통전 및 게이트 구동 손실은 다음과 같다.

여기서 각괄호 항목은 종래 게이트 구동 기법을 사용하는 게이트 구동 및 통전 손실(P_loss)을 나타낸다. 이 항목을 대체하면 다음 식이 얻어진다.

여기서 T는 가변 주파수 동작에서 또는 고정 주파수 동작에 대해 사이클마다 변할 수 있다.

전력을 절감하는 개시된 방법에 있어서 P'_loss < P_loss이므로

이고, 이는 게이트 구동을 감소하여 절감된 전력이 바이어스 전류(I_DBIAS)에 의한 추가 통전손실에 의해 소모된 임의의 추가 전력을 상쇄해야 한다는 것을 의미한다. 고정 주파수 f와 듀티 팩터 D

t_on/T에서 동작할 때, 상기 식은 다음과 같이 표현될 수 있다.

이 조건은 감소된 게이트 구동에서 전력 절감이 바이어스 전류에 의한 추가 전력 소모(P_BIAS)보다 더 이익일 때 고주파(f)에서 그리고 더 낮은 V_DD에 대해 더욱 용이하게 충족된다.

I_DBIAS와 Q_GL

V_GL은 특정 파워 MOSFET의 제조 프로세스 및 설계에 관계되고 그것에 종속하므로 그것들 사이의 관계에 대해 어떤 일반적인 결론을 내리는 것은 어렵다. 주어진 디바이스에 대해, 구동회로에서 Q_GL

V_GL을 증가시키면, 즉 V_BIAS를 증가시키면, 게이트 구동 손실을 감소시키지만 동시에 I_DBIAS를 증가시키고 통전손실을 증가시킨다. 최적 전력 절감 바이어스 조건은 그러므로 기술 중속적이다.

상기 듀티 팩터(duty factor) D는 각 스위칭 애플리케이션에 특유하다. 예컨대 도 1A - 1C에 도시된 강압 버크 컨버터에서, MOSFET(2, 11, 21)의 듀티 팩터는 D = V_out/V_in으로 주어지고 여기서 V_in = V_DD이다.

이 식을 대체하면 개시된 감소된 게이트 구동 방법이 유익할 때 버크 컨버터 특유의 조건을 제공한다.

이 식은 버크 컨버터의 입력전압과 출력전압 사이의 차이가 증가함에 따라 개시된 낮은 게이트-구동-손실 기법이 덜 유익하다는 것을 의미한다.

부스트 컨버터에 대해, 도 1D에 도시된 바와 같이, 변환 비율 V_out/V_in = 1/(1-D)이고 여기서 D는 MOSFET(31)의 온-시간을 반영한다. (1-D)를 V_in/V_out로 대체하여 다시 정리하면 상기한 감소된 게이트 구동 방법이 유익할 때 부스트 레귤레이터 특유의 조건을 우리에게 제공한다.

부스트 컨버터에서, 즉 V_out > V_in 인 경우, 개시된 방법은 더 큰 전압이 더 낮은 전압으로부터 발생될 때 더욱 유익하다.

다시 도 7의 그래프(280)를 참조하면, MOSFET(203)가 선형영역에서 동작할 때, MOSFET(203)에 걸리는 VDS 전압 강하는 포인트(295)에서 거의 그 최소값에 도달한다. 전술한 동작에서 게이트 구동회로는 온-저항 또는 강하를 감소하는데 있어서 최소의 이익에도 불구하고 MOSFET를 게이트 바이어스(294)로 "오버드라이브(overdrive) 한다. MOSFET의 게이트를 Vcc보다 낮은 임의의 전압으로 부분 충전하는 것은 회로의 다른 곳에서 동일한 전력 손실을 발생시키고 효율을 개선하지 못하기 때문에 게이트 오버드라이브를 차단하는 것은 용이하지 않다.

셧다운 모드(shutdown mode)를 갖는 게이트 구동 손실이 감소된 회로: 도 10은 본 발명에 의한 또 하나의 실시예를 도시한다. 다수의 응용에서, 파워 MOSFET가 스위칭하지 않을 때, 예컨대 컴퓨터가 대기 또는 휴면 모드일 때 시간의 연장이 발생할 수 있다. 이와 같은 동작 조건 동안에, 배터리로부터 부하와 파워 MOSFET를 통해 흐르는 I_BIAS와 같이 작은 양이라도 임의의 통전 전류가 시간에 따라 배터리를 방전시킬 것이다. 상기 오프 시간 연장의 문제에 대한 해결책은 개시된 발명을 셧다운 모드를 포함하도록 수정하는 것이다.

회로(350)는 셧다운 모드의 추가 특징이 부가되어 게이트 구동 손실이 감소된 상기 개시된 파워 MOSFET의 포괄적인 설명을 도시한다. 도 5의 회로(200)와 마찬가지로, 회로(350)는 게이트 드라이버(352)를 포함하지만 이 경우에 게이트 드라이버(352)는 2-상태가 아닌 3-상태, 즉 낮은-저항 완전-통전 상태, 작은 고정 전류를 전도하도록 V_BIAS로 바이어스된 포화 상태, 그리고 낮은-누설 컷오프에 대한 완전-오프 상태를 갖는다. 따라서, 게이트 드라이버(352)는 2개의 입력, 즉 로직 또는 PWM신호 수신을 위한 IN과, 디바이스를 셧오프시키는 인에이블 핀을 갖는다.

도시된 바와 같이, 버퍼(351)의 출력은 게이트 드라이버(352)의 "IN" 입력단자에 V_CC에서 그라운드까지의 신호를, 즉 레일간(rail-to-rail) 스위칭하는 디지털 신호를 공급한다. 상기 인에이블이 "온" 상태로 바이어스되는 한 게이트 드라이버(352)는 그 "IN" 단자의 신호에 응답하고, 게이트 드라이버(352)의 출력은 V_CC와 V_BIAS 사이를 교대하는 전압(V_GS1)에서 MOSFET(353)의 게이트를 구동한다. 파워 MOSFET(353)는 차례로 부하(354)에 게이트 구동 전압(V_CC, V_BIAS)에 의해 결정된 하이(high)와 로우(low) 드레인 전류 사이를 교대하는 전류를 공급한다. 전술한 바와 같이, 고주파수 동작 동안에, MOSFET(353)의 게이트를 V_BIAS 이상의 전압으로 바이어스하여, 게이트 전하는 매 사이클마다 보존되고, 게이트 구동 손실은 감소한다. 이에 의해, 게이트 전하 스윙을 제한하여 달성된 전력 절감이 스위칭 동안의 최소 드레인 전류(I_BIAS)의 부가된 통전 손실보다 더 크다면, 효율은 개선된다.

상기 인에이블 신호가 턴-오프될 때, 게이트 드라이버(352)는 MOSFET(352)의 게이트가 접지되는, 즉 그 소스에 연결되고, V_GS1 = 0인 제 3의 상태로 스위칭한다. 파워 MOSFET(353)의 드레인 전류는 디바이스의 I_DSS 누설 전류, 즉 게이트가 소스에 접속된 상태에서 드레인에서 소스로의 접합 누설 전류로 감소한다. 전류(I_BIAS)는 작지만, 바람직하게는 마이크로암페어에서 수십 마이크로암페어 범위이지만 - I_DSS는 훨씬 더 작으며, 바람직하게는 1 마이크로암페어 미만 또는 I_BIAS보다 수십 내지 수천 배 더 작다.

상기 3개의 상태가 도 11A-11F에 도시되어 대비되며 아래 표 2에 요약되어 있다: 도 11A에서, 게이트 드라이버(361)는 MOSFET(353)의 게이트를 V_GS=V_CC로 바이어스하고 디바이스는 MOSFET의 선형 동작영역에서 완전히-통전한다. 즉, 도 11B의 I-V 그래프(365)에 도시된 바와 같이 게이트-제어된 가변 저항으로 동작한다. 이 영역에서 그리고 포인트(366)에서 드레인 전류와 전압은 옴의 법칙을 따른다. 즉 V_DS = I_D

R_DS(on). 다수의 파워 회로에서 I_D의 값은 파워 MOSFET와 회로의 다른 요소들의 전압 분배기에 의해 결정되며 여기서 드레인 전류(I_D = V_DS/R_DS(on))는 드레인 전압(V_DS)에 비례하여 변한다. 고주파에서 스위칭하는 인덕터 또는 다른 전류원을 갖는 회로에서, I_D의 크기는 회로에 의해 부과되며 V_DS는 그에 따라 적응한다.

도 11C에 도시된 제 2 상태에서, 게이트 버퍼(371)는 파워 MOSFET(353)의 게이트를 전압원 또는 기준 전압원(355)에 의해 설정된 값(V_GS = V_BIAS)으로 바이어스한다. 그 다음 MOSFET(353)는 도 11D의 포인트(376)에 도시된 바와 같은 드레인 전류(I_D = I_BIAS)를 전도한다. 이 모드에서, 드레인 전류(I_D)는 상대적으로 "일정(constant)"하며, 이것은 V_DS의 값에 최소한의 종속을 의미한다. 그러나 게이트 바이어스(V_BIAS)에는 크게 의존한다.

도 11E에 도시된 제 3 상태에서, 게이트 버퍼(381)는 MOSFET(353)의 게이트를 그 소스와 단락하여 V_GS = 0이 된다. N-채널 MOSFET(353)가 양의 문턱전압을 갖는, 즉 V_th > 0, 강화(enhancement) 디바이스라고 가정하면, V_GS = 0에서, 상기 디바이스는 컷오프 상태에 있으며, 여기서 오프-상태 드레인 전류(I_DSS)는 도 11F에 도시된 접합 누설전류에 기인한다. V_DD의 역 바이어스에 대해 포인트(386)에서 누설 전류는 0으로 보이는 반면, 세미로그 그래프상에 도시된 실제 I_DSS 누설 전류는 약간의 전압 의존성을 보일 수 있지만, 일반적으로는 파워 MOSFET의 특정된 드레인 전압 범위에 대해 1㎂ 미만으로 유지된다.

본 발명에 의한 3-상태 게이트 드라이버와 파워 MOSFET의 동작 조건은 다음의 진리표로 요약된다:

IN	EN	V_GS	MOSFET 동작	드레인 전류	g_DS
H	H	V_CC	선형영역	I_D = V_DS/R_DS(on)	1/R_DS(on)
L	H	V_BIAS	포화영역	I_D = I_DBIAS	~ 일정
H/L	L	0	컷오프	I_D = I_DSS	~ 일정

표 2는 인에이블이 하이 상태로 바이어스될 때 파워 MOSFET의 통전은 로직 입력 IN에 종속하지만 인에이블이 로우일 때 MOSFET는 오프이고 IN 신호에 독립하여 동작한다는 것을 나타낸다. 출력 컨덕턴스(g_DS

dI_D/dV_DS)는 드레인 전압 민감도의 정성적 측정치로서 포함된다.

바람직한 실시예에서, 고주파 스위칭 동안, MOSFET(353)를 구동하는 게이트 드라이버의 출력(V_GS)은 도 12A의 그래프(410)에서 구형파(411-414)에 의해 도시된 바와 같이 V_CC와 V_BIAS 사이를 교대하고 그래프(400)의 화살표 라인에 의해 도시된 바와 같이 로직 입력전압 전환(404-407)을 따른다. 이 동안에, 점선으로 표시된 인에이블 신호(EN)는 V_CC(곡선 401)에서 하이 상태로 유지된다. 마찬가지로, 세미로그 그래프(420)에 도시된 바와 같이, 드레인 전류(I_D)는 구형파(421-424)에 의해 도시된 바와 같이 I_DBIAS에서 V_DS/R_DS(on) 사이를 스위칭하고, 그리고 그래프(430)에 의해 도시된 바와 같이, 드레인 전압(V_DS)은 (V_DD-

V)와 I_D

R_DS(on) 사이를 파형(431-434)으로 교대한다.

시간 t_sleep에서, MOSFET(353)가 휴면 또는 셧다운 모드로 진입할 때, 인에이블 신호(V_EN)는 로우가 되고(곡선 402) 0 볼트로 바이어스되며(곡선 403), V_GS를 아래로(415) 0 볼트까지(곡선 416) 구동하여 게이트 전압이 V_BIAS보다 낮게 된다. 셧다운 모드에서, 그래프(420)에 도시된 바와 같이, 드레인 전류(I_D)는 크기가 거의 0인 누설 전류(I_DSS)(곡선 426)로 떨어진다(곡선 425). 그리고 그래프(430)에 도시된 바와 같이, V_DS는 MOSFET(353)의 스위칭 동안 곡선(434)에 의해 도시된 최대 드레인 전압(V_DD-

V)보다 약간 더 높은 곡선(436)에 의해 도시된 전압(V_DD)까지 점프한다(곡선 435).

대안의 실시예에서, 게이트 드라이버(352)는 도 12B에 도시된 바와 같이 상이한 스위칭 파형 사이를 교대한다. 그래프(440)에서 도시된 바와 같이, 시간 t₁ 이전에 게이트 드라이버(352)의 전압 출력은 V_CC와 V_BIAS 사이를 교대한다. 본 발명에 의한 게이트 드라이버에서 로우 Q_G 게이트 구동 동작 동안에(영역 441), 최소 게이트 구동은 바이어스 전압 V_BIAS > 0이다(곡선 442).

전술한 바와 같이, 개시된 로우 전하 게이트 구동 기법은 어떤 조건하에서 효율을 개선할 수 있지만, 항상 존재하는 바이어스 전류(I_DBIAS)와 관련된 전도 손실로 인한 전력 손실은 효율을 저하시킬 수 있다. 만일 그런 조건이 발생한다면, 회로(350)의 동작은 다이내믹하게 변하여 종래의 레일간 게이트 구동을 촉진할 수 있으며(영역 443), 이 경우 t₁에서 게이트 전압(V_GS)은 V_CC와 그라운드 사이에서 교대한다(곡선 444). 감소된 게이트 전하 스윙의 편익은 레일간 기간 동안에 상실된다. 시간 t_sleep에서, MOSFET의 게이트는 상기 휴면 모드에 대응하는 어떤 부정의 시간 동안 그라운드가 된다(445).

레일간 동작 동안에, 도 12C의 그래프(446)에 도시된 바와 같이, 회로(350)는 턴-온 관련 노이즈를 감소하도록 동작할 수 있다. "소프트-스위칭" 레일간 동작 동안에(영역 447), 각 턴-온 전환 동안에 게이트 전압은 V_CC로 구동되기 전에(곡선 449) 짧은 기간(곡선 448) V_BIAS로 먼저 간단히 상승되었다. 곡선(448, 449)의 계단형 게이트 파형은 MOSFET(353)의 드레인에서 파형의 슬루율(slew rate)을 감소하고 노이즈를 저감하는 장점이 있다.

3-상태 저손실 게이트 구동의 구현: 도 13A-13E는 감소된 구동 손실을 갖는 파워 MOSFET 게이트 구동을 구현하는 몇 개의 회로를 도시한다. 도 13A에서, P-채널 MOSFET(451)과 N-채널 MOSFET(453)를 포함하는 상보형 MOSFET 게이트 드라이버는 파워 MOSFET(454)의 게이트를 구동한다. N-채널 통과 트랜지스터(452)도 MOSFET(454)의 게이트를 기준 전압원(455)에 의해 제공된 기준 전압(V_ref)에 연결한다. MOSFET((452)의 게이트 전압은 MOSFET(452)를 턴-온 하기 위해 그 소스 전압에 대해 충분히 양이 되어야 한다. 적절한 타이밍 및 로직회로에 의해 제어될 때, 한 번에 하나의 디바이스만 턴-온 된다. MOSFET(451)가 온일 때, V_GS = V_batt이고 MOSFET(454)는 선형영역에서 동작한다. MOSFET(452)가 온일 때, V_GS = V_ref이고 MOSFET(454)는 전류원으로서 바이어스된다. MOSFET(453)가 온일 때 V_GS = 0이고 MOSFET(454)는 오프이다.

도시된 바와 같이, MOSFET(452)의 본체는 접지된다. 그라운드 본체는 MOSFET(452) 내의 기생 다이오드 통전을 차단할 필요가 있는데, 이는 MOSFET(451, 453)의 상태에 따라서 게이트 전압(V_GS)이 V_ref의 값보다 크거나 작을 수 있기 때문이다.

MOSFET(453)의 본체를 그라운드로 함으로써, 기생 본체 다이오드(457A, 457B)는 영구적으로 역-바이어스된다. 만일 MOSFET(452)의 본체가 그라운드 되지 고, 대신에 소스-본체 단락을 포함하면, 이들 다이오드 중 하나는 MOSFET(454)와 병렬인 다이오드(456)과 마찬가지로 MOSFET(452)의 채널과 병렬이 될 것이다. 소스-드레인 병렬 다이오드는 상기 다양한 게이트 바이어스 조건들 중 하나에서, 즉 V_GS > VB_IAS 또는 V_GS < V_BIAS일 때 순방향 바이어스될 것이다.

도 13B에 도시된 본체 바이어스 발전기 또는 "본체 스내처(body snatcher)"와 같은 다른 회로 기법이 이 문제를 회피하기 위해 사용될 수 있다. 회로(460)에 도시된 바와 같이, 통과 트랜지스터(462)는 기생 P-N 다이오드(469A, 469B)를 포함한다. 어느 하나의 다이오드가 통전하는 것을 방지하기 위해, 2개의 교차-결합된 N-채널 MOSFET(468A, 468B)의 망은, 어느 다이오드가 순방향 바이어스되더라도 병렬 MOSFET에 의해 단락되고 다른 기생 다이오드를 역방향 바이어스로 하여 통전하지 않도록, MOSFET(462)의 본체 전위를 바이어스 한다.

예를 들면, 만일 V_GS > V_BIAS라면, 다이오드(469B)는 순방향 바이어스되고 다이오드(469A)는 역방향 바이어스된다. V_GS는 더 높은 양의 단자이므로, N-채널 MOSFET(468B)는 턴-온 되고 순방향-바이어스된 다이오드(469B)를 단락시켜, MOSFET(462)의 본체를 더 낮은 음의 V_BIAS 단자에 접속하여, MOSFET(468A)를 오프시키고, 다이오드(469A)를 역방향 바이어스 하고 MOSFET(462)와 병렬로 한다. 대칭적인 회로로서, 극성이 반전될 때마다 디바이스는 상태를 전환하고 다이오드(469B)는 역방향 바이어스되고 통과 트랜지스터(462)와 병렬이 된다. 상기 본체 바이어스 발전기 기법은 임의 통과 트랜지스터, 예컨대 회로(450)에 적용될 수 있다. 통과 트랜지스터는 여기서 소스도 드레인도 모두 고정 공급 레일에 연결되지 않은 MOSFET로서 정의된다.

교차-결합된 MOSFET(468A, 468B) 외에, 회로(460)는 D/A 컨버터(465)가 고정 전압 기준(455)을 대체하는 것을 제외하고는 회로(450)와 동일하다. D/A 컨버터(465)의 출력은 V_BIAS가 컨버터(465)의 디지털 제어를 사용하여 조정되는 것을 허용한다. 도시된 바와 같이, 데이터 컨버터(465)는 기준 전압원(466)에 의해 공급된 최대량(V_ref)까지 전압을 출력한다. 달리, 도 13B의 회로(460)는 P-채널 MOSFET(461)와 N-채널 MOSFET(463)를 포함하는 상보형 MOSFET 게이트 드라이버를 이용하여 N-채널 통과 트랜지스터(462)가 오프일 때마다 파워 MOSFET(464)의 게이트를 구동한다. 이전과 같이, MOSFET(462)의 게이트는 소스에 대해 충분히 양으로 바이어스되어야 MOSFET(462)를 턴-온 시킨다.

도 13C는 본 발명에 의해 낮은 구동 손실을 갖는 D/A 컨버터-구동 파워 MOSFET의 구현을 도시한다. 회로(470)에서 도시된 바와 같이, 파워 MOSFET(471)의 게이트는 N-채널 및/또는 P-채널 통과 트랜지스터(472-475)를 포함하는 멀티플렉서에 의해 전원이 공급되며, 한번에 이들 중 하나만이 통전할 것이다. MOSFET(475)는 파워 MOSFET(471)의 게이트를 V_G0 = 0 또는 그라운드로 바이어스하고, 통과 트랜지스터 MOSFET(474)는 파워 MOSFET(471)의 게이트를 V_G1 = V_BIAS1로 바이어스하고, 통과 트랜지스터 MOSFET(473)는 파워 MOSFET(471)의 게이트를 V_G2 = V_BIAS2로 바이어스 하며, MOSFET(472)는 파워 MOSFET(471)의 게이트를 V_G3 = V_batt로 바이어스 한다. 전술한 본체 바이어스 기법은 필요에 따라 사용될 수 있을 것이다.

도 13D는 또 하나의 D/A 컨버터 구동 파워 MOSFET를 도시하며, 여기서 바이어스 조건은 바이어스 포인트(V_G2, V_G1)를 생성하는 저항기(496A-496C)를 포함하는 저항기-분배기망에 의해 결정된다. 상기 저항기들은 바이어스 포인트를, 예컨대 V_G2 = V_batt

(R2+R3)/(R1+R2+R3)로 설정하기에 적절한 크기로 선택된다. V_GS 게이트 전압은 MOSFET(492-495)를 포함하는 아날로그 멀티플렉서를 사용하여 선택된다. 도시된 바와 같이, V_GS3 = V_batt, V_GS0 = 0이고 중간 바이어스들은 이들 게이트 전압의 값들 사이에 있다. 임의의 수의 저항기들이 상기 분배기망을 구성하기 위해 사용될 수 있다.

대안으로, 순방향-바이어스되 다이오드와 저항기의 조합이 도 13E에 도시된 바와 같이 사용될 수도 있다. 상기 분배망은 선형 스텝을 포함할 필요는 없지만, 목표한 바이어스 전압에 가까운 더 큰 해상력을 포함할 수 있다. 설명한 D/A 컨버터 게이트 구동 방법들 모두는 제조 시 또는 동작 중 어느 하나의 경우에 I_DBIAS의 값을 설정하는데 있어서 어느 정도의 제어를 제공한다.

전류 피드백을 갖는 감소된 게이트 구동 손실 회로: I_DBIAS의 값을 설정하는데 있어서 가변의 유연도를 제공하지만, 전술한 회로 및 게이트 구동 방법들은 고정 바이어스 전압을 사용하고 제조 또는 동작 조건 변경에 기인한 파워 MOSFET의 편차에 대해 자동으로 보상하지 않는다.

예를 들면, 도 14A는 도 5에 도시된 게이트 드라이버(202)를 구현하는 회로(550)를 도시한다. 도시된 바와 같이, 파워 MOSFET(556)의 게이트는 V_CC에 연결된 P-채널 MOSFET(553)와, 전압원(555)에 의해 공급되는 기준전압(V_BIAS)에 그 소스가 바이어스 된 N-채널 MOSFET(554)를 포함하는 CMOS 드라이버에 의해 구동된다. MOSFET(554)가 저전류 온 상태로 바이어스될 때, V_GS1 = V_BIAS이고, 드레인 전류(I_D)는 (V_BIAS - V_t)에 비례한다. V_t는 온도와 제조시 롯트에 따라(lot-to-lot) 변하기 때문에 전류는 그에 따라 변할 것이다.

이와 같은 변동의 영향을 제거하기 위해, 도 14B의 회로(580)는 I_D 전류 피드백 회로(90)를 포함하며 이것은 기준 전압원(585)에 의해 제공된 기준전압(V_BIAS)의 값을 증폭기(588)를 사용하여 다이내믹하게 조정하여 드레인 전류(I_D)를 전류원(589)에 의해 공급된 다수의 기준전류(I_ref)로 강요한다. 상기 드레인 전류의 크기는 전류 감지기(590)에 의해 측정되어 증폭기(588)의 음의 입력에 전달된다. 상기 피드백은 출력 전류를 안정화시킨다. 전류(I_D)의 임의의 증가에 대해, 증폭기(588)의 음의 입력은 그 출력을 감소시켜, V_BIAS의 크기를 낮추고 I_D를 감소시키며, 이에 의해 상기 전류 증가를 상쇄한다.

도 14C의 그래프(600)에는 그 순효과가 도시되어 있으며, 여기서 파워 MOSFET의 문턱전압의 영향은 드레인 전류(I_DBIAS)에 대해 도시된다. 피드백이 없는 경우, V_t1의 증가는 곡선(602)에 의해 도시된 바와 같이 드레인 전류(I_D)의 비례적인 감소로 귀결된다. 반대로, 피드백이 있는 경우, 드레인 전류(601)는 일정하다. 피드백의 영향이 도 14D에 추가로 도시되어 있으며, 여기서 V_DS에 대한 I_D의 그래프는 게이트 바이어싱을 다이내믹하게 조정하여 과도전류(607A)를 그 목표값(606)으로 감소시키거나, 반대로 드레인 과소 전류를 607B에서 목표값(606)으로 증가시킨다.

도 15A에 도시된 본 발명의 실시예에서, I_D 드레인 전류 피드백은 감지 저항기(618A)를 사용하여 달성된다. 저항기(615B)에 걸리는 전압 강하(V_S)는 전압원(619)에 의해 공급된 기준전압(V_REF)에 대해서 연산증폭기(618)에 의해 차동적으로 증폭되어 전압(V_BIAS)을 생성한다. 바이어스 전압(V_BIAS)은 MOSFET(614)가 온-상태 조건으로 바이어스될 때마다 파워 MOSFET(616)의 게이트를 구동한다. 전류 감지 저항기(615B)는 전기 부하(617)와 직렬인 총 저항을 증가시키며 따라서 효율을 저하시킨다.

도 15B에 도시된 또 하나의 실시예에서, 개선된 회로(620)는 게이트 폭(n

W)을 갖는 파워 MOSFET(626A)와 게이트 폭(W)을 갖는 감지 MOSFET(626B)를 포함하는 전류 미러를 이용하며, 공통 게이트 및 소스 단자와 별도의 드레인 접속을 갖는다. P-채널 MOSFET(623)와 N-채널 MOSFET(624)를 포함하는 CMOS 게이트 드라이버의 게이트 제어 하에, 파워 MOSFET(626A)는 부하(629)를 통한 전류(I_D)를 제어한다. 연산증퐁기(628)는 전류원(627)의 전류를 제어하여, MOSFET(626B)의 드레인 전압(V_β)을 파워 MOSFET(626A)의 드레인과 같은 전압으로 강제한다. MOSFET(626A, 626B)의 V_GS가 동일하게 주어지면, V_α=V_β일 때 2개의 디아비스의 전류는 그것들의 상대적인 게이트 폭(n

W, W) 각각에 의해 비례해서 결정된다. 따라서, 파워 MOSFET(626A)가 드레인 전류(ID)를 전도할 때, 종속 전류원(627)의 감지 전류는 MOSFET가 선형영역에서 동작하든 포화영역에서 동작하든 관계없이 I_sense = I_D/n으로 주어진다.

감지 전류(I_sense)(627)는 전류원(630)에 미러링되고 감지 저항기(631)에 걸리는 전압(V_sense)으로 변환된다. 회로(610)의 저항기(618B)와 달리, 감지 저항기(631)는 부하(629)에 직렬인 증가된 저항에 기여하지 않는다. 감지 전압(V_sense)은 그 다음 전압원(632)에 의해 공급된 기준전압(V_REF)에 대해 증폭기(623)에 의해 차동으로 증폭되어, MOSFET(624)의 소스에 출력 전압(V_BIAS)을 생성한다. V_GS1 = V_GS2일 때마다, 즉 MOSFET(624)가 온이고 MOSFET(623)가 오프일 때, 전류 감지회로 및 바이어스 네트워크는 음의 피드백을 갖는 폐쇄루프를 형성하여, 파워 MOSFET(626A)에서 낮은 드레인 전류 조건(I_BIAS)의 안정적인 제어를 제공한다. MOSFET((626A)의 드레인 전류(I_D)의 증가는 전류원(627)에 의해 공급되는 전류(I_sense)를 증가시켜 상기 전압들의 균형을 맞춘다. 이것은 차례로 전류(I_mirror)를 증가시키고 연산증폭기(633)의 음의 입력에 적용된 V_sense를 증가시킨다. 음의 입력신호가 클수록 V_BIAS를 저하시켜, 파워 MOSFET(626A)의 V_GS를 감소시키고 증가된 전류를 보상하며, 그리하여 온도나 제조상의 변동에 불구하고 I_D를 일정하게 유지한다.

회로(610)와 비교하여 전류-미러 회로(620)의 한 가지 유리한 점은 전기 부하(629)에 직렬로 어떤 추가적인 전압 강하를 초래하지 않고 따라서 전원으로부터 부하(629)까지 에너지 전달 효율을 개선한다는 것이다. 회로(610)에 구현된 감지 저항기 기법과 달리, 회로(620)에 구현된 전류 미러 방법은 MOSFET(626A, 626B)와 같은 공통-소스 분리-드레인 MOSFET에서만 사용될 수 있으며, 여기서 MOSFET의 드레인들은 분리되어 연결될 수 있다. 그것은 트렌치-게이트형(trench-gated) 수직 DMOS 또는 평면(planar) 수직 DMOS와 같은 공통-드레인 디바이스에서 사용될 수 없다.

대안으로, 도 15C의 회로(650)는, 부하(657)와 직렬로 큰 값의 감지 저항기를 도입하지 않으면서 개별 파워 MOSFET(656)의 드레인 전류를 정확히 감시하는데 사용될 수 있을 것이다. 그 다음 감지 전류(660)는 저전류 전도 중에 I_DBIAS의 크기를 제어하고 고전류 저저항 상태에서 단락-회로 조건을 감지하는데 사용된다. 이 전류 감지 방법은 출원 번호{Attorney Docket No. AATI-26-DS-US}의, 본 출원과 동시에 출원된, 명칭 "Cascode Current Sensor For Discrete Power Semiconductor Devices"에 기재되어 있으며, 참조에 의해 본 명세서에 포함된다.

구체적으로, 도 15C에 도시된 바와 같이, 파워 MOSFET(656)에 인가된 게이트 바이어스는 P-채널 MOSFET(653)와 N-채널 MOSFET(654)를 포함하는 게이트 드라이버에 의해 제어된다. 게이트 전위(V_GS)는 저저항 조건에서 동작할 때 V_CC 또는 저전류 상태에서 동작할 때 V_BIAS 중 하나를 포함할 수 있다. 전압(V_BIAS)은 피드백을 사용하여 제어되어 동작 조건이나 제조 프로세스 변동에 관계없이 원하는 출력 전류(I_DBIAS)를 생성한다. 전류 감지는 파워 MOSFET(656)에 직렬로 접속된 게이트 폭(n

W)의 저저항 저전압 MOSFET(658A)를 사용하여 달성된다. 파워 MOSFET(656)는 저전압 또는 고전압 디바이스를 포함할 수 있고 회로(650)의 다른 요소들과 통합될 필요가 없다. 상기 전류감지 요소는 더 큰 MOSFET(658B)와 모노리식 제조되고 공통 소스와 분리된 드레인을 공유하는 게이트 폭(W)의 전류 미러 MOSFET(658B)를 포함한다.

바람직한 실시예에서, MOSFET(658A, 658B)는 게이트를 공급전압(V_CC)에 바이어스하고 따라서 저저항 선형 동작영역으로 바이어스된다. 높은 드레인 전류(I_D)에서도, MOSFET(658A)의 저저항은 MOSFET(658A)의 드레인의 전압(V_α)이 낮게 유지되도록 보장한다. MOSFET(658B)의 드레인 전압은 V_β로 지정된다. 차동증폭기 (659)는 MOSFET(658A, 658B)의 드레인 전압이 같을 때까지, 즉 V_α = V_β, 종속 전류원(660)의 전류(I_sense)를 제어한다. 이 조건하에서 I_sense = (I_D/n)이고, 그 바이어스 조건에 관계없이 파워 MOSFET(656)에 흐르는 전류(I_D)를 정확히 측정한다.

I_sense의 값은 전류 미러(661)를 사용하여 감지 저항기(664)에 직렬인 비례 전류(I_mirror)로 미러링되어 V_α에 비례하는 감지 전압(V_sense)을 생성한다. 연산증폭기(659)의 전압 이득때문에, 신호(V_sense)는 전압(Vα)이 작은 사실에도 불구하고 크게 될 수 있다. V_sense의 값은 전압원(662)에 의해 생성된 기준전압(V_REF)에 대해 연산증폭기(663)에 의해 차동으로 증폭된다.

폐쇄-루프 동작하에서, MOSFET(654)가 온이고 MOSFET(653)가 오프일 때, 증폭기(663)의 출력은 I_D가 목표 전류(I_DBIAS)와 같을 때 출력 전압(~V_BIAS)을 갖는다. 만일 I_D가 너무 낮으면, I_mirror의 전류 역시 감소할 것이며, 이에 의해 연산증폭기(663)의 음의 입력인 V_sense 전압을 낮출 것이다. 음의 전압을 낮추면 그 결과 증폭기(663)의 출력 전압이 증가하고 차례로 상기 증폭기는 파워 MOSFET(656)의 게이트를 더 높은 바이어스로 구동하여 I_D를 그 목표 값으로 증가시킨다.

N-채널(654)이 오프이고 P-채널(653)이 온일 때, 파워 MOSFET(656)는 고전류 상태로 바이어스되고, 저항기(655)에서 강하된 연산증폭기(663)의 출력은 무시된다. 전압(V_sense)은 여전히 단락-회로와 과전류 보호의 목적으로 MOSFET(658A)의 전류(I_D)를 모니터링하는데 사용될 수 있을 것이다. 전압(V_sense)은 도시된 바와 같이 전압원(671)에 의해 공급된 기준전압(V_ref)과 이력(hysteretic) 비교기(670)에 의해 비교된다. V_sense가 V_ref를 초과할 때, 전류(I_D)는 너무 높고 과전류 셧다운(OCSD: over-current shut-down) 비교기(670)는 하이 로직 출력 신호를 발생하여 시스템에 과전류 조건이 발생한 것과 파워 MOSFET(656)가 오프되어야 한다는 것을 통지한다.

이와 같이, 감지 저항기, 전류 미러, 캐스코드(cascode) 전류-감지를 포함하는 전류 감지 기법, 또는 전류 감지 기법과 음의 피드백을 결합하여 게이트 바이어스(V_BIAS)를 조정하는 임의의 다른 방법을 이용함으로써, 드레인 전류(I_DBIAS)의 값은 정확히 제어될 수 있다. I_DBIAS의 값을 제어함으로써 각 스위칭 사이클의 로우 상태에서 파워 MOSFET의 게이트에 잔류하는 최소 게이트 전하(Q_GL) 역시 도 9의 그래프와 일치되게 그리고 게이트 구동 손실을 최소로 하는 본 발명의 방법에 일치되게 제어될 수 있다.

전류 트리밍(trimming)으로 감소된 게이트 구동 손실 회로: 상기한 기법은 IDBIAS 저전류 조건의 값을 설정하기 위해 전류 피드백을 사용하지만, 전류 정확성과 회로 복잡도는 다수의 응용에서 요구되는 것 이상일 것이다. 포화된 MOSFET는 다음 식으로 주어지는 드레인 전류,

I_D = k(V_GS - V_t)²

를 갖기 때문에, 문턱전압은 포화전류에 영향을 미치는 유력한 프로세스 파라미터이며, 상기 드레인 전류는 트랜스콘덕턴스 인자(transconductance factor)에 선형적으로 비례하고 (V_GS-V_t)의 제곱에 비례한다. 이와 같이, 제조 프로세스의 일부로서 문턱 가변성에 대한 보상을 위한 회로의 전기적 조정에 의해 합리적으로 정확한 전류 제어가 달성될 수 있다.

도 16A에 도시된 바와 같이, 본 발명에 따라 만들어진 낮은 구동 손실을 갖는 파워 MOSFET 게이트 드라이버(701)는 저저항 동작을 위한 V_CC와 저전류 동작을 위한 V_BIAS 사이를 교대하는 전압으로 파워 MOSFET(702)의 게이트를 구동한다. 고정 전압원(706)은 V_BIAS의 값을 설정한다. 제조 이후, 전류(I_D)는 시험 장비에 의해 측정되어 그 측정 전류의 값(I_D)이 바이어스 전류(I_DBIAS)의 목표 값과 일치할 때까지 조정(trim) 네트워크(705)에 의해 사용된다. 이 교정은 바람직하게는 상온에서 수행된다.

상기 포화전류 역시 온도에 따라, 주로 문턱전압으로 인해, 변하기 때문에, 온도에 대해 I_D를 거의 일정하게 유지하기 위해 V_BIAS를 조정하는데(706) 선택적인 온도 보상회로(709)가 사용될 수 있다.

도 16B에 도시된 조정된(trimmed) 게이트 구동 회로(720)는 MOSFET(721, 722)를 구비한 게이트 드라이버, 파워 MOSFET(724), 및 부하(725)를 포함한다. 나머지 요소들은 상기 조정된 바이어스 전압(V_BIAS)을 구현하는데 사용되며, 기준전압(V_ref)을 제공하는 기준 전압원(726), 저항기(728A, 728B, 729a-729e)를 포함하는 저항기 분배망(728), OTP MOSFET(730a-730e), 바이어스 멀티플렉서(731a-731e), 및 OTP 프로그래머(727)를 포함한다. 저항기(728A, 728B)는 각각 값 R_A와 R_B를 갖는다.

제조 이후, OTP MOSFET(730a-730e)는 V_CC보다 크게 낮은 정상적인 문턱전압을 보여준다. 동작 동안에, 멀티플렉서(731a-731e)는 OTP MOSFET(730a-730e) 각각의 게이트를 V_CC로 바이어스 하여, 각 OTP MOSFET(730a-730e)를 온 시키고 병렬로 연결된 저항기(729a-729e) 중 하나를 단락시킨다. 예를 들면, 프로그램되지 않은 상태에서, OTP MOSFET(731C)는 0.7V의 문턱 전압을 갖는다. 멀티플렉서(731)가 OTP MOSFET(731c)의 게이트를 V_CC에 연결할 때, 통전하여 대응하는 저항기(729c)를 단락시킨다.

프로그램되지 않은 상태에서, 모든 저항기(729a-729e)는 단락되며, 따라서 V_BIAS는 저항기 분배기(728)에 의해 다음으로 설정된다.

프로그래밍은 OTP MOSFET(731a-731e) 중 임의의 소정의 하나의 게이트를 프로그래머(727)에 연결하는 것을 수반하고, 상기 디바이스를 고전압에서 포화상태로 바이어싱 한다. 상기 프로세스는 핫 캐리어(hot carrier)를 생성하고 게이트 산화막을 충전하여 영구적으로 디바이스의 문턱전압을 더 높은 전압으로 증가시키며 따라서 정상 동작하에서 OTP MOSFET는 통전하지 않을 것이다. 이에 의해 병렬인 저항기(729a-729e) 중 하나가 전압 분배기(728)에 삽입되어, 저항기 분배기 비율과 V_BIAS의 값을 조정한다. 저항기(729a-729e)의 값은 같거나 다를 수 있으며, 따라서 조정은 선형이거나 비선형일 수 있다. 저항기(729a-729e)의 값에 따라서, 상기 조정된 출력은 V_ref에서 V_ref/m의 범위가 될 수 있다. 코드는 도 16C에 도시된 바와 같이 임의의 수의 조합으로 정렬될 수 있다. 도시에서, 코드(C1-C8)는 어느 저항기가 프로그램되지 않은 OTP MOSFET(730a-730e)에 의해 단락되는지에 따라서 다양한 저항기 조합들에 대응한다. 코드(C1)는 최저 전압(직선 741)에서 V_BIAS로 시작하여 증가하며(직선 742) 이때 다양한 비트들이 OTP MOSFET(730a-730e)를 각각 턴-오프시켜 프로그램된다. 직선(743)으로 표시된 파선은 비선형 계단을 사용하며 크기 V_ref의 최대 전압(직선 744)으로 종료된다.

다수의 특유한 프로그래밍 시퀀스가 가능하지만, V_BIAS를 조정하는 일반적인 프로그래밍 알고리즘(780)이 도 16D에 도시되어 있으며, 여기서 고정 전압(V_DS)이 저전류 상태, 즉 I_DBIAS에서 동작하는 파워 MOSFET(724)에 인가된다. 단계 781에서 이 바이어스를 인가한 후, 드레인 전류(I_D)는 단계 782에서 측정되고, 단계 783에서 드레인 전류(I_D)는 어떤 허용오차 내에서 I_DBIAS 목표 범위와 비교된다. 만일 전류가 너무 낮으면, 하나 이상의 OTP MOSFET(730a-730e)가 단계 784에서 프로그램되어, V_BIAS와 전류(I_D)를 증가시킨다. 그 다음 상기 프로세스는 상기 측정된 I_D가 I_DBIAS에 대해 특정된 범위에 도달할 때까지 반복되고(단계 785) 그 다음에 프로그램은 종료한다(단계 786).

I_DBIAS 프로그래밍의 예가 도 16E에 도시되어 있으며, 여기서 제조 후의 제품은 크기 I_initial의 전류(직선 801)를 가지며 각 반복 동안에 상기 전류는 직선(802)에 의해 표현된 값, I_Dlow ~ I_Dhigh의 목표 범위의 바로 밖에 도달할 때까지 증가한다. 제 5 회 반복에서 전류는 직선(804)에 의해 표현된, 상기 목표값의 범위 내 값으로 증가하며, 그 다음에 프로그램은 종료된다. 프로그램은 상온에서 수행될 수 있지만 동일한 프로그램이 더 높은 온도에서도 사용될 수 있다.

대안으로, 프로그래밍은 2개의 온도에서 수행될 수 있는데 - 하나는 초기 전류의 오류를 정정하기 위한 것이고 두 번째는 온도에 따른 문턱 변동의 효과를 보상하기 위해 조정하는 것이다. 도 16A의 온도보상 회로(709)는 고온에서 조정의 필요를 회피하기 위해 특정 온도계수, 예컨대 -3 mV/℃를 가정할 수 있다. 어느 쪽이든, I_DBIAS의 정확성은 조정(trimming)을 사용하여 개선되며, 따라서 MOSFET(702)의 게이트 전하 스윙을 더욱 엄격히 제어한다.

전류미러 구동을 갖는 감소된 게이트 구동손실 회로: 전술한 기법에서, I_DBIAS의 크기는 파워 MOSFET의 문턱에 의존한다. 한 경우에는, V_BIAS의 값을 조정하여 I_DBIAS의 목표 값을 생성하기 위해 적극적인 조정이 사용되었다. 다른 경우에는, 폐쇄 루프 동작하에서 I_D를 목표 값(I_DBIAS)으로 강제하기 위해 전류 피드백이 사용되었다.

본 발명의 또 다른 실시예에서, 감소된 게이트 구동손실 회로는 파워 MOSFET에서 문턱 변동에 강한 게이트 구동 기법을 이용한다. 문턱에 대한 민감성을 제거하는 한 가지 방법은 도 17A에 도시된 전류-미러 게이트 구동회로(820)를 이용한다. 실제로 전류를 감지하지 않고, 상기 기법은 모노리식으로 제조된 2개의 MOSFET가 거의 일치된 문턱 전압을 나타내고 동일한 게이트 구동 조건하에서, 포화 시 드레인 전류는 대략 MOSFET의 게이트 폭에 비례하여 조정될 것이다.

구체적으로 MOSFET(824A, 824B)는 전류 미러(830)로서 모노리식으로 제조된다. 파워 MOSFET(824A)는 큰 게이트 폭(n

W)을 가진 저저항 디바이스이며, 전류 미러 MOSFET(824B)는 W의 게이트 폭을 갖는데 - MOSFET(824A)의 게이트 폭보다 작은 "n"의 인자. MOSFET(824A)의 게이트는 3개의 입력 V_CC, V_BIAS 및 그라운드 중에서 선택 옵션을 갖는 게이트 드라이버(821)에 의해 구동된다. V_CC가 선택되는 경우, 파워 MOSFET(824A)는 저저항 상태로 바이어스되며, 선형 영역에서 동작한다. 그라운드가 선택되는 경우, 파워 MOSFET(824A)는 컷오프되며 전류는 흐르지 않는다.

V_BIAS가 선택되는 경우, 파워 MOSFET(824A)의 게이트 구동은 전류원(822)과 미러 MOSFET(824B)를 포함하는 바이어스 네트워크에 의해 결정된다. 이 모드의 등가회로는 도 17B에 도시되어 있으며, 여기서 고정 전류원(822)은 목표 전류(I_DBIAS)를 폭 비율 "n"으로 나눈 값을 공급하도록 선택되거나 미리 설정된다. 이 전류(I_DBIAS/n)는 드레인과 게이트가 단락된, 즉 문턱-연결된 MOSFET(824B)에 입력된다. 상기 문턱-연결된 MOSFET(824B)는 자체-바이어스 하며, 이것은 고정 전류원(822)에 의해 공급되는 드레인 전류를 운반하는데 필요한 전위(V_BIAS)로 게이트 전압을 조정할 것임을 의미한다. 정의에 의해, 문턱-연결된 MOSFET는 포화영역에서 동작하는데, 이는 V_DS = V_GS가 포화조건 V_DS > (V_GS - V_t)이 항상 충족되는 것을 보장하기 때문이다.

이 V_BIAS 전압, MOSFET(824B)의 게이트 전압 역시 대형 파워 MOSFET(824A)의 게이트 전압이다. MOSFET(824A)의 V_DS가 크다면, 즉 I_DBIAS가 너무 크지 않다면, 역시 포화영역에 있으며 MOSFET(824A, 824B)의 전류는 비율 "n"에 의해 조정될 것이다. 만일 전류원(822)이 전류(I_DBIAS/n)로 미리 설정된다면, MOSFET(824A)와 부하(823)의 전류는 다음과 같을 것이다.

I_D = n

(I_DBIAS/n) = I_DBIAS

MOSFET(824A, 824B)의 문턱 전압이 밀접하게 일치되기 때문에, 프로세스 변화 또는 온도에 기인한 V_t의 임의의 이동이 두 디바이스에서 일어나며 공통-모드 노이즈로서 제거된다. 예를 들어 만일 V_t가 어떤 이유로 (V_t -

V_t)로 떨어지면, V_BIAS는 (V_BIAS -

V_t)에 비례하는 양만큼 떨어진다. MOSFET(824A)의 게이트 구동은 (V_BIAS -

V_t)에서, 원래 조건과 같은,

(V_BIAS -

V_t) - (V_t -

V_t) = (V_BIAS - V_t)

의 값까지 변한다. 문턱 변동의 효과는 그러므로 전류-미러 게이트 구동을 사용하여 상쇄된다.

그러므로 I_DBIAS를 설정하는데 있어서의 모든 오류는 단락-채널 효과, 직렬 저항, 준포화 등과 같은 2차적인 인자들에 기인한다. 필요하다면, 제조 프로세스의 일부로서 전류원(822)의 값을 조정하는데 조정회로(831)가 사용될 수 있다.

조정(trimming)을 하지 않는 전류 미러 게이트 구동회로(860)가 도 18에 도시되어 있다. 게이트 구동회로(860)는 전류-미러 MOSFET쌍(861), 부하(863), MOSFET(864, 865, 870)를 포함하는 3-상태 게이트 구동, BBM(break-before-make) 버퍼(866), 및 저항기(869)를 갖는 바이어스 전류 발생기 MOSFET쌍(871)을 포함한다. 도시된 바와 같이, 파워 MOSFET(862A)는 P-채널 MOSFET(864)가 온일 때 저저항 상태로 바이어스되고, N-채널 MOSFET(870)가 온일 때 완전-오프 비-통전 상태로 바이어스되고, N-채널 MOSFET(865)가 온일 때 낮게 제어된 전류(I_DBIAS)에서 포화로 바이어스될 수 있다. BBM 버퍼(866)의 제어하에서 한 번에 MOSFET(864, 865, 870) 중 하나만이 온이 될 것이다.

MOSFET쌍(861)은 게이트 폭(n

W)을 갖는 파워 MOSFET(862A)와 게이트 폭(W)을 갖는 더 작은 전류 미러 MOSFET(862B)를 포함한다. MOSFET(862B)의 게이트와 드레인에 전압(V_BIAS)을 인가하면, 디바이스는 드레인 전류(I_DBIAS/n)를 전도한다. 이 전류는 P-채널 MOSFET(867, 868)를 포함하는 전류미러(871)에 의해 형성된다. 문턱-연결된 MOSFET(868)는 저항기(869)에 의해 설정된 전류(I_ref)를 전도하며, 다음과 같은 크기를 갖는다.

전류(I_ref)는 MOSFET(867)에 의해 미러링되어 MOSFET(862B)를 구동한다. P-채널 문턱 전압(V_tp)이 주어지면, 저항기(869)의 값(R)이 이 전류를 목표 값(I_DBIAS/n)으로 설정하기 위해 조정된다.

도 19는 본 발명에 의해 만들어진 전류-미러 게이트 구동회로(880)를 도시하며, I_ref는 전압(V_ref)을 공급하는 기준전압원(890)과 저항기(889)를 사용하여 구현된다. 전류(I_ref)는 다음 식으로 주어진다.

여기서 R의 값은 I_ref = I_DBIAS/n이 되도록 선택된다.

회로(880)는 또한 3-상태 게이트 드라이버의 또 다른 실시예를 도시한다. 상기 게이트 드라이버는 논리 "AND" 게이트(892, 893)와 인버터(894, 895, 896)에 의해 구동되는 V_CC-연결된 P-채널 MOSFET(884), V_BIAS-연결된 N-채널 MOSFET(885) 및 그라운드-연결된 N-채널 MOSFET(891)를 포함한다. 인에이블 신호(EN)가 논리 로우 상태일 때마다 AND 게이트(892, 893)의 출력은 로우이며 MOSFET(885)를 오프시키고, MOSFET(894)에 의해 반전되며, AND 게이트(892)의 출력은 P-채널 MOSFET(884)의 게이트를 하이로 바이어스하여 오프시킨다. 인버터(896)에 의해 반전된 로우 인에이블 신호는 그라운드 MOSFET(891)를 하이 게이트 바이어스로 구동하여 온시키고 파워 MOSFET(882A)의 게이트를 그라운드에 단락시킨다. 이 상태에서, MOSFET(891)는 온이고 MOSFET(884, 885)는 오프이다.

인에이블(EN)이 하이일 때, 인버터(896)의 출력은 로우이고 MOSFET(891)는 오프이다. AND 게이트(892, 893)에 인에이블(EN) 하이가 입력될 때, 출력은 입력 핀(IN)의 상태에만 의존한다. IN이 하이일 때, 인버터(895)는 AND 게이트(893)의 입력 및 출력을 로우로 구동하고 N-채널 MOSFET(885)를 오프시킨다. 그러나 하이 입력은 AND 게이트(892)의 입력 및 출력을 하이로 구동하고 인버터(894)에 의해 반전되며, P-채널 MOSFET(884)의 게이트를 로우로 구동하여, P-채널(884)을 온시킨다. 이 상태에서, MOSFET(884)는 온이고 MOSFET(885, 896)는 오프이다.

반대로 EN이 하이이고 IN이 로우일 때, 인버터(895)는 AND 게이트(893)의 입력 및 출력을 하이로 구동하고 N-채널 MOSFET(885)를 온시킨다. 그러나 로우 입력은 AND게이트(892)의 입력 및 출력을 로우로 구동하고 인버터(894)에 의해 반전되며, P-채널 MOSFET(884)의 게이트가 하이가 되어, P-채널(884)을 오프시킨다. 이 상태에서, MOSFET(885)는 온이고 MOSFET(884, 896)는 오프이다.

조합 논리를 사용할 때, 파워 MOSFET(882A)의 게이트를 구동하는 3개의 MOSFET(884, 885, 891) 중 하나만이 임의의 시간에 온이다. 그러므로 회로(880)는 3-상태 게이트 드라이버로서 동작하여 본 발명에 의한 파워 MOSFET(882A)의 통전과 게이트 전하 스윙을 제어한다. 표 3은 상기 3-상태 게이트 드라이버의 논리에 대한 진리표이다.

입력		논리			파워 MOSFET(882A)
EN	IN	884	885	891	V_GS1	상태	I_D
L	L/H	오프	오프	온	0V	컷오프	~0
H	H	온	오프	오프	Vcc	저-저항	V_DD/R_DS(on)
H	L	오프	온	오프	V_BIAS	포화	I_DBIAS

본 발명에 의한 전류-미러 게이트 드라이버의 또 다른 변형예가 도 20에 도시되어 있으며, 여기서 3-상태 게이트 드라이버(901)는 값(V_GS1)을 가지고 파워 MOSFET(903A)의 게이트를 3개의 전위, -V_CC, 그라운드, 또는 V_BIAS 중 하나로 구동한다. 전압(V_BIAS)은 종속 전류원(904)로부터 전류(I_ref)를 전도하는 문턱-연결된 MOSFET(903B)에 의해 결정된다. MOSFET(903B, 903A)는 게이트 폭이 각각 W와 n

W이고 모노리식으로 제조된 MOSFET쌍(902)을 구성한다.

전류(I_ref)는 디지털 로직, 디지털 신호처리기, 또는 마이크로프로세서(907)의 제어하에 D/A 컨버터(906)에 의해 조정되며 원하는 대로 다이내믹하게 그리고 실시간으로 조정될 수 있을 것이다. D/A 컨버터(906)와 종속 전류원(904)은 전류-출력 D/A 컨버터를 구성할 수 있을 것이다.

도 21B에는 미러 MOSFET(942B)를 직접 구동하는 전류형 D/A 컨버터(947)의 일 예가 도시되어 있다. 전류-모드 D/A 컨버터(947)는 공급전압(V_CC)의 변동에 대한 민감도를 제거하기 위해 기준전압(V_ref)을 생성하는 기준 전압원(949)을 포함한다. 대안으로, 전류(I_ref)는 도 21A에 도시된 바와 같이 종속 전압원(928)을 제어하는 D/A 컨버터(929)를 사용하여 생성될 수 있을 것이다. 전압(V_ref)은 저항값 R을 갖는 저항기(927)를 사용하여 전류로 변환되며, 이에 의해 I_ref = (V_ref - V_tn)/R이다.

R의 정확한 값은 전술한 바와 같이 일련의 저항기와 OTP MOSFET를 사용하여 조정될 수 있을 것이다.

V_BIAS의 시스템 제어를 촉진함으로써, 포화 동안의 드레인 전류의 값(I_Dsat), 즉 I_DBIAS이 변화하는 조건에 대응하여 조정될 수 있다. 예를 들면 I_DBIAS는 선형 저저항 상태 동안에 전도되는 I_Dlin의 백분율로 조정될 수 있다. 즉,

I_Dsat = I_DBIAS

I_Dlin = Vcc/R_DS(on)

I_DBIAS와 I_Dlin의 관계를 설명하는 예가 도 22A에 도시되어 있다. 그래프(980)의 곡선(983)은 선형영역 전류의 아날로그 피드백을 사용하여 제어된 일정한 백분율을 도시한다. 대안으로 곡선(982a-982c)으로 도시된 전류를 포함하는 계단형 증가 전류(I_DBIAS)는 D/A 컨버터와 디지털 제어를 사용하여 달성될 수 있다. 일정한 I_DBIAS는 기준에 대해 직선(981)으로 도시된다. 도 22B의 그래프(990)에서, I_DBIAS는 일정하게 유지되지 않고(직선 991) 주파수(f)의 함수로서 변한다(곡선 992).

스위칭식 -바이어스 전류- 미러 구동을 가진 감소된 게이트 구동 손실 회로: 이전의 전류-미러 구동회로에서, 파워 MOSFET 게이트 바이어스는 V_CC, V_BIAS, 및 옵션으로 그라운드 중에서 선택하는 다중 게이트 드라이버에 의해 결정되었다. 이와 같은 구현에서 V_BIAS는 문턱-연결된 디바이스로서 고정배선으로 연결된(hardwired) 전류 미러 MOSFET에 공급하는 전류원에 의해 형성된다. 즉 V_GS = V_DS.

도 23A에 도시된 대안의 방법은 전류 미러 MOSFET(1002B)의 게이트 바이어스를 고주파 스위칭 동안 그라운드와 바이어스 공급 전류(I_ref) 사이에서 스위칭하는 것이다. P-채널 MOSFET(1004)가 온이고 인에이블 신호가 하이일 때, 게이트 드라이버(1005)는 N-채널 MOSFET(1002B)의 게이트를 그라운드에 연결하여, MOSFET(1003B)를 오프시킨다. 그 결과, V_GS1 = V_CC이고, 파워 MOSFET(1002A)는 저저항 상태로 바이어스되며, 그동안 MOSFET(1006)는 오프 상태 유지된다.

포화된 저전류 모드에서, MOSFET(1004)는 오프가 되고 인에이블 신호가 하이일 때, 게이트 드라이버(1005)는 미러 MOSFET(1002B)의 게이트를 그 드레인과 단락시킨다. 동시에 MOSFET(1006)는 온이 되고, 기준전압원(1008)은 저항기(1007)를 통해 전류(I_ref)를 문턱-연결된 MOSFET(1002B)에 공급한다. 미러 MOSFET(1002B)는 V_GS1 = V_BIAS 동안만 문턱-연결된다. 그 결과, 파워 MOSFET(1002A)는 포화상태로 바이어스되며 이때 드레인 전류는 I_DBIAS이다.

만일 인에이블 신호가 로우이면, 게이트 드라이버(1005)는 MOSFET(1002B)의 게이트를 V_CC에 연결하여 온시키고 파워 MOSFET(1002A)의 게이트를 접지시킨다. 이 조건에서, MOSFET(1004, 1005)는 오프상태로 유지된다.

스위치식(switched) 바이어스회로(1000)의 이점은 파워 MOSFET(1002A)의 게이트를 구동하기 위해 버퍼로서 단지 2개의 큰 면적 MOSFET, 즉 파워 MOSFET(1002A)를 저저항 상태로 구동하는 MOSFET(1004)와, 포화영역에서 파워 MOSFET(1002A)의 동작을 위한 V_BIAS 게이트 구동을 제공하고 파워 MOSFET(1002A)를 턴-오프시키는 다기능 미러 MOSFET(1002B)를 요구한다는 것이다.

도 23B는 회로(1000)의 한 형태를 도시하며, 여기서 전류 미러 MOSFET (1022B)의 게이트를 구동하는 게이트 드라이버는 MOSFET(1022B)를 오프시키는 접지된 N-채널 MOSFET(1025)와, MOSFET(1022B)의 게이트와 드레인을 단락시키는 N-채널 MOSFET(1029)를 포함한다. MOSFET(1026)는 미러 MOSFET(1022B)의 게이트를 전압(V_BIAS)로 바이어스 하기 위해 사용된다. MOSFET(1024)는 파워 MOSFET(1022A)를 저저항 상태로 구동하는데 사용된다.

감소된 게이트 구동손실 회로의 응용과 토폴로지 : 낮은 게이트 구동손실로 파워 MOSFET를 구동하는 전술한 방법 및 회로는 하위측, 상위측, 또는 푸시-풀(push-pull) 구성의, N-채널 또는 P-채널 전도 형태의 파워 MOSFET에 적용될 수 있다. 도 24A-24D는 N-채널 파워 MOSFET를 사용하는 저손실 게이트 구동을 도시하고, 도 25A 및 25B는 P-채널과 상보형 파워 MOSFET를 사용하는 저손실 게이트 구동을 도시한다.

전술한 바와 같이, 게이트 드라이버는 저저항 완전-온 조건과 제한된-전류 포화-MOSFET 조건 사이를 스위칭하는 2-상태 드라이버를 포함할 수 있다. 대안으로, 게이트 드라이버는 저저항 완전-온 조건과 제한된-전류 포화-MOSFET 조건, 및 휴면 모드 동작을 위한 완전-오프 조건 사이를 스위칭하는 3-상태 버퍼를 포함할 수 있다. 파워회로의 각 파워 MOSFET는 저손실 게이트 구동 기법 중 하나를 사용하거나 대안으로 파워 디바이스 중 하나만이 저손실 구동 방법을 사용할 수 있다.

도 24A는 3-상태 게이트 드라이버(1102)를 도시하는데 V_BIAS를 생성하는 전압원(1106)을 구비하고 접지된, 즉 하위측에 구성된 N-채널 파워 MOSFET(1101)을 구동하는 V_CC를 생성하는 전압공급원(1105)에 의해 전원이 공급된다. V_DD를 생성하는 전압원(1104)에 의해 전압이 공급될 때, 파워 MOSFET(1101)와 부하(1103)의 전류는 저저항 상태에서 V_DD/R, 포화에서 일정한 전류(I_DBIAS), 및 스위칭하지 않을 때 I_D=0이다. 인에이블(EN)이 로우이고 파워 MOSFET(1101)의 게이트가 접지될 때 스위칭은 금지된다. 전압원(1104)(V_DD)과 전압원(1105)(V_CC)은 동일한 전원 공급장치를 포함할 수 있다. V_CC와 V_BIAS 사이를 스위칭하는 동안 게이트 바이어스를 제한함으로써 게이트 전하 스윙은 감소되고 스위칭 동안 파워 MOSFET(1101)의 효율은 향상된다.

도 24B는 V_BIAS를 생성하는 부동의 전압 공급원(1126)을 갖는 부동의 3-상태 게이트 드라이버(1122)를 도시하며 부트스트랩 커패시터(1128)에 의해 전원을 공급받아 상위측, 소스-팔로워(source-follower) 구성의 N-채널 파워 MOSFET(1121)를 구동한다. 부트스트랩 커패시터(1128)는 MOSFET(1121)가 오프이고 부하(1123)의 전압(Vx)이 그라운드이거나 공급전압(V_CC)보다 낮을 때마다 부트스트랩 다이오드(1127)를 통해 V_CC를 생성하는 전압 공급원(1125)에 의해 충전된다. 부트스트랩 커패시터는 V_GS1 = V_boot

V_CC이고 MOSFET(1121)이 저저항으로 완전-온인 동안 게이트 드라이버(1222)에 전력을 공급한다.

V_DD를 생성하는 전압원(1124)에 의해 공급될 때, 파워 MOSFET(1121)와 부하(1123)의 전류는 MOSFET(1121)가 저저항 상태일 때 V_DD/R, MOSFET(1121)이 포화일 때 일정한 전류(I_DBIAS), 또는 MOSFET(1121)가 스위칭하지 않을 때 0이 될 것이다. MOSFET(1121)의 스위칭은 인에이블 신호(EN)가 로우이고 파워 MOSFET(1121)의 게이트가 그 소스 전압(Vx)에 연결될 때 금지된다. 인에이블 및 입력 신호는 게이트 드라이버(1122)에 공급하는 레벨-시프트 회로(1129)에 의해 레벨-시프트 된다. 전압 공급원(1124)(V_DD)와 (1125)(V_CC)는 단일 전압 공급원일 수 있다. MOSFET(1121)의 게이트를 V_CC와 V_BIAS 사이에서 스위칭함으로써, 게이트 전하 스윙은 감소되고 스위칭 동안 MOSFET(1121)의 효율은 향상된다.

도 24C는 본 발명에 의한 하위측 N-채널 파워 MOSFET(1161), 동기식 정류기 MOSFET(1166), 및 저손실 게이트 드라이버(1162, 1167)를 포함하는 동기식 부스트 컨버터(1160)를 도시한다. 도면에서, V_BIASL을 생성하는 전압 공급원(1163)을 구비한 3-상태 게이트 드라이버(1162)는 V_batt에 의해 전력을 공급받아 접지된 하위측 구성의 N-채널 파워 MOSFET(1161)를 구동한다. 파워 MOSFET(1161)의 전류는 MOSFET(1161)가 저저항 상태일 때 Vx/R, MOSFET(1161)가 포화일 때 일정한 전류(I_DBIAS), 또는 MOSFET(1161)가 스위칭을 하지 않을 때 0일 것이다. 인에이블 신호(EN)가 로우이고 파워 MOSFET(1161)가 그라운드인 때 스위칭은 금지된다. 인에이블 된 경우, PWM(pulse-width modulation) 컨트롤러(1164)는 MOSFET(1161)의 펄스 폭과 온 시간을 결정하고 MOSFET(1161)은 차례로 인덕터(1165)에 흐르는 전류를 제어한다. V_batt와 V_BIASL 사이를 스위칭하는 동안 MOSFET(1161)의 게이트 바이어스를 제한함으로써, 게이트 전하 스윙은 감소하고 스위칭 동안 파워 MOSFET(1161)의 효율은 향상된다.

부스트 컨버터(1160)는 하위측 MOSFET(1161)가 오프이고 V_x가 V_out보다 높을 때마다 통전하는 P-N 정류기 다이오드(1169)를 도시한다. 전력 손실을 줄이기 위해, 부동의(floating) N-채널 동기식 정류기 MOSFET(1166)는 하위측 MOSFET(1161)가 오프인 시간의 일부에서 통전한다. 도면에서, 동기식 정류기 MOSFET(1166)는 2-상태 게이트 드라이버에 의해 구동되고, 부트스트랩 커패시터(1172)에 의해 전압이 공급된다. 부트스트랩 커패시터(1172)는 V_x가 거의 그라운드일 때마다 부트스트랩 다이오드(1171)를 통해 V_batt로부터 충전된다. 전압(V_boot)은 V_x보다 높아서 게이트 드라이버(1167)에 대한 전압 공급은 Vx의 크기에 관계없이 V_boot

(V_batt - V_f)이다. V_f는 부트스트랩 커패시터(1172)를 충전하는 동안 부트스트랩 다이오드(1171)에 걸리는 순방향 바이어스 전압이다.

부동의 2-상태 게이트 드라이버(1167)은 부동의 MOSFET(1166)의 게이트를 전위 V_GSF = Vb_oot로 구동하여 낮은 온-상태 전압 강하로 동작시키고 전위 V_GSF = V_BIASF로 구동하여 전류 I_DBIAS의 포화 전류원으로 동작시킨다. 한 번에 하나의 MOSFET만이 저저항 고전류 상태에서 동작하도록, 동기식 정류기 MOSFET(1166)는 BBM 버퍼(1173)를 반전시켜 하위측 MOSFET(1161)과 역위상으로 구동되는 것이 바람직하다. 이와 같은 기간 동안에, 다른 MOSFET는 오프이거나 또는 낮은 바이어스 전류(I_DBIAS)를 통전하여 본 발명에 의한 게이트 전하 스윙을 감소시킨다.

N-채널 MOSFET(1161)는 통전 중에 동기식 정류기 MOSFET(1166)보다 더 큰 드레인 전압 변화를 보이기 때문에, 게이트 전하 스윙을 제한하는 본 발명의 편익은 하위측 MOSFET(1161)를 구동하는 게이트 드라이버(1162)에 대해 최대이다. 그럼에도, 동기식 정류기 MOSFET(1166)를 구동하는 드라이버(1167)는 게이트 구동 손실에서 약간의 감소를 제공하며 더욱 중요한 것은 정류기 다이오드(1169)에서 다이오드 복귀로부터 발생하는 효율 손실과 노이즈를 감소시킨다. 전류원으로서 동기식 정류기 MOSFET를 바이어스 함으로써 다이오드 복귀를 제어하는 과제는 본 출원과 동시에 출원된 출원 번호 [Attorney Docket No. AATI-18-DS-US], 명칭 "Low-Noise DC/DC Converter With Controlled Diode Conduction"에서 소개되어 있으며 참조에 의해 그 내용이 본 명세서에 포함된다. 표 4는 상술한 다양한 조합을 설명하는 진리표이다.

입력		파워 MOSFET(1161)			동기식 정류기 MOSFET(1166)
EN	IN	V_GSL	상태	I_D	V_GSF	상태	I_D
L	L/H	0V	컷오프	~0	중요하지 않음
H	H	V_batt	낮은 R_DS	V_batt/R_DS(on)	V_BIASF	포화	I_DBIAS
H	L	V_BIASL	포화	I_DBIAS	V_boot	낮은 R_DS	(V_x-V_out)/R_DS(on)

MOSFET(1161)가 배터리 입력에서 그라운드까지 직렬 분기를 형성하기 때문에, 도 24C의 실시예에서 게이트 드라이버(1162)만이 3-상태인 것을 또한 주목해야 한다. MOSFET(1161)를 MOSFET(1166)의 스위칭이 금지되는 휴면 모드로 만드는 것은 V_batt가 출력 커패시터(1170)를 대략 V_batt로 충전하는 것을 차단하지 못하는데 이것은 다이오드(1169)가 V_batt > V_out일 때마다 순방향 바이어스되기 때문이다. 동기식 정류기 MOSFET(1166)를 휴면모드로 하는 것의 주요 이점은 커패시터(1170)가 V_batt로 점점 방전하는 것을 막는 것이다.

본 발명의 또 다른 실시예로서, 도 24D에는 본 발명에 따라 게이트 구동 손실이 감소된 N-채널 동기식 버크 컨버터(1180)가 도시되어 있다. 도면에서 버크 컨버터(1180)는 V_BIASH를 생성하는 부동의 전압 공급원(1183)을 구비한 부동의 3-상태 게이트 드라이버(1182)를 포함한다. 게이트 드라이버(1182)는 부트스트랩 커패시터(1185)에 의해 전압이 공급되고 상위측, 즉 소스-팔로워 구성의, N-채널 파워 MOSFET(1181)를 구동한다. 부트스트랩 커패시터(1185)는 MOSFET(1181)가 오프이고 전압(V_x)이 그라운드이거나 또는 공급 전압(V_batt)보다 낮을 때마다 부트스트랩 다이오드(1184)를 통해 V_batt로부터 충전된다. 부트스트랩 커패시터(1185)는 V_GSH = V_boot

V_batt이고 MOSFET(1181)가 저저항으로 완전 온인 기간 동안 게이트 드라이버(1282)에 전력을 공급한다.

MOSFET(1181)는 PWM 컨트롤러(1193)에 의해 제어된 자체 온-시간을 갖는다. MOSFET(1181)에 공급된 펄스의 폭은 인덕터(1190)와 충전 커패시터(1191)를 흐르는 전류를 제어하기 위해 변조된다. 폐쇄-루프 제어를 사용할 때, 출력 전압(V_out)은 피드백 신호(V_FB)를 사용하여 PWM 컨트롤러(1193)에 피드백되어, 입력 전압(V_batt)과 부하 전류에서의 변동에 대해 출력 전압을 조정한다. MOSFET(1181)가 포화되어 저전류(I_DBIAS)를 전도할 때마다, 인덕터(1190)는 V_x를 그라운드 아래로 강제하고 그 결과 다이오드(1189)는 순방향 바이어스 된다. 하위측 N-채널 MOSFET(1186)는 게이트 드라이버(1187)가 MOSFET(1186)의 게이트를 V_batt으로 바이어스 할 때마다 더 낮은 전압 강하 경로를 통해 전류를 분기함으로써 다이오드 전도 손실을 감소시키기 위해 포함된다.

반대로, 상위측 MOSFET(1181)가 V_GSH = V_boot에 의해 저저항 상태에서 전류를 전도할 때마다 동기식 정류기 MOSFET(1186)는 게이트 버퍼에 의해 V_GSL = V_BIAS로 바이어스되고, 동기식 정류기 MOSFET는 저전류(I_DBIAS)를 전도한다. BBM 회로(1192)는 상위측 및 하위측 MOSFET(1181, 1182) 모두가 동시에 높은 전류를 전도하는 것을 방지한다.

상위측 MOSFET(1181)는 동기식 정류기 MOSFET(1186)보다 전도 중에 더 큰 드레인 전압 변환을 보이기 때문에, 게이트 전하 스윙을 제한하는 본 발명의 이점은 상위측 MOSFET(1181)를 구동하는 게이트 드라이버(1182)에서 최고이다. 그럼에도, 동기식 정류기 MOSFET(1186)를 구동하는 게이트 드라이버(1187)는 게이트 구동 손실에서 약간의 감소를 제공하고 더욱 중요한 것은 정류기 다이오드(1189)에서 다이오드 복귀에서 발생하는 효율 손실과 노이즈를 감소시킨다.

전류원으로서 동기식 정류기 MOSFET를 바이어스 함으로써 다이오드 복귀를 제어하는 과제는 상기 참조한 출원번호 [Attorney Docket No. AATI-18-DS-US]에 소개되고 있다. 표 5는 전술한 다양한 조합을 설명하는 진리표이다.

입력		파워 MOSFET(1181)			동기식 정류기 MOSFET(1186)
EN	IN	V_GSH	상태	I_D	V_GSL	상태	I_D
L	L/H	0V	컷오프	~0	중요하지 않음
H	H	V_boot	낮은 R_DS	(V_batt-V_X ₎/R_DS(on)	V_BIASL	포화	I_DBIAS
H	L	V_BIASH	포화	I_DBIAS	V_batt	낮은 R_DS	V_x/R_DS(on)

또한 주목할 것은 MOSFET(1181) 또는 MOSFET(1182) 어느 하나를 턴-오프시키는 것은 V_batt에서 그라운드로 전류 경로를 단절하기 때문에 게이트 드라이버(1182)만이 3-상태일 필요가 있다는 것이다.

본 발명의 또 다른 실시예에서, 도 25A에서 회로(1200)는 V_BIAS를 생성하는 전압 공급원(1203)을 구비하는 3-상태 게이트 드라이버(1202)를 도시한다. V_DD를 생성하는 전압 공급원(1205)은 V_CC-연결된, 즉 상위측 구성의 P-채널 파워 MOSFET(1201)를 통해 부하(1204)를 구동한다. 전압 공급원(1205)에 의해 공급될 때, 파워 MOSFET(1201)와 부하(1204)의 전류는 MOSFET(1201)의 저저항 상태에서 V_DD/R이고, MOSFET(1201)가 포화일 때 일정한 전류(I_DBIAS)이고, MOSFET(1201)가 스위칭하지 않을 때 0이다. MOSFET(1201)의 스위칭은, 인에이블 신호(EN)가 로우이고 파워 MOSFET(1201)의 게이트가 V_DD에 연결될 때, 금지된다.

인에이블(EN)과 입력(IN) 신호는, V_CC와 그라운드 사이에서 바이어스된 인버터(1206, 1209)에 의해 표시된 바와 같이, V_DD와 그라운드 사이에서 스위칭하는 로직에 전달될 것이다. 만일 공급 전압(V_DD)이 V_CC보다 높으면 상기 EN 및 IN 신호는 V_DD로 레벨 시프트되어야 한다. 도 25A의 실시예에서, 레벨 시프트 회로는 인버터(1206)의 출력을 V_DD와 그라운드 사이에서 스위칭하는 입력 신호(IN')로 변환하기 위해 N-채널 MOSFET(1207)와 저항기(1208)를 사용한다. 마찬가지로, N-채널 MOSFET(1210)와 저항기(1211)는 인버터(1206)의 출력을 V_DD와 그라운드 사이에서 스위칭하는 인에이블 신호(EN')로 변환한다. 대안으로, V_CC 및 V_DD는 레벨 시프트 회로가 필요하지 않도록 싱글 전원 공급장치에 의해 공급될 수 있다. 결론적으로, V_DD와 V_BIAS 사이에서 스위칭하는 동안에 파워 MOSFET(1201)의 게이트 바이어스를 제한함으로써 게이트 전하 스윙은 감소하고 스위칭 동안 파워 MOSFET의 효율은 향상된다.

도 25B에는 본 발명에 따라 게이트 구동손실이 감소된 상보형 동기식 버크 컨버터(1220)가 도시되어 있다. 컨버터(1220)는, V_batt에 의해 직접 공급받아 V_BIASH를 생성하고 상위측, 즉 공통-소스 구성의 P-채널 파워 MOSFET(1221)를 구동하는 상위측 기준 전압 공급원(1223)을 구비한 상위측 기준 3-상태 게이트 드라이버(1222)를 포함한다.

MOSFET(1221)의 온-시간은 PWM 컨트롤러(1231)에 의해 제어된다. MOSFET(1221)의 게이트에 전달된 펄스의 폭은 인덕터(1228)를 흘러 커패시터(1229)를 충전하는 전류를 제어하기 위해 변조된다. 폐쇄-루프 제어를 사용할 때, 출력 전압(V_out)은 피드백 신호(V_FB)를 사용하여 PWM 컨트롤러에 피드백되어 입력 전압과 부하 전류의 변화에 대해 출력 전압을 조정한다. MOSFET(1221)가 포화이고 저전류(I_DBIAS)를 전도할 때마다, 인덕터(1228)는 V_x를 그라운드 아래로 강제하며, 그 결과 다이오드(1227)는 순방향 바이어스 된다. 하위측 N-채널 MOSFET(1224)는 게이트 드라이버(1225)가 MOSFET(1224)의 게이트를 V_batt로 바이어스할 때마다 더 낮은 전압 강하 경로를 통해 전류를 분기하여 다이오드 전도 손실을 감소시킨다.

반대로, 상위측 P-채널 MOSFET(1221)가 V_GSH = -V_batt에 의해 저저항 상태에서 전류를 전도할 때마다 동기식 정류기 MOSFET(1224)는 게이트 드라이버에 의해 V_GSL = V_BIAS로 바이어스되고, 동기식 정류기 MOSFET(1224)는 저전류(I_DBIAS)를 전도한다. BBM 회로(1230)는 MOSFET(1221, 1224)가 동시에 높은 전류를 전도하는 것을 방지한다.

P-채널 MOSFET(1221)는 동기식 정류기 MOSFET(1224)보다 전도 중에 더 큰 드레인 전압 변동을 보이기 때문에, 게이트 전하 스윙을 제한하는데 있어서 본 발명의 이점은 상위측 P-채널 MOSFET(1221)를 구동하는 게이트 드라이버(1222)에서 최고이다. 그럼에도, 동기식 정류기 MOSFET(1224)를 구동하는 게이트 드라이버(1225)는 게이트 구동 손실에서 약간의 감소를 제공하고 더욱 중요한 것은 정류기 다이오드(1227)에서 다이오드 복귀에서 발생하는 효율 손실과 노이즈를 감소시킨다.

전류원으로서 동기식 정류기 MOSFET를 바이어스 함으로써 다이오드 복귀를 제어하는 과제는 상기 참조한 출원번호 [Attorney Docket No. AATI-18-DS-US]에 소개되고 있다. 표 6은 전술한 다양한 조합을 설명하는 진리표이다.

입력		P-채널 파워 MOSFET(1221)			동기식 정류기 MOSFET(1186)
EN	IN	V_GS1	상태	I_D	V_GS2	상태	I_D
L	L/H	0V	컷오프	~0	중요하지 않음
H	H	-V_batt	낮은 R_DS	-(V_batt-V_X ₎/R_DS(on)	V_BIASL	포화	-I_DBIAS
H	L	-V_BIASH	포화	-I_DBIAS	V_batt	낮은 R_DS	-V_x/R_DS(on)

또한 주목할 것은 MOSFET(1221) 또는 MOSFET(1224) 어느 하나를 턴-오프시키는 것은 V_batt에서 그라운드로 전류 경로를 단절하기 때문에 게이트 드라이버(1222)만이 3-상태일 필요가 있다는 것이다.

이상에서 본 발명의 구체적인 실시 형태들이 설명되었지만, 상기 실시 형태들은 단지 설명을 위한 것이고 발명을 한정하려는 의도는 아님을 당업자는 이해할 수 있을 것이다. 본 발명의 광범위한 원리는 특허청구범위에서 정해질 것이다.

Claims

게이트 드라이버와 파워 MOSFET를 포함하는 회로장치에 있어서,

상기 게이트 드라이버의 출력 단자는 상기 파워 MOSFET의 게이트 단자에 연결되고,

상기 게이트 드라이버는,

제 1 입력 단자와 제 2 입력 단자; 및

제 1 입력 단자와 제 2 입력 단자 사이에서 상기 출력 단자를 스위칭하는 스위칭 소자를 추가로 포함하고,

제 1 입력 단자는 제 1 전압원에 연결되고, 제 2 입력 단자는 제 2 전압원에 연결되며,

제 1 전압원에 의해 공급되는 제 1 전압은 상기 게이트 단자에 전달될 때 상기 파워 MOSFET를 완전 온 조건이 되게 하고 제 2 전압원에 의해 공급되는 제 2 전압은 상기 게이트 단자에 전달될 때 상기 파워 MOSFET를 저전류 조건이 되게 하는 것을 특징으로 하는 회로장치.
제 1 항에 있어서,

제 1 입력 단자와 제 2 입력 단자 사이에서 상기 출력 단자를 반복적으로 스위칭하는 상기 게이트 드라이버에 연결된 버퍼를 추가로 포함하는 것을 특징으로 하는 회로장치.
제 1 항에 있어서,

상기 스위칭 소자는 CMOS쌍을 포함하고,

상기 CMOS쌍의 제 1 MOSFET는 제 1 입력 단자와 상기 출력 단자 사이에 연결되고, 상기 CMOS쌍의 제 2 MOSFET는 제 2 입력 단자와 상기 출력 단자 사이에 연결된 것을 특징으로 하는 회로장치.
제 1 항에 있어서,

상기 게이트 드라이버는 제 3 입력 단자를 포함하고,

제 3 입력 단자는 상기 파워 MOSFET의 소스 단자에 연결되고,

상기 스위칭 소자는 상기 출력 단자를 제 1 입력 단자, 제 2 입력 단자, 및 제 3 입력 단자 사이에서 스위칭하는 것을 특징으로 하는 회로장치.
제 4 항에 있어서,

상기 게이트 드라이버는 CMOS쌍과 제 3 MOSFET를 포함하고,

상기 CMOS쌍의 제 1 MOSFET는 제 1 입력 단자와 상기 출력 단자 사이에 연결되고, 상기 CMOS쌍의 제 2 MOSFET는 제 3 입력 단자와 상기 출력 단자 사이에 연결되고, 제 3 MOSFET는 제 2 입력 단자와 상기 출력 단자 사이에 연결되는 것을 특징으로 하는 회로 장치.
제 1 항에 있어서,

상기 파워 MOSFET는 파워 회로의 부하와 연결되고,

상기 파워 회로와 상기 게이트 드라이버의 제 2 입력 단자 사이에 연결된 피드백 회로를 추가로 포함하고,

상기 피드백 회로는 오류 신호를 발생시켜 상기 파워 MOSFET의 저전류-조건에서의 전류를 목표값으로 유지하는 것을 특징으로 하는 회로장치.
제 6 항에 있어서,

상기 피드백 회로는 상기 파워회로에 연결된 전류 센서와 증폭기를 포함하고,

제 2 전압원은 가변 전압원을 포함하고,

상기 전류 센서는 상기 증폭기의 제 1 입력 단자에 연결되고, 상기 증폭기의 제 2 입력 단자는 기준 전류원에 연결되며, 상기 증폭기의 출력은 상기 가변 전압원에 연결되는 것을 특징으로 하는 회로장치.
제 6 항에 있어서,

상기 파워 회로는 감지 저항기를 포함하고,

상기 피드백 회로는 증폭기와 기준 전압원을 포함하고,

상기 증폭기의 제 1 입력 단자는 상기 감지 저항기에 연결되고, 상기 증폭기의 제 2 입력 단자는 상기 기준 전압원에 연결되고, 상기 증폭기의 출력 단자는 상 기 게이트 드라이버의 제 2 단자에 연결되는 것을 특징으로 하는 회로장치.
제 6 항에 있어서,

상기 피드백 회로는,

미러 전류(mirror current)를 생성하는 전류 미러부;

상기 전류 미러부에 연결된 감지 저항기; 및

증폭기를 포함하고,

상기 미러 전류의 크기는 상기 파워 회로의 전류의 크기에 비례하고,

상기 미러 전류는 상기 감지 저항기를 통해 흐르고,

상기 증폭기의 제 1 입력 단자는 기준 전압원에 연결되고, 상기 증폭기의 제 2 입력 단자는 상기 감지 저항기에 연결되고, 상기 증폭기의 출력 단자는 상기 게이트 드라이버의 제 2 입력 단자에 연결된 것을 특징으로 하는 회로장치.
제 9 항에 있어서,

상기 피드백 회로는 상기 파워 회로에 직렬 연결된 제 2 MOSFET를 포함하는 것을 특징으로 하는 회로장치.
제 1 항에 있어서,

상기 파워 MOSFET는 파워 회로의 부하에 연결되고,

제 2 전압원은 가변 전압원을 포함하고,

상기 회로장치는 상기 파워 회로에 연결된 전류 센서, 및 상기 전류원과 상기 가변 전압원에 연결된 조정회로(trim circuit)를 추가로 포함하고,

상기 조정회로는 상기 전류 센서의 출력신호에 응답하여 제 2 전압의 크기를 조정하는 것을 특징으로 하는 회로장치.
제 11 항에 있어서,

상기 조정회로는 복수의 저항기와 복수의 1회 프로그램 가능한 MOSFET를 포함하고,

상기 저항기 각각은 상기 1회 프로그램 가능한 MOSFET 중 대응하는 하나와 병렬로 연결되는 것을 특징으로 하는 회로장치.
제 1 항에 있어서,

상기 파워 MOSFET는 파워 회로의 부하에 연결되고,

상기 회로장치는,

전류 미러 MOSFET;

상기 파워 회로에 연결된 전류 센서;

상기 전류 미러 MOSFET에 연결된 가변 전류원; 및

상기 전류원과 상기 가변 전류원에 연결된 조정회로를 추가로 포함하고,

상기 전류 미러 MOSFET의 게이트와 드레인 단자는 서로 단락되어 상기 게이트 드라이버의 제 2 단자에 연결되고,

상기 조정회로는 상기 전류 센서의 출력 신호에 응답하여 상기 가변 전류원에 의해 공급된 전류의 크기를 조정하는 것을 특징으로 하는 회로장치.
제 1 항에 있어서,

상기 파워 MOSFET는 파워 회로의 부하에 연결되고,

상기 회로장치는,

전류 미러 MOSFET; 및

상기 전류 미러 MOSFET에 연결된 전류원을 추가로 포함하고,

상기 전류 미러 MOSFET의 게이트와 드레인 단자는 서로 단락되어 상기 게이트 드라이버의 제 2 단자에 연결되고,

상기 전류원은 저전류 조건에서 상기 파워 MOSFET의 전류의 원하는 크기의 특정 비율과 같은 크기를 갖는 전류를 공급하는 것을 특징으로 하는 회로장치.
제 14 항에 있어서,

상기 전류원은 가변 전류원을 포함하고,

상기 회로장치는 상기 가변 전류원의 입력 단자에 연결된 D/A 컨버터, 및 상기 D/A 컨버터의 입력 단자에 연결된 디지털 디바이스를 추가로 포함하는 것을 특징으로 하는 회로장치.
제 1 항에 있어서,

상기 파워 MOSFET는 부스트(boost) 컨버터의 구성요소이고 인덕터와 직렬로 연결되며,

상기 부스트 컨버터의 출력 단자와, 상기 파워 MOSFET와 상기 인덕터 사이의 공통 노드의 사이에는 동기식 정류기 MOSFET가 연결되는 것을 특징으로 하는 회로장치.
제 1 항에 있어서,

상기 파워 MOSFET는 버크(Buck) 컨버터의 구성요소이고 동기식 정류기 MOSFET와 직렬로 연결되며,

상기 버크 컨버터의 출력 단자와, 상기 파워 MOSFET와 상기 동기식 정류기 MOSFET 사이의 공통 노드의 사이에는 인덕터가 연결되는 것을 특징으로 하는 회로장치.