JP5139391B2 - ばらつき分布シミュレーション装置及び方法 - Google Patents
ばらつき分布シミュレーション装置及び方法 Download PDFInfo
- Publication number
- JP5139391B2 JP5139391B2 JP2009221388A JP2009221388A JP5139391B2 JP 5139391 B2 JP5139391 B2 JP 5139391B2 JP 2009221388 A JP2009221388 A JP 2009221388A JP 2009221388 A JP2009221388 A JP 2009221388A JP 5139391 B2 JP5139391 B2 JP 5139391B2
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- intermediate model
- spice
- circuit
- variation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Description
図1は、第1実施形態の回路シミュレーション装置の構成を示すブロック図である。
図7は、第2実施形態におけるSPICE回路シミュレーションについて説明するための図である。図7には、第1実施形態において算出されたSPICEパラメータの設定値が、BSIMモデルに組み込まれる例を示している。
図8は、第3実施形態におけるSPICE回路シミュレーションについて説明するための回路図である。図8には、シミュレーション対象の半導体回路の例である検証用回路の回路図が示されている。
本実施形態では、第1及び第2実施形態で示したSPICE回路シミュレーションを、図8に示す検証用回路に適用する。当該シミュレーションの詳細については、後述の実施形態で説明する。なお、当該シミュレーションは、その他の構成の半導体回路にも同様に適用可能である。
図9は、第4実施形態におけるSPICE回路シミュレーションについて説明するためのグラフ及び表である。図9には、図8に示す検証用回路に対しモンテカルロシミュレーションを実施し、その解析結果を実際の測定データと比較した結果が示されている。
第5実施形態では、図5及び図6に示す中間モデル式(DFM関数)の導出方法の詳細について説明する。
102 プロセス変動設定部
103 SPICEパラメータ算出部
104 プロセス変動依存性出力部
Claims (5)
- MOSFETを有する半導体回路のばらつき解析用に、前記MOSFETのSPICEパラメータの設定値を算出する回路シミュレーション装置であって、
前記MOSFETのばらつき特性に影響を及ぼす変数として、前記MOSFETの製造条件に関する変数と、前記MOSFETの素子構造に関する変数とを含み、前記変数により定義される物理量と前記SPICEパラメータとの間に物理的な相関を有する普遍的関数により構成され、前記SPICEパラメータのノミナル値と設定値とを関係付ける中間モデル式を記憶する記憶部と、
前記中間モデル式に含まれる前記変数に関する情報を設定するための設定部と、
前記設定部に設定された前記情報と、前記設定部に前記情報が設定される前に予め構築され前記記憶部に記憶された前記中間モデル式とに基づいて、前記SPICEパラメータの設定値を算出する算出部と、
前記半導体回路のプロセス変動依存性を出力する出力部と、
を備えることを特徴とする回路シミュレーション装置。 - 前記中間モデル式は、前記変数として、前記MOSFETのゲート寸法と、ゲート絶縁膜の膜厚と、チャネル濃度の少なくともいずれかを含み、
前記半導体回路のアナログ低周波特性のばらつき解析用の前記設定値を算出することを特徴とする請求項1に記載の回路シミュレーション装置。 - 前記中間モデル式は、前記変数として、前記MOSFETを構成するゲート電極材料の抵抗率、基板の抵抗率、及びソース・ドレイン拡散層の不純物密度と、前記MOSFETに電気的に接続された配線層の膜厚と、前記MOSFETを覆う層間絶縁膜の膜厚、のうちの少なくともいずれかを含み、
前記半導体回路のアナログ高周波特性又はノイズ特性のばらつき解析用の前記設定値を算出することを特徴とする請求項1又は2に記載の回路シミュレーション装置。 - MOSFETを有する半導体回路のばらつき解析用に、前記MOSFETのSPICEパラメータの設定値を算出する回路シミュレーション方法であって、
前記MOSFETのばらつき特性に影響を及ぼす変数として、前記MOSFETの製造条件に関する変数と、前記MOSFETの素子構造に関する変数とを含み、前記変数により定義される物理量と前記SPICEパラメータとの間に物理的な相関を有する普遍的関数により構成され、前記SPICEパラメータのノミナル値と設定値とを関係付ける中間モデル式が記憶された情報処理装置を用意し、
前記中間モデル式に含まれる前記変数に関する情報を前記情報処理装置に設定し、
前記情報と、前記情報処理装置に前記情報が設定される前に予め構築され前記情報処理装置に記憶された前記中間モデル式とに基づいて、前記SPICEパラメータの設定値を前記情報処理装置により算出し、
前記半導体回路のプロセス変動依存性を出力する、
ことを特徴とする回路シミュレーション方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009221388A JP5139391B2 (ja) | 2009-09-25 | 2009-09-25 | ばらつき分布シミュレーション装置及び方法 |
US12/730,158 US8447582B2 (en) | 2009-09-25 | 2010-03-23 | Variation distribution simulation apparatus and method, and recording medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009221388A JP5139391B2 (ja) | 2009-09-25 | 2009-09-25 | ばらつき分布シミュレーション装置及び方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011070430A JP2011070430A (ja) | 2011-04-07 |
JP5139391B2 true JP5139391B2 (ja) | 2013-02-06 |
Family
ID=43781271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009221388A Expired - Fee Related JP5139391B2 (ja) | 2009-09-25 | 2009-09-25 | ばらつき分布シミュレーション装置及び方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8447582B2 (ja) |
JP (1) | JP5139391B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9064072B2 (en) | 2012-07-31 | 2015-06-23 | International Business Machines Corporation | Modeling semiconductor device performance |
KR102547270B1 (ko) | 2016-12-30 | 2023-06-23 | 상하이 디안바 뉴 에너지 테크놀러지 코., 엘티디. | 배터리 교체용 이동 플랫폼 및 빠른 교체 시스템 |
CN110851772A (zh) * | 2019-10-12 | 2020-02-28 | 桂林电子科技大学 | 一种基于双脉冲测试平台的碳化硅mosfet的建模方法 |
JP2022092491A (ja) * | 2020-12-10 | 2022-06-22 | 国立大学法人京都大学 | 情報処理装置、コンピュータプログラム、情報処理方法及びシミュレーション情報提供方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0652254A (ja) * | 1992-07-28 | 1994-02-25 | Toshiba Corp | トランジスタモデルパラメータの生成装置 |
JPH06215059A (ja) * | 1993-01-19 | 1994-08-05 | Sharp Corp | 回路シミュレーション方法及びその装置 |
JPH07282097A (ja) * | 1994-04-08 | 1995-10-27 | Mitsubishi Electric Corp | 回路シミュレーション装置 |
JPH09106416A (ja) | 1995-10-09 | 1997-04-22 | Ricoh Co Ltd | 半導体装置の回路シミュレーション方法 |
JP2002318829A (ja) | 2001-04-19 | 2002-10-31 | Matsushita Electric Ind Co Ltd | 回路シミュレーション方法および回路シミュレーション装置、ならびに、回路シミュレーションプログラムおよびそのプログラムを記録したコンピュータ読取可能な記録媒体 |
US7060566B2 (en) * | 2004-06-22 | 2006-06-13 | Infineon Technologies Ag | Standby current reduction over a process window with a trimmable well bias |
US20060190863A1 (en) * | 2005-02-09 | 2006-08-24 | Valery Axelrad | Method for improving accuracy of MOSFET models used in circuit simulation integrated circuits |
JP4772401B2 (ja) * | 2005-07-06 | 2011-09-14 | 株式会社東芝 | 最適化方法、最適化システム、及び、装置を製造する方法 |
US7932178B2 (en) * | 2006-12-28 | 2011-04-26 | Globalfoundries Singapore Pte. Ltd. | Integrated circuit having a plurality of MOSFET devices |
US7761278B2 (en) * | 2007-02-12 | 2010-07-20 | International Business Machines Corporation | Semiconductor device stress modeling methodology |
US7812647B2 (en) * | 2007-05-21 | 2010-10-12 | Advanced Analogic Technologies, Inc. | MOSFET gate drive with reduced power loss |
US7933747B2 (en) * | 2007-11-06 | 2011-04-26 | Cadence Design Systems, Inc. | Method and system for simulating dynamic behavior of a transistor |
-
2009
- 2009-09-25 JP JP2009221388A patent/JP5139391B2/ja not_active Expired - Fee Related
-
2010
- 2010-03-23 US US12/730,158 patent/US8447582B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011070430A (ja) | 2011-04-07 |
US8447582B2 (en) | 2013-05-21 |
US20110077917A1 (en) | 2011-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Maricau et al. | Efficient variability-aware NBTI and hot carrier circuit reliability analysis | |
US9372946B2 (en) | Defect injection for transistor-level fault simulation | |
JP2004200461A5 (ja) | ||
US7047505B2 (en) | Method for optimizing the characteristics of integrated circuits components from circuit specifications | |
WO2004057652A1 (ja) | 半導体回路装置のシミュレーション方法および半導体回路装置のシミュレータ | |
JP2001272441A (ja) | 半導体集積回路解析装置、半導体集積回路解析方法及び半導体集積回路解析方法を実行するためのプログラムを記録した記録媒体 | |
US8032349B2 (en) | Efficient methodology for the accurate generation of customized compact model parameters from electrical test data | |
US9607684B2 (en) | Circuit-level abstraction of multigate devices using two-dimensional technology computer aided design | |
JP5139391B2 (ja) | ばらつき分布シミュレーション装置及び方法 | |
US20110191091A1 (en) | Extremely Compact Table Lookup Method for Fast and Accurate Physics Based Models for SPICE-Like Simulators | |
Liu et al. | Statistical test development for analog circuits under high process variations | |
US8549462B2 (en) | Thermal coupling determination and representation | |
CN101957883A (zh) | 建立场效晶体管噪声模型的方法 | |
McAndrew et al. | Corner models: Inaccurate at best, and it only gets worst… | |
US20170293709A1 (en) | Integrated circuit performance modeling that includes substrate-generated signal distortions | |
Hung et al. | Monte carlo simulation of device variations and mismatch in analog integrated circuits | |
US20110238393A1 (en) | Spice model parameter output apparatus and method, and recording medium | |
JP2005268417A (ja) | 等価回路モデル作製方法 | |
US8650008B2 (en) | Method and system of developing corner models for various classes on nonlinear systems | |
JP2011253360A (ja) | Mosfetモデル出力装置及び出力方法 | |
Taddiken et al. | Analysis of aging effects-From transistor to system level | |
Barmuta et al. | Hybrid nonlinear modeling using adaptive sampling | |
KR101643759B1 (ko) | 비정질 반도체 박막 트랜지스터(tft)의 전기적 특성을 산출하는 방법 및 장치 | |
JP2007200290A (ja) | パラメータ抽出方法及び回路動作検証方法並びに当該パラメータ抽出方法を実行させるためのプログラムを具備する記憶媒体 | |
JP4923329B2 (ja) | 半導体シミュレーション方法および半導体シミュレーション装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110802 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121002 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121019 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121115 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5139391 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151122 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |