JPH06215059A - 回路シミュレーション方法及びその装置 - Google Patents

回路シミュレーション方法及びその装置

Info

Publication number
JPH06215059A
JPH06215059A JP5007031A JP703193A JPH06215059A JP H06215059 A JPH06215059 A JP H06215059A JP 5007031 A JP5007031 A JP 5007031A JP 703193 A JP703193 A JP 703193A JP H06215059 A JPH06215059 A JP H06215059A
Authority
JP
Japan
Prior art keywords
gate channel
circuit
model parameter
function
shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5007031A
Other languages
English (en)
Inventor
Yoshinobu Kiyoi
栄信 清井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP5007031A priority Critical patent/JPH06215059A/ja
Publication of JPH06215059A publication Critical patent/JPH06215059A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【構成】 各MOSトランジスタのゲートチャネル長L
とゲートチャネル幅Wを引数として求めた形状依存関数
の値を当該MOSトランジスタのモデルパラメータとし
て特性解析を行う。 【効果】 種々の形状を有するMOSトランジスタのモ
デルパラメータをモデルパラメータの形状依存関数によ
って計算することができるので、各MOSトランジスタ
の形状に応じた誤差の少ないモデルパラメータに基づい
て正確な特性解析を行うことができるようになる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、回路シミュレーション
方法及びその装置に関する。更に詳しくは、各MOSト
ランジスタのモデルパラメータを用いて回路方程式を解
くことにより電子回路の電気特性をシミュレートする回
路シミュレーション方法及びその装置に関する。
【0002】
【従来の技術】アナログ回路を設計する場合、仕様に定
められた機能を実現するための各素子の接続関係を示す
回路図が完成すると、必要な特性を得る最終的な素子定
数を決定するために回路シミュレーションを行わなけれ
ばならない。また、ディジタル回路の設計においても、
近年のクロック周波数の向上により、アナログ回路と同
様の回路シミュレーションが必要になってきている。
【0003】MOSトランジスタの電気特性は、ゲート
絶縁膜の厚さ、チャネル部分の不純物の濃度、ゲートチ
ャネル長、及びゲートチャネル幅等の種々の要素に依存
して変化する。しかし、複数のMOSトランジスタを含
む回路、特に、MOS型半導体集積回路においては、ゲ
ートチャネル長及びゲートチャネル幅以外の要素は実質
的に等しく、ゲートチャネル長及びゲートチャネル幅だ
けが相互に異なる複数のMOSトランジスタが多数使用
される。このようなゲートチャネル長及びゲートチャネ
ル幅は、MOSトランジスタの形状、より正確には、平
面形状によって定まるものである。このため、本明細書
では、「形状(または素子形状)」と、「ゲートチャネ
ル長及びゲートチャネル幅」とは、ほぼ同じ意味で用い
られる。様々な素子形状を有するMOSトランジスタを
含む回路について、モデルパラメータを用いて回路の電
気特性をシミュレートするために、ゲートチャネル長と
ゲートチャネル幅のあらゆる組み合わせについてのモデ
ルパラメータを用意しておくのが理想である。しかしな
がら、実際に使用されるMOSトランジスタのあらゆる
形状についてモデルパラメータを用意するのは不可能な
ため、従来の回路シミュレーションでは、何種類かの典
型モデルのモデルパラメータを抽出しておき、解析する
回路中の各MOSトランジスタをいずれかの典型モデル
で代表させるようにしていた。
【0004】即ち、2種類ずつのゲートチャネル長L
1、L2とゲートチャネル幅W1、W2の全ての組み合
わせによる4種類のMOSトランジスタを典型モデルと
する場合、図17に示すように、例えばゲートチャネル
長Lがゲートチャネル長LBとゲートチャネル長LMAX
の間でありゲートチャネル幅Wがゲートチャネル幅WB
とゲートチャネル幅WMAXとの間にある全てのMOSト
ランジスタは、ゲートチャネル長L2とゲートチャネル
幅W2の組み合わせによるMOSトランジスタから抽出
されるモデルパラメータで代表されることになる。
【0005】また、このような典型モデルのモデルパラ
メータは、図18に示すようなモデルパラメータ抽出装
置によって抽出される。このモデルパラメータ抽出装置
は、まず直流電気特性測定部11によって典型モデルと
なる4種類のMOSトランジスタの直流電気特性を測定
し、この測定結果をデータ蓄積部12に格納する。そし
て、モデルパラメータ抽出部13がこのデータ蓄積部1
2に格納された測定結果からそれぞれ4種類のモデルパ
ラメータを抽出し、再びデータ蓄積部12に格納する。
【0006】上記モデルパラメータ抽出装置によって抽
出された4種類のモデルパラメータA〜Dの適応範囲の
一例を表1に示す。
【0007】
【表1】
【0008】ここでは、図17におけるゲートチャネル
長L1を2μm、ゲートチャネル長L2を5μm、ゲー
トチャネル幅W1を6μm、ゲートチャネル幅W2を5
0μmとしている。また、ゲートチャネル長LMIN
1.2μm、ゲートチャネル長LBを3μm、ゲートチ
ャネル長LMAXを50μmとし、ゲートチャネル幅WMIN
を2μm、ゲートチャネル幅WBを10μm、ゲートチ
ャネル幅WMAXを100μmとしている。
【0009】次に、図22を参照して、従来のモデルパ
ラメータ抽出の手順を説明する。まず、ステップ(以下
「S」とする)21で、モデルパラメータ抽出用のMO
Sトランジスタの直流電気特性を測定する。すなわち、
上記4種類のMOSトランジスタのドレイン電圧対ドレ
イン電流特性と、ゲート電圧対ドレイン電流特性とを測
定する。次に、S22で、上記測定データから、モデル
パラメータ抽出用の個々のMOSトランジスタのモデル
パラメータを抽出する。測定された直流電気特性は、デ
ータ蓄積装置に格納される。直流電気特性の測定終了
後、モデルパラメータ抽出装置で、モデルパラメータが
抽出される。
【0010】抽出されたモデルパラメータから計算され
た直流電気特性と、抽出されたMOSトランジスタの測
定された直流電気特性との比較(S23)により、あら
かじめ設定された誤差の範囲内で両者が一致しない場合
(S24)、その範囲内で両者が一致するまで個々のM
OSトランジスタのモデルパラメータの抽出を行う。誤
差が許容範囲内に収まると、モデルパラメータがモデル
パラメータデータとして出力される(S25)。
【0011】次に、抽出されたモデルパラメータを用い
て、回路シミュレーションをどのように行っていたか
を、図20を参照しながら説明する。回路図の一例とし
て、図19に示すMOS半導体集積回路を考える。
【0012】まず、回路データ作成部50において、S
31で図19のMOS半導体集積回路の回路図を入力し
た後、S32で回路図接続情報が抽出され、S33で回
路接続データが抽出される。別途用意されたMOSトラ
ンジスタ素子のモデルパラメータと回路接続データとを
結合するとき、各MOSトランジスタ素子のゲートチャ
ネル長やゲートチャネル幅に応じて、モデルパラメータ
を分類して与えておく(S34)。図21は、従来の回
路シミュレータの内部のデータ構造の一例を模式的に示
している。各MOSトランジスタは各々ゲートチャネル
長とゲートチャネル幅を持ち、直流電気特性を計算する
ためのモデルパラメータは別データとして分類されてい
る。図21中に例示されるMOSトランジスタ1及び3
について直流電気特性を計算するときは、MOSトラン
ジスタ1及び3に割り当てられたモデルパラメータM1
を参照し、MOSトランジスタ2については、割り当て
られたモデルパラメータM2を参照する。
【0013】なお、下記の表2は、図19の回路につい
てのデータ構造を模式的に示している。
【0014】
【表2】
【0015】ここで、モデルパラメータA、B、C及び
Dは、表1に示されるものである。このように各MOS
トランジスタ素子とモデルパラメータとの関係が与えら
れたデータに、解析の種類、入力電気信号データ、シミ
ュレーション条件データを合わせて回路データを作成す
る(S35)。回路データは、S36で回路シミュレー
ション部の回路データ読み込み部60にて読み込まれ
る。読み込まれた回路データは、S37でMOSトラン
ジスタ毎に分類され、各MOSトランジスタに必要なモ
デルパラメータが関係づけられて格納される。その際
に、S38で図21に示されるようにモデルパラメータ
が参照される。
【0016】S39で回路データ作成部50にて与えら
れたシミュレーション条件データの初期電圧値をシミュ
レーションの初期推定解として設定する。S40からS
42で、回路データ作成部50にて各MOSトランジス
タ毎に分類されたモデルパラメータを使用して、MOS
トランジスタの直流電気特性を求めるためのニュートン
ラフソン法による回路方程式の作成及び求解を行う。初
期推定解を使用した直流電気特性の値がニュートンラフ
ソン法による反復計算にて収束すれば、この結果を直流
電気特性として出力する。反復計算にて解が収束しない
場合は、方程式を解いて得られた答えを推定解としてニ
ュートンラフソン法により解が収束するまで反復計算を
行う。
【0017】
【発明が解決しようとする課題】ところが、従来の回路
シミュレーション方法では、各MOSトランジスタを予
め用意して典型モデルのモデルパラメータで代表させる
ので、実際のMOSトランジスタが典型モデルの対応範
囲の端に位置し形状が相違するほど、実際のパラメータ
が典型モデルのモデルパラメータとは異なった値にな
る。
【0018】このため、従来の回路シミュレーション方
法では、様々な形状のMOSトランジスタを何種類かの
典型モデルで代表させるために、現実のパラメータに基
づく正確な特性解析を行うことができないという問題が
あった。
【0019】本発明は、上記事情に鑑み、モデルパラメ
=タを形状依存関数の形で設定することにより、任意の
形状のMOSトランジスタのパラメータを正確に求める
ことができる回路シミュレーション方法とその装置を提
供することを目的としている。
【0020】
【課題を解決するための手段】本発明の回路シミュレー
ション方法は、複数のMOSトランジスタを含む回路の
電気特性を、モデルパラメータを使用して、シミュレー
トする回路シミュレーション方法であって、MOSトラ
ンジスタの形状に対するモデルパラメータの依存性を求
める工程と、該複数のMOSトランジスタの各々の形状
に応じて、該各々のMOSトランジスタについてのモデ
ルパラメータを計算する工程とを包含し、そのことによ
って上記目的が達成される。
【0021】本発明の他の回路シミュレーション方法
は、少なくとも相互に異なる形状を有する複数のMOS
トランジスタを含む回路の電気特性を、モデルパラメー
タを使用して、シミュレートする回路シミュレーション
方法であって、MOSトランジスタのゲートチャネル幅
及びゲートチャネル長に対するモデルパラメータの依存
性を表す形状依存関数を求める工程と、該複数のMOS
トランジスタについてのモデルパラメータを、該複数の
MOSトランジスタの各々が有しているゲートチャネル
長及びゲートチャネル幅と、該形状依存関数とに基づい
て、計算する工程とを包含し、そのことによって上記目
的が達成される。
【0022】好ましい実施態様では、前記モデルパラメ
ータを計算する工程の後に、前記回路の電気特性をシミ
ュレートするための計算をする。
【0023】前記回路の電気特性をシミュレートするた
めの前記計算として、前記モデルパラメータを参照しな
がら、ニュートン−ラフソン法による反復計算によって
回路方程式を解くことにより、該回路の直流電気特性を
シミュレートしてもよい。
【0024】本発明の回路シミュレーション装置は、各
MOSトランジスタのゲートチャネル長とゲートチャネ
ル幅を引数として求めた所定の関数の値を当該MOSト
ランジスタのモデルパラメータとして用いて回路方程式
を解くことにより電子回路の直流電気特性を解析する回
路シミュレーション装置であって、ゲートチャネル長が
固定され、ゲートチャネル幅のみが異なる複数のMOS
トランジスタの直流電気特性を測定する第1直流電気特
性測定手段と、該第1直流電気特性測定手段が測定した
結果に基づいてゲートチャネル幅を引数とする関数を求
めるゲートチャネル幅関数決定手段と、ゲートチャネル
幅が固定され、ゲートチャネル長のみが異なる複数のM
OSトランジスタの直流電気特性を測定する第2直流電
気特性測定手段と、該第2直流電気特性測定手段が測定
した結果に基づいてゲートチャネル長を引数とする関数
を求めるゲートチャネル長関数決定手段と、該ゲートチ
ャネル幅関数決定手段と該ゲートチャネル長関数決定手
段が決定した関数に基づいて、ゲートチャネル長とゲー
トチャネル幅を引数とするモデルパラメータの形状依存
関数を決定するモデルパラメータ関数決定手段とを備
え、そのことにより上記目的が達成される。
【0025】好ましい実施態様では、前記形状依存関数
によって求めたモデルパラメータを用いて計算した直流
電気特性が実際のMOSトランジスタについて測定した
直流電気特性の誤差範囲から外れた場合に、固定するゲ
ートチャネル長及び/又は固定するゲートチャネル幅を
変更して再度モデルパラメータの所定の関数を決定する
最適モデルパラメータ関数決定手段を備えている。
【0026】
【作用】図8は、あるモデルパラメータについてのゲー
トチャネル幅依存関数が描く曲線を示す図である。ま
た、図9は、あるモデルパラメータについてのゲートチ
ャネル長依存関数が描く曲線を示す図である。本発明で
は、このようなモデルパラメータについて、MOSトラ
ンジスタの平面形状に対する依存性をあらかじめ測定値
に基づいて得る。
【0027】本発明によれば、種々の形状を有するMO
Sトランジスタのモデルパラメータを上記所定関数によ
って求めることができる。従って、各MOSトランジス
タの形状に応じて、これを代表する典型モデルを人手で
決定し、そのモデルパラメータを割り当てる手間を省く
ことができる。また、これらの各MOSトランジスタを
小数の典型モデルの形状に無理に当てはめてモデルパラ
メータの誤差を大きくするということがなくなるので、
正確な特性解析を行うことができるようになる。
【0028】また、希望する電気特性を満足するまでM
OSトランジスタの形状を変更して特性解析を繰り返す
ことができるので、最適なMOSトランジスタの形状を
容易に得ることができるようになる。
【0029】本発明をニュートン−ラフソン法を用いて
実施する場合、このニュートン−ラフソン法の反復計算
のたびに各MOSトランジスタのモデルパラメータを所
定の関数によって求めていたのでは計算に長い時間を要
することになる。しかしながら、本発明によれば、各M
OSトランジスタのモデルパラメータを予め所定の関数
により求めて、求めたモデルパラメータを各々のMOS
トランジスタの素子データとして格納しておくので、ニ
ュートン−ラフソン法による反復計算の際に繰り返し所
定の関数の値を求める必要がなくなり、計算時間を短縮
することができるようになる。
【0030】また、本発明の装置によれば、ゲートチャ
ネル長が固定でゲートチャネル幅のみが異なる一群のM
OSトランジスタとゲートチャネル幅が固定でゲートチ
ャネルのみが異なる一群のMOSトランジスタの直流電
気特性を測定するだけで、任意の形状のMOSトランジ
スタのモデルパラメータを得るための所定の関数を容易
に決定することができるようになる。
【0031】また、実際のMOSトランジスタを測定し
た結果の誤差範囲内となるまで繰り返しMOSトランジ
スタを変更して所定の関数を求めることができるので、
最適な関数を容易に決定することができるようになる。
【0032】
【実施例】以下に、本発明を実施例について説明する。
【0033】まず、本発明によるモデルパラメータの抽
出について説明する。本実施例における回路シミュレー
ション装置は、図3に示すモデルパラメータ抽出装置を
備えている。このモデルパラメータ抽出装置は、直流電
気特性測定部1とモデルパラメータ抽出部2とデータ蓄
積部3からなり、これらはネットワーク4を介して接続
されている。
【0034】直流電気特性測定部1は、内蔵する直流電
気特性測定プログラムに基づいて、実際のMOSトラン
ジスタの直流電気特性を自動的に測定する装置である。
直流電気特性測定部1としては、複数のMOSトランジ
スタを含む集積回路の電気特性を測定するための通常の
プローバが使用される。プローバは、複数のプローブを
回路の所定部分に直接に接触させることにより、その回
路の電気特性を測定する。
【0035】モデルパラメータ抽出部2は、モデルパラ
メータ抽出プログラム、MOSトランジスタの形状に対
する関数化プログラム、及び実測結果とシミュレーショ
ン結果とを比較するプログラムを内蔵している。モデル
パラメータ抽出部2は、これらのプログラムに基づき、
MOSトランジスタの形状と直流電気特性の測定結果か
らゲートチャネル長とゲートチャネル幅の値を引数とす
るモデルパラメータの形状依存関数を抽出する部分であ
る。モデルパラメータの抽出方法については、後に詳述
する。
【0036】データ蓄積部3は、直流電気特性測定部1
が測定したMOSトランジスタの直流電気特性とモデル
パラメータ抽出部2が抽出した関数を格納する記憶装置
である。
【0037】次に、モデルパラメータ抽出部2の動作を
図4に示すフローチャートに基づいて説明する。
【0038】モデルパラメータ抽出部2は、まずモデル
パラメータ抽出用MOSトランジスタの直流電気特性と
モデルパラメータ検証用MOSトランジスタの直流電気
特性を測定する(S11及びS12)。これらのMOS
トランジスタは、後に電気特性がシミュレートされる回
路を構成するMOSトランジスタと同様のプロセスによ
り形成されたものが用いられる。これらのMOSトラン
ジスタは、各々のゲートチャネル幅及びゲートチャネル
長が相互に異なっているが、他の点では同様である。す
なわち、各MOSトランジスタは、同様の材料、不純物
濃度、ゲート絶縁膜厚さ等を有している。相互に異なる
のは、各々の素子形状、すなわち、ゲートチャネル長及
びゲートチャネル幅だけである。
【0039】モデルパラメータ抽出用のMOSトランジ
スタは、図5に示すように、ゲートチャネル長がL1で
固定されゲートチャネル幅Wが異なる複数のMOSトラ
ンジスタと、図6に示すように、ゲートチャネル幅がW
1で固定されゲートチャネル長Lが異なる複数のMOS
トランジスタとからなる。また、モデルパラメータ検証
用のMOSトランジスタは、図7に示すように、ゲート
チャネル長がLMINとLMAXの範囲でゲートチャネル幅が
MINとWMAXの範囲にほぼ均等に分布した複数のMOS
トランジスタである。ここで測定された直流電気特性の
測定結果は、図3のデータ蓄積部3に送られ格納され
る。
【0040】これらのモデルパラメータ検証用MOSト
ランジスタについて直流電気特性の測定が完了すると、
測定された直流電気特性から、個々の形状のモデルパラ
メータ検証用MOSトランジスタについて、各々のモデ
ルパラメータを抽出して格納する(S13)。各モデル
パラメータについて、そのゲートチャネル幅依存性及び
ゲートチャネル幅依存性がグラフとして図面に出力され
る(S14)。図8及び図9は、各々、あるモデルパラ
メータの形状依存性を示すグラフである。
【0041】モデルパラメータの具体例として、モデル
パラメータTHETAを特に取り上げて以下にその抽出
方法をより詳細に説明する。モデルパラメータTHET
Aは、MOSトランジスタのゲート・ソース間電圧Vg
sから、MOSトランジスタのキャリア移動度Usを計
算する際に使用されるモデルパラメータである。このモ
デルパラメータTHETAは、MOSトランジスタの形
状に依存するモデルパラメータのひとつであり、MOS
トランジスタの直流電気特性をシミュレートする際に用
いられるモデルパラメータである。
【0042】移動度UsとモデルパラメータTHETA
との間には次の関係がある。
【0043】 1/Us=K1+K1×THETA×Vgs ここで、K1は定数を表している。
【0044】縦軸を1/Us、横軸をVgsとする関係
が測定により得られれば、THETAはその関係を示す
直線の傾きとして得られる。より詳細には、Us=(ド
レイン電流Ids)×(K2×Vgs−Vds/2)×
Vdsという関係式を用いれば、IdsのVgs依存性
を測定にって得れば、Vgsと1/Usと関係が得られ
る。なお、Idsはドレイン電流、K2は定数、Vds
はドレイン・ソース間電圧を表している。
【0045】このようにして、特定形状を有するMOS
トランジスタについて、種々の直流電気特性を測定した
結果から、そのMOSトランジスタのモデルパラメータ
THETAが抽出される。モデルパラメータTHETA
のゲートチャネル幅に関する形状依存関数を計算するた
めには、格納された個々のMOSトランジスタのモデル
パラメータTHETAを、ゲートチャネル幅、及びゲー
トチャネル長に対するグラフとして図面に出力する(図
4のS14)。この後、最小自乗法によりMOSトラン
ジスタのモデルパラメータTHETAの形状依存関数を
決定する(S15)。図10は、5種類の異なるゲート
チャネル幅を有するMOSトランジスタから抽出された
モデルパラメータTHETAの値をプロットしたグラフ
である。図10中の実線は、最小自乗法によりフィッテ
ィングされた形状依存関数の曲線を示している。このよ
うに測定により得られたモデルパラメータTHETAの
値から、モデルパラメータTHETAのゲートチャネル
幅依存性が求められ、THETA0として、下記の数式
1により表現される。
【0046】
【数1】
【0047】数式1の各係数は、上述のフィッティング
を行うことにより、数値計算法に基づいて得られる。
【0048】図11は、9種類の異なるゲートチャネル
長を有するMOSトランジスタから抽出されたモデルパ
ラメータTHETAの値をプロットしたグラフである。
図11中の実線は、最小自乗法によりフィッティングさ
れた形状依存関数の曲線を示している。このように測定
により得られたモデルパラメータTHETAの値から、
モデルパラメータTHETAのゲートチャネル長依存性
が求められ、THETAとして、下記の数式2により表
現される。
【0049】
【数2】
【0050】この数式2は、数式1のTHETA0を含
んでいる。
【0051】このようにして得られた形状依存関数の係
数(例えば、数式2の−0.001265、0.222
6、−0.05297等)は、モデルパラメータデータ
としてデータ蓄積部3に格納される(図13参照)。本
実施例によれば、こうして得られた一組のモデルパラメ
ータデータに基づいて、あらゆる形状のMOSトランジ
スタについてのモデルパラメータを計算することが可能
となる。
【0052】上記数式1及び2は、モデルパラメータT
HETAについての式であり、他のモデルパラメータの
形状依存性は、上記数式とは異なる数式により表現され
ることとなる。測定によりより得られたデータから、そ
れを表現する数式を得るためには、図3のモデルパラメ
ータ抽出部2内のMOSトランジスタ形状関数化プログ
ラムが使用される。
【0053】図7に示すモデルパラメータ検証用の各M
OSトランジスタについての直流電気特性の測定結果と
このモデルパラメータから計算された直流電気特性とを
比較し、これらが全て所定の誤差範囲内かどうかの判断
を行う(図4のS16)。
【0054】上記S16の処理によって、両者の差異が
誤差範囲外となった場合には、先のモデルパラメータ抽
出用MOSトランジスタを変更する。すなわち、固定さ
れるべきゲートチャネル長L1とゲートチャネル幅W1
のいずれか一方又は双方を変更する(S17)。このゲ
ートチャネル長L1とゲートチャネル幅W1の変更は、
図7に示したモデルパラメータ検証用のMOSトランジ
スタの測定結果から選択することができる。すなわち、
図12に示される○丸印のMOSトランジスタから、●
丸印のMOSトランジスタへ、モデルパラメータ抽出用
トランジスタが変更される。具体的には、検証のために
測定された●丸印のMOSトランジスタの直流電気特性
から、モデルパラメータの抽出が実行される。
【0055】そして、再び図4のS11の処理に戻り、
新たに求めたモデルパラメータを使用して計算した直流
電気特性と測定された直流電気特性との差異が全て誤差
範囲内となるまで以降の処理を繰り返す。また、そのよ
うな差異が、S16の処理によって全て誤差範囲内であ
ると判断された場合には、このモデルパラメータの形状
依存関数の係数をモデルパラメータデータとして設定し
(S18)、処理を終了する。このようにして、実測値
に対して合わせ込みを行うことにより、現実のMOSト
ランジスタの測定値を得るにより適したモデルパラメー
タ(形状依存関数)を得ることができる。
【0056】本実施例の回路シミュレーション装置によ
るモデルパラメータ抽出方法によれば、各MOSトラン
ジスタについて、そのモデルパラメータデータが上述の
ようにモデルパラメータの形状依存関数の係数として設
定されている。図13は、これらのモデルパラメータT
HETAについて、形状依存関数の係数を示している。
【0057】次に、図1のフローチャートを参照しなが
ら、本発明による回路シミュレーション方法を以下に説
明する。シミュレートされる回路として、図2に示した
MOSトランジスタ回路を一例として使用する。
【0058】本実施例の回路シミュレーション方法にお
いて、回路データ作成部30にて、回路図入力後、回路
接続データを抽出する手順は、従来の手順と同様であ
る。しかし、本発明の方法では、モデルパラメータデー
タとして、モデルパラメータの形状依存関数の係数を含
めているために、モデルパラメータを分類して各MOS
トランジスタの形状に応じて付与するという作業が不要
となる。この形状依存関数の係数を含むモデルパラメー
タデータと回路データとは、回路シミュレーション部の
回路データ読み込み部40で読み込まれる。読み込まれ
たデータは、MOSトランジスタ毎に自動的に分類され
る。すなわち、回路データ中の個々のMOSトランジス
タの形状に応じて、モデルパラメータが計算され、図1
4に示すようなデータに分類される。
【0059】まず、図1のS1にて、図2の回路につい
ての回路データ(ここでは2つのMOSトランジスタ
5、6の形状と接続関係)が読み込まれる。ここでは、
図15に示すように、MOSトランジスタ5にゲートチ
ャネル長Lとゲートチャネル幅Wとして20μmと5μ
mの値が設定され、MOSトランジスタ6にゲートチャ
ネル長Lとゲートチャネル幅Wとして2μmと10μm
の値が設定される。このようにして、図16に示すよう
な回路データの分類が自動的に実行される(図1のS
2)。
【0060】次に、これらの各MOSトランジスタ5、
6のゲートチャネル長Lとゲートチャネル幅Wに基づい
てモデルパラメータが計算される(S3)。より具体的
に、モデルパラメータTHETAを例にとって、モデル
パラメータの計算を説明する。まず、数式1からモデル
パラメータTHETA0が求められる。この計算に際し
て、前述のモデルパラメータ抽出方法で求められた形状
依存関数の係数(図13参照)が使用される。MOSト
ランジスタ5のTHETA0は、0.205、MOSト
ランジスタ6のTHETA0は、0.204となる。
【0061】次に、数式2により、モデルパラメータT
HETAが求められる。MOSトランジスタ5のモデル
パラメータTHETAは、0.0661、MOSトラン
ジスタ6のモデルパラメータTHETAは、0.158
となる。各モデルパラメータTHETAは、図16に示
されるように、MOSトランジスタ5及び6についてそ
れぞれ格納される。すなわち、上記のようにモデルパラ
メータの計算が終了すると、各MOSトランジスタ5、
6の素子データとしてモデルパラメータを格納する。
【0062】前述の回路シミュレーション装置は、格納
されているモデルパラメータの値を参照し、これによっ
て、図2のMOSトランジスタ回路の回路方程式に基づ
いて直流電気特性の計算を実行する(図1のS4からS
7)。この直流電気特性の計算には、ニュートン−ラフ
ソン法を用いる。従って、直流電気特性の計算は、回路
方程式の解が所定の誤差範囲内に収束するまで繰り返さ
れる(S8)。そして、解が誤差範囲内に収束すると、
この計算結果が出力される(S9)。
【0063】以上説明したように、本実施例の回路シミ
ュレーション方法は、種々の形状を有するMOSトラン
ジスタ5、6のモデルパラメータを、各々、ゲートチャ
ネル幅とゲートチャネル長の関数として計算することが
できるので、各MOSトランジスタ5、6の形状に応じ
た誤差の少ないモデルパラメータに基づいて正確な特性
解析を行うことができるようになる。
【0064】さらに、図1のS4のニュートン−ラフソ
ン法による反復計算の際には、直流電気特性の計算に先
だって計算によって求めておいた各MOSトランジスタ
5、6のモデルパラメータをS3で参照するので、ニュ
ートン−ラフソン法による反復計算毎にモデルパラメー
タの再計算を行う無駄を省き直流電気特性の計算時間を
短縮することができるようになる。
【0065】また、本実施例の回路シミュレーション装
置によれば、ゲートチャネル長がL1で固定されゲート
チャネル幅Wが異なる一群のMOSトランジスタと、ゲ
ートチャネル幅がW1で固定されゲートチャネル長Lが
異なる一群のMOSトランジスタの直流電気特性を測定
するだけで、任意の形状のMOSトランジスタのモデル
パラメータを得るための形状依存関数の係数を容易に決
定することができるようになる。
【0066】なお、本実施例では、モデルパラメータと
して、特に、モデルパラメータTHETAを例にとって
説明したが、他のモデルパラメータについても、本発明
は適用され得るのは当然である。
【0067】
【発明の効果】以上の説明から明らかなように、本発明
によれば、一群のMOSトランジスタの測定によって容
易に決定される所定の関数に基づき、実際に使用される
各MOSトランジスタに則したモデルパラメータを用い
て正確な特性解析を高速で行うことができるようにな
り、簡単に最適なMOSトランジスタの形状を得ること
ができるという効果を奏する。
【図面の簡単な説明】
【図1】本発明の一実施例を示すものであって、回路シ
ミュレーション方法を示すフローチャートである。
【図2】本発明の一実施例を示すものであって、特性解
析を行う対象であるMOSトランジスタ回路の回路図で
ある。
【図3】本発明の一実施例を示すものであって、モデル
パラメータ抽出装置の構成を示すブロック図である。
【図4】本発明の一実施例を示すものであって、モデル
パラメータ抽出装置の動作を示すフローチャートであ
る。
【図5】本発明の一実施例を示すものであって、モデル
パラメータのゲートチャネル長依存関数の抽出に用いる
MOSトランジスタの形状分布図である。
【図6】本発明の一実施例を示すものであって、モデル
パラメータのゲートチャネル幅依存関数の抽出に用いる
MOSトランジスタの形状分布図である。
【図7】本発明の一実施例を示すものであって、モデル
パラメータ検証用のMOSトランジスタの形状分布図で
ある。
【図8】あるモデルパラメータについてのゲートチャネ
ル幅依存関数が描く曲線を示す図である。
【図9】あるモデルパラメータについてのゲートチャネ
ル長依存関数が描く曲線を示す図である。
【図10】本発明の一実施例を示すものであって、モデ
ルパラメータTHETAのチャネル幅依存関数のが描く
曲線を示す図である。
【図11】本発明の一実施例を示すものであって、モデ
ルパラメータTHETAのチャネル長依存関数が描く曲
線を示す図である。
【図12】モデルパラメータ抽出用のMOSトランジス
タを変更する方法を説明するための図である。
【図13】モデルパラメータTHETAの形状依存関数
の係数がデータとして格納された様子を模式的に示す図
である。
【図14】モデルパラメータX及びYの形状依存関数の
係数データ、及び各MOSトランジスタについて格納さ
れたモデルパラメータのデータ構造を模式的に示す図で
ある。
【図15】本発明の一実施例を示すものであって、MO
Sトランジスタのデータの格納状態を示すメモリマップ
である。
【図16】従来例を示すものであって、特性解析を行う
MOSトランジスタ回路の回路図である。
【図17】従来例を示すものであって、典型モデルのM
OSトランジスタの形状分布図である。
【図18】従来例を示すものであって、モデルパラメー
タ抽出装置の構成を示すブロック図である。
【図19】MOSトランジスタ回路の一構成例を示す回
路図である。
【図20】従来例を示すものであって、回路シミュレー
ション方法を示すフローチャートである。
【図21】従来例を示すものであって、回路シミュレー
ションにおけるモデルパラメータとMOSトランジスタ
の形状データとを模式的に示す図である。
【図22】従来例を示すものであって、モデルパラメー
タ抽出方法を示すフローチャートである。
【符号の説明】
2 モデルパラメータ抽出部 5 MOSトランジスタ 6 MOSトランジスタ

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 複数のMOSトランジスタを含む回路の
    電気特性を、モデルパラメータを使用して、シミュレー
    トする回路シミュレーション方法であって、 MOSトランジスタの形状に対するモデルパラメータの
    依存性を求める工程と、 該複数のMOSトランジスタの各々の形状に応じて、該
    各々のMOSトランジスタについてのモデルパラメータ
    を計算する工程と、を包含する回路シミュレーション方
    法。
  2. 【請求項2】 少なくとも相互に異なる形状を有する複
    数のMOSトランジスタを含む回路の電気特性を、モデ
    ルパラメータを使用して、シミュレートする回路シミュ
    レーション方法であって、 MOSトランジスタのゲートチャネル幅及びゲートチャ
    ネル長に対するモデルパラメータの依存性を表す形状依
    存関数を求める工程と、 該複数のMOSトランジスタについてのモデルパラメー
    タを、該複数のMOSトランジスタの各々が有している
    ゲートチャネル長及びゲートチャネル幅と、該形状依存
    関数とに基づいて、計算する工程と、を包含する回路シ
    ミュレーション方法。
  3. 【請求項3】 前記モデルパラメータを計算する工程の
    後に、前記回路の電気特性をシミュレートするための計
    算をする請求項1または2に記載の回路シミュレーショ
    ン方法。
  4. 【請求項4】 前記回路の電気特性をシミュレートする
    ための前記計算として、前記モデルパラメータを参照し
    ながら、ニュートン−ラフソン法による反復計算によっ
    て回路方程式を解くことにより、該回路の直流電気特性
    をシミュレートする請求項3に記載の回路シミュレーシ
    ョン方法。
  5. 【請求項5】 各MOSトランジスタのゲートチャネル
    長とゲートチャネル幅を引数として求めた所定の関数の
    値を当該MOSトランジスタのモデルパラメータとして
    用いて回路方程式を解くことにより電子回路の直流電気
    特性を解析する回路シミュレーション装置であって、 ゲートチャネル長が固定され、ゲートチャネル幅のみが
    異なる複数のMOSトランジスタの直流電気特性を測定
    する第1直流電気特性測定手段と、 該第1直流電気特性測定手段が測定した結果に基づいて
    ゲートチャネル幅を引数とする関数を求めるゲートチャ
    ネル幅関数決定手段と、 ゲートチャネル幅が固定され、ゲートチャネル長のみが
    異なる複数のMOSトランジスタの直流電気特性を測定
    する第2直流電気特性測定手段と、 該第2直流電気特性測定手段が測定した結果に基づいて
    ゲートチャネル長を引数とする関数を求めるゲートチャ
    ネル長関数決定手段と、 該ゲートチャネル幅関数決定手段と該ゲートチャネル長
    関数決定手段が決定した関数に基づいて、ゲートチャネ
    ル長とゲートチャネル幅を引数とするモデルパラメータ
    の形状依存関数を決定するモデルパラメータ関数決定手
    段と、 を備えた回路シミュレーション装置。
  6. 【請求項6】 前記形状依存関数によって求めたモデル
    パラメータを用いて計算した直流電気特性が実際のMO
    Sトランジスタについて測定した直流電気特性の誤差範
    囲から外れた場合に、固定するゲートチャネル長及び/
    又は固定するゲートチャネル幅を変更して再度モデルパ
    ラメータの所定の関数を決定する最適モデルパラメータ
    関数決定手段を備えた請求項5に記載の回路シミュレー
    ション装置。
JP5007031A 1993-01-19 1993-01-19 回路シミュレーション方法及びその装置 Withdrawn JPH06215059A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5007031A JPH06215059A (ja) 1993-01-19 1993-01-19 回路シミュレーション方法及びその装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5007031A JPH06215059A (ja) 1993-01-19 1993-01-19 回路シミュレーション方法及びその装置

Publications (1)

Publication Number Publication Date
JPH06215059A true JPH06215059A (ja) 1994-08-05

Family

ID=11654675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5007031A Withdrawn JPH06215059A (ja) 1993-01-19 1993-01-19 回路シミュレーション方法及びその装置

Country Status (1)

Country Link
JP (1) JPH06215059A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002318256A (ja) * 2001-04-24 2002-10-31 Mitsubishi Electric Corp 増幅器の総合特性計算装置
JP2006202966A (ja) * 2005-01-20 2006-08-03 Oki Electric Ind Co Ltd 半導体集積回路の回路シミュレーション方法及び装置
JP2011070430A (ja) * 2009-09-25 2011-04-07 Toshiba Corp ばらつき分布シミュレーション装置及び方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002318256A (ja) * 2001-04-24 2002-10-31 Mitsubishi Electric Corp 増幅器の総合特性計算装置
JP2006202966A (ja) * 2005-01-20 2006-08-03 Oki Electric Ind Co Ltd 半導体集積回路の回路シミュレーション方法及び装置
JP2011070430A (ja) * 2009-09-25 2011-04-07 Toshiba Corp ばらつき分布シミュレーション装置及び方法
US8447582B2 (en) 2009-09-25 2013-05-21 Kabushiki Kaisha Toshiba Variation distribution simulation apparatus and method, and recording medium

Similar Documents

Publication Publication Date Title
US8594989B2 (en) Compensating for variations in device characteristics in integrated circuit simulation
US6594594B1 (en) Method for unique determination of FET equivalent circuit model parameters
Fasching et al. Technology CAD systems
US8121822B2 (en) Integrated circuit modeling based on empirical test data
JP2000138273A (ja) 半導体装置の耐圧波形自動分類システム及び半導体装置の耐圧波形自動分類方法
JPH06215059A (ja) 回路シミュレーション方法及びその装置
US5493238A (en) Parameter extraction apparatus using MISFET devices of different gate lengths
US8151230B2 (en) Blended model interpolation
CN114676570A (zh) 一种仿真模型确定方法、芯片分类方法和相关设备
JP2000293566A (ja) モデルパラメータ抽出方法
WO2014077671A1 (en) A method of generating spice-compatible isfet model
CN108304663B (zh) 射频晶体管射频参数模型建立方法
US20090164155A1 (en) Method and system for isolating dopant fluctuation and device length variation from statistical measurements of threshold voltage
JP3431610B2 (ja) 半導体素子の特性シミュレーション方法及び特性シミュレーション装置
Cuoco et al. The" Smoothie" data base model for the correct modeling of non-linear distortion in FET devices
JPH06276039A (ja) 高周波回路の設計方法
JP2003271692A (ja) 半導体集積回路の回路シミュレーション装置
CN108304630A (zh) 半导体器件闪烁噪声表征数据筛选方法
US20230367937A1 (en) System and Method for Generating Device Model Parameter
Alia et al. A Differential Evolution based Methodology for Parameter Extraction of Behavioral Models of Electronic Components
JPH05281293A (ja) 集積回路シミュレーション方法
Qu et al. Statistical characterization and modeling of analog functional blocks
WO2016012904A1 (en) Method and apparatus for validating experimental data provided for transistor modeling
CN112487746A (zh) Spice寿命模型的建模方法、调参方法及建模系统
JPH0652254A (ja) トランジスタモデルパラメータの生成装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000404