KR20100024906A - 고체 촬상 소자 및 그 제조 방법 - Google Patents

고체 촬상 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20100024906A
KR20100024906A KR1020090078871A KR20090078871A KR20100024906A KR 20100024906 A KR20100024906 A KR 20100024906A KR 1020090078871 A KR1020090078871 A KR 1020090078871A KR 20090078871 A KR20090078871 A KR 20090078871A KR 20100024906 A KR20100024906 A KR 20100024906A
Authority
KR
South Korea
Prior art keywords
silicon layer
reflective film
charge accumulation
accumulation region
silicon
Prior art date
Application number
KR1020090078871A
Other languages
English (en)
Inventor
하루미 이께다
마사시 나까자와
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20100024906A publication Critical patent/KR20100024906A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14603Special geometry or disposition of pixel-elements, address-lines or gate-electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

반도체층; 반도체층의 내부에 형성되고 포토다이오드로서 기능하도록 구성된 전하 축적 영역; 이 전하 축적 영역의 내부 또는 아래에 배치되고, 전하 축적 영역을 투과한 광을 반사시켜 전하 축적 영역의 중앙부로 향하게 하도록 형성되도록 구성된 반사막을 포함하는 고체 촬상 소자가 본 명세서에서 개시된다.
반도체층, 반사막, 실리콘 기판, 소스 및 드레인 영역, 소자 분리층

Description

고체 촬상 소자 및 그 제조 방법{SOLID-STATE IMAGING DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은, 고체 촬상 소자 및 그 제조 방법에 관한 것이다.
CMOS(complementary metal oxide semiconductor) 센서(CMOS 고체 촬상 소자) 등의 고체 촬상 소자에 있어서, 화소의 미세화가 진행됨에 따라서, 각 화소의 포토다이오드의 전하 축적 영역을 정하는 전위 설계가 어려워지고 있다.
전위 설계가 어려워지는 이유로서, 이하의 점을 들 수 있다.
가시광선 중, 적색광은, 실리콘에 있어서의 흡수 계수가 낮다. 그 때문에, 그 광전 변환이 포토다이오드의 비교적 깊은 부분에서도 행해진다.
따라서, 적색광에 대한 감도를 향상시키기 위해, 실리콘의 깊은 부분에 전위를 형성할 필요가 있다.
이와 같은 깊은 전위를 형성하기 위해서는, 높은 에너지로 이온 주입을 행할 필요가 있다.
그리고, 이와 같이 높은 에너지로 이온 주입을 행하기 위해, 이온 주입의 마스크로서 사용하는, 레지스트를 두껍게 형성할 필요가 있다.
그러나, 에칭의 마스크로서 형성되는 레지스트가 두꺼울 필요가 있으므로, 마스크로서의 레지스트는 미세화와 함께 더 높은 어스펙트비를 갖는다.
그로 인해, 레지스트 마스크를 고정밀도로 형성하는 것이 곤란해지고 있다.
그리고, 마스크로서의 레지스트의 어스펙트비가 높아지면, 레지스트의 하부가 가늘어져 쓰러지기 쉬워지므로, 제조 수율의 저하를 초래하게 된다.
또한, 이온 주입의 프로파일은 높은 에너지일수록 횡방향으로 넓어진다.
그로 인해, 화소의 미세화가 진행될수록 분리가 어려워져, 주입된 불순물 이온이 인접 화소까지 퍼져 버리는 경우가 많아진다.
높은 에너지로 이온 주입을 행하는 것이 어렵기 때문에, 실리콘의 깊은 부분에 도달하는 적색광은, 전하 축적 영역에서 광전 변환되는 비율이 낮아져, 감도 열화 및 혼색의 원인이 된다.
이와 같은 문제점에 대처하기 위해, 각 화소의 포토다이오드의 아래에 반사막을 제공하여, 포토다이오드보다도 깊은 영역에 도달한 광을 반사하여, 포토다이오드로 복귀시키는 구조가 제안되어 왔다(예를 들어, 일본 특허 공개 제2007-27604호(이하, 특허 문헌 1) 참조).
이와 같은 구조로 하면, 포토다이오드를 깊게 형성할 필요가 없어져, 높은 에너지의 이온 주입도 불필요하게 된다.
그런데, 포토다이오드에 입사하는 광은 입사면에 대해 언제나 수직인 광 성 분은 아니다. 입사면(실리콘의 표면)의 법선 방향에 대해 비스듬히 포토다이오드에 입사한 광은, 실리콘의 깊은 부분에 도달하면, 포토다이오드 영역으로부터 벗어나게 된다.
특히 깊은 부분에 도달하는 적색광은, 입사면의 법선 방향에 대해 비스듬히 포토다이오드에 입사하면, 포토다이오드 영역으로부터 벗어나기 쉬워진다. 이에 의해, 적색광에 대한 감도가 저하되게 된다.
또한, 특허 문헌 1에 기재된 구조에서는, 평탄한 반사막이 형성되어 있다. 따라서, 입사면의 법선 방향에 대해 비스듬히 포토다이오드에 입사하고 반사막에서 반사된 광은 화소의 중심부로부터 멀어지는 방식으로 진행되어, 그 화소의 포토다이오드 영역으로부터 벗어나기 쉬워진다. 포토다이오드 영역으로부터 벗어난 광은 종종 인접 화소에 들어가 혼색의 원인이 된다.
또한, 특허 문헌 1에는, 포토다이오드의 아래에 반사막을 형성하는 방법이 개시되어 있지 않으므로, 포토다이오드의 아래에 어떻게 반사막을 형성할지가 불분명하였다.
본 발명에 있어서는, 적색광에 대해 충분히 높은 감도를 달성하는 것을 가능하게 하는, 고체 촬상 소자 및 그 제조 방법을 제공할 필요가 있다.
본 발명의 실시예에 따르면, 반도체층과, 이 반도체층의 내부에 형성되고, 포토다이오드의 일부로서 기능하는 전하 축적 영역과, 이 전하 축적 영역의 내부 또는 아래에 배치된 반사면을 포함하는 고체 촬상 소자가 제공된다. 반사면은, 전 하 축적 영역을 투과한 광을 반사시켜 전하 축적 영역의 중앙부로 향하게 하도록 형성된다.
본 발명의 일 실시예에 따른 고체 촬상 소자에서는, 전하 축적 영역을 투과한 광을 반사시켜 전하 축적 영역의 중앙부로 향하게 하도록 반사면이 형성되어 있다. 이러한 특징에 의해, 반사면에 의해 전하 축적 영역을 투과한 광(예를 들어, 적색광)을 반사시키고 전하 축적 영역의 중앙부로 향하게 하여, 전하 축적 영역의 중앙부에 집속시킬 수 있다. 이로써 감도를 향상시키는 것이 가능해진다.
본 발명의 다른 실시예에 따르면, 고체 촬상 소자의 제조 방법이 제공된다. 상기 방법은 실리콘층 내에 오목부들을 형성하는 단계와, 이 실리콘층의 표면 상에 반사막을 형성하는 단계와, 이 반사막을 에칭하여, 실리콘층의 오목부 위에서 반사막을 분할하여 실리콘층을 노출시키는 단계를 포함한다.
또한, 상기 방법은 실리콘층의 노출된 면으로부터 실리콘을 에피택셜 성장시켜, 반사막을 덮는 실리콘 에피택셜층을 형성하는 단계와, 실리콘층의 상하를 반전시켜, 별도로 준비한 기체(base) 상에 접착시키는 단계를 포함한다.
또한, 상기 방법은 반사막 위의 실리콘층에 포토다이오드의 일부로서 기능하는 전하 축적 영역을 형성하는 단계를 포함한다.
본 발명의 실시예에 따른 고체 촬상 소자의 제조 방법에서는, 실리콘층 내에 오목부들을 형성하고, 그 실리콘층의 표면 상에 반사막을 형성한다. 또한, 반사막을 에칭하여 실리콘층의 오목부들 위에서 반사막을 분할한다. 그리하여, 반사막이 실리콘층의 오목부들의 사이의 볼록부를 포함하도록 남겨진다. 그리하여, 남은 반 사막이 위로 볼록한 형상을 갖는다.
또한, 실리콘층의 상하를 반전시켜 기체 상에 접착시킴으로써, 반사막이 아래로 볼록한 형상으로 되고, 반사막의 상면이 오목면이 된다.
또한, 반사막 위의 실리콘층에 전하 축적 영역을 형성함으로써, 전하 축적 영역 아래에, 아래로 볼록한 형상이고 상면이 오목면인 반사막이 배치된다.
이에 의해, 전하 축적 영역을 투과한 광을 반사막으로 반사시켜 전하 축적 영역의 중앙부로 향하게 하는 구조를 제조하는 것이 가능해진다.
본 발명의 또 다른 실시예에 따르면 고체 촬상 소자의 다른 제조 방법이 제공된다. 상기 방법은 실리콘층에 이 실리콘층의 표면에 대해 실질적으로 수직이고 저면이 오목면인 구멍을 형성하는 단계와, 이방성 성막법에 의해 실리콘층의 표면 및 오목면의 표면 상에 반사막을 형성하는 단계와, 구멍을 채우는 방식으로 실리콘층 상에 제2 실리콘층을 형성하는 단계를 포함한다.
또한, 상기 방법은, 구멍 내의 반사막 및 제2 실리콘층을 제외한 반사막 및 제2 실리콘층을 제거하는 단계와, 실리콘층의 상부 및 구멍 내의 제2 실리콘층에 대해 실리콘을 이온 주입하여, 비정질 실리콘층을 형성하는 단계와, 비정질 실리콘층을 결정화시키는 단계를 포함한다.
또한, 상기 방법은 반사막 위에 포토다이오드의 부분으로서 기능하는 전하 축적 영역을 형성하는 단계를 포함한다.
본 발명의 실시예에 따른 고체 촬상 소자의 제조 방법에서, 실리콘층의 표면에 대해 실질적으로 수직으로 저면이 오목면인 구멍을 형성하고, 이방성 성막법에 의해 실리콘층의 표면 및 오목면의 표면 상에 반사막을 형성하고 있다. 이러한 특징에 의해, 구멍이 실리콘층의 표면에 대해 실질적으로 수직이고, 이방성 성막법에 의해 반사막을 형성하므로, 반사막은 구멍의 측벽에는 거의 증착되지 않고, 구멍의 저면에 증착된다. 또한, 구멍의 저면이 오목면이므로, 반사막이 구멍의 저면을 따라 오목면 형상으로 형성된다.
또한, 구멍을 채우는 방식으로 실리콘층 상에 제2 실리콘층이 형성되기 때문에, 실리콘층에 형성된 구멍에서, 실리콘층과 제2 실리콘층 사이에 반사막이 매립된다.
또한, 구멍 내의 반사막 및 제2 실리콘층을 제외한 반사막 및 제2 실리콘층을 제거하고, 실리콘을 이온 주입하여 비정질 실리콘층을 형성하고, 비정질 실리콘층을 결정화시킨다. 이에 의해, 반사막을 개재한 결정질의 실리콘층이 형성된다.
또한, 반사막 위에 포토다이오드의 일부로서 기능하는 전하 축적 영역을 형성한다. 이로써, 반사막에서 전하 축적 영역을 투과한 광을 반사시켜 전하 축적 영역의 중앙부로 향하게 하는 구조를 제조하는 것이 가능해진다.
본 발명의 다른 실시예에 따르면, 고체 촬상 소자의 또 다른 제조 방법이 제공된다. 상기 방법은 실리콘층에 홈을 형성하는 단계와, 홈을 채우는 방식으로 실리콘층 상에 반사막을 형성하는 단계와, 이 반사막을 에칭하여, 홈들 사이의 부분에서 반사막을 분할하는 단계를 포함한다.
또한, 상기 방법은, 실리콘층의 상하를 반전시켜, 별도로 준비한 기체 상에 접착시키는 단계와, 반사막 위의 실리콘층에 포토다이오드의 일부로서 기능하는 전 하 축적 영역을 형성하는 단계를 포함한다.
본 발명의 실시예에 따른 고체 촬상 소자의 제조 방법에서는, 실리콘층에 홈들을 형성하고, 홈을 채우는 방식으로 실리콘층 상에 반사막을 형성한다. 또한, 이 반사막을 에칭하여, 홈들 사이의 부분에서 반사막을 분할한다. 이러한 단계들에 의해, 반사막이 홈 내의 부분을 포함하도록 남게 된다. 따라서, 반사막은 홈 내의 부분으로서의 측벽부와, 홈 내의 부분 이외의 부분으로서의 평탄부를 갖는 형상이 된다. 반사막의 측벽부는 홈을 따라 아래로 연장한다.
실리콘층의 상하를 반전시켜 기체 상에 접착시킴으로써, 반사막의 측벽부가 상향으로 연장한다.
또한, 반사막 위의 실리콘층에 전하 축적 영역을 형성함으로써, 전하 축적 영역 아래에, 평탄부와 측벽부를 갖는 반사막이 형성된다. 이에 의해, 전하 축적 영역을 투과한 광을 반사막에 의해 반사시켜 전하 축적 영역의 중앙부로 향하게 하는 구조를 제조하는 것이 가능해진다.
본 발명의 실시예에 따른 고체 촬상 소자는 전하 축적 영역을 투과한 광을 반사시켜 전하 축적 영역에 집속시켜, 감도를 향상시킬 수 있다.
또한, 반도체층의 표면에 대해 비스듬히 입사한 광도 반사시켜 전하 축적 영역에 집속시킬 수 있으므로, 광이 인접 화소에 침입하여 혼색을 발생시키는 것을 억제하는 것이 가능해진다.
그리고, 적색광과 같이, 반도체층의 깊은 부분에 도달하는 광도 전하 축적 영역에 집속시킬 수 있다. 이것은 반도체층 내에 전하 축적 영역을 깊게 형성할 필요를 제거하므로, 높은 에너지로 이온 주입을 행할 필요가 없어진다.
이러한 특징에 의해, 화소의 미세화가 진행되어도, 이온 주입 마스크로서의 레지스트의 어스펙트비가 높아지지 않아, 레지스트 마스크의 파손이 거의 발생하지 않는다. 즉, 마스크의 가공이 용이해져, 제조 수율의 향상을 도모할 수 있다.
따라서, 본 발명의 실시예에 의해, 화소의 미세화가 진행되어도, 감도가 높고, 양호한 화질의 화상을 얻을 수 있는 고체 촬상 소자를 실현할 수 있다. 그리고, 이 고체 촬상 소자를 안정되게 제조하는 것이 가능해진다.
본 발명의 실시예에 따른 고체 촬상 소자의 제조 방법의 각각의 방법은, 전하 축적 영역을 투과한 광을 반사막에 의해 반사시켜 전하 축적 영역의 중앙부로 향하게 하는 구조를 제조할 수 있다.
그리고, 어떠한 방법에 있어서도, 반도체의 제조시에 통상 행해지는 단계를 응용하여 제조를 행할 수 있다. 따라서, 전하 축적 영역에 대해 반사막이 제공되는 고체 촬상 소자를 용이하고 안정되게 제조할 수 있다.
본 발명의 내용 및 본 발명의 구체적인 실시 형태에 대해, 이하의 항목의 순서로 설명한다.
1. 본 발명의 개요
2. 본 발명의 제1 실시 형태의 구조 및 제조 방법
3. 본 발명의 제2 실시 형태의 구조 및 제조 방법
4. 본 발명의 변형예 및 다른 구조
1. 본 발명의 개요
본 발명의 실시예에 따른 고체 촬상 소자에서는, 수광부로서 기능하는 포토다이오드의 전하 축적 영역의 내부 또는 아래(광이 입사하는 측과는 반대 측)에 반사면을 제공한다. 이러한 구조에 의해, 깊은 부분에 도달하여 전하 축적 영역을 투과하는 광(특히, 적색광)을 반사하여, 전하 축적 영역으로 복귀시킬 수 있다. 따라서, 감도를 향상시킬 수 있다.
또한, 본 발명의 실시예에 따른 고체 촬상 소자에서는, 전하 축적 영역을 투과한 광을 반사시켜, 전하 축적 영역의 중앙부로 향하게 하도록 반사면을 형성한다.
"전하 축적 영역의 중앙부"라 함은, 주로 전하 축적 영역의 평면 방향의 중앙부를 가리키지만, 전하 축적 영역의 깊이 방향의 중앙부도 의미한다.
이와 같은 조건을 만족하는 반사면의 형상으로서는, 몇 가지의 형상이 가능하다.
상기 조건을 만족하는 반사면은 크게 분류하면, (1) 전체적으로 전하 축적 영역측의 표면이 오목면인 형상을 갖는 반사면, (2) 주요부와 반도체층에 비스듬히 입사하여 전하 축적 영역의 외측을 향하는 광을 전하 축적 영역의 중앙부를 향하도록 반사시키는 측면부를 갖는 반사면의 2종류가 있다.
반사면은, 비교적 얇은 반사막 자체로, 혹은 어느 정도의 두께를 갖는 층의 표면으로 형성될 수 있다.
이하, 주로, 반사막 자체로 반사면을 형성하는 경우를 설명한다.
상술한 종류 (1)의 반사면을, 반사막 자체로 형성하는 경우에는, 반사막을 전체적으로 전하 축적 영역측의 표면이 오목면인 형상으로 형성한다.
이와 같은 형상의 예로서, 평면의 경사가 중앙부로부터 외측으로 단계적으로 증대하는 형상(단면이 다각형 형상임) 및 아래로 볼록한 곡면 형상을 포함한다.
곡면 형상을 채용하는 경우, 곡면의 법선이 광의 입사면에 대해 수직 혹은 전하 축적 영역의 중심부를 관통하도록 형상을 설계한다. 예를 들어, 포물면이나 타원면을 채용한다.
상술한 종류 (2)의 반사면을, 반사막 자체로 형성하는 경우에는, 반사막을 주요부와 외측을 향하는 광을 반사시키기 위한 측벽부를 갖는 형상으로 형성한다.
측벽부는, 포토다이오드가 형성된 반도체층의 표면(광의 입사면)에 대해 수직인 방향을 따라 형성하는 것이 바람직하다. 그러나, 다소 (45도 이하) 경사져 있을 수 있다.
이하에서, 본 발명의 실시예의 고체 촬상 소자의 구조와 특허 문헌 1에 기재되어 있는 구조 사이의 비교에 기초하여, 본 발명의 실시예의 동작 및 효과를 설명한다.
특허 문헌 1에 기재되어 있는 구조와 같이, 전하 축적 영역 아래에 평탄한 반사막을 배치한 경우를, 도 21에 도시한다.
도 21에 도시한 바와 같이, 포토다이오드(PD)에 비스듬히 입사한 광은, 평탄 한 반사막(101)에 의해 반사되어, 포토다이오드(PD)의 외측으로 비스듬히 상방으로 빠져 나가는 방식으로 진행한다. 이에 의해, 수광 검출에서 손실을 발생시켜, 감도가 저하된다.
이에 대해, 본 발명의 실시예의 고체 촬상 소자의 구조의 경우를, 도 22a 및 도 22b에 도시한다.
도 22a에 도시하는 구조에서는, 반사막(51)이 포토다이오드(PD) 아래의 평탄부(51A)와, 포토다이오드(PD)의 외측(옆)의 측벽부(51B)를 갖고 있다.
평탄부(51A)는, 광의 입사면(실리콘층의 표면)에 대해 실질적으로 평행하게 형성되어 있다. 측벽부(51B)는, 광의 입사면(실리콘층의 표면)에 대해 실질적으로 수직으로 형성되어 있다.
이와 같은 구조에 의해, 포토다이오드(PD)에 비스듬히 입사한 광을 반사막(51)의 측벽부(51B)에서 반사시켜 포토다이오드(PD)의 중앙부로 향하게 할 수 있다.
도 22a는, 먼저 반사막(51)의 평탄부(51A)에서 반사되고 나서, 측벽부(51B)에 의해 반사되는 광을 도시하고 있다. 도면에 도시하지 않지만, 직접 측벽부(51B)에 비스듬히 입사하는 광도, 측벽부(51B)와 평탄부(51A)에서 각각 반사시켜, 포토다이오드(PD)의 중앙부로 향하게 할 수 있다.
도 22a에서는, 포토다이오드(PD)의 외측에 접하도록, 반사막(51)의 평탄부(51A) 및 측벽부(51B)가 형성되어 있다.
그러나, 본 발명의 실시예에서는, 반사막(51)의 평탄부(51A) 및 측벽부(51B) 가 포토다이오드(PD)로부터 다소 이격되어 있거나, 포토다이오드(PD)의 내부에 어느 정도 침입하고 있을 수 있다.
또한, 반사막(51)의 측벽부(51B)는 도 22a에 도시된 바와 같이 광의 입사면(실리콘층의 표면)에 대해 실질적으로 수직일 필요는 없지만, 입사면의 법선에 대해 어느 정도 (예를 들어 실리콘층의 표면에 수직인 방향에 대하여 45도 이하) 경사져 있을 수도 있다.
또한, 반사막의 측벽부 이외의 부분은, 도 22a의 평탄부(51A)와 같은 실리콘층의 표면에 대해 실질적으로 평행한 형상은 아니어도 되지만, 실리콘층의 표면에 대해 경사진 형상(예를 들어 V자 형상)이나, 곡면 형상(예를 들어 U자 형상)일 수도 있다.
또한, 도 22a의 반사막(51)과 동일한 형상을, 다소 두꺼운 층을 이용하여 형성하는 것도 가능하다. 그러나, 두꺼운 측벽부는 많은 공간을 차지하므로 화소의 미세화를 방해한다. 그리하여, 적어도 측벽부는 얇은 반사막으로 형성하는 것이 바람직하다. 또한, 반사막(51) 전체를 얇은 막으로 형성하면, 평탄부와 측벽부를 동시에 형성할 수 있는 이점을 갖는다.
도 22b에 도시하는 구조에서는, 포토다이오드(PD) 아래의 반사막(52)이 포토다이오드(PD) 측에 오목면(52A)을 갖고 있다.
이와 같은 구조에 의해, 포토다이오드(PD)에 비스듬히 입사한 광을, 반사막(52)의 오목면(52A)에서 반사시켜, 포토다이오드(PD)의 중앙부로 향하게 할 수 있다.
도 22b에 도시하는 바와 같이, 곡면의 곡률을 내측과 외측이 다르게 한 형상 이외에도, 오목면(52A)의 형상으로서 다양한 형상이 가능하다. 예를 들어 평면의 경사각을 외측을 향해서 단계적으로 증가하게 한 형상(단면 형상이 다각형), 회전 포물면이나 타원면 등의 균일한 곡면으로 이루어지는 형상이 가능하다.
도 22b에서는, 포토다이오드(PD)의 하단부에 접하도록, 반사막(52)의 오목면(52A)이 형성되어 있다.
그러나, 본 발명의 실시예에서는, 반사막(52)의 오목면(52A)이 포토다이오드(PD)로부터 다소 이격되어 있거나, 포토다이오드(PD)의 내부로 어느 정도 침입하고 있을 수도 있다.
이러한 방식으로, 본 발명의 실시예의 고체 촬상 소자에서는, 반사막의 형상을 선정함으로써, 입사면의 법선에 대해 경사진 방향을 따라 입사한 광도, 포토다이오드로 광전 변환되도록 할 수 있다.
아래에서, 도 23에 도시하는 바와 같이, 입사광의 광원이 초점 F에 대해 점 광원에 근사되는 경우를 생각한다.
이러한 근사에서는, 초점 F의 좌표가 (0, 0, f)이고, 반사막으로 형성되는 반사면(53)이 하기의 식으로 정해지는 회전 포물면이면, 반사광은 모두 입사면에 대해 수직인 방향, 혹은 전하 축적 영역의 중심을 향하여 진행한다.
z=(x2+y2)/(4a) (단, a≤f)
이는, 초점 F(0, 0, f)를 제공하는 회전 포물면의 식이, z=(x2+y2)/(4f)로 표현되므로, 이 회전 포물면의 곡률보다도 반사면(53)의 곡률을 크게 하면 전술한 상태가 얻어지기 때문이다.
반사막의 재료의 예로서는, 금속(금속 원소 또는 합금), 포토다이오드를 형성하는 반도체층(실리콘 등)에 대해 굴절률차를 갖는 절연체, 굴절률이 다른 2종류의 절연체로 구성된 박막(산화막 및 질화막)을 교대로 적층한 다층막(소위, 유전체 다층막)을 포함할 수 있다.
그러나, 다층막은 복잡한 형상으로 막 두께를 안정되게 형성하는 것이 어려우므로, 균일한 곡면 형상 및 단순한 오목면 형상에 적합하다.
어떠한 재료를 사용해도, 반사막에 의한 반사 대상인 파장의 광(예를 들어 적색광)에 대한 반사율이 비교적 높도록, 재료를 선정한다.
또한, 실리콘의 굴절률을 n1, 반사막의 굴절률을 n2로 정의하면, 반사면에 수직으로 입사한 광의 반사율 R은, 식 R={(n1-n2)/(n1+n2)}2로 나타내어진다. 그리하여, n2와 n1의 차분이 큰 것이 바람직하다.
적색 영역의 파장에 대한 실리콘의 굴절률 n1= 3.9 정도 (파장 620㎚)이다. 반사막으로서 실리콘 산화막을 사용한 경우에는 n2= 1.4(파장 620㎚)이므로, R=0.22(22%)이다.
반사막에 사용하는 금속으로서, 알루미늄을 사용한 경우에는, n2=1.3(파장 620㎚)이므로, R=0.25(25%)이다.
반사막에 사용하는 금속으로서, 구리를 사용한 경우에는, n2=0.47(파장 620 ㎚)이므로, R=0.62(62%)로 된다.
반사막에 사용하는 금속으로서, 금을 사용한 경우에는, n2=0.13(파장 620㎚)이므로, R=0.88(88%)로 된다.
반사막에 사용하는 금속으로서, 은을 사용한 경우에는, n2=0.27(파장 620㎚)이므로, R=0.76(76%)으로 된다.
반사막에 사용하는 금속으로서, 마그네슘을 사용한 경우에는, n2=0.48(파장 578.0886㎚)이므로, R=0.61(61%)로 된다.
반사막에 사용하는 금속으로서, 리튬을 사용한 경우에는, n2=0.22(파장 635.8974㎚)이므로, R=0.80(80%)으로 된다.
이하, 본 발명의 구체적인 실시 형태를 설명한다.
2. 본 발명의 제1 실시 형태의 구조 및 제조 방법
본 발명의 제1 실시 형태에 따른 고체 촬상 소자의 개략 구성도(단면도)를, 도 1의 (a) 및 도 1의 (b)에 도시한다. 도 1의 (a)는 화소 영역의 단면도이고, 도 1의 (b)는 주변 회로부의 단면도이다. 본 실시 형태는, 본 발명을 CMOS 센서(CMOS 고체 촬상 소자)에 적용한 경우이다.
도 1의 (a) 및 도 1의 (b)에 도시하는 바와 같이, 실리콘 기판(1), 산화 실리콘층(2), 및 실리콘층(3)의 순서로 적층되어 기체가 구성되고, 실리콘층(3)의 내부 및 실리콘층(3) 상에 화소나 주변 회로에 포함되는 포토다이오드, 트랜지스터 등이 형성되어 있다.
도 1의 (a)에 도시하는 화소 영역에서는, 수광부로서 기능하는 포토다이오드 에 포함되는 영역으로서, 실리콘층(3)의 내부에 N형의 전하 축적 영역(4)이 형성되어 있다. 이 전하 축적 영역(4) 위의 실리콘층(3)의 표면 부근에, P형(P+)의 홀 축적 영역(5)이 형성되어 있다. 이들 전하 축적 영역(4) 및 홀 축적 영역(5)에 의해, 소위 HAD(hole accumulated diode) 구조의 수광부가 형성되어 있다.
포토다이오드에 인접하여, 게이트 전극(13) 및 그 측벽의 측벽 절연층(15)으로 구성되는, 판독 게이트 전극이 형성되어 있다.
판독 게이트 전극을 가로질러, 포토다이오드와는 반대 측에 N형의 드레인 영역이 형성되어 있다. 이 드레인 영역(8)은, 포토다이오드로부터 판독한 전하를 저장하고, 전하량을 전압으로 변환하는, 소위 플로팅 디퓨전에 상당하는 것이다.
포토다이오드, 판독 게이트 전극 및 드레인 영역(8)을 둘러싸도록, 실리콘층(3) 내에 매립된 절연층(산화 실리콘층 등)을 사용하여, 소자 분리층(11)이 형성되어 있다.
포토다이오드에 대해 소자 분리층(11)에 의해 분리된 부분에, 리셋 트랜지스터나 증폭 트랜지스터 및 셀렉트 트랜지스터 등의, 각 화소에 제공된 트랜지스터가 배치된다.
이들 트랜지스터는, 예를 들어 도 1의 (a)의 우측 부분에 도시하는 바와 같이, 게이트 전극(14), 게이트 전극(14)의 측벽의 측벽 절연층(15), 게이트 절연막(12), 및 N형의 소스 및 드레인 영역(9)을 갖도록 구성된다. 즉, 그들 각각은 N형의 MOS 트랜지스터(NMOS 트랜지스터)로 구성된다.
도 1의 (b)에 도시하는 주변 회로 영역에서는, P형 웰 영역(6) 내에 N형의 소스 및 드레인 영역(9)이 형성된 NMOS 트랜지스터와, N형 웰 영역(7) 내에 P형의 소스 및 드레인 영역(10)이 형성된 PMOS 트랜지스터가 형성되어 있다. 이들 MOS 트랜지스터는, 각각 소자 분리층(11)으로 분리된 영역 내에 형성되어 있다. 각각의 MOS 트랜지스터에는, 게이트 전극(14)의 측벽에 측벽 절연층(15)이 형성되어 있다.
또한, 도 1의 (a) 및 도 1의 (b)의 각각의 MOS 트랜지스터에는, 좌우의 소스 및 드레인 영역(9, 10)의 내측(채널측)에, 소스 및 드레인 영역(9, 10)보다도 불순물 농도가 낮은 영역(소위 LDD 영역)(9L, 10L)이 형성되어 있다.
본 실시 형태에서는, 특히, 화소 영역의 포토다이오드의 일부로서 기능하는 전하 축적 영역(4) 아래에 반사막(16)이 형성되고, 이 반사막(16)의 상면, 즉 전하 축적 영역(4)에 가까운 면이 오목면이다.
이와 같이 반사막(16)의 상면이 오목면으로 되어 있기 때문에, 도 22b에 도시한 반사막(52)의 경우와 마찬가지로, 오목면에 의해 비스듬히 입사한 광을 반사하여, 전하 축적 영역(4)의 중앙부로 향하게 할 수 있다.
반사막(16)은, 전하 축적 영역(4) 아래에 연속해서 형성되어 있고, 반사막(16) 아래에는 절연층(17)이 배치된다.
반사막(16)의 재료로서는, 적색광의 반사율이 높은 금속(예를 들어, 금, 은, 구리 또는 마그네슘 등의 전술한 금속 재료)이나, 적색광에 대한 굴절률이 실리콘의 굴절률과 크게 차이나는 재료(실리콘 산화물 등)를 사용할 수 있다. 또한, 적 색광에 대해 높은 반사율을 갖도록 설계된 유전체 다층막도 사용할 수 있다.
또한, 도면에 도시하지 않지만, 필요에 따라서, 화소 영역의 포토다이오드 위에 컬러 필터나 층내 렌즈나 온 칩 렌즈를 형성하거나, 화소 영역의 트랜지스터나 주변 회로 영역 위에 배선층을 형성할 수도 있다.
본 실시 형태의 고체 촬상 소자는, 예를 들어 이하와 같이 하여 제조할 수 있다.
도 2에 도시하는 바와 같이, 실리콘 기판(21), 산화 실리콘층(22), 실리콘층(23)이 적층되어 이루어지는 SOI 기판(20)을 준비한다. 실리콘층(23)의 두께는, 예를 들어 2㎛로 한다.
다음에, SOI 기판(20)의 실리콘층(23)에 대해, 볼록부들 및 오목부들을 형성하는 가공을 행한다. 도 2의 파선으로 둘러싼 영역의 확대도를 도 3a 및 도 3b에 도시한다.
우선, 도 3a에 도시하는 바와 같이, 레지스트(24)를 패터닝하여, 테이퍼 형상의 하부(tapered hem)를 갖는 제1 마스크를 형성하고, 이 제1 마스크를 사용하여 실리콘층(23)의 가공을 행한다. 제1 마스크의 레지스트(24)의 패턴의 크기는, 예를 들어 한 변이 1.4㎛인 사각형으로 한다.
제1 마스크의 레지스트(24)를 제거한 후에, 도 3b에 도시하는 바와 같이, 레지스트(25)를 패터닝하여, 테이퍼 형상의 하부를 갖는 제2 마스크를 형성하여, 이 제2 마스크를 사용하여 실리콘층(23)의 가공을 행한다. 이러한 단계들에 의해, 도 3b에 도시하는 사다리꼴 형상(혹은, 도면에 도시하지 않지만, 원뿔 형상이나 포물 면 형상)의 오목부를 실리콘층(23)에 형성한다. 예를 들어, 실리콘층(23)의 오목부의 가장 깊은 부분의 깊이는, 약 200㎚이다.
제2 마스크로서의 레지스트(25)를 제거한다.
다음에, 실리콘층(23)의 표면을 세정한다.
그 후, 도 4의 확대 단면도에 도시하는 바와 같이, 실리콘층(23)의 표면에 반사막(26)을 형성한다. 반사막(26)의 두께는, 예를 들어 20㎚이다.
이 반사막(26)으로서는, 예를 들어, 금속막, 열 산화막 또는 유전체 다층막 을 사용할 수 있다.
반사막(26)은 이하와 같이 형성될 수도 있다. 구체적으로, 열 산화막을 형성한 후에 희불산(dilute hydrofluoric acid)으로 열 산화막을 박리하여, 실리콘층(23)의 코너를 라운딩한다. 그 후에, 다시 열 산화막을 형성하여 이 열 산화막을 반사막(26)으로 사용한다.
반사막(26)의 형성 후에, 도 5의 확대 단면도에 도시하는 바와 같이, 반사막(26) 상에 절연층(27)을 형성한다. 예를 들어, 감압 CVD법(low-pressure chemical vapor deposition)에 의해, TEOS(테트라에톡시실란)층을 300㎚의 두께로 형성한다.
그 후, CMP법(chemical mechanical polishing) 등에 의해, 도 5에 도시하는 바와 같이, 절연층(27)의 표면을 평탄화한다.
다음에, 도 6의 확대 단면도에 도시하는 바와 같이, 평탄화된 절연층(27) 상에 형성한 레지스트(28)를, 실리콘층(23)의 볼록부 위의 부분이 남도록 패터닝하 여, 마스크를 형성한다. 이 마스크를 사용하여, 포토다이오드가 주위에 형성되는 영역의 절연층(27) 및 반사막(26)을 제외한 절연층(27) 및 반사막(26)을 에칭으로 제거한다.
이러한 제거에 의해, 실리콘층(23)이 노출되는 동시에, 포토다이오드가 주위에 형성되는 영역에 남도록, 실리콘층(23)의 오목부 위에서 반사막(26)이 분할되어, 반사막(26)이 실리콘층(23)의 오목부 사이의 볼록부를 포함하도록 남겨진다. 남은 반사막(26)은, 도 6에 도시하는 바와 같이, 위로 볼록한 형상을 갖는다.
주변 회로 영역이나 화소 영역의 트랜지스터 부분에서는, 반사막(26)이 불필요하므로, 이 단계에서 반사막(26)을 제거한다.
다음에, 도 7의 확대 단면도에 도시하는 바와 같이, 실리콘층(23)의 노출된 면으로부터 실리콘을 예를 들어 500㎚ 두께만큼 에피택셜 성장시킨다. 이로써, 반사막(26) 및 절연층(27)을 덮도록 실리콘 에피택셜층(29)을 형성한다
이 단계에서, 절연층(27) 위에 쇄선으로 나타내는 바와 같이, 성장한 실리콘층(29)의 이음매에 의한 결함이 발생한다. 그러나, 이러한 결함 부분은 전하 축적 영역(4)에는 사용하지 않으므로, 특별한 문제가 되지 않는다.
다음에, 도 8의 확대 단면도에 도시하는 바와 같이, 실리콘 에피택셜층(29)의 표면에 예를 들어 100㎚의 두께를 갖는 열 산화막(30)을 형성한다.
이후의 공정은, 도 2의 파선 영역을 확대하지 않는, 도 2의 축척과 동일한 축척의 단면도로 도시한다.
도 9의 우측에 도시하는 바와 같이, 실리콘 기판(1) 상에 산화 실리콘층(열 산화막 등)(2)이 형성된 기체를 준비한다. 또한, 도 8의 단계까지의 가공을 통해 형성한 다층체(multilayer body)를, 도 9의 좌측에 도시한다.
도 9의 좌측에 도시하는 다층체를 상하 반전시켜, 다층체의 열 산화막(30)을 우측의 기체의 산화 실리콘층(2)에, 플라즈마 접착 등에 의해 접착시킨다.
이러한 접착 후에 얻어진 상태를, 도 10에 도시한다. 도 10에 도시하는 바와 같이, 다층체의 상하를 반전시키기 때문에, 반사막(26)이 아래로 볼록한 형상을 갖고, 반사막(26)의 상면이 오목면이 된다.
접착 방법은 플라즈마 접착에 한하지 않지만, 후속의 열처리 단계에 대해 충분한 접착 내구성(bonding endurance)을 보장할 수 있는 방법을 채용하는 것이 바람직하다.
다음에, SOI 기판(20)의 실리콘 기판(21) 및 산화 실리콘층(22)을 제거하여, 도 11에 도시하는 바와 같이, 실리콘층(23)을 노출시킨다. 예를 들어, 그라인더 및 화학적 기계적 연마법에 의해 실리콘 기판(21)을 연마한 후에, 희불산 처리에 의해 산화 실리콘층(22)을 제거한다.
실리콘층(23) 및 실리콘 에피택셜층(29)이, 도 1의 (a) 및 도 1의 (b)에 도시한 실리콘층(3)으로서 기능한다. 반사막(26)은 도 1의 (a)의 반사막(16)으로서 기능하고, 절연층(27)은 도 1의 (a)의 절연층(17)으로서 기능한다.
다음에, 도면에 도시하지 않지만, 실리콘층(23)에 소자 분리층(11)용 오목부들을 형성하고, 오목부를 채우도록 예를 들어 산화 실리콘층을 형성하여, 소자 분리층(11)을 얻는다.
그 후, 실리콘층(23)의 반사막(26)(16) 위의 영역에, 이온 주입에 의해 전하 축적 영역(4) 및 홀 축적 영역(5)을 형성하여, HAD 구조의 포토다이오드를 형성한다.
또한, 트랜지스터를 형성하는 영역에, 이온 주입에 의해 P형 웰 영역(6) 및 N형 웰 영역(7)을 형성한다.
계속해서, 실리콘층(23)(3)의 내부와 위에, 트랜지스터 등의 회로 소자의 각 부품을 형성한다. 실리콘층(23)(3) 상에 도 1의 (a)의 게이트 절연막(12)을 개재하여, 게이트 전극(13, 14)을 형성하고, 실리콘층(23)(3)의 내부에 LDD 영역(9L, 10L)을 형성한다.
또한, 게이트 전극(13, 14)의 측벽에 측벽 절연층(15)을 형성하고, 실리콘층(23)(3)의 내부에 MOS 트랜지스터의 소스 및 드레인 영역(9, 10)을 형성한다.
이러한 단계들에 의해, 도 1의 (a) 및 도 1의 (b)에 도시한 구조를 형성할 수 있다.
필요에 따라서, 그 후에, 층내 렌즈(inner-layer lens), 컬러 필터, 온 칩 렌즈(on-chip lens), 배선층 등을 형성하는 단계를 행한다.
이와 같이 하여, 본 실시 형태의 고체 촬상 소자를 형성할 수 있다.
상술한 제조 방법에서는, 반사막(26)(16)을 형성한 실리콘층(23)을 사용하여, 포토다이오드의 전하 축적 영역(4) 및 홀 축적 영역(5)을 형성하고 있다. 이에 의해, 전하 축적 영역(4) 및 홀 축적 영역(5)의 전위를 형성하는 이온 주입의 에너지를, 1.5MeV 이하로 억제하는 것이 가능해진다.
도 3a 및 도 3b의 단계에서는, 제1 마스크로서의 레지스트(24)와, 제2 마스크로서의 레지스트(25)를 서로 별개로 준비하였다. 그러나, 이들이 동일한 레지스트이고 동일한 마스크로서 사용되는 경우에도, 실리콘층(23) 내에 오목부들을 형성하는 것이 가능하다.
도 3a 및 도 3b에 도시한 바와 같이, 서로 별개로 마스크를 형성하는 것이, 형성 가능한 오목부의 형상의 범위를 넓게 할 수 있다.
상술한 제조 방법에서는, 기체를 새롭게 준비하여 접착을 행하였다. 그러나, 접착을 행하지 않고 제조하는 것도 가능하다. 그 제조 방법을, 도 12a 내지 도 12e를 참조하여 이하에서 설명한다.
단결정 실리콘층(예를 들어 실리콘 기판, 실리콘 기판상의 실리콘 에피택셜층, SOI 기판의 단결정 실리콘층)을 준비한다.
우선, 도면에 도시하지 않지만 이 실리콘층에, 레지스트 패턴을 마스크로서 이용한 가공을 통해 실리콘층의 표면에 대해 실질적으로 수직이고, 저면으로서 오목면인 형상을 갖는 구멍을 형성한다.
그 후, 도 12a에 도시하는 바와 같이, 이 구멍을 형성한 실리콘층(31) 상에 스퍼터링 등의 이방성 성막법에 의해 반사막(32)을 형성한다. 이러한 단계에 의해, 실리콘층(31)의, 평탄부의 표면 및 구멍의 표면에 반사막(32)이 형성된다. 이방성 성막법에 의해 반사막(32)을 증착하고 있으므로, 실리콘층의 표면에 대해 실질적으로 수직인 구멍의 측벽에는 반사막(32)이 거의 증착되지 않는다.
반사막(32)으로서는, 금속막 등을 사용할 수 있다.
이 성막 방법에서는, 다층막을 균일하게 형성하는 것이 어렵다. 따라서, 이러한 유전체 다층막에는 적합하지 않다. 반사막으로서 유전체 다층막을 형성하는 경우에는, 상술한 도 2 내지 도 11에 나타낸 제조 방법을 채용하는 것이 바람직하다.
다음에, 도 12b에 도시하는 바와 같이, 실리콘층(31)의 구멍을 채우도록 전면에 걸쳐 실리콘층(단결정 실리콘층이 아닌, 비정질 실리콘층 또는 다결정 실리콘층)(33)을 형성한다. 예를 들어, CVD법에 의해 비정질 실리콘층을 형성한다. 그 결과, 구멍의 내부에, 실리콘층(31)과 실리콘층(33) 사이에 반사막(32)이 매립된다.
다음에, CMP법 또는 에치백에 의해, 실리콘층(31)의 평탄면 상의, 반사막(32) 및 실리콘층(33)을 제거한다. 이러한 제거에 의해, 도 12c에 도시하는 바와 같이, 실리콘층(31)의 구멍 내에만, 반사막(32) 및 실리콘층(33)이 남는다.
다음에, 실리콘층(33)이 매립된 구멍의 주위의 영역에, 실리콘의 이온 주입(34)을 행한다. 예를 들어, 에너지는 2.5MeV로 설정하고, 도즈량을 1×1015/㎠로 설정한다.
그 결과, 도 12d에 도시하는 바와 같이, 이온 주입(34)이 행해진 실리콘층(31) 및 실리콘층(33)이 비정질 실리콘층(35)이 된다.
그 후, 레이저 어닐링에 의해 재결정화시킨다. 이에 의해, 비정질 실리콘층(35)이 결정화되고, 도 12d에 남아 있는 실리콘층(33)도 결정화된다.
이와 같이 하여, 도 12e에 도시하는 바와 같이, 반사막(32) 부분을 제외하고 결정화된 실리콘층(36)으로서, 반사막(32)을 개재하도록 결정질의 실리콘층이 형성된다. 도 12e의 실리콘층(36)을 도 1의 (a) 및 도 1의 (b)의 실리콘층(3)으로서 사용하여, 반사막(32)이 도 1의 (a)의 반사막(16)으로 사용된다. 이 제조 방법의 경우에는, 도 1의 (a)의 절연층(17)은 형성되지 않고, 반사막(16) 하면에 실리콘층(3)이 접하여 형성된다.
다음에, 도면에 도시하지 않지만, 실리콘층(3)에 소자 분리층(11)용 오목부들을 형성하고, 오목부들을 채우도록 예를 들어 산화 실리콘층을 형성하여, 소자 분리층(11)을 얻는다.
그 후, 실리콘층(36)(3)의 반사막(32)(16) 위의 영역에, 이온 주입에 의해, 전하 축적 영역(4) 및 홀 축적 영역(5)을 형성하여, HAD 구조를 갖는 포토다이오드를 형성한다.
또한, 트랜지스터를 형성하는 영역에, 이온 주입에 의해, P형 웰 영역(6) 및 N형 웰 영역(7)을 형성한다.
계속해서, 실리콘층(36)(3)의 내부 및 위에 트랜지스터 등의 회로 소자의 각 부품을 형성한다. 이로써, 도 1의 (a) 및 도 1의 (b)에 도시한 구조를 형성할 수 있다.
필요에 따라서, 그 후에, 층내 렌즈, 컬러 필터, 온 칩 렌즈 등을 형성하는 단계를 행한다.
이와 같이 하여, 본 실시 형태의 고체 촬상 소자를 형성할 수 있다.
상술한 제조 방법에서는, 반사막(32)(16)을 형성한 실리콘층(36)(3)을 사용하여, 포토다이오드의 전하 축적 영역(4) 및 홀 축적 영역(5)을 형성하고 있다. 이에 의해, 전하 축적 영역(4) 및 홀 축적 영역(5)의 전위를 형성하는 이온 주입의 에너지를 1.5MeV 이하로 억제하는 것이 가능해진다.
어떠한 제조 방법에 의해서도, 화소 영역의 전하 축적 영역(4) 아래에, 반사막을 용이하게 형성할 수 있다.
상술한 본 실시 형태의 고체 촬상 소자의 구조에서는, 전하 축적 영역(4) 아래에 반사막(16)이 제공되고, 반사막(16)의 전하 축적 영역(4)에 가까운 면(상면)이 오목면이다. 그로 인해, 도 22b에 도시한 반사막(52)의 경우와 마찬가지로, 오목면에 의해 비스듬히 입사한 광을 반사하여, 전하 축적 영역(4)의 중앙부로 향하게 할 수 있다.
이러한 특징에 의해, 반사막(16)에 의해 전하 축적 영역을 투과한 광(예를 들어, 적색광)을 전하 축적 영역(4)의 중앙부에 집속시킬 수 있어, 감도를 향상시키는 것이 가능해진다.
또한, 실리콘층(3)의 표면에 대해 비스듬히 입사한 광도, 반사시켜 전하 축적 영역(4)에 집속시키는 것이 가능해져, 인접 화소에 광이 침입하여 혼색을 발생시키는 것을 억제하는 것이 가능해진다.
또한, 실리콘층(3)에 전하 축적 영역(4)을 깊게 형성할 필요가 없어지고, 높은 에너지로 이온 주입을 행할 필요가 없어진다.
따라서, 화소의 미세화가 진행되어도, 이온 주입 마스크로서의 레지스트의 어스펙트비가 높아지지 않고, 레지스트 마스크의 파손이 거의 발생하지 않는다. 이것은 마스크의 가공을 용이하게 하여 제조 수율을 향상시킬 수 있다.
또한, 높은 에너지로 이온 주입하기 위한 특별한 장치를 사용하지 않아도 되게 되고, 처리 단계의 수를 삭감하는 것도 가능해진다.
따라서, 화소의 미세화가 진행되어도, 감도가 높고, 양호한 화질의 화상이 달성되는 고체 촬상 소자를 실현할 수 있다. 그리고, 이러한 고체 촬상 소자를 안정되게 제조하는 것이 가능해진다.
반사막(16)으로서 금속막을 채용하는 경우에, 제조시의 열처리 단계에서 확산에 의해 실리콘층(3)의 전하 축적 영역(4)으로 되는 부분에 금속이 들어가는 현상이나, 실리콘층(3)과 금속 사이의 반응에 의해 실리사이드화가 일어나는 현상이 문제가 되는 경우가 자주 있다.
그와 같은 금속을 사용하는 경우에는, 도면에 도시하지 않지만, 반사막(16)과 실리콘층(3) 사이에, 확산 및 실리사이드화에 대한 배리어로서 기능하는 절연막을 형성할 수도 있다.
배리어로서 기능하는 절연막을 형성하는 경우에는, 예를 들어 도 2 내지 도 11에 나타낸 제조 방법에 있어서, 도 4의 반사막(26)을 형성하는 단계 전에, 실리콘층(23)의 표면에 배리어로서 기능하는 절연막을 형성하고, 그 절연막 위에 반사막(26)을 형성한다. 또한, 실리콘층(23)의 표면을 열 산화하는 것을 통해, 배리어로서 기능하는 절연막을 형성하는 것도 가능하다.
3. 본 발명의 제2 실시 형태의 구조 및 제조 방법
본 발명의 제2 실시 형태에 따른 고체 촬상 소자의 개략 구성도(단면도)를, 도 13에 도시한다. 본 실시 형태도, 본 발명을 CMOS 센서(CMOS 고체 촬상 소자)에 적용한 경우이다.
도 13에 도시하는 바와 같이, 실리콘 기판(41), 절연층(42) 및 실리콘층(45)의 순서로 적층되어, 기체가 구성되어 있다.
그리고, 수광부로서, 실리콘층(45)의 내부에 포토다이오드(46)가 형성되어 있다.
이 포토다이오드(46)에 인접하여, 게이트 전극(48) 및 그 측벽의 측벽 절연층(49)으로 구성된 판독 게이트 전극이 형성되어 있다.
실리콘층(45)과 판독 게이트 전극 사이에는, 얇은 게이트 절연막(47)이 형성되어 있다.
수광부로서의 포토다이오드(46)는, 도면에 도시하지 않지만, 도 1의 (a)에 도시한 전하 축적 영역(4) 및 홀 축적 영역(5)이 형성되어 있다.
또한, 도면에 도시하지 않은 다른 부분에는, 도 1의 (a) 및 도 1의 (b)에 도시하는 MOS 트랜지스터 및 판독용 드레인 영역과 같은, 각종 MOS 트랜지스터 및 판독용 드레인 영역이 형성되어 있다.
본 실시 형태는, 도 22a에서 설명한 반사막(51)(51A, 51B)과 마찬가지로, 반사막(43)이 포토다이오드(46) 아래에 평탄부(43A)와, 포토다이오드(46)의 외측에 측벽부(43B)를 갖고 있는 구조를 갖는다.
이러한 방식으로 반사막(43)이 포토다이오드(46)의 외측에 측벽부(43B)를 갖 고 있기 때문에, 도 22a에 도시한 반사막(51)의 경우와 마찬가지로, 측벽부(43B)에 의해 비스듬히 입사한 광을 반사하여, 포토다이오드의 중앙부로 향하게 할 수 있다.
반사막(43)의 재료로서는, 적색광에 대한 반사율이 높은 금속(예를 들어, 금, 은, 구리, 마그네슘 등의 상술한 금속 재료)이나, 적색광에 대한 굴절률이 실리콘의 굴절률과 큰 차를 갖는 재료(실리콘 산화물 등)을 사용할 수 있다.
포토다이오드(46)와 반사막(43) 사이에는 절연막(44)이 형성되어 있다. 이 절연막(44)은, 제조시에, 확산 및 실리사이드화에 대한 배리어로서 기능한다.
도면에 도시하지 않지만, 필요에 따라서, 화소 영역의 포토다이오드(46) 위에 컬러 필터나 층내 렌즈 및 온 칩 렌즈를 형성하거나, 화소 영역의 트랜지스터 및 주변 회로 영역 위에 배선층을 형성할 수도 있다.
본 실시 형태의 고체 촬상 소자는, 예를 들어 이하와 같은 방식으로 제조할 수 있다.
도 14에 도시하는 바와 같이, 도 2와 같은 SOI 기판(20)을 준비하여, SOI 기판(20)의 실리콘층(23)을 가공하여, 이후에 포토다이오드(46)로 되는 영역의 단부에 홈(23A)을 형성한다.
다음에, 도 15를 참조하여, 우선, 실리콘층(23)의 표면에, 배리어가 되는 절연막(44)을 홈(23A)의 두께보다도 충분히 얇게 형성한다. 예를 들어, CVD법에 의해, 질화 실리콘 막을 50㎚의 두께로 형성한다.
또한, 홈(23A)의 내부를 채우도록 전면에 걸쳐 반사막(43)을 형성한다. 이 반사막(43)으로서는 금속막이 사용될 수 있다.
이 단계의 결과로서, 반사막(43)은, 표면에 있고 실리콘층(23)의 표면에 대해 실질적으로 평행한 부분과, 홈(23A)의 내부에 있고 실리콘층(23)의 표면에 대해 실질적으로 수직인 부분을 갖는다.
반사막(43)을 산화막이나 질화막을 이용함으로써 형성하는 경우에는, 후술하는 바와 같이 단계를 변경한다.
다음에, 도 16에 도시하는 바와 같이, 레지스트(61)를 패터닝하여, 마스크를 형성하고, 이 마스크를 사용하여, 포토다이오드가 형성되는 영역 주위의 반사막(43)을 제외한 반사막(43)을 에칭으로 제거한다.
이러한 제거에 의해, 포토다이오드가 형성되는 영역 주위에 남도록, 홈들(23A) 사이의 부분에서 반사막(43)이 분할된다. 또한, 반사막(43)이 홈 내의 부분으로서의 측벽부와, 홈 내의 부분 이외의 부분으로서의 평탄부를 갖는 형상으로 된다. 반사막(43)의 측벽부는 홈을 따라 아래로 연장한다.
주변 회로 영역 및 화소 영역의 트랜지스터의 부분에서는, 반사막(43)이 불필요하므로, 이 단계에서 반사막(43)을 제거한다.
다음에, 도 17에 도시하는 바와 같이, 표면을 덮는 절연층(42)을 형성한다. 예를 들어, CVD법 등에 의해 질화 실리콘층을 형성한다. 이 절연층(42)은 반사막(43)보다도 충분히 두껍게 형성한다.
또한, 이후의 접착 공정에서의 보이드(void)의 발생을 억제하기 위해, 절연층(42)을 형성한 후에, 화학적 기계적 연마 등의 표면 평탄화 처리를 행할 수도 있 다.
다음에, 도 18에 도시하는 바와 같이, 실리콘 기판(41) 상에 도 17의 단계까지의 가공을 통해 형성한 다층체를 상하 반전시켜, 플라즈마 접착 등에 의해 접착한다. 접착 방법은, 플라즈마 접착에 한하지 않지만, 후속의 열처리 공정에 대한 접착 내구성을 보증할 수 있는 방법을 채용하는 것이 바람직하다.
다층체의 실리콘층(23)이, 도 13의 실리콘층(45)으로서 기능한다. 다층체의 상하를 반전시킴으로써, 반사막(43)의 측벽부가 위로 연장한다.
다음에, SOI 기판(20)의 실리콘 기판(21) 및 산화 실리콘층(22)을 제거하여, 도 19에 도시하는 바와 같이, 실리콘층(45)을 노출시킨다. 예를 들어, 그라인더 및 화학적 기계적 연마법에 의해 실리콘 기판(21)을 연마한 후에, 희불산 처리에 의해 산화 실리콘층(22)을 제거한다.
다음에, 도 20에 도시하는 바와 같이, 실리콘층(45)의 반사막(43)의 평탄부(43A) 위의 부분에, 이온 주입에 의해, 전하 축적 영역 및 홀 축적 영역을 형성하여, 각각 HAD 구조를 갖는 포토다이오드(46)를 형성한다. 또한, 실리콘층(45)의 상에 게이트 절연막(47)을 개재하여, 게이트 전극(48) 및 측벽 절연층(49)을 형성한다.
계속해서, 실리콘층(45)의 내부 및 위에 트랜지스터 등의 회로 소자의 각 부품을 형성한다. 이에 의해, 도 13에 도시한 구조를 형성할 수 있다.
필요에 따라서, 그 후에, 층내 렌즈, 컬러 필터, 온 칩 렌즈, 배선층 등을 형성하는 공정을 행한다.
이러한 방식으로, 본 실시 형태의 고체 촬상 소자를 형성할 수 있다.
산화막이나 질화막을 반사막(43)으로 하는 경우에는, 배리어로서 기능하는 절연막(44)은 불필요하다. 이러한 경우에는, 도 15의 단계에 있어서, 홈(23A)을 채우도록 실리콘층(23) 바로 위에 반사막(43)을 형성한다. 이 경우, 그 후의 단계는, 도 16 내지 도 20에 도시한 단계와 마찬가지로 실행할 수 있다.
도 16에 도시한 단계에서, 남은 반사막(43)이 각각 그 후 형성하는 포토다이오드(46) 중 하나에 1대 1로 대응하도록, 즉 화소마다 반사막(43)을 남기도록 반사막(43)을 분할하였다.
그러나, 반사막(43)은 이러한 공정에서 화소마다 남도록 분할할 필요가 없고, 서로 인접하는 몇 가지의 화소로 반사막(43)이 연속될 수도 있다. 분할 방식은 적어도 포토다이오드가 형성되는 영역 주위에 반사막(43)이 남는 임의의 방식일 수 있다.
그러나, 화소 영역에는, 포토다이오드의 이온 주입의 마스크의 위치를 맞추기 위해, 얼라인먼트 마크를 형성할 필요가 있다. 그로 인해, 최소한 얼라인먼트 마크를 형성하는 부분에서는, 반사막(43)을 제거한다.
상술한 본 실시 형태의 고체 촬상 소자의 구조에서, 포토다이오드(46) 아래의 반사막(43)은 포토다이오드(46) 아래의 평탄부(43A)와 포토다이오드(46)의 외측의 측벽부(43B)를 갖고 있다. 그로 인해, 도 22a에 도시한 반사막(51)의 경우와 마찬가지로, 반사막(43)의 측벽부(43B)에 의해, 비스듬히 입사한 광을 반사하여, 전하 축적 영역(4)의 중앙부로 향하게 할 수 있다.
이러한 특징에 의해, 포토다이오드(46)의 전하 축적 영역을 투과한 광(예를 들어, 적색광)을 반사막(43)에 의해 전하 축적 영역의 중앙부에 집속시킬 수 있어, 감도를 향상시키는 것이 가능해진다.
또한, 실리콘층(45)의 표면에 대해 비스듬히 입사한 광도, 반사시켜 전하 축적 영역에 집속시키는 것이 가능해져, 인접 화소에 광이 들어가 혼색을 발생시키는 것을 억제하는 것이 가능해진다.
또한, 실리콘층(45) 내에 전하 축적 영역을 깊게 형성할 필요가 없어져, 높은 에너지로 이온 주입을 행할 필요가 없어진다.
따라서, 화소의 미세화가 진행되어도, 이온 주입 마스크로서의 레지스트의 어스펙트비가 높아지지 않고, 레지스트 마스크의 파손이 거의 발생하지 않게 된다. 이것은 마스크의 가공을 용이하게 하여, 제조 수율을 향상시킬 수 있다.
또한, 높은 에너지로 이온 주입하기 위한 특별한 장치를 사용할 필요가 없어지고, 단계의 수를 삭감하는 것도 가능해진다.
따라서, 화소의 미세화가 진행되어도, 감도가 높고, 양호한 화질의 화상을 달성할 수 있는 고체 촬상 소자를 실현할 수 있다. 또한, 이 고체 촬상 소자를 안정되게 제조하는 것이 가능해진다.
4. 본 발명의 변형예 및 그 밖의 구조
도 13에 도시한 실시 형태의 구조에서, 반사막(43)으로서 유전체 다층막을 채용하는 것도 가능할 것이다.
그러나, 본 실시 형태에서는 도 15에 도시한 바와 같이 홈(23A)을 채우도록 반사막(43)을 형성한다. 따라서, 화소 크기가 클 때에는 유전체 다층막을 채용하는 것이 가능하지만, 화소의 미세화가 진행될수록, 유전체 다층막을 이용하여 반사막(43)을 형성하는 것이 어려워진다.
도 14 내지 도 20에 도시한 제조 단계를 적용함으로써, 상술한 특허 문헌 1에 기재된 바와 같은 평탄한 반사막[도 21에 도시한 반사막(101)]도 용이하게 형성할 수 있다.
구체적으로, 이하와 같은 방식으로, 고체 촬상 소자를 제조한다.
우선, 도 14에 도시한 단계에서 실리콘층(23)에 홈을 형성하지 않고, 도 15에 도시한 단계에서 실리콘층(23) 상에 절연막(44)과 반사막(43)을 순차적으로 증착한다.
이어서, 레지스트(61)로 형성되는 마스크를 이용하여 에칭함으로써, 반사막(43)을 분할한다.
또한, 분할한 반사막(43) 상에 절연층(42)을 형성하고, 절연층(42)을 실리콘 기판(41)에 접착한다.
그 후, 반사막(43) 위에 포토다이오드의 전하 축적 영역 및 홀 축적 영역을 형성한다.
이 경우, 실리콘층에 홈을 형성하지 않으므로, 반사막 아래의 실리콘층으로서, 도 14의 SOI 기판을 사용하는 대신에, 실리콘 기판을 직접 사용하는 것도 가능하다.
상술한 각 실시 형태에서는, 모두 반사막을 형성하여, 깊은 부분에 도달하는 광을 반사시키는 반사면을 얻는다.
그러나, 본 발명의 실시예는 비교적 얇은 반사막에 한정되지 않는다. 다소 두꺼운 층을 형성하고, 그 층의 표면에 의해 반사면을 얻을 수 있다. 예를 들어, 산화 실리콘이나 질화 실리콘 등의 절연체의 층을, 그 표면이 오목면으로 되도록 형성하고, 이 오목면을 반사면으로서 이용할 수 있다.
상술한 실시 형태는, 본 발명을 CMOS 고체 촬상 소자에로의 적용한 경우이다. 그러나, CCD 고체 촬상 소자 등의 다른 구성의 고체 촬상 소자에도 마찬가지로 본 발명의 실시예를 적용할 수 있다.
CCD 고체 촬상 소자에 있어서도, 수광부로서 기능하는 포토다이오드의 전하 축적 영역의 내부 또는 아래에 반사막을 제공함으로써, 반사막에 의해 적색광을 반사시켜 적색광에 대한 감도를 향상시킬 수 있다.
상술한 각 실시 형태에서는, 포토다이오드를 형성하는 반도체층을 실리콘층으로서 채용하고 있었다. 그러나, 다른 반도체층(예를 들어, Ge층이나 화합물 반도체층)에 포토다이오드를 형성하여 얻어진 고체 촬상 소자에도 본 발명의 실시예를 적용하는 것이 가능하다.
본 발명의 실시예들을, 적외광을 포토다이오드의 전하 축적 영역에 의해 수광 및 검출하는 고체 촬상 소자에도 적용할 수 있다. 이 경우, 반사면에 있어서의 적외광에 대해 충분히 높은 반사율을 갖도록, 반사면을 구성하는 재료(반사막 등)를 선정한다.
본 발명의 실시예를 적용함으로써, 포토다이오드를 투과한 적외광을 반사면 에 의해 반사시켜, 포토다이오드의 중앙부로 복귀시켜, 적외광에 대한 감도를 향상시킬 수 있다.
본 발명은, 상술한 실시 형태에 한정되는 것은 아니며, 본 발명의 요지를 일탈하지 않는 범위에서 다른 여러 가지 구성을 채용할 수 있다.
본 출원은 일본 특허청에 2008년 8월 26일자로 출원된 일본 우선권 특허 출원 JP 2008-217255호에 개시된 대상과 관련된 대상을 포함하며, 그 전체 내용은 본 명세서에 참조로서 포함된다.
도 1의 (a) 및 도 1의 (b)는 본 발명의 제1 실시 형태에 따른 고체 촬상 소자의 개략 구성도(단면도).
도 2는 도 1의 (a) 및 도 1의 (b)의 고체 촬상 소자의 제조 방법을 나타내는 제조 공정도.
도 3a 및 도 3b는 도 1의 (a) 및 도 1의 (b)의 고체 촬상 소자의 제조 방법을 나타내는 제조 공정도.
도 4는 도 1의 (a) 및 도 1의 (b)의 고체 촬상 소자의 제조 방법을 나타내는 제조 공정도.
도 5는 도 1의 (a) 및 도 1의 (b)의 고체 촬상 소자의 제조 방법을 나타내는 제조 공정도.
도 6은 도 1의 (a) 및 도 1의 (b)의 고체 촬상 소자의 제조 방법을 나타내는 제조 공정도.
도 7은 도 1의 (a) 및 도 1의 (b)의 고체 촬상 소자의 제조 방법을 나타내는 제조 공정도.
도 8은 도 1의 (a) 및 도 1의 (b)의 고체 촬상 소자의 제조 방법을 나타내는 제조 공정도.
도 9는 도 1의 (a) 및 도 1의 (b)의 고체 촬상 소자의 제조 방법을 나타내는 제조 공정도.
도 10은 도 1의 (a) 및 도 1의 (b)의 고체 촬상 소자의 제조 방법을 나타내 는 제조 공정도.
도 11은 도 1의 (a) 및 도 1의 (b)의 고체 촬상 소자의 제조 방법을 나타내는 제조 공정도.
도 12a 내지 도 12e는 도 1의 (a) 및 도 1의 (b)의 고체 촬상 소자의 다른 제조 방법을 나타내는 제조 공정도.
도 13은 본 발명의 제2 실시 형태에 따른 고체 촬상 소자의 개략 구성도(단면도).
도 14는 도 13의 고체 촬상 소자의 제조 방법을 나타내는 제조 공정도.
도 15는 도 13의 고체 촬상 소자의 제조 방법을 나타내는 제조 공정도.
도 16은 도 13의 고체 촬상 소자의 제조 방법을 나타내는 제조 공정도.
도 17은 도 13의 고체 촬상 소자의 제조 방법을 나타내는 제조 공정도.
도 18은 도 13의 고체 촬상 소자의 제조 방법을 나타내는 제조 공정도.
도 19는 도 13의 고체 촬상 소자의 제조 방법을 나타내는 제조 공정도.
도 20은 도 13의 고체 촬상 소자의 제조 방법을 나타내는 제조 공정도.
도 21은 반사막이 평탄한 경우의 반사광을 도시하는 도면.
도 22a는 반사막이 측벽부를 갖는 경우의 반사광을 도시하는 도면.
도 22b는 반사막이 오목면을 갖는 경우의 반사광을 도시하는 도면.
도 23은 반사막의 오목면, 반사광과 그 초점 사이의 관계를 나타내는 도면.
<도면의 주요 부분에 대한 부호의 설명>
1, 21, 41 : 실리콘 기판
3, 23, 31, 45 : 실리콘층
4 : 전하 축적 영역
5 : 홀 축적 영역
8 : 드레인 영역
9, 10 : 소스 및 드레인 영역
11 : 소자 분리층
13, 14, 48 : 게이트 전극
15, 49 : 측벽 절연층
16, 26, 32, 43, 51, 52 : 반사막
17, 27 : 절연층
20 : SOI 기판
24, 25, 28, 61 : 레지스트
29 : 실리콘 에피택셜층
30 : 열 산화막
34 : 이온 주입
35 : 비정질 실리콘층
36 : 실리콘층
44 : 절연막
46 : PD 포토다이오드
51A : 평탄부
51B : 측벽부
52A : 오목면

Claims (9)

  1. 반도체층;
    상기 반도체층의 내부에 형성되고, 포토다이오드의 일부로서 기능하도록 구성되는 전하 축적 영역; 및
    상기 전하 축적 영역의 내부 또는 아래에 배치되고, 상기 전하 축적 영역을 투과한 광을 반사하여 상기 전하 축적 영역의 중앙부로 향하게 하도록 형성되도록 구성된 반사면을 포함하는 고체 촬상 소자.
  2. 제1항에 있어서, 상기 반사면이 반사막으로 형성되는 고체 촬상 소자.
  3. 제1항에 있어서, 상기 반사면의 전하 축적 영역측이 오목면인 고체 촬상 소자.
  4. 제2항에 있어서, 상기 반사막이 상기 반도체층 상에 비스듬히 입사한 광을 반사하여 상기 전하 축적 영역의 중앙부로 향하게 하는, 측벽부를 갖는 고체 촬상 소자.
  5. 제3항에 있어서, 상기 반사면이 반사막으로 형성되는 고체 촬상 소자.
  6. 제1항에 있어서, 상기 반도체층이 실리콘층인 고체 촬상 소자.
  7. 실리콘층 내에 오목부들을 형성하는 단계;
    상기 실리콘층의 표면 상에 반사막을 형성하는 단계;
    상기 반사막을 에칭하여, 상기 실리콘층의 상기 오목부들 위에서 상기 반사막을 분할하여 상기 실리콘층을 노출시키는 단계;
    상기 실리콘층의 노출된 면으로부터 실리콘을 에피택셜 성장시켜, 상기 반사막을 덮는 실리콘 에피택셜층을 형성하는 단계;
    상기 실리콘층의 상하를 반전시켜, 별도로 준비된 기체(base) 상에 상기 실리콘 층을 접착시키는 단계; 및
    상기 반사막 위의 상기 실리콘층에, 포토다이오드의 일부로서 기능하는 전하 축적 영역을 형성하는 단계를 포함하는 고체 촬상 소자의 제조 방법.
  8. 실리콘층에, 상기 실리콘층의 표면에 대해 실질적으로 수직이고 저면이 오목면인 구멍을 형성하는 단계;
    이방성 성막법(anisotropic film deposition method)에 의해, 상기 실리콘층의 표면 및 상기 오목면의 표면 상에 반사막을 형성하는 단계;
    상기 구멍을 채우는 방식으로 상기 실리콘층 상에 제2 실리콘층을 형성하는 단계;
    상기 구멍 내의 반사막 및 상기 제2 실리콘층을 제외하고 상기 반사막 및 상 기 제2 실리콘층을 제거하는 단계;
    상기 실리콘층의 상부 및 상기 구멍 내의 상기 제2 실리콘층에 대해, 실리콘을 이온 주입을 행하여, 비정질 실리콘층을 형성하는 단계;
    상기 비정질 실리콘층을 결정화시키는 단계; 및
    상기 반사막 위에 포토다이오드의 부분으로서 기능하는 전하 축적 영역을 형성하는 단계를 포함하는 고체 촬상 소자의 제조 방법.
  9. 실리콘층에 홈들을 형성하는 단계;
    상기 홈들을 채우는 방식으로, 상기 실리콘층 상에 반사막을 형성하는 단계;
    상기 반사막을 에칭하여, 상기 홈들의 사이의 부분에서 상기 반사막을 분할하는 단계;
    상기 실리콘의 상하를 반전시켜, 별도로 준비된 기체 상에 상기 실리콘 층을 접착시키는 단계; 및
    상기 반사막 위의 상기 실리콘층에, 포토다이오드의 일부로서 기능하는 전하 축적 영역을 형성하는 단계를 포함하는 고체 촬상 소자의 제조 방법.
KR1020090078871A 2008-08-26 2009-08-25 고체 촬상 소자 및 그 제조 방법 KR20100024906A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008217255A JP2010056167A (ja) 2008-08-26 2008-08-26 固体撮像素子及びその製造方法
JPJP-P-2008-217255 2008-08-26

Publications (1)

Publication Number Publication Date
KR20100024906A true KR20100024906A (ko) 2010-03-08

Family

ID=41724835

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090078871A KR20100024906A (ko) 2008-08-26 2009-08-25 고체 촬상 소자 및 그 제조 방법

Country Status (5)

Country Link
US (2) US8129213B2 (ko)
JP (1) JP2010056167A (ko)
KR (1) KR20100024906A (ko)
CN (1) CN101661946B (ko)
TW (1) TW201010072A (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056167A (ja) * 2008-08-26 2010-03-11 Sony Corp 固体撮像素子及びその製造方法
WO2012056586A1 (ja) * 2010-10-29 2012-05-03 日本ユニサンティスエレクトロニクス株式会社 固体撮像装置
JP4769910B1 (ja) * 2011-02-18 2011-09-07 日本ユニサンティスエレクトロニクス株式会社 固体撮像装置
WO2012164809A1 (ja) * 2011-05-31 2012-12-06 パナソニック株式会社 固体撮像装置及びその製造方法
JP6161258B2 (ja) * 2012-11-12 2017-07-12 キヤノン株式会社 固体撮像装置およびその製造方法ならびにカメラ
WO2016054133A2 (en) * 2014-09-30 2016-04-07 Geophysical Technology, Inc. Biodegradable ground contact sleeve for a seismic data acquisition node
US9947814B2 (en) * 2014-11-03 2018-04-17 Artilux Inc. Semiconductor optical sensor
JP2016201397A (ja) * 2015-04-07 2016-12-01 ソニー株式会社 固体撮像素子および電子機器
CN105206638B (zh) * 2015-08-31 2019-05-31 豪威科技(上海)有限公司 一种背照式cmos图像传感器及其形成方法
JP6720503B2 (ja) * 2015-11-06 2020-07-08 凸版印刷株式会社 固体撮像素子およびその製造方法
JP6921486B2 (ja) * 2016-06-01 2021-08-18 凸版印刷株式会社 固体撮像素子
JP2020031074A (ja) * 2016-12-20 2020-02-27 パナソニックIpマネジメント株式会社 固体撮像装置およびその製造方法
US10051218B1 (en) * 2017-02-03 2018-08-14 SmartSens Technology (U.S.), Inc. Stacked image sensor pixel cell with in-pixel vertical channel transfer transistor and reflective structure
CN108878572B (zh) 2018-07-10 2021-01-26 京东方科技集团股份有限公司 感光元件、光电传感探测基板及其制造方法
US11322542B2 (en) * 2020-03-27 2022-05-03 Harvatek Corporation Light-emitting diode (LED) assembly and method of manufacturing an LED cell of the same
US20230230986A1 (en) * 2020-04-20 2023-07-20 Sony Semiconductor Solutions Corporation Solid-state imaging element and electronic device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4227098A (en) * 1979-02-21 1980-10-07 General Electric Company Solid state relay
JPS6134971A (ja) * 1984-07-25 1986-02-19 Matsushita Electric Works Ltd 半導体装置
JPS6393174A (ja) * 1986-10-07 1988-04-23 Nec Corp フオトダイオ−ド
JPH06177414A (ja) * 1992-12-01 1994-06-24 Sharp Corp 半導体素子
JP2797941B2 (ja) * 1993-12-27 1998-09-17 日本電気株式会社 光電変換素子とその駆動方法
JPH09252103A (ja) * 1996-03-15 1997-09-22 Sony Corp 受光素子
JP2001308366A (ja) * 2000-04-20 2001-11-02 Mitsubishi Electric Corp フォトダイオード
JP4123415B2 (ja) * 2002-05-20 2008-07-23 ソニー株式会社 固体撮像装置
JP4822683B2 (ja) * 2004-10-08 2011-11-24 パナソニック株式会社 固体撮像装置およびその製造方法
JP2007027604A (ja) 2005-07-21 2007-02-01 Matsushita Electric Ind Co Ltd 撮像装置
US7524690B2 (en) * 2006-08-10 2009-04-28 United Microelectronics Corp. Image sensor with a waveguide tube and a related fabrication method
US7755123B2 (en) * 2007-08-24 2010-07-13 Aptina Imaging Corporation Apparatus, system, and method providing backside illuminated imaging device
US7982177B2 (en) * 2008-01-31 2011-07-19 Omnivision Technologies, Inc. Frontside illuminated image sensor comprising a complex-shaped reflector
JP2009188316A (ja) * 2008-02-08 2009-08-20 Denso Corp 受光素子
JP2010056167A (ja) * 2008-08-26 2010-03-11 Sony Corp 固体撮像素子及びその製造方法

Also Published As

Publication number Publication date
US8129213B2 (en) 2012-03-06
US20100053400A1 (en) 2010-03-04
US8896037B2 (en) 2014-11-25
CN101661946B (zh) 2012-07-18
US20120032290A1 (en) 2012-02-09
CN101661946A (zh) 2010-03-03
JP2010056167A (ja) 2010-03-11
TW201010072A (en) 2010-03-01

Similar Documents

Publication Publication Date Title
KR20100024906A (ko) 고체 촬상 소자 및 그 제조 방법
US11522004B2 (en) Absorption enhancement structure for image sensor
TWI473256B (zh) 抗分層及抗裂化之影像感測器結構及方法
KR102583440B1 (ko) 이미지 센서를 위한 후면 딥 트렌치 격리 구조물
TWI794723B (zh) 影像感測器及其形成方法
TWI525804B (zh) 影像感測器裝置及其製造方法
JP5428479B2 (ja) 固体撮像装置の製造方法、固体撮像装置、および電子機器
TWI796625B (zh) 積體電路、影像感測器及其形成方法
US20220262845A1 (en) Lens structure configured to increase quantum efficiency of image sensor
US20230411425A1 (en) Light absorbing layer to enhance p-type diffusion for dti in image sensors
US7683411B2 (en) Image sensor and method of manufacturing the same
TWI760010B (zh) 影像感測件、光學結構及其形成方法
JP2006186118A (ja) 固体撮像素子、固体撮像素子の製造方法および撮像装置
CN114709229A (zh) 集成芯片及其形成方法
JP2005072060A (ja) 固体撮像素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
WITB Written withdrawal of application