WO2012056586A1 - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
WO2012056586A1
WO2012056586A1 PCT/JP2010/069384 JP2010069384W WO2012056586A1 WO 2012056586 A1 WO2012056586 A1 WO 2012056586A1 JP 2010069384 W JP2010069384 W JP 2010069384W WO 2012056586 A1 WO2012056586 A1 WO 2012056586A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
region
light
semiconductor region
solid
Prior art date
Application number
PCT/JP2010/069384
Other languages
English (en)
French (fr)
Inventor
舛岡　富士雄
原田　望
Original Assignee
日本ユニサンティスエレクトロニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本ユニサンティスエレクトロニクス株式会社 filed Critical 日本ユニサンティスエレクトロニクス株式会社
Priority to JP2011503695A priority Critical patent/JP4769911B1/ja
Priority to PCT/JP2010/069384 priority patent/WO2012056586A1/ja
Priority to KR1020127011946A priority patent/KR20120125600A/ko
Priority to CN2011800045670A priority patent/CN102668084A/zh
Priority to PCT/JP2011/067540 priority patent/WO2012056782A1/ja
Priority to TW100127348A priority patent/TW201218364A/zh
Publication of WO2012056586A1 publication Critical patent/WO2012056586A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Definitions

  • the present invention relates to a solid-state imaging device, and more particularly to a solid-state imaging device that enables high pixel density, high resolution, low color mixing, and high sensitivity.
  • CCD and CMOS solid-state imaging devices are widely used for video cameras, stale cameras, and the like. Further, there is a constant demand for improved performance such as higher pixel density, higher resolution, lower color mixing in color imaging, and higher sensitivity in solid-state imaging devices. On the other hand, technological innovations such as higher pixel density have been performed in order to achieve higher resolution of solid-state imaging devices.
  • FIG. 12A As a solid-state imaging device that realizes a high pixel density, there is one in which one pixel is formed in one island-shaped semiconductor 30 as shown in FIG. 12A (see, for example, Patent Document 1).
  • a signal line N + layer 31 is formed on the substrate.
  • a MOS transistor including a semiconductor P layer 32, insulating layers 33a and 33b, and gate conductor layers 34a and 34b is formed on the outer periphery of the island-shaped semiconductor 30 connected to the signal line N + layer 31.
  • a photodiode that is connected to the MOS transistor and accumulates signal charges generated by light irradiation is formed on the outer periphery of the island-shaped semiconductor 30.
  • the photodiode includes a semiconductor P layer 32 and semiconductor N layers 35a and 35b.
  • the semiconductor P layer 32 surrounded by the photodiode is used as a channel, the photodiode is used as a gate, the semiconductor P + layer 36 formed on the photodiode and electrically connected to the pixel selection lines 37a and 37b, a signal
  • An amplifying junction transistor is formed in which the semiconductor P layer 32 in the vicinity of the line N + layer 31 is used as a source and a drain, respectively.
  • the basic operation of this solid-state imaging device is based on a signal charge accumulation operation in which signal charges (electrons in this case) generated by light irradiation are accumulated in a photodiode, and a gate voltage by a photodiode voltage corresponding to the accumulated signal charge,
  • a signal read operation for reading the source / drain current flowing between the semiconductor P layer 32 and the semiconductor P + layer 36 in the vicinity of the signal line N + layer 31 as a signal current, and a photodiode after the signal read operation
  • This is a reset operation for removing the signal charges accumulated in the signal line N + layer 31 by applying an ON voltage to the gate conductor layers 34a and 34b of the MOS transistors.
  • strength I with respect to depth (micrometer) is shown.
  • the normalized value I / I 0 decreases exponentially with respect to the light penetration depth.
  • the photosensitive region in the solid-state imaging device of FIG. 12A is a photodiode region formed by the semiconductor P layer 32 and the semiconductor N layers 35a and 35b. For this reason, the height Ld of the photodiode region needs to be 2.5 to 3 ⁇ m.
  • the light beam 38 incident on the pixel (island semiconductor 30) from an oblique direction may be incident on the diode region of the pixel adjacent to the pixel 30. Due to the decrease in the light collection rate in the pixel, signal charges that should originally be generated in one pixel are generated by being distributed to surrounding pixels. As a result, a reduction in resolution of the solid-state imaging device and color mixing in color imaging occur. Such inconvenience increases as the density of pixels increases.
  • metal walls 39a and 39b are provided above the photodiode region 41 as shown in FIG. 13 (see, for example, Patent Document 2).
  • a photodiode region 41 is formed in a semiconductor substrate 40, and an element isolation region 42 and source / drain regions 43 and 43 of MOS transistors are formed around the photodiode region 41.
  • Metal walls 39 a and 39 b surrounding the gate electrode 45, the contact hole 46 a, and the photodiode region 41 of the MOS transistor are formed in the first interlayer insulating layer 44 formed on the semiconductor substrate 40.
  • a second interlayer insulating layer 47 is formed on the first interlayer insulating layer 44, and an SiO 2 film 48, an SiN film 49, and a microlens 50 are formed on the second interlayer insulating layer 47 in this order. Yes.
  • contact holes 46b, 46c for circuit wiring and metal wirings 51a, 51b, 51c, 51d are formed.
  • the light rays 52a, 52b, 52c, and 52d that have passed through the microlens 50 are reflected by the metal walls 39a and 39b and enter the photodiode region 41.
  • the light collection rate at which the light incident from the microlens 50 enters the photodiode region 41 is improved.
  • some of the light rays 53a, 53b, 53c, and 53d incident on the photodiode region 41 leak to the pixels adjacent to the pixel. To do.
  • a technique for improving the light collection rate in one pixel a technique of providing a metal wall in a color filter layer formed between a microlens and a photodiode region (see, for example, Patent Document 3), or A technique for forming an optical waveguide on the upper part of the photodiode region (for example, see Patent Document 4) is known.
  • Patent Document 3 a technique of providing a metal wall in a color filter layer formed between a microlens and a photodiode region
  • a technique for forming an optical waveguide on the upper part of the photodiode region for example, see Patent Document 4
  • incident light is incident on the surface of the photodiode region from an oblique direction, so that part of the incident light on the photodiode region leaks to a pixel adjacent to the pixel.
  • the height Ld required for the photodiode region does not change even if the pixel density is increased, and therefore, when the pixel density is increased, a considerably high aspect ratio (ratio of the upper side length to the diode height) It is necessary to form the island-shaped semiconductor 30 so that That is, it is necessary to form the gate conductor layers 34a and 34b of the MOS transistor in the narrow and deep semiconductor trench. It is also difficult to form the signal line N + layer 31 at the bottom of the island-shaped semiconductor 30. As described above, it is difficult to form the pixel structure using the island-shaped semiconductor 30, which makes it difficult to increase the pixel density of the solid-state imaging device. For this reason, in the solid-state imaging device, a technique for reducing the height Ld of the photodiode region without causing a decrease in sensitivity is required.
  • the light beam 38 incident on the pixel (island semiconductor 30) from an oblique direction may enter the diode region of the pixel adjacent to the pixel. Due to the decrease in the light collection rate in one pixel, signal charges that should originally be generated in one pixel are dispersed and generated in surrounding pixels. As a result, a decrease in resolution of the solid-state imaging device or color mixing in color imaging occurs. Since this color mixture lowers the image quality of the color reproduction image, it is required to reduce the color mixture.
  • Patent Document 2 is a technique in which the metal walls 39a and 39b provided on the photodiode region 41 are provided to increase the light collection rate.
  • the light collection rate can be improved by reducing the light leakage to the pixel adjacent to the pixel above the photodiode region 41.
  • a part of the light incident on the photodiode region 41 in an oblique direction is incident on a pixel adjacent to the pixel, a reduction in resolution of the solid-state imaging device or color mixture in color imaging cannot be avoided.
  • Such a situation also applies to the conventional solid-state imaging devices described in Patent Document 3 and Patent Document 4.
  • the decrease in the light collection rate increases as the pixel density increases. For this reason, there is a demand for a technique for improving a decrease in the light collection rate of light incident on the surface of the photodiode region 41.
  • the present invention has been made in view of the above circumstances, and in particular, an object thereof is to realize a solid-state imaging device capable of high pixel density, high resolution, low color mixing, and high sensitivity.
  • a solid-state imaging device includes: A solid-state imaging device having one or a plurality of pixels, An island-shaped semiconductor that constitutes a pixel is formed on the substrate, The island-shaped semiconductor is A photoelectric conversion unit that generates signal charges by light irradiation; and A signal charge storage section for storing the signal charge; A signal charge read-out unit that reads out a signal corresponding to the amount of signal charge accumulated in the signal charge accumulation unit; A signal charge removal unit that removes the signal charge accumulated in the signal charge accumulation unit to the outside of the pixel, A reflective conductor layer that surrounds at least the photoelectric conversion portion and reflects light incident on the island-shaped semiconductor; and A microlens having a focal point in the vicinity of the upper surface of the island-shaped semiconductor, It is characterized by that.
  • the signal charge accumulating unit is composed of a diode
  • the signal charge readout part is composed of a junction transistor having a source and a drain at the upper and lower parts of the island-shaped semiconductor,
  • the diode functions as the gate of the junction transistor;
  • the photoelectric conversion unit exists in a region formed by the diode and the channel of the junction transistor,
  • the signal charge removing unit is a transistor formed adjacent to the diode; It is characterized by that.
  • Each of the pixels A first semiconductor region formed on the substrate; A second semiconductor region formed on the first semiconductor region and having a conductivity type or intrinsic semiconductor opposite to the first semiconductor region; A third semiconductor region formed in an upper side region of the second semiconductor region and having the same conductivity type as the first semiconductor region; An insulating layer formed on an outer periphery of a lower side surface region of the third semiconductor region and the second semiconductor region; A conductor layer formed on the outer periphery of the insulating layer and forming a channel in a lower region of the second semiconductor region; A reflective conductor layer for reflecting light formed on the outer periphery of the third semiconductor region and the insulating layer excluding the conductor layer; A fifth semiconductor region formed on the second semiconductor region and the third semiconductor region and having the same conductivity type as the second semiconductor region; A microlens formed on the fifth semiconductor region and having a focal point near the upper surface of the fifth semiconductor region,
  • the photoelectric conversion unit is composed of the second semiconductor region and the third semiconductor region, The signal charge
  • the first semiconductor region includes a sixth semiconductor region having the same conductivity type as the first semiconductor region, a seventh semiconductor region having a conductivity type opposite to the first semiconductor region, and the first semiconductor region. Consisting of an eighth semiconductor region of the same conductivity type as the region, It is characterized by that.
  • the first semiconductor region includes a ninth semiconductor region having a conductivity type opposite to the first semiconductor region, a seventh semiconductor region having a conductivity type opposite to the first semiconductor region, and the first semiconductor region. Consisting of an eighth semiconductor region of the same conductivity type as the semiconductor region, It is characterized by that.
  • a reflective layer formed below the island-shaped semiconductor It is characterized by that.
  • the thickness of the light transmission insulating layer is set so as to be relatively large and relatively small with red light, It is characterized by that.
  • a light-transmitting insulating layer formed below the island-shaped semiconductor, and a light-absorbing layer formed below the light-transmitting insulating layer The reflectance of light that has entered the microlens, passed through the first to fifth semiconductor regions while being reflected by the conductor layer and the reflective conductor layer, and reached the light transmission insulating layer is green light and The thickness of the light transmission insulating layer is set so as to be relatively large with red light, It is characterized by that.
  • a concave portion or a convex portion is formed in the central surface layer portion of the island-shaped semiconductor upper portion,
  • the light refractive indices of two substance regions that are in contact with each other with the concave surface of the concave portion or the convex surface of the convex portion as a boundary surface are different from each other, It is characterized by that.
  • the focal point of the microlens is located inside the light transparent intermediate layer; It is characterized by that.
  • a light transparent intermediate layer formed between the microlens and the island-shaped semiconductor A light beam that enters from one point on the outer periphery of the microlens, passes through a centerline of the microlens and the light transparent intermediate layer, and reaches one point on the outer periphery of the upper part of the island-shaped semiconductor;
  • the plurality of pixels are arranged in a square lattice shape, a rectangular lattice shape, or a staggered shape, Among the plurality of pixels, the first semiconductor regions in the plurality of pixels arranged in the vertical direction are electrically connected to each other, and a plurality of conductor wirings extending in the vertical direction; Among the plurality of pixels, the conductor layers in the plurality of pixels arranged in the lateral direction are electrically connected to each other, and a plurality of conductor wirings extending in the lateral direction; The reflective conductor layers in the plurality of pixels arranged in the horizontal direction among the plurality of pixels are electrically connected to each other, and further include a plurality of reflective conductor wirings extending in the horizontal direction, The conductor wiring extending in the horizontal direction and the reflective conductor wiring are alternately arranged in the vertical direction without overlapping each other when viewed from the light irradiation direction to the plurality of pixels. It is characterized by that.
  • the reflective conductor layer in each of the plurality of pixels is electrically isolated from the fifth semiconductor region in the pixel, and all the reflective conductor layers of the plurality of pixels have the plurality of pixels. Connected to each other so as to cover the pixel region over the pixel region It is characterized by that.
  • FIG. 1 is a schematic cross-sectional view illustrating a pixel structure of a solid-state imaging device according to a first embodiment of the present invention.
  • FIG. 3 is a schematic three-dimensional view illustrating a three-dimensional structure of two adjacent pixels in the solid-state imaging device according to the first embodiment. It is a schematic cross section which shows the pixel structure of the solid-state imaging device which concerns on the modification of the 1st Embodiment of this invention. It is a schematic cross section which shows the pixel structure of the solid-state imaging device which concerns on the 2nd Embodiment of this invention. It is a schematic cross section which shows the pixel structure of the solid-state imaging device which concerns on 2nd Embodiment.
  • FIG. 6 is a schematic plan view showing an arrangement state of 3 ⁇ 3 pixels in the solid-state imaging device according to the first to sixth embodiments.
  • FIG. 3 is a schematic three-dimensional view showing a state where light rays are incident on a gap between pixels. It is a schematic plan view which shows the arrangement
  • FIG. 10B is a schematic plan view taken along the line AA ′ of FIG. 10A showing an arrangement state of 3 ⁇ 3 pixels in the pixel region of the solid-state imaging device according to the eighth embodiment. It is a schematic cross section which shows the pixel structure of the solid-state imaging device which concerns on the modification of this invention. It is a schematic cross section which shows the pixel structure of the solid-state imaging device of a prior art example. It is a graph which shows the relationship between Si (silicon) depth and light absorption intensity. It is a schematic cross section which shows the pixel structure of the solid-state imaging device of another prior art example.
  • FIG. 1A shows a structure of a pixel (island semiconductor) 1a of the solid-state imaging device according to the first embodiment of the present invention.
  • each pixel 1a has a first semiconductor N + region 2 electrically connected to a signal line (not shown in FIG. 1A) extending in the first scanning direction on the substrate. Is formed.
  • a second semiconductor P region 3 having a conductivity type opposite to that of the first semiconductor N + region 2 is formed.
  • third semiconductor N + regions 6 a and 6 b having the same conductivity type as the first semiconductor N + region 2 are formed.
  • Insulating layers 4 a and 4 b are formed on the outer peripheral portions of the lower side surface regions of the third semiconductor N + regions 6 a and 6 b and the second semiconductor P region 3.
  • Conductor layers 5 a and 5 b that form channels in the lower region of the second semiconductor P region 3 are formed on the outer peripheral portions of the insulating layers 4 a and 4 b.
  • the conductor layers 5a and 5b are formed in a single layer structure using a metal, and function as a gate conductor layer through which a current flows and a light reflection layer that reflects light such as infrared rays, visible rays, and ultraviolet rays.
  • a MOS transistor having a second semiconductor P region 3, insulating layers 4a and 4b, and conductor layers 5a and 5b is formed.
  • a channel is formed in the second semiconductor P region 3 by applying a voltage to the conductor layers 5a and 5b.
  • a photodiode region 7 composed of the second semiconductor P region 3 and the third semiconductor N + regions 6a and 6b is formed so as to be connected to the MOS transistor.
  • fourth semiconductor P + regions 8 a and 8 b are formed.
  • the fourth semiconductor P + regions 8a and 8b are formed in contact with the insulating layers 4a and 4b between the third semiconductor N + regions 6a and 6b and the insulating layers 4a and 4b.
  • Light reflecting conductor layers 9a and 9b for reflecting light are formed on the outer periphery of the fourth semiconductor P + regions 8a and 8b via the insulating layers 4a and 4b.
  • the light reflecting conductor layers 9a and 9b are formed on the outer periphery of the third semiconductor N + regions 6a and 6b and the insulating layers 4a and 4b excluding the conductor layers 5a and 5b.
  • the light reflecting conductor layers 9a and 9b are formed in a single layer structure using metal, and function as a conductor layer for passing current and a light reflecting layer for reflecting light.
  • the fifth semiconductor P + region 10 is electrically connected to a pixel selection line (not shown in FIG. 1A) extending in a direction orthogonal to the first scanning direction of the pixel region.
  • the fifth semiconductor P + region 10 is electrically connected to the light reflecting conductor layers 9a and 9b. For this reason, the light reflection conductor layers 9a and 9b also function as pixel selection lines.
  • the photodiode region 7 is formed in the island-shaped semiconductor.
  • the region where the photodiode region 7 is formed is the upper region where the third semiconductor N + regions 6a and 6b are formed in the second semiconductor P region 3, the third semiconductor N + regions 6a and 6b, 4 semiconductor P + regions 8 a and 8 b and a fifth semiconductor P + region 10.
  • the third semiconductor N + regions 6a and 6b and the fifth semiconductor P + region 10 are preferably formed in an island-shaped semiconductor.
  • the light transmissive intermediate region 24 made of a material that transmits light is formed, on the light transmitting intermediate region 24, in the vicinity of the surface on the fifth semiconductor P + region 10 of the A microlens 11 in which the focal point is located is formed.
  • the light beam is collected at the focal point of the microlens 11 located near the upper surface of the fifth semiconductor P + region 10.
  • the light rays 12a and 12b incident on the pixel (island semiconductor) 1a other than the light rays perpendicularly incident on the central portion of the microlens 11 are reflected by the light reflecting conductor layers 9a and 9b and the conductor layer.
  • the light is reflected by 5a and 5b and propagates below the pixel 1a. For this reason, the light propagation length in the photodiode region 7 which is the photosensitive region is longer than the height Ld of the photodiode region.
  • the light propagation length in the photodiode region 7 that is the photosensitive region can be increased because the height Ld of the photodiode region is lowered as compared with the solid-state imaging device having the pixel structure of the conventional example shown in FIG. 12A. This means that the same sensitivity can be obtained.
  • FIG. 1B shows a three-dimensional schematic diagram in the case where the pixel 1a of the solid-state imaging device of the present embodiment shown in FIG. 1A is composed of two adjacent pixels 1b and 1c.
  • the pixels 1b and 1c have first semiconductor N + regions 2a and 2b corresponding to the first semiconductor N + region 2 of the pixel 1a.
  • the first semiconductor N + regions 2a and 2b are electrically connected to signal line N + layers 2aa and 2bb extending in the first scanning direction on the substrate.
  • conductor layers 5aa and 5bb corresponding to the conductor layers 5a and 5b which are the gate conductor layers of the MOS transistors in the pixel 1a are formed so as to surround the outer periphery of the pixels 1b and 1c. ing.
  • Conductive layers 5aa and 5bb are electrically connected to MOS gate wiring 5ab extending in a direction orthogonal to signal line N + layers 2aa and 2bb.
  • Light reflecting conductor layers 9aa and 9bb corresponding to the light reflecting conductor layers 9a and 9b of the pixel 1a are formed so as to surround the outer periphery of the pixels 1b and 1c.
  • the light reflecting conductor layers 9aa and 9bb are electrically connected to a pixel selection line 9ab extending in a direction orthogonal to the signal line N + layers 2aa and 2bb.
  • the light reflecting conductor layers 9aa and 9bb are electrically connected to the fifth semiconductor P + regions 10a and 10b corresponding to the fifth semiconductor P + region 10 of the pixel 1a.
  • Microlenses 11a and 11b corresponding to the microlenses 11 of the pixel 1a are disposed on the fifth semiconductor P + regions 10a and 10b.
  • the pixels 1b and 1c formed on the signal line N + layers 2aa and 2bb constitute an island-shaped semiconductor, and the conductor layers 5aa and 5bb and the light-reflecting conductor layers 9aa and 9bb are formed so as to surround the island-shaped semiconductor. Is formed. Since the first semiconductor N + regions 2a and 2b and the signal line N + layers 2aa and 2bb are layers sufficiently doped with donor impurities, the first semiconductor N + regions 2a and 2b and the signal line N + layer 2aa , 2bb does not generate signal charges.
  • the light incident on the pixels 1b and 1c from the microlenses 11a and 11b does not leak to the pixels adjacent to the pixels 1b and 1c, and is transmitted through the conductor layers 5aa and 5bb and the light reflecting conductor layers 9aa and 9bb, respectively.
  • the light propagates through the island-like semiconductor while being reflected, and reaches the first semiconductor N + regions 2a and 2b and the signal line N + layers 2aa and 2bb.
  • the height of the island-shaped semiconductor can be reduced, the workability of the pixel structure is improved, the pixel density is increased, the resolution is lowered, and a solid-state imaging device free from color mixing in color imaging is achieved. Can be provided.
  • the second semiconductor P region 3 is made of a P-type conductivity semiconductor.
  • the second semiconductor P region 3 is replaced with the second semiconductor P region 3 as shown in FIG. 1C.
  • the region may be a unique semiconductor (i) region 3a made of a unique semiconductor.
  • the intrinsic semiconductor here is a semiconductor in which impurities are not mixed in the matrix, and its Fermi rank is located near the center of the energy gap between the lower end of the conductor and the upper end of the valence band. Intrinsic semiconductors are actually difficult to produce if they are completely free of impurities. Therefore, depending on the level of impurities, if there is a small amount of acceptor impurities, it will not contain P - type impurities at all.
  • pure silicon is not used, it is an intrinsic type, and if it contains a small amount of donor impurities, it is an N ⁇ type.
  • the intrinsic semiconductor is a high-resistance body, and when a voltage is applied between the fifth semiconductor P + region 10 and the signal line N + layers 2aa and 2bb, an internal potential gradient is generated, and this channel.
  • holes injected from the fifth semiconductor P + region flow toward the signal line N + layers 2aa and 2bb, they function as a channel of the junction transistor.
  • the photodiode region 7 is a photoelectric conversion portion in that a signal charge is generated by incident light into the island-shaped semiconductor constituting the pixel 1a, and the second semiconductor P A photodiode which is a diode composed of the region 3 or the intrinsic semiconductor region 3a and the third semiconductor N + regions 6a and 6b has a signal charge that accumulates the signal charge at a point where the signal charge generated in the photoelectric conversion unit is accumulated. It is a storage part.
  • an amplification junction transistor in which the fifth semiconductor P + region 10, the second semiconductor P region 3 near the signal line N + layer 2 or the intrinsic semiconductor region 3 a is used as a source / drain and the photodiode region 7 is used as a gate is
  • the MOS transistor having the second semiconductor P region 3 or the intrinsic semiconductor region 3a, the insulating layers 4a and 4b, and the conductor layers 5a and 5b transfers the signal charges accumulated in the photodiode region 7 to the signal line N + layer 2. This is a signal charge removing unit for removing the signal.
  • an island-shaped semiconductor in which a photoelectric conversion unit, a signal charge storage unit, a signal readout unit, and a signal charge removal unit are formed in the island-shaped semiconductor, and at least the photoelectric conversion unit is formed.
  • the outer peripheral part of the semiconductor is covered with a light reflecting layer.
  • the conductor layers 5a, 5b, 5aa, and 5bb and the light reflecting conductor layers 9a, 9b, 9aa, and 9bb are electrically separated, but the conductor layers 5a, 5b, 5aa, 5bb and The light reflecting conductor layers 9a, 9b, 9aa, 9bb are electrically connected, and the conductor layers 5a, 5b, 5aa, 5bb and the light reflecting conductor layers 9a, 9b, 9aa, 9bb and the fifth semiconductor P + region 10 may be electrically separated. Also, the light reflection conductor layers 9a, 9b, 9aa, 9bb are separated from other conductive regions, and the same effect as in the first embodiment can be obtained even in an independent structure.
  • FIG. 2A shows a pixel structure of a solid-state imaging device according to the second embodiment of the present invention.
  • the solid-state imaging device of this embodiment reflects light and is made of a conductor below the pixel (island semiconductor) 1a of the solid-state imaging device of the first embodiment shown in FIG. 1A.
  • the pixel structure is the same as that of the solid-state imaging device of the first embodiment except that the light reflecting conductor layers 14a and 14b are further formed.
  • an insulating layer 13 is formed below the pixel 1a in the solid-state imaging device of the first embodiment shown in FIG. 1A, and from the metal or the like below the insulating layer 13.
  • a light reflecting conductor layer 14a is formed which reflects light and is made of a conductor. The light ray 12c reflected by the light reflecting conductor layers 9a and 9b and the conductor layers 5a and 5b and propagating below the pixel 1a and entering the insulating layer 13 is reflected by the light reflecting conductor layer 14a and again in the pixel 1a. A signal charge is generated by reaching the photodiode region 7.
  • the height Ld of the photodiode region 7 is the same as that of the solid-state imaging device of the first embodiment shown in FIG. 1A.
  • the height Ld of the photodiode region 7 is further reduced as compared with the solid-state imaging device of the first embodiment. can do. This facilitates processing of the pixel structure and realizes a high pixel density of the solid-state imaging device.
  • the height Ld of the photodiode region 7 is not simply reduced, but the height is adjusted appropriately so that the photodiode region, which is a photosensitive region, is adjusted. Since the light propagation length at 7 can be increased, the signal charge generated by the reflected light 12e from the light reflecting conductor layer 14a can also contribute to the improvement in sensitivity.
  • FIG. 2B shows a modification of the second embodiment.
  • the light reflecting conductor layer 14b is formed directly below the pixel 1a shown in FIG. 1A without an insulating layer.
  • the reflected light 12e reflected by the light reflecting conductor layer 14b again enters the photodiode region 7 of the pixel 1a to generate signal charges.
  • the solid-state imaging device of the second embodiment shown in FIG. 2A can be obtained.
  • the solid-state imaging device which can obtain high pixel density, high resolution, low color mixing, and high sensitivity is implement
  • FIG. 3A shows a pixel structure of a solid-state imaging device according to the third embodiment of the present invention.
  • the solid-state imaging device of the present embodiment is formed from an insulator such as a SiO 2 film below the pixel (island semiconductor) 1a of the solid-state imaging device of the first embodiment shown in FIG. 1A.
  • the light beam 17 incident on the light transmission insulating layer 15 causes multiple reflection in the light transmission insulating layer 15, and reflected light 18 a, 18 b,... On the surface of the light absorption layer 16. , Incident light 19a, 19b,...
  • the multiple reflection light transmitting insulating layer within 15, the amount of light returning to the photodiode region 7, the thickness of the light-transmissive insulating layer 15, Si and SiO 2 of the light absorption, refractive index, the wavelength of the incident light, the incident It varies depending on the angle.
  • the SiO 2 film thickness is about 0.5 ⁇ m
  • the reflectance of both green light and red light can be relatively increased.
  • the SiO 2 film thickness is about 0.2 ⁇ m
  • the reflectance of green light can be relatively increased and the reflectance of red light can be relatively decreased.
  • the signal processing for adjusting the balance of the blue, green, and red light signal output in color imaging increases the sensitivity of green light by setting the SiO 2 film thickness to about 0.2 ⁇ m. By reducing the sensitivity of red light, it is possible to contribute to improving the sensitivity of the color solid-state imaging device.
  • the SiO 2 film thickness is set to about 0.5 ⁇ m and the reflectance of both green light and red light is increased, it is possible to contribute to improvement of sensitivity in monochrome imaging.
  • the SiO 2 film thickness it can change the reflectance depending on the wavelength of the light, by changing the SiO 2 film thickness, the wavelength of the incident light, the spectral sensitivity characteristic showing the relationship between the sensitivity of the solid-state imaging device It means that it can be controlled.
  • the technique of changing the reflectance according to the wavelength of light by changing the thickness of the light transmission insulating layer (SiO 2 film) 15 provides an effective method for obtaining a desired spectral sensitivity characteristic. .
  • FIG. 4A shows a pixel structure of a solid-state imaging device according to the fourth embodiment of the present invention.
  • the solid-state imaging device of the present embodiment is a central surface layer portion of the fifth semiconductor P + region 10 in the pixel (island semiconductor) 1a of the solid-state imaging device of the first embodiment shown in FIG. 1A.
  • the pixel structure is the same as that of the solid-state imaging device of the first embodiment.
  • FIG. 4A shows an example in which a triangular pyramid-shaped recess 20a is formed in the central surface layer portion of the fifth semiconductor P + region 10 in the pixel 1a shown in FIG. 1A.
  • the recess 20 a does not exist in the central surface layer portion of the fifth semiconductor P + region 10.
  • the light rays 21a and 21c perpendicularly incident on the central portion of the microlens 11 enter the inside of the pixel 1a without being reflected by the light reflecting conductor layers 9a and 9b.
  • the light propagation length in the photodiode region 7 which is the photosensitive region cannot be longer than the height Ld of the photodiode region for the light rays 21a and 21c perpendicularly incident on the central portion of the microlens 11. .
  • the incident light 21b incident on the fifth semiconductor P + region 10 from the center of the microlens 11 except for the light ray 21b incident from the center line of the microlens 11 is The light is refracted toward the light reflecting conductor layers 9a and 9b by the recess 20a.
  • the refracted light beam 22a is reflected by the light reflecting conductor layers 9a and 9b, the light propagation length in the photodiode region 7 is increased, and the sensitivity of the solid-state imaging device is improved.
  • the refraction of the light beam in the recess 20 a is caused by the difference between the refractive index of Si (silicon) that is the material of the fifth semiconductor P + region 10 and the refractive index of the transparent resin material that is the material of the microlens 11.
  • FIG. 4B shows an example in which a triangular pyramid-shaped convex portion 20b is formed in the central surface layer portion of the fifth semiconductor P + region 10 in the pixel structure shown in FIG. 1A.
  • a convex portion 20b may be formed in the central surface layer portion of the fifth semiconductor P + region 10 instead of the concave portion 20a shown in FIG. 4A.
  • the incident light 21b incident on the fifth semiconductor P + region 10 from the central portion of the microlens 11 is reflected by the convex portion 20b.
  • the light is refracted to the 9a and 9b sides.
  • the refracted light beam 22a is reflected by the light reflecting conductor layers 9a and 9b, the light propagation length in the photodiode region 7 is increased, and the sensitivity of the solid-state imaging device is improved.
  • the light refractive indexes of the two substance regions that are in contact with each other with the concave surface of the concave portion 20a or the convex surface of the convex portion 20b as the boundary surface are made different from each other.
  • the present invention is not limited to this, and the concave portion 20a or the convex portion 20b itself may be formed of Si that is the material of the fifth semiconductor P + region 10 or a material having a refractive index different from that of the transparent resin material of the microlens 11. .
  • incident light that enters the fifth semiconductor P + region 10 from the center of the microlens 11 is refracted toward the light reflecting conductor layers 9a and 9b by the concave portion 20a or the convex portion 20b. Then, the light propagation length in the photodiode region 7 that is the photosensitive region is increased, and the sensitivity of the solid-state imaging device is improved.
  • the shape of the recessed part 20a and the convex part 20b was made into the triangular pyramid shape.
  • the present invention is not limited to this, and any other shape such as a conical shape or a square shape may be used as long as the light beam incident on the central portion of the microlens 11 is refracted by the concave portion 20a or the convex portion 20b and reflected by the light reflecting conductor layer. It may be a spindle shape or a semicircular shape.
  • FIG. 5 shows a pixel structure of a solid-state imaging device according to the fifth embodiment of the present invention.
  • the focal point 23 of the microlens 11 is the fifth semiconductor in the pixel (island semiconductor) 1a of the solid-state imaging device of the first embodiment shown in FIG. 1A.
  • the pixel structure is the same as that of the solid-state imaging device according to the first embodiment except that it is located in the light transmission intermediate region 24 above the upper surface of the P + region 10.
  • the focal point 23 of the microlens 11 is formed in the light transmission intermediate region 24 above the fifth semiconductor P + region 10.
  • the light beam 25b that is incident from the microlens 11 and focused on the focal point 23 inside the light transmission intermediate region 24 is the fifth semiconductor P.
  • the position where the light-reflecting conductor layers 9a and 9b are first reached is the fifth semiconductor P rather than the light ray 25a when the focal point is located on the upper surface of the + region 10 (in the case of the pixel structure of the first embodiment). + Further approach the upper surface of region 10.
  • the light beam 25b with the pixel structure of the present embodiment can have a longer light propagation length in the photodiode region 7 than the light beam 25a with the pixel structure of the first embodiment. Therefore, according to the solid-state imaging device of the present embodiment, the sensitivity is further improved as compared with the solid-state imaging device of the first embodiment.
  • FIG. 6 shows a pixel structure of a solid-state imaging device according to the sixth embodiment of the present invention.
  • the solid-state imaging device of the present embodiment has a pixel (island semiconductor) 1 a of the solid-state imaging device of the first embodiment shown in FIG. incident, through the center line 27 of the microlens 11, orthogonal to the fifth semiconductor P + a ray 29 reaching the point 28 of the outer peripheral portion of the region 10, the fifth semiconductor P + region 10 on the surface of
  • the angle ⁇ i formed by the line to be formed is smaller than the Brewster angle ⁇ b.
  • the photodiode region 7 is the first and light reflecting conductors no matter what angle the light enters the photodiode region 7. Since it is completely surrounded by the layers 5aa, 5bb, 9aa, 9bb, it is possible to eliminate light leakage to adjacent pixels. This is because all the incident light incident from the microlens 11 reaches the surface of the fifth semiconductor P + region 10, and all the incident light can be effectively contributed to the generation of signal charges. means.
  • FIG. 6 shows a pixel structure of a solid-state imaging device according to the sixth embodiment of the present invention.
  • the light enters from one point 26 on the outer peripheral portion of the microlens 11, passes through the center line 27 and the light transmission intermediate region 24 of the microlens 11, and the outer peripheral portion of the fifth semiconductor P + region 10.
  • An angle ⁇ i perpendicular to the surface of the fifth semiconductor P + region 10 is smaller than the Brewster angle ⁇ b.
  • the Brewster angle ⁇ b is expressed by the following equation, where N 1 is the refractive index of the light transmission intermediate region 24 and N 2 is the refractive index of the fifth semiconductor P + region 10.
  • the signal line N + layers S 1 , S 2 , S 3 correspond to the light reflecting conductor layer 14b in the pixel structure shown in FIG. 2B.
  • MOS gate wirings 5ab1, 5ab2, 5ab3 corresponding to the MOS gate wiring 5ab shown in FIG. 1B are formed below the pixel selection lines 9ab1, 9ab2, 9ab3. That is, the pixel selection lines 9ab1, 9ab2, 9ab3 and the MOS gate wirings 5ab1, 5ab2, 5ab3 are formed so as to overlap each other.
  • the light ray 100 incident on the gap G 3 includes pixels P 11 to P 33. It reaches the signal line N + layer S 1 on the formed substrate.
  • light rays 100 incident on the gap G 3 are incident on the signal line N + layer 2aa located below the pixel 11a.
  • the multiple reflected lights 101a, 101b, 101c, and 101d are incident on the photodiode region 7 (see FIG. 1A) of the pixel 11b adjacent to the pixel 11a to generate signal charges.
  • This light leakage to the adjacent pixel 11b causes a decrease in resolution of the solid-state imaging device and a color mixture in color imaging.
  • FIGS. 9A and 9B a solid-state imaging device according to a seventh embodiment of the present invention will be described with reference to FIGS. 9A and 9B.
  • the pixel selection lines 9ab1, 9ab2, 9ab3 and the MOS gate wirings 5ab1, 5ab2, 5ab3 are formed so as to overlap each other, and the signal lines N + layers S 1 , Multiple reflections within S 2 and S 3 caused a reduction in resolution and color mixing in color imaging.
  • the pixels P 11 to P 33 are arranged in a square lattice shape or a rectangular lattice shape.
  • the pixel selection lines 9ab1, 9ab2, 9ab3 and the MOS gate wirings 5ab1, 5ab2, 5ab3 are arranged so as not to overlap each other. That is, the pixel selection lines 9ab1, 9ab2, and 9ab3 are light reflecting conductor layers 9a and 9b (FIG. 1A) in the gaps G 1 , G 2 , G 3 , and G 4 formed between the MOS gate wirings 5ab1, 5ab2, and 5ab3. Wiring is performed in a state of being electrically connected to the conductor layer in the pixels P 11 to P 33 corresponding to the reference).
  • the incident light incident from the light irradiation surface is blocked by the pixel selection lines 9ab1, 9ab2, and 9ab3, and the signal line N + layer S that directly generates multiple reflections. Reaching 1 , S 2 , S 3 is prevented. Thereby, according to the solid-state imaging device of the present embodiment, a decrease in resolution and color mixing in color imaging are prevented.
  • the pixels P 11 to P 33 are not arranged in a line in the vertical direction, but are arranged in a staggered manner. As the pixels P 11 to P 33 are arranged in a staggered manner in this way, the signal line N + layers S 1 , S 2 , and S 3 meander the pixels P 11 to P 33 while meandering vertically. Are connected. Similar to the seventh embodiment shown in FIG. 9B, the seventh embodiment shown in FIG. 9B, the pixels P 11 to P 33 are not arranged in a line in the vertical direction, but are arranged in a staggered manner. As the pixels P 11 to P 33 are arranged in a staggered manner in this way, the signal line N + layers S 1 , S 2 , and S 3 meander the pixels P 11 to P 33 while meandering vertically. Are connected. Similar to the seventh embodiment shown in FIG.
  • the incident light reaches the signal line wiring N + layers S 1 , S 2 , and S 3 that directly cause multiple reflection by the pixel selection lines 9ab1, 9ab2, and 9ab3 in the entire pixel region of the solid-state imaging device. Is prevented.
  • the solid-state imaging device of this modification the resolution fall and the color mixing in color imaging are prevented.
  • a minute gap is formed between the pixel selection lines 9ab1, 9ab2, and 9ab3 and the MOS gate wirings 5ab1, 5ab2, and 5ab3 when viewed from the light irradiation surface.
  • the pixel selection lines 9ab1, 9ab2, 9ab3 and the MOS gate wirings 5ab1, 5ab2, 5ab3 can be formed to overlap each other.
  • the incident light reaches the signal line N + layers S 1 , S 2 , and S 3 that generate multiple reflections directly by the pixel selection lines 9ab1, 9ab2, and 9ab3 in the entire pixel region of the solid-state imaging device. Is more reliably prevented.
  • the resolution fall and the color mixing in color imaging are prevented.
  • FIGS. 10A and 10B a solid-state imaging device according to an eighth embodiment of the present invention will be described with reference to FIGS. 10A and 10B.
  • the light reflecting conductor layers 9 a and 9 b surrounding the photodiode region 7 are electrically connected to the fifth semiconductor P + region 10.
  • the fifth semiconductor P + region 10 is electrically connected to the pixel selection lines 10aa and 10bb and reflects light.
  • the light reflecting conductor layers 99a and 99b differs from the light reflecting conductor layers 99a and 99b corresponding to the conductor layers 9a and 9b in that they are electrically separated.
  • the light reflecting conductor layers 99a and 99b are electrically connected to the light reflecting conductor wiring layers 99c and 99d.
  • the light incident on the center of the microlens 11 out of the light collected at the focal point of the microlens 11 located in the vicinity of the upper surface of the fifth semiconductor P + region 10 is perpendicularly incident.
  • Light rays 12a and 12b incident on the pixel 1a other than the light rays are reflected by the light reflecting conductor layers 99a and 99b and the conductor layers 5a and 5b and propagate downward in the pixel 1a.
  • the light propagation length in the photodiode region 7 which is the photosensitive region is longer than the height Ld of the photodiode region.
  • FIG. 10B shows a state where the regions indicated by the line AA ′ of the light reflecting conductor layers 99c and 99d in FIG. 10A are viewed from the light irradiation surface. Since the light reflecting conductor layers 99a and 99b do not function as pixel selection lines, the light reflecting conductor wiring layers 99c and 99d may be integrally connected so as to cover the pixel region of the solid-state imaging device. As a result, as shown in FIG. 10B, the light reflecting conductor wiring layers 99c and 99d form an integral light reflecting conductor layer 99 in all pixel regions of the solid-state imaging device.
  • the present invention is not limited to this, and the technical idea of the present invention can be applied to a solid-state imaging device in which a plurality of other pixels are arranged one-dimensionally or two-dimensionally in the pixel region.
  • a pixel having a photodiode region 7 that is a photoelectric conversion unit, a photodiode that is a signal charge storage unit, a junction transistor that is a signal charge readout unit, and a MOS transistor that is a signal charge removal unit in an island-shaped semiconductor has a structure, even if the island-like semiconductor has a structure in which a photoelectric change portion, a signal charge accumulation portion, a signal readout portion, and a signal charge removal portion are provided by other configurations, the technical idea of the present invention is applied. Needless to say, it is included.
  • the island-shaped semiconductor structures in the pixels 1a and 1b and the pixels P 11 to P 33 are all cylindrical.
  • the shape is not limited to this, and may be a quadrangular prism shape or a polygonal column shape.
  • the first semiconductor N + region 2 and the third semiconductor N + regions 6a and 6b are N-type conductivity type
  • the second semiconductor P region 3 is P-type conductivity type
  • the semiconductor P + regions 8a and 8b and the fifth semiconductor P + region 10 were P-type conductivity type.
  • the present invention is not limited to this, and the first semiconductor region 2 and the third semiconductor regions 6a and 6b are P-type conductivity type, the second semiconductor region 3 is N-type conductivity type, and the fourth semiconductor regions 8a, 8b and the fifth semiconductor region 10 may be N-type conductivity type.
  • the first semiconductor N + region 2 is formed in the entire lower part of the MOS transistor.
  • the first semiconductor region 2 is replaced with the sixth semiconductor P + region 2c.
  • a second semiconductor P region 3 is constituted by a seventh semiconductor N + region 2d isolated from the sixth semiconductor P + region 2c, the sixth semiconductor P + region 2c and the drain of the amplifying junction transistor, the The semiconductor N + region 2d may be configured as a reset drain for removing signal charges accumulated in the photodiode.
  • a region sandwiched between the sixth semiconductor P + region 2c and the seventh semiconductor N + region 2d is an eighth semiconductor P region.
  • the sixth semiconductor P + region 2c of the amplification junction transistor can be replaced with a ninth semiconductor N + region 2c.
  • a region sandwiched between the ninth semiconductor N + region 2c and the seventh semiconductor N + region 2d is an eighth semiconductor P region.
  • the channel of the MOS transistor is formed in the second semiconductor P region 3 by an electric field (enhancement type).
  • the channel of the MOS transistor can be formed by implanting impurities into the second semiconductor P region 3 by ion implantation (depletion type) or by using a buried channel.
  • the light transmission intermediate region 24 has a single layer structure, but the light transmission intermediate region may be formed of a plurality of layers, and further, the light transmission intermediate region includes a color filter layer. Also good.
  • the light reflecting conductor layers 9a and 9b are electrically connected to the fifth semiconductor P + region 10, but this is not an essential structure for the embodiment of the present invention.
  • the light reflecting conductor layers 9 a and 9 b may be formed so as to surround the photodiode region 7.
  • the fifth semiconductor P + region 10 is electrically connected to the pixel selection lines 10aa and 10bb and electrically connected to the light reflecting conductor layers 99a and 99b. It may be separated.
  • the fifth semiconductor P + region 10 is electrically connected to the fifth semiconductor P + regions 8a and 8b in the photodiode region 7, but they may be electrically separated.
  • the fifth semiconductor P + region 10 is electrically connected to the third semiconductor N + regions 6a and 6b in the photodiode region 7, but they may be electrically separated.
  • the conductor layers 5a and 5b and the light reflecting conductor layers 9a, 9b, 99a and 99b are formed from a single-layer metal film, but may be formed from a plurality of metal films.
  • the conductor layers 5a and 5b and the light reflecting conductor layers 9a, 9b, 99a, and 99b are not limited to metals, and a material layer that reflects long wavelength light such as impurity-doped polycrystalline Si or silicide is made of metal. It may be formed by being included in a part, or may be formed only by impurity-doped polycrystalline Si or silicide.
  • the signal lines N + layers S 1 , S 2 , and S 3 are N + layers, but as shown in FIG. 2B, below the first semiconductor N + region 2,
  • the resistance of the signal line N + layers S 1 , S 2 , S 3 is lowered by the light reflecting conductor layer 14b.
  • the signal line N + layers S 1 , S 2 , S 3 do not have to be N + layers.
  • the light beam 100 that has entered the gaps G 1 , G 2 , G 3 , and G 4 is reflected by the light reflecting conductor layer 14b, and a part thereof leaks to the photodiode region of the pixel adjacent to the pixel. Is prevented.
  • the conductor layers 5a and 5b and the light reflecting conductor layers 9a, 9b, 99a, and 99b are structured to surround the pixel (island semiconductor) 1a with a thin film, but the space between the pixels is filled with a metal material. Such a structure may be used.
  • the conductor layers 5a, 5b, 5aa, 5bb and the light reflecting conductor layers 9a, 9b, 9aa, 9bb reflect light (infrared rays, visible rays, ultraviolet rays) which is a kind of electromagnetic energy wave (electromagnetic wave).
  • the light-reflecting conductor layer may also function as a layer that reflects other electromagnetic energy waves, such as X-rays, gamma rays, and electron beams, depending on the intended use of the solid-state imaging device.
  • the present invention can be applied to a solid-state imaging device that enables high pixel density, high resolution, low color mixing, and high sensitivity.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

　各画素（１ａ）は、基板上に形成された第１の半導体Ｎ＋領域（２）と、この領域（２）上に形成された第２の半導体Ｐ領域（３）と、その上部側面領域に形成された第３の半導体Ｎ＋領域（６ａ，６ｂ）と、領域（６ａ，６ｂ）及び領域（２）の下部側面領域の外周部に形成された絶縁層（４ａ，４ｂ）と、絶縁層（４ａ，４ｂ）の外周部に形成され、領域（２）の下部領域にチャネルを形成する導体層（５ａ，５ｂ）と、導体層（５ａ，５ｂ）を除く第３の半導体Ｎ＋領域（６ａ，６ｂ）及び絶縁層（４ａ，４ｂ）の外周部に形成された光反射導体層（９ａ，９ｂ）と、領域（３）及び領域（６ａ，６ｂ）上に形成された第５の半導体Ｐ＋領域（１０）と、領域（１０）上に形成され、該領域（１０）の上表面近傍に焦点が位置するマイクロレンズ（１１）と、を備えている。少なくとも領域（６ａ，６ｂ）と領域（１０）とは、島状半導体内に形成されている。

Description

固体撮像装置
　本発明は、固体撮像装置に関し、特に、高画素密度、高解像度、低混色、高感度を可能にする固体撮像装置に関する。
　現在、ＣＣＤおよびＣＭＯＳ固体撮像装置は、ビデオカメラ、ステールカメラなどに広く用いられている。そして、固体撮像装置の高画素密度化、高解像度化、カラー撮像における低混色化、そして高感度化などの性能向上が常に求められている。これに対し、固体撮像装置の高解像度化を実現するために画素高密度化などによる技術革新が行われてきた。
　高画素密度を実現する固体撮像装置として、図１２Ａに示すような、１個の島状半導体３０に１個の画素を構成するものがある（例えば、特許文献１を参照）。この画素においては、基板上に信号線Ｎ＋層３１が形成されている。また、信号線Ｎ＋層３１に接続された島状半導体３０の外周部に半導体Ｐ層３２、絶縁層３３ａ，３３ｂ、ゲート導体層３４ａ，３４ｂよりなるＭＯＳトランジスタが形成されている。さらに、このＭＯＳトランジスタに繋がって、光照射によって発生する信号電荷を蓄積するフォトダイオードが島状半導体３０の外周部に形成されている。このフォトダイオードは、半導体Ｐ層３２と半導体Ｎ層３５ａ，３５ｂとから構成される。また、このフォトダイオードで囲まれた半導体Ｐ層３２をチャネルとし、このフォトダイオードをゲートとし、フォトダイオード上に形成され画素選択線３７ａ，３７ｂに電気的に接続された半導体Ｐ＋層３６、信号線Ｎ＋層３１近傍の半導体Ｐ層３２を、それぞれ、ソース、ドレインにした増幅接合トランジスタが形成されている。
　この固体撮像装置の基本動作は、光照射により発生した信号電荷（この場合は電子）をフォトダイオードに蓄積する信号電荷蓄積動作と、蓄積された信号電荷に応じたフォトダイオード電圧によるゲート電圧によって、信号線Ｎ＋層３１近傍の半導体Ｐ層３２と半導体Ｐ＋層３６との間に流れるソース・ドレイン電流を変調し、これを信号電流として読み出す信号読み出し動作と、この信号読み出し動作後、フォトダイオードに蓄積されている信号電荷をＭＯＳトランジスタのゲート導体層３４ａ，３４ｂにオン電圧を印加して信号線Ｎ＋層３１に除去するリセット動作よりなる。
　図１２Ｂに照射光波長λが青色光（λ＝４００ｎｍ）、緑色光（λ＝５５０ｎｍ）、赤色光（λ＝７００ｎｍ）、赤外光（λ＝８７０ｎｍ）における光照射面からのＳｉ（シリコン）深さ（μｍ）に対する光吸収強度Ｉの関係を示す。光吸収強度Ｉを照射表面での光吸収強度Ｉ０で規格化すると、規格化値Ｉ／Ｉ０は光の進入深さに対して指数関数的に減少する。図１２Ｂは、青色光は深さ１μｍ程度でそのほとんどが吸収されるのに対して、緑色光では５μｍ、赤色光では１０μｍ以上の深さにも光が到達し、そこで信号電荷が発生することを示している。実際の固体撮像装置においては、例えば、非特許文献１に記載されているように、緑色光の８０％を吸収するように、感光領域の深さを２．５～３μｍとすることが必要とされている。
　図１２Ａの固体撮像装置での感光領域は、半導体Ｐ層３２と半導体Ｎ層３５ａ，３５ｂによって形成されるフォトダイオード領域である。このため、このフォトダイオード領域の高さＬｄは２．５～３μｍであることが必要である。
　また、図１２Ａに示すように画素（島状半導体３０）に斜め方向から入射する光線３８はその画素３０に隣接する画素のダイオード領域に入射する場合がある。この画素内での収光率の低下により、本来は１個の画素で発生するべき信号電荷が周辺の画素に分散されて発生してしまう。これにより固体撮像装置の解像度の低下や、カラー撮像における混色を発生する。このような不具合は、画素が高密度化されるほど大きくなる。
　この収光率の低下を防ぐため、図１３に示すようにフォトダイオード領域４１の上部に金属壁３９ａ,３９ｂを設ける技術が存在する（例えば、特許文献２を参照）。この画素構図では、半導体基板４０内にフォトダイオード領域４１が形成されるとともに、フォトダイオード領域４１の周辺に素子分離領域４２とＭＯＳトランジスタのソース・ドレイン領域４３，４３とが形成されている。半導体基板４０上に形成された第１の層間絶縁層内４４に、ＭＯＳトランジスタのゲート電極４５、コンタクトホール４６ａ、フォトダイオード領域４１を包囲する金属壁３９ａ，３９ｂが形成されている。第１の層間絶縁層４４上に第２の層間絶縁層４７が形成され、さらに第２の層間絶縁層４７上に、ＳｉＯ2膜４８、ＳｉＮ膜４９、マイクロレンズ５０がこの順で形成されている。第２の層間絶縁層４７内及び第２の層間絶縁層４７上に、回路配線のためのコンタクトホール４６ｂ，４６ｃ、金属配線５１ａ，５１ｂ，５１ｃ，５１ｄが形成されている。
　マイクロレンズ５０を通過した光線５２ａ，５２ｂ，５２ｃ，５２ｄは、金属壁３９ａ，３９ｂで反射され、フォトダイオード領域４１に入射する。これによって、マイクロレンズ５０から入射した光がフォトダイオード領域４１に入射する収光率が改善される。しかし、これらの入射光線は、フォトダイオード領域４１表面に斜め方向から入射するので、フォトダイオード領域４１への入射する光線５３ａ，５３ｂ，５３ｃ，５３ｄの一部は、当該画素に隣接する画素に漏洩する。
　その他、１個の画素内での収光率を改善する技術として、マイクロレンズとフォトダイオード領域の間に形成したカラーフィルタ層内に金属壁を設ける技術（例えば、特許文献３を参照）、又はフォトダイオード領域の上部に光波路を形成する技術（例えば、特許文献４を参照）などが知られている。しかしながら、これらの技術によっても、入射光線はフォトダイオード領域の表面に斜め方向から入射するので、フォトダイオード領域への入射光の一部は、当該画素に隣接する画素に漏洩する。
国際公開第２００９／０３４６２３号
米国特許出願公開第２００８／０１８５６２２（Ａ１）号明細書
米国特許出願公開第２００９／０１０１９４６（Ａ１）号明細書
米国特許出願公開第２００８／０１４５９６５（Ａ１）号明細書
G.Agranov,R.Mauritzson,J.Ladd,A.Dokoutchaev,X.fan,X.Li,Z.Yin,R.Johnson,V.Lenchenkov,S.Nagaraja,W.Gazeley,J.Bai,H.Lee,瀧澤義順；"ＣＭＯＳイメージセンサの画素サイズ縮小と特性比較"、映像情報メディア学会技術報告 Vol.33,No.38,pp.9-12(Sept.2009)
　図１２Ａに示す固体撮像装置は、１個の画素が１個の島状半導体３０により形成されるので、高画素密度化に適している。したがって、先端微細加工技術を適用すれば、光照射面から見た平面上の画素サイズの高画素密度化を図ることができる。例えば、２００ｎｍ(＝０．２μm)の加工技術によれば、４００×４００ｎｍ2の画素サイズが実現できる。更に、微細加工技術の開発によって高画素密度化が可能となる。しかし、非特許文献１に記載の条件を適用すると、図１２Ｂのグラフによれば、フォトダイオード領域の高さＬｄは２．５～３μｍが必要である。このフォトダイオード領域に必要な高さＬｄは、画素の高密度化が進んでも変わらないため、高密度画素化が進むと、相当に高いアスペクト比（上部１辺長とダイオードの高さとの比）になるように島状半導体３０を形成する必要がある。つまり、幅が細く、深い半導体の溝内にＭＯＳトランジスタのゲート導体層３４ａ,３４ｂを形成する必要がある。また、島状半導体３０の底部に信号線Ｎ＋層３１を形成することも困難である。このように、島状半導体３０による画素構造の形成が困難であることが、固体撮像装置の高画素密度化を困難にさせる原因となっている。このため、固体撮像装置において、感度の低下を生じることなく、フォトダイオード領域の高さＬｄを低くする技術が求められている。
　また、図１２Ａに示す従来例の固体撮像装置では、画素（島状半導体３０）に斜め方向から入射する光線３８は、当該画素に隣接する画素のダイオード領域に入射することがある。この１個の画素内での収光率の低下により、本来は１個の画素で発生するべき信号電荷が周辺の画素に分散して発生する。これにより固体撮像装置の解像度の低下、またはカラー撮像における混色を発生する。この混色はカラー再生画像の画質を低下させるので、低混色化が求められている。
　一方、特許文献２は、フォトダイオード領域４１の上に設けた金属壁３９ａ，３９ｂを設けて収光率を上げる技術である。この技術ではフォトダイオード領域４１の上部においては、当該画素に隣接する画素への光漏洩を減少させて収光率を向上できる。しかしながら、フォトダイオード領域４１に斜め方向に入射した光の一部が、当該画素に隣接する画素に入射するため、固体撮像装置の解像度の低下、またはカラー撮像における混色を避けることはできない。このような事情は、特許文献３および特許文献４に記載の従来例の固体撮像装置においても同様である。この収光率の低下は、高画素密度化されるほど大きくなる。このため、フォトダイオード領域４１の表面に入射する光の収光率の低下を改善する技術が求められている。
　本発明は、上記の事情を鑑みてなされたものであり、特に、高画素密度、高解像度、低混色、高感度を可能にする固体撮像装置を実現することを目的とする。
　上記目的を達成するため、本発明に係る固体撮像装置は、
　１個又は複数の画素を有する固体撮像装置であって、
　基板上に画素を構成する島状半導体が形成され、
　前記島状半導体は、
　光の照射により信号電荷を発生する光電変換部と、
　前記信号電荷を蓄積する信号電荷蓄積部と、
　前記信号電荷蓄積部に蓄積された信号電荷の蓄積量に応じた信号を読み出す信号電荷読み出し部と、
　前記信号電荷蓄積部に蓄積された前記信号電荷を前記画素の外部に除去する信号電荷除去部と、を備え、
　少なくとも前記光電変換部を包囲するとともに、前記島状半導体に入射された光を反射する反射導体層と、
　前記島状半導体の上表面近傍に焦点が位置するマイクロレンズと、を有する、
　ことを特徴とする。
　また、本発明の好ましい態様では、
　前記信号電荷蓄積部がダイオードから構成され、
　前記信号電荷読み出し部が、前記島状半導体の上下部にソースとドレインを有する接合トランジスタから構成され、
　前記ダイオードが前記接合トランジスタのゲートとして機能し、
　前記光電変換部が前記ダイオードと前記接合トランジスタのチャネルとから構成される領域内に存在し、
　前記信号電荷除去部が前記ダイオードに隣接して形成されているトランジスタである、
　ことを特徴とする。
　また、本発明の好ましい態様では、
　前記画素のそれぞれが、
　基板上に形成された第１の半導体領域と、
　前記第１の半導体領域上に形成され、該第１の半導体領域と反対の導電型又は固有半導体である第２の半導体領域と、
　前記第２の半導体領域の上部側面領域に形成され、前記第１の半導体領域と同じ導電型である第３の半導体領域と、
　前記第３の半導体領域及び前記第２の半導体領域の下部側面領域の外周部に形成された絶縁層と、
　前記絶縁層の外周部に形成され、前記第２の半導体領域の下部領域にチャネルを形成する導体層と、
　前記導体層を除く前記第３の半導体領域及び前記絶縁層の外周部に形成された光を反射する反射導体層と、
　前記第２の半導体領域及び前記第３の半導体領域上に形成され、前記第２の半導体領域と同じ導電型である第５の半導体領域と、
　前記第５の半導体領域上に形成され、該第５の半導体領域の上表面近傍に焦点が位置するマイクロレンズと、を備え、
　前記光電変換部が、前記第２の半導体領域及び前記第３の半導体領域から構成され、
　前記信号電荷蓄積部が、前記第２の半導体領域及び前記第３の半導体領域からなるダイオードから構成され、
　前記信号電荷読み出し部が、前記第５の半導体領域、前記第２の半導体領域の下部領域をソース、ドレインとし、前記信号電荷蓄積部をゲートとした接合トランジスタから構成され、
　前記信号電荷除去部が、前記第２の半導体領域と、前記島状半導体の外周部に設けた導体層と、前記第２の半導体領域と前記導体層の間に配置された絶縁層と、を有するＭＯＳトランジスタから構成され、
　少なくとも前記第３の半導体領域と前記第５の半導体領域とは、前記島状半導体内に形成されている、
　ことを特徴とする。
　また、本発明の好ましい態様では、
　前記第１の半導体領域が、前記第１の半導体領域と同じ導電型の第６の半導体領域と、前記第１の半導体領域と反対の導電型の第７の半導体領域と、前記第１の半導体領域と同じ導電型の第８の半導体領域からなる、
　ことを特徴とする。
　また、本発明の好ましい態様では、
　前記第１の半導体領域が、前記第１の半導体領域と反対の導電型の第９の半導体領域と、前記第１の半導体領域と反対の導電型の第７の半導体領域と、前記第１の半導体領域と同じ導電型の第８の半導体領域からなる、
　ことを特徴とする。
　また、本発明の好ましい態様では、
　前記島状半導体の下方に形成された反射層を備える、
　ことを特徴とする。
　また、本発明の好ましい態様では、
　前記島状半導体の下方に形成された光透過絶縁層と、該光透過絶縁層の下方に形成された光吸収層と、をさらに備え、
　前記マイクロレンズから入射し、前記導体層及び前記反射導体層で反射されつつ、前記第１～第５の半導体領域を通過し、前記光透過絶縁層に到達した光の反射率が、緑色光で相対的に大きくなるとともに赤色光で相対的に小さくなるように、前記光透過絶縁層の厚さが設定されている、
　ことを特徴とする。
　また、本発明の好ましい態様では、
　前記島状半導体の下方に形成された光透過絶縁層と、該光透過絶縁層の下方に形成された光吸収層と、をさらに備え、
　前記マイクロレンズから入射し、前記導体層及び前記反射導体層で反射されつつ、前記第１～第５の半導体領域を通過し、前記光透過絶縁層に到達した光の反射率が、緑色光及び赤色光で相対的に大きくなるように、前記光透過絶縁層の厚さが設定されている、
　ことを特徴とする。
　また、本発明の好ましい態様では、
　前記島状半導体上部の中央表層部に、凹部又は凸部が形成され、
　前記凹部の凹状の面又は前記凸部の凸状の面を境界面として互いに接する２つの物質領域の光屈折率が互いに異なる、
　ことを特徴とする。
　また、本発明の好ましい態様では、
　前記マイクロレンズと前記島状半導体との間に形成された光透明中間層をさらに備え、
　前記マイクロレンズの焦点が、前記光透明中間層の内部に位置する、
　ことを特徴とする。
　また、本発明の好ましい態様では、
　前記マイクロレンズと前記島状半導体との間に形成された光透明中間層をさらに備え、
　前記マイクロレンズの外周部の１点から入射し、該マイクロレンズの中心線及び前記光透明中間層を通過して、前記島状半導体上部の外周部の１点に到達する光線と、前記第５の半導体領域の上表面と直交する線とがなす角度θiが、ブリュースター角θｂ（＝ｔａｎ－１（Ｎ１／Ｎ２）；ここで、Ｎ１：前記光透明中間層の屈折率、Ｎ２：前記第５の半導体領域の屈折率）よりも小さい、
　ことを特徴とする。
　また、本発明の好ましい態様では、
　前記複数の画素が正方格子状、矩形格子状、又は千鳥状に配列されており、
　前記複数の画素の内、縦方向に配列されている複数の画素における前記第１の半導体領域を互いに電気的に接続するとともに、縦方向に延びる複数の導体配線と、
　前記複数の画素の内、横方向に配列されている複数の画素における前記導体層を互いに電気的に接続するとともに、横方向に延びる複数の導体配線と、
　前記複数の画素の内、横方向に配列されている複数の画素における前記反射導体層を互いに電気的に接続するとともに、横方向に延びる複数の反射導体配線と、をさらに備え、
　前記横方向に延びる導体配線と、前記反射導体配線とが、前記複数の画素への光の照射方向から見て、互いに上下に重なることなく、かつ、縦方向に交互に配列されている、
　ことを特徴とする。
　また、本発明の好ましい態様では、
　前記複数の画素のそれぞれにおける前記反射導体層は、その画素における前記第５の半導体領域と電気的に分離されており、前記複数の画素の全ての前記反射導体層は、前記複数の画素が存在する画素領域に亘って、当該画素領域を覆うように互いに繋がっている、
　ことを特徴とする。
　本発明によれば、高画素密度、高解像度、低混色、高感度を可能にする固体撮像装置を提供することができる。
本発明の第１の実施形態に係る固体撮像装置の画素構造を示す模式断面図である。 第１の実施形態に係る固体撮像装置における隣接する２個の画素の立体構造を示す模式立体図である。 本発明の第１の実施形態の変形例に係る固体撮像装置の画素構造を示す模式断面図である。 本発明の第２の実施形態に係る固体撮像装置の画素構造を示す模式断面図である。 第２の実施形態に係る固体撮像装置の画素構造を示す模式断面図である。 本発明の第３の実施形態に係る固体撮像装置の画素構造を示す模式断面図である。 緑色光、赤色光の反射率の膜厚依存性の計算結果を示すグラフである。 本発明の第４の実施形態に係る固体撮像装置の画素構造を示す模式断面図である。 第４の実施形態に係る固体撮像装置の別の画素構造を示す模式断面図である。 本発明の第５の実施形態に係る固体撮像装置の画素構造を示す模式断面図である。 本発明の第６の実施形態に係る固体撮像装置の画素構造を示す模式断面図である。 第１～第６の実施形態に係る固体撮像装置における３×３個の画素の配列状態を示す模式平面図である。 光線が画素の間隙に入射した状態を示す模式立体図である。 本発明の第７の実施形態に係る固体撮像装置における３×３個の画素の配列状態を示す模式平面図である。 第７の実施形態に係る固体撮像装置における３×３個の画素の別の配列状態を示す模式平面図である。 本発明の第８の実施形態に係る固体撮像装置の画素構造を示す模式断面図である。 第８の実施形態に係る固体撮像装置の画素領域の３×３個の画素の配列状態を示す、図１０ＡのＡ－Ａ´線での模式平面図である。 本発明の変形例に係る固体撮像装置の画素構造を示す模式断面図である。 従来例の固体撮像装置の画素構造を示す模式断面図である。 Ｓｉ（シリコン）深さと光吸収強度の関係を示すグラフである。 別の従来例の固体撮像装置の画素構造を示す模式断面図である。
　以下、本発明の実施形態に係る固体撮像装置について図面を参照しながら説明する。
（第１の実施形態）
　図１Ａに本発明の第１の実施形態に係る固体撮像装置の画素（島状半導体）１ａの構造を示す。
　図１Ａに示すように、各画素１ａには、基板上で第１の走査方向に延びる信号線（図１Ａには図示せず）に電気的に接続された第１の半導体Ｎ＋領域２が形成されている。第１の半導体Ｎ＋領域２上には、第１の半導体Ｎ＋領域２と反対の導電型である第２の半導体Ｐ領域３が形成されている。第２の半導体Ｐ領域３の上部側面領域には、第１の半導体Ｎ＋領域２と同じ導電型である第３の半導体Ｎ＋領域６ａ，６ｂが形成されている。
　第３の半導体Ｎ＋領域６ａ，６ｂ及び第２の半導体Ｐ領域３の下部側面領域の外周部には絶縁層４ａ，４ｂが形成されている。絶縁層４ａ，４ｂの外周部には、第２の半導体Ｐ領域３の下部領域にチャネルを形成する導体層５ａ，５ｂが形成されている。導体層５ａ，５ｂは、金属を用いて単層構造に形成され、電流を流すゲート導体層、及び、赤外線、可視光線、紫外線などの光を反射する光反射層として機能する。
　画素１ａには、第２の半導体Ｐ領域３と、絶縁層４ａ，４ｂと、導体層５ａ，５ｂとを有するＭＯＳトランジスタが形成されている。このＭＯＳトランジスタでは、導体層５ａ，５ｂに電圧が印加されることにより、チャネルが第２の半導体Ｐ領域３に形成される。そして、このＭＯＳトランジスタに繋がるように、第２の半導体Ｐ領域３と第３の半導体Ｎ＋領域６ａ，６ｂとからなるフォトダイオード領域７が形成されている。
　フォトダイオード領域７の表層部には、第４の半導体Ｐ＋領域８ａ，８ｂが形成されている。第４の半導体Ｐ＋領域８ａ，８ｂは、第３の半導体Ｎ＋領域６ａ，６ｂと絶縁層４ａ，４ｂとの間に絶縁層４ａ，４ｂに接するように形成されている。第４の半導体Ｐ＋領域８ａ，８ｂの外周部には、絶縁層４ａ，４ｂを介して、光を反射する光反射導体層９ａ，９ｂが形成されている。光反射導体層９ａ，９ｂは、導体層５ａ，５ｂを除く第３の半導体Ｎ＋領域６ａ，６ｂ及び絶縁層４ａ，４ｂの外周部に形成されている。光反射導体層９ａ，９ｂは、金属を用いて単層構造に形成され、電流を流す導体層及び光を反射する光反射層として機能する。
　第３の半導体Ｎ＋領域６ａ，６ｂ及び第４の半導体Ｐ＋領域８ａ，８ｂ上には、第３の半導体Ｎ＋領域６ａ，６ｂ及び第４の半導体Ｐ＋領域８ａ，８ｂと電気的に接続され、第２の半導体Ｐ領域３と同じ導電型である第５の半導体Ｐ＋領域１０が形成されている。
　第５の半導体Ｐ＋領域１０は、画素領域の第１の走査方向と直交する方向に延びる画素選択線（図１Ａでは図示せず）に電気的に接続されている。第５の半導体Ｐ＋領域１０は、光反射導体層９ａ，９ｂに電気的に接続されている。このため、光反射導体層９ａ，９ｂは画素選択線としても機能する。また、少なくともフォトダイオード領域７が形成される領域は、島状半導体内に形成されている。このフォトダイオード領域７が形成される領域は、第２の半導体Ｐ領域３において第３の半導体Ｎ＋領域６ａ，６ｂが形成されている上部領域、第３の半導体Ｎ＋領域６ａ，６ｂ、第４の半導体Ｐ＋領域８ａ，８ｂ、及び第５の半導体Ｐ＋領域１０からなる。なお、少なくとも第３の半導体Ｎ＋領域６ａ，６ｂと第５の半導体Ｐ＋領域１０とは、島状半導体内に形成されていることが好ましい。
　第５の半導体Ｐ＋領域１０上には、光を透過する材料からなる光透過中間領域２４が形成され、この光透過中間領域２４上に、第５の半導体Ｐ＋領域１０の上表面近傍に焦点が位置するマイクロレンズ１１が形成されている。
　本実施形態の固体撮像装置では、図１Ａに示すように、第５の半導体Ｐ＋領域１０の上表面近傍に位置する、マイクロレンズ１１の焦点に光線が集光される。この集光された光線の内、マイクロレンズ１１の中心部に垂直に入射した光線以外の、画素（島状半導体）１ａに入射した光線１２ａ，１２ｂは、光反射導体層９ａ，９ｂと導体層５ａ，５ｂにより反射され、画素１ａの下方に伝播する。このため、感光領域であるフォトダイオード領域７での光伝播長は、フォトダイオード領域の高さＬｄより長くなる。このように、感光領域であるフォトダイオード領域７での光伝播長を長くできることは、図１２Ａに示す従来例の画素構造の固体撮像装置と比較して、フォトダイオード領域の高さＬｄを低くしながら同じ感度が得られることを意味している。
　これにより、画素１ａのアスペクト比（上部１辺長とダイオード高さとの比）を低くできるので、画素構造の加工が容易になる。加えて、本実施形態では、マイクロレンズ１１の中心部に垂直に入射した光線だけでなく、画素１ａに斜め方向から入射された光線１２ａ，１２ｂ（図１Ａ参照）も、光反射導体層９ａ，９ｂと導体層５ａ,５ｂで反射されるので、光線１２ａ，１２ｂが、当該画素に隣接する画素に漏洩することが防止される。これにより、固体撮像装置の解像度の低下と、カラー撮像における混色の原因となることが防止される。
　図１Ｂに、図１Ａに示す本実施形態の固体撮像装置の画素１ａが、隣接する２個の画素１ｂ，１ｃからなる場合の立体模式図を示す。図１Ｂに示すように、この画素１ｂ，１ｃには、画素１ａの第１の半導体Ｎ＋領域２に対応する第１の半導体Ｎ＋領域２ａ，２ｂが存在する。この第１の半導体Ｎ＋領域２ａ，２ｂは、基板上で第１の走査方向に延びる信号線Ｎ＋層２ａａ，２ｂｂに電気的に接続されている。
　図１Ｂに示すように、画素１ａにおけるＭＯＳトランジスタのゲート導体層である導体層５ａ，５ｂ（図１Ａ参照）に対応する導体層５ａａ，５ｂｂが、画素１ｂ，１ｃの外周を囲むように形成されている。導体層５ａａ，５ｂｂは、信号線Ｎ＋層２ａａ，２ｂｂに直交する方向に延びるＭＯＳゲート配線５ａｂに電気的に接続されている。画素１ａの光反射導体層９ａ，９ｂに対応する光反射導体層９ａａ，９ｂｂが、画素１ｂ，１ｃの外周を囲むように形成されている。光反射導体層９ａａ，９ｂｂは、信号線Ｎ＋層２ａａ，２ｂｂに直交する方向に延びる画素選択線９ａｂに電気的に接続されている。光反射導体層９ａａ，９ｂｂは、画素１ａの第５の半導体Ｐ＋領域１０に対応する第５の半導体Ｐ＋領域１０ａ，１０ｂに電気的に接続されている。第５の半導体Ｐ＋領域１０ａ，１０ｂ上には、画素１ａのマイクロレンズ１１に対応するマイクロレンズ１１ａ，１１ｂが配置されている。
　信号線Ｎ＋層２ａａ，２ｂｂ上に形成されている画素１ｂ，１ｃは島状半導体を構成し、この島状半導体を包囲するように、導体層５ａａ，５ｂｂ，光反射導体層９ａａ，９ｂｂが形成されている。第１の半導体Ｎ＋領域２ａ，２ｂ及び信号線Ｎ＋層２ａａ，２ｂｂは十分にドナー不純物がドープされた層であるため、第１の半導体Ｎ＋領域２ａ，２ｂ及び信号線Ｎ＋層２ａａ，２ｂｂに入射した光によって信号電荷は発生しない。これによりマイクロレンズ１１ａ，１１ｂから画素１ｂ，１ｃに入射した光は、当該画素１ｂ，１ｃに隣接する画素への光漏洩がなく、それぞれ、導体層５ａａ，５ｂｂ、光反射導体層９ａａ，９ｂｂで反射されながら島状半導体内を伝播し、第１の半導体Ｎ＋領域２ａ，２ｂ及び信号線Ｎ＋層２ａａ，２ｂｂに到達する。これにより、島状半導体の高さを低くすることができ、画素構造の加工性が高められ、高画素密度化が実現されるとともに、解像度の低下、カラー撮像での混色のない固体撮像装置が提供できる。
　第１の実施形態において、第２の半導体Ｐ領域３は、Ｐ型導電型の半導体からなるものとしたが、その変形例として、図１Ｃに示すように、第２の半導体Ｐ領域３に代えて、当該領域は、固有半導体からなる固有半導体（ｉ）領域３ａであってもよい。ここでの固有半導体とは、母体中に不純物が混入されていない半導体であり、そのフェルミ順位が伝導体下端と価電子帯上端とのエネルギギャップの中心近傍に位置するものである。固有半導体は、実際には完全には不純物が含まれていないものは作成することが困難であるので、その不純物レベルに応じ、アクセプタ不純物が微量含まれていればＰ－型、不純物が全く含まれていない純粋なシリコンであれば真性型、ドナー不純物が微量含まれていればＮ－型となる。固有半導体は、高抵抗体であり、第５の半導体Ｐ＋領域１０と、信号線Ｎ＋層２ａａ，２ｂｂとの間に電圧が印加されたときに内部に電位勾配が発生し、このチャネル内に前記第５の半導体Ｐ＋領域から注入した正孔（ホール）が信号線Ｎ＋層２ａａ，２ｂｂに向かって流れるので、接合トランジスタのチャネルとして機能する。
　図１Ａ、図１Ｃに示す画素構造においては、フォトダイオード領域７は、画素１ａを構成する島状半導体中への入射光により信号電荷を発生する点で光電変換部であり、第２の半導体Ｐ領域３又は固有半導体領域３ａと、第３の半導体Ｎ＋領域６ａ，６ｂとからなるダイオードであるフォトダイオードは、その光電変換部で発生した信号電荷を蓄積する点で信号電荷を蓄積する信号電荷蓄積部である。また、第５の半導体Ｐ＋領域１０、信号線Ｎ＋層２近傍の第２の半導体Ｐ領域３又は固有半導体領域３ａをソース・ドレインとし、フォトダイオード領域７をゲートとした増幅接合トランジスタは、信号電荷読み出し部である。第２の半導体Ｐ領域３又は固有半導体領域３ａと、絶縁層４ａ，４ｂと、導体層５ａ，５ｂとを有するＭＯＳトランジスタは、フォトダイオード領域７に蓄積された信号電荷を信号線Ｎ＋層２に除去するための信号電荷除去部である。第１の実施形態においては、島状半導体中に、光電変換部と、信号電荷蓄積部と、信号読出し部と、信号電荷除去部とが形成され、少なくとも光電変換部が形成されている島状半導体の外周部が、光反射層で覆われていることを特徴としている。
　このため、図１Ａ，１Ｂ，１Ｃでは導体層５ａ，５ｂ，５ａａ，５ｂｂと光反射導体層９ａ，９ｂ，９ａａ，９ｂｂとは電気的に分離したが、導体層５ａ，５ｂ，５ａａ，５ｂｂと光反射導体層９ａ，９ｂ，９ａａ，９ｂｂとは電気的に接続されるとともに、導体層５ａ，５ｂ，５ａａ，５ｂｂ及び光反射導体層９ａ，９ｂ，９ａａ，９ｂｂと、第５の半導体Ｐ＋領域１０とは電気的に分離されていても良い。また、光反射導体層９ａ，９ｂ，９ａａ，９ｂｂが他の導電領域と分離され、独立した構造においても、本第１の実施形態と同様な効果が得られる。
（第２の実施形態）
　図２Ａに本発明の第２の実施形態に係る固体撮像装置の画素構造を示す。
　図２Ａに示すように、本実施形態の固体撮像装置は、図１Ａに示す第１の実施形態の固体撮像装置の画素（島状半導体）１ａの下方に、光を反射するとともに導電体からなる光反射導体層１４ａ，１４ｂがさらに形成されている点以外は、第１の実施形態の固体撮像装置と同様な画素構造を有している。
　図２Ａに示す本実施形態の固体撮像装置では、図１Ａに示す第１の実施形態の固体撮像装置における画素１ａの下方に絶縁層１３が形成され、その絶縁層１３の下方に、金属などから形成され、光を反射するとともに導電体からなる光反射導体層１４ａが形成されている。光反射導体層９ａ，９ｂと導体層５ａ，５ｂにより反射され、画素１ａの下方に伝播し、この絶縁層１３に入射した光線１２ｃは、光反射導体層１４ａで反射され、再び画素１ａ内のフォトダイオード領域７に到達して信号電荷を発生させる。これは、図１Ａに示す第１の実施形態の固体撮像装置と比較して、フォトダイオード領域７の高さＬｄが同じであっても、さらに高い感度が得られることを意味する。また、本実施形態の固体撮像装置では、その感度を第１の実施形態の固体撮像装置と同じとすると、第１の実施形態の固体撮像装置よりもさらにフォトダイオード領域７の高さＬｄを低くすることができる。これにより、画素構造の加工が容易となり、固体撮像装置の高画素密度化が実現される。
　さらに、本実施形態の固体撮像装置では、フォトダイオード領域７の高さＬｄは、単にその高さを低くするだけでなく、その高さを適宜に調整することで、感光領域であるフォトダイオード領域７での光伝播長を長くすることができるので、光反射導体層１４ａからの反射光１２ｅにより発生した信号電荷を、感度向上に寄与させることもできる。
　図２Ｂに第２の実施形態の変形例を示す。図２Ｂに示すように、本変形例では、図１Ａに示す画素１ａの下部に、絶縁層を介することなく直接に光反射導体層１４ｂが形成されている。この画素構造によっても、該光反射導体層１４ｂで反射された反射光１２ｅが、再び画素１ａのフォトダイオード領域７に入射して信号電荷を発生する。これにより、図２Ａに示す第２の実施形態の固体撮像装置と同様な効果が得られる。
　これにより、第２の実施形態及びその変形例によれば、高画素密度、高解像度、低混色、高感度が得られる固体撮像装置が実現される。
（第３の実施形態）
　図３Ａに本発明の第３の実施形態に係る固体撮像装置の画素構造を示す。
　図３Ａに示すように、本実施形態の固体撮像装置は、図１Ａに示す第１の実施形態の固体撮像装置の画素（島状半導体）１ａの下方に、ＳｉＯ2膜などの絶縁体から形成され、光を透過する光透過絶縁層（ＳｉＯ2膜）１５と、光透過絶縁層１５の下方に、Ｓｉ（シリコン）などから形成され、入射光の一部を吸収する光吸収層（Ｓｉ層）１６とが形成されている点以外は、第１の実施形態の固体撮像装置と同様な画素構造を有している。
　光透過絶縁層１５に入射した光線１７は、図３Ａに示すように、光透過絶縁層１５内で多重反射を発生し、光吸収層１６の表面での反射光１８ａ，１８ｂ,・・・と、光吸収層１６への入射光１９ａ，１９ｂ，・・・を生じる。この場合、光透過絶縁層１５内で多重反射され、フォトダイオード領域７に戻る光量は、光透過絶縁層１５の厚さ、ＳｉとＳｉＯ2の光吸収率、屈折率、入射光の波長、入射角度などに依存して変化する。
　図３Ｂに光透過絶縁層１５の表面に４５度の角度で入射した緑色光（λ＝５５０ｎｍ）、赤色光（λ＝６５０ｎｍ）の、光吸収層１６による反射率のＳｉＯ2膜の膜厚依存性を計算した結果を示す。なお、青色光は画素１ａの表面近傍のフォトダイオード領域７で吸収されるので、このような膜厚依存性はみられない。この反射率は、光透過絶縁層１５への入射光量に対するフォトダイオード領域７への戻り光量の割合を示す。図３Ｂに示すように、緑色光、赤色光は、ＳｉＯ2膜の厚さに依存して反射率が高くなったり低くなったりする。例えば、ＳｉＯ2膜厚を０．５μｍ程度にすると、緑色光、赤色光ともに反射率を相対的に大きくすることができる。一方、例えば、ＳｉＯ2膜厚を０．２μｍ程度にすると、緑色光の反射率を相対的に大きくするとともに、赤色光の反射率を相対的に小さくすることができる。このようなＳｉＯ2膜厚の変更により、カラー撮像で青・緑・赤色光の信号出力のバランスを調整する信号処理においては、ＳｉＯ2膜厚を０．２μｍ程度とし、緑色光の感度を上げ、赤色光の感度を下げることによりカラー固体撮像装置の感度向上に寄与させることができる。また、ＳｉＯ2膜厚を０．５μｍ程度とし、緑色光、赤色光ともに反射率を高めると、白黒撮像における感度向上に寄与させることができる。このように、ＳｉＯ2膜厚の変更により、光の波長によって反射率を変更できることは、ＳｉＯ2膜厚の変更により、入射光の波長と、固体撮像装置の感度の関係を示す分光感度特性が制御できることを意味する。
　実際の固体撮像装置では、ＳｉＯ2層の表面にいろいろな入射角度で光が入射し、またマイクロレンズの設計によっても、図３Ｂの特性は変化する。また、カラー撮像、白黒撮像によっても要求される分光感度特性は異なる。このように、光透過絶縁層（ＳｉＯ2膜）１５の厚さを変化させ、光の波長によって反射率を変更する技術は、所望する分光感度特性を得る上で、効果的な手法を提供する。
（第４の実施形態）
　図４Ａに本発明の第４の実施形態に係る固体撮像装置の画素構造を示す。
　図４Ａに示すように、本実施形態の固体撮像装置は、図１Ａに示す第１の実施形態の固体撮像装置の画素（島状半導体）１ａにおける第５の半導体Ｐ＋領域１０の中央表層部に凹部２０ａ又は凸部２０ｂを形成するとともに、凹部２０ａの凹状の面又は凸部２０ｂの凸状の面を境界面として互いに接する２つの物質領域の光屈折率を互いに異ならせた点以外は、第１の実施形態の固体撮像装置と同様な画素構造を有している。
　図４Ａに図１Ａに示す画素１ａにおける第５の半導体Ｐ＋領域１０の中央表層部に三角錐状の凹部２０ａが形成されている例を示す。
　図１Ａに示す画素構造では、第５の半導体Ｐ＋領域１０の中央表層部に凹部２０ａが存在しない。このため、マイクロレンズ１１の中央部に垂直に入射した光線２１ａ，２１ｃは、そのまま、光反射導体層９ａ，９ｂで反射されることなく、画素１ａの内部に入射する。このため、マイクロレンズ１１の中央部に垂直に入射する光線２１ａ，２１ｃに対しては、感光領域であるフォトダイオード領域７における光伝播長は、フォトダイオード領域の高さＬｄより長くすることはできない。
　これに対し、図４Ａに示す画素構造では、マイクロレンズ１１の中心線から入射する光線２１ｂを除いて、マイクロレンズ１１の中央部から第５の半導体Ｐ＋領域１０に入射する入射光２１ｂは、凹部２０ａによって光反射導体層９ａ，９ｂ側に屈折する。これにより、この屈折された光線２２ａが光反射導体層９ａ，９ｂで反射され、フォトダイオード領域７での光伝播長が長くなり、固体撮像装置の感度が向上する。この凹部２０ａにおける光線の屈折は、第５の半導体Ｐ＋領域１０の材料であるＳｉ（シリコン）の屈折率と、マイクロレンズ１１の材料である透明樹脂材料の屈折率との差異により生じる。
　図４Ｂに図１Ａに示す画素構造における第５の半導体Ｐ＋領域１０の中央表層部に三角錐状の凸部２０ｂが形成されている例を示す。
　図４Ｂに示すように、第５の半導体Ｐ＋領域１０の中央表層部には、図４Ａに示す凹部２０ａの代わりに凸部２０ｂを形成してもよい。この場合も、マイクロレンズ１１の中心線から入射する光線２１ｃを除いて、マイクロレンズ１１の中央部から第５の半導体Ｐ＋領域１０に入射する入射光２１ｂは、凸部２０ｂによって光反射導体層９ａ，９ｂ側に屈折する。これにより、この屈折された光線２２ａが光反射導体層９ａ，９ｂで反射され、フォトダイオード領域７での光伝播長が長くなり、固体撮像装置の感度が向上する。
　本実施形態では、凹部２０ａの凹状の面又は凸部２０ｂの凸状の面を境界面として互いに接する２つの物質領域の光屈折率が互いに異なるようにした。これに限られず、凹部２０ａ又は凸部２０ｂ自体が、第５の半導体Ｐ＋領域１０の材料であるＳｉ又はマイクロレンズ１１の透明樹脂材料とは異なる屈折率を有する材料で形成されていてもよい。これによっても、マイクロレンズ１１の中央部から第５の半導体Ｐ＋領域１０に入射する入射光は、凹部２０ａ又は凸部２０ｂによって光反射導体層９ａ，９ｂ側に屈折する。そして、感光領域であるフォトダイオード領域７での光伝播長が長くなり、固体撮像装置の感度が向上する。
　本実施形態では、図４Ａ，図４Ｂを参照して、凹部２０ａ及び凸部２０ｂの形状は、いずれも三角錐状とした。これに限られず、マイクロレンズ１１の中央部に入射した光線が、凹部２０ａ又は凸部２０ｂで屈折し、光反射導体層で反射される形状であれば、その他の形状、例えば、円錐状、四角錘状、半円状であってもよい。
（第５の実施形態）
　図５に本発明の第５の実施形態に係る固体撮像装置の画素構造を示す。
　図５に示すように、本実施形態の固体撮像装置は、図１Ａに示す第１の実施形態の固体撮像装置の画素（島状半導体）１ａにおいて、マイクロレンズ１１の焦点２３が第５の半導体Ｐ＋領域１０の上表面よりも上方側の光透過中間領域２４内に位置する点以外は、第１の実施形態の固体撮像装置と同様な画素構造を有している。
　図５に示す画素構造において、マイクロレンズ１１の焦点２３は第５の半導体Ｐ＋領域１０より上部の光透過中間領域２４内に形成されている。
　本実施形態の固体撮像装置では、このような画素構造を有することで、マイクロレンズ１１から入射し、光透過中間領域２４の内部の焦点２３に集光される光線２５ｂは、第５の半導体Ｐ＋領域１０の上表面に焦点が位置する場合（第１の実施形態の画素構造の場合）の光線２５ａよりも、最初に光反射導体層９ａ，９ｂに到達する位置が、第５の半導体Ｐ＋領域１０の上表面にさらに接近する。これは、本実施形態の画素構造による光線２５ｂの方が、第１の実施形態の画素構造における光線２５ａよりもフォトダイオード領域７での光伝播長がさらに長くできることを意味する。したがって、本実施形態の固体撮像装置によれば、第１の実施形態の固体撮像装置と比べ、感度がさらに向上するようになる。
（第６の実施形態）
　図６に本発明の第６の実施形態に係る固体撮像装置の画素構造を示す。
　図６に示すように、本実施形態の固体撮像装置は、図１Ａに示す第１の実施形態の固体撮像装置の画素（島状半導体）１ａにおいて、マイクロレンズ１１の外周部の１点２６から入射し、マイクロレンズ１１の中心線２７を通過して、第５の半導体Ｐ＋領域１０の外周部の１点２８に到達する光線２９と、第５の半導体Ｐ＋領域１０の上表面と直交する線とがなす角度θiが、ブリュースター（Brewster）角θbより小さいことを特徴としている。
　図１２Ａ、図１３に示す従来例の固体撮像装置においては、フォトダイオード領域が光を反射する物質で完全に囲まれていないため、フォトダイオード領域に大きい入射角で入射する光線は、当該画素に隣接する画素に漏洩することが想定される。これに対して、図１Ａに示したように、本実施形態の画素構造では、フォトダイオード領域７にどのような角度で光が入射しても、フォトダイオード領域７全体が第１及び光反射導体層５ａａ，５ｂｂ，９ａａ，９ｂｂで完全に包囲されているため、隣接する画素への光漏洩をなくすことが可能になる。これは、マイクロレンズ１１から入射する全ての入射光が、第５の半導体Ｐ＋領域１０の表面に到達することのみで、その入射光を全て有効に信号電荷の発生に寄与させることができることを意味する。
　図６に本発明の第６の実施形態に係る固体撮像装置の画素構造を示す。
　図６に示すように、マイクロレンズ１１の外周部の１点２６から入射し、マイクロレンズ１１の中心線２７及び光透過中間領域２４を通過して、第５の半導体Ｐ＋領域１０の外周部の１点２８に到達する光線２９と、第５の半導体Ｐ＋領域１０の表面と直交する角度θiが、ブリュースター角θbより小さくなっている。ブリュースター角θbは、光透過中間領域２４の屈折率をＮ1、第５の半導体Ｐ＋領域１０の屈折率をＮ2とすると次式で示される。
　θｂ＝ｔａｎ－１（Ｎ１／Ｎ２）
　上述した角度θiが、ブリュースター角θbより大きいと、マイクロレンズ１１から入射し、光透過中間領域２４を通過した入射光は、第５の半導体Ｐ＋領域１０の表面で全反射され、第５の半導体Ｐ＋領域１０内に進入しない。このように、角度θiをブリュースター角θbよりも小さくすることにより、マイクロレンズ１１に入射し、光透過中間領域２４を通過した全ての光線がフォトダイオード領域７に有効に導かれるようになる。ここで、光線を有効に導くとは、第５の半導体Ｐ＋領域１０の表面に入射した光線は全反射することなく第５の半導体Ｐ＋領域１０内に入射することを意味する。これにより、固体撮像装置の感度向上が実現できる。
　図７に第１～第６の実施形態に係る固体撮像装置における画素領域に形成された３×３個（＝９個）の画素Ｐ11～Ｐ33の配列状態を光照射面から見た模式平面図を示す。
　図７に示すように、光照射面から、マイクロレンズを上面に有する画素Ｐ11～Ｐ33と、図１Ｂに示す画素選択線９ａｂに対応する画素選択線９ａｂ１，９ａｂ２，９ａｂ３と、図１Ｂに示す信号線Ｎ＋層２ａａ，２ｂｂに対応する信号線Ｎ＋層Ｓ1，Ｓ2，Ｓ3とが形成されている。この信号線Ｎ＋層Ｓ1，Ｓ2，Ｓ3は、図２Ｂに示す画素構造では、光反射導体層１４ｂが対応する。図１Ｂに示すＭＯＳゲート配線５ａｂに対応するＭＯＳゲート配線５ａｂ１，５ａｂ２，５ａｂ３が、画素選択線９ａｂ１，９ａｂ２，９ａｂ３の下方に形成されている。即ち、画素選択線９ａｂ１，９ａｂ２，９ａｂ３と、ＭＯＳゲート配線５ａｂ１，５ａｂ２，５ａｂ３とが上下に重なるように形成されている。図７では、画素選択線９ａｂ１，９ａｂ２，９ａｂ３間に形成された間隙Ｇ1，Ｇ2，Ｇ3，Ｇ4の内、一例として間隙Ｇ3に入射した光線１００は画素Ｐ11～Ｐ33が形成されている基板上の信号線Ｎ＋層Ｓ1に到達する。
　図８に示すように、間隙Ｇ3に入射した光線１００は、画素１１ａの下方に位置する信号線Ｎ＋層２ａａに入射する。光線１００の内の一部の光線１０２は、屈折率の異なる２つの絶縁層によって挟まれている信号線Ｎ＋層２ａａと、それに隣接する信号線Ｎ＋層２ｂｂ（信号線Ｎ＋層Ｓ1，Ｓ2，Ｓ3）内で多重反射光１０１ａ，１０１ｂ，１０１ｃ，１０１ｄを生じる。多重反射光１０１ａ，１０１ｂ，１０１ｃ，１０１ｄは、画素１１ａに隣接する画素１１ｂのフォトダイオード領域７（図１Ａ参照）に入射して信号電荷を発生する。この隣接する画素１１ｂへの光漏洩は、固体撮像装置の解像度の低下とカラー撮像での混色を発生する。
（第７の実施形態）
　以下、図９Ａ、図９Ｂを参照しながら、本発明の第７の実施形態に係る固体撮像装置を説明する。
　上述したように、図７に示す固体撮像装置では、画素選択線９ａｂ１，９ａｂ２，９ａｂ３と、ＭＯＳゲート配線５ａｂ１，５ａｂ２，５ａｂ３とが上下に重なるように形成され、信号線Ｎ＋層Ｓ1，Ｓ2，Ｓ3内での多重反射によって解像度の低下とカラー撮像での混色を生じていた。
　これに対し、図９Ａに示す本実施形態の固体撮像装置では、画素Ｐ11～Ｐ33は、正方格子状又は矩形格子状に配列されている。詳しくは、画素選択線９ａｂ１，９ａｂ２，９ａｂ３と、ＭＯＳゲート配線５ａｂ１，５ａｂ２，５ａｂ３とは上下に重ならないように配列されている。即ち、画素選択線９ａｂ１，９ａｂ２，９ａｂ３は、ＭＯＳゲート配線５ａｂ１，５ａｂ２，５ａｂ３間に形成された間隙Ｇ1，Ｇ2，Ｇ3，Ｇ4内において、光反射導体層９ａ，９ｂ（図１Ａ参照）に対応する画素Ｐ11～Ｐ33における導体層に電気的に接続された状態で配線されている。この構成によって、固体撮像装置の画素領域の全域において、光照射面から入射した入射光は、画素選択線９ａｂ１，９ａｂ２，９ａｂ３によって進路を阻まれ、直接に多重反射を生じる信号線Ｎ＋層Ｓ1，Ｓ2，Ｓ3に到達することが防止される。これにより、本実施形態の固体撮像装置によれば、解像度の低下と、カラー撮像における混色が防止される。
　図９Ｂに示す本実施形態の変形例では、画素Ｐ11～Ｐ33は、上下方向に一列に配置されず、千鳥状に配置されている。このように画素Ｐ11～Ｐ33が千鳥状に配置されるに伴い、信号線Ｎ＋層Ｓ1，Ｓ2，Ｓ3は、上下方向に千鳥状に蛇行しながら各画素Ｐ11～Ｐ33を繋げている。図９Ａに示す第７の実施形態と同様に、画素選択線９ａｂ１，９ａｂ２，９ａｂ３は、ＭＯＳゲート配線５ａｂ１，５ａｂ２，５ａｂ３間に形成された間隙Ｇ1，Ｇ2，Ｇ3，Ｇ4内において、光反射導体層９ａ，９ｂ（図１Ａ参照）に対応する画素Ｐ11～Ｐ33の光反射導体層に電気的に接続された状態で配線されている。これによって、固体撮像装置の画素領域の全域において、画素選択線９ａｂ１，９ａｂ２，９ａｂ３によって、入射光が直接に多重反射を生じる信号線配線Ｎ＋層Ｓ1，Ｓ2，Ｓ3に到達することが防止される。これにより、本変形例の固体撮像装置によれば、解像度の低下と、カラー撮像における混色が防止される。
　なお、図９Ａ、図９Ｂでは、光照射面から見た状態で、画素選択線９ａｂ１，９ａｂ２，９ａｂ３と、ＭＯＳゲート配線５ａｂ１，５ａｂ２，５ａｂ３との間に微小な隙間が形成されているが、上下方向の画素Ｐ11～Ｐ33間の離間距離を長くすることにより、画素選択線９ａｂ１，９ａｂ２，９ａｂ３と、ＭＯＳゲート配線５ａｂ１，５ａｂ２，５ａｂ３とを上下に重なるように形成することができる。これによって、固体撮像装置の画素領域の全域において、入射光は、画素選択線９ａｂ１，９ａｂ２，９ａｂ３によって、直接に多重反射を生じる信号線Ｎ＋層Ｓ1，Ｓ2，Ｓ3に到達することがより確実に防止される。これにより、本変形例の固体撮像装置によれば、解像度の低下と、カラー撮像における混色が防止される。
（第８の実施形態）
　以下、図１０Ａ、図１０Ｂを参照しながら、本発明の第８の実施形態に係る固体撮像装置を説明する。
　図１Ａに示す第１の実施形態の固体撮像装置の画素構造では、フォトダイオード領域７を包囲する光反射導体層９ａ，９ｂは、第５の半導体Ｐ＋領域１０に電気的に接続されていた。これに対し、本実施形態の固体撮像装置の画素構造では、図１０Ａに示すように、第５の半導体Ｐ＋領域１０は、画素選択線１０ａａ，１０ｂｂに電気的に接続されるとともに、光反射導体層９ａ，９ｂに対応する光反射導体層９９ａ，９９ｂとは電気的に分離されている点で異なっている。なお、図１０Ａでは、光反射導体層９９ａ，９９ｂは、光反射導体配線層９９ｃ，９９ｄに電気的に接続されている。
　本実施形態の固体撮像装置では、第５の半導体Ｐ＋領域１０の上表面近傍に位置する、マイクロレンズ１１の焦点に集光された光線の内、マイクロレンズ１１の中心部に垂直に入射した光線以外の、画素１ａに入射した光線１２ａ，１２ｂは、光反射導体層９９ａ，９９ｂ及び導体層５ａ，５ｂにより反射され、画素１ａ内を下方に伝播する。このため、感光領域であるフォトダイオード領域７での光伝播長は、フォトダイオード領域の高さＬｄより長くなる。これにより、第１の実施形態の固体撮像装置と同様、画素構造の加工が容易になり、高画素密度化が実現されるとともに、固体撮像装置の感度が向上する。
　図１０Ｂに、図１０Ａにおける光反射導体層９９ｃ，９９ｄのＡ－Ａ’線で示す領域を、光照射面から見た状態を示す。この光反射導体層９９ａ，９９ｂは、画素選択線としては機能しないので、固体撮像装置の画素領域を覆うように、光反射導体配線層９９ｃ，９９ｄが一体的に繋がるようにしてもよい。これによって、図１０Ｂに示すように、光反射導体配線層９９ｃ，９９ｄは、固体撮像装置の全画素領域で、一体の光反射導体層９９を形成する。これにより、光照射面から画素Ｐ11～Ｐ33間に入射した光は、多重反射を生じる信号線Ｎ＋層Ｓ1，Ｓ2，Ｓ3に到達することがより確実に防止される。これにより、本実施形態の固体撮像装置によれば、解像度の低下と、カラー撮像における混色が防止される。
　なお、上記実施形態では、画素領域に１個、２個、又は３×３個（＝９個）で配列された画素を用いて、固体撮像装置の画素構造及びその動作について説明した。しかしこれに限られず、本発明の技術的思想は、それ以外の複数の画素が画素領域に１次元又は２次元状に配列された固体撮像装置に適用できることは勿論である。
　上記実施形態では、島状半導体中に、光電変換部であるフォトダイオード領域７、信号電荷蓄積部であるフォトダイオード、信号電荷読み出し部である接合トランジスタ、信号電荷除去部であるＭＯＳトランジスタを有する画素構造としたが、島状半導体中には、それ以外の構成によって、光電変化部、信号電荷蓄積部、信号読出し部、信号電荷除去部を設けた構造であっても、本発明の技術思想に含まれることは言うまでもない。
　上記実施形態では、画素１ａ，１ｂ、画素Ｐ11～Ｐ33における島状半導体の構造は、いずれも円柱状のものとした。これに限られず、四角柱状、多角柱状であってもよい。
　上記実施形態では、第１の半導体Ｎ＋領域２及び第３の半導体Ｎ＋領域６ａ，６ｂはＮ型導電型とし、第２の半導体Ｐ領域３はＰ型導電型とし、かつ、第４の半導体Ｐ＋領域８ａ，８ｂ及び前記第５の半導体Ｐ＋領域１０はＰ型導電型とした。しかしこれに限られず、第１の半導体領域２及び第３の半導体領域６ａ，６ｂはＰ型導電型とし、第２の半導体領域３はＮ型導電型とし、かつ、第４の半導体領域８ａ，８ｂ及び前記第５の半導体領域１０はＮ型導電型とすることもできる。
　上記実施形態では、第１の半導体Ｎ＋領域２は、ＭＯＳトランジスタの下部全体に形成したが、図１１に示すように、この第１の半導体領域２を第６の半導体Ｐ＋領域２ｃと、第２の半導体Ｐ領域３によって第６の半導体Ｐ＋領域２ｃから分離された第７の半導体Ｎ＋領域２ｄとから構成し、第６の半導体Ｐ＋領域２ｃを増幅接合トランジスタのドレインとし、第７の半導体Ｎ＋領域２ｄを、フォトダイオードに蓄積された信号電荷を除去するためのリセットドレインとした構造としてもよい。この場合、第６の半導体Ｐ＋領域２ｃと、第７の半導体Ｎ＋領域２ｄによって挟まれた領域は、第８の半導体Ｐ領域となる。
　また、図１１において、増幅接合トランジスタの第６の半導体Ｐ＋領域２ｃは、第９の半導体Ｎ＋領域２ｃに置換することも可能である。この場合、第９の半導体Ｎ＋領域２ｃと、第７の半導体Ｎ＋領域２ｄによって挟まれた領域は、第８の半導体Ｐ領域となる。
　上記実施形態では、ＭＯＳトランジスタのチャネルは第２の半導体Ｐ領域３に電界により形成した（エンハンストメント型）。これに限られず、ＭＯＳトランジスタのチャネルは、例えば、第２の半導体Ｐ領域３にイオン注入などで不純物を注入すること（デプレッション型）、または埋め込みチャネルによって形成することもできる。
　上記実施形態では、光透過中間領域２４は単層構造としたが、光透過中間領域は複数の層で形成されていてもよく、さらには、光透過中間領域にカラーフィルタ層が含まれていてもよい。
　上記実施形態では、光反射導体層９ａ，９ｂは、第５の半導体Ｐ＋領域１０と電気的に接続したが、これは、本発明の実施形態に必須の構造ではない。光反射導体層９ａ，９ｂは、フォトダイオード領域７を囲むように形成されていればよい。例えば、図１０Ａに示した画素構造のように、第５の半導体Ｐ＋領域１０は、画素選択線１０ａａ，１０ｂｂに電気的に接続されるとともに、光反射導体層９９ａ，９９ｂとは電気的に分離されていてもよい。
　上記実施形態では、第５の半導体Ｐ＋領域１０は、フォトダイオード領域７における第５の半導体Ｐ＋領域８ａ，８ｂに電気的に接続したが、両者は電気的に分離されていてもよい。
　上記実施形態では、第５の半導体Ｐ＋領域１０は、フォトダイオード領域７における第３の半導体Ｎ＋領域６ａ，６ｂに電気的に接続したが、両者は電気的に分離されていてもよい。
　上記実施形態では、導体層５ａ，５ｂ、光反射導体層９ａ，９ｂ、９９ａ，９９ｂは、単層の金属膜から形成したが、複数層の金属膜から形成してもよい。
　また、導体層５ａ，５ｂ、光反射導体層９ａ，９ｂ、９９ａ，９９ｂは，金属に限られず、不純物ドープされた多結晶Ｓｉや、シリサイドのように長波長光を反射する材料層を金属の一部に含ませて形成してもよく、不純物ドープされた多結晶Ｓｉや、シリサイドのみで形成してもよい。
　図７、図９Ａ、図９Ｂでは、信号線Ｎ＋層Ｓ1，Ｓ2，Ｓ3はＮ＋層としたが、図２Ｂに示すように、第１の半導体Ｎ＋領域２の下方に、絶縁層を介することなく直接に金属からなる光反射導体層１４ｂが形成されている場合では、信号線Ｎ＋層Ｓ1，Ｓ2，Ｓ3の抵抗はこの光反射導体層１４ｂによって低下するので、信号線Ｎ＋層Ｓ1，Ｓ2，Ｓ3はＮ＋層でなくともよい。この場合も、間隙Ｇ1，Ｇ2，Ｇ3，Ｇ4に入射した光線１００は、光反射導体層１４ｂで反射され、その一部が当該画素に隣接する画素のフォトダイオード領域に漏洩することが防止される。
　上記実施形態では、導体層５ａ，５ｂ、光反射導体層９ａ，９ｂ、９９ａ，９９ｂは、画素（島状半導体）１ａを薄膜で包囲する構造としたが、金属材料を用いて画素間を埋めるような構造であってもよい。
　上記実施形態では、導体層５ａ，５ｂ，５ａａ，５ｂｂ、光反射導体層９ａ，９ｂ，９ａａ，９ｂｂは、電磁エネルギー波（電磁波）の一種である光（赤外線、可視光線、紫外線）を反射するものとしたが、光反射導体層は、固体撮像装置の使用目的に応じて、その他の電磁エネルギー波、例えば、Ｘ線、ガンマ線、電子線などを反射するものとしても機能するものでもよい。
　なお、本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した実施形態は、本発明の一実施例を説明するためのものであり、本発明の範囲を限定するものではない。
　本発明は、高画素密度、高解像度、低混色、高感度を可能にする固体撮像装置に適用できる。
　１ａ，１ｂ，１ｃ，Ｐ11～Ｐ33　画素
　２，２ａ，２ｂ　第１の半導体Ｎ＋領域
　２ｃ　第６の半導体Ｐ＋領域、第９の半導体Ｎ＋領域
　２ｄ　第７の半導体Ｎ＋領域
　２ａａ，２ｂｂ，Ｓ１，Ｓ２，Ｓ３　信号線Ｎ＋層
　３　第２の半導体Ｐ領域
　３ａ　固有半導体領域
　４ａ，４ｂ　絶縁層
　５ａ，５ｂ，５ａａ，５ｂｂ　導体層（ＭＯＳトランジスタのゲート導体層）
　５ａｂ，５ａｂ１，５ａｂ２，５ａｂ３　ＭＯＳゲート配線（ＭＯＳトランジスタのゲート配線；導体配線）
　６ａ，６ｂ　第３の半導体Ｎ＋領域
　７　フォトダイオード領域
　８ａ，８ｂ　第４の半導体Ｐ＋領域
　９ａ，９ｂ，９ａａ，９ｂｂ　光反射導体層
　９ａｂ，９ａｂ１，９ａｂ２，９ａｂ３　画素選択線（光反射導体配線）
　１０，１０ａ，１０ｂ　第５の半導体Ｐ＋領域
　１０ａａ，１０ｂｂ　画素選択線
　１１，１１ａ，１１ｂ　マイクロレンズ
　１２ａ，１２ｂ　光線（第５の半導体Ｐ＋領域の上表面近傍の焦点に集光される光線）
　１２ｃ，１２ｅ　反射光
　Ｌｄ　フォトダイオード領域の高さ
　１３　絶縁層
　１４ａ，１４ｂ　光反射導体層
　１５　光透過絶縁層
　１６　光吸収層
　１７　光線（ＳｉＯ2膜への入射光）
　１８ａ，１８ｂ　反射光（Ｓｉ層による反射光）
　１９ａ，１９ｂ　入射光（Ｓｉ層への入射光）
　２０ａ　凹部（Ｐ＋領域の凹部）
　２０ｂ　凸部（Ｐ＋領域の凸部）
　２１ａ，２１ｃ　光線（マイクロレンズの中央部に垂直に入射する光線）
　２１ｂ，２１ｄ　光線（マイクロレンズの中心線から入射する光線）
　２２ａ　光線（凹部での屈折光）
　２２ｂ　光線（凸部での屈折光）
　２３　マイクロレンズの焦点
　２４　光透過中間領域
　２５ａ，２５ｂ　第５の半導体Ｐ＋領域への入射光
　２６　マイクロレンズの外周部の１点
　２７　マイクロレンズの中心線
　２８　第５の半導体Ｐ＋領域の外周部の１点
　２９　光線（マイクロレンズの中心線及び光透過中間領域を通過した光線）
　３０　島状半導体
　３１　信号線Ｎ＋層
　３２　半導体Ｐ層
　３３ａ，３３ｂ　絶縁層
　３４ａ，３４ｂ　ゲート導体層
　３５ａ，３５ｂ　半導体Ｎ層
　３６　半導体Ｐ＋層
　３７ａ，３７ｂ　画素選択線
　３８　光線（島状半導体に斜め方向から入射する光線）
　３９ａ，３９ｂ　金属壁
　４０　半導体基板
　４１　フォトダイオード領域
　４２　素子分離領域
　４３　ＭＯＳトランジスタのソース・ドレイン領域
　４４　第１の層間絶縁層
　４５　ＭＯＳトランジスタのゲート電極
　４６ａ，４６ｂ，４６ｃ　コンタクトホール
　４７　第２の層間絶縁層
　４８　ＳｉＯ2膜
　４９　ＳｉＮ膜
　５０　マイクロレンズ
　５１ａ，５１ｂ，５１ｃ，５１ｄ　金属配線 
　５２ａ，５２ｂ，５２ｃ，５２ｄ，１００　光線
　５３ａ，５３ｂ，５３ｃ，５３ｄ，１０２　フォトダイオードへの入射光
　９９　光反射導体層
　１０１ａ，１０１ｂ，１０１ｃ，１０１ｄ　信号線Ｎ＋層内での多重反射光
　Ｇ１，Ｇ２，Ｇ３，Ｇ４　間隙

Claims (13)

  1. 　１個又は複数の画素を有する固体撮像装置であって、
    　基板上に画素を構成する島状半導体が形成され、
    　前記島状半導体は、
    　光の照射により信号電荷を発生する光電変換部と、
    　前記信号電荷を蓄積する信号電荷蓄積部と、
    　前記信号電荷蓄積部に蓄積された信号電荷の蓄積量に応じた信号を読み出す信号電荷読み出し部と、
    　前記信号電荷蓄積部に蓄積された前記信号電荷を前記画素の外部に除去する信号電荷除去部と、を備え、
    　少なくとも前記光電変換部を包囲するとともに、前記島状半導体に入射された光を反射する反射導体層と、
    　前記島状半導体の上表面近傍に焦点が位置するマイクロレンズと、を有する、
    　ことを特徴とする固体撮像装置。
  2. 　前記信号電荷蓄積部がダイオードから構成され、
    　前記信号電荷読み出し部が、前記島状半導体の上下部にソースとドレインを有する接合トランジスタから構成され、
    　前記ダイオードが前記接合トランジスタのゲートとして機能し、
    　前記光電変換部が前記ダイオードと前記接合トランジスタのチャネルとから構成される領域内に存在し、
    　前記信号電荷除去部が前記ダイオードに隣接して形成されているトランジスタであることを特徴とする請求項１に記載の固体撮像装置。
  3. 　前記画素のそれぞれが、
    　基板上に形成された第１の半導体領域と、
    　前記第１の半導体領域上に形成され、該第１の半導体領域と反対の導電型又は固有半導体である第２の半導体領域と、
    　前記第２の半導体領域の上部側面領域に形成され、前記第１の半導体領域と同じ導電型である第３の半導体領域と、
    　前記第３の半導体領域及び前記第２の半導体領域の下部側面領域の外周部に形成された絶縁層と、
    　前記絶縁層の外周部に形成され、前記第２の半導体領域の下部領域にチャネルを形成する導体層と、
    　前記導体層を除く前記第３の半導体領域及び前記絶縁層の外周部に形成された光を反射する反射導体層と、
    　前記第２の半導体領域及び前記第３の半導体領域上に形成され、前記第２の半導体領域と同じ導電型である第５の半導体領域と、
    　前記第５の半導体領域上に形成され、該第５の半導体領域の上表面近傍に焦点が位置するマイクロレンズと、を備え、
    　前記光電変換部が、前記第２の半導体領域及び前記第３の半導体領域から構成され、
    　前記信号電荷蓄積部が、前記第２の半導体領域及び前記第３の半導体領域からなるダイオードから構成され、
    　前記信号電荷読み出し部が、前記第５の半導体領域、前記第２の半導体領域の下部領域をソース、ドレインとし、前記信号電荷蓄積部をゲートとした接合トランジスタから構成され、
    　前記信号電荷除去部が、前記第２の半導体領域と、前記島状半導体の外周部に設けた導体層と、前記第２の半導体領域と前記導体層の間に配置された絶縁層と、を有するＭＯＳトランジスタから構成され、
    　少なくとも前記第３の半導体領域と前記第５の半導体領域とは、前記島状半導体内に形成されている、
    　ことを特徴とする請求項１に記載の固体撮像装置。
  4. 　前記第１の半導体領域が、前記第１の半導体領域と同じ導電型の第６の半導体領域と、前記第１の半導体領域と反対の導電型の第７の半導体領域と、前記第１の半導体領域と同じ導電型の第８の半導体領域からなることを特徴とする請求項３に記載の固体撮像装置。
  5. 　前記第１の半導体領域が、前記第１の半導体領域と反対の導電型の第９の半導体領域と、前記第１の半導体領域と反対の導電型の第７の半導体領域と、前記第１の半導体領域と同じ導電型の第８の半導体領域からなることを特徴とする請求項３に記載の固体撮像装置。
  6. 　前記島状半導体の下方に形成された反射層を備えることを特徴とする請求項１乃至５のいずれか１項に記載の固体撮像装置。
  7. 　前記島状半導体の下方に形成された光透過絶縁層と、該光透過絶縁層の下方に形成された光吸収層と、をさらに備え、
    　前記マイクロレンズから入射し、前記導体層及び前記反射導体層で反射されつつ、前記第１～第５の半導体領域を通過し、前記光透過絶縁層に到達した光の反射率が、緑色光で相対的に大きくなるとともに赤色光で相対的に小さくなるように、前記光透過絶縁層の厚さが設定されていることを特徴とする請求項３乃至５のいずれか１項に記載の固体撮像装置。
  8. 　前記島状半導体の下方に形成された光透過絶縁層と、該光透過絶縁層の下方に形成された光吸収層と、をさらに備え、
    　前記マイクロレンズから入射し、前記導体層及び前記反射導体層で反射されつつ、前記第１～第５の半導体領域を通過し、前記光透過絶縁層に到達した光の反射率が、緑色光及び赤色光で相対的に大きくなるように、前記光透過絶縁層の厚さが設定されていることを特徴とする請求項３乃至５のいずれか１項に記載の固体撮像装置。
  9. 　前記島状半導体上部の中央表層部に、凹部又は凸部が形成され、
    　前記凹部の凹状の面又は前記凸部の凸状の面を境界面として互いに接する２つの物質領域の光屈折率が互いに異なることを特徴とする請求項１に記載の固体撮像装置。
  10. 　前記マイクロレンズと前記島状半導体との間に形成された光透明中間層をさらに備え、
    　前記マイクロレンズの焦点が、前記光透明中間層の内部に位置することを特徴とする請求項１に記載の固体撮像装置。
  11. 　前記マイクロレンズと前記島状半導体との間に形成された光透明中間層をさらに備え、
    　前記マイクロレンズの外周部の１点から入射し、該マイクロレンズの中心線及び前記光透明中間層を通過して、前記島状半導体上部の外周部の１点に到達する光線と、前記第５の半導体領域の上表面と直交する線とがなす角度θiが、ブリュースター角θｂ（＝ｔａｎ－１（Ｎ１／Ｎ２）；ここで、Ｎ１：前記光透明中間層の屈折率、Ｎ２：前記第５の半導体領域の屈折率）よりも小さいことを特徴とする請求項３に記載の固体撮像装置。
  12. 　前記複数の画素が正方格子状、矩形格子状、又は千鳥状に配列されており、
    　前記複数の画素の内、縦方向に配列されている複数の画素における前記第１の半導体領域を互いに電気的に接続するとともに、縦方向に延びる複数の導体配線と、
    　前記複数の画素の内、横方向に配列されている複数の画素における前記導体層を互いに電気的に接続するとともに、横方向に延びる複数の導体配線と、
    　前記複数の画素の内、横方向に配列されている複数の画素における前記反射導体層を互いに電気的に接続するとともに、横方向に延びる複数の反射導体配線と、をさらに備え、
    　前記横方向に延びる導体配線と、前記反射導体配線とが、前記複数の画素への光の照射方向から見て、互いに上下に重なることなく、かつ、縦方向に交互に配列されていることを特徴とする請求項３に記載の固体撮像装置。
  13. 　前記複数の画素のそれぞれにおける前記反射導体層は、その画素における前記第５の半導体領域と電気的に分離されており、前記複数の画素の全ての前記反射導体層は、前記複数の画素が存在する画素領域に亘って、当該画素領域を覆うように互いに繋がっていることを特徴とする請求項３に記載の固体撮像装置。
PCT/JP2010/069384 2010-10-29 2010-10-29 固体撮像装置 WO2012056586A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2011503695A JP4769911B1 (ja) 2010-10-29 2010-10-29 固体撮像装置
PCT/JP2010/069384 WO2012056586A1 (ja) 2010-10-29 2010-10-29 固体撮像装置
KR1020127011946A KR20120125600A (ko) 2010-10-29 2011-07-29 고체 촬상 장치
CN2011800045670A CN102668084A (zh) 2010-10-29 2011-07-29 固体摄像器件
PCT/JP2011/067540 WO2012056782A1 (ja) 2010-10-29 2011-07-29 固体撮像装置
TW100127348A TW201218364A (en) 2010-10-29 2011-08-02 Solid imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/069384 WO2012056586A1 (ja) 2010-10-29 2010-10-29 固体撮像装置

Publications (1)

Publication Number Publication Date
WO2012056586A1 true WO2012056586A1 (ja) 2012-05-03

Family

ID=44693610

Family Applications (2)

Application Number Title Priority Date Filing Date
PCT/JP2010/069384 WO2012056586A1 (ja) 2010-10-29 2010-10-29 固体撮像装置
PCT/JP2011/067540 WO2012056782A1 (ja) 2010-10-29 2011-07-29 固体撮像装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/067540 WO2012056782A1 (ja) 2010-10-29 2011-07-29 固体撮像装置

Country Status (5)

Country Link
JP (1) JP4769911B1 (ja)
KR (1) KR20120125600A (ja)
CN (1) CN102668084A (ja)
TW (1) TW201218364A (ja)
WO (2) WO2012056586A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6368894B1 (ja) * 2017-07-04 2018-08-01 雫石　誠 光電変換素子及び光学測定装置
CN110061016A (zh) * 2012-12-26 2019-07-26 索尼公司 图像传感器、摄像装置和电子设备

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5054182B2 (ja) * 2010-03-12 2012-10-24 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 固体撮像装置
US8921905B2 (en) 2012-10-16 2014-12-30 Unisantis Electronics Singapore Pte. Ltd. Solid-state imaging device
JP5563179B1 (ja) * 2012-10-16 2014-07-30 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 固体撮像装置
CN111294493A (zh) * 2020-02-25 2020-06-16 Oppo广东移动通信有限公司 图像传感器、摄像头组件及移动终端
TWI725827B (zh) * 2020-04-24 2021-04-21 力晶積成電子製造股份有限公司 影像感測模組

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6393174A (ja) * 1986-10-07 1988-04-23 Nec Corp フオトダイオ−ド
JPH0964328A (ja) * 1995-08-24 1997-03-07 Lg Semicon Co Ltd 固体撮像素子及びその製造方法
JP2002100796A (ja) * 2000-07-18 2002-04-05 Nippon Sheet Glass Co Ltd 受光素子アレイ
JP2003069001A (ja) * 2001-08-29 2003-03-07 Sharp Corp 固体撮像素子およびその製造方法
JP2003258220A (ja) * 2002-02-28 2003-09-12 Canon Inc 撮像素子及び撮像装置
JP2008112831A (ja) * 2006-10-30 2008-05-15 Fujifilm Corp 固体撮像素子及びこれを備えた撮像装置
WO2009034623A1 (ja) * 2007-09-12 2009-03-19 Unisantis Electronics (Japan) Ltd. 固体撮像素子
JP2009188316A (ja) * 2008-02-08 2009-08-20 Denso Corp 受光素子
WO2009133957A1 (ja) * 2008-05-02 2009-11-05 日本ユニサンティスエレクトロニクス株式会社 固体撮像素子
JP2010056167A (ja) * 2008-08-26 2010-03-11 Sony Corp 固体撮像素子及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3713418B2 (ja) * 2000-05-30 2005-11-09 光正 小柳 ３次元画像処理装置の製造方法
JP5369441B2 (ja) * 2008-01-24 2013-12-18 ソニー株式会社 固体撮像素子

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6393174A (ja) * 1986-10-07 1988-04-23 Nec Corp フオトダイオ−ド
JPH0964328A (ja) * 1995-08-24 1997-03-07 Lg Semicon Co Ltd 固体撮像素子及びその製造方法
JP2002100796A (ja) * 2000-07-18 2002-04-05 Nippon Sheet Glass Co Ltd 受光素子アレイ
JP2003069001A (ja) * 2001-08-29 2003-03-07 Sharp Corp 固体撮像素子およびその製造方法
JP2003258220A (ja) * 2002-02-28 2003-09-12 Canon Inc 撮像素子及び撮像装置
JP2008112831A (ja) * 2006-10-30 2008-05-15 Fujifilm Corp 固体撮像素子及びこれを備えた撮像装置
WO2009034623A1 (ja) * 2007-09-12 2009-03-19 Unisantis Electronics (Japan) Ltd. 固体撮像素子
WO2009034731A1 (ja) * 2007-09-12 2009-03-19 Unisantis Electronics (Japan) Ltd. 固体撮像素子
JP2009188316A (ja) * 2008-02-08 2009-08-20 Denso Corp 受光素子
WO2009133957A1 (ja) * 2008-05-02 2009-11-05 日本ユニサンティスエレクトロニクス株式会社 固体撮像素子
JP2010056167A (ja) * 2008-08-26 2010-03-11 Sony Corp 固体撮像素子及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110061016A (zh) * 2012-12-26 2019-07-26 索尼公司 图像传感器、摄像装置和电子设备
CN110061016B (zh) * 2012-12-26 2022-11-18 索尼公司 图像传感器、摄像装置和电子设备
JP6368894B1 (ja) * 2017-07-04 2018-08-01 雫石　誠 光電変換素子及び光学測定装置
WO2019008842A1 (ja) * 2017-07-04 2019-01-10 雫石　誠 光電変換素子及び光学測定装置
JP2019016769A (ja) * 2017-07-04 2019-01-31 雫石　誠 光電変換素子及び光学測定装置

Also Published As

Publication number Publication date
WO2012056782A1 (ja) 2012-05-03
JPWO2012056586A1 (ja) 2014-03-20
JP4769911B1 (ja) 2011-09-07
CN102668084A (zh) 2012-09-12
KR20120125600A (ko) 2012-11-16
TW201218364A (en) 2012-05-01

Similar Documents

Publication Publication Date Title
US8378400B2 (en) Solid state imaging device
JP4769911B1 (ja) 固体撮像装置
JP6274567B2 (ja) 固体撮像装置及び撮像システム
US9263487B2 (en) Photoelectric conversion apparatus
US8759931B2 (en) Solid-state imaging device
US7683407B2 (en) Structure and method for building a light tunnel for use with imaging devices
US7646943B1 (en) Optical waveguides in image sensors
US20090250777A1 (en) Image sensor and image sensor manufacturing method
US9443891B2 (en) Solid-state image sensor and imaging device
US20140339606A1 (en) Bsi cmos image sensor
US20040214368A1 (en) Microlens array with improved fill factor
JP2023017991A (ja) 撮像素子
JP2003197897A (ja) 半導体光電変換装置
KR102225297B1 (ko) 촬상 소자 및 촬상 장치
WO2011151951A1 (ja) 固体撮像装置
JP2012009652A (ja) 固体撮像装置およびその製造方法
JP5535261B2 (ja) 固体撮像装置
TW563249B (en) Charge coupled device
JP4769910B1 (ja) 固体撮像装置
JP5784092B2 (ja) 光電変換装置
JP2011023455A (ja) 固体撮像装置
US20230009806A1 (en) Imaging device
WO2017183383A1 (ja) 固体撮像装置及びその製造方法
CN117616576A (zh) 光电探测器、光电探测器的制造方法和电子设备
JP2020080423A (ja) 撮像装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2011503695

Country of ref document: JP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10858973

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 26/07/2013)

122 Ep: pct application non-entry in european phase

Ref document number: 10858973

Country of ref document: EP

Kind code of ref document: A1