KR20090129957A

KR20090129957A - 접속 방법 및 기판

Info

Publication number: KR20090129957A
Application number: KR1020090052226A
Authority: KR
Inventors: 마사또 기꾸찌; 스께 모찌즈끼; 마사히로 요시오까; 료스께 아라끼; 마사끼 한다; 다까시 나까니시; 히로시 이찌끼; 데쯔지로 곤도
Original assignee: 소니 가부시끼 가이샤
Priority date: 2008-06-13
Filing date: 2009-06-12
Publication date: 2009-12-17
Also published as: JP4656212B2; US20090309679A1; JP2010021505A; US8334730B2; US20120182083A1

Abstract

본 발명에 따른 연결 방법은, 신호가 흐르는 2점을 유전체 상의 선로를 사용하여 연결하는 단계를 포함하며, 2점은 서로 다른 높이를 갖고, 2점의 위치에서의 선로의 폭은 유전체의 두께에 따라 조정된다.

기판, 전자 부품, 표면 실장, 임피던스 부정합, 접속

Description

접속 방법 및 기판{CONNECTION METHOD AND SUBSTRATE}

본 발명은 접속 방법 및 기판에 관한 것이다. 더 구체적으로, 본 발명은 예를 들어 기판에 전자 부품들이 실장될 경우에, 접속부에서의 임피던스 부정합에 의한 반사를 저감할 수 있고, 신호 품질을 양호하게 유지할 수 있는 접속 방법, 및 그를 이용하는 기판에 관한 것이다.

부품 사이나 기판 사이의 접속 구조는 크게 다음 2 종류로 나뉠 수 있다. 한 종류는 동축 케이블 등과 같은 완전 차폐의 구조이고, 다른 한 종류는 기판상의 배선과 같은, 신호 선들 사이에 유도 용량이 존재하는 오픈 구조이다.

후자의 오픈 구조는, 크로스토크(crosstalk)나 전자기 간섭의 관점에서 동축 구조보다 열등하지만, 일반적인 프린트 배선 기판을 보아도 알 수 있는 바와 같이, 설계, 제조, 검사의 공업적 비용의 면에서, 그리고 접속성의 면에서 우수한 현실적인 구조이다.

그러나, 오픈 구조의 선로 형상에서는, 고속의 신호를 취급할 때에 전송 신호의 열화가 큰 문제가 된다. 특히, 도 1에 나타낸 바와 같이, 기판 상에 표면 실장되는 전자 부품과 기판 사이의 접속부에서는, 임피던스 부정합에 의한 반사파의 영향에 의해, 전송 신호가 감쇠/열화되기 쉽다.

배선을 마이크로스트립(microstrip) 등의 선로 구조로 형성함으로써, 임피던스를 조정하여, 고속 신호에 대응하는 것이 가능하다. 그러나, 높이가 다른 층들/기판들/부품들 사이의 실장의 경우에는, 도 2에 도시된 바와 같이 부품 측에서부터 단자 부분을 연장하거나, 또는 도 3에 도시된 바와 같이 땜납 볼로부터 비어홀(viahole)을 형성하거나 해서, 기판상의 배선과 접속될 필요가 있다. 따라서, 도 1에 나타내는 바와 같은 부품과 기판 사이의 접속부에서는, 임피던스가 조정될 수 있는 선로 구조를 유지할 수 없고, 신호 품질의 열화를 피하기 어렵다.

접속부에서의 임피던스를 조정하는 방법으로서, 미심사 일본특허출원공개 제2000-216510호의 공보에 개시된 방법이 있다.

미심사 일본특허출원공개 제2000-216510호의 공보에 개시되어 있는 방법에서는, 기판과 접속되는 커넥터의 인덕턴스 요인에 의해 전송 신호에 발생하는 파형 왜곡을 저감할 수 있지만, 그 때문에 동축형의 쓰루 홀(through hole)을 접속부 주변에 형성할 필요가 있었다.

따라서, 예를 들어 기판 단부면에서는 이 방법이 사용할 수 없는 등의 배치상의 문제나, 고밀도 배선시에 있어서의 스페이스의 문제 등이 발생하기 쉽다. 따라서, 배선의 고밀도화 및 부품의 소형화 등의 최근의 기술 경향에 대응하기 어려웠다.

예를 들어, RF(Radio Frequency) 신호 등의 고속의 신호를 취급하는 기판에 전자 부품을 실장할 때에, 접속부에서의 임피던스 부정합에 의한 반사를 저감하고, 신호 품질을 양호하게 유지할 수 있게 하는 것이 바람직하다.

본 발명의 실시예에 따르면, 신호가 흐르는 2점을 유전체 상의 선로를 사용하여 연결하는 단계를 포함하며, 2점은 서로 다른 높이를 갖고, 2점의 위치에서의 선로의 폭은 유전체의 두께에 따라 조정되는 접속 방법이 제공된다.

2점 중 높은 점은 기판 상에 실장된 전자 부품의 선로 상의 점이며, 2점 중 낮은 점은 기판의 선로 상의 점일 수 있다.

유전체의 두께가 기판의 선로와의 접속부를 향해 감소되는 영역이 유전체로 구성된 전자 부품의 단부에 형성되고, 높이가 다른 2점은 이 영역을 따라 배치된 선로에 의해 접속될 수 있다.

유전체의 두께가 기판의 선로와의 접속부를 향해 감소되는 단(step)이 유전체로 구성된 전자 부품의 단부에 형성되고, 높이가 다른 2점은 이 단에 배치된 선로에 의해 접속될 수 있다.

본 발명의 다른 실시예에 따르면, 신호가 흐르는 2점을 유전체 상의 선로를 사용하여 연결하고, 2점은 다른 높이를 갖고, 2점의 위치에서의 선로의 폭은 유전체의 두께에 따라 조정되는 기판이 제공된다.

유전체의 두께가 기판의 선로와의 접속부를 향해 감소되는 단이 유전체로 구성된 전자 부품의 단부에 형성되고, 높이가 다른 2점은 이 단에 배치된 선로에 의해 접속될 수 있다.

본 발명에 따르면, 예를 들어 기판에 전자 부품을 실장할 때에, 접속부에서의 임피던스 부정합에 의한 반사를 저감하고, 신호 품질을 양호하게 유지할 수 있다.

도 4는, 본 발명의 일 실시예에 따른 접속 방식에 의해 접속된 기판(1)과 표면 실장 부품(2)을 포함하는 구성의 예를 나타내는 사시도이다. 도 5는 도 4에 도시된 구성의 단면도이며, 도 6은 도 4에 도시된 구성을 바로 위로부터 본 정면도이다.

일반적으로, 프린트 배선 기판 상에 부품을 실장하기 위해서는, 디바이스에 금속 연장부를 대서 전기적으로 접속하는 방법 등이 채용된다(도 1, 도 2 참조). 이 접속 방식에 의해 접속된 기판(1)과 표면 실장 부품(2)의 접속부는, 도 4에 있어서 점선으로 둘러싸서 도시한 바와 같이, 표면 실장 부품(2)의 상면{기판(1)의 면과 평행한 면}으로부터 선로 형상인 채로 인출된 말단과, 기판(1) 위로 배치된 선로(1A)가 접속되는 방식으로 구성된다.

이 접속 방식의 특징은, 도 5의 점선으로 둘러싸서 도시한 바와 같이, 표면 실장 부품(2)의 유전체 단부(2A)를 비스듬히 형성함으로써, 그 경사면에 따라 유전체 위로 배선된 금속의 전송 선로를 서서히 기판(1)에 가까이하면서, 기판(1)과 표면 실장 부품(2)을 서로 접속하는 것에 있다. 이 예에 있어서는, 표면 실장 부품(2)은 수직 방향의 단면이 사다리꼴과 같은 형상을 갖는다.

이때, 표면 실장 부품(2) 측의 마이크로스트립 선로의 선로 폭은, 그 전기적 특성과 기하학적 형상으로부터 결정된 특성 임피던스에 의해 조정된다. 도 4 및 도 6에 도시된 바와 같이, 이 예에 있어서는, 기판(1)에 가까울수록, 즉, 기판(1)의 높이를 기준으로 했을 때의 높이가 낮을수록, 표면 실장 부품(2)의 경사면의 유전체의 두께가 얇을수록, 선로 폭이 더 좁다. 도 4 및 도 6의 예에 있어서는, 유전체 단부(2A) 위로 배치된 선로와 기판(1) 상의 선로(1A)과의 접속부에 있어서의 폭은, 선로(1A)의 폭과 같다.

이와 같이, 선로 폭과 유전체 두께를 서서히 변화시킴으로써, 접속부의 특성 임피던스를 조정하면서, 기판(1)과 표면 실장 부품(2)을 접속할 수 있고, 그 접속부에서의 특성 임피던스의 불연속 변화를 없애고, 반사 성분을 저감할 수 있다. 접속부에서의 특성 임피던스의 불연속 변화를 없애고, 반사 성분을 저감할 수 있는 것의 이미지가 도 7에 도시되어 있다. 도 7의 상단에 있는 특성 임피던스의 부정합의 이미지를 나타내는 도에 있어서, 오목부는, 전자 부품과 기판을 접속하는 도 1, 도 2 및 도 3에 도시된 단자의, 전자 부품에도 기판에도 접하지 않고 있는 부 분(공기 중에 떠 있는 부분)의 특성 임피던스를 나타낸다.

또한, 마이크로스트립 선로에 있어서의 특성 임피던스는, 도 10a 및 도 10b에 도시된 바와 같이, 도체 재료의 폭(선로 폭)을 W, 유전체 두께를 d라고 하면 하기 [수학식 1A], [수학식 1B], [수학식 2A] 및 [수학식 2B]에 의해 결정되는 것이 일반적으로 알려져 있다.

여기서, Z₀는 특성 임피던스, ε_e는 실효 유전률, ε_r은 비유전률, W는 선로 폭, d는 유전체 두께임.

W/d < 1.0 일 때,

[수학식 1A]

[수학식 1B]

W/d ≥ 1.0 일 때,

[수학식 2A]

[수학식 2B]

마이크로스트립 선로 구조를 채용했을 경우의 특성 임피던스의 계산 결과를 도 11에 도시되어 있다.

그 외, 도 12에 도시된 것 같은 대표적인 선로 형상에 대해서도, 선로의 전기 특성값과 단면 형상으로부터 특성 임피던스를 구하기 위한 일반식이 존재한다. 도 12에는, 기판과 전자 부품의 접속부를 구성하는 선로로서, 스트립 선로, 마이크로스트립 선로, 스트립 선로, 코플래너(coplanar) 선로, 평행 선로가 도시되고 있다.

도 8은, 기판(1)과 표면 실장 부품(2)의 접속부를 구성하는 선로로서 코플래너 선로를 이용한 경우의 예를 나타내는 도면이다. 이와 같이, 접속부를 구성하는 선로로서 코플래너 선로를 사용할 수도 있다. 도 9a는, 도 8에 있어서 점선으로 둘러싸는 부분의 단면도이며, 도 9b은 도 8의 전자 부품의 상면의 정면도이다. 도 8의 예에 있어서는, 경사면 위에 배치된 선로가 기판과의 접속부에 근접함에 따라 서 선로의 폭이 넓어진다.

기판(1)의 구성 재료로서는, 일반의 기판 재료가 사용된다. 도체부에는 금속 도체, 예를 들어 구리 등이 사용된다. 유전체부에는, 예를 들어 페놀, 글래스 에폭시 수지, 알루미나, 테프론(등록상표) 등이 사용된다.

이상과 같은 접속 방식은, 안테나나 LSI 등, 기판 상에 표면 실장하는 전자 부품 전반을 기판 상에 접속할 경우에 응용할 수 있다. 이하, 적절하게, 이상과 같이, 표면 실장 부품(2)을 구성하는 유전체의 측면의 적어도 일부를 경사면으로서 형성하고, 그 경사면에 따라 도체를 배선함으로써 전자 부품과 기판상의 배선을 접속시키는 접속 방식을 단순히 본 접속 방식이라고 한다.

본 접속 방식에 의해, RF(Radio Frequency) 신호 등의 고속의 신호를 취급하는 기판에 안테나나 필터 회로 등의 전자 부품을 표면 실장 할 때에, 접속부에서의 임피던스의 부정합에 의한 반사를 저감하고, 신호 품질을 양호하게 유지하는 것이 가능하게 된다. 여기에서의 고속의 신호는, 전송 신호의 최대 주파수의 파장의 1/10을 넘는 접속 길이, 혹은 배선 길이를 갖는 신호를 가리킨다.

변형예

도 12를 참조해서 설명한 바와 같이, 접속 선로의 구조는, 분포 정수 회로(distributed constant circuit)로서 취급할 수 있고, 임피던스의 조정을 할 수 있는 것이면, 마이크로스트립 선로, 스트립 선로, 코플래너 선로, 평행선 등도 좋다.

임피던스가 전기적으로 연속 변화하기만 하면, 접속부의 선로 폭의 물리적인 형상은 불연속일 수 있다. 접속부의 선로 폭을 정할 때, 전송 주파수의 파장에 대한 선로 길이에서의 임피던스 변화율이 목표가 된다.

접속부의 구성은, 도 4과 같이 표면 실장 부품(2)의 측면을 구성하는 유전체 단부(2A)가 기울어지게 구성되지 않더라도, 도 13에 도시된 바와 같이 측면의 일부를 비스듬하게 하도록 해서 구성하고, 그 경사면 상에 폭을 조정한 선로를 배선하도록 해도 좋고, 도 14에 도시된 바와 같이 쓰루 홀을 단부면에 기울어지게 제공하고, 그 내측에, 폭을 조정한 선로를 배선하도록 해도 좋다.

본 접속 방식에 의해 접속할 수 있는 표면 실장 부품(2)으로서는, 안테나 회로 이외에, 도 15a 내지 도 15d에 나타내는 바와 같은, 필터 회로, 공진 회로, 믹서 회로, 스플리터 회로 등의 다양한 부품을 사용할 수 있다.

또한, 본 접속 방식은, 프린트 배선 기판과 표면 실장 부품의 접속 뿐만 아니라, 부품끼리의 배선, 기판끼리의 배선, 부품 내부의 배선, 다층 기판의 배선, 반도체 배선 등에도 응용이 가능하다. 예를 들어, 본 접속 방식은 다층 기판 내나 부품 내의 배선, 반도체 패키지 내의 배선 접속에도, 효과적일 것이다.

본 접속 방식을 채용함으로써,

1. 배선 사이의 임피던스 부정합에 의한 신호 열화를 개선할 수 있다. 특히 RF 회로 등의 고속의 신호를 취급하는 기판과 부품의 사이에서의 접속 등에 유효하다.

2. 마이크로스트립 선로나 코플래너 선로 등의 단순한 선로 구조에서 실현할 수 있고, 여분의 회로, 커넥터 등을 필요로 하지 않는다.

3. 필터나 안테나 등의 표면 실장 부품 뿐만 아니라, 신호 선로 사이에 유도 용량이 존재하는 부품 전반(다층 기판 내 배선, 반도체 패키지 등)에 응용할 수 있다.

보충 설명

상기 1.을 보충하기 위해서, 전송 신호의 열화를 전자기 시뮬레이션에 의해 해석한 결과에 대해서 설명한다.

단순한 마이크로스트립 선로 모델을 도 16, 도 17a 및 17b에 도시되어 있다. 도 16은, 모델을 3차원적으로 나타내는 도면이다. 도 17a는, 도 16의 모델의 정면도이며, 도 17b은, 도 16의 모델의 단면도이다.

이 모델은 신호 선로, 유전체 기판, GND로 구성된다 (GND층과 유전체층으로 이루어지는 기판 상에 신호 선로가 배치됨으로써 구성된다). 전송 신호의 열화를 시뮬레이션 하기 위해서, 테스트 신호를 입력 포트로부터 입력하고, 전송된 신호를 출력 포트에서 관측한다. 평가에는, S-파라미터를 dB(데시벨) 표기한 값이 일반적으로 사용되기 때문에, 여기에서는, 다음 [수학식 3]로 표현되는 S-파라미터를 S21로서 사용한다.

[수학식 3]

S21=log10(출력 신호/ 입력 신호)[dB]

전송 시뮬레이션 결과를 도 18에 도시되어 있다. 도 18의 횡축은 주파수[GHz], 종축은 S21[dB]을 나타낸다. 주파수가 오름에 따라 S21은 조금 저하한다. 선로 모델의 재료는 균질하고 단면 형상이 일정하므로, 열화의 원인은 주로 기판 내를 전송하는 신호의 유전 손실에 의한 것으로 생각된다. 따라서, 임피던스 정합이 달성된 이상적인 상태에 가까운 상태인 이 모델에 있어서, 전송 열화는 10GHz 에서 약 -1dB라고 할 수 있다.

다음에, 일반 접속 방식과 본 접속 방식을 사용한 시뮬레이션 결과에 대해서 설명한다.

도 19는, 높이가 다른 기판 사이를 본 접속 방식에서 접속한 모델을 나타낸다.

도 20 및 도 21은, 각각, 높이가 다른 기판 사이를 쓰루 홀, 와이어 본딩을 사용해서 접속한 모델을 나타낸다. 도 22 및 도 23은, 도 19, 도 20 및 도 21에 도시된 모델의 조건을 나타내는 도면이다.

도 19, 도 20 및 도 21에 도시된 모델은, 도 22에 있어서 점선으로 둘러싸서 나타낸 기판A의 신호 선로A 상의 위치(P₁)와, 기판A (유전체A)에 포개서 배치된 기판B의 신호 선로Ｂ 상의 위치(P₂)의 사이를, 각각, 본 접속 방식, 쓰루 홀, 와이어 본딩에 의해 접속한 것이다.

GND면A에 유전체A가 적층되어, 유전체A 상의 입력 측에 신호 선로A가 배치 됨으로써 구성되는 기판A와, GND면B에 유전체B이 적층되어, 유전체B 위로 신호 선 로B이 배치됨으로써 구성되는 기판B의 조건을 도 23에 도시되어 있다.

도 23의 조건에 있어서는, 신호 선로A와 B의 선로 폭이 3.2mm, 높이가 0.2mm로 설정되고, 신호 선로A와 B의 선로 길이의 합계가 30mm로 설정된다. 유전체A와 B의 높이가 1.6mm, 유전율이 7.1×10^-12 [F/m], 10GHz의 신호를 흘렸을 때의 유전손실이 0.005로 설정된다.

도 23에 나타내는 바와 같은 조건하에서 수행된 각 접속 방식에 의한 시뮬레이션 결과를 도 24에 도시되어 있다. 도 24의 횡축은 주파수[GHz], 종축은 S21[dB]을 나타낸다. 또 3GHz, 6GHz, 10GHz의 각 주파수에 있어서의 Ｓ21[dB]의 값을 도 25에 도시되어 있다.

도 24 및 도 25에 도시된 결과로부터, 본 접속 방식의 전송 신호의 열화는, 3개의 모델 중에서 가장 작은 것을 알 수 있다. 또한, 본 접속 방식을 사용한 모델의 시뮬레이션 결과는, 도 18에 도시된 이상적인 모델의 시뮬레이션 결과에 가장 가깝다. 특히 고주파수가 됨에 따라, 본 접속 방식과 다른 방식에서 특성의 차가 드러나고 있는 것을 알 수 있다. 이 결과로부터, 본 접속 방식을 사용함으로써, 신호 열화 개선에 효과가 있다고 생각된다.

전자 부품 측의 선로와 기판 측의 선로의 접속 예

다음에, 기판 측의 선로와의 접속부 부근의 전자 부품 측의 선로의 형상에 대해서 설명한다.

도 26a는 제1 형상을 나타내는 정면도이며, 도 26b은, 도 26a에 도시된 구성의 단면도이다.

도 26a 및 도 26b에 도시된 제1 형상은, 도 4 내지 도 6을 참조해서 설명한 것과 같은 형상이다. 즉, 도 26b에 도시된 바와 같이, 전자 부품의 단부에 경사면이 형성되고, 이 경사면에 따라, 전자 부품 측의 선로의 일부인 선로(21B)이 배치되어 있다. 선로(21B)의 각 위치에 있어서의 전자 부품 측의 유전체(22)의 두께는, 선로가 기판 측의 선로(11)과의 접속부에 근접함에 따라서 선형 감소한다.

선로(21B)을 바로 위로부터 보았을 때의 형상은, 도 26a에 도시된 바와 같이, 선로(21B)의 길이 방향의 축을 중심으로 해서 대칭으로, 각 위치에 있어서의 유전체(22)의 두께에 따라, 폭W₂로부터 폭W₁의 사이에서 폭이 선형으로 변하는 형상으로 되어 있다. 폭W₁은 전자 부품 측의 유전체(22)의 상면에 배치된 선로(21A)의 폭이며, 폭W₂은 기판 측의 유전체(12)에 배치된 선로(11A)의 폭이다.

도 27a는 제2 형상을 나타내는 정면도이며, 도 27b은, 도 27a에 도시된 구성의 단면도이다.

이 형상의 예에 있어서는, 도 27b에 도시된 바와 같이, 전자 부품의 단부에는 단이 5단 형성되고, 이 단에, 전자 부품 측의 선로의 일부인 선로(21B)이 배치되어 있다. 선로(21B)의 각 위치에 있어서의 전자 부품 측의 유전체(22)의 두께는, 기판 측의 선로(11)과의 접속부에 가까워지고, 기판으로부터의 단수가 적어짐에 따라서 단계적으로 감소한다.

선로(21B)을 바로 위로부터 보았을 때의 형상은, 도 27a에 도시된 바와 같이, 선로(21B)의 길이 방향의 축을 중심으로 해서 대칭으로, 각 위치에 있어서의 유전체(22)의 두께에 따라, 폭W₂로부터 폭W₁의 사이에서 폭이 단계적으로 변하는 형상으로 되어 있다.

도 28a는 제3 형상을 나타내는 정면도이며, 도 28b은, 도 28a에 도시된 구성의 단면도이다.

이 형상의 예에 있어서는, 도 28b에 도시된 바와 같이, 단면이 거의 부채형인 곡면이 전자 부품의 단부에 형성되고, 이 곡면에 따라, 전자 부품 측의 선로의 일부인 선로(21B)이 배치되어 있다. 선로(21B)의 각 위치에 있어서의 전자 부품 측의 유전체(22)의 두께는, 기판 측의 선로(11)과의 접속부에 근접함에 따라서 감소한다.

선로(21B)을 바로 위로부터 보았을 때의 형상은, 도 28a에 도시된 바와 같이, 선로(21B)의 길이 방향의 축을 중심으로 해서 대칭으로, 폭W₂로부터 폭W₁의 사이에서 폭이 소정의 비율로 변화되는 형상으로 되어 있다.

도 29a는 제4 형상을 나타내는 정면도이며, 도 29b은, 도 29a에 도시된 구성의 단면도이다.

도 29a에 도시된 형상은, 도 26a를 참조해서 설명한 형상과 같은 형상이다. 선로(21B)의 형상은, 선로(21B)의 길이 방향의 축을 중심으로 해서 대칭으로, 각 위치에 있어서의 유전체(22)의 두께에 따라, 폭W₂로부터 폭W₁의 사이에서 폭이 선형 으로 변화되는 형상으로 되어 있다.

도 29b에 도시된 형상은, 도 27b을 참조해서 설명한 형상과 같은 형상이다. 전자 부품의 단부에는 단이 5단 형성되고, 이 단에, 전자 부품 측의 선로의 일부인 선로(21B)이 배치되어 있다. 선로(21B)의 각 위치에 있어서의 전자 부품 측의 유전체(22)의 두께는, 기판 측의 선로(11)과의 접속부에 가까울수록, 기판으로부터의 단수가 적을수록 단계적으로 감소한다.

도 30a는 제5 형상을 나타내는 정면도이며, 도 30b은, 도 30a에 도시된 구성의 단면도이다.

도 30a에 도시된 형상은, 도 27a를 참조해서 설명한 형상과 같은 형상이다. 선로(21B)의 형상은, 선로(21B)의 길이 방향의 축을 중심으로 해서 대칭으로, 각 위치에 있어서의 유전체(22)의 두께에 따라, 폭W₂로부터 폭W₁의 사이에서 폭이 단계적으로 변화되는 형상으로 되어 있다.

도 30b에 도시된 형상은, 도 26b을 참조해서 설명한 형상과 같은 형상이다. 전자 부품의 단부에는 경사면이 형성되고, 이 경사면에 따라, 전자 부품 측의 선로의 일부인 선로(21B)이 배치되어 있다. 선로(21B)의 각 위치에 있어서의 전자 부품 측의 유전체(22)의 두께는, 기판 측의 선로(11)과의 접속부에 근접함에 따라서 선형 감소한다.

응용예

이상에 있어서는, 전자 부품의 유전체층이 1층일 경우에 대해서 설명했으나, 유전체층이 다층일 경우에도, 마찬가지로 하여 전자 부품 상의 선로를 기판상의 선로와 접속시키는 것이 가능하다.

도 31은, 전자 부품의 유전체층이 2층일 경우의 접속의 예를 나타내는 사시도이다. 도 26a 및 26b 등에 도시된 구성과 같은 구성에는 같은 부호를 붙였다.

도 31의 예에 있어서는, 전자 부품을 구성하는 유전체층으로서 유전체(22A, 22B)가 적층 방식으로 사용되고 있다. 상측의 층인 유전체(22B)의 상면에 선로(21A)가 배치되고, 경사면에 선로(21B)이 배치되어 있다. 유전체(22A, 22B)의 사이에는 GND면(31)이 끼워져 있다.

도 31의 예에 있어서는, 유전체(22B)의 경사면에 배치된 선로(21B)의 폭이 일정한 폭으로 설정되어 있다. GND면(31)을 설치하고, 선로(21B)이 배치되어 있는 경사면에 있어서의 유전체(22B)의 두께를 조정함으로써, 이와 같이, 선로(21B)의 폭을 일정하게 설정하는 것이 가능하게 된다.

도 32는, 도 31에 도시된 구성의 단면도이다.

도 32에 도시된 바와 같이, 유전체(22A)의 경사면은, 기판면에 대하여 유전체(22B)의 경사면과 같은 각도를 갖고 있다. 유전체(22A)의 상면과 경사면의 경계의 바로 위에 있는 위치(P₁₁)로부터, 유전체(22A)의 경사면과 기판의 경계의 바로 위에 있는 위치(P₁₂)까지, 선로(21B)의 각 위치에 있어서의 유전체(22B)의 두께가 일정해지도록 GND면(31)에 의해 조정된다. 유전체층의 두께는 위치(P₁₂)로부터 기 판과의 접속부를 향해 서서히 감소한다.

이와 같이, 선로가 배치되는 유전체층의 수를 복수로 하는 것도 가능하다. 또한, 전자 부품상의 선로와, 그 전자 부품이 설치되는 기판 상의 선로를 접속할 경우 뿐만 아니라, 기판 상의 선로와 다른 기판 상의 선로를 접속할 경우 등, 높이가 다른 2점 사이를 접속하는 다양한 경우에 본 접속 방식은 적용 가능하다.

도 33은, 본 접속 방식을 반도체 패키지의 접속에 이용한 경우의 예를 나타내는 사시도이다.

도 33의 예에 있어서는, 기판(51) 위로 반도체 패키지(61)가 설치되고, 그 위에 LSI(Large Scale Integration) 등의 칩 부품(62)이 실장되어 있다. 반도체 패키지(61)와 칩 부품(62)은, 모두 수직 방향의 단면이 사다리꼴 형상으로 형성되어 있다. 칩 부품(62)의 상면에는 복수의 전극(62A)이 노출되어서 설치되고 있다.

전극(62A)으로부터 칩 부품(62)의 상면에 배치되는 선로와, 반도체 패키지(61)의 상면의 선로의 사이의 배선(63), 그리고 반도체 패키지(61)의 상면의 선로와 기판상의 선로의 사이의 배선(64)에도, 상술한 바와 같은 본 접속 방식에 의한 배선을 적용하는 것이 가능하다.

본 출원은 본 명세서에 전체 내용이 참조된, 2008년 6월 13일자로 일본특허청에 출원된 일본특허출원 제2008-156048호 및 2008년 8월 22일자로 일본특허청에 출원된 일본특허출원 제2008-214553호에 개시된 것과 관련된 내용을 포함한다.

당업자라면 첨부된 청구항의 범주 내에 있거나 그 등가물이라면, 설계 요구 및 다른 요소에 따라 다양한 수정, 콤비네이션, 서브콤비네이션 및 변경이 가능하 다는 것을 이해할 것이다.

도 1은 전자 부품과 기판의 종래의 접속 방식을 나타내는 도.

도 2는 종래의 표면 실장 부품의 구조를 나타내는 도.

도 3은 종래의 다른 표면 실장 부품의 구조를 나타내는 도.

도 4는 본 발명의 일 실시예에 따른 접속 방식에 의해 접속된 기판과 표면 실장 부품을 포함하는 구성의 예를 나타내는 도.

도 5는 도 4에 도시된 구성의 단면도.

도 6은 도 4에 도시된 구성을 바로 위로부터 본 도.

도 7은 임피던스의 불연속 변화를 제거할 수 있는 이미지를 나타내는 도.

도 8은 접속부를 구성하는 선로로서 코플래너 선로를 이용한 경우의 예를 나타내는 도.

도 9a 및 도 9b는 도 8의 점선 부분을 나타내는 도.

도 10a 및 도 10b은 마이크로스트립 선로를 나타내는 도.

도 11은 마이크로스트립 선로 구조를 채용했을 경우의 특성 임피던스의 계산 결과를 나타내는 도.

도 12는 기판과 전자 부품의 접속부를 구성하는 선로의 예를 나타내는 도.

도 13은 접속부의 다른 구성예를 나타내는 도.

도 14는 접속부의 또 다른 구성예를 나타내는 도.

도 15a, 15b, 15c 및 15d는 표면 실장 부품의 예를 나타내는 도.

도 16은 마이크로스트립 선로 모델을 나타내는 도.

도 17a는 도 16의 모델의 정면도이고, 도 17b는 단면도.

도 18은 전송 시뮬레이션 결과를 나타내는 도.

도 19는 높이가 다른 기판 사이를 본 접속 방식에서 접속한 모델을 나타내는 도.

도 20은 높이가 다른 기판 사이를 쓰루 홀을 사용해서 접속한 모델을 나타내는 도.

도 21은 높이가 다른 기판 사이를 와이어 본딩을 사용해서 접속한 모델을 나타내는 도.

도 22는 모델의 조건을 나타내는 도.

도 23은 모델의 조건을 나타내는 다른 도.

도 24는 시뮬레이션 결과를 나타내는 도.

도 25는 3GHz, 6GHz, 10GHz의 각 주파수에 있어서의 Ｓ21 성분을 나타내는 도.

도 26a 및 도 26b는 전자 부품 측의 선로의 형상의 예를 나타내는 도.

도 27a 및 도 27b는 전자 부품 측의 선로의 형상의 다른 예를 나타내는 도.

도 28a 및 도 28b는 전자 부품 측의 선로의 형상의 또 다른 예를 나타내는 도.

도 29a 및 도 29b는 전자 부품 측의 선로의 형상의 예를 나타내는 도.

도 30a 및 도 30b는 전자 부품 측의 선로의 형상의 다른 예를 나타내는 도.

도 31은 전자 부품의 유전체층이 2층일 경우의 접속의 예를 나타내는 사시 도.

도 32는 도 31에 도시된 구성의 단면도.

도 33은 본 발명의 접속 방식을 반도체 패키지의 접속에 이용한 경우의 예를 나타내는 사시도.

<도면의 주요 부분에 대한 부호의 설명>

1 : 기판

2 : 표면 실장 부품

1A : 선로

2A : 유전체 단부

Claims

신호가 흐르는 2점을 유전체 상의 선로를 사용하여 연결하는 단계를 포함하며,

상기 2점은 서로 다른 높이를 갖고, 2점의 위치에서의 선로의 폭은 유전체의 두께에 따라 조정되는, 접속 방법.
제1항에 있어서, 상기 2점 중 높은 점은 기판 상에 실장된 전자 부품의 선로 상의 점이며, 2점 중 낮은 점은 기판의 선로 상의 점인, 접속 방법.
제2항에 있어서, 상기 유전체의 두께가 기판의 선로와의 접속부를 향해 감소되는 영역이 유전체로 구성된 전자 부품의 단부에 형성되고, 높이가 다른 2점은 상기 영역을 따라 배치된 선로에 의해 접속되는, 접속 방법.
제2항에 있어서, 유전체의 두께가 기판의 선로와의 접속부를 향해 감소되는 단(step)이 유전체로 구성된 전자 부품의 단부에 형성되고, 높이가 다른 2점은 상기 단에 배치된 선로에 의해 접속되는, 접속 방법.
신호가 흐르는 2점을 유전체 상의 선로를 사용하여 연결하고,

상기 2점은 다른 높이를 갖고, 2점의 위치에서의 선로의 폭은 유전체의 두께 에 따라 조정되는, 기판.
제5항에 있어서, 상기 2점 중 높은 점은 기판 상에 실장된 전자 부품의 선로 상의 점이며, 2점 중 낮은 점은 기판의 선로 상의 점인, 기판.
제6항에 있어서, 상기 유전체의 두께가 기판의 선로와의 접속부를 향해 감소되는 영역이 유전체로 구성된 전자 부품의 단부에 형성되고, 높이가 다른 2점은 상기 영역을 따라 배치된 선로에 의해 접속되는, 기판.
제6항에 있어서, 상기 유전체의 두께가 기판의 선로와의 접속부를 향해 감소되는 단이 유전체로 구성된 전자 부품의 단부에 형성되고, 높이가 다른 2점은 상기 단에 배치된 선로에 의해 접속되는, 기판.