KR20090111711A - 반도체 발광소자 및 그 제조방법 - Google Patents

반도체 발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR20090111711A
KR20090111711A KR1020080037444A KR20080037444A KR20090111711A KR 20090111711 A KR20090111711 A KR 20090111711A KR 1020080037444 A KR1020080037444 A KR 1020080037444A KR 20080037444 A KR20080037444 A KR 20080037444A KR 20090111711 A KR20090111711 A KR 20090111711A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
conductive semiconductor
convex structure
layer
light emitting
Prior art date
Application number
KR1020080037444A
Other languages
English (en)
Other versions
KR100986557B1 (ko
Inventor
정흥섭
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020080037444A priority Critical patent/KR100986557B1/ko
Priority to US12/427,263 priority patent/US8106415B2/en
Publication of KR20090111711A publication Critical patent/KR20090111711A/ko
Application granted granted Critical
Publication of KR100986557B1 publication Critical patent/KR100986557B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

실시 예는 반도체 발광소자 및 그 제조방법에 관한 것이다.
실시 예에 따른 반도체 발광소자는, 제 1도전성 반도체층; 상기 제 1도전성 반도체층 위에 형성된 활성층; 상기 활성층 위에 형성된 제 2도전성 반도체층; 및 상기 제 2도전성 반도체층 위에 다중의 경사진 면을 포함하는 복수의 볼록 구조물을 포함한다.
반도체, 발광소자, 광 효율

Description

반도체 발광소자 및 그 제조방법{Semiconductor light emitting device and fabrication method thereof}
실시 예는 반도체 발광소자 및 그 제조방법에 관한 것이다.
Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ족 질화물 반도체는 통상 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어져 있다.
발광 다이오드(Light Emitting Diode : LED)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.
이러한 질화물 반도체 재료를 이용한 LED 혹은 LD(Laser Diode)의 광을 얻기 위한 발광 소자에 많이 사용되고 있으며, 단말기의 키패드 발광부, 전광판, 조명 장치 등 제품의 광원으로 응용되고 있다.
실시 예는 발광 다이오드의 표면에서의 광 추출 효율을 개선시켜 줄 수 있는 반도체 발광소자 및 그 제조방법을 제공한다.
실시 예는 발광 구조물 위에 다중의 경사진 측면을 갖는 볼록 구조물을 형성함으로써, 상기 볼록 구조물을 통해 광의 추출 효율을 개선시켜 줄 수 있는 반도체 발광소자 및 그 제조방법을 제공한다.
실시 예는 발광 구조물 위에 요철 형태로 형성된 볼록 구조물을 형성해 줌으로써, 상기 볼록 구조물을 통해 광 추출 효율을 개선시켜 줄 수 있는 반도체 발광소자 및 그 제조방법을 제공한다.
실시 예는 제 1도전성 반도체층의 메사 에칭 영역에 서브용 발광 구조물을 형성함으로써, 발광 효율을 개선시켜 줄 수 있는 반도체 발광소자 및 그 제조방법을 제공한다.
실시 예에 따른 반도체 발광소자는, 제 1도전성 반도체층; 상기 제 1도전성 반도체층 위에 형성된 활성층; 상기 활성층 위에 형성된 제 2도전성 반도체층; 및 상기 제 2도전성 반도체층 위에 다중의 경사진 면을 포함하는 복수의 볼록 구조물을 포함한다.
실시 예에 따른 반도체 발광소자는 제 1도전성 반도체층; 상기 제 1도전성 반도체층 위에 형성된 활성층; 상기 활성층 위에 형성된 제 2도전성 반도체층; 및 상기 제 2도전성 반도체층 위에 경사진 측면과 요철 형태를 갖는 상면을 포함하는 복수의 볼록 구조물을 포함한다.
실시 예에 따른 반도체 발광소자는 제 1도전성 반도체층 위에 활성층을 형성하는 단계; 상기 활성층 위에 제 2도전성 반도체층을 형성하는 단계; 상기 제 2도전성 반도체층에 대해 경사진 다수의 좁은 측면을 포함하는 볼록 구조물을 형성하는 단계를 포함한다.
실시 예에 따른 반도체 발광소자 제조방법은, 제 1도전성 반도체층을 형성하는 단계; 상기 제 1도전성 반도체층 위에 활성층을 형성하는 단계; 상기 활성층 위에 제 2도전성 반도체층을 형성하는 단계; 및 상기 제 2도전성 반도체층의 상면에 대해 경사진 측면을 갖고, 그 상면이 요철 형태로 형성된 복수의 볼록 구조물을 형성하는 단계를 포함한다.
실시 예에 따른 반도체 발광소자 및 그 제조방법에 의하면, 광 추출 효율을 개선시켜 줄 수 있다.
또한 발광 다이오드의 발광 효율을 개선시켜 줄 수 있다.
이하 첨부된 도면을 참조하여 실시 예를 설명하면 다음과 같다.
도 1은 제 1실시 예에 따른 반도체 발광소자를 나타낸 도면이다.
도 1을 참조하면, 반도체 발광소자(100)는 기판(110), 제 1도전성 반도체층(120), 활성층(130), 제 2도전성 반도체층(140), 볼록 구조물(145), 투명전극(150), 제 1전극(170) 및 제 2전극(180)을 포함한다.
상기 기판(110)은 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP, 그리고 GaAs, 도전성 기판 등으로 이루어진 군에서 선택될 수 있다.
상기 기판(110) 위에는 버퍼층(미도시)이 형성될 수 있다. 상기 버퍼층(미도시)은 상기 기판(110)과의 격자 상수 차이를 줄여주기 위한 층으로서, GaN 버퍼층, AlN 버퍼층, AlGaN 버퍼층, InGaN 버퍼층 등이 선택적으로 형성될 수 있으며, 이에 한정하지는 않는다. 또한 상기 버퍼층 또는 상기 기판(110) 위에는 언도프드 반도체층(미도시)이 형성될 수 있으며, 상기 언도프드 반도체층은 GaN계로 형성될 수 있다. 상기 기판(110) 위에는 상기 버퍼층 및 언도프드 반도체층 중 적어도 한 층을 형성하거나, 두 층 모두가 존재하지 않을 수도 있다.
상기 기판(110) 위에는 제 1도전성 반도체층(120)이 형성된다. 상기 제 1도전성 반도체층(120)은 적어도 한 층 이상의 n형 반도체층으로 구현될 수 있으며, 상기 n형 반도체층은 GaN, AlGaN, InGaN, InN, AlN, AlInGaN 등 중에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트가 선택적으로 도핑된다.
여기서 상기 제 1도전성 반도체층(120) 위에는 활성층(130)이 형성된다. 상기 활성층(130)은 단일 양자 우물 구조 또는 다중 양자 우물 구조로 형성된다. 상기 활성층(130)의 일측 또는 양측에는 도전성 클래드층이 형성될 수도 있다.
상기 활성층(130) 위에는 제 2도전성 반도체층(140)이 형성된다. 상기 제 2도전성 반도체층(140)은 적어도 한 층 이상의 p형 반도체층으로 구현될 수 있으며, 상기 p형 반도체층은 GaN, AlGaN, InGaN, InN, AlN, AlInGaN 등 중에서 선택될 수 있으며, p형 도펀트(예: Mg, Ze)가 도핑된다.
여기서, 상기 제 1도전성 반도체층(120)은 n형 반도체층이고, 제 2도전성 반도체층(140)의 p형 반도체층으로 형성하였으나, 이의 역 구조 예컨대, 제 1도전성 반도체층(120)이 p형 반도체층이고, 제 2도전성 반도체층(140)이 n형 반도체층으로 형성될 수 있다. 또한 제 2도전성 반도체층(140) 위에 n형 반도체층 또는 p형 반도체층인 제 3도전성 반도체층(미도시)을 포함하는 n-p-n 또는 p-n-p 구조로 제공할 수 있다.
상기 제 2도전성 반도체층(140) 위의 일부 영역 또는 전 영역에는 복수의 볼록 구조물(145)이 형성된다. 상기 볼록 구조물(145)은 GaN, AlGaN, InGaN, InN, AlN, AlInGaN 등 중에서 선택적으로 형성될 수 있으며, p형 도펀트가 도핑될 수 있다. 또는 상기 볼록 구조물(145)은 p형 도펀트가 아닌, n형 도펀트가 도핑되거나, 도전성 도펀트를 도핑하지 않을 수 있다.
또한 상기 볼록 구조물(145)은 단일 박막층 또는 다중 박막층으로 이루어질 수 있으며, 다중 박막층일 경우 초격자(supper lattic) 구조 또는 DBR(Distributed Brag Reflector) 구조일 수도 있다. 또한 볼록 구조물(145)은 단일 또는 다중 양자 우물층(quantum well) 구조로 형성될 수도 있다.
상기 볼록 구조물(145)의 DBR 구조는 서로 다른 매질들이 적층되는 페어 구조를 이용하여 특정 파장을 반사하게 된다. 여기서, 서로 다른 두 매질은 AlN층 및 GaN층일 수 있으며, 이러한 AlN층 및 GaN층 이외에도, AlGaN, InN, InGaN, AlInGaN 등을 이용하여 하나의 페어로 구성할 수도 있다.
상기 볼록 구조물(145)은 상부 면적이 하부 면적보다 좁은 다각 기둥 형상, 반구 형상 및 뿔 형상 중 적어도 한 형상으로 형성될 수 있다. 상기 볼록 구조물(145)의 수평 단면은 다각형이 아닌, 즉 곡면으로 형성될 수 있다. 이러한 볼록 구조물(145)의 형상은 반도체 재료, 성장 조건, 에칭 정도에 따라 결정 표면 및 전체 형상이 변경될 수 있다. 이하, 설명의 편의를 위해 육각 측면을 갖고 상면이 하면보다 좁은 다각 기둥 형상의 볼록 구조물(145)로 설명하기로 한다.
상기 볼록 구조물(145)의 측면은 제 2도전성 반도체층(140)의 상면에 대해 소정 각도로 경사지게 형성되며, 상기 볼록 구조물(145)의 상면은 요철 구조로 형성된다. 여기서, 상기 볼록 구조물(145)의 상면에는 수평한 면적이 50% 이하로 형성하여, 광 추출 효율을 향상시킬 수 있다.
상기 볼록 구조물(145)의 측면 중에서 적어도 한 측면은 다수개의 좁은 측면이 서로 연결되는 구조로 이루어질 수 있다. 여기서, 상기 각 측면의 좁은 측면들 중 적어도 하나는 C-축에 대해 경사지거나 경사지지 않게 형성될 수도 있으며, 또는 불규칙적인 크기 또는 각도로 형성된 좁은 측면들로 형성될 수 있으며, 또는 상 기 좁은 측면과 좁은 측면의 일부가 서로 겹쳐지게 형성될 수도 있다. 이러한 좁은 측면들이 연결되어 원하는 형상의 볼록 구조물(145) 또는 각 측면을 이루어지게 된다.
또한 볼록 구조물(145)의 내부 영역에는 각 측면이 다수의 좁은 측면으로 형성될 수 있으며, 이러한 내부 각 측면은 상기 제 2도전성 반도체층(140)에 대해 소정의 각도로 경사지게 형성되어 있어서, 입사되는 광에 대해 반사할 수도 있다. 이러한 볼록 구조물(145)의 측면 구조, 상면의 요철 밀도, 표면적 크기에 의해 광 추출 효율이 개선될 수 있다. 즉, 상기 볼록 구조물(145)의 측면 및 상면의 요철 밀도를 증가시킴으로써 광의 회절량을 증가시킬 수 있으며, 이로 인해 광의 에피 층 내부에서의 내부전반사 되는 양을 줄이고 광의 추출 량을 증가시킬 수 있다.
상기 제 2도전성 반도체층(140) 및 볼록 구조물(145) 위에는 투명전극(150)이 형성될 수 있다. 상기 투명전극(150)은 ITO, ZnO, RuOx, TiOx, IrOx 등에서 선택적으로 형성될 수 있다. 여기서, 상기 볼록 구조물(145)의 상면이 요철 구조로 형성되어 있어서, 상기 투명 전극(150)은 볼록 구조물(145)의 상면에 잘 형성될 수 있으며, 전류 주입 및 광 추출 효율을 개선시켜 줄 수 있다.
그리고 제 1도전성 반도체층(120) 위에는 제 1전극(170)이 형성되고, 상기 투명 전극(150) 위에는 제 2전극(180)이 형성된다. 여기서, 상기 제 2전극(180)은 투명전극(150) 또는/및 제 2도전성 반도체층(140) 위에 형성되거나, 제 3도전성 반도체층 위에 형성될 수 있다.
이러한 반도체 발광소자(100)는 그 표면에 볼록 구조물(145)이 형성됨으로 써, 상기 볼록 구조물(145)로 입사되는 광은, 상기 볼록 구조물(145)의 내부 측면이나 외부 측면에서 반사된 후 다른 측면에서 입사 및 반사되는 형태로 진행하다가 외부로 추출된다. 즉, 볼록 구조물(145)의 내부에서 진행하는 광은 1회 또는 2회 이상 반사(예: zigzag 형태)되면서 위로 향하고, 그 입사각 및 반사각이 점차 감소하게 되며, 결국 임계각 이하로 감소하게 되어, 외부로 추출될 수 있다. 따라서 볼록 구조물(145)로 입사되는 광의 대부분은 외부로 방출됨으로써, 광 추출 효율이 개선될 수 있다.
또한 제 2도전성 반도체층(140)은 상대적으로 얇은 두께로 형성될 수 있으며, 대부분의 전류는 평탄한 면을 통해 흐르게 되어 LED 동작시 순방향 전압강하(Vf)가 기존 LED 에피 구조와 대응할 수 있다.
도 2 내지 도 15는 제 1실시 예에 따른 반도체 발광소자 제조방법을 나타낸 도면들이다.
도 2를 참조하면, 기판(110) 위에 제 1도전성 반도체층(120)을 형성하게 된다. 상기 제 1도전성 반도체층(120)은 적어도 한 층 이상의 n형 반도체층으로 구현될 수 있으며, 상기 n형 반도체층은 GaN, AlGaN, InGaN, InN, AlN, AlInGaN 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트가 선택적으로 도핑된다.
여기서, 상기 기판(110)은 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP, 그리고 GaAs, 도전성 기판 등으로 이루어진 군에서 선택될 수 있으며, 기판 표면에 요철형 패턴 또는 러프니스 구조가 형성될 수도 있으며, 이러한 구조에 대해 한정하지는 않는다.
상기 기판(110)과 제 1도전성 반도체층(120) 사이에는 다른 반도체층 예컨대, 버퍼층(미도시), 언도프드 반도체층(미도시) 등 중에서 적어도 한 층이 형성될 수도 있으며, 이에 대해 한정하지는 않는다.
상기 제 1도전성 반도체층(120) 위에는 활성층(130)이 형성되고, 상기 활성층(130) 위에는 제 2도전성 반도체층(140)이 형성된다.
여기서, 상기 활성층(130)은 단일 양자 우물 구조 또는 다중 양자 우물 구조로 형성될 수 있다. 상기 제 2도전성 반도체층(140)은 적어도 한 층 이상의 p형 반도체층으로 구현될 수 있으며, 상기 p형 반도체층은 GaN, AlGaN, InGaN, InN, AlN, AlInGaN 등 중에서 선택될 수 있으며, p형 도펀트(예: Mg, Ze)가 도핑된다.
상기 제 2도전성 반도체층(140) 위에는 마스크층(141)이 형성된다. 상기 마스크층(141)에는 소정 형상을 갖는 다수개의 홀 패턴(142)이 형성된다. 상기 마스크층(141)은 Si02, Si0x, SiN2, SiNx, SiOxNy 또는 금속물질로 이루어진 군에서 선택될 수 있다. 상기 홀 패턴(142)은 원형, 다각형, 이들의 혼합형 등으로 형성될 수 있으며, 이에 한정하지는 않는다.
도 3은 도 2의 마스크층의 평면도이며, 도 4는 제 2도전성 반도체층 위에 볼록 구조물이 형성된 예를 나타낸 도면이다.
도 2 및 도 3을 참조하면, 상기 마스크층(141)에 형성된 홀 패턴(142)은 일부 영역에 형성하고, 다른 영역 예컨대, 메사 에칭 영역(141A) 및 전극 형성 영역(141B)에는 형성하지 않을 수 있다.
그리고 상기 마스크층(141)에 형성된 홀 패턴(142)의 크기 및 홀 패턴 간의 간격은 서로 같거나 다를 수 있으며, 또한 홀 패턴(142)의 배치 구조는 매트릭스 형태 또는 지그재그 형태 등으로 형성될 수 있으며, 이러한 마스크층(141)의 홀 패턴(142)은 다양하게 변경될 수 있으며, 이에 한정하지는 않는다. 여기서, 상기 마스크층(141)의 홀 패턴(142)의 지름은 1~100um로 형성될 수 있으며, 이는 변경될 수도 있다.
도 4를 참조하면, 상기 마스크층(141)의 홀 패턴(142) 영역인 제 2도전성 반도체층(140) 위에 볼록 구조물(145)이 성장된다. 상기 볼록 구조물(145)은 GaN, AlGaN, InGaN, InN, AlN, 및 AlInGaN 등 중에서 적어도 하나를 이용한 p형 반도체층 또는 n형 반도체층으로 형성될 수 있으며, 도전성 도펀트가 도핑되지 않을 수도 있다.
여기서, 상기 마스크층(141)과 홀 패턴(142)이 서로 반대의 구조로 형성할 수도 있다. 즉, 홀 패턴(142)에는 마스크층이 형성되고, 홀 패턴 이외의 영역인 마스크층은 제거되는 구조로 형성될 수 있다.
그러나, 상기 마스크 층(141)에 홀 패턴(142)을 형성하여 볼록 구조물이 서로 연결되지 않고 얇은 제 2도전성 반도체층(140)이 서로 연결 되도록 할 경우, 전류가 얇은 제 2도전성 반도체층(140)을 통해 큰 저항이 없이 활성층까지 도달될 수 있어, 기존 LED와 대등한 순방향 전압강하(Vf) 특성을 보일 수 있다. 즉, 순방향 전압강하(Vf)의 증가 량이 크지 않도록 할 수 있다. 또한 전극형성 부분에는 볼록 구조물이 형성될 수도 있으나, 형성되지 않도록 하면 기존 LED와 대등한 순방향 전압강하(Vf) 특성을 보일 수 있다.
상기 볼록 구조물(145)의 하부는 상기 마스크층(141)의 홀 패턴(142) 형상으로 형성될 수 있다. 또한 상기 볼록 구조물(145)의 하부는 저온의 성장 온도에서 상기 홀 패턴(142)의 틀을 따라 성장되는 데, 이때 수평 방향의 성장률이 낮게 성장된다.
이러한 볼록 구조물(145)은 CVD(또는 MOCVD) 방법으로 예컨대, p형 GaN으로 형성되는데, Ga를 위한 소스 가스로는 트리메틸갈륨(TMGa) 또는 트리에틸갈륨(TEGa) 등의 3족 가스를 사용할 수 있으며, N을 위한 소스 가스로는 암모니아(NH3), 모노메틸히드라진(MMHy) 또는 디메틸히드라진(DMHy) 등의 5족 가스를 사용할 수 있고, Mg을 위한 소스 가스로는 CP2Mg를 사용할 수 있다.
이때 상기 볼록 구조물(145)의 성장 조건으로서, 분위기 가스의 비율, 성장 온도, Ⅴ족 가스와 Ⅲ족 가스의 비율, 성장 압력에 따라 원하는 구조체의 형상으로 제조할 수 있다. 상기 볼록 구조물(145)의 성장 조건은 예컨대, 분위기 가스인 H2/N2의 유량 비율은 소정의 비율 즉, 어느 하나의 양을 조절하여 공급하고, 성장 온도는 일정 온도(예: 1000℃) 미만으로 낮추고, 성장 압력은 낮추어서 성장할 수 있다. 여기서, 최적의 성장 온도는 650~950℃ 범위로 설정할 수 있다.
또한 제 2도전성 반도체층(140) 위에 저온의 성장 온도에서 볼록 구조물(145)을 형성하기 때문에 활성층의 구조를 변형시키거나 계면 및 p-n 접합 구조를 변형시키지 않아, 전기적 특성 및 광 특성의 저하를 방지할 수 있다. 만약, 고온에서 볼록 구조물(145)을 형성할 경우, 저온(700~800℃)에서 성장되는 활성층의 구조를 변형시키며, 도전성 반도체층의 도핑농도, 각 층의 계면 및 p-n 접합의 구조를 변형시킬 수 있고, 발광 다이오드의 광 특성 및 전기적 특성을 저하시킬 수 있는 문제가 있다.
상기 볼록 구조물(145)은 초기에 수평 성장률이 낮고, 수직 방향(예: c-축 방향)의 성장률이 촉진되게 성장하게 된다. 또한 수직 방향으로 성장되는 시간이 진행됨에 따라 볼록 구조물(145)의 상면의 면적이 점차 좁아지게 되고, 일정 이하의 면적일 때 성장을 멈추게 된다. 여기서, 상기 수평, 수직 성장률은 상기 볼록 구조물(145)의 너비와 높이를 적절히 조절하기 위해 성장 도중 변화시킬 수 있다. 수직 성장률이 상대적으로 큰 조건에서는 상기 볼록 구조물(145)의 측면은 경사지게 되고, 상면에는 요철 패턴(149,147)이 형성될 수 있다. 상기 볼록 구조물(145)의 성장률 및 성장 형태는 성장 장비에 따라 변경될 수 있고, 각각의 변수(온도, 압력, 가스량)에 따라 수직 성장률을 높이기 위한 다른 변수의 범위가 달라질 수 있다.
상기와 같이 1000℃ 이하에서 성장되는 볼록 구조물을 보면, 500℃ 이하의 온도에서는 비정질 구조물이 성장될 수 있으며, 400~700℃ 범위에서는 다결정 구조물이 형성될 수 있으며, 600~1000℃범위에서는 단결정 구조물이 형성될 수 있으나, 이러한 온도 범위는 성장 장비나 성장 변수들의 조건에 따라 달라질 수 있다.
그리고 볼록 구조물(145)은 마스크층(141)의 홀 패턴(142) 영역에 위치한 제 2도전성 반도체층(140)에 형성되는 데, 성장 초기에는 마스크층(141)의 홀 패턴(142) 형상과 동일한 형상으로 형성되도록 하거나, 수평 성장 시간이 늘어날 경우 상기 마스크층(141)의 홀 패턴(142)의 주변으로 연장되어, GaN계 반도체의 결정성에 의해 다각형 또는 원형 모양으로 성장될 수 있다. 여기서, 원형의 블록 구조물로 형성하고자 할 경우, 상기 마스크층(141)의 홀 패턴(142)은 원형이며, 저온의 성장 온도에서, 수소보다는 질소가 많은 분위기에서 성장하게 된다.
도 5는 제 2도전성 반도체층 위에 볼록 구조물이 형성된 구조를 나타낸 사시도이다.
도 5를 참조하면, 제 2도전성 반도체층(140) 위의 마스크층(도 4의 141)은 에칭 방식 예컨대, 습식 에칭 방식으로 제거될 수 있다. 여기서, 상기 마스크층(도 4의 141)은 완전히 제거되거나, 일부만 제거될 수도 있다. 상기 마스크층(도 1의 141)이 제거되면, 상기 제 2도전성 반도체층(140) 위에 복수의 볼록 구조물(145)이 남아있게 된다. 여기서, 상기 마스크층(도 4의 141)이 투광성 재료일 경우, 제거하지 않을 수도 있다.
이러한 볼록 구조물(145)은 경사진 측면을 갖는 다각 기둥 형상으로 서로 같은 크기 또는 서로 다른 크기로 형성될 수 있다. 이는 도 2 및 도 3에 도시된 마스크층(141)의 홀 패턴(142)의 크기나 형상에 따라 볼록 구조물(145)의 크기나 형상 은 변경될 수 있다. 여기서, 상기 볼록 구조물(145)의 직경은 1-100um이며, 높이는 1-100um이고, 상기 볼록 구조물(145)간의 간격은 1-100um로 형성될 수 있다.
도 6은 볼록 구조물의 다른 배치 예를 나타낸 구조이다.
도 6을 참조하면, 복수의 볼록 구조물(145)은 지그 재그 구조 또는 어느 한 밑변이 서로 대응되는 구조로 형성될 수 있다. 상기 볼록 구조물(145)의 하면 및 상면은 육각형 형상으로 형성되며, 상면에는 요철 패턴(149,147)이 형성된다.
도 7은 실시 예에 따른 볼록 구조물의 사시도이다.
도 7을 참조하면, 볼록 구조물(145)은 육각의 경사진 측면(S1,S2)을 갖는 다각 기둥 형상의 결정면으로 형성되는 것으로, 6개의 측면이
Figure 112008028809571-PAT00001
면(S1) 또는
Figure 112008028809571-PAT00002
면(S2)으로 형성될 수 있다. 또한 상기 결정면보다 더 완만하거나 급한 경사면이 측면으로 형성될 수 있으며, 밑변 대비 각 측면의 기울기는 30~70°로 형성될 수 있다. 또한 볼록 구조물(145)의 측면과 측면 사이의 모서리 부분(B)은 곡면으로 에칭 처리될 수 있다.
상기 볼록 구조물(145)의 상면에는 수평 면적이 전체 상면 면적에 비해 50% 이하로 형성될 수 있으며, 요철 패턴(149,147)이 형성된다. 이러한 요철 패턴(149,147)은 광 추출 효율을 개선시켜 줄 수 있다.
한편, 도 8의 (A)(B)는 실시 예에 따른 마스크층의 홀과 그 위에 성장된 볼록 구조물의 수평 단면 구조를 나타낸 도면이다.
도 8의 (A)(B)에 도시된 바와 같이, 볼록 구조물(145)은 마스크층(141)의 원 형 홀 패턴(142) 형태에 따라 성장될 수 있으며, 성장된 볼록 구조물(145A)의 둘레에는 다수개의 좁은 측면(S11)으로 이루어진다. 또한 상기 볼록 구조물(145)을 다중 반도체 층으로 성장할 경우 그 내부에도 각 측면이 다수의 좁은 면으로 각각 형성될 수 있다.
상기 볼록 구조물(145)의 측면 중에서 적어도 한 측면은 다수개의 좁은 측면이 서로 연결되는 구조로 이루어질 수 있다. 여기서, 상기 각 측면의 좁은 측면들 중 적어도 하나는 C-축에 대해 경사지거나 경사지지 않게 형성될 수도 있으며, 또는 불규칙적인 크기 또는 각도로 형성된 좁은 측면들로 형성될 수 있으며, 또는 상기 좁은 측면과 좁은 측면의 일부가 서로 겹쳐지게 형성될 수도 있다. 이러한 좁은 측면들이 연결되어 원하는 형상의 볼록 구조물(145) 또는 구조물의 각 측면을 형성하게 된다.
도 9는 실시 예에 따른 마스크층의 원형 홀 패턴에 성장된 볼록 구조물의 수평 단면을 나타낸 도면이다.
도 9를 참조하면, 상기 볼록 구조물(145)은 마스크층(141)의 원형 홀 패턴(142A) 형태에 무관하게, 육각형 모양으로 성장될 수 있다. 즉, 볼록 구조물(145)의 하부는 상기 원형 홀 패턴(142A)의 형태로 성장된 후 그 주변으로 연장되면서 육각형 결정면으로 형성된다. 여기서, 상기 각 결정면은 다수의 좁은 면으로 이루어질 수 있다.
도 10의 (A)(B)는 실시 예에 따른 마스크층의 사각형 홀 패턴과 그 패턴에 성장된 볼록 구조물의 수평 단면 구조를 나타낸 도면이다.
도 10의 (A)(B)에 도시된 바와 같이, 볼록 구조물(145B)은 마스크층(141)의 사각형 홀 패턴(142B) 형태에 따라 성장되며, 그 볼록 구조물(145B)의 외 측면은 다수개의 좁은 측면(S11)으로 이루어진다. 또한 상기 볼록 구조물(145B)을 다중 반도체 층으로 성장할 경우 그 내부에도 각 측면이 다수의 좁은 면으로 형성될 수 있다
도 8 내지 도 10에 도시된 바와 같이, 실시 예에 따른 볼록 구조물(145,145A,145B)의 하부는 마스크층(141)의 홀 패턴(142,142A,142B) 형태에 따라 여러 형상으로 성장될 수 있으며, 최대 광 추출효율을 갖는 형상으로 구현될 수 있다. 이러한 마스크층(141)의 두께를 조절하여 볼록 구조물(145)의 하부 구조를 변경할 수도 있다.
도 11은 실시 예에 따른 볼록 구조물의 측 단면도이다.
도 11을 참조하면, 상기 볼록 구조물(145)은 경사진 측면(S11)을 갖는 다각 기둥 형태이며, 그 상면에는 요철 패턴(149,147)이 형성되며, 그 외부에는 다수개의 좁은 측면(S11)이 상단까지 연장된다.
상기 볼록 구조물(145)로 입사되는 광은 외부 측면(S11)에서 반사되고, 다른 측면에서 다시 반사되거나, 임계각 이하일 때 외부로 방출된다.
도 12는 실시 예에 따른 제 2도전성 반도체층 위에 형성된 육각형 볼록 구조물을 확대한 SEM(Scanning Electron Microscope) 사진을 나타낸 도면이다. 이러한 볼록 구조물의 너비는 약 7um의 크기이다. 이러한 볼록 구조물은 마스크층의 원형 홀 패턴에서 890℃에서 성장하며, 육각 측면을 갖고 상면에 요철 패턴이 형성된다. 또한 각각의 큰 육각 측면들은 다수개의 좁은 측면들로 이루어진다.
도 13을 참조하면, 실시 예에 따른 제 2도전성 반도체층 위에 형성된 반구형 볼록 구조물을 확대한 SEM(Scanning Electron Microscope) 사진을 나타낸 도면이다. 도면의 볼록 구조물의 너비는 약 3.5um이다. 이러한 볼록 구조물은 반구 형태이며, 마스크층의 원형 홀 패턴에서 850℃로 성장되며, 상부 표면에는 요철 패턴이 형성된다. 또한 반구 형태의 볼록 구조물의 외주면에는 다수개의 좁은 측면으로 형성될 수 있다.
도 14는 실시 예에 따른 반도체 발광소자에 투명전극이 형성되는 예를 나타낸 도면이다.
도 14를 참조하면, 제 2도전성 반도체층(140) 및 볼록 구조물(145)의 위에는 투명 전극(150)이 형성된다. 상기 투명 전극(150)은 ITO, ZnO, RuOx, TiOx, IrOx 등에서 선택적으로 형성될 수 있다. 여기서, 상기 볼록 구조물(145)의 상면에 형성된 투명전극(150)은 요철 패턴으로 형성되거나 평평한 구조로 형성될 수 있다.
도 15는 실시 예에 따른 반도체 발광소자에 전극이 형성되는 예를 나타낸 도면이다.
도 15를 참조하면, 메사 에칭 영역을 통해 제 1도전성 반도체층(120)의 일부까지 메사 에칭을 수행하여 제 1도전성 반도체층(120)을 노출시켜 준다. 상기 노출된 제 1도전성 반도체층(120) 위에는 제 1전극(170)이 형성되고, 상기 투명 전 극(150)의 일부에는 제 2전극(180)이 형성된다. 여기서, 상기 제 2전극(180)은 투명전극(150) 위 또는/및 제 2도전성 반도체층(140) 위에 형성될 수 있다.
도 16은 질화물 반도체에서의 광의 방출 원뿔(escape cone)의 단면 구조를 나타낸 도면이다.
도 16을 참조하면, 발광 구조물(101)의 활성층에서 광이 생성되어 방사된다. 이때 광의 방사되는 모양은 방출 원뿔(escape cone, Ec) 형태로 표현될 수 있다. 상기 방출 원뿔 구조의 광원 위치(a)에서 반도체층(즉, 제 2도전성 반도체층) 계면 위치(b,c)에 입사되는 광의 입사각이 내부 전반사 임계각도(α) 보다 크면(α≤θ), 그 광(L2)은 내부에서 전반사되고, 상기 광의 입사각이 내부 전반사 임계각도(α)보다 작으면, 그 광(L1)의 일부는 외부로 방출되고 일부는 내부로 반사된다. 여기서, 입사광(L1)이 반도체층의 계면에서 내부 전반사가 일어나지 않고 반도체층 외부로 일부 추출될 수 있는 방출 각도의 범위는 반도체층과 계면을 이루는 물질에 따라 20°~ 60°정도의 범위에 이루며, 이에 한정하지는 않는다.
이러한 방출 각도에 대응되는 내각을 갖는 다각 기둥, 반구형, 다각 뿔 형상의 볼록 구조물을 형성시켜 줄 수 있다.
하기의 표 1은 GaN계 LED 소자를 구성하는 물질의 각 계면(Interface)에서 발광된 광이 내부 전반사가 일어나지 않고 일부가 외부로 추출될 수 있는 방출 임계각도(=내부 전반사 임계각도)를 나타낸 표이다.
Interface GaN/air GaN/epoxy GaN/ITO
방출 각도 24° 37° 57°
이러한 방출 임계각도에 대응되는 경사진 측면을 포함하는 볼록 구조물이 제 2도전성 반도체층 위에 형성되므로, 상기 방출 각도로 입사되는 광의 대부분은 경사진 측면을 따라 반사되다가 외부로 방출되어, 광의 추출 효율을 개선시켜 줄 수 있다. 또한 볼록 구조물에는 다수개의 내부 측면이 형성되어 있어서, 발광 빛의 추출 효율을 개선시켜 줄 수 있다.
도 17은 실시 예에 따른 볼록 구조물의 다른 형상을 나타낸 측 단면도이다. 이러한 볼록 구조물에 대해서는 동일 부호로 처리하며, 중복 설명은 생략하기로 한다.
도 17을 참조하면, 볼록 구조물(145C)은 측면이 경사진 다각 뿔(예: 육각 뿔) 형상 또는 다각 피라미드 형상으로 형성되며, 구조물 외부에는 각 측면이 다수의 좁은 측면(S11)이 하단부터 상단까지 연장되어 형성된다.
도 18 및 도 19는 실시 예에 따른 볼록 구조물의 또 다른 형상을 나타낸 측 단면도이다.
도 18을 참조하면, 볼록 구조물(145D)은 다중 층(L1,L2,L3)으로 이루어진 다각형의 블록 구조물을 포함한다. 도 19를 참조하면, 볼록 구조물(145E)은 다중 층(L11,L12,L13)으로 이루어진 다각형의 볼록 구조물의 표면에 요철 구패턴(P1,P2,P3)이 형성된 구조이다.
이러한 볼록 구조물(145D,145E)은 서로 다른 조성의 반도체 물질로 이루어진 다중 반도체층 예컨대, DBR 층, 초격자층, 주기성 없는 다층 반도체층 등으로 성장할 수 있다. 상기 블록 구조물(145D,145E)은 각 층이 GaN, AlGaN, InGaN, InN, AlN, AlInGaN, 투광성 재료 또는 도전성 금속 재료를 선택적으로 이용하여 형성될 수 있다.
여기서, 상기 다층 구조의 블록 구조물(145D,145E)은 굴절률이 서로 다른 물질(매질)이 번갈아 쌓는 레이어의 구조로서, 내층의 굴절률보다는 외층의 굴절률이 낮게 하여(예: GaN/AlGaN 구조), 내부의 광이 상기 블록 구조물을 통해 외부의 공기나 수지 재질로 용이하게 방출될 수 있도록 형성할 수 있다.
또한 상기 다층 구조의 블록 구조물(145D,145E)은 각 층의 반사도가 같게 하거나, 외층으로 갈수록 낮아지도록 형성하여, 내부의 광이 용이하게 방출될 수 있도록 할 수 있다.
도 20 및 도 21은 제 2실시 예에 따른 반도체 발광소자의 제조 과정을 나타낸 도면이다. 이러한 제 2실시 예는 제 1실시 예와 동일한 부분에 대해서는 동일 부호로 처리하여 설명하며, 중복 설명은 생략하기로 한다.
도 20 및 도 21을 참조하면, 반도체 발광소자(100A)는 제 1도전성 반도체층(120) 위에 제 2A 도전성 반도체층(125)을 형성하고, 상기 제 2A 도전성 반도체층(125) 위에 활성층(130), 제 2도전성 반도체층(140)을 형성하게 된다.
도 20과 같이, 상기 제 2도전성 반도체층(140)의 상면 전 영역에 복수의 볼록 구조물(145)이 형성된다. 여기서, 상기 제 2A 도전성 반도체층(125)은 p형 반도체층(또는 n형 반도체층)으로 형성되며, 순 방향 동작의 전기적 특성에 적은 영향을 주도록 형성한다.
상기 제 1도전성 반도체층(120)은 n형 반도체층이고, 제 2도전성 반도체층(140)은 p형 반도체층이며, 볼록 구조물(145)은 n형 반도체층(또는 p형 반도체층)으로 형성될 수 있다.
상기 제 2도전성 반도체층(140) 위에 볼록 구조물(145)을 형성하고, 상기 볼록 구조물(145) 및 제 2도전성 반도체층(140) 위에 투명 전극(150)이 형성될 수 있다.
도 21과 같이, 도 20의 구조에서 에칭 영역(예: 메사 에칭 영역)에 대해 에칭을 수행하게 되며, 이때 메사 에칭 영역에 형성된 투명 전극(도 12의 150)이 에칭되어 제거된다. 이때 메사 에칭 영역에는 서브 발광 구조물이 형성될 수 있다.
상기 메사 에칭 영역에는 서브 볼록 구조물(145A)과 그 하부의 서브 제 2도전성 반도체층(140A), 서브 활성층(130A)이 부분 에칭되며, 이때 에칭 차이에 의해 상기 서브 볼록 구조물(145A), 서브 제 2도전성 반도체층(140A), 서브 활성층(130A)이 뿔 형상으로 형성될 수 있다. 또한 뿔 형상이 아닐 수도 있으며, 예컨대, 에칭되지 않은 영역의 블록 구조물과 같은 형태일 수도 있다.
상기 메사 에칭 영역의 에칭 깊이는 제 2A 도전성 반도체층(125) 또는 제 1도전성 반도체층(120)의 표면이 노출될 때까지 진행될 수 있다.
그리고 상기 메사 에칭 영역에 위치하는 상기 제 1도전성 반도체층(120) 또는 제 2A 도전성 반도체층(125)과 뿔 형상으로 구조물(130A, 140A, 145A)의 표면에 제 1전극(171)이 형성된다. 이러한 메사 에칭 영역에는 서브 활성층(130A)의 위/아래에 n형 반도체층(120,145A)과 p형 반도체층(125,140A)이 동시에 존재하는 n-p-활성층-p-n 발광 구조물로 기능하게 된다. 이러한 발광 구조물의 저항을 낮게 설계함으로써, 메사 에칭 영역의 서브 활성층(130A)을 통해 광이 발생될 수 있어, 활성층(130,130A)의 발광 면적을 증가시켜 줄 수 있다. 상기 제 2전극(181)은 상기 제 2도전성 반도체층(140) 및 볼록 구조물(145) 위에 형성된다.
도 22는 제 3실시 예에 따른 반도체 발광소자를 나타낸 단면도이다. 상기 제 3실시 예는 제 1실시 예와 동일한 부분에 대해서는 동일 부호로 처리하며, 동일 구성 요소에 대한 중복 설명은 생략하기로 한다.
도 22를 참조하면, 반도체 발광소자(100B)는 기판(미도시) 위에 제 1도전성 반도체층(120), 활성층(130), 제 2도전성 반도체층(140), 볼록 구조물(145)이 차례대로 형성된다. 그리고 상기 제 2도전성 반도체층(140) 및 볼록 구조물(145) 위에 제 2전극(182)을 형성하고, 상기 제 2전극(182) 위에 전도성 지지부재(190)를 형성해 준다. 이후, 상기 기판을 물리적 또는/및 화학적 방법으로 제거한 후 상기 제 1도전성 반도체층(120)의 아래에 제 1전극(172)을 형성시켜 준다. 상기 기판의 물리적 제거 방법은 레이저 리프트 오프(LLO) 방법으로 제거할 수 있으며, 화학적 제거 방법은 습식 에칭 액을 이용하여 제거할 수 있으며, 이에 한정하지는 않는다.
한편, 상기의 제 1 내지 제 3실시 예에는 제 2도전성 반도체층 위에 n형 반도체층 또는 p형 반도체층으로 이루어진 제 3도전성 반도체층과 투명 전극 중 적어도 한 층이 형성되거나 두 층 모두 형성되지 않을 수도 있다.
그리고, 상기 제 2 및 제 3실시 예에 있어서, 표면의 볼록 구조물은 도 11, 도 17, 도 18 및 도 19에 개시된 구조 중 적어도 하나를 선택적으로 이용할 수 있으며, 각 실시 예에 특정 블록 구조물로 한정하지는 않는다.
실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "directly"와 "indirectly"의 의미를 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 제 1실시 예에 따른 반도체 발광소자의 측 단면도.
도 2 내지 도 15는 제 1실시 예에 따른 반도체 발광소자의 제조 과정을 나타낸 도면.
도 16은 반도체 발광 구조물에서의 내부 전반사 임계각도를 나타낸 도면.
도 17은 제 1실시 예에 따른 반도체 발광소자에 있어서, 볼록 구조물의 다른 형상을 나타낸 도면.
도 18 및 도 19는 제 1실시 예에 따른 반도체 발광소자에 있어서, 볼록 구조물의 다른 구조를 나타낸 도면.
도 20 및 도 21은 제 2실시 예에 따른 반도체 발광소자의 제조 과정을 나타낸 측 단면도.
도 22는 제 3실시 예에 따른 반도체 발광소자를 나타낸 측 단면도.

Claims (25)

  1. 제 1도전성 반도체층;
    상기 제 1도전성 반도체층 위에 형성된 활성층;
    상기 활성층 위에 형성된 제 2도전성 반도체층; 및
    상기 제 2도전성 반도체층 위에 다중의 경사진 면을 포함하는 복수의 볼록 구조물을 포함하는 반도체 발광소자.
  2. 제 1도전성 반도체층;
    상기 제 1도전성 반도체층 위에 형성된 활성층;
    상기 활성층 위에 형성된 제 2도전성 반도체층; 및
    상기 제 2도전성 반도체층 위에 경사진 측면과 요철 형태를 갖는 상면을 포함하는 복수의 볼록 구조물을 포함하는 반도체 발광소자.
  3. 제 1항 또는 제 2항에 있어서,
    상기 볼록 구조물은 초격자 구조, DBR(Distributed Brag Reflector) 구조 및 양자 우물 구조 중 적어도 하나를 포함하는 반도체 발광소자.
  4. 제 1항 또는 제 2항에 있어서,
    상기 볼록 구조물의 상면에는 수평한 면적이 50% 이하로 형성되는 반도체 발 광소자.
  5. 제 1항에 있어서,
    상기 볼록 구조물의 다수의 경사진 면은 다중 층의 상기 볼록 구조물의 각 측면에 형성되는 반도체 발광소자.
  6. 제 1항에 있어서,
    상기 볼록 구조물의 둘레 형상은 원형, 다각형 형상, 불규칙한 형상 중 적어도 하나를 포함하고, 다수의 좁은 측면으로 형성되는 반도체 발광소자.
  7. 제 1항 또는 제 2항에 있어서,
    상기 제 1도전성 반도체층의 아래에 형성된 언도프드 반도체층, 버퍼층, 기판 및 제 1전극 중 적어도 하나를 포함하는 반도체 발광소자.
  8. 제 1항 또는 제 2항에 있어서,
    상기 볼록 구조물은 다각면의 각 측면을 포함하는 피라미드 형상 또는 하부 면적보다 상부 면적이 좁은 다각 기둥 형상을 포함하는 반도체 발광소자.
  9. 제 1항에 있어서,
    상기 볼록 구조물은 반구 형상을 포함하는 반도체 발광소자.
  10. 제 1항 또는 제 2항에 있어서,
    상기 볼록 구조물은 GaN, InN, AlN, InGaN, AlGaN 및 InAlGaN 중에서 적어도 하나로 이루어지는 반도체 발광소자.
  11. 제 10항에 있어서,
    상기 볼록 구조물은 n형 도펀트, p형 도펀트 중 적어도 하나를 포함하거나, 도전성 도펀트가 포함되지 않는 구조물인 반도체 발광소자.
  12. 제 1항 또는 제 2항에 있어서,
    상기 제 2도전성 반도체층은 p형 반도체층 또는 p형 반도체층과 그 위에 적층된 n형 반도체층을 포함하는 반도체 발광소자.
  13. 제 1항 또는 제 2항에 있어서,
    상기 제 2도전성 반도체층 및 볼록 구조물의 위에 형성된 투명전극, 제 3도전성 반도체층, 제 2전극 중 적어도 하나를 포함하는 반도체 발광소자.
  14. 제 1항 또는 제 2항에 있어서,
    상기 볼록 구조물 간의 간격, 볼록 구조물의 높이, 볼록 구조물의 하부 지름 중 적어도 하나는 1~100um로 형성되는 반도체 발광소자.
  15. 제 8항에 있어서,
    상기 볼록 구조물의 측면과 측면 사이의 경계 부분 중 적어도 하나는 곡면으로 형성되는 반도체 발광소자.
  16. 제 8항에 있어서,
    상기 볼록 구조물의 밑변과 각 측면의 기울기는 30~70°로 형성되는 반도체 발광소자.
  17. 제 1항 또는 제 2항에 있어서,
    상기 제 1도전성 반도체층 위에 제 2A 도전성 반도체층을 포함하며,
    상기 제 2A 도전성 반도체층 위의 일부 영역에 상기 활성층, 상기 제 2도전성 반도체층의 일부를 포함하는 서브 블록 구조물 및, 상기 서브 블록 구조물 위에 제 2전극을 포함하는 반도체 발광소자.
  18. 제 17항에 있어서,
    상기 제 1도전성 반도체층 및 서브 블록 구조물은 n형 반도체층이고,
    상기 제 2도전성 반도체층 및 제 2A 도전성 반도체층은 p형 반도체층을 포함하는 반도체 발광소자.
  19. 제 1항 또는 제 2항에 있어서,
    상기 제1도전성 반도체층 아래에 형성된 제1전극층;
    상기 볼록 구조물 위에 형성된 제2전극층;
    상기 제2전극층 위에 형성된 도전성 기판을 포함하는 반도체 발광소자.
  20. 제 1도전성 반도체층 위에 활성층을 형성하는 단계;
    상기 활성층 위에 제 2도전성 반도체층을 형성하는 단계;
    상기 제 2도전성 반도체층에 대해 경사진 다수의 좁은 측면을 포함하는 볼록 구조물을 형성하는 단계를 포함하는 반도체 발광소자 제조방법.
  21. 제 1도전성 반도체층을 형성하는 단계;
    상기 제 1도전성 반도체층 위에 활성층을 형성하는 단계;
    상기 활성층 위에 제 2도전성 반도체층을 형성하는 단계; 및
    상기 제 2도전성 반도체층의 상면에 대해 경사진 측면을 갖고, 그 상면이 요철 형태로 형성된 복수의 볼록 구조물을 형성하는 단계를 포함하는 반도체 발광소자 제조방법.
  22. 제 20항 또는 제 21항에 있어서,
    상기 제 2도전성 반도체층 위에, 상기 볼록 구조물에 대응되는 홀 패턴이 형성된 마스크층, 제 3도전성 반도체층, 투명전극, 제 2전극 중 적어도 하나를 포함 하는 반도체 발광소자 제조방법.
  23. 제 22항에 있어서,
    상기 마스크층의 홀 패턴은 원형, 다각형, 불규칙한 형상 중 적어도 어느 하나로 형성되는 반도체 발광소자 제조방법.
  24. 제 20항 또는 제 21항에 있어서,
    상기 볼록 구조물은 각 측면이 다수의 좁은 면을 포함하는 다각의 피라미드 형상, 상면이 50% 이하의 평면을 포함하는 다각 기둥 형상, 반구 형상 중 어느 한 형상을 포함하는 반도체 발광소자 제조방법.
  25. 제 20항 또는 제 21항에 있어서,
    상기 볼록 구조물은 3족 및 5족 원소를 포함하는 질화물 반도체로 이루어지는 반도체 발광소자 제조방법.
KR1020080037444A 2008-04-22 2008-04-22 반도체 발광소자 및 그 제조방법 KR100986557B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080037444A KR100986557B1 (ko) 2008-04-22 2008-04-22 반도체 발광소자 및 그 제조방법
US12/427,263 US8106415B2 (en) 2008-04-22 2009-04-21 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080037444A KR100986557B1 (ko) 2008-04-22 2008-04-22 반도체 발광소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090111711A true KR20090111711A (ko) 2009-10-27
KR100986557B1 KR100986557B1 (ko) 2010-10-07

Family

ID=41200353

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080037444A KR100986557B1 (ko) 2008-04-22 2008-04-22 반도체 발광소자 및 그 제조방법

Country Status (2)

Country Link
US (1) US8106415B2 (ko)
KR (1) KR100986557B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019199946A1 (en) * 2018-04-11 2019-10-17 Glo Ab Light emitting diodes formed on nanodisk substrates and methods of making the same

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI493748B (zh) * 2008-08-29 2015-07-21 Nichia Corp Semiconductor light emitting elements and semiconductor light emitting devices
EP2387081B1 (en) * 2010-05-11 2015-09-30 Samsung Electronics Co., Ltd. Semiconductor light emitting device and method for fabricating the same
DE102010020789B4 (de) * 2010-05-18 2021-05-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
KR101481593B1 (ko) 2011-05-13 2015-01-12 엘지전자 주식회사 무분극 질화물계 발광 소자 및 그 제조방법
KR20140100115A (ko) * 2013-02-05 2014-08-14 삼성전자주식회사 반도체 발광 소자
WO2014203123A1 (en) 2013-06-19 2014-12-24 Koninklijke Philips N.V. Led with patterned surface features based on emission field patterns
JP2015065236A (ja) * 2013-09-24 2015-04-09 東芝ライテック株式会社 発光モジュールおよび照明装置
DE102014116205B4 (de) 2014-11-06 2022-09-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Leuchtdiode und Leuchtdiode
KR102373677B1 (ko) 2015-08-24 2022-03-14 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자
KR20200111323A (ko) 2019-03-18 2020-09-29 삼성전자주식회사 반도체 발광소자 및 그 제조 방법
CN112397621B (zh) * 2020-10-30 2022-03-18 华灿光电(苏州）有限公司 紫外发光二极管的外延片及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4032538B2 (ja) * 1998-11-26 2008-01-16 ソニー株式会社 半導体薄膜および半導体素子の製造方法
JP2005085932A (ja) * 2003-09-08 2005-03-31 Toyoda Gosei Co Ltd 発光ダイオード及びその製造方法
JP2005277374A (ja) * 2004-02-26 2005-10-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
TWI244221B (en) * 2004-03-01 2005-11-21 Epistar Corp Micro-reflector containing flip-chip light emitting device
KR100576870B1 (ko) * 2004-08-11 2006-05-10 삼성전기주식회사 질화물 반도체 발광소자 및 제조방법
JP2007150259A (ja) * 2005-11-02 2007-06-14 Sharp Corp 窒化物半導体発光素子およびその製造方法
KR101199187B1 (ko) * 2005-12-26 2012-11-07 엘지이노텍 주식회사 발광 다이오드 및 그 제조방법
KR100816841B1 (ko) * 2006-08-14 2008-03-26 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
KR100843455B1 (ko) * 2006-08-24 2008-07-03 삼성전기주식회사 질화물 반도체 발광소자 및 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019199946A1 (en) * 2018-04-11 2019-10-17 Glo Ab Light emitting diodes formed on nanodisk substrates and methods of making the same
US11257983B2 (en) 2018-04-11 2022-02-22 Nanosys, Inc. Light emitting diodes formed on nanodisk substrates and methods of making the same

Also Published As

Publication number Publication date
US20090261318A1 (en) 2009-10-22
US8106415B2 (en) 2012-01-31
KR100986557B1 (ko) 2010-10-07

Similar Documents

Publication Publication Date Title
KR100986557B1 (ko) 반도체 발광소자 및 그 제조방법
JP5130433B2 (ja) 窒化物半導体発光素子及びその製造方法
KR100661614B1 (ko) 질화물계 반도체 발광소자 및 그 제조방법
US10490597B1 (en) Pixel array of ultraviolet light emitting devices
KR101020961B1 (ko) 반도체 발광소자 및 그 제조방법
KR101007136B1 (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
KR102198694B1 (ko) 반도체 발광소자 및 반도체 발광소자 제조방법
KR101077078B1 (ko) 질화 갈륨계 화합물 반도체 발광소자
KR101125395B1 (ko) 발광소자 및 그 제조방법
KR101316415B1 (ko) 질화물 반도체 발광소자 및 그 제조 방법
JP2006190851A (ja) 集積型発光ダイオード、集積型発光ダイオードの製造方法、微小発光ダイオード、発光ダイオードディスプレイおよび発光ダイオード照明装置
JP2006339534A (ja) 発光ダイオード、発光ダイオードの製造方法、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器
KR101047617B1 (ko) 반도체 발광소자 및 그 제조방법
KR101499952B1 (ko) 반도체 발광소자 및 그 제조방법
KR102284535B1 (ko) 발광 소자 및 그 제조 방법
KR20090016051A (ko) 반도체 발광소자 및 그 제조방법
KR100661960B1 (ko) 발광 다이오드 및 그 제조 방법
TWI437731B (zh) 一種具有提升光取出率之半導體光電元件及其製造方法
KR20090010569A (ko) 반도체 발광소자 및 그 제조방법
KR100771792B1 (ko) 질화물 반도체 발광 소자 및 제조방법
KR20130007682A (ko) 발광 소자 및 그 제조방법
CN116325191A (zh) 整合在单一晶片上的三色光源
KR102400339B1 (ko) 반도체소자 및 반도체소자 패키지
KR20090026688A (ko) 반도체 발광소자 및 그 제조방법
JP2006147679A (ja) 集積型発光ダイオード、集積型発光ダイオードの製造方法、発光ダイオードディスプレイおよび発光ダイオード照明装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130905

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150904

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160905

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170905

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee