KR20090099401A - 반도체 소자의 형성 방법 - Google Patents
반도체 소자의 형성 방법 Download PDFInfo
- Publication number
- KR20090099401A KR20090099401A KR1020080024616A KR20080024616A KR20090099401A KR 20090099401 A KR20090099401 A KR 20090099401A KR 1020080024616 A KR1020080024616 A KR 1020080024616A KR 20080024616 A KR20080024616 A KR 20080024616A KR 20090099401 A KR20090099401 A KR 20090099401A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- insulating film
- forming
- wiring material
- fuse
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
본 발명은 반도체 소자의 형성 방법에 관한 것으로, 레이저를 이용한 퓨즈 블로잉(Blowing) 불량에 의한 수율 저하를 방지하기 위해, 레이저가 조사되는 퓨즈의 상측 두께를 퓨즈의 주변부보다 얇게 형성시킴으로써, 퓨즈 영역의 블로잉(Blowing)이 쉽게 발생하여 금속 물질의 완전한 제거가 가능하고, 반도체 소자의 수율을 증가시킬 수 있는 기술이다.
Description
도 1은 종래 기술에 따른 반도체 소자의 형성 방법을 도시한 사진도.
도 2a 내지 도 2g는 본 발명의 제 1 실시 예에 따른 반도체 소자의 형성 방법을 도시한 단면도.
도 3a 내지 도 3h는 본 발명의 제 2 실시 예에 따른 반도체 소자의 형성 방법을 도시한 단면도.
<도면의 주요 부분에 대한 부호 설명>
200, 300: 반도체 기판 210, 310: 도전 패턴
220, 320: 제 1 절연막 230, 330: 메탈 콘택
240, 340: 제 2 절연막 250, 350: 절연막 패턴
260: 알루미늄(Al) 270: 알루미늄 패턴
280, 360: 제 3 절연막 370: 희생절연막 패턴
380: 구리(Cu)
본 발명은 반도체 소자의 형성 방법에 관한 것으로, 레이저를 이용한 퓨즈 블로잉(Blowing) 불량에 의한 수율 저하를 방지하기 위해, 레이저가 조사되는 퓨즈의 상측 두께를 퓨즈의 주변부보다 얇게 형성시킴으로써, 퓨즈 영역의 블로잉(Blowing)이 쉽게 발생하여 금속 물질의 완전한 제거가 가능하고, 반도체 소자의 수율을 증가시킬 수 있는 기술이다.
일반적으로 반도체 소자가 고집적화 되어감에 따라 디램(DRAM) 소자의 경우 메모리 용량이 증가되면서 칩(chip)의 크기도 증가되는데, 이러한 반도체 소자 제조시에 수많은 미세 셀 중에서 한 개의 셀에서라도 결함이 발생되면 반도체 소자 전체를 불량품으로 처리하여 폐기하므로 소자 수율(yield)이 낮다.
따라서, 현재는 메모리 내에 미리 형성해둔 여분의 리던던시(redundancy) 셀을 제조 과정 중 불량이 발생된 셀과 교체 사용하여 전체 메모리를 되살려 주는 방법으로 칩의 수율 향상을 이루고 있다.
이러한 리던던시 셀을 이용한 리페어 작업은 웨이퍼 가공 완료 후 테스트를 통해 불량 메모리 셀을 골라내면, 그에 해당하는 어드레스(address)를 스페어 셀의 어드레스 신호로 바꾸어 주는 프로그램을 내부 회로에 행하게 된다.
따라서, 실제 사용 시에 불량 라인에 해당하는 어드레스 신호가 입력되면 불량 셀 대신 예비 라인으로 선택이 바뀌게 되는 것이다.
상기와 같은 리페어 작업을 수행하기 위해선 반도체 소자를 완성한 다음, 불량이 발생된 회로를 리페어 시키기 위하여 퓨즈 상부의 산화막을 제거하여 퓨즈 박스를 오픈(open) 시키고, 해당되는 퓨즈를 레이저(laser)로 투과하여 절단해야 한다.
이때, 상기 레이저의 조사에 의해 끊어지는 배선을 퓨즈 라인이라 하고, 그 끊어진 부위와 이를 둘러싼 영역을 퓨즈 박스라 한다.
도 1a 및 도 1b는 종래 기술에 따른 반도체 소자 및 그 형성 방법의 문제점을 도시한 사진도이다.
도 1a는 퓨즈(fuse)의 레이저 블로잉(Blowing) 후, 정상적으로 형성된 퓨즈를 도시한 사진으로서, 퓨즈 하부에 크랙(Crack)이 발생하지 않아 레지듀(Residue)가 형성되지 않고 전기적으로 완전한 오픈(Open)이 발생한 모습을 도시한 것이다.
도 1b는 상기 '도 1a' 의 정상적으로 형성된 퓨즈에 반하여, 퓨즈(Fuse)의 레이저 블로잉(Blowing) 된 영역에 퓨즈 페일(Fail)이 발생한 것을 알 수 있으며, 퓨즈 하부에 크랙(Crack)이 발생하고, 크랙(Crack) 내부에 메탈(Metal)성 레지듀(Residue)가 형성되어 전기적으로 완전히 오픈(Open) 되지 않은 모습을 도시한 것이다.
상기한 바와 같이 종래 기술에 따른 반도체 소자 및 그 형성 방법은, 퓨즈가 기화될 때, 그 폭발 충격에 의해 퓨즈 하부에 크랙(Crack)이 발생하고, 레이저 블로잉(Blowing) 시 퓨즈에 흡수되는 에너지(Energy)가 분산되어 퓨즈의 기화가 완전히 발생하지 않는다.
또한, 레이저 블로잉(Blowing) 시 일부 레지듀(Residue)를 형성함으로써, 회로가 동작하지 않거나, 오 동작 불량이 발생하는 문제점이 있다.
본 발명은 반도체 소자의 형성 방법에 관한 것으로, 레이저를 이용한 퓨즈 블로잉(Blowing) 불량에 의한 수율 저하를 방지하기 위해, 레이저가 조사되는 퓨즈의 상측 두께를 퓨즈의 주변부보다 얇게 형성시킴으로써, 퓨즈 영역의 블로잉(Blowing)이 쉽게 발생하여 금속 물질의 완전한 제거가 가능하고, 반도체 소자의 수율을 증가시킬 수 있는 반도체 소자의 형성 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 반도체 소자의 형성 방법은,
반도체 기판상에 도전 패턴을 형성하는 단계와,
상기 도전 패턴을 포함한 전체 표면상에 제 1 절연막을 형성하는 단계와,
상기 제 1 절연막을 식각하여 상기 도전 패턴과 접속되는 메탈 콘택을 형성하는 단계와,
상기 메탈 콘택을 포함한 전체 표면상에 제 2 절연막을 형성하는 단계와,
상기 제 2 절연막을 식각하여 절연막 패턴을 형성하는 단계와,
상기 절연막 패턴 상측에 배선물질 패턴을 형성하는 단계와,
상기 배선물질 패턴을 포함한 전체 표면상에 제 3 절연막을 형성하는 단계 및
상기 제 3 절연막을 식각하여 퓨즈 박스를 형성하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 배선물질 패턴을 형성하는 단계는,
상기 절연막 패턴을 포함한 전체 표면상에 배선물질을 형성하는 단계 및
상기 배선물질을 식각하여 상기 절연막 패턴 상측의 배선물질 두께가 상기 절연막 패턴 일측 및 타측의 배선물질 두께보다 얇은 배선물질 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
아울러, 상기 배선물질 패턴을 형성하는 단계는,
상기 절연막 패턴을 포함한 전체 표면상에 제 3 절연막을 형성하는 단계와,
상기 제 3 절연막을 식각하여 상기 절연막 패턴 및 메탈 콘택을 노출시키는 희생절연막 패턴을 형성하는 단계와,
상기 희생절연막 패턴을 포함하는 전체 표면상에 배선물질을 형성하는 단계 및
상기 배선물질을 평탄화 식각하여 상기 배선물질의 상측 두께가 배선물질의 일측 및 타측 두께보다 얇은 배선물질 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 절연막 패턴은 레이저 빔이 조사되는 영역의 퓨즈 폭보다 같거나 크게 형성하는 것과,
상기 절연막 패턴은 산화막, 질화막, 비전도성 물질 및 이들의 조합 중 선택된 어느 하나를 포함하여 형성하는 것과,
상기 배선 물질은 알루미늄, 배선용 전도성 물질 및 이들의 조합 중 선택된 어느 하나를 포함하여 형성하는 것과,
상기 배선 물질은 구리, 배선용 전도성 물질 및 이들의 조합 중 선택된 어느 하나를 포함하여 형성하는 것과,
상기 구리는 다마신(Damascene) 공정을 이용하여 형성하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시 예를 첨부한 도면을 참조하여 설명한다.
또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장 된 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급된 경우에 그것은 다른 층 또는 기판상에 직접 형성될 수 있거나, 또는 그들 사이에 제 3의 층이 개재될 수도 있다.
또한, 명세서 전체에 걸쳐서 동일한 참조 번호가 표시된 부분은 동일한 구성요소들을 나타낸다.
도 2a 내지 도 2g는 본 발명의 제 1 실시 예에 따른 반도체 소자의 형성 방법을 도시한 단면도이다.
도 2a를 참조하면, 하부 구조물이 구비된 반도체 기판(200)상에 도전층(미도시)을 형성한다.
다음으로, 도전층 상에 감광막을 형성하고, 도전 패턴 마스크를 이용한 노광 및 현상 공정으로 감광막 패턴(미도시)을 형성한다.
그 다음으로, 감광막 패턴을 마스크로 도전층을 식각하여 도전 패턴(210)을 형성한다.
다음으로, 도전 패턴(210)을 포함한 전체 표면상에 제 1 절연막(220)을 형성 한다.
도 2b를 참조하면, 제 1 절연막(220) 상에 메탈 콘택(230)을 정의하는 감광막을 형성하고, 메탈 콘택 마스크를 이용한 노광 및 현상 공정으로 감광막 패턴(미도시)을 형성한다.
다음으로, 감광막 패턴을 식각 마스크로 제 1 절연막(220)을 식각하여 도전 패턴(210)을 노출시키는 메탈 콘택(230)을 형성한다.
도 2c 및 도 2d를 참조하면, 메탈 콘택(230)을 포함한 전체 표면상에 제 2 절연막(240)을 형성한다.
다음으로, 제 2 절연막(240) 상에 절연막 패턴(250)을 정의하는 감광막을 형성하고, 절연막 패턴 마스크를 이용한 노광 및 현상 공정으로 감광막 패턴(미도시)을 형성한다.
그 다음으로, 감광막 패턴을 마스크로 제 2 절연막(240)을 식각하여 절연막 패턴(250)을 형성한다.
이때, 절연막 패턴(250)은 레이저 빔이 조사되는 영역의 퓨즈(Fuse) 폭보다 같거나 크게 형성한다.
또한, 절연막 패턴(250)은 산화막, 질화막, 비전도성 물질 및 이들의 조합 중 선택된 어느 하나를 포함하여 형성하는 것이 바람직하다.
도 2e를 참조하면, 절연막 패턴(250)을 포함한 전체 표면상에 알루미늄(260)을 형성한다.
다음으로, 알루미늄(260) 상에 감광막을 형성하고, 절연막 패턴(250) 상측의 알루미늄(260) 두께가 상기 절연막 패턴(250) 일측 및 타측의 알루미늄(260) 두께보다 얇게 형성하는 마스크를 이용한 노광 및 현상 공정으로 감광막 패턴(미도시)을 형성한다.
도 2f를 참조하면, 감광막 패턴을 마스크로 알루미늄(260)을 식각하여 절연막 패턴(250) 상측의 알루미늄(260) 두께가 상기 절연막 패턴(250) 일측 및 타측의 알루미늄(260) 두께보다 얇게 형성하는 알루미늄 패턴(270)을 형성한다.
다음으로, 알루미늄 패턴(270)을 포함한 전체 표면상에 제 3 절연막(280)을 형성한다.
도 2g를 참조하면, 제 3 절연막(280) 상에 감광막을 형성하고, 퓨즈 영역 마스크를 이용한 노광 및 현상 공정으로 감광막 패턴(미도시)을 형성한다.
다음으로, 감광막 패턴을 마스크로 제 3 절연막(280)을 식각하여 레이저 빔이 조사될 퓨즈 영역의 제 3 절연막(280)을 제거한다.
도 3a 내지 도 3h는 본 발명의 제 2 실시 예에 따른 반도체 소자의 형성 방법을 도시한 단면도이다.
도 3a를 참조하면, 하부 구조물이 구비된 반도체 기판(300)상에 도전층(미도시)을 형성한다.
다음으로, 도전층 상에 감광막을 형성하고, 도전 패턴 마스크를 이용한 노광 및 현상 공정으로 감광막 패턴(미도시)을 형성한다.
감광막 패턴을 마스크로 도전층을 식각하여 도전 패턴(310)을 형성한다.
그 다음으로, 도전 패턴(310)을 포함한 전체 표면상에 제 1 절연막(320)을 형성한다.
도 3b를 참조하면, 제 1 절연막(320) 상에 메탈 콘택(330)을 정의하는 감광막을 형성하고, 메탈 콘택 마스크를 이용한 노광 및 현상 공정으로 감광막 패턴(미도시)을 형성한다.
다음으로, 감광막 패턴을 식각 마스크로 제 1 절연막(320)을 식각하여 도전 패턴(310)을 노출시키는 메탈 콘택(330)을 형성한다.
도 3c 및 도 3d를 참조하면, 메탈 콘택(330)을 포함한 전체 표면상에 제 2 절연막(340)을 형성한다.
다음으로, 제 2 절연막(340) 상에 절연막 패턴(350)을 정의하는 감광막을 형성하고, 절연막 패턴 마스크를 이용한 노광 및 현상 공정으로 감광막 패턴(미도시)을 형성한다.
그 다음으로, 감광막 패턴을 마스크로 제 2 절연막(340)을 식각하여 절연막 패턴(350)을 형성한다.
이때, 절연막 패턴(350)은 질화막(Nitride)으로 형성하는 것이 바람직하다.
도 3e 및 도 3f를 참조하면, 절연막 패턴(350)을 포함한 전체 표면상에 제 3 절연막(360)을 형성한다.
이때, 제 3 절연막(360)은 산화막(Oxide)으로 형성하는 것이 바람직하다.
다음으로, 제 3 절연막(360) 상에 감광막을 형성하고, 절연막 패턴(350)과 메탈 콘택(330)을 노출시키는 마스크를 이용한 노광 및 현상 공정으로 감광막 패턴(미도시)을 형성한다.
그 다음으로, 감광막 패턴을 마스크로 제 3 절연막(360)을 식각하여 절연막 패턴(350)과 메탈 콘택(330)을 노출시키는 희생절연막 패턴(370)을 형성한다.
이때, 제 3 절연막(360)과 절연막 패턴(350)은 각각 식각 선택비가 상이한 물질을 이용하며, 다마신(Damascene) 공정을 이용하여 식각함으로써, 메탈 콘택(330)을 노출할 때까지 제 3 절연막(360)을 식각하고, 절연막 패턴(350)은 식각 선택비 차이로 인한 원래 상태를 유지한다.
도 3g를 참조하면, 희생절연막 패턴(370)을 포함한 전체 표면상에 구리(380)를 형성한다.
도 3h를 참조하면, 구리(380)를 희생 절연막 패턴(370)이 노출될 때까지 평탄화 식각한다.
본 발명은 반도체 소자의 형성 방법에 관한 것으로, 레이저를 이용한 퓨즈 블로잉(Blowing) 불량에 의한 수율 저하를 방지하기 위해, 레이저가 조사되는 퓨즈의 상측 두께를 퓨즈의 주변부보다 얇게 형성시킴으로써, 퓨즈 영역의 블로잉(Blowing)이 쉽게 발생하여 금속 물질의 완전한 제거가 가능하고, 반도체 소자의 수율을 증가시킬 수 있는 효과를 제공한다.
아울러 본 발명의 바람직한 실시 예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
Claims (8)
- 반도체 기판상에 도전 패턴을 형성하는 단계;상기 도전 패턴을 포함한 전체 표면상에 제 1 절연막을 형성하는 단계;상기 제 1 절연막을 식각하여 상기 도전 패턴과 접속되는 메탈 콘택을 형성하는 단계;상기 메탈 콘택을 포함한 전체 표면상에 제 2 절연막을 형성하는 단계;상기 제 2 절연막을 식각하여 절연막 패턴을 형성하는 단계;상기 절연막 패턴 상측에 배선물질 패턴을 형성하는 단계;상기 배선물질 패턴을 포함한 전체 표면상에 제 3 절연막을 형성하는 단계; 및상기 제 3 절연막을 식각하여 퓨즈 박스를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
- 제 1 항에 있어서,상기 배선물질 패턴을 형성하는 단계는,상기 절연막 패턴을 포함한 전체 표면상에 배선물질을 형성하는 단계; 및상기 배선물질을 식각하여 상기 절연막 패턴 상측의 배선물질 두께가 상기 절연막 패턴 일측 및 타측의 배선물질 두께보다 얇은 배선물질 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
- 제 1 항에 있어서,상기 배선물질 패턴을 형성하는 단계는,상기 절연막 패턴을 포함한 전체 표면상에 제 3 절연막을 형성하는 단계;상기 제 3 절연막을 식각하여 상기 절연막 패턴 및 메탈 콘택을 노출시키는 희생절연막 패턴을 형성하는 단계;상기 희생절연막 패턴을 포함하는 전체 표면상에 배선물질을 형성하는 단계; 및상기 배선물질을 평탄화 식각하여 상기 배선물질의 상측 두께가 배선물질의 일측 및 타측 두께보다 얇은 배선물질 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
- 제 1 항에 있어서,상기 절연막 패턴은 레이저 빔이 조사되는 영역의 퓨즈 폭보다 같거나 크게 형성하는 것을 특징으로 하는 반도체 소자의 형성 방법.
- 제 1 항에 있어서,상기 절연막 패턴은 산화막, 질화막, 비전도성 물질 및 이들의 조합 중 선택된 어느 하나를 포함하여 형성되는 것을 특징으로 하는 반도체 소자의 형성 방법.
- 제 1 항에 있어서,상기 배선 물질은 알루미늄, 배선용 전도성 물질 및 이들의 조합 중 선택된 어느 하나를 포함하여 형성되는 것을 특징으로 하는 반도체 소자의 형성 방법.
- 제 1 항에 있어서,상기 배선 물질은 구리, 배선용 전도성 물질 및 이들의 조합 중 선택된 어느 하나를 포함하여 형성되는 것을 특징으로 하는 반도체 소자의 형성 방법.
- 제 7 항에 있어서,상기 구리는 다마신 공정을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080024616A KR101024715B1 (ko) | 2008-03-17 | 2008-03-17 | 반도체 소자의 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080024616A KR101024715B1 (ko) | 2008-03-17 | 2008-03-17 | 반도체 소자의 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090099401A true KR20090099401A (ko) | 2009-09-22 |
| KR101024715B1 KR101024715B1 (ko) | 2011-03-24 |
Family
ID=41358016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080024616A KR101024715B1 (ko) | 2008-03-17 | 2008-03-17 | 반도체 소자의 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101024715B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101119161B1 (ko) * | 2009-09-30 | 2012-03-19 | 주식회사 하이닉스반도체 | 고집적 반도체 장치를 위한 퓨즈 구조 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4284242B2 (ja) * | 2004-06-29 | 2009-06-24 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| KR100570067B1 (ko) * | 2004-12-28 | 2006-04-10 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그 제조방법 |
| JP4735835B2 (ja) * | 2006-02-07 | 2011-07-27 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
-
2008
- 2008-03-17 KR KR1020080024616A patent/KR101024715B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101119161B1 (ko) * | 2009-09-30 | 2012-03-19 | 주식회사 하이닉스반도체 | 고집적 반도체 장치를 위한 퓨즈 구조 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101024715B1 (ko) | 2011-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101129772B1 (ko) | 반도체 소자의 퓨즈 및 그 형성 방법 | |
| KR101024715B1 (ko) | 반도체 소자의 형성 방법 | |
| US8487404B2 (en) | Fuse patterns and method of manufacturing the same | |
| KR100939160B1 (ko) | 반도체 소자 및 그 형성 방법 | |
| KR100871389B1 (ko) | 반도체 소자의 퓨즈 및 그의 형성방법 | |
| KR20090077585A (ko) | 반도체 소자 및 그 형성 방법 | |
| KR100557958B1 (ko) | 반도체 장치의 퓨즈 박스 형성 방법 | |
| KR20100081545A (ko) | 반도체소자의 퓨즈 및 그 형성방법 | |
| KR20090072674A (ko) | 반도체 소자의 퓨즈 형성 방법 | |
| KR20070079804A (ko) | 반도체 소자의 제조방법 | |
| KR20070078216A (ko) | 반도체 소자의 퓨즈 및 그의 형성방법 | |
| KR20090072675A (ko) | 노광 마스크 및 이를 이용한 반도체 소자의 퓨즈 형성 방법 | |
| KR20090100066A (ko) | 반도체 소자의 형성 방법 | |
| KR20100074992A (ko) | 반도체소자의 퓨즈 및 그 형성방법 | |
| KR100967020B1 (ko) | 반도체 소자 및 그 형성 방법 | |
| KR20110076242A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR101150554B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100909755B1 (ko) | 반도체소자의 퓨즈 및 그 형성방법 | |
| KR20110065753A (ko) | 반도체 소자의 제조 방법 | |
| KR20090076140A (ko) | 반도체 소자의 퓨즈 형성 방법 | |
| KR20120126440A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20100102417A (ko) | 반도체소자의 퓨즈 및 그 형성방법 | |
| KR20090070096A (ko) | 반도체 소자의 제조방법 | |
| KR20080000836A (ko) | 반도체 소자의 제조방법 | |
| KR20110025476A (ko) | 반도체 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |