KR20090089965A - 안티퓨즈 및 그 형성방법, 이를 구비한 비휘발성 메모리소자의 단위 셀 - Google Patents
안티퓨즈 및 그 형성방법, 이를 구비한 비휘발성 메모리소자의 단위 셀 Download PDFInfo
- Publication number
- KR20090089965A KR20090089965A KR1020080015153A KR20080015153A KR20090089965A KR 20090089965 A KR20090089965 A KR 20090089965A KR 1020080015153 A KR1020080015153 A KR 1020080015153A KR 20080015153 A KR20080015153 A KR 20080015153A KR 20090089965 A KR20090089965 A KR 20090089965A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- forming
- substrate
- fuse
- film
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
- H01L23/5254—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
Description
Claims (25)
- 기판 상에 형성된 게이트 절연막;몸체부와, 상기 몸체부로부터 신장된 복수 개의 돌출부를 구비하고, 상기 몸체부와 상기 돌출부가 상기 게이트 절연막 상에 접하도록 상기 게이트 절연막 상에 형성된 게이트 전극; 및상기 돌출부의 측벽으로 노출된 상기 기판 내에 형성된 접합영역을 포함하는 안티퓨즈.
- 제 1 항에 있어서,상기 게이트 절연막은,제1 절연막; 및상기 제1 절연막보다 얇은 두께로 형성된 제2 절연막을 포함하는 안티퓨즈.
- 제 2 항에 있어서,상기 몸체부는 상기 제1 절연막과 중첩되고, 상기 돌출부는 상기 제2 절연막과 중첩되도록 형성된 안티퓨즈.
- 제 2 항에 있어서,상기 돌출부는 상기 제1 및 제2 절연막과 중첩되도록 형성된 안티퓨즈.
- 제 1 항에 있어서,상기 돌출부는 상기 몸체부의 일면으로부터 서로 동일한 방향으로 신장된 안티퓨즈.
- 제 1 항에 있어서,상기 몸체부와 상기 돌출부는 상기 기판의 활성영역과 중첩되도록 형성된 안티퓨즈.
- 제 1 항에 있어서,상기 게이트 절연막은 산화막, 질화막, 산화질화막, 금속산화막 또는 이들이 다층으로 적층된 막으로 이루어진 그룹 중 선택된 어느 하나의 그룹으로 형성된 안티퓨즈.
- MOS 트랜지스터; 및상기 MOS 트랜지스터와 병렬 접속된 보상 캐패시터를 포함하는 안티퓨즈.
- 제 8 항에 있어서,상기 보상 캐패시터는,상기 MOS 트랜지스터의 게이트 전극과 일체형으로 형성된 제1 전극; 및상기 MOS 트랜지스터의 접합영역과 접속된 제2 전극; 및상기 제1 및 제2 전극 사이에 형성된 제1 절연막을 포함하는 안티퓨즈.
- 제 9 항에 있어서,상기 제1 절연막은 상기 게이트 전극과 기판 사이에 형성된 제2 절연막보다 두꺼운 두께로 형성된 안티퓨즈.
- 제 8 항에 있어서,상기 보상 캐패시터는,상기 MOS 트랜지스터의 게이트 전극과 접속된 제1 전극; 및상기 MOS 트랜지스터의 접합영역과 접속된 제2 전극; 및상기 제1 및 제2 전극 사이에 형성된 제1 절연막을 포함하는 안티퓨즈.
- 제 11 항에 있어서,상기 제1 절연막은 상기 게이트 전극과 기판 사이에 형성된 제2 절연막보다 두꺼운 두께로 형성된 안티퓨즈.
- 제 11 항에 있어서,상기 제1 전극은 상기 게이트 전극과 서로 동일 또는 서로 다른 물질로 형성된 안티퓨즈.
- 제 11 항에 있어서,상기 게이트 전극 및 상기 제1 전극은 금속물질 또는 다결정실리콘막으로 형 성된 안티퓨즈.
- 제 10 항 또는 제 12 항에 있어서,상기 제1 및 제2 절연막은 산화막, 질화막, 산화질화막, 금속산화막 또는 이들이 적층된 막으로 이루어진 그룹 중 선택된 어느 하나의 그룹으로 형성된 안티퓨즈.
- 제 1 항 내지 제 14 항 중 어느 한 항의 안티퓨즈를 구비하는 비휘발성 메모리 소자의 단위 셀.
- 기판 상에 게이트 절연막을 형성하는 단계;상기 게이트 절연막 상에 몸체부와 상기 몸체부로부터 신장된 복수 개의 돌출부를 구비한 게이트 전극을 형성하는 단계; 및상기 돌출부의 측벽으로 노출되는 상기 기판 내에 접합영역을 형성하는 단계를 포함하는 안티퓨즈 형성방법.
- 제 17 항에 있어서,상기 게이트 절연막을 형성하는 단계는,상기 기판 상에 제1 절연막을 형성하는 단계;상기 돌출부와 중첩되는 영역에 형성된 제1 절연막을 제거하는 단계; 및상기 제1 절연막이 제거된 영역에 상기 제1 절연막보다 얇은 두께로 제2 절연막을 형성하는 단계를 포함하는 안티퓨즈 형성방법.
- 제 17 항에 있어서,상기 게이트 절연막을 형성하는 단계는,상기 기판 상에 제1 절연막을 형성하는 단계;상기 몸체부와 중첩되는 영역에 형성된 제1 절연막을 제거하는 단계; 및상기 제1 절연막이 제거된 영역에 상기 제1 절연막보다 두꺼운 두께로 제2 절연막을 형성하는 단계를 포함하는 안티퓨즈 형성방법.
- 제 17 항에 있어서,상기 게이트 절연막을 형성하는 단계는,상기 몸체부와 중첩되는 영역의 상기 기판 상에 선택적으로 제1 절연막을 형성하는 단계; 및상기 제1 절연막 상에 제2 절연막을 형성하는 단계를 포함하는 안티퓨즈 형성방법.
- 제 17 항에 있어서,상기 돌출부는 상기 몸체부의 일면으로부터 서로 동일한 방향으로 신장되도록 형성하는 안티퓨즈 형성방법.
- 제 17 항에 있어서,상기 몸체부와 상기 돌출부는 상기 기판의 활성영역과 중첩되도록 형성하는 안티퓨즈 형성방법.
- 제 17 항에 있어서,상기 게이트 절연막은 산화막, 질화막, 산화질화막, 금속산화막 또는 이들이 다층으로 적층된 막으로 이루어진 그룹 중 선택된 어느 하나의 그룹으로 형성하는 안티퓨즈 형성방법.
- 제 17 항에 있어서,상기 게이트 절연막을 형성하는 단계 전,상기 기판 내에 국부적으로 트렌치를 형성하는 단계;상기 트렌치의 내부면에 채널 스탑 영역을 형성하는 단계; 및상기 트렌치가 매립되도록 소자 분리막을 형성하는 단계를 포함하는 안티퓨즈 형성방법.
- 제 17 항에 있어서,상기 접합영역을 형성하는 단계 전,상기 접합영역이 형성되는 영역에 상기 접합영역보다 낮은 농도를 갖는 LDD (Lightly Doped Drain) 영역을 형성하는 단계를 더 포함하는 안티퓨즈 형성방법.
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080015153A KR101051673B1 (ko) | 2008-02-20 | 2008-02-20 | 안티퓨즈 및 그 형성방법, 이를 구비한 비휘발성 메모리소자의 단위 셀 |
US12/379,094 US7880211B2 (en) | 2008-02-20 | 2009-02-12 | Anti-fuse and method for forming the same, unit cell of nonvolatile memory device with the same |
CN201110261671.XA CN102306643B (zh) | 2008-02-20 | 2009-02-19 | 反熔丝及其形成方法和具有该反熔丝的非易失性存储器件的单位单元 |
CN2009100056862A CN101521190B (zh) | 2008-02-20 | 2009-02-19 | 反熔丝及其形成方法和具有该反熔丝的非易失性存储器件的单位单元 |
JP2009038064A JP2009200497A (ja) | 2008-02-20 | 2009-02-20 | アンチヒューズ、アンチヒューズ形成方法、および、不揮発性メモリ素子の単位セル |
TW098105536A TWI478286B (zh) | 2008-02-20 | 2009-02-20 | 反熔絲及其形成方法和具有其之非揮發性記憶體裝置之單位單元 |
US12/968,878 US8513770B2 (en) | 2008-02-20 | 2010-12-15 | Anti-fuse and method for forming the same, unit cell of non volatile memory device with the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080015153A KR101051673B1 (ko) | 2008-02-20 | 2008-02-20 | 안티퓨즈 및 그 형성방법, 이를 구비한 비휘발성 메모리소자의 단위 셀 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100072866A Division KR101338736B1 (ko) | 2010-07-28 | 2010-07-28 | 안티퓨즈 및 그 형성방법, 이를 구비한 비휘발성 메모리 소자의 단위 셀 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090089965A true KR20090089965A (ko) | 2009-08-25 |
KR101051673B1 KR101051673B1 (ko) | 2011-07-26 |
Family
ID=40954288
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080015153A KR101051673B1 (ko) | 2008-02-20 | 2008-02-20 | 안티퓨즈 및 그 형성방법, 이를 구비한 비휘발성 메모리소자의 단위 셀 |
Country Status (5)
Country | Link |
---|---|
US (2) | US7880211B2 (ko) |
JP (1) | JP2009200497A (ko) |
KR (1) | KR101051673B1 (ko) |
CN (2) | CN101521190B (ko) |
TW (1) | TWI478286B (ko) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110109628A (ko) * | 2010-03-31 | 2011-10-06 | 삼성전자주식회사 | 반도체 퓨즈 회로, 상기 반도체 퓨즈 회로를 포함하는 반도체 장치, 및 상기 반도체 장치를 포함하는 반도체 모듈 |
KR101145383B1 (ko) * | 2010-02-25 | 2012-05-15 | 에스케이하이닉스 주식회사 | 반도체 장치의 전기적 퓨즈 및 그 제조방법 |
KR20140003147A (ko) * | 2012-06-29 | 2014-01-09 | 에스케이하이닉스 주식회사 | 반도체 소자의 안티퓨즈 및 그 제조 방법 |
KR20180018881A (ko) * | 2016-08-09 | 2018-02-22 | 매그나칩 반도체 유한회사 | 프로그래밍의 신뢰성이 개선된 otp 셀 |
KR20180018880A (ko) * | 2016-08-09 | 2018-02-22 | 매그나칩 반도체 유한회사 | 감소된 레이아웃 면적을 갖는 otp 셀 |
KR20180085421A (ko) * | 2017-01-18 | 2018-07-27 | 삼성디스플레이 주식회사 | 데이터 보정 장치 및 이를 포함하는 표시 장치 |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010032599A1 (en) | 2008-09-19 | 2010-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP5299105B2 (ja) * | 2009-06-16 | 2013-09-25 | ソニー株式会社 | 二酸化バナジウムナノワイヤとその製造方法、及び二酸化バナジウムナノワイヤを用いたナノワイヤデバイス |
US9331211B2 (en) * | 2009-08-28 | 2016-05-03 | X-Fab Semiconductor Foundries Ag | PN junctions and methods |
GB0915501D0 (en) * | 2009-09-04 | 2009-10-07 | Univ Warwick | Organic photosensitive optoelectronic devices |
JP5590842B2 (ja) * | 2009-09-29 | 2014-09-17 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置および半導体記憶装置の制御方法 |
KR101767035B1 (ko) * | 2009-10-01 | 2017-08-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
US20120056257A1 (en) * | 2010-09-02 | 2012-03-08 | Mosys, Inc. | Non-Volatile Memory System with Modified Memory Cells |
EP2544227A1 (en) | 2011-07-07 | 2013-01-09 | eMemory Technology Inc. | Non-volatile memory cell structure and method for programming and reading the same |
CN103456711B (zh) * | 2012-06-05 | 2016-03-23 | 中芯国际集成电路制造(上海)有限公司 | 鳍型反熔丝结构及其制造方法 |
KR101731129B1 (ko) * | 2012-08-02 | 2017-04-28 | 매그나칩 반도체 유한회사 | Otp 메모리 셀 및 그 제조 방법 |
KR20150029848A (ko) | 2013-09-10 | 2015-03-19 | 매그나칩 반도체 유한회사 | 메모리 프로그래밍 방법 및 이를 수행하는 장치 |
CN104576600B (zh) * | 2013-10-10 | 2018-10-23 | 中芯国际集成电路制造(上海)有限公司 | 一种反熔丝结构 |
CN104576602B (zh) * | 2013-10-15 | 2017-10-20 | 中芯国际集成电路制造(上海)有限公司 | 一种反熔丝结构 |
CN103745977B (zh) * | 2014-01-14 | 2016-09-28 | 珠海创飞芯科技有限公司 | Otp器件结构及其加工方法 |
US9496270B2 (en) * | 2014-05-30 | 2016-11-15 | Qualcomm Incorporated | High density single-transistor antifuse memory cell |
US9202815B1 (en) * | 2014-06-20 | 2015-12-01 | Infineon Technologies Ag | Method for processing a carrier, a carrier, and a split gate field effect transistor structure |
JP6549466B2 (ja) * | 2015-10-22 | 2019-07-24 | ラピスセミコンダクタ株式会社 | 半導体装置及び半導体装置の製造方法 |
KR102106664B1 (ko) | 2016-06-22 | 2020-05-06 | 매그나칩 반도체 유한회사 | Otp 셀 및 이를 이용한 otp 메모리 어레이 |
JP2018006525A (ja) | 2016-06-30 | 2018-01-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
DE102016124968B4 (de) * | 2016-12-20 | 2024-01-18 | Infineon Technologies Ag | Ausbilden von Siliziumoxidschichten durch Oxidation mit Radikalen |
US10163520B1 (en) * | 2017-10-16 | 2018-12-25 | Synopsys, Inc. | OTP cell with improved programmability |
US10720389B2 (en) * | 2017-11-02 | 2020-07-21 | Nanya Technology Corporation | Anti-fuse structure |
US11276697B2 (en) * | 2018-04-02 | 2022-03-15 | Intel Corporation | Floating body metal-oxide-semiconductor field-effect-transistors (MOSFET) as antifuse elements |
US10522556B1 (en) * | 2018-07-13 | 2019-12-31 | Nanya Technology Corporation | Antifuse structure |
WO2020014859A1 (zh) * | 2018-07-17 | 2020-01-23 | 深圳市为通博科技有限责任公司 | 反熔丝、反熔丝的制造方法以及存储装置 |
KR102606814B1 (ko) * | 2018-12-28 | 2023-11-29 | 에스케이하이닉스 주식회사 | 안티 퓨즈를 구비한 반도체장치 및 그 제조 방법 |
US10854545B1 (en) * | 2019-09-26 | 2020-12-01 | Nanya Technology Corporation | Anti-fuse structure |
KR102247375B1 (ko) | 2020-07-03 | 2021-04-30 | 매그나칩 반도체 유한회사 | 메모리 프로그래밍 방법 및 이를 수행하는 장치 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5235335A (en) * | 1992-06-02 | 1993-08-10 | Texas Instruments Incorporated | Circuit and method for tuning capacitor arrays |
TW256940B (en) * | 1994-09-12 | 1995-09-11 | United Microelectronics Corp | Thin film transistor and process thereof |
US6087707A (en) * | 1996-04-16 | 2000-07-11 | Micron Technology, Inc. | Structure for an antifuse cell |
US6630724B1 (en) * | 2000-08-31 | 2003-10-07 | Micron Technology, Inc. | Gate dielectric antifuse circuits and methods for operating same |
EP1233453A3 (en) * | 2001-02-19 | 2005-03-23 | Kawasaki Microelectronics, Inc. | Semiconductor integrated circuit having anti-fuse, method of fabricating, and method of writing data in the same |
TW519761B (en) * | 2001-11-19 | 2003-02-01 | Silicon Integrated Sys Corp | MOS device having dual-gate insulation layer and its manufacturing method |
JP4981661B2 (ja) | 2004-05-06 | 2012-07-25 | サイデンス コーポレーション | 分割チャネルアンチヒューズアレイ構造 |
TWI256940B (en) | 2004-06-18 | 2006-06-21 | Walsin Lihwa Corp | Integration manufacturing process for MEMS element |
US7553704B2 (en) * | 2005-06-28 | 2009-06-30 | Freescale Semiconductor, Inc. | Antifuse element and method of manufacture |
-
2008
- 2008-02-20 KR KR1020080015153A patent/KR101051673B1/ko active IP Right Grant
-
2009
- 2009-02-12 US US12/379,094 patent/US7880211B2/en active Active
- 2009-02-19 CN CN2009100056862A patent/CN101521190B/zh active Active
- 2009-02-19 CN CN201110261671.XA patent/CN102306643B/zh active Active
- 2009-02-20 TW TW098105536A patent/TWI478286B/zh active
- 2009-02-20 JP JP2009038064A patent/JP2009200497A/ja active Pending
-
2010
- 2010-12-15 US US12/968,878 patent/US8513770B2/en active Active
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101145383B1 (ko) * | 2010-02-25 | 2012-05-15 | 에스케이하이닉스 주식회사 | 반도체 장치의 전기적 퓨즈 및 그 제조방법 |
KR20110109628A (ko) * | 2010-03-31 | 2011-10-06 | 삼성전자주식회사 | 반도체 퓨즈 회로, 상기 반도체 퓨즈 회로를 포함하는 반도체 장치, 및 상기 반도체 장치를 포함하는 반도체 모듈 |
US8653622B2 (en) | 2010-03-31 | 2014-02-18 | Samsung Electronics Co., Ltd. | Semiconductor device including transistor and fuse circuit and semiconductor module including the same |
KR20140003147A (ko) * | 2012-06-29 | 2014-01-09 | 에스케이하이닉스 주식회사 | 반도체 소자의 안티퓨즈 및 그 제조 방법 |
KR20180018881A (ko) * | 2016-08-09 | 2018-02-22 | 매그나칩 반도체 유한회사 | 프로그래밍의 신뢰성이 개선된 otp 셀 |
KR20180018880A (ko) * | 2016-08-09 | 2018-02-22 | 매그나칩 반도체 유한회사 | 감소된 레이아웃 면적을 갖는 otp 셀 |
KR20180085421A (ko) * | 2017-01-18 | 2018-07-27 | 삼성디스플레이 주식회사 | 데이터 보정 장치 및 이를 포함하는 표시 장치 |
Also Published As
Publication number | Publication date |
---|---|
US20110079875A1 (en) | 2011-04-07 |
TW200943486A (en) | 2009-10-16 |
US7880211B2 (en) | 2011-02-01 |
CN102306643A (zh) | 2012-01-04 |
CN101521190B (zh) | 2012-06-20 |
JP2009200497A (ja) | 2009-09-03 |
TWI478286B (zh) | 2015-03-21 |
US8513770B2 (en) | 2013-08-20 |
KR101051673B1 (ko) | 2011-07-26 |
CN101521190A (zh) | 2009-09-02 |
CN102306643B (zh) | 2014-12-31 |
US20090206381A1 (en) | 2009-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101051673B1 (ko) | 안티퓨즈 및 그 형성방법, 이를 구비한 비휘발성 메모리소자의 단위 셀 | |
US10242986B2 (en) | Flipped vertical field-effect-transistor | |
US5317181A (en) | Alternative body contact for fully-depleted silicon-on-insulator transistors | |
KR100755410B1 (ko) | 게이트 구조물 및 이를 형성하는 방법, 비휘발성 메모리장치 및 이의 제조 방법 | |
US20050224859A1 (en) | Semiconductor storage device | |
KR100866960B1 (ko) | 반도체 집적 회로 | |
JP2014053375A (ja) | 半導体装置及び半導体装置の製造方法 | |
JPS6033315B2 (ja) | 半導体装置 | |
EP1599904A1 (en) | Lateral lubistor structure and method | |
WO2007111830A2 (en) | Different transistor gate oxides in an integrated circuit | |
KR101338736B1 (ko) | 안티퓨즈 및 그 형성방법, 이를 구비한 비휘발성 메모리 소자의 단위 셀 | |
US20110042735A1 (en) | Semiconductor storage device and manufacturing method of semiconductor storage device | |
US20070181957A1 (en) | Semiconductor device having stacked transistors and method for manufacturing the same | |
US11244950B1 (en) | Method for preparing a memory device | |
JP4854375B2 (ja) | 半導体記憶装置及びその製造方法、並びに携帯電子機器 | |
US20090302386A1 (en) | Soi transistor having a carrier recombination structure in a body | |
JP2007110024A (ja) | 半導体記憶装置 | |
TWI796876B (zh) | 記憶體裝置及其製造方法 | |
US11189357B1 (en) | Programmable memory device | |
CN116847650A (zh) | 一种半导体结构及其制作方法 | |
JPH08139209A (ja) | 半導体記憶装置 | |
KR20060066195A (ko) | 안티 퓨즈 소자 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
A107 | Divisional application of patent | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20140618 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20150617 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20160620 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20170626 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20180618 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20190619 Year of fee payment: 9 |