KR101338736B1 - 안티퓨즈 및 그 형성방법, 이를 구비한 비휘발성 메모리 소자의 단위 셀 - Google Patents

안티퓨즈 및 그 형성방법, 이를 구비한 비휘발성 메모리 소자의 단위 셀 Download PDF

Info

Publication number
KR101338736B1
KR101338736B1 KR1020100072866A KR20100072866A KR101338736B1 KR 101338736 B1 KR101338736 B1 KR 101338736B1 KR 1020100072866 A KR1020100072866 A KR 1020100072866A KR 20100072866 A KR20100072866 A KR 20100072866A KR 101338736 B1 KR101338736 B1 KR 101338736B1
Authority
KR
South Korea
Prior art keywords
insulating film
forming
gate insulating
body portion
substrate
Prior art date
Application number
KR1020100072866A
Other languages
English (en)
Other versions
KR20100098484A (ko
Inventor
신창희
조기석
전성도
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020100072866A priority Critical patent/KR101338736B1/ko
Publication of KR20100098484A publication Critical patent/KR20100098484A/ko
Application granted granted Critical
Publication of KR101338736B1 publication Critical patent/KR101338736B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H01L23/5254—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Abstract

본 발명은 MOS 트랜지스터로 이루어진 안티퓨즈의 게이트 절연막을 안정적으로 파괴시켜 읽기 동작시 데이터 감지 여유를 개선시켜 동작 신뢰성을 향상시킬 수 있는 안티퓨즈 및 그 형성방법, 그리고 이를 구비한 비휘발성 메모리 소자의 단위 셀을 제공하기 위한 것으로, 이를 위해 본 발명은 기판 상에 형성된 게이트 절연막과, 몸체부와, 상기 몸체부로부터 신장된 복수 개의 돌출부를 구비하고, 상기 몸체부와 상기 돌출부가 상기 게이트 절연막 상에 접하도록 상기 게이트 절연막 상에 형성된 게이트 전극과, 상기 돌출부의 측벽으로 노출된 상기 기판 내에 형성된 접합영역을 포함하는 안티퓨즈를 제공한다.

Description

안티퓨즈 및 그 형성방법, 이를 구비한 비휘발성 메모리 소자의 단위 셀{ANTI FUSE AND FORMING METHOD THEREOF, UNIT CELL OF NONVOLATILE MEMORY DEVICE HAVING THE SAME}
본 발명은 반도체 제조 기술에 관한 것으로, 특히 비휘발성 메모리 소자의 단위 셀(unit cell), 더욱 상세하게는 원-타임 프로그래머블(One Time Programmable, 이하, OTP라 함) 단위 셀의 안티퓨즈 및 그 형성방법에 관한 것이다.
OTP 단위 셀은 DRAM, EEPROM, FLASH와 같은 휘발성 또는 비휘발성 메모리 소자 내에 형성되어 메모리 리페어(repair) 용도로 사용되고 있다. 또한, 아날로그 칩(analog chip)과 디지털 칩(digital chip)이 혼합된 혼합 신호 칩(mixed-signal chip)에서는 내부 동작 전압과 주파수 트리밍(trimming)을 목적으로 사용되고 있다.
일반적으로, OTP 단위 셀은 MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)(이하, MOS 트랜지스터라 함)으로 이루어진 안티퓨즈와, 하나 또는 복수 개의 MOS 트랜지스터를 포함한다. 이러한 OTP 단위 셀은 각 메모리 칩 내에서 단일(single) 또는 어레이(array) 형태로 형성되어 리페어 또는 트리밍에 사용되고 있다.
도 1은 종래기술에 따른 OTP 단위 셀의 안티퓨즈를 설명하기 위해 도시한 단면도이다. 여기서는 설명의 편의를 위해 OTP 단위 셀의 안티퓨즈를 중심으로 일부만 도시하였으며, 기타 OTP 단위 셀을 구성하는 다른 트랜지스터들은 도시하지 않았다.
도 1을 참조하면, 종래기술에 따른 OTP 단위 셀의 안티퓨즈는 기판(100) 상에 형성된 게이트 전극(105)과, 게이트 전극(105)의 측벽으로 노출된 기판(100) 내에 형성된 접합영역(소스 및 드레인 영역)(106)을 포함한다. 또한, 게이트 전극(105)과 기판(100) 사이에 비교적 얇은 두께로 형성된 게이트 절연막(104)을 더 포함한다.
이러한 구조를 갖는 종래기술에 따른 OTP 단위 셀의 쓰기 동작에 대해 설명하기로 한다.
먼저, 접합영역(106)과 픽-업(pick up) 영역(107)(웰(101)에 바이어스를 인가하기 위한 영역)은 상호 접속되어 접지전압단(VSS)과 접속된다. 그리고, 금속배선(108)을 통해 게이트 전극(105)으로는 쓰기 전압(Vwr)이 인가된다. 이에 따라, 게이트 전극(105)과 기판(100) 간에는 고전계가 형성되어 게이트 절연막(105)이 파괴(breakdown)된다. 따라서, 게이트 전극(105)과 기판(100)은 전기적으로 단락된다.
그러나, 도 1에 도시된 종래기술에 따른 OTP 단위 셀의 안티퓨즈에서는 게이트 절연막(105)이 인가되는 쓰기 전압에 의해 안정적으로 파괴되지 않는 문제가 발생된다.
쓰기 동작시 금속배선(105)을 통해 게이트 전극(105)으로 전달되는 쓰기 전압(Vwr)은 금속배선(105)에 기인한 면저항(Rs)에 의해 전압 강하된 상태로 게이트 전극(105)으로 인가된다. 이에 따라, 게이트 절연막(104)은 게이트 전극(105)과 기판(100) 간의 전계가 전압 강하된 크기만큼 감소하게 되어 안정적으로 파괴되지 않는다.
또한, 쓰기 초기 동작시, 게이트 절연막(104)이 일부 파괴(목표치 크기로 파괴되지 않은 상태)되어 게이트 전극(105)과 기판(100) 사이가 일부 단락되는 경우에는 웰(101)과 채널 스탑 영역(102) 간에 누설전류(leakage current)로 인해 지속적으로 게이트 전극(105)과 기판(100) 간의 고전계가 형성되지 않는 문제가 발생된다.
예컨대, 도 1에 도시된 바와 같이 웰(101)이 P-웰인 경우 채널 스탑 영역(102)은 N형으로 도핑되어 웰(101)과 채널 스탑 영역(102) 간에는 순방향 다이오드가 형성된다. 이에 따라, 게이트 절연막(104)이 일부 파괴되어 게이트 전극(105)과 웰(101)이 일부 단락되는 경우에는 순방향 다이오드가 동작되어 누설전류가 발생된다.
이와 같이, 웰(101)과 채널 스탑 영역(102) 간의 누설전류가 발생되는 경우 게이트 절연막(104)을 목표치 크기로 안정적으로 파괴시킬 수 없기 때문에 읽기 동작시 데이터의 감지 여유(sensing margin)가 그만큼 저하되어 소자의 오동작이 발생된다. 이러한 오동작은 OTP 단위 셀의 읽기 동작 신뢰성을 저하시키는 요인으로 작용하고 있다.
따라서, 본 발명은 종래기술에 따른 문제점을 해결하기 위해 제안된 것으로서, MOS 트랜지스터로 이루어진 안티퓨즈의 게이트 절연막을 안정적으로 파괴시켜 읽기 동작시 데이터 감지 여유를 개선시켜 동작 신뢰성을 향상시킬 수 있는 안티퓨즈 및 그 형성방법, 그리고 이를 구비한 비휘발성 메모리 소자의 단위 셀을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 일 측면에 따른 본 발명은, 기판 상에 형성된 게이트 절연막과, 몸체부와, 상기 몸체부로부터 신장된 복수 개의 돌출부를 구비하고, 상기 몸체부와 상기 돌출부가 상기 게이트 절연막 상에 접하도록 상기 게이트 절연막 상에 형성된 게이트 전극과, 상기 돌출부의 측벽으로 노출된 상기 기판 내에 형성된 접합영역을 포함하는 안티퓨즈를 제공한다.
또한, 상기한 목적을 달성하기 위한 다른 측면에 따른 본 발명은, MOS 트랜지스터와, 상기 MOS 트랜지스터와 병렬 접속된 보상 캐패시터를 포함하는 안티퓨즈를 제공한다.
또한, 상기한 목적을 달성하기 위한 또 다른 측면에 따른 본 발명은, 상기 안티퓨즈를 포함하는 비휘발성 메모리 소자의 단위 셀을 제공한다.
또한, 상기한 목적을 달성하기 위한 또 다른 측면에 따른 본 발명은, 기판 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 몸체부와 상기 몸체부로부터 신장된 복수 개의 돌출부를 구비한 게이트 전극을 형성하는 단계와, 상기 돌출부의 측벽으로 노출되는 상기 기판 내에 접합영역을 형성하는 단계를 포함하는 안티퓨즈 형성방법을 제공한다.
상기한 구성을 포함하는 본 발명에 의하면, 다음과 같은 효과들을 얻을 수 있다.
첫째, 본 발명에 의하면, 몸체부와 복수 개의 돌출부를 갖는 게이트 전극을 형성하여 복수 개의 돌출부 중 어느 하나의 돌출부와 중첩되는 절연막이 파괴(OR 게이트 특성)되는 경우 쓰기 동작이 완료되도록 함으로써 쓰기 동작 특성을 개선시킬 수 있다.
둘째, 본 발명에 의하면, 게이트 전극과 중첩되는 영역에 따라 서로 다른 두께를 갖도록 게이트 절연막을 형성하여 게이트 전극과 기판 사이에 퓨즈로 기능하는 캐패시터와 보상 캐패시터를 형성함으로써 쓰기 동작시 보상 캐패시터를 통해 보상 전압(쓰기 전압의 손실 전압)을 제공하여 안정적으로 쓰기 동작을 구현할 수 있다.
도 1은 종래기술에 따른 OTP 단위 셀의 안티퓨즈를 도시한 단면도.
도 2는 본 발명의 실시예에 따른 비휘발성 메모리 소자의 단위 셀의 안티퓨즈를 도시한 평면도.
도 3은 도 2에 도시된 Ⅰ-Ⅰ' 절취선을 따라 도시한 단면도.
도 4는 도 2에 도시된 Ⅱ-Ⅱ' 절취선을 따라 도시한 단면도.
도 5는 도 2에 도시된 Ⅲ-Ⅲ' 절취선을 따라 도시한 단면도.
도 6은 본 발명의 실시예에 따른 안티퓨즈의 동작 특성을 설명하기 위해 도시한 도면.
도 7a 내지 도 7f는 본 발명의 실시예에 따른 안티퓨즈 형성방법을 도시한 공정 단면도.
이하에서는, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께와 간격은 설명의 편의와 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 '상' 또는 '상부'에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한, 명세서 전체에 걸쳐서 동일한 도면번호로 표시된 부분은 동일한 층을 나타내며, 각 도면번호에 영문을 포함하는 경우 동일층이 식각 또는 연마공정을 통해 일부가 변형된 것을 의미한다.
실시예
도 2는 본 발명의 실시예에 따른 비휘발성 메모리 소자의 단위 셀의 안티퓨즈를 구체적으로 설명하기 위해 도시한 평면도이다. 또한, 도 3은 도 2에 도시된 Ⅰ-Ⅰ' 절취선을 따라 도시한 단면도이고, 도 4는 도 2에 도시된 Ⅱ-Ⅱ' 절취선을 따라 도시한 단면도이며, 도 5는 도 2에 도시된 Ⅲ-Ⅲ' 절취선을 따라 도시한 단면도이다.
도 2 내지 도 5를 참조하면, 본 발명의 실시예에 따른 비휘발성 메모리 소자의 단위 셀의 안티퓨즈는 몸체부(208)와, 몸체부(208)로부터 신장된 복수 개의 돌출부(209)를 구비한 게이트 전극(205A)을 포함한다. 또한, 게이트 전극(205A)과 기판(200) 사이에 형성된 게이트 절연막(204A)을 더 포함한다. 또한, 돌출부(209)의 측벽으로 노출된 기판(200) 내에 형성된 접합영역(206)(소스 및 드레인 영역)을 더 포함한다.
게이트 전극(205A)의 몸체부(208)와 돌출부(209)는 게이트 절연막(204A)과 접하도록 게이트 절연막(204A) 상에 형성된다. 돌출부(209)는 몸체부(208)의 각 면(4면)에 각각 하나 또는 복수 개가 형성될 수도 있으나, 공정 단순화 측면에서는 일면으로부터 서로 나란한 방향으로 신장되도록 형성되는 것이 바람직하다. 여기서, '신장'이라 함은 돌출부(209)가 몸체부(208)의 일부로서, 일체형으로 형성된 구조와 몸체부(208)와는 다른 물질로 이루어지되, 전기적으로 접속된 구조를 모두 포함한다. 또한, 몸체부(208)와 돌출부(209)는 기판(200)의 활성영역과 중첩되도록 형성된다. 또한, 돌출부(209)의 개수, 폭(단축방향), 길이(장축방향)는 제한을 두지 않으며, 설정된 쓰기 전압의 크기와 게이트 절연막(204A)의 두께에 따라 적절히 선택될 수 있다.
게이트 절연막(204A)은 몸체부(208)와 중첩되는 영역에 형성된 제1 절연막과 돌출부(209)와 중첩되는 영역에 형성된 제2 절연막을 포함한다. 제1 절연막과 제2 절연막은 서로 단차를 갖고 형성된다. 바람직하게, 제1 절연막은 제2 절연막보다 두꺼운 두께로 형성된다. 이때, 제2 절연막은 제1 절연막 두께의 1/3~1/2 범위 내에서 쓰기 전압의 크기에 따라 적절히 선택될 수 있다. 또한, 제1 절연막과 제2 절연막은 서로 동일 물질로 일체형으로 형성되거나, 서로 다른 물질로 형성될 수도 있다.
접합영역(206)은 저농도 이온주입영역과 고농도 이온주입영역을 포함한다. 고농도 이온주입영역은 저농도 이온주입영역 내에 형성된다. 고농도 이온주입영역은 접합영역(206)과 콘택 플러그(미도시) 간에 오믹 콘택(ohmic contact)을 형성한다.
이하, 도 6 및 도 7을 결부시켜 본 발명의 실시예에 따른 비휘발성 메모리 소자의 단위 셀의 쓰기 동작시 안티퓨즈의 동작 특성에 대해 설명하기로 한다. 도 6은 도 2에 도시된 Ⅰ-Ⅰ' 절취선을 따라 도시한 단면도이고, 도 7은 등가 회로도이다. 여기서는 안티퓨즈가 n-채널을 갖는 MOS 트랜지스터로 이루어진 것을 예로 들어 설명한다.
도 6 및 도 7을 참조하면, 안티퓨즈 내에는 2개의 캐패시터가 존재하게 된다. 하나는 쓰기 전압(Vwr)에 의해 파괴되어 퓨즈(Fs)로 기능하고, 다른 하나는 쓰기 전압(Vwr)에 의해 파괴되지 않고 전하를 축적하는 보상 캐패시터(Cc)로 기능한다.
접합영역(206)과 픽-업 영역(207)은 서로 접속되어 접지전압단(VSS)과 접속된다. 게이트 전극(205A)으로는 쓰기 전압(Vwr)이 인가되어 단위 셀의 쓰기 동작이 수행된다. 쓰기 초기 동작시 쓰기 전압(Vwr)은 보상 캐패시터(Cc)에 축적된다. 보상 캐패시터(Cc)는 퓨즈(Fs)의 절연막, 즉 제2 절연막이 파괴될 때, 칩 내 금속배선(210)의 면저항(Rs)에 기인하여 전압 강하된 쓰기 전압(Vwr)을 보상한다. 즉, 보상 캐패시터(Cc)에 축적된 전하를 이용하여 전압 펌핑(voltage pumping) 효과를 얻을 수 있다.
이러한 보상 캐패시터(Cc)의 전압 펌핑 효과를 이용하여 퓨즈(Fs)의 제2 절연막에 지속적으로 쓰기 전압(Vwr)에 상응하거나 더 높은 고전압을 인가할 수 있다. 이러한 고전압은 게이트 전극(205A), 즉 돌출부(209, 도 2참조)와 기판(200) 간에 고전계의 형성을 지속적으로 유지시켜 안정적으로 제2 절연막을 파괴시킬 수 있다.
이하, 본 발명의 실시예에 따른 비휘발성 메모리 소자의 단위 셀의 안티퓨즈 형성방법을 설명하기로 한다.
도 7a 내지 도 7f는 도 2에 도시된 Ⅱ-Ⅱ' 절취선을 따라 도시한 공정 단면도이다.
먼저, 도 7a에 도시된 바와 같이, 기판(200) 내에 웰(201)을 형성한다. 이때, 기판(200)은 반도체 기판으로서, 벌크(bulk) 기판 또는 SOI(Silicon On Insulator) 기판일 수 있다. 또한, 기판(200)의 반도체 층은 Si, Ge, SiGe,GaP, GaAs, SiC, SiGeC, InAs 또는 InP로 이루어진 그룹 중에서 선택된 어느 하나로 형성할 수 있다.
이어서, 기판(200) 내에 국부적으로 트렌치(trench, 미도시)를 형성한 후 이온주입공정을 실시하여 트렌치 내부면에 채널 스탑 영역(channel stop region, 202)을 형성한다. 이때, 채널 스탑 영역(202)은 웰(201)과 서로 다른 도전형(P형 또는 N형)을 갖도록 형성한다. 예컨대, 웰(201)이 P형으로 형성된 경우 N형으로 형성한다.
이어서, 트렌치가 매립되도록 절연막을 형성하여 소자 분리막(203)을 형성한다. 이로써, 기판(200)은 활성영역과 비활성영역(필드영역)이 정의된다. 이때, 소자 분리막(203)은 CVD(Chemical Vapor Deposition) 방식을 이용하여 매립 특성이 우수한 HDP(High Density Plasma)-USG(Un-doped Silicate Glass)막으로 형성할 수 있다.
이어서, 도 7b에 도시된 바와 같이, 기판(200) 상에 서로 다른 두께를 갖는 게이트 절연막(204)을 형성한다. 이때, 게이트 절연막(204)은 막질 특성이 우수한 산화공정으로 형성할 수 있다. 예컨대, 산화공정은 건식산화, 습식산화 또는 라디컬 이온(radical ion)을 이용한 산화공정 중 선택된 어느 하나의 공정으로 실시한다.
구체적으로, 게이트 절연막(204)은 다음과 같은 3가지 방법으로 형성할 수 있다.
첫째, 기판(200) 상에 제1 절연막을 형성한다. 이어서, 게이트 전극(205A, 도 2참조)의 돌출부(209)와 중첩되는 영역이 노출되는 감광막 패턴(미도시)을 형성한 후 상기 감광막 패턴을 식각 마스크로 노출되는 제1 절연막을 선택적으로 식각하여 제거한다. 이어서, 제1 절연막이 제거된 부위에 제1 절연막보다 얇은 두께를 갖는 제2 절연막을 형성한다. 여기서, 제1 및 제2 절연막은 산화공정으로 형성할 수 있다.
둘째, 기판(200) 상에 제1 절연막을 형성한다. 이어서, 게이트 전극(205A, 도 2참조)의 몸체부(208)와 중첩되는 영역이 노출되는 감광막 패턴(미도시)을 형성한 후 상기 감광막 패턴을 식각 마스크로 노출되는 제1 절연막을 선택적으로 식각하여 제거한다. 이어서, 제1 절연막이 제거된 부위에 제1 절연막보다 두꺼운 두께를 갖는 제2 절연막을 형성한다. 여기서, 제1 및 제2 절연막은 산화공정으로 형성할 수 있다.
셋째, 기판(200) 상에 제1 절연막을 형성한다. 이어서, 게이트 전극(205A, 도 2참조)의 몸체부(208)와 중첩되는 영역이 노출되는 감광막 패턴(미도시)을 형성한다. 이어서, 상기 감광막 패턴이 돌출부(209)와 중첩되는 영역을 덮고 있는 상태에서 제1 절연막과 상기 감광막 패턴 상부에 제2 절연막을 형성한다. 이어서, 상기 감광막 패턴을 제거하여 상기 감광막 패턴 상부에 형성된 제2 절연막을 선택적으로 제거한다(리프트 오프(lift-off) 방식). 이로써, 몸체부(208)와 중첩되는 영역에서는 제1 및 제2 절연막이 적층된 적층막이 형성되고, 돌출부(209)와 중첩되는 영역에서는 제1 절연막만이 형성된다. 이때, 제1 및 제2 절연막은 동일한 두께로 형성할 수 있다.
이어서, 도 7c에 도시된 바와 같이, 게이트 절연막(204) 상에 게이트 전극용 도전막(205)을 형성한다. 이때, 도전막(205)은 전이금속, 반도체 물질, 전이금속과 결합된 화합물 또는 전이금속 산화물들 중 선택된 어느 하나의 물질로 이루어질 수 있다. 더욱 상세하게, 전이금속으로는 Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Y, Zr, Nb, Mo, Tc, Ru, Rh, Pd, Ag, Cd, La, Hf, Ta, W, Re, Os, Ir, Pt, Au 또는 Hg 중 선택된 어느 하나를 사용한다. 반도체 물질로는 결정 구조를 갖는 반도체 물질을 사용하며, 구체적으로 Si, Ge, Sn, Se, Te, B, C(다이아몬드 포함), P, B-C, B-P(BP6), B-Si, Si-C, Si-Ge, Si-Sn 및 Ge-Sn, SiC, BN/BP/BAs, AlN/AlP/AlAs/AlSb, GaN/GaP/GaAs/GaSb, InN/InP/InAs/InSb, BN/BP/BAs, AlN/AlP/AlAs/AlSb, GaN/GaP/GaAs/GaSb, InN/InP/InAs/InSb, ZnO/ZnS/ZnSe/ZnTe, CdS/CdSe/CdTe, HgS/HgSe/HgTe, BeS/BeSe/BeTe/MgS/MgSe, GeS, GeSe, GeTe, SnS, SnSe, SnTe, PbO, PbS, PbSe, PbTe, CuF, CuCl, CuBr, CuI, AgF, AgCl, AgBr, AgI, BeSiN2, CaCN2, ZnGeP2, CdSnAs2, ZnSnSb2, CuGeP3, CuSi2P3, (Cu, Ag)(Al, Ga, In, Ti, Fe)(S, Se, Te)2, Si3N4, Ge3N4, Al2O3, (Al, Ga, In)2(S, Se, Te)3, Al2CO 또는 이들 중 2개 이상의 이러한 반도체 재료의 적절한 조합에서 선택된 어느 하나를 사용한다. 전이금속과 결합된 화합물로는 Ni가 결합된 화합물(예컨대, LaNi5, MnNi3, Mg2Ni), Ti가 결합된 화합물(예컨대, TiMn2, TiV2, TiFe, TiCo, TiVCr, TiVMn), Cu가 결합된 화합물(예컨대, Mg2Cu), Zr이 결합된 화합물(예컨대, ZrMn2, ZrV2), Li가 결합된 화합물(예컨대, LiAl) 등과 같이 전이금속이 기타 물질 또는 전이금속과 결합하여 안정을 이루는 형태로 존재하는 화합물들 중 선택된 어느 하나를 사용한다. 전이금속 산화물로는 산화 바나듐, 예컨대 VO2, V2O3, V2O5와 같은 조성비를 갖는 물질 중 하나를 사용한다.
이어서, 도 7d에 도시된 바와 같이, 도전막(205, 도 7c참조)을 식각하여 도 2에 도시된 패턴, 즉 몸체부(208)와 복수 개의 돌출부(209)를 갖는 게이트 전극(205A)을 형성한다. 이때, 식각공정은 건식식각 또는 습식식각공정 모두 적용할 수 있다.
한편, 도 7d에서는 도전막(205) 식각공정시 게이트 절연막(204A) 또한 함께 식각하였으나, 경우에 따라서는 게이트 절연막(204A)은 식각하지 않고 잔류시킬 수도 있다.
이어서, 도 7e에 도시된 바와 같이, 게이트 전극(205A)의 일측으로 노출되는 기판(200) 내에 접합영역(206)을 형성한다. 이때, 접합영역(206)은 저농도 이온주입영역인 LDD(Lightly Doped Drain) 영역을 포함할 수 있다. 즉, 접합영역(206)은 저농도 이온주입영역과 고농도 이온주입영역을 포함한다. 예컨대, 기판(200) 내에 저농도 이온주입영역을 형성한 후 그 내부에 다시 고농도 이온주입영역을 형성한다.
이어서, 도 7f에 도시된 바와 같이, 이온주입공정을 실시하여 기판(200) 내에 픽-업 영역(207)을 형성한다. 이때, 픽-업 영역(207)은 접합영역(206)과 접하도록 형성한다.
이어서, 도시되진 않았지만, 게이트 전극(205A), 접합영역(206) 및 픽-업 영역(207)과 각각 접속되는 콘택 플러그와, 이 콘택 플러그와 접속되는 금속배선을 형성한다.
이상에서 설명한 바와 같이, 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 이 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예들이 가능함을 이해할 수 있을 것이다.
100, 200 : 기판 101, 201 : 웰
102, 202 : 채널 스탑 영역 103, 203 : 소자 분리막
104, 204, 204A : 게이트 절연막
105, 205A : 게이트 전극 106, 206 : 접합영역
107, 207 : 픽-업 영역 205 : 도전막
208 : 몸체부 209 : 돌출부
210 : 금속배선

Claims (16)

  1. 기판 상에 형성된 게이트 절연막;
    몸체부와, 상기 몸체부로부터 신장된 복수 개의 돌출부를 구비하고, 상기 몸체부와 상기 돌출부가 상기 게이트 절연막 상에 접하도록 상기 게이트 절연막 상에 형성된 게이트 전극; 및
    상기 돌출부의 측벽으로 노출된 상기 기판 내에 형성된 접합영역을 포함하며,
    상기 복수 개의 돌출부 하부에 있는 게이트 절연막은 두께가 균일하고, 상기 게이트 전극과 상기 접합영역 사이에 쓰기 전압이 인가되면 파괴되는 안티퓨즈.
  2. 제 1 항에 있어서,
    상기 게이트 절연막은,
    제1 절연막; 및
    상기 제1 절연막보다 얇은 두께로 형성된 제2 절연막
    을 포함하는 안티퓨즈.
  3. 기판 상에 형성된 게이트 절연막;
    몸체부와, 상기 몸체부로부터 신장된 복수 개의 돌출부를 구비하고, 상기 몸체부와 상기 돌출부가 상기 게이트 절연막 상에 접하도록 상기 게이트 절연막 상에 형성된 게이트 전극; 및
    상기 돌출부의 측벽으로 노출된 상기 기판 내에 형성된 접합영역을 포함하며,
    상기 복수 개의 돌출부 하부에 있는 게이트 절연막은 두께가 균일하고,
    상기 게이트 절연막은 제1 절연막; 및
    상기 제1 절연막보다 얇은 두께로 형성된 제2 절연막을 포함하며,
    상기 몸체부는 상기 제1 절연막과 중첩되고, 상기 복수 개의 돌출부는 상기 제2 절연막과 중첩되도록 형성된 안티퓨즈.
  4. 제 2 항에 있어서,
    상기 돌출부는 상기 제1 및 제2 절연막과 중첩되도록 형성된 안티퓨즈.
  5. 제 1 항에 있어서,
    상기 돌출부는 상기 몸체부의 일면으로부터 서로 동일한 방향으로 신장된 안티퓨즈.
  6. 제 1 항에 있어서,
    상기 몸체부와 상기 돌출부는 상기 기판의 활성영역과 중첩되도록 형성된 안티퓨즈.
  7. 제 1 항에 있어서,
    상기 게이트 절연막은 산화막, 질화막, 산화질화막, 금속산화막 또는 이들이 다층으로 적층된 막으로 이루어진 그룹 중 선택된 어느 하나의 그룹으로 형성된 안티퓨즈.
  8. 기판 상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 몸체부와 상기 몸체부로부터 신장되며 그 두께가 균일한 복수 개의 돌출부를 구비한 게이트 전극을 형성하는 단계; 및
    상기 돌출부의 측벽으로 노출되는 상기 기판 내에 접합영역을 형성하는 단계를 포함하고,
    상기 복수 개의 돌출부 하부에 있는 게이트 절연막은 상기 게이트 전극과 상기 접합영역 사이에 쓰기 전압이 인가되면 파괴되는 안티퓨즈 형성방법.
  9. 제 8 항에 있어서,
    상기 게이트 절연막을 형성하는 단계는,
    상기 기판 상에 제1 절연막을 형성하는 단계;
    상기 돌출부와 중첩되는 영역에 형성된 제1 절연막을 제거하는 단계; 및
    상기 제1 절연막이 제거된 영역에 상기 제1 절연막보다 얇은 두께로 제2 절연막을 형성하는 단계
    를 포함하는 안티퓨즈 형성방법.
  10. 제 8 항에 있어서,
    상기 게이트 절연막을 형성하는 단계는,
    상기 기판 상에 제1 절연막을 형성하는 단계;
    상기 몸체부와 중첩되는 영역에 형성된 제1 절연막을 제거하는 단계; 및
    상기 제1 절연막이 제거된 영역에 상기 제1 절연막보다 두꺼운 두께로 제2 절연막을 형성하는 단계
    를 포함하는 안티퓨즈 형성방법.
  11. 제 8 항에 있어서,
    상기 게이트 절연막을 형성하는 단계는,
    상기 몸체부와 중첩되는 영역의 상기 기판 상에 선택적으로 제1 절연막을 형성하는 단계; 및
    상기 제1 절연막 상에 제2 절연막을 형성하는 단계
    를 포함하는 안티퓨즈 형성방법.
  12. 제 8 항에 있어서,
    상기 돌출부는 상기 몸체부의 일면으로부터 서로 동일한 방향으로 신장되도록 형성하는 안티퓨즈 형성방법.
  13. 제 8 항에 있어서,
    상기 몸체부와 상기 돌출부는 상기 기판의 활성영역과 중첩되도록 형성하는 안티퓨즈 형성방법.
  14. 제 8 항에 있어서,
    상기 게이트 절연막은 산화막, 질화막, 산화질화막, 금속산화막 또는 이들이 다층으로 적층된 막으로 이루어진 그룹 중 선택된 어느 하나의 그룹으로 형성하는 안티퓨즈 형성방법.
  15. 제 8 항에 있어서,
    상기 게이트 절연막을 형성하는 단계 전,
    상기 기판 내에 국부적으로 트렌치를 형성하는 단계;
    상기 트렌치의 내부면에 채널 스탑 영역을 형성하는 단계; 및
    상기 트렌치가 매립되도록 소자 분리막을 형성하는 단계
    를 포함하는 안티퓨즈 형성방법.
  16. 제 8 항에 있어서,
    상기 접합영역을 형성하는 단계 전,
    상기 접합영역이 형성되는 영역에 상기 접합영역보다 낮은 농도를 갖는 LDD (Lightly Doped Drain) 영역을 형성하는 단계를 더 포함하는 안티퓨즈 형성방법.
KR1020100072866A 2010-07-28 2010-07-28 안티퓨즈 및 그 형성방법, 이를 구비한 비휘발성 메모리 소자의 단위 셀 KR101338736B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100072866A KR101338736B1 (ko) 2010-07-28 2010-07-28 안티퓨즈 및 그 형성방법, 이를 구비한 비휘발성 메모리 소자의 단위 셀

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100072866A KR101338736B1 (ko) 2010-07-28 2010-07-28 안티퓨즈 및 그 형성방법, 이를 구비한 비휘발성 메모리 소자의 단위 셀

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020080015153A Division KR101051673B1 (ko) 2008-02-20 2008-02-20 안티퓨즈 및 그 형성방법, 이를 구비한 비휘발성 메모리소자의 단위 셀

Publications (2)

Publication Number Publication Date
KR20100098484A KR20100098484A (ko) 2010-09-07
KR101338736B1 true KR101338736B1 (ko) 2013-12-06

Family

ID=43005330

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100072866A KR101338736B1 (ko) 2010-07-28 2010-07-28 안티퓨즈 및 그 형성방법, 이를 구비한 비휘발성 메모리 소자의 단위 셀

Country Status (1)

Country Link
KR (1) KR101338736B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140138777A1 (en) * 2012-11-21 2014-05-22 Qualcomm Incorporated Integrated circuit device and method for making same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070010077A (ko) * 2004-05-06 2007-01-19 싸이던스 코포레이션 분리 채널 안티퓨즈 어레이 구조

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070010077A (ko) * 2004-05-06 2007-01-19 싸이던스 코포레이션 분리 채널 안티퓨즈 어레이 구조

Also Published As

Publication number Publication date
KR20100098484A (ko) 2010-09-07

Similar Documents

Publication Publication Date Title
KR101051673B1 (ko) 안티퓨즈 및 그 형성방법, 이를 구비한 비휘발성 메모리소자의 단위 셀
US10242986B2 (en) Flipped vertical field-effect-transistor
US5317181A (en) Alternative body contact for fully-depleted silicon-on-insulator transistors
US7682941B2 (en) Integrated circuit with bulk and SOI devices connected with an epitaxial region
KR100866960B1 (ko) 반도체 집적 회로
JPH03174766A (ja) 半導体装置およびその製造方法
EP1599904A1 (en) Lateral lubistor structure and method
WO2007111830A2 (en) Different transistor gate oxides in an integrated circuit
KR101338736B1 (ko) 안티퓨즈 및 그 형성방법, 이를 구비한 비휘발성 메모리 소자의 단위 셀
JP5230870B2 (ja) 半導体素子の製造方法及び構造
US20110042735A1 (en) Semiconductor storage device and manufacturing method of semiconductor storage device
US20070181957A1 (en) Semiconductor device having stacked transistors and method for manufacturing the same
US11244950B1 (en) Method for preparing a memory device
JP4854375B2 (ja) 半導体記憶装置及びその製造方法、並びに携帯電子機器
US20090302386A1 (en) Soi transistor having a carrier recombination structure in a body
US11670389B2 (en) Programmable memory device
KR20150004634A (ko) 반도체 소자의 안티퓨즈 어레이 및 그 동작 방법
US20230328971A1 (en) Semiconductor structure and fabrication method thereof
US10411121B2 (en) Method of manufacturing semiconductor device
JP2010010323A (ja) チャージトラップ型フラッシュメモリ装置及びその製造方法
CN111755448A (zh) 半导体装置以及半导体装置的制造方法
JPH08139209A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181120

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191119

Year of fee payment: 7