CN111755448A - 半导体装置以及半导体装置的制造方法 - Google Patents

半导体装置以及半导体装置的制造方法 Download PDF

Info

Publication number
CN111755448A
CN111755448A CN202010201050.1A CN202010201050A CN111755448A CN 111755448 A CN111755448 A CN 111755448A CN 202010201050 A CN202010201050 A CN 202010201050A CN 111755448 A CN111755448 A CN 111755448A
Authority
CN
China
Prior art keywords
field effect
effect transistor
insulating film
gate insulating
data writing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010201050.1A
Other languages
English (en)
Inventor
柴口拓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Publication of CN111755448A publication Critical patent/CN111755448A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供具备非易失性存储器的半导体装置以及其制造方法，该非易失性存储器具备数据写入用的场效应晶体管和数据读出用场效应晶体管，并能够发挥适合各场效应晶体管的特性。非易失性存储单元所包括的数据写入用场效应晶体管(100)以及数据读出用场效应晶体管(200)分别具有形成在半导体基板上的栅极绝缘膜(102、104、204)、形成在栅极绝缘膜上的浮栅(106、206)、以及在从半导体基板的厚度方向观察时中间夹着浮栅的位置处构成源极区域以及漏极区域的扩散层(310A、310B、310C)，数据读出用场效应晶体管的栅极绝缘膜的厚度与数据写入用场效应晶体管的栅极绝缘膜的厚度不同。

Description

半导体装置以及半导体装置的制造方法
技术领域
本公开涉及半导体装置以及半导体装置的制造方法。
背景技术
已知可以对仅能够写入一次的(OTP：One Time Programmable：一次性可编程)非易失性存储器进行改写的(MTP：Multi Time Programmable：多次可编程)非易失性存储器。
作为MTP非易失性存储单元的使用例，有用于存储如Si半导体制品的制造编号那样比较小容量的信息的非易失性存储器电路部、和作为近年来在服装、商品流通中所使用的RF(Radio Frequency：射频)标签的替代而具有非易失性存储器电路部。
例如，在专利文献1中公开了以阵列状配置多个非易失性存储单元，按每个位电连接存储单元选择用的场效应晶体管的非易失性存储器。该非易失性存储单元具有数据写入用的场效应晶体管、数据读出用的场效应晶体管以及电容部，数据写入用的场效应晶体管以及数据读出用的场效应晶体管的栅电极由相同的浮栅电极的一部分构成。
专利文献1：日本特开2006－196758号公报。
发明内容
本公开的目的在于提供具备非易失性存储器的半导体装置以及其制造方法，该非易失性存储具备数据写入用的场效应晶体管和数据读出用场效应晶体管，并能够发挥适合各场效应晶体管的特性。
本公开所涉及的半导体装置具备：
半导体基板；以及
非易失性存储单元，被配置在上述半导体基板上，
上述非易失性存储单元包括数据写入用场效应晶体管、以及与上述数据写入用场效应晶体管相邻的数据读出用场效应晶体管，
上述数据写入用场效应晶体管以及上述数据读出用场效应晶体管分别具有形成在上述半导体基板上的栅极绝缘膜、形成在上述栅极绝缘膜上的浮栅、以及在从上述半导体基板的厚度方向观察时中间夹着上述浮栅的位置处构成源极区域以及漏极区域的扩散层，
上述数据读出用场效应晶体管的上述栅极绝缘膜的厚度与上述数据写入用场效应晶体管的上述栅极绝缘膜的厚度不同
本实施方式所涉及的半导体装置的制造方法是具备非易失性存储单元的半导体装置的制造方法，上述非易失性存储单元包括数据写入用场效应晶体管、以及与上述数据写入用场效应晶体管相邻的数据读出用场效应晶体管，上述半导体装置的制造方法包括：
第一绝缘膜形成工序，在形成半导体基板的上述数据写入用场效应晶体管以及上述数据读出用场效应晶体管的区域中形成第一绝缘膜，上述第一绝缘膜用于构成上述数据读出用场效应晶体管以及上述数据写入用场效应晶体管的一方中的栅极绝缘膜的厚度方向的一部分；
第一绝缘膜一部分除去工序，除去上述第一绝缘膜中的、形成上述数据读出用场效应晶体管以及上述数据写入用场效应晶体管的另一方的区域中的上述第一绝缘膜；
第二绝缘膜形成工序，在形成上述数据写入用场效应晶体管以及上述数据读出用场效应晶体管的区域中形成第二绝缘膜，上述第二绝缘膜与上述一方中的上述第一绝缘膜一起构成上述栅极绝缘膜、且形成上述另一方中的栅极绝缘膜；
在上述数据写入用场效应晶体管的上述栅极绝缘膜上以及上述数据读出用场效应晶体管的上述栅极绝缘膜上分别形成浮栅的工序；以及
形成在从上述半导体基板的厚度方向观察时中间夹着上述数据写入用场效应晶体管的上述浮栅的位置处构成源极区域以及漏极区域的扩散层、以及在从上述半导体基板的厚度方向观察时中间夹着上述数据读出用场效应晶体管的上述浮栅的位置处构成源极区域以及漏极区域的扩散层的工序。
根据本公开，提供具备非易失性存储器的半导体装置以及其制造方法，该非易失性存储器具备数据写入用的场效应晶体管和数据读出用场效应晶体管，并能够发挥适合各场效应晶体管的特性。
附图说明
图1是表示本公开的实施方式所涉及的半导体装置的非易失性存储单元的一个例子的概要结构图。
图2是表示图1的A－A剖面中的数据写入用场效应晶体管以及数据读出用场效应晶体管的一个例子的概要结构图。
图3是表示本公开的实施方式所涉及的半导体装置的制造方法的一个例子的概要剖视图。
图4是表示本公开的实施方式所涉及的半导体装置的制造方法的一个例子的概要剖视图。
图5是表示本公开的实施方式所涉及的半导体装置的制造方法的一个例子的概要剖视图。
图6是表示本公开的实施方式所涉及的半导体装置的制造方法的一个例子的概要剖视图。
图7是表示本公开的实施方式所涉及的半导体装置的制造方法的一个例子的概要剖视图。
图8是表示本公开的实施方式所涉及的半导体装置的制造方法的一个例子的概要剖视图。
图9是表示本公开的实施方式所涉及的半导体装置的制造方法的一个例子的概要剖视图。
图10是表示本公开的实施方式所涉及的半导体装置的制造方法的一个例子的概要剖视图。
图11是表示本公开的实施方式所涉及的半导体装置的制造方法的一个例子的概要剖视图。
图12是表示本公开的实施方式所涉及的半导体装置的制造方法的一个例子的概要剖视图。
图13是表示本公开的实施方式所涉及的半导体装置的制造方法的一个例子的概要剖视图。
附图标记的说明
10…硅基板；12…氧化硅膜；14…氮化硅膜；15…沟道；16…预氧化膜；18…抗蚀掩模；50…非易失性存储单元；100…数据读出用场效应晶体管；102…第一栅极绝缘膜(第一绝缘膜)；104…第二栅极绝缘膜(第二绝缘膜)；106…浮栅；108…合金层；110…氮化硅膜；112…侧壁；120…氮化硅膜；200…数据写入用场效应晶体管；204…第二栅极绝缘膜(第二绝缘膜)；206…浮栅；212…侧壁；208…合金层；212…绝缘膜；220…氮化硅膜；302…p阱；306…p阱；308…元件分离膜；310A、310B、310C…扩散层；312A、312B、312C…合金层；320…层间绝缘膜；322…接点
具体实施方式
以下，参照附图，对本公开的实施方式(本实施方式)进行说明。另外，在各附图中，对实际相同或者等价的构成要素或者部分标注相同的参照附图标记。另外，在本说明书中，“工序”这个词不仅是独立的工序，如果即使在不能够与其它工序清楚地区分的情况下也实现工序的期待的目的，则包含在本术语中。
作为评价非易失性存储单元的性能的特性，由于浮动门的电荷随时间变化，所以存在直到存储的数据丢失为止所需的时间，即，数据保持特性。
在以往的MTP非易失性存储单元中的数据写入用的场效应晶体管以及数据读出用的场效应晶体管中，通常考虑到数据保持特性，一般以4nm～10nm的膜厚通过热氧化来形成数据写入用的场效应晶体管的栅极氧化膜。
在这样制造具备数据写入用场效应晶体管和数据读出用场效应晶体管的非易失性存储单元的情况下，以与数据写入用场效应晶体管相同的工序形成与数据写入用场效应晶体管相邻的数据读出用场效应晶体管，以与数据写入用场效应晶体管的栅极氧化膜相同的厚度形成数据读出用场效应晶体管的栅极氧化膜。
在数据读出用场效应晶体管的栅极氧化膜的厚度也是4nm～10nm的情况下，为了使数据读出用场效应晶体管的沟道充分地导通而需要2～3V左右的栅极电压。然而，例如作为用作在服装、商品流通中所使用的RF标签的替代的非易失性存储单元的电压，1.0V～1.5V左右是上限，无法充分获得存储单元处于导通状态下的驱动电流值。
因此，本发明人反复研究的结果，发现了在具备数据写入用场效应晶体管和数据读出用场效应晶体管的非易失性存储单元中，如果设为适合各晶体管所要求的功能、环境等的栅极绝缘膜的厚度，则能够设为适合各晶体管的阈值电压，达到本公开所涉及的非易失性存储单元以及其制造方法的完成。
本实施方式所涉及的半导体装置具备半导体基板、和配置在半导体基板上的非易失性存储单元，非易失性存储单元包括数据写入用场效应晶体管、以及与数据写入用场效应晶体管相邻的数据读出用场效应晶体管。数据写入用场效应晶体管以及数据读出用场效应晶体管分别具有形成在半导体基板上的栅极绝缘膜、形成在栅极绝缘膜上的浮栅、以及在从半导体基板的厚度方向观察时中间夹着浮栅的位置处构成源极区域以及漏极区域的扩散层，数据读出用场效应晶体管的栅极绝缘膜的厚度与数据写入用场效应晶体管的栅极绝缘膜的厚度不同。
图1示意性地本公开的实施方式(本实施方式)所涉及的半导体装置中的非易失性存储单元的结构的一个例子。图1所示的非易失性存储单元50包括数据写入用场效应晶体管100、以及与数据写入用场效应晶体管100相邻的数据读出用场效应晶体管200。此外，在图1所示的非易失性存储单元中，18为激活区域(读出晶体管)，20为接点，22为侧壁，24、34为n型阱区域，32、36为激活区域(数据写入部)，38为浮栅，40为激活区域(基板电位)。
图2示意性地示出在图1的A－A剖面中由虚线B围起的区域中所包括的数据写入用场效应晶体管100以及附于数据写入用场效应晶体管100的数据读出用场效应晶体管200。
数据写入用场效应晶体管100具备形成在硅基板的表层部中的p阱302上的SiO2等栅极绝缘膜102、104、和形成在栅极绝缘膜102、104上的浮栅106。另外，在p阱302的表层部的、中间夹着浮栅106的位置处具有构成源极-漏极的n型扩散层310A、310B。浮栅106的侧面被由SiO2等绝缘体构成的侧壁112覆盖。在浮栅106的表面以及n型扩散层310A、310B的表面设置有例如由钴硅化物等硅和金属的化合物构成的合金层108、312A、312B。
另一方面，数据读出用场效应晶体管200设置在硅基板10上数据写入用场效应晶体管100的附近。数据读出用场效应晶体管200在p阱302的表面具有由SiO2等构成的栅极绝缘膜204、在栅极绝缘膜204上由多晶硅构成的浮栅206、在p阱302的表层部中中间夹着浮栅206的位置处构成源极-漏极的n型扩散层310B、310C。此外，对于n型扩散层312B，与数据写入用场效应晶体管100共享。
而且，数据读出用场效应晶体管200的栅极绝缘膜204的厚度小于数据写入用场效应晶体管100的栅极绝缘膜102、104的厚度。
另外，数据读出用场效应晶体管200的浮栅206与数据写入用场效应晶体管100的浮栅106电分离。浮栅206的侧面被由SiO2等绝缘体构成的侧壁212覆盖。在浮栅206的表面以及n型扩散层312B、312C的表面设置有例如由钴硅化物等硅和金属的化合物构成的合金层208、312B、312C。
数据写入用场效应晶体管100以及数据读出用场效应晶体管200的外周部整体被主要含有Si3N4而构成的厚度20nm～40nm左右的氮化硅膜110覆盖。
以下，示出本实施方式所涉及的半导体装置的制造方法的一个例子，并且具体地对本实施方式所涉及的半导体装置的非易失性存储单元的主要的结构进行说明。
本公开所涉及的半导体装置的制造方法没有特别限定，但通过包括以下的工序的方法能够适合制造，即，第一绝缘膜形成工序，在形成半导体基板的数据写入用场效应晶体管以及数据读出用场效应晶体管的区域中形成第一绝缘膜，该第一绝缘膜用于构成数据读出用场效应晶体管以及数据写入用场效应晶体管的一方中的栅极绝缘膜的厚度方向的一部分；第一绝缘膜一部分除去工序，除去第一绝缘膜中形成数据读出用场效应晶体管以及数据写入用场效应晶体管的另一方的区域中的第一绝缘膜；第二绝缘膜形成工序，在形成数据写入用场效应晶体管以及数据读出用场效应晶体管的区域中形成第二绝缘膜，该第二绝缘膜与一方中的第一绝缘膜一起构成栅极绝缘膜、且构成另一方中的栅极绝缘膜；在数据写入用场效应晶体管的栅极绝缘膜上以及数据读出用场效应晶体管的栅极绝缘膜上分别形成浮栅的工序；以及形成在从半导体基板的厚度方向观察时中间夹着数据写入用场效应晶体管的浮栅的位置处构成源极区域以及漏极区域的扩散层、以及在中间夹着数据读出用场效应晶体管的浮栅的位置处构成源极区域以及漏极区域的扩散层的工序。
图3～图13示出形成本实施方式所涉及的半导体装置的非易失性存储单元中的数据写入用场效应晶体管以及数据读出用场效应晶体管的工序的一个例子。此外，在本公开中所使用的半导体基板可以是p型，也可以是n型，但从制造容易性的观点来看，优选为p型的半导体基板。在本实施方式中，对使用p型的硅基板的情况进行说明。
(沟道的形成)
在硅基板10的一个面上依次通过热氧化法形成氧化硅膜(SiO2)12、以及通过CVD法形成氮化硅膜(Si3N4)14。
接下来，在氮化硅膜14上通过光刻以及蚀刻除去形成数据写入用场效应晶体管100以及数据读出用场效应晶体管200的区域(在本公开中，有时称为“晶体管形成区域”。)以外的氧化硅膜12、氮化硅膜14。
接下来，将氧化硅膜12、氮化硅膜14作为掩模并进行蚀刻，在硅基板10的一部分形成槽(沟道)15(图3)。
(元件分离膜的形成)
接下来，通过HDPCVD法(High Density Plasm Chemical Vapor Deposition：高密度等离子体化学气相沉积)形成埋入在沟道15内的氧化硅膜(埋入氧化膜)。
接下来，通过CMP法(Chemical Mechanical Polishing)对表面进行平坦化，并例如通过干式蚀刻除去作为用于沟道形成的掩模而形成的氧化硅膜12、氮化硅膜14。由此，形成在形成于硅基板10的沟道15内埋入氧化硅膜的元件分离膜308。
并且，进行预氧化，在硅基板10上以及元件分离膜308上形成氧化硅膜(预氧化膜)16(图4)。
(阱的形成)
接下来，通过离子注入法例如将硼注入到在硅基板10内的规定的深度来形成具有p型的导电型的p阱306。进一步在硅基板10的表层部注入砷或者磷。由此，形成用于Vt(阈值)调整的具有p型的导电型的p阱302(图5)。
(第一栅极绝缘膜的形成)
接下来，除去预氧化膜16后，在晶体管形成区域形成第一栅极绝缘膜(第一绝缘膜)102(图6)。
作为第一栅极绝缘膜，优选氧化膜或者氮氧化膜。在本实施方式中，作为第一栅极绝缘膜102，例如通过CVD法或者热氧化来形成一体地覆盖p阱302以及元件分离膜308的表面的氧化硅膜102。
在本实施方式中，在形成数据写入用场效应晶体管100的区域W中，通过层叠第一栅极绝缘膜102和后述的第二栅极绝缘膜104来构成数据写入用场效应晶体管100的栅极绝缘膜。另一方面，在形成数据读出用场效应晶体管200的区域R中，除去第一栅极绝缘膜102，第二栅极绝缘膜104构成形成数据读出用场效应晶体管200的区域R的栅极绝缘膜。
从满足保持特性的观点来看，优选本实施方式中的数据写入用场效应晶体管100的栅极绝缘膜102、104的厚度为4nm～10nm，从低电压化的观点来看，优选数据读出用场效应晶体管200的栅极绝缘膜204的厚度为2nm～4nm。另外，优选第一栅极绝缘膜102以从数据写入用场效应晶体管100所要求的栅极绝缘膜的厚度减去第二栅极绝缘膜104、204的厚度而得的厚度形成。由于优选数据写入用场效应晶体管100的栅极绝缘膜102、104的厚度为数据读出用场效应晶体管200的栅极绝缘膜204的厚度的2倍以上，所以优选第一栅极绝缘膜102以大于第二栅极绝缘膜104、204的厚度形成，具体而言，优选以2nm～6nm的厚度形成。
(第一栅极绝缘膜的一部分除去)
除去形成有第一栅极绝缘膜102的区域中形成数据写入用场效应晶体管100的区域W以及形成数据读出用场效应晶体管200的区域R的一个区域中的第一栅极绝缘膜102。在本实施方式中，除去形成数据读出用场效应晶体管200的区域R中的第一栅极绝缘膜102。
第一栅极绝缘膜102中的、利用光刻通过抗蚀掩模18仅覆盖形成数据写入用的场效应晶体管的区域。而且，通过干式蚀刻或者湿式蚀刻除去形成数据读出用的场效应晶体管的区域R中的未被抗蚀掩模18覆盖的第一栅极绝缘膜102(图7)。
(第二栅极绝缘膜形成工序)
接下来，除去抗蚀掩模18，在形成数据写入用场效应晶体管100的区域W以及形成数据读出用场效应晶体管200的区域R中形成第二栅极绝缘膜(第二绝缘膜)104、204(图8)。
如前述那样，在本实施方式中，在形成数据写入用场效应晶体管100的区域W中，第一栅极绝缘膜102和第二栅极绝缘膜104成为一体并构成数据写入用场效应晶体管100的栅极绝缘膜，在形成数据读出用场效应晶体管200的区域R中，第二栅极绝缘膜204构成数据读出用场效应晶体管200的栅极绝缘膜。
在以2nm～6nm的厚度形成第一栅极绝缘膜102的情况下，从数据写入用场效应晶体管100的保持特性、和数据读出用场效应晶体管200的低电压化的观点来看，优选第二栅极绝缘膜204以2nm～4nm的厚度形成。由此，数据写入用场效应晶体管100的栅极绝缘膜具有层叠第一栅极绝缘膜102和第二栅极绝缘膜104而得的4nm～10nm的厚度，数据读出用场效应晶体管200的栅极绝缘膜具有第二栅极绝缘膜204的2nm～4nm的厚度。
此外，第二栅极绝缘膜104、204与第一栅极绝缘膜102同样地，优选为氧化膜或者氮氧化膜，例如可以通过CVD法或者热氧化来形成。此外，例如，也可以形成氧化膜，作为第一栅极绝缘膜102，形成介电常数高于氧化物的氮氧化膜作为第二栅极绝缘膜。
(浮栅的形成)
接下来，在形成数据写入用场效应晶体管100的区域W以及形成数据读出用场效应晶体管200的区域R各自的第二栅极绝缘膜104、204上形成浮栅106、206。
例如，通过CVD法在第二栅极绝缘膜104、204的表面形成多晶硅膜。接着，通过离子注入法在多晶硅膜的整个面注入磷或者砷。由此，对整个多晶硅膜赋予n型的导电性。
接下来，使用光刻以及蚀刻，对多晶硅膜进行图案化。由此，形成数据写入用场效应晶体管100的浮栅(浮动门)106以及数据读出用场效应晶体管200的浮栅(浮动门)206(图9)。
(侧壁的形成)
接下来，通过CVD法，以覆盖数据写入用场效应晶体管100的浮栅106以及数据读出用场效应晶体管200的浮栅206的上表面以及侧面的方式形成SiN膜后，将SiO2等绝缘膜形成在硅基板10上。
接着，对上述的绝缘膜进行蚀刻。由此，形成覆盖数据写入用场效应晶体管100的浮栅106的侧面的侧壁112以及覆盖数据读出用场效应晶体管200的浮栅206的侧面的侧壁212(图10)。
(扩散层的形成)
接下来，在形成数据写入用场效应晶体管100的区域W以及形成数据读出用场效应晶体管200的区域R的各个中，在从硅基板10内的硅基板10的厚度方向观察时中间夹着浮栅106、206的位置出分别形成构成源极区域以及漏极区域的扩散层310A、301B、310C。
例如，在形成数据写入用场效应晶体管100的区域W以及形成数据读出用场效应晶体管200的区域R的各个中，通过离子注入法在从硅基板10内的硅基板10的厚度方向观察时中间夹着浮栅106、206的位置处的p阱302的表面注入砷或者磷。由此，在p阱302的表层部的、中间夹着各浮栅106、206的位置处分别形成构成源极-漏极的n型扩散层310A、310B、310C(图11)。
(氧化膜的除去/Co硅化物层的形成)
接下来，在形成数据写入用场效应晶体管100的区域W以及形成数据读出用场效应晶体管200的区域R中除去露出的氧化膜(栅极绝缘膜102、104、204)，使用自对准硅化工序，在数据写入用场效应晶体管100以及数据读出用场效应晶体管200的n型扩散层310A、310B、310C的表面以及浮栅106、206的表面形成合金层312A、312B、312C、108、208(图12)。
例如，通过溅射法以覆盖数据写入用场效应晶体管100以及数据读出用场效应晶体管200的表面整体的方式在硅基板10上形成钴膜。
接着，通过热处理在硅和钴膜接触的部分，即，n型扩散层310A、310B、310C的表面以及浮栅106、206的表面形成主要含有硅化钴(CoSi)的硅化钴层。
接着，通过药液处理来除去数据写入用场效应晶体管100以及数据读出用场效应晶体管200以外的区域(元件分离区域)中的钴膜。
接着，通过进一步的热处理使硅化钴(CoSi)相转变为二硅化钴(CoSi2)。
由此，在n型扩散层310A、310B、310C以及浮栅106、206的表面分别形成主要含有二硅化钴(CoSi2)的合金层312A、312B、312C、108、208。此外，通过加热时间为短时间的RTA(Rapid Thermal Anneal：快速热退火)来进行各热处理。
(层间绝缘膜的形成/接点的形成)
之后，形成覆盖数据写入用场效应晶体管100以及数据读出用场效应晶体管200的层间绝缘膜(中间层)320。
并且，在层间绝缘膜320内形成与数据写入用场效应晶体管100或者数据读出用场效应晶体管200连接的接点322。
经过在层间绝缘膜320上形成经由接点322与数据写入用场效应晶体管100或者数据读出用场效应晶体管200连接的布线的工序等，完成非易失性存储单元(图13)。
通过经过这样的过程工序，例如以满足保持特性的4nm～10nm形成数据写入用的场效应晶体管100的栅极绝缘膜102、104，并且数据读出用的场效应晶体管200的栅极绝缘膜204能够薄膜化为2nm～4nm。通过形成具有这样的构造的非易失性存储单元，从而可实现数据读出用的场效应晶体管的栅极电压低电压化，而不会损害数据写入用的场效应晶体管的保持特性。
以上，对本公开所涉及的半导体装置以及其制造方法进行了说明，但本公开所涉及的半导体装置以及其制造方法并不限于上述说明。
例如，本公开中的非易失性存储器的结构并不限于图1、图2、图13所示的结构，如果是具备具有数据写入用场效应晶体管以及数据读出用场效应晶体管的非易失性存储单元的半导体装置，则能够应用本公开。
另外，在上述实施方式中，对数据写入用场效应晶体管的栅极绝缘膜的厚度大于数据读出用场效应晶体管的栅极绝缘膜的厚度的情况进行了说明，但在数据读出用场效应晶体管要求高电压的施加的情况下等，也可以使数据读出用场效应晶体管的栅极绝缘膜的厚度大于数据写入用场效应晶体管的栅极绝缘膜的厚度。即，根据各场效应晶体管要求的特性(特别是阈值电压)而设定为栅极绝缘膜的厚度即可。
另外，没有对本公开所涉及的半导体装置的用途进行限定，只要是被要求数据的改写的导体装置，则没有限制，能够应用。

Claims (8)

1.一种半导体装置，具备：
半导体基板；以及
非易失性存储单元，被配置在上述半导体基板上，
上述非易失性存储单元包括：数据写入用场效应晶体管、以及与上述数据写入用场效应晶体管相邻的数据读出用场效应晶体管，
上述数据写入用场效应晶体管以及上述数据读出用场效应晶体管分别具有：形成在上述半导体基板上的栅极绝缘膜、形成在上述栅极绝缘膜上的浮栅、以及在从上述半导体基板的厚度方向观察时中间夹着上述浮栅的位置处构成源极区域以及漏极区域的扩散层，
上述数据读出用场效应晶体管的上述栅极绝缘膜的厚度与上述数据写入用场效应晶体管的上述栅极绝缘膜的厚度不同。
2.根据权利要求1所述的半导体装置，其中，
上述数据读出用场效应晶体管的上述栅极绝缘膜的厚度小于上述数据写入用场效应晶体管的上述栅极绝缘膜的厚度。
3.根据权利要求1或者权利要求2所述的半导体装置，其中，
上述栅极绝缘膜是氧化膜或者氮氧化膜。
4.根据权利要求1～权利要求3中的任意一项所述的半导体装置，其中，
上述数据写入用场效应晶体管的上述栅极绝缘膜的厚度是4nm～10nm，上述数据读出用场效应晶体管的上述栅极绝缘膜的厚度是2nm～4nm。
5.一种半导体装置的制造方法，是具备非易失性存储单元的半导体装置的制造方法，上述非易失性存储单元包括：数据写入用场效应晶体管、以及与上述数据写入用场效应晶体管相邻的数据读出用场效应晶体管，上述半导体装置的制造方法包括：
第一绝缘膜形成工序，在形成半导体基板的上述数据写入用场效应晶体管以及上述数据读出用场效应晶体管的区域中形成第一绝缘膜，上述第一绝缘膜用于构成上述数据读出用场效应晶体管以及上述数据写入用场效应晶体管的一方中的栅极绝缘膜的厚度方向的一部分；
第一绝缘膜一部分除去工序，除去上述第一绝缘膜中的、形成上述数据读出用场效应晶体管以及上述数据写入用场效应晶体管的另一方的区域中的上述第一绝缘膜；
第二绝缘膜形成工序，在形成上述数据写入用场效应晶体管以及上述数据读出用场效应晶体管的区域中形成第二绝缘膜，上述第二绝缘膜与上述一方中的上述第一绝缘膜一起构成上述栅极绝缘膜、且形成上述另一方中的栅极绝缘膜；
在上述数据写入用场效应晶体管的上述栅极绝缘膜上以及上述数据读出用场效应晶体管的上述栅极绝缘膜上分别形成浮栅的工序；以及
形成在从上述半导体基板的厚度方向观察时中间夹着上述数据写入用场效应晶体管的上述浮栅的位置处形成构成源极区域以及漏极区域的扩散层、以及在从上述半导体基板的厚度方向观察时中间夹着上述数据读出用场效应晶体管的上述浮栅的位置处构成源极区域以及漏极区域的扩散层的工序。
6.根据权利要求5所述的半导体装置的制造方法，其中，
在上述第一绝缘膜一部分除去工序中，除去上述第一绝缘膜的上述区域是形成上述数据读出用场效应晶体管的区域。
7.根据权利要求5或者权利要求6所述的半导体装置的制造方法，其中，
在上述第一绝缘膜形成工序中形成的上述第一绝缘膜的厚度大于在上述第二绝缘膜形成工序中所形成的上述第二绝缘膜的厚度。
8.根据权利要求5～权利要求7中的任意一项所述的半导体装置的制造方法，其中，
形成氧化膜或者氮氧化膜作为上述第一绝缘膜以及上述第二绝缘膜。
CN202010201050.1A 2019-03-29 2020-03-20 半导体装置以及半导体装置的制造方法 Pending CN111755448A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-069319 2019-03-29
JP2019069319A JP7303006B2 (ja) 2019-03-29 2019-03-29 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN111755448A true CN111755448A (zh) 2020-10-09

Family

ID=72604798

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010201050.1A Pending CN111755448A (zh) 2019-03-29 2020-03-20 半导体装置以及半导体装置的制造方法

Country Status (3)

Country Link
US (1) US11031408B2 (zh)
JP (1) JP7303006B2 (zh)
CN (1) CN111755448A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1434374A (zh) * 2002-01-25 2003-08-06 株式会社日立制作所 半导体装置
US20030198086A1 (en) * 2002-04-18 2003-10-23 Shoji Shukuri Semiconductor integrated circuit device and a method of manufacturing the same
JP2005005516A (ja) * 2003-06-12 2005-01-06 Renesas Technology Corp 半導体装置およびその製造方法
JP2007110073A (ja) * 2005-09-13 2007-04-26 Renesas Technology Corp 半導体装置
JP2007208297A (ja) * 2007-05-09 2007-08-16 Renesas Technology Corp 半導体集積回路装置及びその製造方法
CN101252134A (zh) * 2007-02-22 2008-08-27 株式会社半导体能源研究所 半导体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03206661A (ja) * 1990-01-09 1991-09-10 Fujitsu Ltd 半導体装置
JP3749101B2 (ja) * 2000-09-14 2006-02-22 株式会社ルネサステクノロジ 半導体装置
KR100585097B1 (ko) * 2003-07-01 2006-05-30 삼성전자주식회사 이이피롬 소자 및 그 제조방법
JP2005175411A (ja) * 2003-12-12 2005-06-30 Genusion:Kk 半導体装置、及びその製造方法
JP2006196758A (ja) 2005-01-14 2006-07-27 Renesas Technology Corp 半導体装置
US10522693B2 (en) * 2015-01-16 2019-12-31 Semiconductor Energy Laboratory Co., Ltd. Memory device and electronic device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1434374A (zh) * 2002-01-25 2003-08-06 株式会社日立制作所 半导体装置
US20030198086A1 (en) * 2002-04-18 2003-10-23 Shoji Shukuri Semiconductor integrated circuit device and a method of manufacturing the same
JP2005005516A (ja) * 2003-06-12 2005-01-06 Renesas Technology Corp 半導体装置およびその製造方法
JP2007110073A (ja) * 2005-09-13 2007-04-26 Renesas Technology Corp 半導体装置
CN101252134A (zh) * 2007-02-22 2008-08-27 株式会社半导体能源研究所 半导体装置
JP2007208297A (ja) * 2007-05-09 2007-08-16 Renesas Technology Corp 半導体集積回路装置及びその製造方法

Also Published As

Publication number Publication date
US11031408B2 (en) 2021-06-08
JP7303006B2 (ja) 2023-07-04
JP2020167356A (ja) 2020-10-08
US20200312860A1 (en) 2020-10-01

Similar Documents

Publication Publication Date Title
US9443991B2 (en) Semiconductor device and method of manufacturing the same
US7250654B2 (en) Non-volatile memory device
TWI284985B (en) Manufacturing method of semiconductor device and semiconductor device
US9905429B2 (en) Semiconductor device and a manufacturing method thereof
TW201104846A (en) Methods, devices, and systems relating to a memory cell having a floating body
TW201013902A (en) Semiconductor device and a method of manufacturing the same
US8778760B2 (en) Method of manufacturing flash memory cell
US9324726B2 (en) Method for manufacturing a semiconductor device
US6737322B2 (en) Method for manufacturing semiconductor device
US9224873B2 (en) Method of fabricating a charge trap NAND flash memory device
CN108933144B (zh) 半导体器件和用于半导体器件的制造方法
KR20190067163A (ko) 반도체 기억 소자, 반도체 기억 장치 및 반도체 시스템
CN1979866B (zh) 存储装置
JP5132120B2 (ja) ゲイン・セル、及びそれを製造し、用いる方法
US8390075B2 (en) Semiconductor memory devices and methods of fabricating the same
US8207560B2 (en) Nonvolatile semiconductor memory device and method of fabricating the same
CN110476248B (zh) 半导体存储元件、半导体存储装置、半导体系统和控制方法
JP5014591B2 (ja) 半導体装置及びその製造方法
US6916701B2 (en) Method for fabricating a silicide layer of flat cell memory
US7696561B2 (en) Non-volatile memory device, method of manufacturing the same and method of operating the same
CN111755448A (zh) 半导体装置以及半导体装置的制造方法
US7585746B2 (en) Process integration scheme of SONOS technology
JP4394177B2 (ja) 半導体装置及びその製造方法
KR100593597B1 (ko) 비휘발성 메모리 소자의 제조 방법
KR100604532B1 (ko) 비휘발성 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination