KR20090055607A

KR20090055607A - 질화 갈륨계 화합물 반도체 발광 소자 및 그 제조 방법

Info

Publication number: KR20090055607A
Application number: KR1020097006345A
Authority: KR
Inventors: 히사유키 미키
Original assignee: 쇼와 덴코 가부시키가이샤
Priority date: 2006-12-20
Filing date: 2007-12-20
Publication date: 2009-06-02
Also published as: JP2008177514A; CN101573804B; CN101573804A; JP5072397B2; TWI357670B; KR101025500B1; TW200834999A; US20100059760A1

Abstract

본 발명의 목적은 발광 출력이 높고, 또한 구동 전압이 낮은 질화 갈륨계 화합물 반도체 발광 소자를 제공하는 것이다. 본 발명의 질화 갈륨계 화합물 반도체 발광 소자는 기판 상에 질화 갈륨계 화합물 반도체로 이루어지는 n형 반도체층, 발광층 및 p형 반도체층을 이 순서로 갖고, 상기 n형 반도체층 및 상기 p형 반도체층에 부극 및 정극이 각각 형성되고, 상기 정극이 도전성과 투광성을 갖는 산화물 재료로 이루어지는 발광 소자에 있어서, 상기 p형 반도체층과 상기 정극 사이에 Ga-O 결합 및/또는 N-O 결합을 갖는 화합물을 포함하는 층이 존재하는 것을 특징으로 하는 질화 갈륨계 화합물 반도체 발광 소자이다.

갈륨계 화합물 반도체 발광 소자, n형 반도체층, 발광층, p형 반도체층

Description

질화 갈륨계 화합물 반도체 발광 소자 및 그 제조 방법{GALLIUM NITRIDE COMPOUND SEMICONDUCTOR LIGHT-EMITTING DEVICE AND METHOD FOR MANUFACTURING THE SAME}

본 발명은 질화 갈륨계 화합물 반도체 발광 소자 및 그 제조 방법에 관한 것이고, 특히 발광 출력이 높고, 또한 구동 전압이 낮은 질화 갈륨계 화합물 반도체 발광 소자 및 그 제조 방법에 관한 것이다.

질화 갈륨계 화합물 반도체 발광 소자는 발광층을 사이에 두는 형태로 n형 반도체층과 p형 반도체층을 배치하고, 각각에 접촉하는 형태로 형성된 부극 및 정극으로부터 전류를 주입함으로써 발광을 얻고 있다.

부극은 에칭 등의 방법에 의해 상방으로부터 에칭되어 노출된 n형 반도체층 상에 1층 이상의 금속 박막을 적층시켜서 형성한다. 정극은 p형 반도체층 상 전체에 형성된 도전막과 그 일부의 영역 상에 형성된 금속 다층막(본딩 패드)으로 구성된다. 도전막을 형성하는 것은 금속 다층막으로부터의 전류를 p형 반도체층 전체에 널리 퍼지게 하기 위해서이다. 이것은 질화 갈륨계 화합물 반도체 재료의 특질로서, 재료의 막 내 횡방향으로의 전류 확산이 작은 것이 관계되어 있다. 즉, 도전막이 없을 경우, 금속 다층막 바로 아래의 p형 반도체층 영역 밖에만 전류가 주입되 지 않고, 발광층으로의 전류 공급에 불균일이 생긴다. 그래서, 발광층으로부터의 광은 부극인 금속 박막 극에 차폐되어 버려 외부로 꺼낼 수 없게 되어버린다. 그 때문에, 금속 다층막으로부터의 전류를 p형 반도체층 전체에 널리 퍼지게 하기 위한 전류 확산층으로서 도전막을 사용하는 것은 이러한 이유에 의한다. 또한, 이 도전막은 발광을 외부로 꺼내기 위해서 광투과성을 구비하고 있을 필요가 있다. 이러한 것으로부터 질화 갈륨계 화합물 반도체 발광 소자에 사용되는 도전막은 투명 도전막이 일반적으로 사용되고 있다.

종래는, 정극 도전막의 구성으로서 Ni나 Co의 산화물과 p형 반도체층에 접촉하는 콘택트 메탈로서의 Au를 조합시킨 구성이 취해져 있었다(예를 들면, 일본 특허 제2803742호 공보 참조). 최근에는 금속 산화물로서, 보다 도전성이 높은 산화물, 예를 들면 ITO막 등을 이용해서 콘택트 메탈을 박막화한 상태, 또는 콘택트 메탈을 개재시키지 않는 상태로 광투과성을 향상시킨 구성이 채용되어 있다(예를 들면, 일본 실용신안 공개 평6-38265호 공보 참조).

ITO막 등의 도전성 투명 재료로 이루어지는 층은 Ni 또는 Co의 산화물층에 비해서 광투과성이 우수하기 때문에 광의 추출을 훼손하지 않고, 그 막 두께를 비교적 두껍게 하는 것이 가능하다. Ni 또는 Co의 산화물층에서는 막 두께 10~50㎚의 범위에서 사용되고 있는 것에 대해 ITO막 등의 도전성 투명막에서는 200~500㎚의 층 두께가 이용된다.

질화 갈륨계 화합물 반도체 발광 소자의 정극 도전막으로서 ITO막 등의 도전성 투명막을 사용하는 이점은 종래의 정극 도전막에 비해서 높은 광투과율을 갖기 때문에 동일 주입 전류에 대하여 발광 출력이 높아지는 것에 있다. 그러나, 도전성의 막이지만, p형 반도체층과의 접촉 저항이 종래의 정극 도전막과 비교해서 커지게 되고, 사용시의 구동 전압이 높아진다고 하는 부작용이 생기는 것이 문제이었다.

이것에 대하여, p형 반도체층과 투광성의 도전막 사이에 중간층을 제공하는 기술이 공개되어 있다.

예를 들면, 미국 특허 제6078064호 명세서에 공개된 수법에 의하면, 소자 구조의 최표면에 해당하는 p형 반도체층 상에 Mg을 증가시킨 p⁺ 층을 형성한다. 또한, 문헌(K-M Chang et al., Solid-State Electronics 49(2005), 1381) 등과 같이, p형 In_0.1Ga_0.9N층을 형성할 경우도 있다.

그러나, 본원 발명자가 예의 실험을 거듭한 결과, 이 중간층은 양호한 결정을 성장시키는 것이 곤란한 극단적인 조건을 이용할 필요로 있고, 산업상의 이용에는 적합하지 않았다. 예를 들면, 웨이퍼의 최종 단계에서 p⁺ 층을 형성하는 것은 노 내에 Mg를 잔류시키게 되고, 그 다음 에피택셜 성장에 영향을 주었다. 또한, p형 In_0.1Ga_0.9N층을 최후에 성막할 경우도, In_0.1Ga_0.9N층을 성막할 수 있도록 한 저온에서의 성장에서는 Mg가 결정에 혼합되기 어렵기 때문에 대량인 Mg 원료를 노 내에 유통시킬 필요가 있었다. 이것이 전술한 p⁺ 층을 형성할 경우와 동일한 영향을 초래했다.

또한, Ga₂O₃를 p형 질화 갈륨계 화합물 반도체의 전극으로서 이용하는 기술도 공개되어 있다(예를 들면, 일본 특허 공개 2006-261358호 공보 참조). 그러나, Ga₂O₃는 ITO 등에 비교하면 도전성이 낮고, 이것만으로부터 투명 전극을 구성하면 전류의 확대가 충분하지 않고, 구동 전압의 상승이나 발광 영역이 한정되는 것에 의한 발광 출력의 저하 등이 문제가 되었다.

본 발명의 목적은 상술한 문제점을 해결하고, 발광 출력이 높고, 또한 구동 전압이 낮은 질화 갈륨계 화합물 반도체 발광 소자 및 그 제조 방법을 제공하는 것이다.

본 발명자는 도전성 투광성 재료로 이루어지는 전극을 p형 질화 갈륨계 화합물 반도체층에 접촉시킬 경우에, 그 동안 Ga-O 결합 및/또는 N-O 결합을 갖는 화합물을 포함하는 층을 형성함으로써 접촉 저항을 저감시키는 것이 가능하게 되는 것을 찾아내고, 또한 그 때문에 다수의 제조 방법을 찾아내어 본 발명을 완성했다.

즉, 본 발명은 하기의 발명을 제공한다.

(1) 기판 상에 질화 갈륨계 화합물 반도체로 이루어지는 n형 반도체층, 발광층 및 p형 반도체층을 이 순서로 갖고, 상기 n형 반도체층 및 상기 p형 반도체층에 부극 및 정극이 각각 형성되고, 상기 정극이 도전성과 투광성을 갖는 산화물 재료로 이루어지는 발광 소자에 있어서, 상기 p형 반도체층과 상기 정극 사이에 Ga-O 결합 및/또는 N-O 결합을 갖는 화합물을 포함하는 층이 존재하는 것을 특징으로 하는 질화 갈륨계 화합물 반도체 발광 소자.

(2) 산화물 재료가 ITO, IZO, AZO 및 ZnO로 이루어지는 군으로부터 선택된 종 이상인 상기 1항에 기재된 질화 갈륨계 화합물 반도체 발광 소자.

(3) 기판 상에 질화 갈륨계 화합물 반도체로 이루어지는 n형 반도체층, 발광층 및 p형 반도체층을 이 순서로 성막하고, 성막된 n형 반도체층 및 p형 반도체층에 각각 부극 및 도전성과 투광성을 갖는 산화물 재료로 이루어지는 정극을 형성해서 질화 갈륨계 화합물 반도체 발광 소자를 제조할 때에, 정극의 형성 공정후에 p형 반도체층의 표면에 Ga-O 결합 및/또는 N-O 결합을 갖는 화합물을 포함하는 층을 생성하는 공정을 포함하는 것을 특징으로 하는 질화 갈륨계 화합물 반도체 발광 소자의 제조 방법.

(4) p형 반도체층의 표면에 Ga-O 결합 및/또는 N-O 결합을 갖는 화합물을 포함하는 층을 생성하는 공정이 300℃이상의 온도에서의 열처리인 상기 3항에 기재된 질화 갈륨계 화합물 반도체 발광 소자의 제조 방법.

(5) 열처리를 산소 함유 분위기하에서 행하는 상기 4항에 기재된 질화 갈륨계 화합물 반도체 발광 소자의 제조 방법.

(6) 기판 상에 질화 갈륨계 화합물 반도체로 이루어지는 n형 반도체층, 발광층 및 p형 반도체층을 이 순서로 성막하고, 성막된 n형 반도체층 및 p형 반도체층에 각각 부극 및 도전성과 투광성을 갖는 산화물 재료로 이루어지는 정극을 형성해서 질화 갈륨계 화합물 반도체 발광 소자를 제조할 때에, p형 반도체층의 성막 공정후 정극의 형성 공정전에 p형 반도체층의 표면에 Ga-O 결합 및/또는 N-O 결합을 갖는 화합물을 포함하는 층을 생성하는 공정을 포함하는 것을 특징으로 하는 질화 갈륨계 화합물 반도체 발광 소자의 제조 방법.

(7) p형 반도체층의 표면에 Ga-O 결합 및/또는 N-O 결합을 갖는 화합물을 포함하는 층을 생성하는 공정이 암모니아를 포함하지 않는 분위기 하에 있어서 700℃이상의 온도로 1분이상 열처리하고, 열처리중 또는 열처리후 산소 함유 분위기 중에 노출하는 것으로 이루어지는 상기 6항에 기재된 질화 갈륨계 화합물 반도체 발광 소자의 제조 방법.

(8) 열처리가 5분이상에 걸쳐 행하여지는 상기 7항에 기재된 질화 갈륨계 화합물 반도체 발광 소자의 제조 방법.

(9) p형 반도체층의 표면에 Ga-O 결합 및/또는 N-O 결합을 갖는 화합물을 포함하는 층을 생성하는 공정이 p형 반도체층 성막 후의 강온 과정으로서, 캐리어 가스가 수소 이외의 가스로 이루어지고, 또한 암모니아가 도입되어 있지 않는 분위기 하에서 강온되고, 그 후 산소 함유 분위기 중에 노출시키는 것으로 이루어지는 상기 6항에 기재된 질화 갈륨계 화합물 반도체 발광 소자의 제조 방법.

(10) 상기 1 또는 2항에 기재된 질화 갈륨계 화합물 반도체 발광 소자로 이루어지는 램프.

(11) 상기 10항에 기재된 램프가 조립되어 있는 전자 기기.

(12) 상기 11항에 기재된 전자 기기가 조립되어 있는 기계 장치.

도전성 투광성 산화물 재료를 정극으로서 p형 질화 갈륨계 화합물 반도체층 상에 오믹 접촉시킬 경우에 있어서, 그것들의 사이에 Ga-O 결합 및/또는 N-O 결합을 갖는 화합물을 포함하는 층을 형성함으로써 노에 오염을 남기는 조건을 강하게 하는 중간층을 형성하지 않고, 양호한 오믹 접촉을 얻을 수 있다.

도 1은 본 발명의 질화 갈륨계 반도체 발광 소자의 단면을 나타낸 모식도이다.

도 2는 실시예1에서 제작된 에피택셜 적층 구조체의 단면 모식도이다.

도 3은 실시예1에서 제작된 질화 갈륨계 반도체 발광 소자의 평면 모식도이다.

도 4는 실시예1에 있어서의 p형 반도체층 성장후의 강온 과정을 설명한 도이다.

도 5는 본 발명의 질화 갈륨계 반도체 발광 소자의 p형 반도체층과 ITO 전극을 형성한 샘플로 측정한 Ga2p_3/2의 하드 X선 여기 전자 방출 스펙트럼이다.

도 6은 본 발명의 질화 갈륨계 반도체 발광 소자의 p형 반도체층과 ITO 전극을 형성한 샘플로 측정한 N1s의 하드 X선 여기 전자 방출 스펙트럼이다.

도 7은 실시예1에서 제작된 에피택셜 적층 구조체의 p형 반도체층측으로부터 측정한 Ga2p_3/2의 하드 X선 여기 전자 방출 스펙트럼이다.

도 8은 실시예1에서 제작된 에피택셜 적층 구조체의 p형 반도체층측으로부터 측정한 N1s의 하드 X선 여기 전자 방출 스펙트럼이다.

도 1은 본 발명에 의한 ITO로 이루어지는 정극을 p형 반도체층 상에 직접 형성한 질화 갈륨계 화합물 반도체 발광 소자의 단면을 나타낸 모식도이다. 본 도에 있어서, 7은 정극이며, ITO로 이루어지는 투광 도전막(7a)와 본딩 패드층(7b)으로 구성되어 있다. 5는 p형 반도체층이며, p형 클래드층(5a) 및 p형 콘택트층(5b)으로 구성된다. 6은 Ga-O 결합 및/또는 N-O 결합을 갖는 화합물을 포함하는 층이다. 1은 기판, 2는 버퍼층, 3은 n형 반도체층, 4은 발광층 그리고 8은 부극이다.

후술의 실시예1에 있어서, 본 발명에 의한 전극 구조를 갖는 샘플을 제작하고, ITO가 형성된 p형 질화 갈륨계 화합물 반도체층의 영역에 대하여 Spring-8에서의 하드 X선 광전자 분광(방사 광 에너지=5948eV)에 의해 분석된 결과가 도 5 및 도 6에 도시되어 있다. 광전자의 탈출 깊이는 약 7㎚이다. 이 분석 방법에 의하면, ITO 및 ITO에 접촉하는 질화 갈륨계 화합물 반도체의 화학 결합 상태의 정보를 얻을 수 있다. 도 5에는 Ga의 2P_3/2의 피크의 분석 결과를 나타내고, 도 6에는 N의 1s의 피크의 분석 결과를 나타냈다.

도 5에 나타낸 스펙트럼의 형상은 이 피크가 2성분의 중합으로 되어 있는 것을 나타내고 있고, 피크 피팅(fitting)의 수법을 이용해서 피크를 분해하면 Ga-N 결합에 유래하는 피크(도 5 중의 피크A)와 Ga-O 결합에 유래하는 피크(도 5 중의 피크B)에 해당하는 것이 판단된다. Ga-N 결합은 p형 질화 갈륨계 화합물 반도체 GaN에 유래하는 것이다. Ga-O 결합은 갈륨 산화물(GaO_x)에 유래하는 것이다. 이것은 ITO와 GaN의 계면에 수 ㎚ 두께의 GaO_x층이 형성되어 있는 것을 나타낸다.

도 6에 나타낸 스펙트럼의 형상도 마찬가지로 2개의 성분이 겹쳐지며, 피팅에 의해 Ga-N 결합에 유래하는 성분(도 6 중의 피크A)과 N-O 결합에 유래하는 성분(도 6 중의 피크C)이 혼재하는 것에 의한 분열인 것이 판단된다. 이 N-O 결합에 유래하는 성분의 막 두께는 GaO_x층의 막 두께와 거의 동일하므로 ITO/GaN 계면에는 Ga-N-O-Ga로 이루어지는 복합 산화물층이 형성되어 있는 것이 판단된다.

이 분석에 의해 후술의 실시예1에서 제작된 발광 소자는 도전성 투광성 산화물인 ITO와 p형 GaN 사이에 갈륨 산화물(GaO_x)을 포함하는 층을 갖는 것이 판단된다. 그 이외에, N-O 결합을 갖는 성분이 존재하고 있다.

요컨대, 본 발명에 있어서의 Ga-O 결합 및/또는 N-O 결합을 갖는 화합물을 포함하는 층은 하드 X선 광전자 분광(방사 광 에너지=5948eV) 분석에 의해 Ga-O 결합에 유래하는 피크 및/또는 N-O 결합에 유래하는 피크가 관찰되는 층을 의미한다. Ga-O 결합을 갖는 화합물로서는 예를 들면 Ga₂O₃ 등의 갈륨 산화물(GaO_x)이 있다. 또한, N-O 결합을 갖는 화합물의 존재를 고려하면, Ga-O 결합 및/또는 N-O 결합을 갖는 화합물로서는 예를 들면 Ga_(2-y)N_yO_(3-3y)(0≤y<1)로 나타내어지는 복합 산화물이 있다. 더욱이, 정극으로서 ITO나 IZO를 이용했을 경우에는 제조 조건에 따라서 Ga_xIn_yN_zO_(3-3z)(x+y=2-z,0≤z<1)로 나타내어지는 복합 산화물이 존재할 가능성도 있다.

Ga-O 결합 및/또는 N-O 결합을 갖는 화합물을 포함하는 층의 두께는 다음과 같은 방법으로 구할 수 있다.

감쇠하면서 매체 중을 진행하는 광의 강도는 I=I₀×Exp(-kl)[I₀:감쇠되기 전의 광의 강도, k:감쇠 계수, l:매체중을 진행하는 거리]로 나타내어진다. 감쇠 계수는 매체에 의해 고유하므로 감쇠하면서 입사되는 광의 강도의 분포와, 그것에 의해 여기되어 감쇠하면서 관측되는 방향으로 출사되는 광의 강도의 분포를 계산할 수 있다. 이 식에 의거하여 존재비를 가정함으로써 관측된 2개의 피크의 강도의 비를 만족하는 결합의 존재비를 시뮬레이션에 의해 구하는 것이 가능하다.

이러한 Ga-O 결합 및/또는 N-O 결합을 갖는 화합물을 포함하는 층의 막 두께는 1㎚이상이고 1OO㎚이하인 것이 바람직하다. 더욱 바람직하게는, 5㎚이상 20㎚이하이다.

Ga-O 결합 및/또는 N-O 결합을 갖는 화합물을 포함하는 층의 조성은 어떻게 할 수 있지만, 50% 이상이 Ga-O 결합 및/또는 N-O 결합을 갖는 화합물이도록 한 질화 갈륨의 결정인 것이 바람직하다.

Ga-O 결합 및/또는 N-O 결합을 갖는 화합물의 존재하는 형태도 자유롭게 선택할 수 있다. 층 형상인 것은 물론 도상이나 스폿 형상이어도 개의치 않는다. 그렇지만, 도전성 투광성 산화물층 및 질화 갈륨계 화합물 반도체층과 접촉하는 면적이 큰 것이 바람직하고, 표면적의 50%이상이 Ga-O 결합 및/또는 N-O 결합을 갖는 화합물인 것이 바람직하다. 또한, 층 형상으로 도전성 투광성 산화물과 질화 갈륨계 화합물 반도체 사이에 존재하는 것이 가장 바람직하다.

도전성 투광성 산화물 전극층과 질화 갈륨계 화합물 반도체로 이루어지는 층의 사이에 Ga-O 결합 및/또는 N-O 결합을 갖는 화합물을 포함하는 층을 형성하기 위한 방법으로서 p형 질화 갈륨계 화합물 반도체를 성막한 후, 별도 갈륨 산화물의 층을 형성하는 방법이 있다. 성막의 수법은 스퍼터링법, 증착법, CVD법 등 일반적인 방법을 조금도 문제없이 이용할 수 있다.

그러나, 별도 성막하는 방법에서는 성막용의 장치를 준비할 필요가 있고, 설비에 걸리는 비용이 증대하는 문제가 있으면 공정이 길어지는 문제가 있다.

한편, Ga-O 결합 및/또는 N-O 결합을 갖는 화합물을 포함하는 층을 제작하기 위한 방법으로서 어닐링을 이용하는 방법이 있다. 도전성 투광성 산화물 전극막을 성막한 후에 어닐링을 실시함으로써 전극막과 p형 반도체층의 반응을 촉진시키고, Ga-O 결합 및/또는 N-O 결합을 갖는 화합물을 포함하는 층을 형성할 수도 있다. 전극막 성막 후의 어닐링의 온도는 300℃이상이면 좋고, 400℃이상이면 더욱 좋고, 600℃이상인 것이 특히 좋다. 어닐링의 시간으로서는 10초로부터 30분 정도가 적당하다. 어닐링 중의 기상의 분위기 가스로서는 산소, 질소, 아르곤 등을 포함할 수 있지만, 진공이라도 개의치 않는다. 산소를 포함하는 것이 바람직하다.

또한, p형 반도체층의 성막 두께, 도전성 투광성 산화물 전극막의 성막 전에 어닐링을 행해도 좋다. 질화 갈륨계 화합물 반도체는 70O℃이상의 온도로 암모니아를 포함하지 않는 분위기에서 어닐링하면, 질소 빠짐을 일으키는 것이 알려져 있다. 질소가 빠져서 갈륨 과잉이 된 표면을 산소를 포함하는 분위기에 노출시킴으로써 표면에 Ga-O 결합 및/또는 N-O 결합을 갖는 화합물을 포함하는 층을 형성할 수 있다. 산소를 포함하는 분위기는 산소 그것이라도 개의치 않고, 별도 산소와 그 이외의 가스를 혼합한 가스를 준비해도 개의치 않지만, 공기로서도 개의치 않는다. 산소에 노출되는 환경으로서는 온도를 적당히 선택할 수 있지만, 실온에서도 개의치 않는다. 어닐링을 산소 함유 분위기로 행해도 좋다.

질화 갈륨을 열처리했을 경우, 열처리 과정의 초기에 있어서는, 결정 중에서 산소가 이탈하고, 그 후 결정의 분해에 의해 질소가 이탈하는 것이 알려져 있다[예를 들면, I. Waki, et al, J. Appl. Phys. 90, 6500-6504.(2001) 참조]. 본 발명의 목적을 위해서는 최표면에 있어서 결정의 분해를 촉진하고, 질소 원소를 이탈시킬 필요가 있다. 따라서, 열처리는 질소가 이탈을 개시하기 위해 어느 정도의 시간의 유지가 필요해진다. 구체적으로는, 1분이상의 유지가 필요하고, 5분이상의 유지이면 여전히 바람직하다.

그러나, 별도 어닐링하는 방법에서는 상기와 같이 장치를 준비할 필요가 있고, 설비에 걸리는 비용이 증대하는 문제가 있으면 공정이 길어지는 문제가 있다.

질화 갈륨계 화합물 반도체를 성막한 후, 온도를 내릴 때의 기상의 분위기 가스를 조정함으로써도 어닐링과 마찬가지의 효과를 얻을 수 있다.

p형의 질화 갈륨계 화합물 반도체는 900℃로부터 1200℃ 등의 고온으로 수소, 질소 등을 캐리어 가스로서 사용하고, 암모니아와 유기 금속을 원료로 해서 성막된다. 성막 종료후, 기상 분위기를 수소를 포함하지 않는 분위기로 하고, 700℃이상의 온도로 암모니아의 공급도 정지함으로써 질화 갈륨계 반도체의 최표면에 갈륨 과잉이 된 표면을 형성할 수 있다. 이 표면을 산소를 포함하는 분위기에 노출시 킴으로써 표면에 Ga-O 결합 및/또는 N-O 결합을 갖는 화합물을 포함하는 층을 형성할 수 있다. 산소를 포함하는 분위기는 산소 그것이라도 개의치 않고, 별도 산소와 그 이외의 가스를 혼합한 가스를 준비해도 개의치 않지만, 공기로서도 개의치 않는다. 산소에 노출되는 환경으로서는 온도를 적당히 선택할 수 있지만, 실온에서도 개의치 않는다. 즉, 실온에서 공기중에 노출되는 것만으로, Ga-O 결합 및/또는 N-O 결합을 갖는 화합물을 포함하는 층을 형성할 수 있다. 이 방법은 가장 저렴하고, 공정도 용장(冗長)이 되지 않으므로 바람직한 방법 중 하나이다.

본원 발명에 있어서, 기판(1)에는 사파이어 단결정(Al₂O₃;A면, C면, M면, R면), 스피넬 단결정(MgAl₂O₄), ZnO 단결정, LiAlO₂ 단결정, LiGaO₂ 단결정, MgO 단결정 또는 Ga₂O₃ 단결정 등의 산화물 단결정 기판, 및 Si 단결정, SiC 단결정, GaAs 단결정, AlN 단결정, GaN 단결정 또는 ZrB₂ 등의 붕화물 단결정 등의 비산화물 단결정 기판으로부터 선택된 공지의 기판 재료를 조금도 제한없이 이용할 수 있다. 또한, 기판의 면방위는 특별히 한정되지 않고, 그 오프 각은 임의로 선택된 것이면 좋다.

버퍼층, n형 반도체층, 발광층 및 p형 반도체층을 구성하는 질화 갈륨계 반도체로서는 일반식 Al_xIn_yGA_l-x-yN(0≤x≤1,0≤y<1,0≤x+y≤1)으로 나타내어지는 각종 조성의 반도체가 공지이다. 본 발명에 있어서의 버퍼층, n형 반도체층, 발광층 및 p형 반도체층을 구성하는 질화 갈륨계 반도체에 있어서도, 일반식 Al_xIn_yGA_l-x-yN(0≤ X≤1,0≤y<1,0≤x+y≤1)으로 나타내어지는 각종 조성의 반도체를 조금도 제한없이 이용할 수 있다.

이 질화 갈륨계 반도체를 성장하는 방법으로서는 유기 금속 화학 기상 성장법(MOCVD법), 분자선 에피택시 성장법(MBE), 하이드라이드 기상 성장법(HVPE) 등이 있다. 바람직하게는 조성 제어가 용이해서 양산성을 구비한 MOCVD법이 적합하지만, 반드시 동법에 한정되는 것은 아니다.

MOCVD 법을 상기 반도체층의 성장 방법으로서 이용할 경우는 Ga의 원료로서 유기 금속 재료인 트리메틸갈륨(TMG) 또는 트리에틸갈륨(TEG)을 Al의 원료로서 트리메틸알루미늄(TMA) 또는 트리에틸알루미늄(TEA)을 이용한다. 또한, 발광층의 구성 재료 원료인 In에 대해서는 그 원료로서 트리메틸인듐(TMI) 또는 트리에틸인듐(TEI)을 이용한다. N원으로서 암모니아(NH₃) 또는 히드라진(N₂H₄) 등을 이용한다.

n형 반도체에는 도펀트 재료로서 Si 또는 Ge를 이용한다. Si 원료로서 모노실란(SiH₄) 또는 디실란(Si₂H₆)을 Ge 원료로서 게르만(GeH₄) 또는 유기 게르마늄 화합물을 이용한다. p형 반도체층에서는 도펀트해서 Mg를 사용한다. 그 원료로서는 예를 들면 비스시클로펜타지에닐마그네슘(Cp₂Mg) 또는 비스에틸시클로펜타지에닐마그네슘((EtCp)₂Mg)을 이용한다.

그 다음에, 성장법으로서 일반적인 MOCVD법을 채용한 각 반도체층에 대해서 진술한다.

(버퍼층)

버퍼층으로서는 일본 특허 제3026087호 공보 등에 개시된 저온 버퍼층이나 일본 특허 공개 2003-243302호 공보 등에 개시된 고온 버퍼층이 알려져 있고, 이 버퍼층을 조금도 제한없이 이용할 수 있다.

성장에 제공되는 기판(1)은 상기 기재 중으로부터 선택될 수 있지만, 여기에서는 사파이어 기판을 사용했을 경우에 대해서 기술한다. 동기판을 온도, 압력의 제어의 가능한 반응 공간에 설치된 SiC막 부착 그래파이트제 지그(서셉터) 상에 배치한 상태로 그 장소에 수소 캐리어 가스, 질소 캐리어 가스와 함께 NH₃ 가스와 TMA를 보낸다. SiC막 부착 그래파이트제 지그는 RF 코일에 의한 유도 가열에 의해 필요한 온도까지 가열되고, 기판 상에서는 AlN 버퍼층이 형성된다. 온도로서 AlN의 저온 버퍼를 성장시키기 위해서는 500℃로부터 700℃의 온도로 제어하고, 그 후 결정화를 위해 1100℃전후까지 온도를 높인다. 고온 AlN 버퍼층을 성장시킬 경우는 2단계의 가열이 아니고, 한번에 1000℃로부터 1200℃의 온도 영역으로 승온가능하다. 또한, 상기 기재중의 AlN 단결정 기판, GaN 단결정 기판을 사용할 경우는 반드시 버퍼층을 성장시킬 필요는 없고, 상기 기판 상에 후술하는 n형 반도체층을 직접 성장시킨다.

(n형 반도체층)

n형 반도체층으로서도 각종 조성 및 구조의 것이 공지이며, 본원 발명에 있어서도 이 공지의 것을 포함해서 어떤 조성 및 구조의 것도 이용할 수 있다. 통상, n형 반도체층은 언도프 GaN층으로 이루어지는 하지층, Si나 Ge 등의 n형 도펀트를 함유하고, 부극이 형성되어 이루어지는 n형 콘택트층 및 발광층보다도 큰 밴드갭 에너지를 갖는 n형 클래드층으로 구성된다. n형 콘택트층은 n형 클래드층 및/또는 하지층을 겸할 수 있다.

버퍼층의 형성에 계속해서, 버퍼층 상에 언도프 GaN층으로 이루어지는 하지층을 성장시킨다. 온도는 1000~1200℃로서 압력 제어 하의 것, NH₃ 가스와 TMG를 캐리어 가스와 함께 버퍼층 상에 보낸다. TMG의 공급량은 동시에 흐르는 NH₃와의 비율에 의해 제한되지만, 성장 속도로서 1㎛/시~3㎛/시의 사이에서 제어하는 것이 전위 등 결정 결함의 발생을 억제하는 것에 유효하다. 성장 압력에 대해서는 상기의 성장 속도를 확보함으로써 20~60kP(200~600mbar)의 영역이 최적이다.

언도프 GaN층의 성장에 계속해서, n형 콘택트층을 성장시킨다. 그 성장 조건은 언도프 GaN층의 성장 조건과 같다. 도펀트는 캐리어 가스와 함께 공급되지만, 그 공급 농도는 TMG 공급량과의 비율로 제어된다. 본 발명에서는 후술하는 p형 반도체층을 특정한 조성으로 함으로써 산화물 재료로 이루어지는 정극을 구비한 발광 소자의 구동 전압을 낮게 할 수 있지만, 구동 전압은 n형 콘택트층의 도펀트 농도에 의해서도 당연 영향을 받으므로 p형 반도체층의 성장 조건에 맞추면서 n형 콘택트층의 도펀트 농도를 결정하면 좋다. 도펀트의 공급 조건으로서는 M/Ga비(M=Si 또는 Ge)를 1.0×10^-3~6.0×1O^-3의 범위로 함으로써 구동 전압을 낮게 하는 것이 가능해진다.

언도프 GaN층 및 도펀트 함유 n형 반도체층의 막 두께는 각각 1~4㎛로 하는 것이 바람직하지만, 반드시 이 범위에 한정되는 것은 아니다. 기판 및 버퍼층으로부터의 결정 결함의 상층으로의 전파를 억제하기 위한 수단으로서 언도프 GaN층 및/또는 도펀트 함유 n형 반도체층의 막 두께를 증가시키는 것도 가능하지만, 후막화에 의해 웨이퍼 자체의 휨을 유발하므로 그다지 득책이 아니다. 본 발명에 있어서는 상기 범위 내에 있어서 각각의 층의 막 두께를 설정하는 것이 바람직하다.

(발광층)

발광층으로서도 각종 조성 및 구조의 것이 공지이며, 본원 발명에 있어서도 이 공지의 것을 포함해서 어떤 조성 및 구조의 것도 이용할 수 있다.

예를 들면, 다중 양자 우물 구조의 발광층은 배리어층이 되는 n형 GaN층과 우물층이 되는 GaInN층을 교대로 적층시키면서 형성한다. 캐리어 가스는 N₂ 또는 H₂를 선택 사용한다. NH₃와 TEG 또는 TMG는 이 캐리어 가스와 함께 공급된다.

GaInN층의 성장에서는 TMI를 더 공급한다. 즉, 성장 시간을 제어하면서, 단속적으로 In을 공급하는 프로세스를 취한다. GaInN층의 성장에서는 캐리어 가스 중에 H₂가 개재됨으로써 In 농도의 제어가 어렵게 되므로 이 층에서는 캐리어 가스로서 H₂를 사용하는 것은 득책이 아니다. 배리어층(n형GaN층)과 우물층(GaInN층)의 막 두께는 발광 출력이 가장 높아지는 조건을 선택한다. 최적 막 두께가 결정된 뒤에, III족의 원료 공급량과 성장 시간을 적당히 선택한다. 배리어층으로의 도펀트량도 발광 소자의 구동 전압의 고저를 좌우하는 조건이 되지만, 그 농도는 p형 반도체층의 성장 조건에 대응해서 선택한다. 도펀트로서는 Si 또는 Ge 중 어느 쪽이라도 좋 다.

성장 온도는 700℃로부터 1000℃의 사이가 바람직하지만, 반드시 이 범위에 한정되지 않는다. 그러나, 우물층의 성장에 있어서는 높은 온도에서는 In이 성장 막 중에 취입되기 어려워져 실질적으로 우물층을 형성하는 것은 곤란하다. 그 때문에, 성장 온도는 그다지 높아지지 않는 범위 내에서 선택된다. 본 발명에서는 발광층의 성장 온도로서 700℃로부터 1000℃의 범위로 하고 있지만, 배리어층과 우물층의 성장 온도를 변경해도 지장은 없다. 성장 압력은 성장 속도와의 밸런스를 취하면서 설정한다. 본 발명에서는 성장 압력은 20kP(200mbar)로부터 60kP(600mbar)의 사이가 바람직하지만, 반드시 이 범위에 한정되는 것은 아니다.

우물층과 배리어층의 수이지만, 어느 쪽도 3층으로부터 7층이 적절하지만, 반드시 이 범위에 한정되지 않는다. 발광층은 최후에 배리어층을 성장시켜서 종료가 된다(최종 배리어층). 이 배리어층은 우물층으로부터의 캐리어의 오버플로를 방지함과 아울러, 계속되는 p형 반도체층의 성장에 있어서 최종 우물층으로부터의 In의 재이탈을 방지하는 역할을 다한다.

(p형 반도체층)

p형 반도체층은 통상, 그 위에 정극이 형성되는 p형 콘택트층과 밴드갭 에너지가 발광층보다도 큰 p형 클래드층으로 구성된다. p형 콘택트층은 p형 클래드층을 겸할 수도 있다.

p형 콘택트층에 도핑되는 p형 도펀트의 양은 1×1O¹⁸㎝^-3으로부터 1×1O²¹㎝^-3 으로 하는 것이 바람직하다. p형 콘택트층에 도핑되는 Mg의 양은 성장시에 유통시키는 Ga와 Mg의 기상에서의 존재비를 적절히 조정함으로써 제어할 수 있다. 예를 들면, MOCVD에 있어서는 Ga의 원료인 TMG와, Mg의 원료인 Cp₂Mg의 유통시키는 비로 제어할 수 있다.

p형 반도체층의 성장에 있어서 우선 발광층의 최종 배리어층 상에 직접 접해서 p형 클래드층을 그 위에 p형 콘택트층을 적층시킨다. p형 콘택트층이 최상층이 되고, 그 위에 정극의 일부를 구성하는 도전성 투광성 산화물, 예를 들면 ITO가 접한다. p형 클래드층에는 GaN 또는 GaAlN을 이용하는 것이 바람직하다. 이 때는 조성 또는 격자 정수의 다른 층을 교대로 적층시켜도 좋고, 층의 두께와 도펀트인 Mg의 농도를 변화시켜도 좋다.

p형 콘택트층의 성장은 다음과 같이 행한다. TMG, TMA 및 도펀트인 Cp₂Mg를 캐리어 가스(수소 또는 질소 또는 양자의 혼합 가스) 및 NH₃ 가스와 함께 상기의 p형 클래드층 상에 보낸다.

이 때의 성장 온도는 980~1100℃의 범위가 바람직하다. 980℃보다 낮은 온도이면, 결정성이 낮은 에피택셜층이 형성되어 버리고, 결정 결함 기인의 막저항이 커지게 된다. 또한, 1100℃보다 높은 온도에서는 하층에 위치하는 발광층 중 우물층이 p형 콘택트층 성장 과정에 있어서 고온도의 환경 하에 위치되어 버리고, 열 데미지를 받아 버릴 가능성이 있다. 이 경우는 발광 소자로 한 시점에서의 강도 저하, 또는 내성 시험 하에서의 강도 열화를 초래하는 위험이 있다.

성장 압력에 대해서는 특히 제한은 없지만, 바람직하게는 50kP(500mbar) 이하가 좋다. 이 이유로서는 이 압력 이하에서 성장을 행하면, p형 콘택트층 중의 면내 방향의 Al 농도를 균일하게 할 수 있고, 필요에 따라 GaAlN의 Al 조성을 변화시킨 p형 콘택트층을 성장시킬 경우에 제어가 용이하기 때문이다. 이 압력보다 높은 조건에서는 공급한 TMA와 NH₃의 반응이 현저해지고, 성장 도중에 있는 기판에 도달하기 전에 TMA가 소비되어 버려 목적으로 하는 Al 조성을 얻는 것이 곤란해진다. 도펀트로서 보내진 Mg에 대해서도 마찬가지이다. 즉, 50kP(500mbar) 이하의 성장 조건이면, p형 콘택트층 중의 2차원 방향(성장 기판의 면내 방향)의 Mg 농도 분포가 균일(성장 기판의 면내 균일성)하게 된다.

사용하는 캐리어 가스 유량에 의해 GaAlN 콘택트층 중의 면내 방향의 Al 조성, Mg 농도의 분포가 변화되는 것도 알려져 있다. 그러나, 캐리어 가스 조건보다도 성장 압력의 조건에 의해 콘택트층 중의 Al 조성, Mg의 면내 균일성이 크게 좌우되는 것이 발견되었다. 따라서, 50kP(500mbar) 이하로 10kP(1OOmbar) 이상의 성장 압력으로 하는 것이 적절하다.

즉, 전술한 성장 온도 및 성장 압력 조건 하에서 p형 콘택트층의 성장 속도Vgc는 10~20㎚/분이 바람직하고, 13~20㎚/분이 더욱 바람직하다. α(Mg/Ga)는 0.75×1O^-2~1.5×1O^-2가 바람직하고, O.78×1O^-2~1.2×10^-2가 더욱 바람직하다. 이 조건 하에 있어서, p형 콘택트층 중의 Mg 농도를 1×10¹⁹~4×10²⁰원자/㎝³, 바람직하게는 15×1O¹⁹~3×1O²⁰원자/㎝³, 더욱 바람직하게는 9×1O¹⁹~2×1O²⁰원자/㎝³로 제어할 수 있다.

또한, p형 콘택트층의 막 두께로서는 50~300㎚가 바람직하고, 더욱 바람직하게는 100~200㎚이다.

또한, 성장 속도의 결정은 웨이퍼 단면의 TEM 관찰 또는 분광 엘립소메트리에 의해 p형 콘택트층의 막 두께를 계측하고, 성장 시간으로 나누어서 구한다. 또한, p형 콘택트층 중의 Mg 농도는 일반적인 질량 분석 장치(SIMS)에 의해 구할 수 있다.

그 다음에, n형 콘택트층 및 p형 콘택트층 상에 형성되는 부극 및 정극에 대해서 설명한다.

(부극)

부극으로서도 각종 조성 및 구조의 것이 공지이며, 본원 발명에 있어서도 이 공지의 것을 포함해서 어떤 조성 및 구조의 것도 이용할 수 있다. 그 제조 방법도 각종의 제법이 공지이며, 그것들 공지의 방법을 이용할 수 있다.

부극 형성 공정은 예를 들면 이하의 순서에 의한다.

n형 콘택트층 상으로의 부극 형성면의 제작에는 공지의 포토리소그래피 기술 및 일반적인 에칭 기술이 이용가능하다. 이 기술에 의해 웨이퍼의 최상층으로부터 n형 콘택트층의 위치까지 파서 포함할 수 있고, 부극 형성 예정의 영역의 n형 콘택트층을 노출시킬 수 있다. 부극 재료로서는 n형 콘택트층에 접하는 콘택트 메탈로 서 Al, Ti, Ni, Au 이외에 Cr, W, V 등의 금속 재료가 이용가능하다. n형 콘택트층으로의 밀착성을 향상시키기 위해서 콘택트 메탈을 상기 금속으로부터 복수 선택한 다층 구조로서도 좋다. 또한, 최표면은 Au이면 본딩성이 양호해진다.

(정극)

본 발명에서는 정극에는 ITO, IZO, AZO, ZnO 등의 도전성이고 투광성을 갖는 산화물을 이용한다.

그 중에서도, ITO는 가장 일반적인 도전성 산화물이며, ITO의 조성으로서는 50%≤In<100% 및 0%<Sn≤50%로 하는 것이 바람직하다. 이 범위 내에 있어서 낮은 막저항과 높은 광투과율을 만족하는 것이 가능하다. In이 90%, Sn이 10%인 것이 특히 바람직하다. ITO에는 불순물로서 II족, III족, IV족 또는 V족의 원소를 포함해도 좋다.

ITO막의 막 두께는 50~500㎚가 바람직하다. 50㎚이하이면 ITO막 자체의 막저항이 높아져 구동 전압이 높아진다. 또한, 반대로 500㎚보다 두껍고 표면으로의 발광의 취득 효율이 낮아져 발광 출력이 높아지지 않는다.

ITO막의 성막 방법에 대해서는 공지의 진공 증착법이나 스퍼터링법을 이용할 수 있다. 진공 증착에는 가열 방법에 저항 가열 방식이나 전자선 가열 방식 등이 있지만, 금속 이외의 재료의 증착에는 전자선 가열 방식이 적합하다. 또한, 원료가 되는 화합물을 액상으로 하고, 이것을 표면에 도포한 후 그러한 처리에 의해 산화물막로 하는 방법도 이용할 수 있다.

증착법에서는 조건에 의해 ITO막의 결정성이 영향을 받지만, 조건을 적절히 선택하면 그것에 한정되는 것은 아니다. 또한, 실온에서 ITO막을 제작했을 경우는 투명화를 위한 열처리가 필요해진다.

스퍼터법에 의한 성막에서는 플라즈마의 고에너지의 환경 하에 두기 위해 p형 콘택트층 표면이 플라즈마에 의한 데미지를 받기 쉽고, 따라서 접촉 저항이 높아지는 경향이 있지만, 성막 조건을 연구함으로써 p형 콘택트층 표면으로의 영향을 적게 할 수 있다.

ITO막 성막 후, 그 일부 표면에 본딩 패드부를 구성하는 본딩 패드층을 제작한다. 양자를 합쳐서 정극을 구성하게 된다. 본딩 패드층의 재료로서 각종의 구조의 것이 알려져 있고, 본 발명에 있어서도 이 주지의 것을 특별히 제한하지 않고 사용하는 것이 가능하다. 부극 재료에 이용된 Al, Ti, Ni, Au 이외에 Cr, W, V도 조금도 제한없이 사용할 수 있다. 그러나, ITO막과의 밀착성이 좋은 재료를 이용하는 것이 바람직하다. 두께는 본딩 시의 응력에 대하여 ITO막으로 데미지를 주지 않도록 충분히 두껍게 할 필요가 있다. 또한, 최표층은 본딩 볼(ball)과의 밀착성이 양호한 재료, 예를 들면 Au로 하는 것이 바람직하다.

본 발명의 질화 갈륨계 반도체 발광 소자는, 예를 들면 당업계 주지의 수단에 의해 투명 커버를 제공해서 램프로 할 수 있다. 또한, 본 발명의 질화 갈륨계 화합물 반도체 발광 소자와 형광체를 갖는 커버를 조합시켜서 백색의 램프를 제작할 수도 있다.

또한, 본 발명의 질화 갈륨계 화합물 반도체 발광 소자로부터 제작된 램프는 발광 출력이 높고, 구동 전압이 낮으므로 이 기술에 의해 제작된 램프를 조립한 휴 대전화, 디스플레이, 패널류 등의 전자 기기나, 그 전자 기기를 조립한 자동차, 컴퓨터, 게임기 등의 기계 장치류는 저전력에서의 구동이 가능해져 높은 특성을 실현하는 것이 가능하다. 특히, 휴대전화, 게임기, 장난감, 자동차 부품 등의 배터리 구동시키는 기기류에 있어서 저전력의 효과를 발휘한다.

실시예

이하에 실시예 및 비교예에 의해 본 발명을 상세히 설명하지만, 본 발명은 이 실시예에만 한정되는 것은 아니다.

(실시예1)

본 실시예에서 제작된 LED(10)에 사용한 에피택셜 적층 구조체(11)의 단면 모식도를 도 2에 나타냈다. 또한, 도 3에는 LED(10)의 평면 모식도를 나타냈다.

적층 구조체(11)는 사파이어의 c면((0001)결정면)으로 이루어지는 기판(101) 상에 AlN으로 이루어지는 버퍼층(도시 생략)을 통해서 순차 언도프 GaN 하지층(층 두께=8㎛)(102), Si 도프 n형 GaN 콘택트층(층 두께=2㎛, 캐리어 농도=5×10¹⁸㎝^-3)(103), Si 도프 n형In_0.01Ga_0.99N 클래드층(층 두께=25㎚, 캐리어 농도=1×1O¹⁸㎝^-3)(104), 6층의 Si 도프 GaN 배리어층(층 두께=14.0㎚, 캐리어 농도=1×10¹⁷㎝^-3)과 5층의 언도프 In_0.20Ga_0.80N의 우물층(층 두께=2.5㎚)으로 이루어지는 다중 양자 구조의 발광층(105), Mg 도프 p형 Al_0.07Ga_0.93N클래드층(층 두께=10㎚)(106), 및 Mg 도프 p형 Al_0.02Ga_0.98 N콘택트층(층 두께=150㎚)(107)을 적층해서 구성했다. 상기의 적층 구조체(11)의 각 구성층(102~107)은 일반적인 감압 MOCVD 수단으로 성장되었다.

특히, Mg 도프 p형 AlGaN 콘택트층(107)은 이하의 순서에 따라 성장되었다.

(1) Mg 도프의 Al_0.07Ga_0.93 N클래드층(106)의 성장을 종료한 후, 성장 반응노 내의 압력을 2×1O⁴파스칼((Pa)로 했다. 캐리어 가스는 H₂를 이용했다.

(2) TMG, TMA 및 NH₃를 원료로 하고, Cp₂Mg를 Mg의 도핑원으로 해서 1020℃에서 Mg 도프 AlGaN층의 기상 성장을 개시했다.

(3) TMG, TMA, NH₃ 및 Cp₂Mg를 성장 반응노 내에 4분간에 걸쳐 계속해서 공급하여 층 두께를 0.15㎛로 하는 Mg 도프 Al_0.02Ga_0.98 N층을 성장시켰다.

(4) TMG, TMA 및 Cp₂Mg의 성장 반응노 내로의 공급을 정지하고, Mg 도프 Al_0.02Ga_0.98 N층의 성장을 정지했다.

Mg 도프 AlGaN층으로 이루어지는 콘택트층(107)의 기상 성장을 종료시킨 후, 즉시 캐리어 가스를 H₂로부터 N₂로 바꾸고, NH₃의 유량을 저하시키며, 그리고 저하시킨 부분만 캐리어 가스의 질소의 유량을 증가했다. 구체적으로는, 성장 중에는 전체 유통 가스량의 체적으로서 50%를 점유한 NH₃를 0.2%까지 내렸다. 동시에, 기판(101)을 가열하기 위해서 이용하고 있지만, 고주파 유도 가열식 히터로의 통전을 정지했다.

더욱이, 이 상태로 2분간 유지한 후, NH₃의 유통을 정지했다.

이 때, 기판의 온도는 850℃이었다. 도 4에 이 강온 과정을 모식적인 도로 한 것을 나타냈다.

이 상태로 실온까지 냉각한 후, 성장 반응노보다 적층 구조체(11)를 공기 중에 취출했다.

콘택트층(107)의 마그네슘 및 수소의 원자 농도를 일반적인 SIMS 분석법으로 정량했다. Mg 원자는 1.5×10²⁰㎝^-3의 농도에서 표면으로부터 깊이 방향으로 거의 일정한 농도로 분포되어 있었다. 한편, 수소 원자는 7×1O¹⁹㎝^-3의 거의 일정한 농도로 존재하고 있었다. 또한, 저항율은 일반적인 TLM법에 의한 측정으로부터 대체로 15OΩ㎝으로 견적되었다.

상기의 p형 콘택트층을 구비한 에피택셜 적층 구조체(11)를 이용해서 도 3에 나타낸 LED(10)를 제작했다. 우선, p형 콘택트층 상에 스퍼터법에 의해 ITO로 이루어지는 정극을 형성한다. 이하의 조작에 의해, 질화 갈륨계 화합물 반도체 상에 ITO로 이루어지는 도전성 투광성 산화물 전극층의 형성을 행했다.

우선, 공지의 포토리소그래피 기술 및 리프트 오프(lift off) 기술을 이용해서 p형 AlGaN 콘택트층 상에 ITO로 이루어지는 도전성 투광성 산화물 전극층(110)을 형성했다. 도전성 투광성 산화물 전극층의 형성에서는, 우선 질화 갈륨계 화합물 반도체층을 적층한 기판을 스퍼터링 장치 내에 넣고, p형 AlGaN 콘택트층 상에 처음에 두께가 약 2㎚의 ITO를 RF 스퍼터링에 의해 성막하고, 다음에 두께가 약 400㎚의 ITO를 DC 스퍼터링에 의해 적층했다. 또한, RF 성막 시의 장력은 약 1.0Pa, 공급 전력은 05kW로 했다. DC 성막 시의 압력은 약 0.8Pa, 공급 전력은 0.5kW로 했다.

스퍼터링은 종래 공지의 스퍼터링 장치를 이용해서 종래 공지의 조건을 적당히 선택해서 실시할 수 있다. 질화 갈륨계 화합물 반도체층을 적층한 기판을 챔버 내에 수용한다. 챔버 내는 진공도가 1O^-4~1O^-7Pa이 될 때까지 배기한다. 스퍼터링용 가스로서는 He, Ne, Ar, Kr, Xe 등이 사용될 수 있다. 입수의 용이함으로부터 Ar로 하는 것이 바람직하다. 이들 내의 하나의 가스를 챔버 내에 도입하고, O.1~1OPa로 한 뒤 방전을 행한다. 바람직하게는 0.2~5Pa의 범위로 설정한다. 공급하는 전력은 0.2~2.0kW의 범위가 바람직하다. 이 때, 방전 시간과 공급 전력을 조절함으로써 형성하는 층의 두께를 조절할 수 있다.

ITO막을 성막한 후, 산소를 20% 포함하는 질소 분위기 중에서 800℃에 있어서 1분간의 어닐링 처리를 실시했다. 어닐링 처리 종료후, 부극(109)을 형성하는 영역에 일반적인 드라이 에칭을 실시하고, 그 영역에 한하여 Si 도프 n형 GaN 콘택트층(103)의 표면을 노출(도 3 참조)시켰다. 그 다음에, 진공 증착법에 의해 ITO막층(110) 상의 일부, 및 노출된 Si 도프 n형 GaN 콘택트층(103) 상에 Cr로 이루어지는 제 1 층(층 두께=40㎚), Ti로 이루어지는 제 2 층(층 두께=100㎚), Au로 이루어지는 제 3 층(층 두께=400㎚)을 순서대로 적층하고, 각각 정극 본딩 패드층(111) 및 부극(109)을 형성했다.

본딩 패드층(111) 및 부극(109)을 형성한 후, 사파이어 기판(101)의 이면을 다이아몬드 미립의 지립(砥粒)을 사용해서 연마하고, 최종적으로 경면에 마무리했다. 그 후, 적층 구조체(11)를 재단하고, 350㎛ 모서리의 정방형의 개별 LED(10)로 분리했다.

그 다음에, 칩을 측정용의 간이식 리드 프레임(TO-18) 상에 적재하고, 부극 및 정극을 각각 금(Au)선으로 리드 프레임과 결선했다.

이러한 공정으로 제작된 LED 칩 마운트의 부극(109) 및 정극(110) 사이에 순방향 전류를 흘려보내서 전기적 특성 및 발광 특성을 평가했다. 순방향 전류를 20㎃로 했을 때의 순방향 구동 전압(Vf)은 3.0V이며, 전류를 10㎂로 했을 경우의 역방향 전압(Vr)은 20V이상이었다.

또한, ITO 전극으로부터 외부로 투과되어 오는 발광의 파장은 455㎚이며, 일반적인 적분 구에서 측정된 발광 출력은 15mW이었다. 또한, 지름 5.1㎝(2인치)의 웨이퍼로부터 외관 불량품을 제해서 약 10000개의 LED가 얻어지지만, 불균일없이 이러한 특성을 나타냈다.

이 LED와 마찬가지로 해서, ITO를 RF 스퍼터링에 의해 3㎚만 적층한 시료를 제작하고, 1분간의 어닐링 처리를 한 후, Spring-8의 에너지 5948eV의 하드 X선을 이용해서 ITO측으로부터 광전자 분광 분석을 행했다. 그 결과를 도 5 및 도 6에 나타냈다. 도 5로부터, Ga에 관해서는 Ga-N의 결합을 갖는 성분과 Ga-O의 결합을 갖는 성분이 존재하는 것이 확인되었다. 한편, 도 6으로부터, N에 관해서는 N-Ga의 결합 이외에, N-O의 결합을 갖는 성분이 존재하는 것을 판단했다. 즉, ITO층과 p형 AlGaN 콘택트층의 사이에 Ga-O 결합 및 N-O 결합을 갖는 화합물을 포함하는 층(108)이 존재하는 것을 판단했다. 또한, 도 5로부터 전술한 방법에 따라서 Ga-O 결합 및 N-O 결합을 갖는 화합물을 포함하는 층의 두께를 구하면 5.3㎚이었다.

또한, 별도 성장 반응노로부터 취출된 적층 구조체(11)에 대해서 Spring-8의 에너지 5948eV의 하드 X선을 이용해서 p형 AlGaN 콘택트층(107)측으로부터 광전자 분광 분석을 행했다. 그 결과를 도 7 및 도 8에 나타냈다. 도 7로부터, Ga에 관해서는 Ga-N의 결합을 갖는 성분과 Ga-O의 결합을 갖는 성분이 존재하는 것을 확인할 수 있었다. 도 8로부터, N에 관해서는 N-Ga의 결합 이외에 N-O의 결합을 갖는 성분이 존재하는 것을 판단했다. 이 단계에서 Ga-O 결합 및 N-O 결합을 갖는 화합물을 포함하는 층(108)은 존재하고 있었다.

(실시예2)

실시예2에서 제작된 적층 구조체는 실시예1로 같은 성막 조건에서 성막되었다.

단, p형 콘택트층을 성막한 후, 온도를 내리는 공정에 있어서, 기상 분위기를 수소로 구성하고, 암모니아의 감량도 행하지 않았다.

상기의 p형 콘택트층을 구비한 에피택셜 적층 구조체(11)를 이용해서 LED(10)를 제작했다. 전극의 형성의 방법도, 실시예1에 따랐다. 즉, ITO막을 성막한 후, 산소를 20% 포함하는 질소 분위기 중에서 800℃에 있어서, 1분간의 어닐링 처리를 실시했다.

이러한 공정으로 제작된 LED 칩의 부극(109) 및 정극(110) 사이에 순방향 전류를 흘려보내서 전기적 특성 및 발광 특성을 평가했다. 순방향 전류를 20㎃로 했 을 때의 순방향 구동 전압(Vf)은 305V이며, 전류를 10㎂로 했을 경우의 역방향 전압(Vr)은 20V이상이었다.

또한, ITO 전극으로부터 외부로 투과되어 오는 발광의 파장은 455㎚이며, 일반적인 적분 구에서 측정된 발광 출력은 15.5mW이었다. 또한, 지름 5.1㎝(2인치)의 웨이퍼로부터 외관 불량품을 제해서 약 10000개의 LED가 얻어지지만, 불균일없이 이러한 특성을 나타냈다.

이 LED와 마찬가지로 해서, ITO를 RF 스퍼터링에 의해 3㎚만 적층한 시료를 제작하고, 1분간의 어닐링 처리를 한 후, Spring-8의 에너지 5948eV의 하드 X선을 이용해서 ITO측으로부터 광전자 분광 분석을 행했다. 그 결과, ITO층과 p형 AlGaN 콘택트층의 사이에 Ga-O 결합 및 N-O 결합을 갖는 화합물을 포함하는 층(108)이 확인되었다.

(비교예1)

비교예1에서 제작된 적층 구조체는 실시예1로 같은 성막 조건에서 성막되었다.

단, p콘택트층을 성막한 후, 온도를 내리는 공정에 있어서 기상 분위기를 수소로 구성하고, 암모니아의 감량도 행하지 않았다. M0CVD 노로부터 꺼낸 후, 다른 램프 가열식의 래피드 서멀 어닐링 노를 이용해서 질소 분위기 중에서 900℃에서 30초간의 열처리를 행했다. 열처리의 종료 후, 질소 분위기에 방치하고, 실온까지 온도를 내렸다. 그 후도, 1시간 정도 노 내에 방치했다.

상기의 p형 콘택트층을 구비한 에피택셜 적층 구조체(11)를 이용해서 LED(10)를 제작했다. 전극의 형성의 방법도 실시예1에 따랐다. 단, ITO막을 성막한 후의 열처리는 실시하지 않았다.

이러한 공정으로 제작된 LED 칩의 부극(109) 및 정극(110) 사이에 순방향 전류를 흘려보내서 전기적 특성 및 발광 특성을 평가했다. 순방향 전류를 20㎃로 했을 때의 순방향 구동 전압(Vf)은 36V이며, 실시예1이나 2와 비교하면 유의한 정도 높았다. 전류를 10㎂로 했을 경우의 역방향 전압(Vr)은 20V이상이었다.

또한, ITO 전극으로부터 외부로 투과되어 오는 발광의 파장은 455㎚이며, 일반적인 적분 구에서 측정된 발광 출력은 13mW이었다. 또한, 지름 5.1㎝(2인치)의 웨이퍼로부터 외관 불량품을 제해서 약 10000개의 LED가 얻어지지만, 불균일없이 이러한 특성을 나타냈다.

이 LED와 마찬가지로 해서, ITO를 RF 스퍼터링에 의해 3㎚만 적층한 시료를 제작하고, Spring-8의 에너지 5948eV의 하드 X선을 이용해서 ITO측으로부터 광전자 분광 분석을 행했다. 그 결과, Ga에 관해서는 Ga-N의 결합을 가지는 성분만, N에 관해서는 N-Ga의 결합을 갖는 성분만이 존재하는 것을 판단했다.

본 발명의 질화 갈륨계 화합물 반도체 발광 소자는 양호한 발광 출력을 갖고, 구동 전압이 저하되므로 그 산업상의 이용 가치는 대단히 크다.

Claims

기판 상에 질화 갈륨계 화합물 반도체로 이루어지는 n형 반도체층, 발광층 및 p형 반도체층을 이 순서로 갖고, 상기 n형 반도체층 및 상기 p형 반도체층에 부극 및 정극이 각각 형성되고, 상기 정극이 도전성과 투광성을 갖는 산화물 재료로 이루어지는 발광 소자에 있어서:

상기 p형 반도체층과 상기 정극 사이에 Ga-O 결합 및/또는 N-O 결합을 갖는 화합물을 포함하는 층이 존재하는 것을 특징으로 하는 질화 갈륨계 화합물 반도체 발광 소자.
제 1 항에 있어서,

상기 산화물 재료는 ITO, IZO, AZO 및 ZnO로 이루어지는 군으로부터 선택된 1종 이상인 것을 특징으로 하는 질화 갈륨계 화합물 반도체 발광 소자.
기판 상에 질화 갈륨계 화합물 반도체로 이루어지는 n형 반도체층, 발광층 및 p형 반도체층을 이 순서로 성막하고, 성막된 n형 반도체층 및 p형 반도체층에 각각 부극 및 도전성과 투광성을 갖는 산화물 재료로 이루어지는 정극을 형성해서 질화 갈륨계 화합물 반도체 발광 소자를 제조할 때에, 정극의 형성 공정후에 p형 반도체층의 표면에 Ga-O 결합 및/또는 N-O 결합을 갖는 화합물을 포함하는 층을 생성하는 공정을 포함하는 것을 특징으로 하는 질화 갈륨계 화합물 반도체 발광 소자 의 제조 방법.
제 3 항에 있어서,

상기 p형 반도체층의 표면에 Ga-O 결합 및/또는 N-O 결합을 갖는 화합물을 포함하는 층을 생성하는 공정은 300℃이상의 온도에서의 열처리인 것을 특징으로 하는 질화 갈륨계 화합물 반도체 발광 소자의 제조 방법.
제 4 항에 있어서,

상기 열처리를 산소 함유 분위기하에서 행하는 것을 특징으로 하는 질화 갈륨계 화합물 반도체 발광 소자의 제조 방법.
기판 상에 질화 갈륨계 화합물 반도체로 이루어지는 n형 반도체층, 발광층 및 p형 반도체층을 이 순서로 성막하고, 성막된 n형 반도체층 및 p형 반도체층에 각각 부극 및 도전성과 투광성을 갖는 산화물 재료로 이루어지는 정극을 형성해서 질화 갈륨계 화합물 반도체 발광 소자를 제조할 때에, p형 반도체층의 성막 공정후 정극의 형성 공정전에 p형 반도체층의 표면에 Ga-O 결합 및/또는 N-O 결합을 갖는 화합물을 포함하는 층을 생성하는 공정을 포함하는 것을 특징으로 하는 질화 갈륨계 화합물 반도체 발광 소자의 제조 방법.
제 6 항에 있어서,

상기 p형 반도체층의 표면에 Ga-O 결합 및/또는 N-O 결합을 갖는 화합물을 포함하는 층을 생성하는 공정은 암모니아를 포함하지 않는 분위기 하에 있어서 700℃이상의 온도로 1분이상 열처리하고, 열처리중 또는 열처리후 산소 함유 분위기 중에 노출하는 것으로 이루어지는 것을 특징으로 하는 질화 갈륨계 화합물 반도체 발광 소자의 제조 방법.
제 7 항에 있어서,

상기 열처리는 5분이상에 걸쳐 행하여지는 것을 특징으로 하는 질화 갈륨계 화합물 반도체 발광 소자의 제조 방법.
제 6 항에 있어서,

상기 p형 반도체층의 표면에 Ga-O 결합 및/또는 N-O 결합을 갖는 화합물을 포함하는 층을 생성하는 공정은 p형 반도체층 성막 후의 강온 과정으로서, 캐리어 가스가 수소 이외의 가스로 이루어지고, 또한 암모니아가 도입되어 있지 않는 분위기 하에서 강온되고, 그 후 산소 함유 분위기 중에 노출시키는 것으로 이루어지는 것을 특징으로 하는 질화 갈륨계 화합물 반도체 발광 소자의 제조 방법.
제 1 항 또는 제 2 항에 기재된 질화 갈륨계 화합물 반도체 발광 소자로 이루어지는 것을 특징으로 하는 램프.
제 10 항에 기재된 램프가 조립되어 있는 것을 특징으로 하는 전자 기기.
제 11 항에 기재된 전자 기기가 조립되어 있는 것을 특징으로 하는 기계 장치.