KR20090019786A - 이미지 센서 및 이미지 센서의 픽셀을 판독하기 위한 방법 - Google Patents

Abstract

행과 열을 갖는 픽셀 어레이로서 배열된 복수의 픽셀 및 행마다 픽셀을 판독하는 적어도 하나의 판독 장치를 포함하는 이미지 센서가 개시된다. 열은 일정한 개수(N)의 열을 갖는 블록(B1,...B64)으로 그룹화된다. 각 판독 장치는 N열 판독 회로 및, 블록을 어드레싱하기 위해 적어도 2개의 어드레싱 라인 그룹을 갖는 어드레싱 회로를 포함한다. 각 판독 장치는 N개 열의 블록 중 하나에 연속적으로 연결된다. 블록은 그룹에 의해 어드레싱된 블록의 판독 시퀀스가 모든 블록에 걸쳐 연속적인 방식으로 어드레싱 라인 그룹에 의해 선택적으로 어드레싱된다.

픽셀, 어드레싱, 블록, 이미저, 이미지센서

Description

이미지 센서 및 이미지 센서의 픽셀을 판독하기 위한 방법{IMAGE SENSOR AND METHOD FOR READING OUT PIXELS OF THE IMAGE SENSOR}

본 발명은 이미지 센서에 관한 것으로서, 특히 CMOS 이미지 센서 및 이 이미지 센서의 픽셀을 판독하기 위한 방법에 대한 것이다. 예를 들면, 디지털 카메라에서 사용되는 CMOS 이미지 센서는 고속으로 픽셀의 판독 및 결함있는 픽셀의 정정을 요구한다.

보통 이미지 센서는 픽셀의 행과 열을 갖는 픽셀 어레이로서 배열된 복수의 픽셀 및 픽셀을 한 행 단위로 판독하기 위한 판독 장치를 포함하되, 여기서 하나의 열 판독 회로는 픽셀 어레이의 각 열과 관련된다. 다수의 열 판독 회로가 요구된다.

물체를 표현하는 이미지를 생성하기 위해 사용되는 이미지 센서가 EP 1 450 554 A2호가 기술된다. 이 이미지 센서는 픽셀의 열과 행을 갖는 픽셀 어레이 및 행마다 픽셀을 판독하기 위한 판독 장치를 포함하되, 여기서 M개 열, 즉 한 행의 M개 픽셀은 M/N개 픽셀을 갖는 N개 블록으로 그룹화된다. 이 판독 장치는 제 1 그룹 및 제 2 그룹의 열 판독 회로를 포함한다. 각 그룹은 M/N개 열 판독 회로를 갖는다. 동작에서, 제 1 그룹의 열 판독 회로는 픽셀로부터 픽셀 신호를 판독하고 저장하며, 반면에 제 2 그룹의 열 판독 회로는 처리된 신호를 전송한다(transferring out). 2개 그룹의 M/N개 열 판독 회로가 요구된다.

덧붙여, 디지털 카메라에서 사용된 CMOS 이미지 센서는 선두적인 기술 벤더에 의해 제공된 표준 프로세스로 제조된다. 프로세스 파라메터에서의 변동, 마스크 세트에서의 허용오차로 인해, 대형 센서 어레이 상의 모든 픽셀이 지정된 것과 같이 수행하지 않는 일정한 확률이 있다. 이들 중 일부는 어두움(dark) 또는 밝음(bright)에 대응하는 영구한 신호를 전달할 수 있으며, 반면에 후자는 스크린상에서 시청자를 가장 성가시게 하는 것이다.

결함있는 픽셀을 갖는 모든 디바이스를 선별하는 것은 보통 IC 비용에 대한 영향으로 인해 옵션이 아니다. 따라서, 대부분의 경우, 이미지 센서 IC의 고객은 IC 기능성의 나머지가 지정된 것과 같이 이용가능한한 결함있는 일정 개수의 픽셀을 갖는 팹(fab)으로부터의 디바이스를 수용할 것이다. 또한 이 제품의 보통 수명동안 하나 이상의 픽셀은 실패할 수 있다. 대답으로서 스크린상의 손상된 픽셀의 불리한 가시적 효과를 보상하기 위한 조치가 취해져야 한다. 보통 방법은 주변 영역에 손상된 픽셀의 콘텐츠를 적응시키기를 시도하는 필터링 알고리즘이다.

필터링 알고리즘은 디지털 도메인에서의 판독 데이터를 위해 사용된다. 미국특허번호 제7,009,644B1호에서, 비정상적인 픽셀을 정정하기 위해 알고리즘을 제공하기 위해 지능형 호스트가 제공된다. 미국특허번호 제6,665,009 B1호 및 미국특허 번호 제2005/0030394B1호에 기술된 방법은 정정을 위한 이미저 칩(imager chip)상에 배열된 추가 회로를 사용한다.

이미지 센서의 픽셀 판독을 향상시키는 것이 바람직하다. 또한, 이미지 센서 및 이 이미지 센서의 픽셀을 판독하는 방법을 제공하는 것이 바람직하며, 이는 가능한한 더 적은 회로를 필요로 한다. 또한 결함있는 픽셀의 개선된 정정으로 이미지 센서를 판독하는 방법을 제공하는 바람직하다.

본 발명은 청구항 제 1 항에 청구된 이미지 센서와 청구항 제 4 항 및 제 7 항에 청구된 방법을 제안한다. 본 발명의 유리한 개발 및 실시예는 종속항에서 제공된다.

본 발명에 따르면, 이미지 센서는 행과 열을 갖는 픽셀 어레이로서 배열된 복수의 픽셀 및 행마다 픽셀을 판독하기 위한 적어도 하나의 판독 장치를 포함한다. 열은 일정 개수(P)의 열, 즉 각 행에 있는 P개 픽셀을 갖는 블록으로 그룹화된다. 각 판독 장치는 P열 판독 회로와 블록을 어드레싱하기 위한 적어도 2개의 어드레싱 라인 그룹을 갖는 어드레싱 회로를 포함한다. 이 블록은 다른 그룹에 의해 어드레싱된 블록의 판독 시퀀스가 모든 불록에 걸쳐 연속적인 방식으로 어드레싱 라인 그룹에 의해 선택적으로 어드레싱된다.

그룹에 의해 블록을 선택적으로 어드레싱함으로써, 다음 블록의 제 1 열은 하나의 그룹에 의해 어드레싱될 수 있고, 반면에 더 이전 블록의 다음 열은 또 다른 그룹에 의해 어드레싱된다. 결과적으로, 더 이전 블록이 어드레싱되는 동안, 예를 들면 더 빠른 블록의 열 판독 신호가 전달되는 동안, 다음 블록의 어드레싱, 예를 들면 다음 블록의 열 판독이 시작될 수 있다.

블록은 연속적인 반복 시퀀스로 그룹에 의해 어드레싱되는데, 즉 한 그룹씩 어드레싱되는 블록의 판독 시퀀스는 모든 블록에 걸쳐 연속적이다. 2개 그룹의 열 판독 회로를 필요로 하지 않고 다른 어드레싱 라인 그룹으로 인해 한 행의 픽셀은 연속적으로 판독될 수 있다.

바람직하게는, 2개 어드레싱 라인 그룹이 제공되고, 대안적으로는 내부 블록에 연결되며, 이 내부 블록들은 이미지를 위해 사용된 픽셀을 갖는 블록이다. 바람직하게는, 매우 많은 개수의 픽셀의 경우, 2개의 판독 장치가 제공된다.

바람직하게는, 픽셀 어레이의 좌측 또는 우측에 있는 경계 블록에는 모든 어드레싱 라인 그룹이 구비되며, 여기서 내부 블록이 스킵되는(skipped) 경우 어드레싱 라인 그룹은 판독 시퀀스가 모든 블록에 걸쳐 연속적인 방식으로 선택된다. 내부 블록의 모든 영역은 블록을 스킵함으로써 선택될 수 있다. 경계 블록을 어드레싱하기 위한 그룹은 내부 블록의 판독 시퀀스를 완료하기 위해 선택된다.

바람직하게는, P개 열 판독 회로는 멀티플렉싱 스테이지를 경유하여 아날로그-디지털 컨버터에 연결되며, 여기서 이 멀티플렉싱 스테이지 및 아날로그-디지털 컨버터는 공통 클록 라인에 연결된다. 결과적으로, 이들은 공통 클록 신호에 의해 제어된다. 바람직하게는, 멀티플렉싱 스테이지는 P개 아날로그 스위치를 갖는 P 스테이지 시프트 레지스터를 포함한다.

본 발명에 따르면, 이미지 센서의 픽셀을 판독하는 방법에서 행과 열을 갖는 픽셀 어레이로서 배열된 픽셀 중 적어도 일부는 판독 장치로 행마다 판독된다. 특히, 각각 P개 열을 갖는 블록 열은 P열 판독 회로에 의해 판독되고, 여기서 적어도 2개 블록 그룹은 그 그룹에 의해 어드레싱된 블록의 판독 시퀀스가 모든 블록에 걸쳐 연속적인 방식으로 대응하는 어드레싱 신호 그룹에 의해 선택적으로 어드레싱된다.

바람직하게는, 픽셀 어레이의 좌 또는 우측에 있는 경계 블록은 모든 어드레싱 신호 그룹 중 선택된 그룹에 의해 선택적으로 어드레싱되며, 여기서 내부 블록이 스킵되는(skipped) 경우 그룹은 판독 시퀀스가 모든 블록에 걸쳐 연속적인 방식으로 선택된다.

바람직하게는, 열 판독 신호는 멀티플렉싱 스테이지를 경유하여 하나의 아날로그-디지털 컨버터에 전송되며, 여기서 멀티플렉싱 스테이지 및 아날로그-디지털 컨버터는 공통 클록 신호에 의해 제어된다.

본 발명에 따르면, 이미지 센서의 픽셀을 판독하는 방법에서, 행과 열을 갖는 픽셀 어레이로서 배열된 픽셀이 판독 장치로 행마다 판독되고, 여기서 블록 열은 열 판독 회로에 의해 판독되고 결함있는 픽셀은 정정된다. 특히, 결함있는 픽셀에 의해 제공된 값을 갖는 열 판독 신호는 열 판독 회로에 의해 열을 판독하면서 사전결정된 값으로 대체된다. 결함있는 픽셀의 값은 아날로그 도메인에서의 값으로 대체된다.

본 발명에 따라, 어두운(dark) 이미지 상의 밝은(bright) 픽셀로서 보여지는 누설 픽셀은 사전결정된 값, 바람직하게는 블랙 픽셀에 의해 제거된다. 아날로그 도메인에서 이미저상의 이러한 대체를 행하는 이점은 이러한 정정이 디지털 후 처리보다 더 쉽고 단순하다는 점이다. 이 디지털 후 처리 정정은 누설 픽셀이 스미어링(smear out)하면 문제가 발생한다. 이 디지털 후 처리 가능성은 또한 더 높은 이미저 IC 수율에 도달하는 것을 허용하는데, 왜냐하면 더 높은 결함 밀도는 고객에 의해 오차가 허용될 수 있기 때문이다. 이미지 센서로부터 결함있는 밝은(bright) 픽셀에 의해 야기된 교란적인 시각 효과가 제거된다.

본 발명에 따르면, 결함있는 픽셀로부터 발생한 신호는 이미지 센서의 아날로그 부분에 있는 사전 결정값에 의해, 바람직하게는 블랙에 대응하는 값으로 대체된다. 바로 문제의 소스에서, 즉 바로 이미지 센서칩상에서 결함있는 픽셀에 대응하는 신호를 대체함으로써, 후속 디지털 이미지 처리 스테이지에서 디지털 신호 처리 과정에 들어서기에 앞서 디지털 도메인에서의 처리는 이 업무를 수행하는 것을 면한다. 스크린상의 결함있는 픽셀의 불리한 시각적 영향이 보상된다.

누설 픽셀의 정정이 포스트 처리 단계의 디지털 도메인에서 이루어졌다면, 아날로그 또는 디지털 필터링을 수행하는 경우 제한 대역폭으로 인해 스미어링(smearing)이 발생할 수 있다. 이 스미어링은 결함있는 픽셀의 가시성을 증대시킨다.

대안으로서, 이미지 센서의 픽셀을 판독하는 방법은 한 방법을 결합하는데, 이 경우 블록은 아날로그 도메인에서의 사전결정된 값으로 결함있는 픽셀 값의 대체를 하는 방법과 2개 다른 그룹의 어드레싱 라인에 의해 선택적으로 어드레싱된다.

바람직하게는, 어드레싱 신호와의 동기에 있는 제어 신호가 픽셀로부터 실제값을 판독하는 것 또는 사전결정된 값으로 이 값을 대체하는 것 중에서 선택한다.

결과적으로, 결함있는 픽셀의 대체는 전용 제어 신호에 의해 활성화될 수 있다. 이 전용 제어 신호는 예를 들면, 이미저 칩 상의 핀에 제공된 스위칭 신호일 수 있다.

본 발명은 2개 실시예를 이용하여 더 상세하게 설명될 것이며, 이 경우 제 1 실시예는 도 1 내지 도 10에 예시되고, 제 2 실시예는 도 11, 12, 13 및 14a 및 14b에 예시된다.

도 1은 본 발명의 제 1 실시예의 이미지 센서를 보여주는 예시적인 블록도.

도 2는 판독 장치의 예시적인 블록도.

도 3은 세부적으로 도 2의 좌측부를 보여주는 도면.

도 4는 세부적으로 도 2의 우측부를 보여주는 도면.

도 5는 블록 판독 어드레싱의 예시적인 블록도.

도 6은 블록 어드레싱 동안의 신호 타이밍도를 보여주는 도면.

도 7 내지 도 10은 블록의 어드레싱 동안 신호 타이밍의 밀집도.

도 11은 본 발명의 제 2 실시예에 대한 판독 장치를 갖는 이미지 센서의 예시적인 블록도.

도 12는 판독 동안의 신호 타이밍도.

도 13은 이미지 센서의 단순화된 개략 블록도.

도 14a 및 도 14b는 결함있는 픽셀을 대체하는 동안의 신호 타이밍도에 대한 2개 부분을 보여주는 도면.

본 발명의 제 1 실시예에 대한 이미지 센서는 도 1 내지 도 10에 예시된다. 본 발명에 따르면, 이미지 센서 및 이 이미지 센서의 픽셀을 판독하는 대응 방법은 다음에 기술된 특정 로직을 사용한다.

도 1에 도시된 이미지 센서는 행과 열을 갖는 픽셀 어레이로서 배열된 복수의 픽셀, 행마다 픽셀을 판독하기 위한 2개의 판독 장치 및 타이밍 제어기를 포함한다. 이 이미지 센서의 어드레싱가능한 픽셀 범위는 예를 들면, 1148개 행 및 2048개 열을 갖는 픽셀 어레이를 포함한다. 여기에 기술된 2개의 판독 장치를 구비한 회로가 또다른 회로에 의해 사전에 선택된 어레이의 행으로부터 픽셀 정보를 판독하기 위해 사용된다.

판독의 경우, 열은 홀수 및 짝수 번호를 갖는 열로 분할된다. 짝수번 열은 픽셀 어레이의 상단에서 안내되고(led through), 반면에 홀수번 열은 픽셀 어레이의 하단에서 안내된다. 그러므로, 판독 로직, 즉 판독 장치는 도 1에 도시된 바와 같이, IC 상단 레벨에서 2번 구현된다. 판독 프로세스는 두 그룹의 열 모두를 위해, 즉 짝수번 열 및 홀수번 열을 위해 동시에 성취되며, 따라서 이 판독 로직의 두 인스턴스 모두는 다른 동작 모드를 프로그래밍하기 하기 위해 단 하나의 레지스터 세트를 공유한다.

블록도(도 2)는 픽셀 어레이의 하단에서의 또한 시스템 아키텍처로 언급된, 판독 장치 중 하나 및 타이밍 제어기를 보여준다. 이 판독 장치는 홀수 열을 위한 열 판독 회로 및 하나의 아날로그-디지털 컨버터(ADC)를 포함한다.

이 열은 일정 개수(P)의 열을 갖는 블록으로 그룹화된다. 특히, 1024개 홀수번 열은 64개의 블록(B1...B64)으로 그룹화되며, 이들 각각은 16개 열을 결합한다. 판독 장치는 P개, 특히 16개 열 판독 회로와, 이 블록을 어드레싱하기 위한 2개의 어드레싱 라인 그룹을 갖는 어드레싱 회로를 포함한다. 하나의 어드레싱 라인 그룹은 블록 선택 신호를 위한 대응하는 라인 col_blk_sel_xx를 가지는 열 선택 신호를 위한 bus sw_grp_a[1...16]으로서 생성되고, 다른 어드레싱 라인 그룹은 블록 선택 신호를 위한 대응하는 라인 col_blk_sel_xx를 가지는 열 선택 신호를 위한 bus sw_grp_b[1...16]로서 생성된다. sw_grp_a[1...16]와 같은 심볼은 라인 및 버스, 그리고 또한 신호 그 자체를 위해 사용된다.

특정 열 XX는 bus sw_grp_a[1...16] 또는 bus sw_grp_b[1...16]로부터 발생된 열 선택 신호와 함께 line col_blk_sel_xx로부터의 블록 선택 신호를 써서 수평 타이밍 로직, 즉 타이밍 제어기에 의해 선택된다. 이 블록도로부터 볼 수 있는 바와 같이, 홀수 번호를 갖는 내부 블록은 bus sw_grp_a[1...16]에 연결되고, 반면에 짝수 번호를 갖는 블록은 bus sw_grp_b[1...16]에 연결된다.

블록(B1...B64)은 2개의 어드레싱 라인 그룹에 의해 선택적으로 어드레싱된 다. 홀수 번호를 갖는 내부 블록(B4...B62)은 bus sw_grp_a[1...16]에 연결되고, 짝수 번호를 갖는 내부 블록(B3...B61)은 bus sw_grp_b[1...16]에 연결된다. 내부 블록(B3...B62)은 2개 어드레싱 라인 그룹에 의해 번갈아 연결되고 어드레싱된다.

본 발명에 따르면, 이미지 센서의 픽셀을 판독하기 위한 방법에서, 픽셀의 일부, 예를 들면 홀수번 픽셀은 판독 장치로 행마다 판독된다. P개 블록 열은 P개 열 판독 회로에 의해 판독되며, 여기서 2개의 블록 그룹, 즉 홀수번 내부 블록과 짝수번 내부 블록은 2개의 어드레싱 라인 그룹에 의해 번갈아 어드레싱된다.

결과적으로, 블록의 판독 시퀀스는 모든 내부 블록(B3...B62)을 걸쳐 연속이다. 특히, 2개 그룹에 의해 어드레싱된 블록의 판독 시퀀스는 연속적으로 번갈아 일어난다.

픽셀 어레이의 좌 또는/및 우측에서의 경계 블록(1,2 및 63, 64)에는 모든 그룹이 제공된다. 특히, 이들은 2개의 라인 col_blk_sel_xx에 대한 2개 블록 선택 신호를 공급받고 양쪽 스위치 선택 버스 sw_grp_a[1...16] 및 sw_grp_b[1...16]에 연결된다. 이들 경계 블록 중 하나가 col_blk_sel_xa에 의해 선택된다면, 스위치 선택 신호는 버스 sw_grp_a[1...16]로부터 취해진다. 이들 경계 블록 중 하나가 col_blk_sel_xb로 선택되면, 스위치 선택 신호는 버스 sw_grp_b[1...16]으로부터 취해진다. 내부 블록(B3...B62)이 스킵되는 경우, 어드레싱 라인 그룹은 판독 시퀀스가 모든 블록에 걸쳐 연속인 방식으로 선택된다. 이는 도 7 내지 도 10에 도시된다.

16개 판독 회로의 각각은 증폭기(AMP)를 포함하고 멀티플렉싱 스테이지(MUX) 에 의해 아날로그-디지털 컨버터(ADC)에 연결된다. 특히, 각 블록(B1...B64)으로부터 픽셀 정보를 전송하는 16개 전선(wire)은 픽셀 판독 버스바의 16개 전선에 연결된다. 이들 버스바 전선 각각은 증폭기(AMP)의 입력으로서 작용한다. 증폭기(AMP)의 출력은 멀티플렉싱 스테이지(MUX)에 의해, 즉 16개 시스템 클럭 사이클 당 한 번 클럭 신호 mux_control로부터 '1'을 공급받는 시프트 레지스터를 써서 멀티플렉싱된다. 따라서, 최종적으로 각 증폭기 출력은 12 비트 아날로그-디지털 컨버터(ADC)의 입력으로서 주기적으로 사용된다.

도 3은 픽셀 어레이로의 인터페이스의 좌측을 도시한다. 도 4는 픽셀 어레이 및 아날로그 신호 처리로의 인터페이스의 우측을 도시한다. 도 3 및 도 4는 타이밍 로직으로부터 픽셀 어레이로의 인터페이스 및 아날로그 신호 처리를 더 상세하게 도시한다. 픽셀 어레이로의 인터페이스는 판독 장치를 포함하고, 이 아날로그 신호 처리는 열 판독 회로를 포함한다.

판독 버스바 bsc[1...16]는 증폭기 교정 동안 버스바 전선으로부터 증폭기 입력 또는 GND까지의 연결을 확립한다.

열 판독 신호는 멀티플렉싱 스테이지(MUX)를 통하여 아날로그-디지털 컨버터(ADC)에 전송된다. 특히, 증폭기 출력을 멀티플렉싱하기 위해, 멀티플렉싱 스테이지(MUX)가 제공되며, 여기서 16 스테이지 시프트 레지스터는 16개 아날로그 멀티 플렉서 스위치(M1...M16)와 결합된다. 시프트 레지스터를 위한 클럭 신호는 아날로그-디지털 컨버터(ADC)를 위한 클럭과 동일한 소스로부터 발생되는데, 즉 멀티플렉싱 스테이지(MUX)와 아날로그-디지털 컨버터(ADC)는 공통 클럭 신호 mux_control에 의해 제어된다. 이 아키텍처를 이용하면, 단일전선 mux_control은 증폭기(AMP)와 아날로그-디지털 컨버터(ADC) 사이의 이 타이밍 임계 함수를 제어하기에 충분하다.

픽셀 어레이의 상단 및 하단 각각에서 액세스할 수 있는 1024개 컬럼은 16개 픽셀의 64개 블록으로 각각 그룹화된다. 시리얼 버스 인터페이스에 의해 제어되는 레지스터를 써서, 판독할 블록의 선택이 프로그래밍될 수 있다. 픽셀 어레이의 좌측에서의 경계 블록(B1, B2) 및 픽셀 어레이의 우측에서의 경계 블록(B63, B64)은 측정 및 얼라인먼트(alignment) 목적을 위해 사용된다. 내부 블록(B3...B62)은 활성 픽셀 영역을 포함한다. 4개의 경계 블록(B1, B2, B63, B64) 및 활성 영역으로부터의 내부 블록(B3...B62)은 서로로부터 독립하여 프로그래밍될 수 있다.

어레이의 가장자리에서의 4개 경계 블록(B1, B2, B63, B64)은 다음 표에 따라 선택된다.

활성 영역으로부터의 픽셀은 각기 판독될 첫 번째 및 마지막 블록을 위한 개수에 의해 한정된 내부 블록의 인접한 범위로서 판독된다. 첫 번째 내부 블록을 위한 개수는 레지스터 COL_START[5..0]에 의해 결정되고, 마지막 블록을 위한 개수는 레지스터 COL_STOP[5..0]에 의해 결정된다.

첫 번째 내부 블록의 개수는 2 보다 커야하고, 반면에 마지막 내부 블록의 개수는 63 보다 작아야한다. 더욱이, 첫 번째 내부 블록의 개수는 내부 마지막 블록의 개수 이하이어야만 한다. 만일 이들 조건 중 하나도 충족되지 않으면, 활성 영역으로부터의 어떤 블록도 판독을 위해 액세스되지 않지만 그러나 만일 선택된다면, 4개 경계 블록의 판독은 영향을 받지 않는다.

도 5는 블록 판독 어드레싱의 예시적인 블록도를 보여준다. 도 6은 블록의 어드레싱 동안 신호 타이밍 도를 보여준다. 모든 중요한 인터페이스 신호의 타이밍이 도 6에 도시된다.

동작 모드를 위해 유지된 기술된 파형은 다음과 같다:

블록(B1 및 B2)은 판독을 위해 선택된다(좌측 경계 블록)

활성 영역으로부터의 시작 블록은 홀수번이다(신호 col_blk_sel_x에 의해 표현됨)

만일 모드 설정(setting)이 위에 언급된 것과 다르면, 다음 신호의 타이밍이 영향을 받을 것이다:

B1 및 B2에 대하여 블록 선택 신호 col_blk_sel_1a{2a, 1b, 2b}

열 선택 신호 sw_grp_a[1...16] 및 sw_grp_b[1...16]

도 6에서, 열 선택 신호 sw_grp_a[1..16]이 먼저 사용되어 선택된 블록내의 16개 열로부터 하나를 어드레싱한다. 이후, 신호 sw_grp_b[1..16]은 다음 블록에 있는 열을 어드레싱하기 위해 사용된다. 이러한 순서는 선택된 판독 구성에 의존하여 바꾸어질 수 있다.

핀 LINE_START에서의 펄스는 픽셀 판독을 트리거한다. 이 신호상의 상승 에지는 시간 T1이후 블록 선택 신호 col_blk_sel_1a를 트리거한다.

이 블록이 선택된 시간 T2이후, 블록(B1)에서의 제 1 스위치는 신호 sw_grp_a[1]를 써서 클로즈되어 이 행에 있는 제 1 픽셀로부터의 픽셀 정보를 버스바 전선 BB1에 전달하며, 이는 픽셀 판독 버스바의 제 1 전선이다. 이 전선은 버스바 스위치가 클로즈되는 경우 제 1 증폭기(AMP)의 입력에 연결된다. 스위치 클로징은 그 블록이 선택된 이후 시간 T3이후 스위치 제어 신호 bsc1을 써서 이루어진다.

어레이로부터 센서 구성요소에 의해 제공된 픽셀 정보는 그 구성요소 상의 광 세기 및 노출 시간에 의존하는 특정량의 전하에 기초된다. 더욱이, 픽셀 판독 버스바 전선은 대형 픽셀 어레이의 전체 폭을 가로질러 뻗으며, 따라서 이들은 상당한 커패시턴스를 보인다. 최적 전하 정착을 보장하고 증폭기 출력이 안정화되는 것을 허용하기 위해, 스위치 제어 신호 bsc1는 시간 T4 동안 버스바 스위치가 클로즈되는 상태를 유지해야한다. 이 시간 기간의 끝단에서, 멀티플렉서 스위치(M1)는 1 시스템 클록 기간 동안 클로즈되어 아날로그-디지털 컨버터(ADC)의 입력에 증폭기 출력 신호를 전송한다. 이 전송이 완료되는 때, M1은 bsc1에 의해 제어된 버스바 스위치 및 sw_grp_a[1]에 의해 제어된 스위치와 마찬가지로 오픈된다. 최종적으로는, 아날로그-디지털 컨버터(ADC)에서의 처리 지연(T5) 이후, 제 1 픽셀에 대응하는 디지털 값은 IC 출력에서 이용가능하다.

도 6으로부터 볼 수 있는 바와 같이, 이 절차는 선택된 블록(B1) 내에 있는 모든 나머지 열에 연속적으로 적용된다. 이는 결국 IC 출력에서 연속적인 디지털 값(D1 내지 D6)이 된다. 그러는 동안, 유사 제어 활동은 적합한 지연을 갖는 열 블록(B2)상에서 시작되어 출력(D17, D18....)에서 끊김 없는 데이터 스트림을 제공한다.

도 6으로부터 볼 수 있는 바와 같이, 블록 선택 신호 col_blk_sel_1a는 16번째 패턴의 처리가 아직 종료되지 않는 한 활성으로 남아야 한다. 그러나, 출력단에서의 연속적인 데이터 스트림을 위해, 선행 블록으로부터 픽셀이 처리되면 즉시 다음 블록의 대응하는 픽셀로부터 전하로 이 버스바 라인을 로딩하는 것이 필수적이다. 이는 오버랩된 연속 블록 선택을 요구하는데, 즉 신호 col_blk_sel_2b로 B2 선택은 B1 선택 기간의 중심에서 활성화된다. 이러한 이유로, 제 2 열 선택 신호 그룹 sw_grp_b[1..16]은 블록(B1)과 병행하여 블록(B2)를 어드레싱할 필요가 있다.

도 6으로부터 블록 어드레싱의 함수적 제어를 예시하기 위한 더 컴팩트한 방식이 도 7에 도시된다.

여기서, 블록 선택 신호 col_blk_sel_XX 및 스위치 선택 그룹 sw_grp_a/b의 사용은 본 발명의 사상을 설명하기 위해 도시된다.

위에 언급된 바와 같이, 이러한 예는 좌측 경계 블록(B1 및 B2)이 모두 판독되고 이후 활성 픽셀 영역으로부터 홀수번 블록(Bn+1)으로 시작하는, 블록 범위가 판독되어야한 경우를 보여주며, 여기서 2 <=n< 62가 유효하다. 만일 활성 픽셀 영역으로부터 제 1 블록이 짝수번 블록이라면, 경계 블록(B1 및 B2)은 도 8에 도시된 바와 같이 이들의 다른 블록 선택 신호로 선택될 것이다. 또한, 경계 블록 내에 있는 16개 스위치는 다른 스위치 선택 그룹으로 각각 제어될 것이다.

이제까지, 픽셀 어레이의 좌측에서의 블록 판독만을 논의하였다. 이 어레이의 우측에서 활성 픽셀 영역으로부터 판독되어야할 마지막 블록에 의존하는 좌측에서와 유사한 상황을 맞을 것이다. 만일 이 블록이 홀수번(Bm-1)을 갖고(여기서, 62>0 m >= 4가 유효하다) 우측에서의 두 경계 블록 모두 판독되어야 한다면, 판독 제어는 아래 도 9와 비슷하다.

만일 판독될 마지막 블록이 짝수 번호를 가지면, 판독 제어는 도 10에 도시된 바와 비슷하다.

이러한 제어 방식으로, 활성 픽셀 영역으로부터의 프로그램 가능한 범위와 우측 및 좌측 경계로부터의 블록의 임의 가능한 조합이 선택될 수 있다. 이는 또한 임의 경계없이 활성화 영역으로부터의 블록 범위를 포함하거나 또는 그 반대도 성립한다.

도면에 사용된 참조 번호의 리스트:

위에 언급된 바와 같이, 신호 심볼은 신호 및 라인과 버스, 즉 전선을 위해 사용된다.

본 발명의 제 2 실시예에 따른 이미지 센서의 픽셀을 판독을 위한 방법이 도 11 내지 도 14b에 예시된다. 본 발명에 따른 이미지 센서의 픽셀을 판독하기 위한 방법이 결함있는 픽셀을 제거하기 위해 사용된다.

CMOS 이미지 센서 IC의 블록도가 도 11에 도시된다. 광감응 구성요소를 포함하는, 센서 픽셀 어레이는 디지털 타이밍 제어 블록, 즉 타이밍 제어기에 의해 제어되며, 이는 어레이의 행 및 열로의 액세스를 구성한다. 행 어드레싱은 본 발명에 관련되지 않는데, 왜냐하면 이는 어레이로부터 행을 선택함으로서 개별 픽셀 콘텐츠에 대한 액세스만을 준비하기 때문이다. 이후, 픽셀로의 최종 액세스는 열 액세스 로직에 의해 제어된다. 특히, 이 방법으로 행과 열을 갖는 픽셀 어레이로서 배열된 픽셀은 판독 장치로 행마다 판독된다.

고 해상도를 갖는 이미저 어레이의 열 개수는 일반적으로는 많으므로, 따라서 각 열을 위해 전용 증폭기를 열 판독 회로에 제공하는 것이 실행가능하지 않다. 오히려, 계층적 액세스 제어가 예를 들면 본 발명의 경우에 16개로 제한되도록 열 판독 회로 및 증폭기(AMP)의 개수(P)를 허용하도록 구현된다. 이는 행을 각 16개 열을 갖는 블록(CB1 내지 CBn)으로 분할함으로써 달성된다. 예를 들면 선택된 블록(CB1..CBn)의 16개 열은 16 열 판독 회로에 의해 판독된다.

특정 열은 스위치(S1 내지 S16)를 위해 블록 선택 라인 또는 라인들과 같은 어드레싱 라인을 이용하여 블록 중 하나 및 열 중 하나를 어드레싱함으로써 선택된다. 특정 열은 블록 중 하나를 먼저 선택하고, 이후 이 선택된 블록 내에 잇는 스위치(S1 내지 S16) 중 하나를 클로즈함으로써 선택된다.

선택된 블록 열의 출력, 즉 도 11에 도시된 모든 열 선택 블록의 출력은 열 판독 회로, 특히 버스바 스위치 블록 통과후 16개 픽셀 증폭기(AMP)의 입력을 결과적으로 공급하는 공통 16 전선 픽셀 판독 버스바에 라우팅된다. 이후, 증폭기 출력은 멀티플렉싱 스테이지(MUX)에 의해 멀티플렉싱되어 이미저 IC의 최종 출력을 생성하는 아날로그-디지털 컨버터(ADC)에 멀티플렉싱된다.

제어 신호 BSC1 내지 BSC 16과 함께 버스바 스위치 블록은 판독 프로세스의 중심 구성요소를 구성한다.

행에 있는 픽셀에 대한 액세스는 도 12에 의해 예증된다. 제어 함수는 타이밍 제어 블록에서 구현된 동기 회로에 기초되고 외부 신호 LINE-START에 의해 시작된다. 이 신호상의 상승 에지는 시간 T1이후 블록(CB1) 선택 신호를 트리거한다. 이 블록(CB1)이 선택된 시간 T2 이후, 제 1 블록열(CB1)이 어드레싱된다. 특히, 제 1 스위치(S1)는 클로즈되어 픽셀 정보를 이 행에 있는 제 1 픽셀로부터 버스바 전선(BSC1)에 전송한다. 이 전선은 버스바 스위치(BSC1)이 클로즈된 경우 제 1 증폭기의 입력에 연결된다. 스위치 클로징은 이 블록이 BSC1 신호 상의 점선에 의해 기술된 바와 같이 선택되는 시간 T3이후 스위치 제어 신호 BSC1을 써서 이루어진다.

어레이로부터의 센서 구성요소에 의해 제공된 픽셀 정보는 그 구성요소 상의 광 세기 및 노출 시간에 의존하는 특정량의 전하에 기초된다. 게다가, 픽셀 판독 버스바 전선은 대형 픽셀 어레이의 전체 폭을 가로질러 뻗치게 되므로, 따라서 이들은 상당한 커패시턴스를 보인다. 최적 전하 결정을 보장하고 증폭기 출력이 안정화되는 것을 허용하기 위해, 스위치 제어 신호 BSC1는 버스바 스위치가 시간 T5동안 클로즈되는 것을 유지해야 한다. 이 시간 기간의 끝단에서, 멀티플렉서 스위치(M1)은 아날로그-디지털 컨버터(ADC)의 입력에 이 증폭기 출력 신호를 전송하기 위해 1 시스템 클럭 기간 동안 클로즈된다. 이 전송이 완료되는때, 멀티플렉서 스위치(M1)는 BSC1 및 스위치(S1)에 의해 제어된 버스바 스위치와 마찬가지로 오픈된다. 최종적으로는, 아날로그-디지털 컨버터(ADC)에서 처리 지연 T6 이후, 제 1 픽셀에 대응하는 디지털 값은 IC 출력에서 이용가능하다.

도 12로부터 볼 수 있는 바와 같이, 이 절차는 컬럼 선택 블록(CB1) 내에 있는 모든 나머지 열에 연속적으로 적용된다. 이는 결국 이 IC 출력에서의 연속적인 디지털 값 D1 내지 D16이 된다. 그 사이, 유사한 제어 활동은 적당한 지연으로 열블록(CB2)상에서 시작되어 출력(D17,D18....)에서의 끊김없는 데이터 스트림을 제공한다.

위의 설명은 어떠한 누설 픽셀도 교정되지 않아도 되는 픽셀 판독 절차를 언급한다. 한 열의 픽셀이 결함이 있는 경우, 결함가능한 픽셀에 의해 제공된 값을 갖는 열 판독 신호는 열 판독 회로에 의해 열을 판독하는 동안 사전결정된 값으로 대체된다. 이 대체는 다음에서 상세하게 기술된다.

행에 있는 제 1 픽셀(열1)이 손상되고 사전결정된 값, 즉 블랙 픽셀에 대응하는 값으로 대체되어야 하는 것을 가정한다. 무엇보다도 이러한 상황은 내장 이미지 센서 상의 손상된 픽셀의 정확한 위치를 가리키는 응용 유닛(예를 들면 카메라)에서의 셋업 절차 동안 검출되어야 한다. 이후, 제 1 열에서 이 손상된 픽셀을 포함하는 행을 어드레싱하는 디바이스의 정상 동작 동안, 제어 신호, 즉 신호 LP-CONTROL은 신호 LINE-START가 인가된 시간 T4이후 하나의 시스템 클럭 사이클 동안 인가되어야만 한다. 이 펄스는 타이밍 제어 블록에서 처리된다. 결과적으로, 신호 BSC1는 증폭기 입력으로의 버스바 라인 1의 연결은 확립하지 않고(도 12에서 T5 동안 신호 BSC1), 이 입력을 GND에 결합된 상태로 유지하게 할 것이며, 이는 결국 블랙 픽셀에 따른 증폭기 출력이 된다.

본 발명의 실시예에 대한 선호되는 대안으로서, 결함있는 픽셀의 위치는 이미저 칩의 각 픽셀에 대응하는 맵 홀딩 정보에 저장된다. 이 맵은 이미저 칩을 어드레싱하는 것과 병행하여 판독될 수 있으며, 이에 의해 결함있는 픽셀에 관한 정보는 이 이미저의 개별 픽셀을 어드레싱하는 때 바로 이용가능하다. 이 맵은 바이너리 스토리지, 예를 들면 메모리일 수 있으며, 이 메모리에 결함있는 또는 기능적 픽셀을 나타내는 바이너리 신호가 저장된다.

신호 펄스 LP-CONTROL은 한 클럭 사이클만큼씩 우측으로 이동된다면, 제 2 픽셀은 대체될 것이고, 나머지는 이와 같은 방식으로 진행된다. 만일 그 신호의 펄스폭이 하나의 클럭 사이클 보다 크다면, 연속적인 다수의 픽셀은 신호 LP-CONTROL의 폭에 따라 대체될 것이다.

기본적으로는, 선택된 행 내에 있는 임의 개수의 결함있는 픽셀은 블랙 픽셀으로 대체될 수 있지만, 그러나 물론 정의된 품질 규칙은 픽셀 어레이 상의 허용된 결함 개수를 제한할 것이다.

블랙 픽셀에 대응하는 값으로 결함있는 픽셀을 대체하는 대신에, 이웃하는 픽셀 중 하나에 대응하는 값으로 이 결함있는 픽셀을 대체하는 것이 가능하다.

도 13은 본 발명에 따른 이미저의 단순화된 개략적인 블록도를 도시한다. 수직 어드레싱, 즉 라인 어드레싱은 대응하는 어드레싱 회로에 의해 수행된다. 예를 들면, 바이너리 패턴에 대응하는 수직 토큰은 시프트 레지스터를 통과하게 된다. 수평 판독은 수평 어드레싱 회로에 의해 유사한 방식으로 수행된다. 더욱이, 수평 타이밍 및 픽셀 클럭을 위한 수평 판독과 대응하는 신호를 위해 알려진 콤포넌트에, 누설 픽셀을 억제하기 위한 신호가 공급된다. 누설 픽셀을 억제하기 위한 이 신호는 수평 타이밍 및 픽셀 클럭과 동기화된다. 결과적으로, 픽셀로부터 실제값을 판독하기 또는 사전결정된 값으로 이 값을 대체하기 중에서 선택하는, 제어 신호, 즉 신호 LP-CONTROL은 어드레싱 신호와 동기상태에 있다.

도 14는 이미저 센서의 픽셀을 판독하기 위한 방법에서 누설 픽셀 대체를 위한 추가적인 예이다. 도 4에 도시된 이 방법은 도 6에 도시된 제 1 실시예의 방법과 유사하다. 결과적으로, 도 14에 도시된 방법은 한 방법을 결합하며, 이 방법에서 블록은 아날로그 도메인에서 사전결정된 값으로 결함있는 픽셀의 값 대체를 하는 방법으로 2개의 다른 어드레싱 라인 그룹 sw_grp_a[1..16] 및 sw_grp_b[1..16]에 의해 선택적으로 어드레싱된다. 제어 신호는 도 14에서 LPCx_B로서 언급된다.

한 행내의 제 1 픽셀이 대체되어야 하는 단순한 경우가 도시되며, 따라서 이 예는 특정 픽셀을 위한 외부 제어 신호의 타이밍을 결정하기 위한 기준으로 사용될 수 있다. 이미 언급된 바와 같이, 레지스터 HD_DLY로부터의 프로그래밍가능한 지연은 영으로 설정되는 것이 암시된다.

기본적으로는, 선택된 행 내에 있는 임의 개수의 결함있는 픽셀은 블랙 픽셀로 대체될 수 있지만, 그러나 물론 정의된 품질 규칙은 픽셀 어레이상의 허용된 결함 개수를 제한할 것이다.

이들 조건하에서 제 1 픽셀을 대체하기 위해, 하나의 클럭 사이클폭의 펄스가 신호 LINE_STRT_E의 상승 에지 이후 핀 LPCx_B의 5개 클럭 사이클 다음에 인가된다. 결과적으로, 신호 amp_phi3[1]은 증폭기 입력으로 버스바 라인 1의 연결을 확립하지 않지만, 이 입력을 GND에 연결시킬 것이다. 증폭기(AMP)의 기준 입력은 결국 블랙 픽셀에 따라 증폭기 입력이 되는 정상 동작에서 처럼 외부 소스로 스위칭된다.

만일 핀 LPCx_B에서의 펄스는 하나의 클럭 사이클 만큼 우측으로 이동된다면, 제 2 픽셀은 대체될 것이고, 나머지도 이와 같은 방식으로 진행된다. 만일 신호의 펄스폭이 2개 클럭 사이클 이상이면, 연속적인 다수의 픽셀은 핀 LPCx_B에서의 신호폭에 따라 대체될 것이다.

만일 레지스터 HD_DLY로부터의 프로그램가능한 지연이 영으로 설정되지 않는다면, 이러한 지연은 핀 LPCx_B에서 펄스 동안의 시점 계산 시 고려되어야만 한다.

본 발명은 이미지 센서에 이용가능하다. 특히 CMOS 이미지 센서 및 이 이미지 센서의 픽셀을 판독하기 위한 방법에 이용가능하다. 예를 들면, 디지털 카메라에서 사용되는 CMOS 이미지 센서는 고속으로 픽셀의 판독 및 결함있는 픽셀의 정정을 요구한다.

Claims (9)

1. 이미지 센서로서,

   행과 열을 갖는 픽셀 어레이로 배열된 복수의 픽셀과,

   픽셀을 행단위로 판독하는 적어도 하나의 판독 장치를 포함하되,

   상기 열은 일정 개수(P)의 열을 갖는 블록(B1,...B64)으로 그룹화되고,

   각 판독 장치는 P개 열 판독 회로 및 상기 블록을 어드레싱하기 위한 적어도 2개 어드레싱 라인 그룹을 갖는 어드레싱 회로를 포함하며,

   상기 블록은 상기 그룹에 의해 어드레싱된 블록의 판독 시퀀스가 모든 블록 에 걸쳐 연속적인 방식으로 상기 블록이 상기 그룹의 어드레싱 라인에 의해 선택적으로 어드레싱되는, 이미지 센서.
2. 제 1 항에 있어서,

   상기 픽셀 어레이의 좌측 또는 우측에서의 경계 블록(B1,B2,B63,B64)에는 모든 어드레싱 라인 그룹이 제공되고, 내부 블록(B3,...B62)이 스킵되는 경우, 상기 어드레싱 라인 그룹은 상기 판독 시퀀스가 모든 블록에 걸쳐 연속적인 방식으로 선택되는 것을 특징으로 하는, 이미지 센서.
3. 제 1 항 또는 제 2 항에 있어서,

   상기 P개 열 판독 회로는 멀티플렉싱 스테이지(MUX)를 통하여 하나의 아날로 그-디지털 컨버터(ADC:Analogue-to-Digital Converter)에 연결되고, 멀티플렉싱 스테이지(MUX) 및 아날로그-디지털 컨버터(ADC)는 공통 클럭 신호(mux_control)에 의해 제어되는 것을 특징으로 하는, 이미지 센서.
4. 제 1 항 내지 제 3 항 중 어느 한 항에 따른 이미지 센서의 픽셀을 판독하는 방법으로서,

   행과 열을 갖는 픽셀 어레이로서 배열된 픽셀 중 적어도 일부는 판독 장치로 행마다 판독되고,

   각 P개 열을 갖는 블록(B1,...B64)열은 P개 열 판독 회로에 의해 판독되며,

   블록(B1,...B64) 중 적어도 2개 그룹은 상기 그룹에 의해 어드레싱된 블록의 판독 시퀀스가 모든 블록(B1,...B64)에 걸쳐 연속적인 방식으로 대응 어드레싱 신호 그룹에 의해 선택적으로 어드레싱되는, 이미지 센서의 픽셀을 판독하는 방법.
5. 제 4 항에 있어서,

   상기 픽셀 어레이의 좌측 또는 우측에서의 경계 블록(B1,B2,B63,B64)은 모든 어드레싱 신호 그룹 중 선택된 그룹에 의해 선택적으로 어드레싱되고, 내부 블록(B3,...B62)이 스킵하는 경우, 상기 그룹은 판독 시퀀스가 모든 블록에 걸쳐 연속적인 방식으로 선택되는 것을 특징으로 하는, 이미지 센서의 픽셀을 판독하는 방법.
6. 제 4 항 또는 제 5 항에 있어서,

   열 판독 신호는 멀티플렉싱 스테이지(MUX)를 경유하여 하나의 아날로그-디지털 컨버터(ADC)에 전송되고, 멀티플렉싱 스테이지(MUX) 및 아날로그-디지털 컨버터(ADC)는 공통 클럭 신호(mux_control)에 의해 제어되는 것을 특징으로 하는, 이미지 센서의 픽셀을 판독하는 방법.
7. 이미저 센서의 픽셀을 판독하는 방법으로서,

   행과 열을 갖는 픽셀 어레이로서 배열된 픽셀 중 적어도 일부는 판독 장치로 행단위로 판독되고,

   각각 P개 열을 갖는 열블록(CB1,...CBn)은 열 판독 회로에 의해 판독되며,

   결함 픽셀에 의해 제공된 값을 갖는 열 판독 신호는 열 판독 회로에 의해 열을 판독하면서 사전결정된 값으로 대체되는, 이미저 센서의 픽셀을 판독하는 방법.
8. 제 4 항 내지 제 6 항 중 어느 한 항에 있어서,

   결함 픽셀에 의해 제공된 값을 갖는 열 판독 신호는 P개 열 판독 회로에 의해 P개 열을 판독하면서 사전 결정된 값으로 대체되는 것을 특징으로 하는, 이미저 센서의 픽셀을 판독하는 방법.
9. 제 7 항 또는 제 8 항에 있어서,

   일정한 컬럼은 적어도 하나의 어드레싱 신호에 의해 선택되고, 상기 어드레 싱 신호와 동기에 있는 제어 신호가 상기 픽셀로부터 실제값을 판독하기, 또는 상기 사전결정된 값에 의해 상기 값을 대체하기 중에서 선택하는 것을 특징으로 하는, 이미저 센서의 픽셀을 판독하는 방법.

Images