JPH07135607A - 画像欠陥救済回路 - Google Patents
画像欠陥救済回路Info
- Publication number
- JPH07135607A JPH07135607A JP5281566A JP28156693A JPH07135607A JP H07135607 A JPH07135607 A JP H07135607A JP 5281566 A JP5281566 A JP 5281566A JP 28156693 A JP28156693 A JP 28156693A JP H07135607 A JPH07135607 A JP H07135607A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pixel
- defect
- read
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【目的】欠陥判定をリアルタイムに行うことができ、動
きの早い被写体でも不都合のない画像欠陥救済回路の提
供。 【構成】読出しパルスＰに同期して固体撮像素子１の画
素信号Ｓを読み出す読出し手段２と、読み出された画素
信号Ｓと判定基準値Ｒとを比較して画素欠陥を判定する
判定手段３と、画素欠陥が判定されないときは、所定の
第１の周期Ｔ1 で読出しパルスＰを発生し、画素欠陥が
判定されたときは、第１の周期Ｔ1 よりも短い第２の周
期Ｔ2 で読出しパルスＰを発生するパルス発生手段４と
を備える。
きの早い被写体でも不都合のない画像欠陥救済回路の提
供。 【構成】読出しパルスＰに同期して固体撮像素子１の画
素信号Ｓを読み出す読出し手段２と、読み出された画素
信号Ｓと判定基準値Ｒとを比較して画素欠陥を判定する
判定手段３と、画素欠陥が判定されないときは、所定の
第１の周期Ｔ1 で読出しパルスＰを発生し、画素欠陥が
判定されたときは、第１の周期Ｔ1 よりも短い第２の周
期Ｔ2 で読出しパルスＰを発生するパルス発生手段４と
を備える。
Description
【０００１】
【産業上の利用分野】本発明は、ＭＯＳ（Metal Oxide
Semiconductor ）型又はＣＣＤ（Charge Coupled Devic
e ）型の固体撮像素子の画像欠陥救済回路に関し、詳し
くは、欠陥画素からの読出し信号を正常画素からの読出
し信号で置換して黒キズ欠陥や白キズ欠陥といった画像
欠陥を救済する画像欠陥救済回路に関する。
Semiconductor ）型又はＣＣＤ（Charge Coupled Devic
e ）型の固体撮像素子の画像欠陥救済回路に関し、詳し
くは、欠陥画素からの読出し信号を正常画素からの読出
し信号で置換して黒キズ欠陥や白キズ欠陥といった画像
欠陥を救済する画像欠陥救済回路に関する。
【０００２】固体撮像素子は、半導体基板上に多数の光
電変換要素（以下「画素」）を二次元配列して構成する
撮像デバイスであり、古くからの撮像管と比べてはるか
に小型、軽量、安価である利点から、テレビカメラや画
像センサ等あらゆる分野で多用されているが、近時の撮
像デバイスに対しては、できるだけ小型でしかも高感
度、高画質であることが求められており、小さなチップ
に超微細な画素が多数作り込まれるようになってきた。
電変換要素（以下「画素」）を二次元配列して構成する
撮像デバイスであり、古くからの撮像管と比べてはるか
に小型、軽量、安価である利点から、テレビカメラや画
像センサ等あらゆる分野で多用されているが、近時の撮
像デバイスに対しては、できるだけ小型でしかも高感
度、高画質であることが求められており、小さなチップ
に超微細な画素が多数作り込まれるようになってきた。
【０００３】このため、半導体基板の結晶欠陥やパター
ン不良、若しくは基板表面に付着した塵等の影響を受け
易く、光電変換を正常に行えない欠陥画素が生じて歩留
りを悪化させる一因となっている。そこで、歩留りを高
めるために、欠陥画素からの読出し信号を正常画素から
の読出し信号で置換して画像欠陥を救済することが行わ
れる。
ン不良、若しくは基板表面に付着した塵等の影響を受け
易く、光電変換を正常に行えない欠陥画素が生じて歩留
りを悪化させる一因となっている。そこで、歩留りを高
めるために、欠陥画素からの読出し信号を正常画素から
の読出し信号で置換して画像欠陥を救済することが行わ
れる。
【０００４】
【従来の技術】例えば、特開平４−３４５３８３号公報
には、注目画素からの信号とその注目画素に隣接する４
つの画素からの信号とを比較し、両信号間の差が所定値
以上に大きい場合に注目画素の欠陥を判定して、その欠
陥画素からの読出し信号を正常画素（１読み出しサイク
ル前の画素）からの読出し信号で置換することにより、
画像欠陥を救済する技術が開示されている。
には、注目画素からの信号とその注目画素に隣接する４
つの画素からの信号とを比較し、両信号間の差が所定値
以上に大きい場合に注目画素の欠陥を判定して、その欠
陥画素からの読出し信号を正常画素（１読み出しサイク
ル前の画素）からの読出し信号で置換することにより、
画像欠陥を救済する技術が開示されている。
【０００５】
【発明が解決しようとする課題】しかしながら、かかる
従来の画像欠陥救済回路にあっては、注目画素からの信
号とその注目画素に隣接する４つの画素からの信号とを
比較して欠陥を判定する構成となっていたため、以下の
理由で、動きの早い画像に適用できないという問題点が
あった。
従来の画像欠陥救済回路にあっては、注目画素からの信
号とその注目画素に隣接する４つの画素からの信号とを
比較して欠陥を判定する構成となっていたため、以下の
理由で、動きの早い画像に適用できないという問題点が
あった。
【０００６】図１１において、Ａ〜Ｉは代表的に示す３
×３個の画素であり、上段の３つの画素Ａ〜Ｃはｉ−１
行目、中段の３つの画素Ｄ〜Ｆはｉ行目、下段の３つの
画素Ｇ〜Ｉはｉ＋１行目を構成している。中央の画素Ｅ
を注目画素とすると、その注目画素Ｅに隣接する４つの
画素はＢ、Ｄ、Ｆ及びＨになる。これら３×３個の画素
からの信号の読出し順は、まず、画素Ｂ、次いで、画素
Ｄ、Ｅ及びＦ、そして、最後に画素Ｈになる。
×３個の画素であり、上段の３つの画素Ａ〜Ｃはｉ−１
行目、中段の３つの画素Ｄ〜Ｆはｉ行目、下段の３つの
画素Ｇ〜Ｉはｉ＋１行目を構成している。中央の画素Ｅ
を注目画素とすると、その注目画素Ｅに隣接する４つの
画素はＢ、Ｄ、Ｆ及びＨになる。これら３×３個の画素
からの信号の読出し順は、まず、画素Ｂ、次いで、画素
Ｄ、Ｅ及びＦ、そして、最後に画素Ｈになる。
【０００７】ここで、欠陥判定に必要なすべての画素信
号を収集するには、ｉ−１からｉ＋１までの３行分の走
査時間が必要である。従って、動きの早い被写体を撮影
すると、走査時間の間にそれぞれの画素信号の内容が変
化してしまうから、欠陥の判定精度が著しく低下すると
いう不具合を免れない。 ［目的］そこで、本発明は、欠陥判定をリアルタイムに
行うことができ、動きの早い被写体でも不都合のない画
像欠陥救済回路の提供を目的とする。
号を収集するには、ｉ−１からｉ＋１までの３行分の走
査時間が必要である。従って、動きの早い被写体を撮影
すると、走査時間の間にそれぞれの画素信号の内容が変
化してしまうから、欠陥の判定精度が著しく低下すると
いう不具合を免れない。 ［目的］そこで、本発明は、欠陥判定をリアルタイムに
行うことができ、動きの早い被写体でも不都合のない画
像欠陥救済回路の提供を目的とする。
【０００８】
【課題を解決するための手段】本発明は、上記目的を達
成するためその原理構成を図１に示すように、読出しパ
ルスＰに同期して固体撮像素子１の画素信号Ｓを読み出
す読出し手段２と、読み出された画素信号Ｓと判定基準
値Ｒとを比較して画素欠陥を判定する判定手段３と、画
素欠陥が判定されないときは、所定の第１の周期Ｔ1 で
読出しパルスＰを発生し、画素欠陥が判定されたとき
は、第１の周期Ｔ1 よりも短い第２の周期Ｔ2 で読出し
パルスＰを発生するパルス発生手段４とを備えたことを
特徴とするものである。
成するためその原理構成を図１に示すように、読出しパ
ルスＰに同期して固体撮像素子１の画素信号Ｓを読み出
す読出し手段２と、読み出された画素信号Ｓと判定基準
値Ｒとを比較して画素欠陥を判定する判定手段３と、画
素欠陥が判定されないときは、所定の第１の周期Ｔ1 で
読出しパルスＰを発生し、画素欠陥が判定されたとき
は、第１の周期Ｔ1 よりも短い第２の周期Ｔ2 で読出し
パルスＰを発生するパルス発生手段４とを備えたことを
特徴とするものである。
【０００９】又は、固体撮像素子の画素信号を読み出す
読出し手段と、読み出された画素信号と判定基準値とを
比較して画素欠陥を判定する判定手段と、画素欠陥が判
定されないときは、読み出された画素信号をそのまま出
力し、画素欠陥が判定されたときは、読み出された画素
信号を所定時間遅延させて出力する信号出力手段とを備
えたことを特徴とするものである。
読出し手段と、読み出された画素信号と判定基準値とを
比較して画素欠陥を判定する判定手段と、画素欠陥が判
定されないときは、読み出された画素信号をそのまま出
力し、画素欠陥が判定されたときは、読み出された画素
信号を所定時間遅延させて出力する信号出力手段とを備
えたことを特徴とするものである。
【００１０】
【作用】本発明では、判定手段３によって画素欠陥が判
定されると、そのときの読出しパルスＰの周期、すなわ
ち当該欠陥画素の信号読出し期間が短縮される。従っ
て、欠陥画素の残りの信号読出し期間（Ｔ1 −Ｔ2 に相
当する期間）が次順の画素の信号読出し期間に加算され
るから、当該期間における欠陥画素の読出し信号を、次
順の画素の読出し信号で直ちに置換することができ、動
きの早い被写体でも不都合のない画像欠陥救済回路を提
供できる。
定されると、そのときの読出しパルスＰの周期、すなわ
ち当該欠陥画素の信号読出し期間が短縮される。従っ
て、欠陥画素の残りの信号読出し期間（Ｔ1 −Ｔ2 に相
当する期間）が次順の画素の信号読出し期間に加算され
るから、当該期間における欠陥画素の読出し信号を、次
順の画素の読出し信号で直ちに置換することができ、動
きの早い被写体でも不都合のない画像欠陥救済回路を提
供できる。
【００１１】又は、画素欠陥が判定されないときは、読
み出された画素信号をそのまま出力し、画素欠陥が判定
されたときは、読み出された画素信号を所定時間遅延さ
せて出力するようにすれば、ＭＯＳ型だけでなくＣＣＤ
型の固体撮像素子にも適用することができる。
み出された画素信号をそのまま出力し、画素欠陥が判定
されたときは、読み出された画素信号を所定時間遅延さ
せて出力するようにすれば、ＭＯＳ型だけでなくＣＣＤ
型の固体撮像素子にも適用することができる。
【００１２】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。第１実施例 図２〜図５は本発明に係る画像欠陥救済回路の第１実施
例を示す図であり、ＭＯＳ型の固体撮像素子への適用例
である。
する。第１実施例 図２〜図５は本発明に係る画像欠陥救済回路の第１実施
例を示す図であり、ＭＯＳ型の固体撮像素子への適用例
である。
【００１３】まず、構成を説明する。図２において、１
０はＸ−Ｙアドレス方式のイメージエリアであり、イメ
ージエリア１０には、図示を略した多数の画素（光電変
換要素）がマトリクス状に配列されている。多数の画素
は、垂直走査回路１１の出力に応答して行単位に比較計
数回路１２に取り込まれる。
０はＸ−Ｙアドレス方式のイメージエリアであり、イメ
ージエリア１０には、図示を略した多数の画素（光電変
換要素）がマトリクス状に配列されている。多数の画素
は、垂直走査回路１１の出力に応答して行単位に比較計
数回路１２に取り込まれる。
【００１４】比較計数回路（読出し手段及び判定手段）
１２は、水平走査回路１３の出力に応答して行単位の画
素信号を１画素ずつシフトし、シリアル列の画像データ
ＤOU T として出力するものであるが、本実施例ではこれ
に加えて、シフトされた画素信号と所定の判定基準値と
をレベル比較し、当該画素信号の良否を判定する欠陥判
定機能を有している。画素信号が低レベルの判定基準値
以下のときには、黒キズ欠陥……画素信号が０Ｖ固定と
なる欠陥……を判定し、又は、画素信号が高レベルの判
定基準値以上のときには、白キズ欠陥……画素信号がほ
ぼ電源電位固定となる欠陥……を判定する。そして、判
定結果が良のときには信号ＳGOをアクティブ（“Ｌ”）
にし、否のときには信号ＳNGをアクティブ（“Ｌ”）に
する。
１２は、水平走査回路１３の出力に応答して行単位の画
素信号を１画素ずつシフトし、シリアル列の画像データ
ＤOU T として出力するものであるが、本実施例ではこれ
に加えて、シフトされた画素信号と所定の判定基準値と
をレベル比較し、当該画素信号の良否を判定する欠陥判
定機能を有している。画素信号が低レベルの判定基準値
以下のときには、黒キズ欠陥……画素信号が０Ｖ固定と
なる欠陥……を判定し、又は、画素信号が高レベルの判
定基準値以上のときには、白キズ欠陥……画素信号がほ
ぼ電源電位固定となる欠陥……を判定する。そして、判
定結果が良のときには信号ＳGOをアクティブ（“Ｌ”）
にし、否のときには信号ＳNGをアクティブ（“Ｌ”）に
する。
【００１５】水平走査回路１３は、周期的に入力するパ
ルス信号Ｐをシフトして出力するシフトレジスタであ
り、パルス信号Ｐは、遅延回路１４ａ、第１スイッチ１
４ｂ及び第２スイッチ１４ｃからなるパルス発生手段１
４で作られる。遅延回路１４ａは、周期Ｔ1 のクロック
信号ＳCLK を所定時間Ｔ2 （但し、Ｔ 2 ＜Ｔ1 ）だけ遅
らせた遅延クロック信号ＤＳCLK を生成し、また、第１
スイッチ１４ｂは、信号ＳNGがアクティブのとき（判定
結果が異常のとき）にオンとなってＤＳCLK →Ｐとし、
更に、第２スイッチ１４ｃは、信号ＳGOがアクティブの
とき（判定結果が正常のとき）にオンとなってＳCLK →
Ｐとする。
ルス信号Ｐをシフトして出力するシフトレジスタであ
り、パルス信号Ｐは、遅延回路１４ａ、第１スイッチ１
４ｂ及び第２スイッチ１４ｃからなるパルス発生手段１
４で作られる。遅延回路１４ａは、周期Ｔ1 のクロック
信号ＳCLK を所定時間Ｔ2 （但し、Ｔ 2 ＜Ｔ1 ）だけ遅
らせた遅延クロック信号ＤＳCLK を生成し、また、第１
スイッチ１４ｂは、信号ＳNGがアクティブのとき（判定
結果が異常のとき）にオンとなってＤＳCLK →Ｐとし、
更に、第２スイッチ１４ｃは、信号ＳGOがアクティブの
とき（判定結果が正常のとき）にオンとなってＳCLK →
Ｐとする。
【００１６】以上の構成において、画素信号が正常な場
合には、信号ＳGOがアクティブとなって第２スイッチ１
４ｃがオンとなるため、水平走査回路１３には、ＳCLK
と同一のパルス信号Ｐが入力し続ける。従って、この
間、比較計数回路１２は、行単位の画素信号をＳCLK の
周期Ｔ1 で１画素ずつシフトしてシリアル列の画像デー
タＤOUT を生成することになる。
合には、信号ＳGOがアクティブとなって第２スイッチ１
４ｃがオンとなるため、水平走査回路１３には、ＳCLK
と同一のパルス信号Ｐが入力し続ける。従って、この
間、比較計数回路１２は、行単位の画素信号をＳCLK の
周期Ｔ1 で１画素ずつシフトしてシリアル列の画像デー
タＤOUT を生成することになる。
【００１７】一方、画素信号の異常が判定された場合に
は、直ちに信号ＳNGがアクティブとなって第１のスイッ
チ１４ｂがオンとなるため、水平走査回路１３には、Ｓ
CLKに代えてＤＳCLK がパルス信号Ｐとして入力され
る。ここで、ＤＳCLK はＣＬCL K を時間Ｔ2 だけ遅らせ
た信号であり、且つ、Ｔ2 ＜Ｔ1 であるから、異常判定
の直後では、あたかもパルス信号Ｐの周期がＴ1 からＴ
2 へと短縮されたことになる。
は、直ちに信号ＳNGがアクティブとなって第１のスイッ
チ１４ｂがオンとなるため、水平走査回路１３には、Ｓ
CLKに代えてＤＳCLK がパルス信号Ｐとして入力され
る。ここで、ＤＳCLK はＣＬCL K を時間Ｔ2 だけ遅らせ
た信号であり、且つ、Ｔ2 ＜Ｔ1 であるから、異常判定
の直後では、あたかもパルス信号Ｐの周期がＴ1 からＴ
2 へと短縮されたことになる。
【００１８】図３は、黒キズ欠陥の場合の各部波形図で
ある。パルス信号Ｐは、通常、ＳCL K であるが、異常判
定と同時にＤＳCLK と入れ換えられる。すなわち、異常
判定期間では、ＳCLK が１つ間引きされ、その代わりに
ＤＳCLK が１つ入れられる。このため、異常判定期間で
は、パルス信号Ｐ（ハッチングを付した信号）の周期が
「Ｔ1 」から「Ｔ2 」を経て「Ｔ1 ＋（Ｔ1 −Ｔ2 ）」
へと変化することになり、その結果、欠陥画素の画素信
号の読出し期間がＴ1 からＴ2 へと短縮され、その短縮
分（Ｔ1 −Ｔ2 ）が次順の画素信号の読出し期間に加算
されることになる。
ある。パルス信号Ｐは、通常、ＳCL K であるが、異常判
定と同時にＤＳCLK と入れ換えられる。すなわち、異常
判定期間では、ＳCLK が１つ間引きされ、その代わりに
ＤＳCLK が１つ入れられる。このため、異常判定期間で
は、パルス信号Ｐ（ハッチングを付した信号）の周期が
「Ｔ1 」から「Ｔ2 」を経て「Ｔ1 ＋（Ｔ1 −Ｔ2 ）」
へと変化することになり、その結果、欠陥画素の画素信
号の読出し期間がＴ1 からＴ2 へと短縮され、その短縮
分（Ｔ1 −Ｔ2 ）が次順の画素信号の読出し期間に加算
されることになる。
【００１９】従って、欠陥画素からの読出し信号の一部
（上記短縮分に相当）を正常な画素信号で置換でき、画
像欠陥をリアルタイムに救済することができる。図４は
パルス発生手段の具体的な構成例である。この例では、
画素信号の判定結果信号（“Ｈ”で正常、“Ｌ”で異
常）をＳCLK の立上りでラッチするラッチ回路２０と、
ラッチ回路２０の出力Ｓ20の論理反転信号（Ｓ20ｘ）を
出力するインバータゲート２１と、ＳCLK を時間Ｔ2 だ
け遅延したＤＳCLK を生成する遅延回路２２と、ＳCLK
とＳ20ｘが共に“Ｈ”のときに“Ｈ”となる信号Ｓ23を
出力するアンドゲート２３と、ＤＳCLK とＳ20が共に
“Ｈ”のときに“Ｈ”となる信号Ｓ24を出力するアンド
ゲート２４と、Ｓ23とＳ24の一方が“Ｈ”のときに
“Ｈ”となるパルス信号Ｐを出力するオアゲート２５と
を備えている。
（上記短縮分に相当）を正常な画素信号で置換でき、画
像欠陥をリアルタイムに救済することができる。図４は
パルス発生手段の具体的な構成例である。この例では、
画素信号の判定結果信号（“Ｈ”で正常、“Ｌ”で異
常）をＳCLK の立上りでラッチするラッチ回路２０と、
ラッチ回路２０の出力Ｓ20の論理反転信号（Ｓ20ｘ）を
出力するインバータゲート２１と、ＳCLK を時間Ｔ2 だ
け遅延したＤＳCLK を生成する遅延回路２２と、ＳCLK
とＳ20ｘが共に“Ｈ”のときに“Ｈ”となる信号Ｓ23を
出力するアンドゲート２３と、ＤＳCLK とＳ20が共に
“Ｈ”のときに“Ｈ”となる信号Ｓ24を出力するアンド
ゲート２４と、Ｓ23とＳ24の一方が“Ｈ”のときに
“Ｈ”となるパルス信号Ｐを出力するオアゲート２５と
を備えている。
【００２０】図５はその各部動作波形図である。欠陥の
ない期間ではＳCLK →Ｐであるが、欠陥の期間ではＤＳ
CLK →Ｐとなっている。すなわち、ＳCLK が１つ間引き
され、その代わりにＤＳCLK が１つ入っている。画素信
号の読出し期間は、周期Ｔ1のｎ−２、ｎ−１及びｎか
ら周期Ｔ2 のｎ＋１を経て周期Ｔ1 ＋（Ｔ1 −Ｔ2 ）の
ｎ＋２へと変化し、再び周期Ｔ1 のｎ＋３、……へと変
化している。そして、最終的にこれらの期間が連結さ
れ、シリアル列の画像データＤOUT となって外部の画像
利用機器に出力される。
ない期間ではＳCLK →Ｐであるが、欠陥の期間ではＤＳ
CLK →Ｐとなっている。すなわち、ＳCLK が１つ間引き
され、その代わりにＤＳCLK が１つ入っている。画素信
号の読出し期間は、周期Ｔ1のｎ−２、ｎ−１及びｎか
ら周期Ｔ2 のｎ＋１を経て周期Ｔ1 ＋（Ｔ1 −Ｔ2 ）の
ｎ＋２へと変化し、再び周期Ｔ1 のｎ＋３、……へと変
化している。そして、最終的にこれらの期間が連結さ
れ、シリアル列の画像データＤOUT となって外部の画像
利用機器に出力される。
【００２１】ここで、外部の画像利用機器では、一定周
期の取り込みパルス（サンプルホールド信号）に従って
画像データＤOUT をサンプリングする。このため、欠陥
画素の信号が一部（周期Ｔ2 のｎ＋１）残っていたとし
ても、その残余分は外部の画像利用機器に取り込まれな
いから、画像欠陥救済を完璧に行うことができる。第２実施例 図６〜図９は本発明に係る画像欠陥救済回路の第２実施
例を示す図である。上述の第１実施例では、欠陥画素か
らの画像信号を次の読出し順の画素からの画像信号で置
換するが、欠陥画素が２画素以上連続していた場合に
は、最後の欠陥画素しか救済できないという欠点があ
る。本第２実施例はかかる欠点を改良したものである。
期の取り込みパルス（サンプルホールド信号）に従って
画像データＤOUT をサンプリングする。このため、欠陥
画素の信号が一部（周期Ｔ2 のｎ＋１）残っていたとし
ても、その残余分は外部の画像利用機器に取り込まれな
いから、画像欠陥救済を完璧に行うことができる。第２実施例 図６〜図９は本発明に係る画像欠陥救済回路の第２実施
例を示す図である。上述の第１実施例では、欠陥画素か
らの画像信号を次の読出し順の画素からの画像信号で置
換するが、欠陥画素が２画素以上連続していた場合に
は、最後の欠陥画素しか救済できないという欠点があ
る。本第２実施例はかかる欠点を改良したものである。
【００２２】図６において、３０は図示を略した多数の
画素（光電変換要素）がマトリクス状に配列されたＸ−
Ｙアドレス方式のイメージエリア、３１はイメージエリ
ア内の画素を行単位に選択する垂直走査回路、３２は選
択された画素の画像信号を増幅するアンプ、３３は増幅
された画素信号を所定のパルス信号Ｐに応答して１画素
単位（列単位）に選択する信号を生成する水平シフトレ
ジスタ、３４は選択された１画素単位の画像信号と所定
の判定基準値とを比較して欠陥画素を判定する比較計数
回路、３５は欠陥画素の数が１個（＝１）か又は２個以
上連続（＞１）しているかを判別する欠陥画素個数判別
回路、３６は欠陥画素の数が０個の場合に第１の周期Ｔ
1 のパルス信号Ｐを発生する一方、欠陥画素の数が１個
の場合に第２の周期Ｔ2 （但しＴ1 ＞Ｔ2 ）のパルス信
号Ｐを発生するパルス信号発生回路、３７は欠陥画素の
数が２個以上の場合にその欠陥画素のイメージエリア３
０内におけるアドレスを保持するメモリ、３８は垂直走
査回路３１の出力と水平シフトレジスタ３３の出力で示
されるイメージエリア３０内の走査アドレスとメモリ３
７内の保持アドレスとが一致したときに所定のフィール
ド切換え制御信号Ｄ SELECTを発生する制御信号発生回路
である。
画素（光電変換要素）がマトリクス状に配列されたＸ−
Ｙアドレス方式のイメージエリア、３１はイメージエリ
ア内の画素を行単位に選択する垂直走査回路、３２は選
択された画素の画像信号を増幅するアンプ、３３は増幅
された画素信号を所定のパルス信号Ｐに応答して１画素
単位（列単位）に選択する信号を生成する水平シフトレ
ジスタ、３４は選択された１画素単位の画像信号と所定
の判定基準値とを比較して欠陥画素を判定する比較計数
回路、３５は欠陥画素の数が１個（＝１）か又は２個以
上連続（＞１）しているかを判別する欠陥画素個数判別
回路、３６は欠陥画素の数が０個の場合に第１の周期Ｔ
1 のパルス信号Ｐを発生する一方、欠陥画素の数が１個
の場合に第２の周期Ｔ2 （但しＴ1 ＞Ｔ2 ）のパルス信
号Ｐを発生するパルス信号発生回路、３７は欠陥画素の
数が２個以上の場合にその欠陥画素のイメージエリア３
０内におけるアドレスを保持するメモリ、３８は垂直走
査回路３１の出力と水平シフトレジスタ３３の出力で示
されるイメージエリア３０内の走査アドレスとメモリ３
７内の保持アドレスとが一致したときに所定のフィール
ド切換え制御信号Ｄ SELECTを発生する制御信号発生回路
である。
【００２３】図７はイメージエリア３０の要部構成図で
ある。図において、４０ａ、４０ｂは縦方向に隣接する
２つの画素であり、これらの画素４０ａ（４０ｂ）に
は、光電変換を行うフォトダイオード４１ａ（４１
ｂ）、フォトダイオード４１ａ（４１ｂ）の動作点を決
めるためのバイアス設定トランジスタ４２ａ（４２ｂ）
及びスイッチングトランジスタ４３ａ（４３ｂ）が設け
られ、これらの画素４０ａ、４０ｂは、共通のストレー
ジトランジスタ（蓄積部）４４と行選択トランジスタ４
５とを介してアンプ３２に接続されている。
ある。図において、４０ａ、４０ｂは縦方向に隣接する
２つの画素であり、これらの画素４０ａ（４０ｂ）に
は、光電変換を行うフォトダイオード４１ａ（４１
ｂ）、フォトダイオード４１ａ（４１ｂ）の動作点を決
めるためのバイアス設定トランジスタ４２ａ（４２ｂ）
及びスイッチングトランジスタ４３ａ（４３ｂ）が設け
られ、これらの画素４０ａ、４０ｂは、共通のストレー
ジトランジスタ（蓄積部）４４と行選択トランジスタ４
５とを介してアンプ３２に接続されている。
【００２４】スイッチングトランジスタ４３ａは、信号
ＴＧ1 が“Ｈ”のときにオンし、また、スイッチングト
ランジスタ４３ｂは、信号ＴＧ2 が“Ｈ”のときオンす
るもので、これらの信号ＴＧ1 、ＴＧ2 はイクスクルー
シブオアゲート（以下「ＥＸＯＲ」）４６ａ、４６ｂで
作られる。ＥＸＯＲ４６ａ、４６ｂは制御信号ＤSELE CT
が“Ｌ”のとき（欠陥画素の数が０又は１若しくは２以
上連続していないとき）にフィールド選択信号Field
Ａ、Field Ｂと同相の信号をそれぞれ信号ＴＧ1、ＴＧ
2 として出力する一方、制御信号ＤSELECTが“Ｈ”のと
き（欠陥画素の数が２以上連続しているとき）にフィー
ルド選択信号Field Ａ、Field Ｂと逆相の信号をそれぞ
れ信号ＴＧ1 、ＴＧ2 として出力する。
ＴＧ1 が“Ｈ”のときにオンし、また、スイッチングト
ランジスタ４３ｂは、信号ＴＧ2 が“Ｈ”のときオンす
るもので、これらの信号ＴＧ1 、ＴＧ2 はイクスクルー
シブオアゲート（以下「ＥＸＯＲ」）４６ａ、４６ｂで
作られる。ＥＸＯＲ４６ａ、４６ｂは制御信号ＤSELE CT
が“Ｌ”のとき（欠陥画素の数が０又は１若しくは２以
上連続していないとき）にフィールド選択信号Field
Ａ、Field Ｂと同相の信号をそれぞれ信号ＴＧ1、ＴＧ
2 として出力する一方、制御信号ＤSELECTが“Ｈ”のと
き（欠陥画素の数が２以上連続しているとき）にフィー
ルド選択信号Field Ａ、Field Ｂと逆相の信号をそれぞ
れ信号ＴＧ1 、ＴＧ2 として出力する。
【００２５】図８は図７の概念構造図及びそのポテンシ
ャル図である。例えば、ＴＧ1 を“Ｌ”、ＴＧ2 を
“Ｈ”にすると共に、ＳＧを“Ｈ”にすると、フォトダ
イオード４１ｂからの信号がストレージトランジスタ４
４のゲート下のポテンシャル井戸に蓄積され、その後、
ＶSELECTを“Ｈ”にすることにより、ポテンシャル井戸
内の蓄積電荷がアンプ３２へと読み出される。
ャル図である。例えば、ＴＧ1 を“Ｌ”、ＴＧ2 を
“Ｈ”にすると共に、ＳＧを“Ｈ”にすると、フォトダ
イオード４１ｂからの信号がストレージトランジスタ４
４のゲート下のポテンシャル井戸に蓄積され、その後、
ＶSELECTを“Ｈ”にすることにより、ポテンシャル井戸
内の蓄積電荷がアンプ３２へと読み出される。
【００２６】かかる構成において、欠陥画素の数が０又
は１若しくは２以上連続していないときには、Field
Ａ、Field Ｂと同相の信号（ＴＧ1 、ＴＧ2 ）に従って
２つの画素４０ａ、４０ｂの一方（例えばField Ａが
“Ｈ”であれば画素４０ａ）が選択され、また、欠陥画
素の数が２以上連続しているときには、Field Ａ、Fiel
dＢと逆相の信号（ＴＧ1 、ＴＧ2 ）に従って２つの画
素４０ａ、４０ｂの他方（例えばField Ａが“Ｈ”であ
れば画素４０ｂ）が選択される。
は１若しくは２以上連続していないときには、Field
Ａ、Field Ｂと同相の信号（ＴＧ1 、ＴＧ2 ）に従って
２つの画素４０ａ、４０ｂの一方（例えばField Ａが
“Ｈ”であれば画素４０ａ）が選択され、また、欠陥画
素の数が２以上連続しているときには、Field Ａ、Fiel
dＢと逆相の信号（ＴＧ1 、ＴＧ2 ）に従って２つの画
素４０ａ、４０ｂの他方（例えばField Ａが“Ｈ”であ
れば画素４０ｂ）が選択される。
【００２７】すなわち、このような構成によれば、Ｄ
SELECTを“Ｈ”にするだけで、１行前又は１行後の画素
を選択することができる。図９は行置換の概念図であ
る。図９（ａ）において、Ａ〜Ｈは画素であり、Ａと
Ｃ、ＢとＤ、ＥとＧ、ＦとＨがそれぞれ図７の２つの画
素４０ａ、４０ｂに対応する。Ａ、Ｂ、Ｅ及びＦの行
（フィールド）を奇数行とすると、Ｃ、Ｄ、Ｇ及びＨが
偶数行となる。図９（ｂ）に示すようにＣ、Ｄを欠陥画
素とすると、このＣ、Ｄが１行前のＡ、Ｂと置換され、
又は、図９（ｃ）に示すようにＥ、Ｆを欠陥画素とする
と、このＥ、Ｆが１行後のＧ、Ｈと行置換される。
SELECTを“Ｈ”にするだけで、１行前又は１行後の画素
を選択することができる。図９は行置換の概念図であ
る。図９（ａ）において、Ａ〜Ｈは画素であり、Ａと
Ｃ、ＢとＤ、ＥとＧ、ＦとＨがそれぞれ図７の２つの画
素４０ａ、４０ｂに対応する。Ａ、Ｂ、Ｅ及びＦの行
（フィールド）を奇数行とすると、Ｃ、Ｄ、Ｇ及びＨが
偶数行となる。図９（ｂ）に示すようにＣ、Ｄを欠陥画
素とすると、このＣ、Ｄが１行前のＡ、Ｂと置換され、
又は、図９（ｃ）に示すようにＥ、Ｆを欠陥画素とする
と、このＥ、Ｆが１行後のＧ、Ｈと行置換される。
【００２８】従って、第２実施例では、欠陥画素が２以
上連続する場合でも、行を変えて置換できるから、上述
の第１実施例の欠点を解消することができ、実用上好ま
しいものとすることができる。第３実施例 図１０は本発明に係る画像欠陥救済回路の第３実施例を
示す図であり、ＣＣＤ型の固体撮像素子への適用例であ
る。
上連続する場合でも、行を変えて置換できるから、上述
の第１実施例の欠点を解消することができ、実用上好ま
しいものとすることができる。第３実施例 図１０は本発明に係る画像欠陥救済回路の第３実施例を
示す図であり、ＣＣＤ型の固体撮像素子への適用例であ
る。
【００２９】５０はマトリクス状に配列された多数の画
素と各画素からの信号を垂直方向に転送する垂直転送部
とを含むイメージエリア、５１は垂直転送のタイミング
を決定する垂直走査回路、５２はイメージエリア５０か
ら転送されてきた画素信号を水平方向に転送するＣＣＤ
水平転送部（読出し手段）、５３は水平方向に転送され
た各画素信号と所定の判定基準値とを比較して欠陥画素
を判定する比較計数回路（判定手段）、５４は水平方向
に転送された各画素信号を所定時間遅延させる遅延回
路、５５は欠陥画素の判定時にオンとなる第１スイッ
チ、５６は欠陥画素の非判定時（通常時）にオンとなる
第２スイッチである。
素と各画素からの信号を垂直方向に転送する垂直転送部
とを含むイメージエリア、５１は垂直転送のタイミング
を決定する垂直走査回路、５２はイメージエリア５０か
ら転送されてきた画素信号を水平方向に転送するＣＣＤ
水平転送部（読出し手段）、５３は水平方向に転送され
た各画素信号と所定の判定基準値とを比較して欠陥画素
を判定する比較計数回路（判定手段）、５４は水平方向
に転送された各画素信号を所定時間遅延させる遅延回
路、５５は欠陥画素の判定時にオンとなる第１スイッ
チ、５６は欠陥画素の非判定時（通常時）にオンとなる
第２スイッチである。
【００３０】このような構成によれば、欠陥画素を判定
すると、第１スイッチ５５がオンとなって遅延回路５４
の出力に切り替えられるから、欠陥画素からの信号を所
定時間（遅延時間に相当）前の正常な画素信号で置換す
ることができる。従って、垂直方向の画素信号を連続的
に読み出すＣＣＤ型の読出し方式であっても、画像欠陥
の救済を支障なく行うことができる。
すると、第１スイッチ５５がオンとなって遅延回路５４
の出力に切り替えられるから、欠陥画素からの信号を所
定時間（遅延時間に相当）前の正常な画素信号で置換す
ることができる。従って、垂直方向の画素信号を連続的
に読み出すＣＣＤ型の読出し方式であっても、画像欠陥
の救済を支障なく行うことができる。
【００３１】
【発明の効果】本発明によれば、欠陥判定をリアルタイ
ムに行うことができ、動きの早い被写体でも不都合のな
い画像欠陥救済回路を提供できる。
ムに行うことができ、動きの早い被写体でも不都合のな
い画像欠陥救済回路を提供できる。
【図１】本発明の原理図である。
【図２】第１実施例のブロック図である。
【図３】第１実施例の動作波形図である。
【図４】第１実施例のパルス発生手段の構成図である。
【図５】第１実施例のパルス発生手段の動作波形図であ
る。
る。
【図６】第２実施例のブロック図である。
【図７】第２実施例のイメージエリアの要部構成図であ
る。
る。
【図８】第２実施例のイメージエリアの構造図及びその
ポテンシャル図である。
ポテンシャル図である。
【図９】第２実施例の欠陥画素の置換概念図である。
【図１０】第３実施例のブロック図である。
【図１１】従来例の欠陥画素判定の概念図である。
Ｐ：読出しパルス Ｒ：判定基準値 Ｓ：画素信号 Ｔ1 ：第１の周期 Ｔ2 ：第２の周期 １：固体撮像素子 ２：読出し手段 ３：判定手段 ４：パルス発生手段
Claims (2)
- 【請求項１】読出しパルス（Ｐ）に同期して固体撮像素
子（１）の画素信号（Ｓ）を読み出す読出し手段（２）
と、 読み出された画素信号（Ｓ）と判定基準値（Ｒ）とを比
較して画素欠陥を判定する判定手段（３）と、 画素欠陥が判定されないときは、所定の第１の周期（Ｔ
1 ）で読出しパルス（Ｐ）を発生し、画素欠陥が判定さ
れたときは、第１の周期（Ｔ1 ）よりも短い第２の周期
（Ｔ2 ）で読出しパルス（Ｐ）を発生するパルス発生手
段（４）とを備えたことを特徴とする画像欠陥救済回
路。 - 【請求項２】固体撮像素子の画素信号を読み出す読出し
手段と、 読み出された画素信号と判定基準値とを比較して画素欠
陥を判定する判定手段と、 画素欠陥が判定されないときは、読み出された画素信号
をそのまま出力し、画素欠陥が判定されたときは、読み
出された画素信号を所定時間遅延させて出力する信号出
力手段とを備えたことを特徴とする画像欠陥救済回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5281566A JPH07135607A (ja) | 1993-11-11 | 1993-11-11 | 画像欠陥救済回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5281566A JPH07135607A (ja) | 1993-11-11 | 1993-11-11 | 画像欠陥救済回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07135607A true JPH07135607A (ja) | 1995-05-23 |
Family
ID=17640974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5281566A Withdrawn JPH07135607A (ja) | 1993-11-11 | 1993-11-11 | 画像欠陥救済回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07135607A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009027252A (ja) * | 2007-07-17 | 2009-02-05 | Canon Inc | 撮像素子及び撮像装置 |
-
1993
- 1993-11-11 JP JP5281566A patent/JPH07135607A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009027252A (ja) * | 2007-07-17 | 2009-02-05 | Canon Inc | 撮像素子及び撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9899447B2 (en) | Solid-state imaging device, method for driving the same, and imaging device | |
| TWI382756B (zh) | A solid-state imaging device, a driving method of a solid-state imaging device, and an imaging device | |
| EP1947842B1 (en) | Image sensors with blooming reduction mechanisms | |
| JP3512152B2 (ja) | 増幅型固体撮像装置およびその駆動方法 | |
| JPH0670238A (ja) | 固体撮像装置の欠陥修正装置 | |
| KR20000003979A (ko) | 이미지 센서 | |
| JPS5969965A (ja) | フレ−ム・トランスフア−型撮像素子 | |
| US5168379A (en) | Solid state imaging device having a defect relief system | |
| JP2000200896A (ja) | イメ―ジセンサにおける不良画素検出及び補正のための装置及びその方法 | |
| JPH11225289A (ja) | エッジ検出用固体撮像装置、並びに固体撮像装置の駆動によるエッジ検出方法 | |
| JPH07135607A (ja) | 画像欠陥救済回路 | |
| JP4551588B2 (ja) | 撮像装置および撮像システム | |
| JP3379652B2 (ja) | 固体撮像素子 | |
| KR19990072919A (ko) | 고체촬상장치,그구동방법및카메라 | |
| JPS635666A (ja) | 固体撮像装置の欠陥補正装置 | |
| US7379108B2 (en) | Image sensor, driving method and camera | |
| JP2003032552A (ja) | 固体撮像素子およびその駆動方法、並びに動き検出装置 | |
| JP2895941B2 (ja) | 固体撮像装置 | |
| JP3107212B2 (ja) | 固体撮像素子 | |
| JP2974809B2 (ja) | 固体撮像装置 | |
| JPH07169935A (ja) | 固体撮像装置及びその電荷転送方法 | |
| JP3859294B2 (ja) | 固体撮像装置 | |
| JPH07203308A (ja) | 赤外線撮像装置 | |
| JP2002171445A (ja) | 固体撮像素子及び撮像装置 | |
| JPH0723303A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010130 |