JP2000200896A - イメ―ジセンサにおける不良画素検出及び補正のための装置及びその方法 - Google Patents
イメ―ジセンサにおける不良画素検出及び補正のための装置及びその方法Info
- Publication number
- JP2000200896A JP2000200896A JP11369115A JP36911599A JP2000200896A JP 2000200896 A JP2000200896 A JP 2000200896A JP 11369115 A JP11369115 A JP 11369115A JP 36911599 A JP36911599 A JP 36911599A JP 2000200896 A JP2000200896 A JP 2000200896A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- defective pixel
- unit
- address
- image sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/30—Transforming light or analogous information into electric information
- H04N5/33—Transforming infrared radiation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【課題】 不良画素を捜し出して該当不良画素に対する
補正を遂行してイメージセンサの性能を向上させるため
のイメージセンサでの不良画素検出及び補正のための装
置及び方法を提供する。 【解決手段】 Ｎ（カラム数）×Ｍ（ライン数）の単位
画素でアレイされて外部から入るイメージに対する情報
を感知する画素アレイを備えたイメージセンサでの不良
画素検出及び補正のための装置において、不良画素検出
モードの際第１及び第２集積時間、限界値に応答して集
積及びスキャンアドレスとカラムアドレスにより駆動さ
れる上記単位画素の不良如何を検出するための不良画素
検出手段５０１と、上記不良画素検出手段で検出された
不良画素アドレスを貯蔵するための不良画素アドレス貯
蔵手段５０２と、正常モードの際不良画素認知信号に応
答して上記不良画素から出力される第１データ及び第２
データを補正するための不良画素補正手段５０３とを有
する。
補正を遂行してイメージセンサの性能を向上させるため
のイメージセンサでの不良画素検出及び補正のための装
置及び方法を提供する。 【解決手段】 Ｎ（カラム数）×Ｍ（ライン数）の単位
画素でアレイされて外部から入るイメージに対する情報
を感知する画素アレイを備えたイメージセンサでの不良
画素検出及び補正のための装置において、不良画素検出
モードの際第１及び第２集積時間、限界値に応答して集
積及びスキャンアドレスとカラムアドレスにより駆動さ
れる上記単位画素の不良如何を検出するための不良画素
検出手段５０１と、上記不良画素検出手段で検出された
不良画素アドレスを貯蔵するための不良画素アドレス貯
蔵手段５０２と、正常モードの際不良画素認知信号に応
答して上記不良画素から出力される第１データ及び第２
データを補正するための不良画素補正手段５０３とを有
する。
Description
【０００１】
【発明が属する技術分野】本発明は、ＣＭＯＳイメージ
センサ（image sensor）に関し、特にイメージセンサの
製造工程上で発生し得る不良画素を捜し出してその位置
を外部に知らせて、該当不良画素に対する補正を遂行す
るためのイメージセンサでの不良画素検出及び補正のた
めの装置及び方法に関するものである。
センサ（image sensor）に関し、特にイメージセンサの
製造工程上で発生し得る不良画素を捜し出してその位置
を外部に知らせて、該当不良画素に対する補正を遂行す
るためのイメージセンサでの不良画素検出及び補正のた
めの装置及び方法に関するものである。
【０００２】
【従来の技術】一般的に、イメージセンサとは光に反応
する半導体の性質を利用してイメージを捕獲（captur
e）する装置をいう。自然界に存在する各被写体の部分
は光の明るさ及び波長などがお互いに異なって感知する
装置の各画素で異なる電気的な値を見せるが、この電気
的な値を信号処理が可能なレベルにするものがイメージ
センサである。
する半導体の性質を利用してイメージを捕獲（captur
e）する装置をいう。自然界に存在する各被写体の部分
は光の明るさ及び波長などがお互いに異なって感知する
装置の各画素で異なる電気的な値を見せるが、この電気
的な値を信号処理が可能なレベルにするものがイメージ
センサである。
【０００３】このためにイメージセンサは多数の単位画
素で構成された画素アレイと、画素で感知したアナログ
電圧をデジタル電圧に変換するための変換装置と、デジ
タル電圧に変換されたデータを貯蔵する貯蔵装置等で構
成されるが、この時これら多数の装置によってイメージ
センサは常に工程上エラーの可能性を有することにな
る。
素で構成された画素アレイと、画素で感知したアナログ
電圧をデジタル電圧に変換するための変換装置と、デジ
タル電圧に変換されたデータを貯蔵する貯蔵装置等で構
成されるが、この時これら多数の装置によってイメージ
センサは常に工程上エラーの可能性を有することにな
る。
【０００４】イメージセンサで不良画素によるエラーは
画面上に小さなスポットまたはラインで現れることにな
るが、この時このような部分エラーがあるイメージセン
サチップを全部不良チップに判定する場合、チップの収
率が減少するという問題がある。
画面上に小さなスポットまたはラインで現れることにな
るが、この時このような部分エラーがあるイメージセン
サチップを全部不良チップに判定する場合、チップの収
率が減少するという問題がある。
【０００５】従って、イメージセンサは画面上の部分エ
ラーを捜し出して補正することによって正常的な画像で
認識できるように動作する不良画素検出及び補正のため
の装置を必要とする。
ラーを捜し出して補正することによって正常的な画像で
認識できるように動作する不良画素検出及び補正のため
の装置を必要とする。
【０００６】
【発明が解決しようとする課題】本発明は、上記従来の
問題点に鑑みてなされたものであって、不良画素を捜し
出して該当不良画素に対する補正を遂行してイメージセ
ンサの性能を向上させるためのイメージセンサでの不良
画素検出及び補正のための装置及び方法を提供すること
を目的とする。また、本発明は、イメージセンサの不良
チップを正常のチップと同様な動作ができるようにしチ
ップの収率を高めるイメージセンサでの不良画素検出及
び補正のための装置及び方法を提供することを目的とす
る。
問題点に鑑みてなされたものであって、不良画素を捜し
出して該当不良画素に対する補正を遂行してイメージセ
ンサの性能を向上させるためのイメージセンサでの不良
画素検出及び補正のための装置及び方法を提供すること
を目的とする。また、本発明は、イメージセンサの不良
チップを正常のチップと同様な動作ができるようにしチ
ップの収率を高めるイメージセンサでの不良画素検出及
び補正のための装置及び方法を提供することを目的とす
る。
【０００７】
【課題を解決するための手段】上記目的を達成するため
の本発明は、Ｎ（カラム数）×Ｍ（ライン数）の単位画
素でアレイされて外部から入るイメージに対する情報を
感知する画素アレイを備えたイメージセンサでの不良画
素検出及び補正のための方法において、不良画素検出モ
ードの際第１ライン内の前記単位画素で第１集積時間ほ
ど集積された電荷を電気的にスキャンした第１画素値を
読み出して貯蔵する第１ステップと、前記第１ライン内
の前記単位画素で第２集積時間ほど集積された電荷を電
気的にスキャンした第２画素値を読み出して貯蔵する第
２ステップと、前記第１及び第２ステップで貯蔵された
前記第１ライン内の単位画素の第１及び第２画素値を１
つずつ順次読み出して互いに比較する第３ステップと、
前記第３ステップの比較結果、前記第１及び第２集積時
間の差による前記画素値の差が存在しなかったらエラー
を出力して、該当単位画素のアドレスを貯蔵する第４ス
テップと、ラインアドレスを１ずつ増加して前記Ｍライ
ンに対して前記第１乃至第４ステップを順に遂行する第
５ステップと、正常動作の際現在読み出そうとする前記
単位画素のアドレスと前記第４ステップで貯蔵された不
良画素のアドレスを比較して一致する場合、補正動作を
遂行する第６ステップとを有することを特徴とする。
の本発明は、Ｎ（カラム数）×Ｍ（ライン数）の単位画
素でアレイされて外部から入るイメージに対する情報を
感知する画素アレイを備えたイメージセンサでの不良画
素検出及び補正のための方法において、不良画素検出モ
ードの際第１ライン内の前記単位画素で第１集積時間ほ
ど集積された電荷を電気的にスキャンした第１画素値を
読み出して貯蔵する第１ステップと、前記第１ライン内
の前記単位画素で第２集積時間ほど集積された電荷を電
気的にスキャンした第２画素値を読み出して貯蔵する第
２ステップと、前記第１及び第２ステップで貯蔵された
前記第１ライン内の単位画素の第１及び第２画素値を１
つずつ順次読み出して互いに比較する第３ステップと、
前記第３ステップの比較結果、前記第１及び第２集積時
間の差による前記画素値の差が存在しなかったらエラー
を出力して、該当単位画素のアドレスを貯蔵する第４ス
テップと、ラインアドレスを１ずつ増加して前記Ｍライ
ンに対して前記第１乃至第４ステップを順に遂行する第
５ステップと、正常動作の際現在読み出そうとする前記
単位画素のアドレスと前記第４ステップで貯蔵された不
良画素のアドレスを比較して一致する場合、補正動作を
遂行する第６ステップとを有することを特徴とする。
【０００８】また、本発明は、Ｎ（カラム数）×Ｍ（ラ
イン数）の単位画素でアレイされて外部から入るイメー
ジに対する情報を感知する画素アレイを具備したイメー
ジセンサにおける不良画素検出及び補正のための装置に
おいて、集積アドレス及びスキャンアドレスにより駆動
されて、不良画素検出モードの際イネーブル信号に応答
して第１及び第２集積時間、及び境界値を入力されて前
記第１及び第２集積時間によって前記集積アドレス及び
スキャンアドレスに該当する各単位画素から第１データ
及び第２データを出力する単位画素と、前記境界値及び
第１データと第２データ間の差の値を比較して前記差の
値が前記境界値より小さい場合エラー信号を発生させ
て、該当単位画素の前記集積アドレス、スキャンアドレ
ス及びカラムアドレスを出力する不良画素検出手段と、
前記エラー信号に応答して前記不良画素アドレスを貯蔵
して前記該当単位画素の前記集積アドレス、前記スキャ
ンアドレス及び前記カラムアドレスを比較するための不
良画素アドレス貯蔵手段と、前記不良画素検出信号に応
答して前記不良画素の第１データ及び第２データを補正
して各々補正された第１及び第２データを出力するため
の不良画素補正手段とを有することを特徴とする。
イン数）の単位画素でアレイされて外部から入るイメー
ジに対する情報を感知する画素アレイを具備したイメー
ジセンサにおける不良画素検出及び補正のための装置に
おいて、集積アドレス及びスキャンアドレスにより駆動
されて、不良画素検出モードの際イネーブル信号に応答
して第１及び第２集積時間、及び境界値を入力されて前
記第１及び第２集積時間によって前記集積アドレス及び
スキャンアドレスに該当する各単位画素から第１データ
及び第２データを出力する単位画素と、前記境界値及び
第１データと第２データ間の差の値を比較して前記差の
値が前記境界値より小さい場合エラー信号を発生させ
て、該当単位画素の前記集積アドレス、スキャンアドレ
ス及びカラムアドレスを出力する不良画素検出手段と、
前記エラー信号に応答して前記不良画素アドレスを貯蔵
して前記該当単位画素の前記集積アドレス、前記スキャ
ンアドレス及び前記カラムアドレスを比較するための不
良画素アドレス貯蔵手段と、前記不良画素検出信号に応
答して前記不良画素の第１データ及び第２データを補正
して各々補正された第１及び第２データを出力するため
の不良画素補正手段とを有することを特徴とする。
【０００９】本発明を簡単に要約すれば、一般光学写真
機で露出（exposure）時間によって結果が変わることの
ように、イメージセンサが正常的な動作を遂行する場
合、同一の光に対する集積時間（integration time）に
よって画素値が変わるべきである点に着眼して不良画素
を捜し出し、その不良画素の位置を記憶し、その不良画
素の位置を読み出す際、隣接画素の値を利用して不良画
素に対する補正された画素値を求める技術である。ここ
で、不良画素の場合、集積時間が変わっても画素の不良
によって画素値にほとんど変化がないのでこれを利用し
て不良画素を捜し出すものである。
機で露出（exposure）時間によって結果が変わることの
ように、イメージセンサが正常的な動作を遂行する場
合、同一の光に対する集積時間（integration time）に
よって画素値が変わるべきである点に着眼して不良画素
を捜し出し、その不良画素の位置を記憶し、その不良画
素の位置を読み出す際、隣接画素の値を利用して不良画
素に対する補正された画素値を求める技術である。ここ
で、不良画素の場合、集積時間が変わっても画素の不良
によって画素値にほとんど変化がないのでこれを利用し
て不良画素を捜し出すものである。
【００１０】
【発明の実施の形態】次に、本発明にかかる、イメージ
センサにおける不良画素検出及び補正のための装置及び
その方法の実施の形態の具体例を図面を参照しながら説
明する。
センサにおける不良画素検出及び補正のための装置及び
その方法の実施の形態の具体例を図面を参照しながら説
明する。
【００１１】図１は、不良画素検出及び補正部を備えた
ＣＭＯＳイメージセンサに対する一実施例のブロック図
で、ＣＭＯＳイメージセンサの全体的な動作を制御し
て、外部システムに対するインターフェース役割を担当
する制御及び外部システムインターフェース部１０と、
画素を横Ｎ個、縦Ｍ個で配置してイメージに該当する光
電荷をアナログ信号に変換して出力する画素アレイ部と
２０、各画素からのアナログ信号をデジタルシステムで
処理が可能にするようにデジタル信号に変換するアナロ
グ−デジタル変換器（Analog-digital converter）３
０、前記アナログ−デジタル変換器３０の出力に応答し
てデジタル化された画素のイメージ信号値を貯蔵するバ
ッファ４０と、制御及び外部システムインターフェース
部１０で制御情報に応答して不良画素を取り出して、バ
ッファ４０で読み出した画素値を補正して制御及び外部
システムインターフェース部１０に出力する不良画素検
出及び補正部５０とよりなる。そして、アナログ−デジ
タル変換器３０は、各画素で感知した電圧と比較するこ
とに使われるクロックによって線型的に減少するランプ
（ramp）形態の比較基準電圧（reference voltage）を
作りだすランプ電圧発生器（ramp voltage generator）
３１及び画素アレイ２０から出力される感知電圧（アナ
ログ電圧）とランプ電圧発生器３１から出力される比較
基準電圧を比較して、比較基準電圧が画素電圧より大き
い間制御及び外部システムインターフェース部１０から
出力されるカウンタ値を二重バッファ４０に書きこまれ
るようにする書き込み可能信号を出力するＮ個の配列で
構成された電圧比較部３２とより構成される。
ＣＭＯＳイメージセンサに対する一実施例のブロック図
で、ＣＭＯＳイメージセンサの全体的な動作を制御し
て、外部システムに対するインターフェース役割を担当
する制御及び外部システムインターフェース部１０と、
画素を横Ｎ個、縦Ｍ個で配置してイメージに該当する光
電荷をアナログ信号に変換して出力する画素アレイ部と
２０、各画素からのアナログ信号をデジタルシステムで
処理が可能にするようにデジタル信号に変換するアナロ
グ−デジタル変換器（Analog-digital converter）３
０、前記アナログ−デジタル変換器３０の出力に応答し
てデジタル化された画素のイメージ信号値を貯蔵するバ
ッファ４０と、制御及び外部システムインターフェース
部１０で制御情報に応答して不良画素を取り出して、バ
ッファ４０で読み出した画素値を補正して制御及び外部
システムインターフェース部１０に出力する不良画素検
出及び補正部５０とよりなる。そして、アナログ−デジ
タル変換器３０は、各画素で感知した電圧と比較するこ
とに使われるクロックによって線型的に減少するランプ
（ramp）形態の比較基準電圧（reference voltage）を
作りだすランプ電圧発生器（ramp voltage generator）
３１及び画素アレイ２０から出力される感知電圧（アナ
ログ電圧）とランプ電圧発生器３１から出力される比較
基準電圧を比較して、比較基準電圧が画素電圧より大き
い間制御及び外部システムインターフェース部１０から
出力されるカウンタ値を二重バッファ４０に書きこまれ
るようにする書き込み可能信号を出力するＮ個の配列で
構成された電圧比較部３２とより構成される。
【００１２】上記のように構成されたＣＭＯＳイメージ
センサの全体動作は、チップの外部システムが制御及び
外部システムインターフェース部１０にある配置レジス
ターに所望の動作を指示するようにプログラミングイン
ターフェースを介してプログラミングし、その情報によ
って制御及び外部システムインターフェース部１０が適
切に画素アレイ２０を駆動してライン別に次々と画素値
を読みだすようになる。
センサの全体動作は、チップの外部システムが制御及び
外部システムインターフェース部１０にある配置レジス
ターに所望の動作を指示するようにプログラミングイン
ターフェースを介してプログラミングし、その情報によ
って制御及び外部システムインターフェース部１０が適
切に画素アレイ２０を駆動してライン別に次々と画素値
を読みだすようになる。
【００１３】図２は、比較部３２と二重バッファ４０の
動作を概念的に説明するための図であり、画素アレイ２
０から出力される画素値に対するアナログ電圧をランプ
電圧発生器３１から出力される比較基準電圧と比較し
て、比較された結果を二重バッファ４０の書き込み可能
（write enable）信号に使用する。すなわち、比較基準
電圧が画素値に対するアナログ電圧より高ければ、書き
込み可能信号がオン（on）になっている状態であるの
で、制御及び外部システムインターフェース部１０から
出力されるカウンタ情報を二重バッファ４０に書きこ
み、その次のクロックで決まったランプ電圧ほど減少さ
れた比較基準電圧を再び画素値に対するアナログ電圧と
比較する。このような過程を毎クロックごとに繰り返し
実施して、比較基準電圧がアナログ画素電圧より低くな
る瞬間に書き込み可能信号がオフ（off）されてそれ以
上二重バッファ４０に書き込み動作が行われないし、直
前クロックで二重バッファ４０に書きこまれたカウンタ
値が、アナログ電圧に対してデジタル変換されたデジタ
ル画素電圧になる。
動作を概念的に説明するための図であり、画素アレイ２
０から出力される画素値に対するアナログ電圧をランプ
電圧発生器３１から出力される比較基準電圧と比較し
て、比較された結果を二重バッファ４０の書き込み可能
（write enable）信号に使用する。すなわち、比較基準
電圧が画素値に対するアナログ電圧より高ければ、書き
込み可能信号がオン（on）になっている状態であるの
で、制御及び外部システムインターフェース部１０から
出力されるカウンタ情報を二重バッファ４０に書きこ
み、その次のクロックで決まったランプ電圧ほど減少さ
れた比較基準電圧を再び画素値に対するアナログ電圧と
比較する。このような過程を毎クロックごとに繰り返し
実施して、比較基準電圧がアナログ画素電圧より低くな
る瞬間に書き込み可能信号がオフ（off）されてそれ以
上二重バッファ４０に書き込み動作が行われないし、直
前クロックで二重バッファ４０に書きこまれたカウンタ
値が、アナログ電圧に対してデジタル変換されたデジタ
ル画素電圧になる。
【００１４】このような方法で変換され、バッファに貯
蔵されたデータを読み出す間に、次のラインに対する画
素のアナログ電圧をデジタル電圧に変換する作業をパイ
プライン方式で進行させるために二重バッファが必要で
ある。
蔵されたデータを読み出す間に、次のラインに対する画
素のアナログ電圧をデジタル電圧に変換する作業をパイ
プライン方式で進行させるために二重バッファが必要で
ある。
【００１５】そして、二重バッファ４０に書きこまれた
データは不良画素検出及び補正部５０に送られて制御及
び外部システムインターフェース部１０のエラー判定レ
ジスターと出力モード値によって適切な補正をした後制
御及び外部システムインターフェース部１０に送られ
て、このデータを出力モードに合せて外部システムに送
る。
データは不良画素検出及び補正部５０に送られて制御及
び外部システムインターフェース部１０のエラー判定レ
ジスターと出力モード値によって適切な補正をした後制
御及び外部システムインターフェース部１０に送られ
て、このデータを出力モードに合せて外部システムに送
る。
【００１６】図３は、上記図1の画素アレイを構成する
各単位画素の一般的な構成図で、光子（photon）によっ
て生じた電子（electron）を捕獲するフォトダイオード
（photo-diode）６０、伝達制御信号Ｔｘに応答して前
記フォトダイオード６０で生成された電荷をセンシング
ノードＮａに伝達するための伝達トランジスタＭＴ、フ
ォトダイオード６０を初期化させる動作と相関ダブルサ
ンプリング（Correlated Double Sampling）のためセン
シングノードＮａをチャージさせる役割を遂行するリセ
ットトランジスタ（ＭＲ）及びセンシングノードＮａの
電圧レベルを画素値として出力するバッファ７０とより
構成される。
各単位画素の一般的な構成図で、光子（photon）によっ
て生じた電子（electron）を捕獲するフォトダイオード
（photo-diode）６０、伝達制御信号Ｔｘに応答して前
記フォトダイオード６０で生成された電荷をセンシング
ノードＮａに伝達するための伝達トランジスタＭＴ、フ
ォトダイオード６０を初期化させる動作と相関ダブルサ
ンプリング（Correlated Double Sampling）のためセン
シングノードＮａをチャージさせる役割を遂行するリセ
ットトランジスタ（ＭＲ）及びセンシングノードＮａの
電圧レベルを画素値として出力するバッファ７０とより
構成される。
【００１７】図３を参照し、以下に、単位画素の動作を
簡単に説明する。
簡単に説明する。
【００１８】イメージセンサを利用しイメージを捕獲
（image capturing）しようとすると、まず伝達トラン
ジスタＭＴをオフさせてフォトダイオード６０で光子に
よって生じた電子を集めた後、また伝達トランジスタＭ
Ｔをオンさせてバッファを介して読み出せば良い。
（image capturing）しようとすると、まず伝達トラン
ジスタＭＴをオフさせてフォトダイオード６０で光子に
よって生じた電子を集めた後、また伝達トランジスタＭ
Ｔをオンさせてバッファを介して読み出せば良い。
【００１９】リセットトランジスタＭＲは画素を初期化
させるために必要であり、リセット制御信号Ｒｘ、伝達
制御信号Ｔｘを全部“ハイ（high）”にイネーブルさせ
て単位画素を初期化する。
させるために必要であり、リセット制御信号Ｒｘ、伝達
制御信号Ｔｘを全部“ハイ（high）”にイネーブルさせ
て単位画素を初期化する。
【００２０】ここで、フォトダイオード６０に捕獲され
る電子の数は入力光子の数及び伝達制御信号Ｔｘを“ロ
ー（low）”にして伝達トランジスタＭＴをオフさせて
おく時間（すなわち、露出時間）に比例する。したがっ
て、良いイメージを得るためには、暗い所でイメージを
捕獲する場合には露出時間を長くすべきであり、明るい
所でイメージを捕獲する場合には露出時間を短くすべき
である。
る電子の数は入力光子の数及び伝達制御信号Ｔｘを“ロ
ー（low）”にして伝達トランジスタＭＴをオフさせて
おく時間（すなわち、露出時間）に比例する。したがっ
て、良いイメージを得るためには、暗い所でイメージを
捕獲する場合には露出時間を長くすべきであり、明るい
所でイメージを捕獲する場合には露出時間を短くすべき
である。
【００２１】そして、再び伝達トランジスタＭＲをオン
させてフォトダイオード６０に集めた電子をバッファを
介して読み出せば良い。
させてフォトダイオード６０に集めた電子をバッファを
介して読み出せば良い。
【００２２】一方、イメージセンサはメモリのローアド
レス（row address）概念に該当する集積（integratio
n）アドレス及びスキャン（scan）アドレスを利用して
画素アレイ部２０をライン単位でアクセスして、このよ
うにライン単位でアクセスしたデータは二重バッファ４
０に貯蔵されてカラム（column）アドレスに応答して1
つの画素値ずつ出力することになる。ここで、集積アド
レスは伝達トランジスタＭＴのスイッチをオフさせてフ
ォトダイオード６０が電荷を集めるようにし、スキャン
アドレスは逆に伝達トランジスタＭＴのスイッチをオン
させて捕獲したイメージの値を電気的に変換させる役割
をする。従って、スキャンアドレスとカラムアドレスだ
け分かれば画素の位置が正確に分かる。
レス（row address）概念に該当する集積（integratio
n）アドレス及びスキャン（scan）アドレスを利用して
画素アレイ部２０をライン単位でアクセスして、このよ
うにライン単位でアクセスしたデータは二重バッファ４
０に貯蔵されてカラム（column）アドレスに応答して1
つの画素値ずつ出力することになる。ここで、集積アド
レスは伝達トランジスタＭＴのスイッチをオフさせてフ
ォトダイオード６０が電荷を集めるようにし、スキャン
アドレスは逆に伝達トランジスタＭＴのスイッチをオン
させて捕獲したイメージの値を電気的に変換させる役割
をする。従って、スキャンアドレスとカラムアドレスだ
け分かれば画素の位置が正確に分かる。
【００２３】次に、不良画素検出及び補正部５０につい
て具体的に説明する。
て具体的に説明する。
【００２４】上述したように、正常画素の場合光学的写
真機の露出時間に該当する集積時間による集積された電
荷量の差によって画素値の差を発生させることに対し、
不良画素の場合には集積時間の差を画素値の差に反映さ
せることのできない点を利用して、不良画素検出及び補
正部５０は各ライン別に集積時間を異にしながら不良画
素を検出する。
真機の露出時間に該当する集積時間による集積された電
荷量の差によって画素値の差を発生させることに対し、
不良画素の場合には集積時間の差を画素値の差に反映さ
せることのできない点を利用して、不良画素検出及び補
正部５０は各ライン別に集積時間を異にしながら不良画
素を検出する。
【００２５】図４は、本発明に係るイメージセンサにお
ける不良画素検出及び補正のための装置の不良画素検出
及び補正部５０の不良画素検出フローチャートを示した
ものである。
ける不良画素検出及び補正のための装置の不良画素検出
及び補正部５０の不良画素検出フローチャートを示した
ものである。
【００２６】まず、画素アレイ部２０の一番最初の０番
ライン画素らに対する不良検出を始める（ステップ８
０）。
ライン画素らに対する不良検出を始める（ステップ８
０）。
【００２７】０番ライン内の全ての単位画素に対してリ
セットトランジスタＭＲ及び伝達トランジスタＭＴをオ
ンさせて第１リセット動作を遂行し（ステップ９０）、
第１リセット動作後第１集積時間ほど伝達トランジスタ
ＭＴをオフさせてフォトダイオード６０で電荷を集積す
る第１集積動作を遂行した（ステップ１００）後に伝達
トランジスタＭＴをオン、リセットトランジスタＭＲを
オフさせて第１集積動作により集積された電荷を電気的
にスキャンして画素値を読み出して二重バッファの片側
に貯蔵する第１スキャン動作を遂行する（ステップ１１
０）。
セットトランジスタＭＲ及び伝達トランジスタＭＴをオ
ンさせて第１リセット動作を遂行し（ステップ９０）、
第１リセット動作後第１集積時間ほど伝達トランジスタ
ＭＴをオフさせてフォトダイオード６０で電荷を集積す
る第１集積動作を遂行した（ステップ１００）後に伝達
トランジスタＭＴをオン、リセットトランジスタＭＲを
オフさせて第１集積動作により集積された電荷を電気的
にスキャンして画素値を読み出して二重バッファの片側
に貯蔵する第１スキャン動作を遂行する（ステップ１１
０）。
【００２８】次に、０番ライン内の全ての単位画素らに
対してリセットトランジスタＭＲ及び伝達トランジスタ
ＭＴをオンさせて第２リセット動作を遂行し（ステップ
１２０）、第２リセット動作後第１集積時間より長い第
２集積時間ほど伝達トランジスタＭＴをオフさせてフォ
トダイオード６０で電荷を集積する第２集積動作を遂行
した（ステップ１３０）後に伝達トランジスタＭＴをオ
ン、リセットトランジスタＭＲをオフさせて第２集積動
作により集積された電荷を電気的にスキャンして画素値
を読み出して二重バッファの他の側に貯蔵する第２スキ
ャン動作を遂行する（ステップ１４０）。
対してリセットトランジスタＭＲ及び伝達トランジスタ
ＭＴをオンさせて第２リセット動作を遂行し（ステップ
１２０）、第２リセット動作後第１集積時間より長い第
２集積時間ほど伝達トランジスタＭＴをオフさせてフォ
トダイオード６０で電荷を集積する第２集積動作を遂行
した（ステップ１３０）後に伝達トランジスタＭＴをオ
ン、リセットトランジスタＭＲをオフさせて第２集積動
作により集積された電荷を電気的にスキャンして画素値
を読み出して二重バッファの他の側に貯蔵する第２スキ
ャン動作を遂行する（ステップ１４０）。
【００２９】そして、前記第１及び第２スキャン動作で
二重バッファに貯蔵されたライン内の単位画素の画素値
を１つずつ読み出して互いに比較する（ステップ１５
０）。前記比較結果、第１及び第２集積時間の差による
画素値の差が存在すれば正常画素であるので次の動作に
移り、第１及び第２集積時間の差による画素値の差が存
在しなかったら不良画素であるのでエラーを出力した後
（ステップ１６０）次の動作に移る。
二重バッファに貯蔵されたライン内の単位画素の画素値
を１つずつ読み出して互いに比較する（ステップ１５
０）。前記比較結果、第１及び第２集積時間の差による
画素値の差が存在すれば正常画素であるので次の動作に
移り、第１及び第２集積時間の差による画素値の差が存
在しなかったら不良画素であるのでエラーを出力した後
（ステップ１６０）次の動作に移る。
【００３０】次に、０番ラインに対するカラムの最後で
あるかどうかをチェックする（ステップ１７０）。チェ
ックの結果、最後のカラムではなかったらラインのその
次の単位画素に対する画素値を続けて比較するために画
素値比較動作ステップ１５０に復帰し、最後のカラムで
あったらフレームの最後のラインであるかどうかをチェ
ックする（ステップ１８０）。前記チェックの結果、最
後のラインであったら不良画素検出動作を終えて、最後
のラインではなかったらラインアドレスを“１”増加さ
せて（ステップ１９０）第１リセット動作ステップ９０
に復帰して繰り返して遂行する。
あるかどうかをチェックする（ステップ１７０）。チェ
ックの結果、最後のカラムではなかったらラインのその
次の単位画素に対する画素値を続けて比較するために画
素値比較動作ステップ１５０に復帰し、最後のカラムで
あったらフレームの最後のラインであるかどうかをチェ
ックする（ステップ１８０）。前記チェックの結果、最
後のラインであったら不良画素検出動作を終えて、最後
のラインではなかったらラインアドレスを“１”増加さ
せて（ステップ１９０）第１リセット動作ステップ９０
に復帰して繰り返して遂行する。
【００３１】図５は、上記図４の不良画素検出フローチ
ャートを遂行する本発明に係るイメージセンサにおける
不良画素検出及び補正のための装置の不良画素検出及び
補正部５０の内部ブロック図を概念的に示した図であ
る。
ャートを遂行する本発明に係るイメージセンサにおける
不良画素検出及び補正のための装置の不良画素検出及び
補正部５０の内部ブロック図を概念的に示した図であ
る。
【００３２】不良画素検出及び補正部５０はまず、不良
画素検出のためのイネーブル信号に応答して不良画素検
出モードの際、ユーザによってプログラムされた第１及
び第２集積時間と限界値を入力し、不良画素検出のため
の集積及びスキャンアドレスとカラムアドレスを画素ア
レイ２０で駆動して、前記集積及びスキャンアドレスに
該当する画素から前記第１及び第２集積時間各々による
画素値、すなわち第１データ及び第２データを入力し、
比較して第１及び第２集積時間の差によるデータの差が
前記限界値より小さい場合エラー信号を発生して、その
時のスキャンアドレスとカラムアドレスを不良画素アド
レスで出力する不良画素検出部５０１と、不良画素検出
部５０１から出力されるエラー信号に応答して不良画素
アドレスを貯蔵し、正常モードの際入力されるスキャン
アドレス及びカラムアドレスと貯蔵された不良画素アド
レスを比較して不良画素認知信号を出力するキャム（CA
M、Content Address Memory）形態の不良画素アドレス
貯蔵部５０２と、正常モードの際、前記不良画素認知信
号に応答して不良画素から出力される第１データ及び第
２データを補正して出力する不良画素補正部５０３とで
なり、前記不良画素検出部５０１は不良画素検出を完了
した後、完了信号を制御及び外部システムインターフェ
ース部１０に出力して、正常モードの際前記不良画素補
正部５０３に入力される第１及び第２データは相関ダブ
ルサンプリング方式（correlated double sampling met
hod、以下ＣＤＳとする）を支援する場合での基準デー
タと実際データを意味する。
画素検出のためのイネーブル信号に応答して不良画素検
出モードの際、ユーザによってプログラムされた第１及
び第２集積時間と限界値を入力し、不良画素検出のため
の集積及びスキャンアドレスとカラムアドレスを画素ア
レイ２０で駆動して、前記集積及びスキャンアドレスに
該当する画素から前記第１及び第２集積時間各々による
画素値、すなわち第１データ及び第２データを入力し、
比較して第１及び第２集積時間の差によるデータの差が
前記限界値より小さい場合エラー信号を発生して、その
時のスキャンアドレスとカラムアドレスを不良画素アド
レスで出力する不良画素検出部５０１と、不良画素検出
部５０１から出力されるエラー信号に応答して不良画素
アドレスを貯蔵し、正常モードの際入力されるスキャン
アドレス及びカラムアドレスと貯蔵された不良画素アド
レスを比較して不良画素認知信号を出力するキャム（CA
M、Content Address Memory）形態の不良画素アドレス
貯蔵部５０２と、正常モードの際、前記不良画素認知信
号に応答して不良画素から出力される第１データ及び第
２データを補正して出力する不良画素補正部５０３とで
なり、前記不良画素検出部５０１は不良画素検出を完了
した後、完了信号を制御及び外部システムインターフェ
ース部１０に出力して、正常モードの際前記不良画素補
正部５０３に入力される第１及び第２データは相関ダブ
ルサンプリング方式（correlated double sampling met
hod、以下ＣＤＳとする）を支援する場合での基準デー
タと実際データを意味する。
【００３３】不良画素の検出のためにまず、イネーブル
信号により不良画素検出モードに入り集積及びスキャン
アドレスとカラムアドレスを順に増加させて画素アレイ
の全ての画素に対して第1集積時間により出力される第1
データと第２集積時間により出力される第２データ間の
差を限界値と比較して差が限界値より小さい場合エラー
信号を発生して、該当アドレスを不良画素アドレス貯蔵
部５０２に貯蔵する。
信号により不良画素検出モードに入り集積及びスキャン
アドレスとカラムアドレスを順に増加させて画素アレイ
の全ての画素に対して第1集積時間により出力される第1
データと第２集積時間により出力される第２データ間の
差を限界値と比較して差が限界値より小さい場合エラー
信号を発生して、該当アドレスを不良画素アドレス貯蔵
部５０２に貯蔵する。
【００３４】不良画素補正部５０３は、不良画素検出信
号に応答して前記第１データ及び第２データを補正して
補正された第１及び第２データを各々出力する。すなわ
ち、不良画素が検出されると、前記不良画素補正部５０
３は前単位画素の画素値を前記補正された第１及び第２
データとして出力する。前記不良画素検出の動作完了
後、前記不良画素検出部５０１は制御及びシステムイン
ターフェース部（図１の１０）に完了信号を出力する。
この際、ＣＤＳの場合、前記不良画素補正部５０３に入
力された第１及び第２データは各々基準電圧及び実際の
データに該当する。
号に応答して前記第１データ及び第２データを補正して
補正された第１及び第２データを各々出力する。すなわ
ち、不良画素が検出されると、前記不良画素補正部５０
３は前単位画素の画素値を前記補正された第１及び第２
データとして出力する。前記不良画素検出の動作完了
後、前記不良画素検出部５０１は制御及びシステムイン
ターフェース部（図１の１０）に完了信号を出力する。
この際、ＣＤＳの場合、前記不良画素補正部５０３に入
力された第１及び第２データは各々基準電圧及び実際の
データに該当する。
【００３５】尚、本発明は、本実施例に限られるもので
はない。本発明の趣旨から逸脱しない範囲内で多様に変
更実施することが可能である。
はない。本発明の趣旨から逸脱しない範囲内で多様に変
更実施することが可能である。
【００３６】
【発明の効果】上記のようになされた本発明は、互いに
異なる集積時間による画素値の差で不良画素を検出して
その位置を記憶しておいて、その画素を読み出す場合に
不良画素であることを認知して補正動作を遂行すること
によって不良画素を正常画素として動作できるようにし
てイメージセンサの全体性能を向上させることができる
し、不良画素を正常画素のように動作できるようにする
ことによってイメージセンサでのチップの収率を高める
ことができる。
異なる集積時間による画素値の差で不良画素を検出して
その位置を記憶しておいて、その画素を読み出す場合に
不良画素であることを認知して補正動作を遂行すること
によって不良画素を正常画素として動作できるようにし
てイメージセンサの全体性能を向上させることができる
し、不良画素を正常画素のように動作できるようにする
ことによってイメージセンサでのチップの収率を高める
ことができる。
【図１】本発明にかかる不良画素検出及び補正部を備え
たＣＭＯＳイメージセンサに対する一実施例のブロック
図である。
たＣＭＯＳイメージセンサに対する一実施例のブロック
図である。
【図２】比較部と二重バッファの動作を概念的に説明す
るための図である。
るための図である。
【図３】図１の画素アレイを構成する各単位画素の一般
的な構成図である。
的な構成図である。
【図４】本発明にかかるイメージセンサにおける不良画
素検出及び補正のための装置の不良画素検出及び補正部
の不良画素検出フローチャートである。
素検出及び補正のための装置の不良画素検出及び補正部
の不良画素検出フローチャートである。
【図５】図４の不良画素検出フローチャートを遂行する
不良画素検出及び補正部の内部ブロック図を概念的に示
した図である。
不良画素検出及び補正部の内部ブロック図を概念的に示
した図である。
１０ 制御及び外部システムインターフェース部 ２０ 画素アレイ部 ３０ アナログ−デジタル変換器 ３１ ランプ電圧発生器 ３２ 電圧比較部 ４０ 二重バッファ ５０ 不良画素検出及び補正部 ６０ フォトダイオード ７０ バッファ ５０１ 不良画素検出部 ５０２ 不良画素アドレス貯蔵部 ５０３ 不良画素補正部 ＭＴ 伝達トランジスタ ＭＲ リセットトランジスタ Ｎａ センシングノード Ｒｘ リセット制御信号 Ｔｘ 伝達制御信号
Claims (14)
- 【請求項１】 Ｎ（カラム数）×Ｍ（ライン数）の単位
画素でアレイされて外部から入るイメージに対する情報
を感知する画素アレイを備えたイメージセンサでの不良
画素検出及び補正のための方法において、 不良画素検出モードの際第１ライン内の前記単位画素で
第１集積時間ほど集積された電荷を電気的にスキャンし
た第１画素値を読み出して貯蔵する第１ステップと、 前記第１ライン内の前記単位画素で第２集積時間ほど集
積された電荷を電気的にスキャンした第２画素値を読み
出して貯蔵する第２ステップと、 前記第１及び第２ステップで貯蔵された前記第１ライン
内の単位画素の第１及び第２画素値を１つずつ順次読み
出して互いに比較する第３ステップと、 前記第３ステップの比較結果、前記第１及び第２集積時
間の差による前記画素値の差が存在しなかったらエラー
を出力して、該当単位画素のアドレスを貯蔵する第４ス
テップと、 ラインアドレスを１ずつ増加して前記Ｍラインに対して
前記第１乃至第４ステップを順に遂行する第５ステップ
と、 正常動作の際現在読み出そうとする前記単位画素のアド
レスと前記第４ステップで貯蔵された不良画素のアドレ
スを比較して一致する場合、補正動作を遂行する第６ス
テップとを有することを特徴とするイメージセンサにお
ける不良画素検出及び補正のための方法。 - 【請求項２】 前記単位画素は、 外部の物体からイメージを感知して電荷を発生させる光
電荷生成手段と、 入力信号を増幅して増幅された信号を出力するための増
幅手段と、 前記光電荷生成手段からの電荷を前記増幅手段の入力信
号として伝達するための第１スイッチング手段と、 電源電圧端から前記光電荷生成手段及び前記増幅手段に
リセット電圧レベルを伝達するための第２スイッチング
手段と、 前記増幅された信号及び前記リセット電圧レベルを単位
画素の出力信号に出力するための第３スイッチング手段
とを有することを特徴とする請求項１記載のイメージセ
ンサにおける不良画素検出及び補正のための方法。 - 【請求項３】 前記第１ステップは、前記単位画素等の
第１スイッチング手段及び前記第２スイッチング手段を
オンさせ第１リセット動作を遂行する第７ステップと、 前記第１リセット動作後、前記第１集積時間ほど前記第
１スイッチング手段をオフさせ前記光電荷生成手段が電
荷を生成する第８ステップと、 前記第１集積動作後、前記第１スイッチング手段をオ
ン、前記第２スイッチング手段をオフさせ前記第１集積
動作により集積された電荷を電気的にスキャンして前記
画素値を読み出す第１スキャン動作を遂行する第９ステ
ップとを有することを特徴とする請求項１乃至２記載の
イメージセンサにおける不良画素検出及び補正のための
方法。 - 【請求項４】 前記第２ステップは、前記第１ライン内
の前記単位画素の第１スイッチング手段及び前記第２ス
イッチング手段をオンさせ第２リセット動作を遂行する
第１０ステップと、 前記第１リセット動作後、前記第２集積時間ほど前記第
１スイッチング手段をオフさせ光電荷生成手段が電荷を
集積する第２集積動作を遂行する第１１ステップと、 前記第２集積動作後、前記第１スイッチング手段をオ
ン、前記第２スイッチング手段をオフさせ前記第２集積
動作により集積された電荷を電気的にスキャンして前記
画素値を読み出す第２スキャン動作を遂行する第１２ス
テップとを有することを特徴とする請求項１乃至２記載
のイメージセンサにおける不良画素検出及び補正のため
の方法。 - 【請求項５】 前記第２集積時間は、前記第１集積時間
より長いことを特徴とする請求項１または４記載のイメ
ージセンサにおける不良画素検出及び補正のための方
法。 - 【請求項６】 前記第１集積時間は、前記第２集積時間
より長いことを特徴とする請求項１または３記載のイメ
ージセンサにおける不良画素検出及び補正のための方
法。 - 【請求項７】 前記光電荷生成手段は、フォトダイオー
ドであることを特徴とする請求項２記載のイメージセン
サにおける不良画素検出及び補正のための方法。 - 【請求項８】 前記第１スイッチング手段は、ＮＭＯＳ
トランジスタであることを特徴とする請求項２記載のイ
メージセンサにおける不良画素検出及び補正のための方
法。 - 【請求項９】 前記第２スイッチング手段は、ＭＮＯＳ
トランジスタであることを特徴とする請求項２記載のイ
メージセンサにおける不良画素検出及び補正のための方
法。 - 【請求項１０】 前記第３スイッチング手段は、ＮＭＯ
Ｓトランジスタであることを特徴とする請求項２記載の
イメージセンサにおける不良画素検出及び補正のための
方法。 - 【請求項１１】 前記増幅手段は、ＮＭＯＳトランジス
タであることを特徴とする請求項２記載のイメージセン
サにおける不良画素検出及び補正のための方法。 - 【請求項１２】 Ｎ（カラム数）×Ｍ（ライン数）の単
位画素でアレイされて外部から入るイメージに対する情
報を感知する画素アレイを具備したイメージセンサにお
ける不良画素検出及び補正のための装置において、 集積アドレス及びスキャンアドレスにより駆動されて、
不良画素検出モードの際イネーブル信号に応答して第１
及び第２集積時間、及び境界値を入力されて前記第１及
び第２集積時間によって前記集積アドレス及びスキャン
アドレスに該当する各単位画素から第１データ及び第２
データを出力する単位画素と、 前記境界値及び第１データと第２データ間の差の値を比
較して前記差の値が前記境界値より小さい場合エラー信
号を発生させて、該当単位画素の前記集積アドレス、ス
キャンアドレス及びカラムアドレスを出力する不良画素
検出手段と、 前記エラー信号に応答して前記不良画素アドレスを貯蔵
して前記該当単位画素の前記集積アドレス、前記スキャ
ンアドレス及び前記カラムアドレスを比較するための不
良画素アドレス貯蔵手段と、 前記不良画素検出信号に応答して前記不良画素の第１デ
ータ及び第２データを補正して各々補正された第１及び
第２データを出力するための不良画素補正手段とを有す
ることを特徴とするイメージセンサにおける不良画素検
出及び補正のための装置。 - 【請求項１３】 前記不良画素アドレス貯蔵手段は、前
記スキャンアドレス及びカラムアドレスを貯蔵するため
のフィールドでなされるキャム（ＣＡＭ、Ｃｏｎｔｅｎ
ｔ Ａｄｄｒｅｓｓａｂｌｅ Ｍｅｍｏｒｙ）であるこ
とを特徴とする請求項１２記載のイメージセンサにおけ
る不良画素検出及び補正のための装置。 - 【請求項１４】 前記第１及び第２データは、前単位画
素の画素値であることを特徴とする請求項１２記載のイ
メージセンサにおける不良画素検出及び補正のための装
置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1998/P61042 | 1998-12-30 | ||
| KR1019980061042A KR100291186B1 (ko) | 1998-12-30 | 1998-12-30 | 이미지 센서에서의 불량 화소 검출 및 보정을위한 장치 및 그방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000200896A true JP2000200896A (ja) | 2000-07-18 |
Family
ID=19567798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11369115A Pending JP2000200896A (ja) | 1998-12-30 | 1999-12-27 | イメ―ジセンサにおける不良画素検出及び補正のための装置及びその方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6674404B1 (ja) |
| JP (1) | JP2000200896A (ja) |
| KR (1) | KR100291186B1 (ja) |
| FR (1) | FR2788188B1 (ja) |
| TW (1) | TW501362B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7940315B2 (en) | 2008-01-07 | 2011-05-10 | Aptina Imaging Corporation | Method and apparatus for identification and correction of aberrant pixels in an image sensor |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100406907B1 (ko) * | 2000-11-29 | 2003-11-21 | (주)시아이센서 | 결함정보를 동일 칩 내에 포함하고 있는 씨모스 이미지 센서 |
| US7173741B1 (en) * | 2000-12-13 | 2007-02-06 | National Semiconductor Corporation | System and method for handling bad pixels in image sensors |
| DE10065120C2 (de) * | 2000-12-28 | 2003-03-20 | Inb Vision Ag | Verfahren zur Bestimmung der Abweichung des Pixelortes der Pixel mindestens einer Bildaufnahmematrix von der Sollposition |
| US7183532B2 (en) * | 2001-04-30 | 2007-02-27 | Hewlett-Packard Development Company, L.P. | Detecting a defect in an image scanner |
| KR100460768B1 (ko) * | 2001-07-06 | 2004-12-09 | 매그나칩 반도체 유한회사 | 퓨즈 융단에 의한 불량 화소 어드레스 저장 장치를 갖는이미지센서 |
| JP4194336B2 (ja) * | 2002-07-25 | 2008-12-10 | 富士通マイクロエレクトロニクス株式会社 | 半導体集積回路、欠陥画素補正方法、及び画像プロセッサ |
| KR100630707B1 (ko) * | 2004-10-22 | 2006-10-02 | 삼성전자주식회사 | 온도 의존성을 갖는 결함을 보정할 수 있는 이미지 소자및 이를 이용한 결함 보정 방법 |
| JP2007053634A (ja) * | 2005-08-18 | 2007-03-01 | Sony Corp | 撮像装置、欠陥画素補正装置および方法 |
| DE102006052805B3 (de) * | 2006-11-09 | 2008-06-05 | Sick Ag | Optoelektronische Überwachungsvorrichtung mit Testeinheit und Testverfahren |
| KR102016153B1 (ko) * | 2013-05-10 | 2019-08-30 | 삼성디스플레이 주식회사 | 표시 장치, 표시 장치의 구동 제어 장치 및 그 제어 방법 |
| KR20150014556A (ko) | 2013-07-29 | 2015-02-09 | 에스케이하이닉스 주식회사 | 데드 픽셀 보정 장치 및 그 방법과 그를 이용한 씨모스 이미지 센서 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0271682A (ja) * | 1988-09-07 | 1990-03-12 | Fuji Photo Film Co Ltd | 画像読取素子補正装置 |
| JPH05260386A (ja) * | 1992-03-16 | 1993-10-08 | Sony Corp | 固体撮像素子の欠陥画素検出回路 |
| JPH09326963A (ja) * | 1996-06-06 | 1997-12-16 | Olympus Optical Co Ltd | 撮像装置 |
| JPH10290400A (ja) * | 1997-02-17 | 1998-10-27 | Sharp Corp | 動き検出用固体撮像装置 |
| JPH10341375A (ja) * | 1997-06-09 | 1998-12-22 | Fujitsu Ltd | 撮像装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4235442A (en) * | 1977-08-26 | 1980-11-25 | Fidelity Electronics, Ltd. | Electronic board game system |
| US4858013A (en) | 1987-03-19 | 1989-08-15 | Mitsubishi Denki Kabushiki Kaisha | Solid state imaging device with adaptive pixel correction |
-
1998
- 1998-12-30 KR KR1019980061042A patent/KR100291186B1/ko not_active IP Right Cessation
-
1999
- 1999-12-27 JP JP11369115A patent/JP2000200896A/ja active Pending
- 1999-12-28 US US09/474,004 patent/US6674404B1/en not_active Expired - Lifetime
- 1999-12-29 TW TW088123165A patent/TW501362B/zh not_active IP Right Cessation
- 1999-12-30 FR FR9916790A patent/FR2788188B1/fr not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0271682A (ja) * | 1988-09-07 | 1990-03-12 | Fuji Photo Film Co Ltd | 画像読取素子補正装置 |
| JPH05260386A (ja) * | 1992-03-16 | 1993-10-08 | Sony Corp | 固体撮像素子の欠陥画素検出回路 |
| JPH09326963A (ja) * | 1996-06-06 | 1997-12-16 | Olympus Optical Co Ltd | 撮像装置 |
| JPH10290400A (ja) * | 1997-02-17 | 1998-10-27 | Sharp Corp | 動き検出用固体撮像装置 |
| JPH10341375A (ja) * | 1997-06-09 | 1998-12-22 | Fujitsu Ltd | 撮像装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7940315B2 (en) | 2008-01-07 | 2011-05-10 | Aptina Imaging Corporation | Method and apparatus for identification and correction of aberrant pixels in an image sensor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000044543A (ko) | 2000-07-15 |
| US6674404B1 (en) | 2004-01-06 |
| KR100291186B1 (ko) | 2001-06-01 |
| FR2788188B1 (fr) | 2001-06-29 |
| TW501362B (en) | 2002-09-01 |
| FR2788188A1 (fr) | 2000-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100399954B1 (ko) | 아날로그 상호 연관된 이중 샘플링 기능을 수행하는씨모스 이미지 센서용 비교 장치 | |
| US7223954B2 (en) | Apparatus for accessing an active pixel sensor array | |
| US6633335B1 (en) | CMOS image sensor with testing circuit for verifying operation thereof | |
| US6731335B1 (en) | CMOS image sensor having common outputting transistors and method for driving the same | |
| KR100340052B1 (ko) | 이미지센서 | |
| US6552745B1 (en) | CMOS active pixel with memory for imaging sensors | |
| US7830439B2 (en) | Image sensing element and processing apparatus | |
| US9148606B2 (en) | Solid-state image capturing apparatus, driving method thereof and electronic apparatus | |
| US20180175094A1 (en) | CMOS Image Sensor with Shared Sensing Node | |
| JP4065380B2 (ja) | Ｃｍｏｓイメージセンサ | |
| US9521340B2 (en) | Apparatus and method for detecting a defective pixel | |
| JP2000200896A (ja) | イメ―ジセンサにおける不良画素検出及び補正のための装置及びその方法 | |
| JP3973083B2 (ja) | 固体撮像装置、その画素不良変換方法および傷補正方法 | |
| JP3912672B2 (ja) | 固体撮像装置及びその画素欠陥検査方法 | |
| JP2001203936A (ja) | 画像記録装置 | |
| US7825971B2 (en) | Low noise image sensing system and method for use with sensors with very small pixel size | |
| US7872677B2 (en) | Solid-state imaging apparatus | |
| CN1833434A (zh) | Cmos成像器的光电二极管熔丝标识 | |
| US7417212B2 (en) | Solid-state image-sensing device | |
| JPH0730820A (ja) | 固体撮像装置 | |
| US10785436B1 (en) | Image sensor and transfer circuit and transfer method thereof | |
| JPS635666A (ja) | 固体撮像装置の欠陥補正装置 | |
| JP2012527805A (ja) | 画像データ収集装置の動作方法及びシステム | |
| JPH09214839A (ja) | 撮像装置及びその補正方法 | |
| KR20000027240A (ko) | 이미지 센서에서 디지털 방식의 상호연관된 이중 샘플링을 위한장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051101 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060201 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060602 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061121 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090626 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110308 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110513 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110928 |