JPS635666A - 固体撮像装置の欠陥補正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は固体撮像装置に関し、特に画素に発生した画像
信号の読み出し走査において、欠陥画素よりの異常な信
号を補正する固体撮像装置の欠陥補正装置に関する。

（従来技術） 一般に電子スチルカメラやビデオカメラ等の電子映像機
器に用いられるＣＣＤ型あるいはＭＯＳ型等の固体撮像
装置は、半導体集積回路技術の進歩に伴なって画素の高
密度化及び高解像度化が図られている。

しかし、このような高密度化等に伴う技術的問題として
、例えば製造工程における僅かな塵や半導体基板内の結
晶欠陥等の悪影響により、極めて微少ではあるが欠陥画
素即ち欠陥のある画素が形成され、この欠陥画素を完全
になくすことが極めて困難な点にある。

従来、この問題点に対しては、品質検査の過程で予め欠
陥画素及びその位置を検出し、電子映像機器で用いられ
る際には欠陥画素に発生する信号のみを除去する等の欠
陥補正装置が設けられている。

第６図は従来の欠陥補正装置の構成を示すブロック図で
あシ、１はマトリックス状に配列された画素群を有する
受光部、２は同期信号発生回路、３は読み出し専用メモ
ＩＪ（ＲＯＭ）を備えた記憶装置、４はサンプル・ホー
ルド回路である。

受光部１の各画素に発生する画像信号Ｓｖは、同期信号
発生回路２より供給される読み出し走査信号Ｓｃｋによ
る点順次走査により外部へ読み出され、サンプル・ホー
ルド回路４を介して標本化された後、出力端子５に出力
される。

記憶装置３は、受光部１の全ての画素に対応した記憶番
地が附けられた記憶領域を備え、各記憶領域には画素毎
に欠陥の有無を示すデータを記憶している。

又、同期信号発生回路２は、走査信号Ｓｃｋに同期した
ピクセルクロック信号Ｓｐｃを記憶装置３の読み出しア
ドレス信号として出力する。したがって、走査信号Ｓ。

ｋによる点順次走査が行なわれている画素について、欠
陥が有るか否かを示すデータ信号ＳｃＬが出力され、サ
ンプル・ホールド回路４のスイッチング素子６のゲート
端子に供給される。

正常な画素が点順次走査される時は、走査信号Ｓｃｋに
同期してデータ信号Ｓｄは′″Ｈ″Ｈ″レイ／Ｌ／シ、
スイッチング素子６が導通するので、画像信号Ｓυの標
、本化を行ない、欠陥画素が走査される時はデータ信号
Ｓｇが”Ｌｏ　レベルとなってスイッチング素子６は非
導通となるので、異常な信号の標本化を行なわず、正常
な画素よりの画像信号のみを出力することで再生画像の
劣下環を防止するようになっている。

（発明が解決しようとする問題点） しかしながら、このような固体撮像装置の欠陥補正装置
にあっては、記憶装置は受光部の全ての画素に対応した
記憶領域を備え、各画素についての欠陥の有無を示すデ
ータを格納するため、画素数の増加に伴って膨大な記憶
容量が必要となシ極めて不経済であった。

（問題点を解決するための手段） 本発明はこのような問題点に鑑みてなされたものであシ
、画素数の増加があっても小形かつ安価圧して欠陥画素
の補正を行なうことができる固体撮像装置の欠陥補正回
路を提供することを目的とする。

この目的を達成するため本発明は、水平走査方向及び垂
直走査方向にマトリックス状に配列された画素を各水平
走査期間に走査される水平走査方向の画素群の集合とし
てとらえ、各画素群毎に欠陥画素が存在するか否かを示
す配列データを記憶部の配列記憶領域に記憶し、又、欠
陥画素が存在している画素群に対応づけられた配列記憶
領域に対応して、欠陥画素の水平走査方向の位置のデー
タを記憶部の位置記憶領域に記憶し、各水平走査に同期
して該配列記憶領域より読み出された配列データに基づ
いて欠陥画素の存在する画素群を判別すると次に該配列
記憶領域に対応する特定の位置記憶領域より欠陥画素の
水平走査方向の位置を示す修参寺示峻位置データを読み
出し、該配列データと位置データに基づいて欠陥画素の
位置を判別し、欠陥画素から読み出された信号の標本化
のみを一時的に停止することで正常な画素からの画像信
号だけを出力するようにしたことで記憶部の記憶容量を
低減したことを技術的要点とする。

（実施例） 以下、本発明による一実施例を図面とともに説明する。

第１図はこの実施例の全体構成を示すブロック図であっ
て、７はマトリックス状に配列された画素を有する受光
部であシ、該画素としてはＣＯＤ固体撮像素子あるいは
ＭＯ８型固体撮像素子を問わずあらゆる光電変換素子に
対して本発明を適用することができる。

８は同期信号発生回路であシ、受光部１の各画素を水平
走査及び垂直走査することによって画素毎の画像信号を
読み出すための矩形信号列よりなる走査信号Ｓｃｋを出
力し、駆動回路９で所定レベルの信号に増幅した後、受
光部７へ供給するようになっている。

又、同期信号発生回路８は、走査信号Ｓｃｋによる飛越
し走査のうち奇数フィールド走査期間中は′Ｈルベル、
偶数フィールド走査期間中は”Ｌ″レベル夫々変化する
フィールド９インデツクス信号Ｆ’■と、垂直同期信号
ＶＤ及び水平同期信号ＨＤを出力し、更に走査信号Ｓ。

ｋのうちの水平走査信号に同期し且つ周波数の等しい矩
形信号列よりなるサンプリング信号８つ及びピクセルク
ロック信号Ｐｃｋを出力する。

１０はアドレスカウンタであシ、後述するＡＮＤ回路１
１よりの計数信号ＣＫ１が入力する毎に計数値をカウン
トアツプすると共に、Ａ、ＮＤ回回路上シのクリア信号
ＣＬ１によって計数値をクリアする。

１３は読み出し専用メモＩＪ（ＲＯＭ）からなる記憶部
であ）、アドレスカウンタ１０の計数値で設定されるア
ドレス選択信号Ａｄｒに基づき記憶領域の記憶データン
を出力する。記憶データＤｒは受光部７内の欠陥画素と
正常な画素の位置を示すデータであシ、データ形式につ
いては後述する。

１４は判別回路であシ、記憶データＤ、が”Ｈ”レベル
の場合に限り”■”レベルの判別信号ＤＢを出力する。

図中の１点鎖線１５で囲まれた回路は、欠陥画素より読
み出される異常信号を除去するため、後述のサンプル・
ホルト回路ｎの標本化動作を一時的に停止させる停止回
路であ夛、シリアル・ノラレル変換回路１６、ピクセル
カウンタ１７及び−致回路１８を備えている。

シリアル・パラレル変換回路１６は、同期信号ＣＫ３に
同期して１０６７５分の記憶データＤ７をシリアル入力
し、入力した記憶データＤｒを例えばＢＣＤコードの並
列データ信号ＰＤｒとして出力する。又、判別信号Ｄ８
が”Ｈ”レベルとなるのに同期して内部データをクリア
するようになっている。

ピクセルアドレスカウンタ１７は、１０ビツトのカウン
タであり、同期信号発生回路８よりのピクセルクロック
信号Ｐｃｋを計数し、計数値を例えばＢＣＤコードの並
列データ信号ＰＰｃｋとして出力すると共に、インバー
タ回路１９を介して入力される水平同期信号ＨＤＫＤ期
して計数値をクリアする。

−致回路１８は、シリアル・パラレル変換回路１６より
の並列データ信号ＰＤｒとピクセルアドレスカウンタ１
７よりの並列データ信号ｐｐｃｋの値が一致した時、”
Ｌ”　レベルの停止信号Ｄｃｐを出力する。

図中の一点鎖線２０で囲まれた回路は、同期信号ＣＫ３
を形成するための切換制御回路であシ、フリップフロッ
プ回路２１．　ＡＩ’ＪＤ回路２２，１０段のシフトレ
ジスタ２３、インバータ回路２４及びＡＮＤ回路２５を
備えている。即ち、同期信号発生回路８よりのピクセル
クロック信号Ｐ。ｋとフリップフロップ回路２１よりの
出力信号Ｑとの論理積演算をＡＮＤ回路２２で行ない、
出力信号Ｑが”Ｈ”　レベルとなる特定の時間だけＡＮ
Ｄ回路２２を通過した１０個のピクセルクロック信号Ｐ
。ｋが同期信号ＣＫ３となる。

シフトレジスタ２３は、同期信号ＣＫ３が印加されるの
に同期して内部データを１ビツトづつシフト動作し、１
０ビツトのシフト動作が完了すると７リツプ７０ツブ回
路２１をリセットするためのリセット信号Ｒｅｓを出力
し、又、フリップフロップ回路２１の出力信号Ｑが”Ｈ
”　レベルとなることによりインバータ回路２４の出力
信号ＣＬ３が１Ｌ”　レベルとなると内部データをクリ
アする。

フリップフロップ回路２１は、ＡＮＤ回路２５により判
別信号り、と出力信号ＣＬ３の論理積演算で形成される
セット信号Ｓｔが供給され、セット信号Ｓｔが”Ｈ”　
レベルになると出力信号Ｑを”Ｈ”レベルにセットし、
リセット信号Ｒ６８により出力侶号Ｑを”Ｌ”　レベル
にリセットする。

したがって、判別信号Ｄ８が出力するのに同期して同期
信号ＣＫ３は発生し、シフトレジスタ２３が１０個の矩
形信号を検出すると発生が停止するので、同期信号ＣＫ
３は１０個の矩形信号列で形成される。

尚、前記アドレスカウンタ１０に入力される計数信号Ｃ
Ｋ１は、インバータ回路２６を介して印加される同期信
号ＣＫ３と水平同期信号ＨＤとのＡＮＤ回路１１による
論理積演算により形成される。

図中の２点鎖線２７で囲まれた回路は、サンプルホール
ド回路であシ、スイッチング素子２８、スイッチング素
子２８を制御するＡＮＤ回路四、ホールドコンデンサ３
０と出力バッファアンプ３１を備え、受光部７から読み
出される画像信号Ｓνを標本化して出力端子３２へ出力
する。即ち、−数回路１８の出力が”Ｈ”レベルの時に
、ＡＮＤ回路四より出力される制御信号５ｐｃｐがサン
プリング信号Ｓｐに同期して”■”レベルとなる時のみ
スイッチング素子２８が導通状態となり、画像信号Ｓτ
をホールドコンデンサ３０に蓄積することにより標本化
が行なわれるようになっている。

次に、記憶部１３に記憶されるデータ形式を第２図ない
し第３図とともに説明する。

第２図において、記憶部１３は記憶番地ＡＡ、ｒ毎に１
ビツトづつの記憶領域を備えている。この記憶領域は、
各水平走査方向に配列する画素群毎に欠陥画素の存在の
有無を示す“Ｏ“又は＠１”の配列デー夕を記憶する配
列記憶領域（番号風で示す）と、欠陥画素が存在する画
素群のうち水平走査方向における欠陥画素の位置を示す
位置データを記憶する位置記憶領域（番号ルで示す）で
構成されている。

例えば、第３図に示すように、飛越し走査が行なわれる
場合において水平走査方向に配列された５２５行（７７
１＝５２５）の画素群のうちｍ＝３行目の画素群に欠陥
画素Ｘが存在し、且つ欠陥画素Ｘがその行の第１５列（
ｉ＝１５）に位置する場合を例にとると、ｆｉ＝１．２
行目の画素群には欠陥画素が存在しないのでｍ＝１．２
で示す記憶領域には１０”の配列データが格納され、次
にｌｍ＝３行目に対応する記憶領域には°１”の配列デ
ータが記憶され、ｍ　＝　３行目の画素群に欠陥画素が
存在することを示す。次のＩ’−ｒＬｒ　＝　４から１
３までの１０ビツト相当の位置記憶領域には、ＢＣＤコ
ート０で表わされるル＝１５の位置データ”００００１
１１１１’″が記憶され、風＝３における配列データと
共に欠陥画素Ｘの位置を示すようにたっている。次に、
Ａｄｒ　＝１４の記憶領域からはｍ　＝　４行目からの
配列データが記憶され、残シの画素群に欠陥画素が存在
しないときはｍ＝５２５行目までの全記憶領域に＠０”
の配列データが格納される。−方、他の行番号等に対す
る画素群に欠陥画素が存在すれば、第２図のＡｉｒ　＝
　３〜１３の記憶領域と同様に、まず”１”の配列デー
タが格納され、それに続＜１０ビツトの位置記憶領域に
欠陥画素の水平方向の位置を示す位置データが格納され
る。

尚、この実施例では、飛越し走査が行なわれるが、行番
号ｍは水平走査が行なわれる順番に対応している。　　
　− 次に、かかる構成の欠陥補正装置の作動を第４図のタイ
ミングチャートとともに説明する。同図は第２図及び第
３図に対応して欠陥画素が第３行第１５列目に存在する
場合の補正動作を示す。

フィールド９・インデックス信号Ｆ工が１Ｈ″レベルに
なると奇数フィールドの走査が開始され、同時に垂直同
期信号■が出力された後、水平同期信号ＨＤが出力され
る。水平走査期間は水平同期信号ＨＤの立下がシから立
上がシまでの期間であシ、この期間内で各画素の点順次
走査が行なわれる。

ピクセルクロック信号Ｐｃｋは走査信号Ｓｃｋと等しい
周波数で同期した矩形信号列からなシ、常に連続して出
力される。

まず、垂直同期信号ＶＤの発生と共にアドレスカウンタ
１０がクリアーし、記憶部１３の先頭番地ｋｄｒ＝１か
ら記憶データの読出しが開始される。欠陥画素の存在し
ない画素群を走査している期間ｔ。

〜ｔ３では、　７リツプフロツプ回路２１の出力信号Ｑ
が常に“Ｌ”レベルであるので、記憶部１３の記憶番地
Ａｄｒは水平同期信号ＨＤに同期して繰シ上がっていく
。時刻ｔ□とｔ２において水平同期信号ＨＤが出力され
ると、第２図の記憶部１３のＡｔ１ｒ　＝１と２で示さ
れる記憶領域からは”０″、“０”の記憶データＤｒが
出力される。この期間では、判別回路１４の出力する判
別信号Ｄｓが“Ｌ”レイルであシ、フリップフロップ回
路２１もセットされず、出力信号Ｑも”Ｌ”　レベルの
ままである。したがって、停止回路１５は動作しないの
で、サンプルホールド回路ｎはサンプルパルスＳｐに同
期して標本化を行なう。

次に、時刻ｔ３において、ＷＪａ番の水平同期信号ＨＤ
が発生すると、記憶部１３のＡｄ、ｒ　＝　３　　に対
応する記憶データＤｒ＝ｌが出力される。　これにより
、判別回路１４から出力される判別信号Ｄθは”Ｈ”レ
ベルとな如、フリップフロップ回路２１の出力信号Ｑは
“Ｈ”レベルに反転する。　出力信号Ｑが“Ｈ”しにル
となったことにより、ピクセルクロック信号Ｐｃｋに同
期した同期信号ＣＫ３が発生する。

この同期信号ＣＫ３に同期してシフトレジスタ２３が１
０ビツトのシフト動作をする期間τ内には、記憶部１３
のＡｉｒ　＝　４から１３までの１０ビツトの記憶デー
タＤｒがシリアル・パラレル変換回路１６に入力される
。

−ｔＬで、ピクセルアビレスカウンタ１７が計数した結
果である並列データ信号ＰＰｃｋとシリアル・　パラレ
ル変換回路１６よりの並列データ信号ＰＤγが一致、即
ち、第３行目第１５列目の欠陥画素Ｘが検出されると、
−数回路１８よりの停止信号り。ｐは”Ｌ”−レベルと
なυ（時刻１１）、駆動信号５ｐｃｐも”Ｌ”レベルと
なる。したがって、欠陥画素Ｘが走査されてもその期間
τ１ではスイッチング素子２８が非導通となり、異常な
信号は標本化されずに除去される。

更に、欠陥画素からの信号を標本化しないタイミングを
第５図とともに説明すると、まず、正常な画素群を走査
している時は、停止信号り。ｐが”Ｈ”レベルにあるか
らサンプリング・モルスＳｐト駆動信号５ｐｃｐ　　と
は−致し、画像信号Ｓｖを標本化し、画像信号Ｓｖに相
当する出力信号Ｓ。ｕｔが出力端子３２に出力される。

一方、欠陥画素Ｘを走査した場合（時刻ｔ４）、停止信
号Ｄｃｐは”Ｌ”　レベルとなるので、駆動信号５ｐｏ
ｐは”Ｌ”レベルのままとな虱スイッチング素子２８が
非導通となって標本化動作が一時的に停止される。ここ
で、スイッチング素子２８が非導通になると、ホールド
コンデンサ力に蓄積されている１個前の画素の画像信号
の電荷は保持されたままとなシ、欠陥画素からの異常信
号Ｓ、／は、１個前の画素よりの画像信号Ｓｖにより補
正され、再生画像の実質的な劣下が防止される。

次に、この欠陥補正が終了し、フリップフロップ回路２
１の出力信号Ｑが”Ｌ”レベルとなると、再び水平同期
信号ＨＤに同期して記憶部１３からの記憶データＤｒ　
の読み出しが繰り返しおこなわれる。尚、第４図の時刻
ｔ３　からの期間τにおける動作は、水平同期信号ＨＤ
が発生する期間即ち水平帰線期間内に完了するので、各
画素の水平走査に与える影響は無い。又、第２図に示す
ように、記憶部１３の記憶領域に各水平走査方向の画素
群毎の配列データと位置データとが混在していても、切
換制御回路２００作用により、各画素を点頴次走査する
タイミングと記憶部１３から記憶データＩ）ｒを読み出
すタイミングがずれることはない。

以上説明したように、この実施例によれば、各水平走査
方向の画素群毎に欠陥画素の位置のデータを記憶するよ
うにしたので、従来のように全ての画素に対応した記憶
領域を備える場合に較べて記憶容量が極めて少なくて済
む。例えば、水平走査方向に６００列、垂直走査方向に
５２５行の画素をマトリックス状態に配列した６００Ｘ
５２５＝３１５０００個の画素を有し、各水平走査方向
に１個づつの欠陥画素が存在する場合、従来は少なくと
も３１５０００個の記憶領域を必要とするのに対し、こ
の実施例では、５２５個の配列記憶領域と５２５Ｘ　１
０＝５２５０個の位置記憶領域で十分であシ、全記憶領
域は５７２５個で済み、記憶容量を大幅に低減して、小
形かつ安価な欠陥補正装置を提供することができる。

また、画素数が増大しても、必要な記憶領域は少なくて
済むので、高密度、高解像度の固体撮像装置の欠陥補正
回路として適している。

（発明の効果） 以上説明したように本発明によれば、マトリックス状に
配列された画素を各水平走査期間に走査される水平走査
方向の画素群としてとらえ、各画素群毎に欠陥画素が存
在するか否かを示す配列デ−タを記憶部の配列記憶領域
に記憶し、欠陥画素が存在している画素群に対応づけら
れた配列記憶領域に対応して欠陥画素の水平走査方向の
位置のデータを記憶部の位置記憶領域に記憶し、各水平
走査に同期して該配列記憶領域より読み出された配列デ
ータに基づいて欠陥画素の存在する画素群を判別すると
、次に該配列記憶領域に対応する特定の位置記憶領域よ
り欠陥画素の・水平方向の位置を示す位置データを読み
出し、これにより欠陥画素の位置を判別して、欠陥画素
から読み出された信号の標本化を一時的に停止するよう
にしたので、画素数が増大しても、欠陥画素の位置を記
憶するための記憶部の記憶容量を大幅に低減することが
でき、小形且つ安価な固体撮像装置の提供に寄与するこ
とができる。

【図面の簡単な説明】

第１図は本発明による一実施例の全体構成を示すブロッ
ク図、第２図は第１図に示す記憶部の記憶領域の構成を
示すメモリマツプ、第３図は第２図のメモリマツプの具
体例を示す説明図、第４図と第５図は第１図に示す実施
例の動作を説明するためのタイミングチャート、第６図
は従来の固体撮像装置の欠陥補正装置の構成を示すブロ
ック図である。 ７：受光部　　　　　８：同期信号発生回路９：駆動回
路　　　　１０ニアトレスカウンタ１３：記憶部　　　
　　１４：判別回路１５：停止回路　　　１６：シリア
ル・パラレル変換回路１７：ピク七ルアドレスカウンタ １８ニ一致回路　　　　２０：切換制御回路２１：フリ
ツプフロツプ回路 ２３：シフトレジスタ ２７＝サンプル・ホールド回路 第１図 第　　６　　図

Claims (1)

1. 【特許請求の範囲】 水平走査方向及び垂直走査方向にマトリックス状に配列
   された各画素より読み取り走査にて読み出された画像信
   号のうち欠陥画素よりの信号を補正する固体撮像装置の
   欠陥補正装置において、各水平走査期間に走査される水
   平走査方向の画素群毎に対応する記憶番地にて指定され
   る配列記憶領域に該画素群毎に欠陥画素の存在の有無を
   示す配列データを記憶するとともに、欠陥画素の存在を
   示す配列データを記憶した配列記憶領域毎に対応して欠
   陥画素の水平走査方向の位置を示す位置データを記憶す
   る位置記憶領域を有し、各水平走査に同期して該配列記
   憶領域よりの上記配列データを出力する記憶部と、 該配列記憶領域より各水平走査に同期して出力された配
   列データより欠陥画素の存在する画素群を判別する判別
   回路と、 該判別回路より出力された判別信号に基づき、上記記憶
   部の所定の位置記憶領域より欠陥画素の位置データを出
   力させる切換制御回路と、 該欠陥画素の位置データに基づき、欠陥画素より出力さ
   れる信号のサンプリングを一時停止させる停止回路とを
   備えたことを特徴とする固体撮像装置の欠陥補正装置。