JP3374418B2 - Ｃｃｄカメラの欠陥補正装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えばＣＣＤ素子を１
枚使用した単板方式、ＣＣＤ素子を３枚使用した複板方
式のビデオカメラ等に適用して好適なＣＣＤカメラの欠
陥補正装置に関する。

【０００２】

【従来の技術】例えばＣＣＤ素子を用いたビデオカメラ
においては、ＣＣＤ素子の各画素の内、光が入射してい
ない状態で特異なレベルの信号を出力するいわゆる欠陥
画素により、撮像して得た画質が劣化するという問題が
あった。

【０００３】そこで、従来では、ビデオカメラに欠陥画
素が出力信号を補正する欠陥補正装置を登載し、ユーザ
に対してビデオカメラを出荷する前に、ビデオカメラの
ＣＣＤ素子の内、どの画素が欠陥画素かを検査し、その
検査の結果得られた欠陥画素に対応した補正データをビ
デオカメラの欠陥補正装置の記憶エリアに記憶し、使用
の際には、その補正データによって欠陥画素による出力
が補正されるようにすることで、実際にユーザの手に渡
った後は、この欠陥補正装置によって欠陥画素が出力す
る信号が補正装置によって補正され、良好な画質の画像
データを得ることができるようにしている。

【０００４】このようなＣＣＤカメラの欠陥補正装置と
しては、例えば図６に示すようなものが提案されてい
る。

【０００５】以下、この図６を参照して従来のＣＣＤカ
メラの欠陥補正装置について説明する。

【０００６】図６において、１はＲＯＭで、このＲＯＭ
１には図に示すように、記憶エリア１ａには出力タイミ
ングデータが記憶され、記憶エリア１ｂにはカラーコー
ドデータ１ｂが記憶され、記憶エリア１ｃには補正デー
タが記憶されている。これらのデータは手動、または自
動で予め検査によって得られ記憶されているものであ
る。

【０００７】このＲＯＭ１の記憶エリア１ａの出力タイ
ミングデータはアドレスカウンタ３からの読み出しアド
レスデータの供給により読み出される。読み出しによっ
てＲＯＭ１から出力された出力タイミングデータはスト
ローブ発生回路２に供給され、これによってこのストロ
ーブ発生回路２からの補正タイミングを決定するストロ
ーブ信号はデコーダに供給される。

【０００８】一方、カラーコード（Ｒ、Ｇ、Ｂの何れの
画素かを示すデータ）が記憶エリア１ｂから読み出さ
れ、デコーダ４に供給される。そしてデコーダ４はスト
ローブ発生回路２からのストローブ信号及びＲＯＭ１の
記憶エリア１ｂから読み出されたカラーコードデータに
基いて後述するアナログスイッチ１０をオンまたはオフ
するゲートパルスをＲ、Ｇ、Ｂに対応して得、このゲー
トパルスを図示しない本線における補正のための遅延分
の吸収用のフリップ・フロップ回路５、６及び７を夫々
介してアナログスイッチ１０に供給する。

【０００９】これと並行してＲＯＭ１の記憶エリア１ｃ
の補正データが読み出され、利得制御回路８を介してＤ
−Ａコンバータ９に供給される。Ｄ−Ａコンバータ９に
供給された補正データはここでアナログ信号に変換され
た後、アナログスイッチ１０に供給される。

【００１０】アナログスイッチ１０はＤ−Ａコンバータ
９からのアナログ補正信号をフリップ・フロップ回路
５、６、及び７を通じてデコーダ４から供給されるスゲ
ートパルスに基いてＲ用ＣＣＤ素子の補正を行うための
出力端子１１、Ｇ用ＣＣＤ素子の補正を行うための出力
端子１２またはＢ用ＣＣＤ素子の補正を行うための出力
端子１３の何れかに供給する。

【００１１】このアナログスイッチ１０から出力端子１
１、１２または１３から出力される補正信号は、例えば
図示しないビデオカメラ本体回路において撮像映像信号
の補正に用いられる。

【００１２】このように、従来では、予めＲＯＭ１に補
正のためのデータを予め記憶しておき、ビデオカメラの
使用時においては、ＲＯＭ１に記憶してある補正データ
によってＣＣＤ素子の各画素の内、特異なレベルの信号
を出力するいわゆる欠陥画素を補正し、良好な映像を得
るようにしていた。

【００１３】

【発明が解決しようとする課題】ところで、上述におい
ては、欠陥画素を補正するための補正データをＲＯＭか
ら順次読み出して使用するようにしているので、補正速
度はＲＯＭのアクセススピードに依存する。

【００１４】従って、任意の欠陥画素に近接して欠陥画
素が存在している場合、即ち、複数の欠陥画素が近接し
て存在する場合には一方の欠陥画素による出力データを
補正できず、撮像して得た画像の画質が劣化してしまう
という不都合があった。

【００１５】本発明はかかる点に鑑みてなされたもの
で、簡単な回路構成で複数の欠陥画素が近接して存在す
る場合においても確実に欠陥画素の補正が行え、これに
よって撮像して得た画像の画質劣化を防止し、良好な画
像を得ることのできるＣＣＤカメラの欠陥補正装置を提
案しようとするものである。

【００１６】

【課題を解決するための手段】本発明は、ＣＣＤ素子の
画素の内、欠陥画素に対応した第１の補正データ、欠陥
画素に近接した欠陥画素に対応した第２の補正データ、
並びにこれら第１及び第２の補正データに対応した制御
データを夫々記憶するための第１の記憶手段１５と、第
２の補正データを記憶するための第２の記憶手段１６
と、第１及び第２の記憶手段１５、１６に対して読み出
し、或いは書き込みアドレスデータを供給するアドレス
発生手段３３、３４、３５、３６と、第１の記憶手段１
５から読み出された第１の補正データ及び制御データ、
並びに第２の記憶手段１６から読み出された第２の補正
データに基いて第１の記憶手段１５から読み出された第
１の補正データ、または第２の記憶手段１６から読み出
された第２の補正データを選択する選択制御手段１７、
１８、１９、２０、２１、２２と、選択制御手段１７、
１８、１９、２０、２１、２２によって選択された第１
または第２の補正データに基いてＣＣＤ素子の補正用の
信号を得る補正手段２３、２４、２５、２６、２７、２
８、２９とを有するものである。

【００１７】更に本発明は上述において、第２の記憶手
段１６を第１の記憶手段１５のアクセススピードより高
速のものとしたものである。

【００１８】更に本発明は上述において、第１の記憶手
段１５をＲＯＭとし、第２の記憶手段１６をＲＡＭとし
たものである。

【００１９】更に本発明は上述において、アドレス発生
手段３３、３４、３５、３６を、欠陥画素に対応した読
み出し及び書き込みアドレスデータを発生する第１のカ
ウンタ３４と、欠陥画素に近接する欠陥画素に対応した
読み出し及び書き込みアドレスデータを発生する第２の
カウンタ３５と、第１及び第２のカウンタ３４、３５に
タイミング信号を供給するタイミング発生手段３３と、
第１及び第２のカウンタ３４、３５からのアドレスデー
タを選択し、第１の記憶手段１５に供給する選択手段３
６とで構成したものである。

【００２０】更に本発明は上述において、第１の記憶手
段１５に記憶する第１の補正データを少なくとも補正デ
ータ、相対アドレスデータ及びカラーコードデータで構
成し、第２の記憶手段１６に記憶する第２の補正データ
を少なくとも補正データ、相対アドレスデータ及びカラ
ーコードデータで構成するようにしたものである。

【００２１】更に本発明は上述において、選択制御手段
１７、１８、１９、２０、２１、２２を、第１の記憶手
段１５から読み出された第１の補正データに基いて欠陥
画素を補正するための第１のゲートパルス、並びにアド
レス発生手段３３、３４、３５、３６の発生する読み出
しまたは書き込みアドレスデータを歩進させるための制
御信号を発生する第１の制御手段１７と、第２の記憶手
段１６から読み出された第２の補正データに基いて欠陥
画素を補正するための第２のゲートパルス、並びにアド
レス発生手段３３、３４、３５、３６の発生する読み出
しまたは書き込みアドレスデータを歩進させるための制
御信号を発生する第２の制御手段１８と、第１の記憶手
段１５から読み出された第１の補正データ中の相対アド
レスデータ及び制御データ、並びに第２の記憶手段１６
から読み出された第２の補正データ中の相対アドレスデ
ータに基いて第１及び第２の制御手段１７、１８が夫々
出力する第１または第２のゲートパルスの選択、並びに
第１の記憶手段１５からの第１の補正データ中のカラー
コードデータまたは第２の記憶手段１６からの第２の補
正データ中のカラーコードの選択を行うと共に、アドレ
ス発生手段３３、３４、３５、３６における歩進を制御
する第３の制御手段１９とで構成したものである。

【００２２】更に本発明は上述において、補正手段２
３、２４、２５、２６、２７、２８、２９を、第１の記
憶手段１５からの第１の補正データ中の補正データまた
は第２の記憶手段１６からの第２の補正データ中の補正
データをＣＣＤ素子の欠陥画素の補正用の信号に変換す
る変換手段２３、２４と、選択制御手段１７、１８、１
９、２０、２１、２２からの第１または第２のゲートパ
ルス並びにカラーコードデータに基いて、ＣＣＤ素子選
択用の制御信号を生成する制御信号生成手段２５と、こ
の制御信号生成手段２５からの制御信号に基いて、変換
手段２３、２４からの補正用の信号を対応するＣＣＤ素
子に割り当てるスイッチ手段２６、２７、２８、２９と
で構成したものである。

【００２３】

【作用】本発明の構成によれば、ＣＣＤ素子の画素の
内、欠陥画素に対応した第１の補正データ、欠陥画素に
近接した欠陥画素に対応した第２の補正データ、並びに
これら第１及び第２の補正データに対応した制御データ
を夫々第１の記憶手段１５に記憶し、第２の補正データ
を第２の記憶手段１６に記憶し、第１及び第２の記憶手
段１５、１６に対して読み出し、或いは書き込みアドレ
スデータをアドレス発生手段３３、、３４、３５、３６
で供給し、第１の記憶手段１５から読み出された第１の
補正データ及び制御データ、並びに第２の記憶手段１６
から読み出された第２の補正データに基いて第１の記憶
手段１５から読み出された第１の補正データ、または第
２の記憶手段１６から読み出された第２の補正データを
選択制御手段１７、１８、１９、２０、２１、２２で選
択し、選択制御手段１７、１８、１９、２０、２１、２
２によって選択された第１または第２の補正データに基
いてＣＣＤ素子の補正用の信号を補正手段２３、２４、
２５、２６、２７、２８、２９で得るようにする。

【００２４】更に上述において本発明の構成によれば、
ＣＣＤ素子の画素の内、欠陥画素に対応した第１の補正
データ、欠陥画素に近接した欠陥画素に対応した第２の
補正データ、並びにこれら第１及び第２の補正データに
対応した制御データを夫々第１の記憶手段１５に記憶
し、第２の補正データを第１の記憶手段１５よりアクセ
ススピードの速い第２の記憶手段１６に記憶するように
する。

【００２５】更に上述において本発明の構成によれば、
ＣＣＤ素子の画素の内、欠陥画素に対応した第１の補正
データ、欠陥画素に近接した欠陥画素に対応した第２の
補正データ、並びにこれら第１及び第２の補正データに
対応した制御データを夫々第１の記憶手段１５としての
ＲＯＭに記憶し、第２の補正データを第２の記憶手段１
６としてのＲＡＭに記憶するようにする。

【００２６】更に上述において本発明の構成によれば、
アドレス発生手段３３、３４、３５、３６を構成する第
１のカウンタ３４で欠陥画素に対応した読み出し及び書
き込みアドレスデータを発生させ、第２のカウンタ３５
で欠陥画素に近接する欠陥画素に対応した読み出し及び
書き込みアドレスデータを発生させ、タイミング発生手
段３３で第１及び第２のカウンタ３４、３５にアドレス
データを供給し、選択手段３６で第１及び第２のカウン
タ３４、３５からのアドレスデータを選択し、第１の記
憶手段１５に選択したアドレスデータを供給する。

【００２７】更に上述において本発明の構成によれば、
第１の記憶手段１５に少なくとも第１の補正データとし
ての補正データ、相対アドレスデータ及びカラーコード
データを記憶し、第２の記憶手段１６に少なくとも第２
の補正データとしての補正データ、相対アドレスデータ
及びカラーコードデータを記憶するようにする。

【００２８】更に上述において本発明の構成によれば、
選択制御手段１７、１８、１９、２０、２１、２２を構
成する第１の制御手段１７で第１の記憶手段１５から読
み出された第１の補正データに基いて欠陥画素を補正す
るための第１のゲートパルス、並びにアドレス発生手段
３３、３４、３５、３６の発生する読み出しまたは書き
込みアドレスデータを歩進させるための制御信号を発生
し、第２の制御手段１８で第２の記憶手段１６から読み
出された第２の補正データに基いて欠陥画素を補正する
ための第２のゲートパルス、並びにアドレス発生手段３
３、３４、３５、３６の発生する読み出しまたは書き込
みアドレスデータを歩進させるための制御信号を発生
し、第３の制御手段１９で第１の記憶手段１５から読み
出された第１の補正データ中の相対アドレスデータ及び
制御データ、並びに第２の記憶手段１６から読み出され
た第２の補正データ中の相対アドレスデータに基いて第
１及び第２の制御手段１７、１８が夫々出力する第１ま
たは第２のゲートパルスの選択、並びに第１の記憶手段
１５からの第１の補正データ中のカラーコードデータま
たは第２の記憶手段１６からの第２の補正データ中のカ
ラーコードの選択を行うと共に、アドレス発生手段３
３、３４、３５、３６における歩進を制御する。

【００２９】更に上述において本発明の構成によれば、
補正手段２３、２４、２５、２６、２７、２８、２９を
構成する変換手段２３、２４で第１の記憶手段１５から
の第１の補正データ中の補正データまたは第２の記憶手
段１６からの第２の補正データ中の補正データをＣＣＤ
素子の欠陥画素の補正用の信号に変換し、制御信号生成
手段２５で選択制御手段１７、１８、１９、２０、２
１、２２からの第１または第２のゲートパルス並びにカ
ラーコードデータに基いて、ＣＣＤ素子選択用の制御信
号を生成し、スイッチ手段２８、２９でこの制御信号生
成手段２５からの制御信号に基いて、変換手段２３、２
４からの補正用の信号を対応するＣＣＤ素子に割り当て
る。

【００３０】

【実施例】以下に、図１を参照して本発明ＣＣＤカメラ
の欠陥補正装置の一実施例について詳細に説明する。

【００３１】この図１において、１５はＲＯＭ（ＰＲＯ
Ｍ、ＥＥＰＲＯＭ、ワンタイムＲＯＭ等）で、このＲＯ
Ｍ１５の記憶エリアには、図示しないビデオカメラに登
載、もしくは別体の検査装置による手動もしくは自動検
査によって得られた各種補正データが予め記憶されてい
る。

【００３２】ここで、この各種補正データについて図２
を参照して説明すると、この図２に示すように、ＲＯＭ
１５の記憶エリアには、欠陥画素及びこの欠陥画素に近
接した近接欠陥画素に対応した各種データを記憶するよ
うにしている。

【００３３】即ち、図２に示すように、欠陥画素に近接
する近接欠陥画素のエリア１５ａの記憶エリアａ１に各
近接欠陥画素に対応した補正データを記憶するように
し、このエリア１５ａの記憶エリアａ２に各近接欠陥画
素に対応した相対アドレスデータを記憶するようにし、
このエリア１５ａの記憶エリアａ３に各近接欠陥画素に
対応したカラーコードデータを記憶するようにする。

【００３４】そして、欠陥画素のエリア１５ｂの記憶エ
リアｂ１に各欠陥画素に対応した補正データを記憶する
ようにし、このエリア１５ｂの記憶エリアｂ２に各欠陥
画素に対応した相対アドレスデータを記憶するように
し、欠陥画素のエリア１５ｂの記憶エリアｂ３に各欠陥
画素に対応したカラーコードを記憶するようにし、この
エリア１５ｂの記憶エリアｂ４に各欠陥画素に対応した
モードセレクトデータを記憶するようにする。尚、補正
データの利得制御を行うための利得制御データやこのデ
ータによって利得制御を行う利得制御回路の図示を省略
するが、利得制御回路を入れる場合は、図６と同様にＤ
−Ａコンバータ２４の前に配置することとなる。

【００３５】カラーコードデータは、例えば図４に示す
ように、チャンネルＲ（赤色用ＣＣＤのチャンネル）の
画素だけが欠陥画素の場合に“０”とし、チャンネルＧ
（緑色用ＣＣＤのチャンネル）の画素だけが欠陥画素の
場合に“１”とし、チャンネルＢ（青色用ＣＣＤのチャ
ンネル）の画素だけが欠陥画素の場合に“２”とし、チ
ャンネルＲ及びＧの画素が欠陥画素の場合に“３”と
し、チャンネルＲ及びＢの画素が欠陥画素の場合に
“４”とし、チャンネルＧ及びＢの画素が欠陥画素の場
合に“５”とし、チャンネルＲ、Ｇ及びＢの画素全てが
欠陥画素の場合に“６”とし、このカラーコードデータ
によって後述するデコーダ２５が補正すべきチャンネル
を選択できるようにする。

【００３６】ここで、更に本例における欠陥画素及びこ
れに近接する近接欠陥画素について説明すると次のよう
になる。

【００３７】即ち、例えば図３に示すように、任意の欠
陥画素ｆ１から１３クロック以内にある欠陥画素を近接
欠陥画素とするようにする。もちろんこの１３クロック
以内という基準は、後述するＲＡＭ１６のアクセスタイ
ムによって決定することとなる。

【００３８】１３クロック以内の欠陥画素を近接欠陥画
素とするようにした場合、図３においては、欠陥画素ｆ
２から５クロック後の位置にある欠陥画素は近接点ｎ
１、即ち近接欠陥画素とされ、欠陥画素ｆ３から１１ク
ロック後の位置にある欠陥画素は近接点ｎ２、即ち、近
接欠陥画素とされる。

【００３９】また、上述した相対アドレスデータとは、
基準となる欠陥画素から次の欠陥画素までのクロック数
で、この例においては、５、１１が相対アドレスデータ
となる。

【００４０】再び図１に戻って説明すると、３３はタイ
ミング発生回路で、例えば図示しないビデオカメラの本
体回路から入力端子３３ｈ及び３３ｖを介して供給され
る基準水平同期信号及び基準垂直同期信号に基いてカウ
ント用のクロックパルスを発生する。このクロックパル
スは基準となる欠陥画素に対応したアドレスカウンタ３
４及び近接欠陥画素に対応したアドレスカウンタ３５に
夫々供給される。

【００４１】これらアドレスカウンタ３４及び３５から
出力されるアドレスデータはセレクタ３６に供給され
る。このセレクタ３６は入力端子３３ｖからの基準垂直
同期信号がローレベル“０”のときにはアドレスカウン
タ３５からのアドレスデータを選択し、基準垂直同期信
号がハイレベル“１”のときにはアドレスカウンタ３４
からのアドレスデータを選択する。

【００４２】即ち、基準垂直同期信号がローレベル
“０”（垂直ブランキング期間）のときには近接欠陥画
素に対応したアドレスデータがセレクタ３６を介してＲ
ＯＭ１５に供給され、これによって近接欠陥画素に対応
した上述した補正データがＲＯＭ１５から読み出され、
ＲＡＭ１６に供給され、このＲＡＭ１６に記憶される。

【００４３】一方、基準垂直同期信号がハイレベル
“１”のときには基準となる欠陥画素に対応したアドレ
スデータがセレクタ３６を介してＲＯＭ１５に供給さ
れ、これによってＲＯＭ１５に記憶されている基準とな
る欠陥画素に対応した補正データ、相対アドレスデー
タ、カラーコード、モードセレクトデータが読み出され
る。

【００４４】ＲＯＭ１５から読み出された補正データは
スイッチ２０の固定接点２０ｂに供給され、ＲＯＭ１５
から読み出された相対アドレスデータはストローブ発生
回路１７及びモードセレクト回路１７に夫々供給され、
ＲＯＭ１５から読み出されたカラーコードデータはスイ
ッチ２２の固定接点２２ｂに供給され、ＲＯＭ１５から
読み出されたモードセレクトデータはモードセレクト回
路１９に夫々供給される。

【００４５】また、基準垂直同期信号がハイレベル
“１”のときには、アドレスカウンタ３５からのアドレ
スデータがＲＡＭ１６に供給され、これによって、ＲＡ
Ｍ１６から基準垂直同期信号がローレベル“０”のとき
に書き込まれた近接欠陥画素に対応した補正データ、相
対アドレスデータ、カラーコードデータが読み出され
る。

【００４６】ＲＡＭ１６から読み出された近接欠陥画素
に対応した補正データはスイッチ２０の固定接点２０ａ
に供給され、ＲＡＭ１６から読み出された近接欠陥画素
に対応した相対アドレスデータはストローブ発生回路１
８及びモードセレクト回路１９に夫々供給され、ＲＡＭ
１６から読み出された近接欠陥画素に対応したカラーコ
ードデータはスイッチ２２の固定接点２２ａに夫々供給
される。

【００４７】ストローブ発生回路１７はＲＯＭ１５から
供給される相対アドレスデータに基いて近接欠陥画素以
外の基準となる欠陥画素の補正を行うポイントに対して
のゲートパルスを得、このゲートパルスをスイッチ２１
の固定接点２１ｂに供給すると共に、アドレスカウンタ
３４の歩進を行うための制御信号を得、この制御信号を
アドレスカウンタ３４に供給する。

【００４８】同様に、ストローブ発生回路１８は、ＲＡ
Ｍ１６から供給される相対アドレスデータに基いて近接
欠陥画素の補正を行うポイントに対してのゲートパルス
を得、このゲートパルスをスイッチ２１の固定接点２１
ａに供給すると共に、アドレスカウンタ３５の歩進を行
うための制御信号を得、この制御信号をアドレスカウン
タ３５に供給する。

【００４９】モードセレクト回路１９はＲＯＭ１５から
のモードセレクトデータ及び相対アドレスデータ、並び
にＲＡＭ１６からの近接欠陥画素に対応した相対アドレ
スデータに基いてスイッチ２０、２１及び２２を夫々切
り換えるためのスイッチングパルスを得、このスイッチ
ングパルスをスイッチ２０、２１及び２２に夫々供給す
る。

【００５０】従って、スイッチングパルスによって、ス
イッチ２０、２１及び２２の各可動接点２０ｃ、２１ｃ
及び２２ｃが各固定接点２０ｂ、２１ｂ及び２２ｂに夫
々接続されたときには、スイッチ２０を介してＲＯＭ１
５からの補正データがラッチ回路２３に供給され、スイ
ッチ２１を介してストローブ発生回路１７からのゲート
パルスがデコーダ２５に供給され、スイッチ２２を介し
てＲＯＭ１５からのカラーコードデータがデコーダ２５
に夫々供給される。

【００５１】一方、スイッチングパルスによって、スイ
ッチ２０、２１及び２２の各可動接点２０ｃ、２１ｃ及
び２２ｃが各固定接点２０ａ、２１ａ及び２２ａに夫々
接続されたときには、スイッチ２０を介してＲＡＭ１６
からの近接欠陥画素に対応した補正データがラッチ回路
２３に供給され、スイッチ２１を介してストローブ発生
回路１８からのゲートパルスがデコーダ２５に供給さ
れ、スイッチ２２を介してＲＡＭ１６からの近接欠陥画
素に対応したカラーコードデータがデコーダ２５に夫々
供給される。

【００５２】このデコーダ２５はスイッチ２１を介して
ストローブ発生回路１７または１８から供給されるゲー
トパルス、及びスイッチ２２を介してＲＯＭ１５または
ＲＡＭ１６から供給されるカラーコードデータに基いて
Ｒ、Ｇ及びＢに夫々対応した３つの制御データを得、こ
れら３つの制御データを夫々フリップ・フロップ回路２
６、２７及び２８を介してスイッチ２９に供給する。

【００５３】一方、ラッチ回路２３はスイッチ２０を介
してＲＯＭ１５またはＲＡＭ１６から供給される基準と
なる欠陥画素に対応した補正データまたは近接欠陥画素
に対応した補正データをＤ−Ａコンバータ２４に供給す
る。

【００５４】Ｄ−Ａコンバータ２４はラッチ回路２３か
ら供給された基準となる欠陥画素に対応した補正データ
または近接欠陥画素に対応した補正データをアナログ信
号に変換した後に、スイッチ２９に供給する。

【００５５】従って、スイッチ２９においては、フリッ
プ・フロップ回路２６、２７及び２８を介してデコーダ
２５から供給される制御データに基いてＤ−Ａコンバー
タ２４からの補正データをＲ，Ｇ及びＢ用の出力端子３
０、３１及び３２に供給する。

【００５６】これらの出力端子３０、３１及び３２を介
して図示しないビデオカメラの本体回路等に補正信号と
して供給され、この補正信号によってビデオカメラから
出力される画像信号の内、基準となる欠陥画素及びこの
欠陥画素に近接した近接欠陥画素に対応する信号部分が
補正され、これによって良好な画像信号として出力さ
れ、モニタテレビジョン等に映出させた場合、極めて良
好な画像を得ることができる。

【００５７】以上の処理を図５のタイミングチャートを
参照して説明すると次のようになる。即ち、図５Ａに示
すように、ハイレベル“１”で示すパルスの内、左側の
パルスを基準欠陥画素に対応した補正データとし、右側
のパルスを基準欠陥画素に近接した近接欠陥画素に対応
した補正データとすると、図５Ｂに示すように、ＲＯＭ
１５からは基準とされる欠陥画素に対応した補正データ
が出力され、図５Ｃに示すようにＲＡＭ１６からは基準
とされる欠陥画素に近接した近接欠陥画素に対応する補
正データが出力されるので、結果として、近接して欠陥
画素が存在しても、ＲＡＭ１６のアクセス速度が速いの
で、確実、且つ、精度良く補正することができる。

【００５８】このように、本例においては、ＲＯＭ１５
に欠陥画素に対応した補正データ、相対アドレスデー
タ、カラーコードデータ及びモードセレクトデータを記
憶しておき、基準垂直同期信号がローレベル“０”とな
っている期間にアクセス速度が速いＲＡＭ１６にＲＯＭ
１５の欠陥画素に対応した各種補正データの内、近接欠
陥画素に対応した補正データ、相対アドレスデータ及び
カラーコードデータを書き込み、基準垂直同期信号がハ
イレベル“１”の期間にＲＯＭ１５から近接欠陥画素以
外の欠陥画素に対応した補正データ、相対アドレスデー
タ及びカラーコードデータを読み出すようにし、更にこ
れと並行してＲＡＭ１６から近接欠陥画素に対応した補
正データ、相対アドレスデータ及びカラーコードデータ
を読み出すようにしたので、欠陥画素及びこの欠陥画素
に近接した近接欠陥画素の補正を確実に行え、これによ
って、例えば欠陥画素用及び近接欠陥画素用と２つのＲ
ＯＭを設ける等、回路構成を複雑、且つ、大規模にする
ことなく、簡単な回路構成で良好な欠陥画素補正処理し
た画像を得ることができる。

【００５９】尚、上述の例においては３板式のビデオカ
メラを例にとり説明したが、例えば単板式や２板式のビ
デオカメラに適用した場合においても、同様の効果を得
ることができる。

【００６０】また、上述の実施例は本発明の一例であ
り、本発明の要旨を逸脱しない範囲でその他様々な構成
が取り得ることは勿論である。

【００６１】

【発明の効果】上述せる本発明によれば、ＣＣＤ素子の
画素の内、欠陥画素に対応した第１の補正データ、欠陥
画素に近接した欠陥画素に対応した第２の補正データ、
並びにこれら第１及び第２の補正データに対応した制御
データを夫々第１の記憶手段に記憶し、第２の補正デー
タを第２の記憶手段に記憶し、第１及び第２の記憶手段
に対して読み出し、或いは書き込みアドレスデータをア
ドレス発生手段で供給し、第１の記憶手段から読み出さ
れた第１の補正データ及び制御データ、並びに第２の記
憶手段から読み出された第２の補正データに基いて第１
の記憶手段から読み出された第１の補正データ、または
第２の記憶手段から読み出された第２の補正データを選
択制御手段で選択し、選択制御手段によって選択された
第１または第２の補正データに基いてＣＣＤ素子の補正
用の信号を補正手段で得るようにしたので、欠陥画素及
びこれに近接した欠陥画素の補正を行うことができ、こ
れによって、極めて良好な画像を得ることができる。

【００６２】更に上述において本発明によれば、ＣＣＤ
素子の画素の内、欠陥画素に対応した第１の補正デー
タ、欠陥画素に近接した欠陥画素に対応した第２の補正
データ、並びにこれら第１及び第２の補正データに対応
した制御データを夫々第１の記憶手段に記憶し、第２の
補正データを第１の記憶手段よりアクセススピードの速
い第２の記憶手段に記憶するようにしたので、上述の効
果に加え、欠陥画素及びこれに近接する欠陥画素の補正
を確実に行うことができ、これによって、画質の良い、
良好な画像を得ることができる。

【００６３】更に上述において本発明によれば、ＣＣＤ
素子の画素の内、欠陥画素に対応した第１の補正デー
タ、欠陥画素に近接した欠陥画素に対応した第２の補正
データ、並びにこれら第１及び第２の補正データに対応
した制御データを夫々第１の記憶手段としてのＲＯＭに
記憶し、第２の補正データを第２の記憶手段としてのＲ
ＡＭに記憶するようにしたので、上述の効果に加え、簡
単な回路構成で、欠陥画素及びこれに近接する欠陥画素
の補正を確実に行うことができ、これによって、画質の
良好な画像を得ることができる。

【００６４】更に上述において本発明によれば、アドレ
ス発生手段を構成する第１のカウンタで欠陥画素に対応
した読み出し及び書き込みアドレスデータを発生させ、
第２のカウンタで欠陥画素に近接する欠陥画素に対応し
た読み出し及び書き込みアドレスデータを発生させ、タ
イミング発生手段で第１及び第２のカウンタにアドレス
データを供給し、選択手段で第１及び第２のカウンタか
らのアドレスデータを選択し、第１の記憶手段に選択し
たアドレスデータを供給するようにしたので、上述の効
果に加え、第１の記憶手段に記憶してある欠陥画素及び
これに近接する欠陥画素に対応した各種補正データ等、
２系統に分けてデータを出力でき、これによって欠陥画
素及びこれに近接する欠陥画素の補正のための前処理を
簡単な回路構成で実現することができる。

【００６５】更に上述において本発明によれば、第１の
記憶手段に少なくとも第１の補正データとしての補正デ
ータ、相対アドレスデータ及びカラーコードデータを記
憶し、第２の記憶手段に少なくとも第２の補正データと
しての補正データ、相対アドレスデータ及びカラーコー
ドデータを記憶するようにしたので、上述の効果に加
え、欠陥画素及びこれに近接する欠陥画素に対する補正
を確実に行うことができる。

【００６６】更に上述において本発明によれば、選択制
御手段を構成する第１の制御手段で第１の記憶手段から
読み出された第１の補正データに基いて欠陥画素を補正
するための第１のゲートパルス、並びにアドレス発生手
段の発生する読み出しまたは書き込みアドレスデータを
歩進させるための制御信号を発生し、第２の制御手段で
第２の記憶手段から読み出された第２の補正データに基
いて欠陥画素を補正するための第２のゲートパルス、並
びにアドレス発生手段の発生する読み出しまたは書き込
みアドレスデータを歩進させるための制御信号を発生
し、第３の制御手段で第１の記憶手段から読み出された
第１の補正データ中の相対アドレスデータ及び制御デー
タ、並びに第２の記憶手段から読み出された第２の補正
データ中の相対アドレスデータに基いて第１及び第２の
制御手段が夫々出力する第１または第２のゲートパルス
の選択、並びに第１の記憶手段からの第１の補正データ
中のカラーコードデータまたは第２の記憶手段からの第
２の補正データ中のカラーコードの選択を行うと共に、
アドレス発生手段における歩進を制御するようにしたの
で、上述の効果に加え、上述の効果に加え、例えば複数
のＣＣＤ素子を使用するビデオカメラにおいても、欠陥
画素及びこれに近接する欠陥画素の補正を良好に行うこ
とができる。

【００６７】更に上述において本発明によれば、補正手
段を構成する変換手段で第１の記憶手段からの第１の補
正データ中の補正データまたは第２の記憶手段からの第
２の補正データ中の補正データをＣＣＤ素子の欠陥画素
の補正用の信号に変換し、制御信号生成手段で選択制御
手段からの第１または第２のゲートパルス並びにカラー
コードデータに基いて、ＣＣＤ素子選択用の制御信号を
生成し、スイッチ手段でこの制御信号生成手段からの制
御信号に基いて、変換手段からの補正用の信号を対応す
るＣＣＤ素子に割り当てるようにしたので、上述の効果
に加え、簡単な回路構成で、複数のＣＣＤ素子を用いた
ビデオカメラの欠陥画素及びこれに近接する欠陥画素の
補正を行うことができる。

【図面の簡単な説明】

【図１】本発明ＣＣＤカメラの欠陥補正装置の一実施例
を示す構成図である。

【図２】一実施例の説明に供するＲＯＭの記憶データを
示すデータ構成図である。

【図３】一実施例の説明に供する欠陥画素と近接する欠
陥画素を説明するための説明図である。

【図４】一実施例の説明に供するカラーコードの例を示
す説明図である。

【図５】一実施例の説明に供するタイミングチャートで
ある。

【図６】従来のＣＣＤカメラの欠陥補正装置の例を示す
構成図である。

【符号の説明】

１５ ＲＯＭ １６ ＲＡＭ １７、１８ ストローブ発生回路 １９ モードセレクト回路 ２０、２１、２２ スイッチ ２３ ラッチ回路 ２４ Ａ−Ｄコンバータ ２５ デコーダ ２６、２７、２８ フリップ・フロップ回路 ２９ スイッチ ３３ タイミング発生回路 ３４、３５ アドレスカウンタ ３６ セレクタ

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】 ある欠陥画素の位置から次の欠陥画素が
   位置するまでの間隔が所定クロック数分以内であれば、
   その次の欠陥画素が近接欠陥画素とされ、上記間隔が所
   定クロック数分より大であれば、その次の欠陥画素が基
   準となる欠陥画素とされるとき、 ＣＣＤ素子の画素の内、上記基準となる欠陥画素に対応
   した第１の補正データ、上記近接欠陥画素に対応した第
   ２の補正データ、並びにこれら第１及び第２の補正デー
   タに対応した制御データを夫々記憶するための第１の記
   憶手段と、少なくとも、上記第１の記憶手段に記憶されている第２
   の補正データが、所定期間のときに転送されて書き込ま
   れるものであって上記第１の記憶手段よりアクセス速度
   が速い 第２の記憶手段と、 上記第１及び第２の記憶手段に対して読み出し、或いは
   書き込みアドレスデータを供給するアドレス発生手段
   と、 上記第１の記憶手段から読み出された上記第１の補正デ
   ータ及び上記第２の記憶手段から読み出された上記第２
   の補正データに対して上記制御データに基づいて補正対
   象を選択制御することにより、上記第１の記憶手段から
   読み出された上記第１の補正データまたは上記第２の記
   憶手段から読み出された上記第２の補正データを選択制
   御する選択制御手段と、 上記選択制御手段によって選択された上記第１または上
   記第２の補正データに基づいてＣＣＤ素子の補正用の信
   号を得る補正手段とを有することを特徴とするＣＣＤカ
   メラの欠陥補正装置。
2. 【請求項２】 上記第２の記憶手段を上記第１の記憶手
   段のアクセススピードより高速ものとしたことを特徴と
   する請求項１記載のＣＣＤカメラの欠陥補正装置。
3. 【請求項３】 上記第１の記憶手段をＲＯＭとし、上記
   第２の記憶手段をＲＡＭとしたことを特徴とする請求項
   １記載のＣＣＤカメラの欠陥補正装置。
4. 【請求項４】 上記アドレス発生手段は、 上記欠陥画素に対応した読み出し及び書き込みアドレス
   データを発生する第１のカウンタと、 上記欠陥画素に近接する欠陥画素に対応した読み出し及
   び書き込みアドレスデータを発生する第２のカウンタ
   と、 上記第１及び第２のカウンタにタイミング信号を供給す
   るタイミング発生手段と、 上記第１及び第２のカウンタからのアドレスデータを選
   択し、上記第１の記憶手段に供給する選択手段とを有す
   ることを特徴とする請求項１記載のＣＣＤカメラの欠陥
   補正装置。
5. 【請求項５】 上記第１の記憶手段に記憶される上記第
   １の補正データは少なくとも補正データ、相対アドレス
   データ及びカラーコードデータで構成され、上記第２の
   記憶手段に記憶される上記第２の補正データは少なくと
   も補正データ、相対アドレスデータ及びカラーコードデ
   ータで構成されることを特徴とする請求項１記載のＣＣ
   Ｄカメラの欠陥補正装置。
6. 【請求項６】 上記選択制御手段は、 上記第１の記憶手段から読み出された上記第１の補正デ
   ータに基づいて上記欠陥画素を補正するための第１のゲ
   ートパルス、並びに上記アドレス発生手段の発生する読
   み出しまたは書き込みアドレスデータを歩進させるため
   の制御信号を発生する第１の制御手段と、 上記第２の記憶手段から読み出された上記第２の補正デ
   ータに基づいて上記欠陥画素を補正するための第２のゲ
   ートパルス、並びに上記アドレス発生手段の発生する読
   み出しまたは書き込みアドレスデータを歩進させるため
   の制御信号を発生する第２の制御手段と、 上記第１の記憶手段から読み出された第１の補正データ
   中の上記相対アドレスデータ及び制御データ、並びに上
   記第２の記憶手段から読み出された第２の補正データ中
   の上記相対アドレスデータに基づいて上記第１及び第２
   の制御手段が夫々出力する上記第１または第２のゲート
   パルスの選択、並びに上記第１の記憶手段からの上記第
   １の補正データ中の上記カラーコードデータまたは上記
   第２の記憶手段からの上記第２の補正データ中の上記カ
   ラーコードデータの選択の切り替え制御を行う第３の制
   御手段とを有することを特徴とする請求項５記載のＣＣ
   Ｄカメラの欠陥補正装置。
7. 【請求項７】 上記補正手段は、 上記第１の記憶手段からの上記第１の補正データ中の上
   記補正データまたは上記第２の記憶手段からの上記第２
   の補正データ中の上記補正データをＣＣＤ素子の欠陥画
   素の補正用の信号に変換する変換手段と、 上記選択制御手段からの上記第１または第２のゲートパ
   ルス並びに上記カラーコードデータに基いて、ＣＣＤ素
   子選択用の制御信号を生成する制御信号生成手段と、 この制御信号生成手段からの制御信号に基いて、上記変
   換手段からの補正用の信号を対応するＣＣＤ素子に割り
   当てるスイッチ手段とを有することを特徴とする請求項
   ６記載のＣＣＤカメラの欠陥補正装置。