JP4490230B2 - 幾何変換回路 - Google Patents

Description

本発明は、カメラ等の撮像手段により取得された画像データを幾何変換する幾何変換回路に関する。

従来、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ；中央処理装置）の処理能力が限られた条件下でリアルタイムの（高速の）画像処理を行う方法として、画像処理機能の一部をＣＰＵと別体の回路に持たせ、カメラ等の撮像手段が取得した画像データを該回路に入力し、該回路にて所定の画像処理を行った後でＣＰＵに出力することにより、ＣＰＵのデータ処理の負担を軽減する技術が知られている。このような「ＣＰＵと別体の回路」の代表的な例としては、撮像手段により取得された画像データを幾何変換するための幾何変換回路が挙げられる。例えば、特許文献１や特許文献２に記載の如くである。
特開平１０−３０７９２５号公報 特開平１０−２８３４９５号公報

幾何変換は幾何補正とも呼ばれ、一般的にはカメラ等の撮像手段により取得された画像データが内包する幾何学的な歪みを補正する画像処理を指す。
ここで、画像データが内包する幾何学的な歪みとしては、（１）撮像手段に起因する内部歪みと、（２）プラットフォーム（撮像手段を保持する部分）や撮像の対象物に起因する外部歪み、が含まれる。内部歪みの代表的な例としては、撮像手段たるカメラのレンズ周縁部にて撮像された画像の歪みが挙げられる。

近年、カメラ等の撮像手段により取得した路面の画像データに基づいて走行車線や路上の障害物を認識し、該認識結果に基づいて自動車の自動運転や運転支援を行う技術が検討されている。
このような自動車の自動運転や運転支援に係る画像処理においては、部品点数の削減等の観点から、従来から自動車に搭載されているＥＣＵ（Ｅｌｅｃｔｒｉｃ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）の中央処理装置（ＣＰＵ）に画像処理機能を付加するという実施形態が一般的である。
しかし、当該画像処理をリアルタイムで行うためにはＣＰＵに大きな処理能力が求められるにも関わらず、当該画像処理のために割くことができる処理能力が限られるという問題がある。
そこで、ＥＣＵに上記の如きＣＰＵと別体の幾何変換回路を具備することが検討されている。

通常、ＣＣＤカメラやＣＭＯＳカメラは、固体撮像素子が取得したアナログ信号のノイズ成分の除去、利得制御、ニー補正、プリガンマ補正等の種々の処理を施すアナログ信号処理部と、該アナログ信号処理部により補正が施されたアナログ信号をデジタル信号に変換するアナログ／デジタル変換回路と、該変換されたデジタル信号にガンマ補正、白／黒レベルバランス処理、シェーディング補正、画素欠陥補正等の種々の処理を施すデジタル信号処理部と、を具備している。
従って、幾何変換回路が撮像手段たるＣＣＤカメラやＣＭＯＳカメラから取得する画像データは、通常は、上記アナログ信号処理部、アナログ／デジタル変換回路、デジタル信号処理部により種々の処理が施された後の各画素に係るデジタル信号の集合体を指す。

上記デジタル信号処理部にて施される処理のうち、画素欠陥補正は、画素欠陥に対応する画素の画素データを補正する処理である。画素欠陥補正の具体例としては、画素欠陥に対応する画素に隣接する複数の画素に係る画素データに基づいて画素欠陥に対応する画素の画素データ（色の濃淡等）を決定する方法が挙げられる。
ここで、画素欠陥とは、ＣＣＤカメラやＣＭＯＳカメラの固体撮像素子に起因する画素単位の欠陥を指し、画素欠陥の例としては白欠陥、黒欠陥等が挙げられる。

このような画素欠陥補正は、画像データを表示画面に画像として表示した際の美観という観点からは必要不可欠なものであるが、当該補正後の画像データに基づいて自動車の自動運転や運転支援を行う場合には問題がある。
すなわち、「画素欠陥補正により補正された画素データ」は、厳密に言えば固体撮像素子により取得された「真の」画素データではないため、これに基づいて自動車の自動運転や運転支援に係る判断を行うことは場合によっては不適切と考えられる。
従って、自動車の自動運転や運転支援に係る判断を行う場合には、該画像データを構成する各画素データのうち、「画素欠陥補正により補正された画素データ」を除いた残りの画素データに基づいて判断することが、画像処理後のデータに基づく判断の信頼性の向上という観点から見て望ましい。
同様に、カメラ等の撮像手段と幾何変換回路との間の接続配線等に何らかのトラブル（ノイズ、配線不良等）が生じ、幾何変換回路が画素データの一部を適正に取得することができなかった場合にも、当該適正に画素データが取得できなかった部分を除いた残りの画素データに基づいて判断することが、画像処理後のデータに基づく判断の信頼性の向上という観点から見て望ましい。

しかし、従来の幾何変換回路から出力された画像データには、該画像データを構成する各画素データについて、「画素欠陥補正により補正された画素データであるか否か」あるいは、「適正に取得された画素データであるか否か」という情報は付加されておらず、そのままでは、画像処理部（ＣＰＵ）にて「画素欠陥補正により補正された画素データ」および「適正に取得されなかった画素データ」を除いた残りの画素データに基づいて判断することが不可能である。

また、撮像手段から各画素データについて、画素欠陥補正により補正された画素データであるか否かという情報、および、撮像手段から適正に取得された画素データであるか否かという情報、を取得する方法も考えられるが、画像処理部（ＣＰＵ）が取得する画像データは幾何変換回路により幾何変換された後の画像データであるため、幾何変換後の画像データを構成する各画素データと、画素欠陥補正により補正された画素データであるか否かという情報および撮像手段から適正に取得された画素データであるか否かという情報と、を対応させる処理を行う必要が新たに生じ、画像処理部（ＣＰＵ）の処理の負担を軽減するという本来の目的に反する結果となる。

本発明は以上の如き状況に鑑み、幾何変換後の画像データを構成する各画素データを、（１）画素欠陥に係る画素データであるか否か、および、撮像手段から適正に取得された画素データであるか否か、を容易に識別可能な可能な状態、または、（２）画素欠陥に係る画素データおよび不適正に取得された画素データが含まれる画像データのラインまたは列を容易に識別可能な状態、で画像処理部に出力し、画像処理部の負担を軽減しつつ、画像処理後のデータに基づく判断の信頼性を向上させることを可能とする幾何変換回路を提供するものである。

本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段を説明する。

即ち、請求項１においては、
撮像手段から入力された画像データを幾何変換し、幾何変換後の画像データを画像処理部に出力する幾何変換回路において、
画像データを構成する複数の画素データと、各画素データに対応するエラー情報と、を合わせて格納する第一格納手段と、
画像データを幾何変換し、変換画像データを生成する幾何変換手段と、
各変換画素データに対応する各画素データのエラー情報をもとに、各変換画素データに対応する単数または複数の画素データのうちエラーが有る画素データの個数が所定数以上である場合には当該変換画素データにはエラーが有ると判定し、エラーが有る画素データの個数が所定数未満である場合には当該変換画素データにはエラーが無いと判定することにより各変換画素データのエラーの有無を判定し、その判定結果を各変換画素データに対応するエラー判定結果とするエラー判定手段と、
変換画像データと、各変換画素データに対応するエラー判定結果と、を合わせて格納する第二格納手段と、
を具備するものである。

請求項２においては、
撮像手段から入力された画像データを幾何変換し、幾何変換後の画像データを画像処理部に出力する幾何変換回路において、
画像データを構成する複数の画素データと、各画素データに対応するエラー情報と、を合わせて格納する第一格納手段と、
画像データを幾何変換し、変換画像データを生成する幾何変換手段と、
各変換画素データに対応する各画素データのエラー情報をもとに、各変換画素データに対応する単数または複数の画素データのうちエラーが有る画素データの個数が所定数以上である場合には当該変換画素データにはエラーが有ると判定し、エラーが有る画素データの個数が所定数未満である場合には当該変換画素データにはエラーが無いと判定することにより各変換画素データのエラーの有無を判定し、その判定結果を各変換画素データに対応するエラー判定結果とするエラー判定手段と、
エラー判定手段によりエラーが有ると判定された変換画素データを含む変換画像データのラインまたは列のいずれか一方または両方を識別するためのエラー判定データを格納する第二格納手段と、
を具備するものである。

請求項３においては、画素欠陥の発生の有無、撮像手段から幾何変換回路への不適正な画像データの出力、スミアの発生の有無、のうち少なくとも一つが前記エラー情報に含まれるものである。

本発明の効果として、以下に示すような効果を奏する。

請求項１においては、画像処理部の画像処理の負担を軽減しつつ、画像処理後のデータに基づく判断の信頼性を向上させることが可能である。

請求項２においては、画像処理部の画像処理の負担を軽減しつつ、画像処理後のデータに基づく判断の信頼性を向上させることが可能である。

請求項３においては、画像処理部の画像処理の負担を軽減しつつ、画像処理後のデータに基づく判断の信頼性を向上させることが可能である。

以下では、図１を用いて本発明の幾何変換回路の実施の一形態である幾何変換回路１を説明する。
幾何変換回路１は、撮像手段１００から入力された画像データを幾何変換し、幾何変換後の画像データを画像処理部２００に出力するものである。

撮像手段１００は、画像データを幾何変換回路１に出力するものであり、本実施例ではＣＣＤカメラからなる。該画像データを構成する複数の画素データは、それぞれ８ビットのデジタル信号であり、当該画素の輝度値を示すものである。
ここで、「画像データ」は、撮像手段１００が具備する複数の固体撮像素子により取得されたアナログ信号に種々の処理を施して生成したデジタル信号たる画素データの集合体である。
なお、撮像手段１００が幾何変換手段１に出力する画像データを構成する複数の画素データは、８ビットのデジタル信号に限定されず、１６ビットのデジタル信号や他のデジタル信号でも良い。

撮像手段１００は、幾何変換回路１に複数の画素データからなる画像データに加えて、該画像データを構成する各画素データに対応するエラー情報も出力する。
ここで、「エラー情報」とは、各画素データの信頼性（画像処理部２００が行う判断に供することの妥当性）に関する情報であり、本実施例の場合、（Ａ）画素欠陥の発生の有無（各画素データが画素欠陥に係るものであるか否か）に関する情報、（Ｂ）適正に取得された画素データであるか否かに関する情報、（Ｃ）スミアの発生の有無（各画素データがスミアに係るものであるか否か）に関する情報、が含まれる。
ここで、「スミア」とは、ＣＣＤカメラにおいて、逆光等で高輝度のスポット光が入った場合に、画像の縦（列）方向に生じる白い帯状のノイズ（ゴースト）を指す。
以後、（Ａ）および（Ｂ）に係る情報を合わせて「画素エラー情報」、（Ｃ）に係る情報を「スミアエラー情報」という。

撮像手段１００は本実施例の如くＣＣＤカメラに限定されるものではなく、画像を取得可能であれば他の実施形態でも良い。撮像手段１００の他の実施形態の例としてはＣＭＯＳカメラやその他のカメラが挙げられる。

画像処理部２００は、幾何変換回路１から変換画像データを取得し、該変換画像データに種々の画像処理を施し、場合によっては該画像処理が施された変換画像データに基づいて種々の判断を行うものである。画像処理部２００の実施形態の例としてはＣＰＵが挙げられる。本実施例の場合、画像処理部２００は自動車のＥＣＵのＣＰＵであり、幾何変換回路１から取得した変換画像データに基づいて路面の車線や障害物を認識し、その検出結果情報を車両制御ＥＣＵへ伝達する。

図２に示す如く、幾何変換回路１は、主に画素エラー検出手段２、第一格納手段３、幾何変換手段４、エラー判定手段５、第二格納手段６等で構成される。

画素エラー検出手段２は、撮像手段１００から入力されるエラー情報のうち、画素エラー情報を取得し、該情報に基づいて画素エラー信号（当該画素に画素エラーが発生していることを示す信号）を出力するものである。
なお、撮像手段１００から画素エラー信号を直接出力可能な場合には、画素エラー検出手段２を省略することも可能である。

第一格納手段３は、撮像手段１００から入力された画像データを構成する複数の画素データと、各画素データに対応するエラー情報（画素エラー検出手段２から取得される画素エラー信号および撮像手段１００から取得されるスミア信号（スミアが発生していることを示す信号））と、を合わせて格納するものである。
ここで「合わせて格納する」とは、画素データと、各画素データに対応するエラー情報との１対１の対応関係を保持しつつ、一時的に記憶することを意味する。
本実施例における第一格納手段３に格納される画素データとエラー情報の実施形態は、図２に示す如く、８ビットの画素データと、２ビットのエラー情報とを順に配列したものである。２ビットのエラー情報の内訳は、画素エラー情報で１ビット、スミアエラー情報で１ビットである。
第一格納手段３に格納された画素データおよび各画素データに対応するエラー情報は、後述の幾何変換手段４に出力された後、順次消去される。従って、第一格納手段３の記憶容量を極端に大きくせずとも良く、製造コストを抑えることが可能である。

本実施例は、第一格納手段３としてＦＩＦＯメモリを用いている。これは、ＦＩＦＯメモリに入力される順序をアドレス（画素データの画像データ上の位置）と対応させることにより、第一格納手段３の記憶容量を必要最小限に抑えることが可能であるためである。
なお、ＦＩＦＯメモリよりも相対的に記憶容量を要するが、第一格納手段３として、ＤＲＡＭやＦＲＡＭ等のメモリやその他の記憶媒体等を用いることも可能である。

幾何変換手段４は第一格納手段３から取得した画像データを幾何変換し、変換画像データを生成するものである。
より具体的には、幾何変換手段４は第一格納手段３から取得した画像データを構成する複数の画素データを幾何変換し、変換画像データを構成する複数の変換画素データを生成する。
ここで、「幾何変換」とは、幾何補正とも呼ばれ、一般的にはカメラ等の撮像手段により取得された画像データが内包する幾何学的な歪みを補正する画像処理を指す。
幾何変換（補正）は、より具体的には、（ａ）幾何補正関数の未知係数の決定、（ｂ）画素の再配列、という過程を経て行われる。

幾何補正関数の具体例としては高次多項式変換に代表される非系統的補正等が挙げられるが、幾何変換回路１の用途に応じて適宜選択することが望ましい。

また、画素の再配列方法としては、最近隣（Ｎｅａｒｅｓｔ Ｎｅｉｇｈｂｏｒ）法、共一次（Ｂｉ−Ｌｉｎｅａｒ）法、三次畳み込み（Ｃｕｂｉｃ Ｃｏｎｖｏｌｕｔｉｏｎ）法、等が挙げられる。
最近隣法は、近傍の４点の格子点のうち、最もＥｕｃｌｉｄ距離が短い（最も近い）格子点の画素の輝度値（画素データ）で置き換える方法である。
共一次法は、近傍の４点の格子点の画素の輝度値から比例計算により非格子点画素の輝度値を推定する方法である。
三次畳み込み法は近傍の１６点の格子点の画素の輝度値から、畳み込みにより非格子点画素の輝度値を推定する方法である。
本実施例は共一次法により幾何変換後の画素データたる変換画素データを生成しているが、幾何変換回路１の用途に応じて画素の再配列方法を適宜選択することが望ましい。

エラー判定手段５は、第一格納手段３から取得した各変換画素データに対応する各画素データのエラー情報をもとに、各変換画素データのエラーの有無を判定するものである。
ここで、「変換画素データのエラー」は、幾何変換後の各画素について、当該画素に対応する変換画素データを画像処理部２００が行う判断に供することの妥当性を示すものであり、ちょうど、幾何変換前の各画素の画素データに対応するエラー情報に相当するものである。

本実施例における幾何変換後の各画素の輝度値たる変換画素データは、前述の如く共一次法により再配列されて生成されるため、当該変換画素データの変換画素データのエラーの有無についても近傍の４点の格子点に対応する幾何変換前の画素データに対応するエラー情報に基づいて判定される。

すなわち、本実施例のエラー判定手段５は、近傍の４点の格子点に対応する幾何変換前の画素データに対応するエラー情報のうち、画素欠陥の発生が２点以上で起こっている場合には、当該画素に対応する変換画素データのエラーが有ると判定する。
また、エラー判定手段５は、近傍の４点の格子点に対応する幾何変換前の画素データに対応するエラー情報のうち、スミアの発生が２点以上で起こっている場合には、当該画素に対応する変換画素データのエラーが有ると判定する。
さらに、エラー判定手段５は、近傍の４点の格子点に対応する幾何変換前の画素データに対応するエラー情報のうち、画素欠陥の発生が１点で起こっている場合でも、スミアの発生が１点で起こっていれば、当該画素に対応する変換画素データのエラーが有ると判定する。

第二格納手段６は、エラー判定手段５から取得した変換画像データと、該変換画像データを構成する各変換画素データに対応する判定結果と、を合わせて格納するものである。
ここで、「各変換画素データに対応する判定結果」とは、エラー判定手段５により判定された各変換画素データのエラーの有無に関する情報を指す。
また、「合わせて格納する」とは、変換画素データと、各変換画素データに対応する判定結果との１対１の対応関係を保持しつつ、一時的に記憶することを意味する。
第二格納手段６に格納された変換画素データおよび各変換画素データに対応する判定結果は、画像処理部２００に出力された後、順次消去される。従って、第一格納手段３の記憶容量を極端に大きくせずとも良く、製造コストを抑えることが可能である。

本実施例では、第二格納手段６から画像処理部２００に変換画像データおよびエラー判定結果またはエラー判定データを出力するメインの配線の他に、予備の配線（図１中の点線で示す）が設けられている。該予備の配線は、変換画像データにエラーが有る場合に、第二格納手段６が変換画像データおよびエラー判定結果またはエラー判定データを格納した時点で第二格納手段６から画像処理部２００に信号を出力する。
このように構成することにより、画像処理部２００は、第二格納手段６から出力されて来る変換画像データについて、予めエラーの有無を認識することが可能である。

なお、本実施例では、第二変換手段６が変換画像データをエラー判定手段５から取得する構成としたが、第二変換手段６が変換画像データを幾何変換手段４から取得する構成としても良い。
また、本実施例では幾何変換手段４、エラー判定手段５および第二格納手段６と略同様の機能を同一の半導体チップ（例えば、小型のＣＰＵ）上に形成する構成としたが、別体の半導体チップ上に形成しても良い。

以上の如く、本発明の幾何変換回路の実施の一形態である幾何変換回路１は、
撮像手段１００から入力された画像データを幾何変換し、幾何変換後の画像データを画像処理部に出力する幾何変換回路であって、
画像データを構成する複数の画素データと、各画素データに対応するエラー情報と、を合わせて格納する第一格納手段３と、
画像データを幾何変換し、変換画像データを生成する幾何変換手段４と、
各変換画素データに対応する各画素データのエラー情報をもとに、各変換画素データのエラーの有無を判定するエラー判定手段５と、
変換画像データと、各変換画素データに対応する判定結果と、を合わせて格納する第二格納手段６と、
を具備するものである。

このように構成することにより、幾何変換後の画像データたる変換画像データと、該変換画像データを構成する各変換画素データに対応する判定結果（画像処理部２００が行う判断に供することの妥当性）に係る情報と、を合わせた状態で画像処理部に出力することが可能であり、画像処理部２００の画像処理の負担を軽減しつつ、画像処理後のデータに基づく判断の信頼性を向上させることが可能である。
また、画像処理部２００は変換画像データと各変換画素データに対応する判定結果とを合わせたものを幾何変換回路１から直接取得するため、リアルタイム性が確保される。

以下では、本発明に係る幾何変換回路の別実施例たる幾何変換回路２１について説明する。
図１１に示す如く、幾何変換回路２１は、主に画素エラー検出手段２２、第一格納手段２３、幾何変換手段２４、エラー判定手段２５、第二格納手段２６等で構成される。
このうち、画素エラー検出手段２２、第一格納手段２３、幾何変換手段２４、エラー判定手段２５については、前述の幾何変換回路１における画素エラー検出手段２、第一格納手段３、幾何変換手段４、エラー判定手段５と略同じ構成である。

幾何変換回路２１が幾何変換回路１と異なる点は、第二格納手段２６の構成である。すなわち、第二格納手段２６は、エラー判定手段２５によりエラーが有ると判定された変換画素データを含む変換画像データの行または列のいずれか一方または両方を識別するためのエラー判定データを格納するものである。
図３に示す如く、本実施例のエラー判定データは、行エラー判定データ３１と、列エラー判定データ３２の二つからなる。
行エラー判定データ３１は、変換画像データに基づいて生成された画像において、エラー判定手段２５によりエラーが有ると判定された変換画素データを含む行を識別するものである。図４に示す如く、行エラー判定データ３１は、変換画像データに基づいて生成された画像の一行を構成する画素数と同数のビット数（本実施例の場合、６４０ビット）からなるデジタル情報として、変換画像データとともに画像処理部２００に出力される。
列エラー判定データ３２は、変換画像データに基づいて生成された画像において、エラー判定手段２５によりエラーが有ると判定された変換画素データを含む列を識別するものである。図４に示す如く、列エラー判定データ３２は、変換画像データに基づいて生成された画像の一列を構成する画素数と同数のビット数（本実施例の場合、２４０ビット）からなるデジタル情報として、変換画像データとともに画像処理部２００に出力される。

このように構成することは、以下の如き利点を有する。

すなわち、変換画素データに基づいて生成された画像における画素エラー（画素欠陥または不適正な画素データの取得）の発生箇所は、変換画像データに基づいて生成された画像の行に沿って帯状に発生し易い傾向がある。
そして、ある画素に係る変換画素データに画素エラーが発生している旨の画素エラー情報が付加されている場合には、幾何変換回路１における画像処理部２００は、当該画素と同じ行に含まれる画素の変換画素データを全て除外した上で画像処理を行い、該画像処理後の画像データに基づいて自動運転や運転支援に係る判断を行う。
従って、幾何変換回路２１（より厳密には、第二格納手段２６）から画像処理部２００に出力される変換画像データに、当該変換画像データに基づいて生成される画像の行のいずれかの画素に画素エラーが発生していることを示す情報、すなわち行エラー判定データ３１を付加することにより、画像処理部２００は該行エラー判定データ３１に基づいて、画素エラーが発生している旨の画素エラー情報が付加されている画素と同じ行に含まれる画素の変換画素データを全て除外するという画像処理を容易に行うことが可能である。
しかも、各変換画素データにエラー判定結果を付加する場合よりも、幾何変換回路２１（より厳密には、第二格納手段２６）から画像処理部２００に出力されるデータの容量を更に小さくすることができ、画像処理部２００の画像処理の負担を軽減しつつ、画像処理後のデータに基づく判断の信頼性を向上させることが可能である。

同様に、変換画素データに基づいて生成された画像におけるスミアの発生箇所は、変換画像データに基づいて生成された画像の列に沿って帯状に発生する傾向がある。
そして、ある画素に係る変換画素データにスミアが発生している旨のスミアエラー情報が付加されている場合には、幾何変換回路１における画像処理部２００は、当該画素と同じ列に含まれる画素の変換画素データを全て除外した上で画像処理を行い、該画像処理後の画像データに基づいて自動運転や運転支援に係る情報を車両制御ＥＣＵへ伝達する。
従って、幾何変換回路２１（より厳密には、第二格納手段２６）から画像処理部２００に出力される変換画像データに、当該変換画像データに基づいて生成される画像の列のいずれかの画素にスミアエラーが発生していることを示す情報、すなわち列エラー判定データ３２を付加することにより、画像処理部２００は該列エラー判定データ３２に基づいて、スミアが発生している旨のスミアエラー情報が付加されている画素と同じ列に含まれる画素の変換画素データを全て除外するという画像処理を容易に行うことが可能である。
しかも、各変換画素データにエラー判定結果を付加する場合よりも、幾何変換回路２１（より厳密には、第二格納手段２６）から画像処理部２００に出力されるデータの容量を更に小さくすることができ、画像処理部２００の画像処理の負担を軽減しつつ、画像処理後のデータに基づく判断の信頼性を向上させることが可能である。

また、画像処理部２００は変換画像データとエラー判定データとを合わせたものを幾何変換回路２１から直接取得するため、リアルタイム性が確保される。

本発明の幾何変換回路の実施の一形態を示す図。 第一格納手段に格納される画素データとエラー情報の配列を示す図。 画像エリアとエラー判定データとの関係を示す図。 画像処理部に出力される変換画像データおよびエラー判定データの配列例を示す図。

１ 幾何変換回路
３ 第一格納手段
４ 幾何変換手段
５ エラー判定手段
６ 第二格納手段

Claims (3)

1. 撮像手段から入力された画像データを幾何変換し、幾何変換後の画像データを画像処理部に出力する幾何変換回路において、
   画像データを構成する複数の画素データと、各画素データに対応するエラー情報と、を合わせて格納する第一格納手段と、
   画像データを幾何変換し、変換画像データを生成する幾何変換手段と、
   各変換画素データに対応する各画素データのエラー情報をもとに、各変換画素データに対応する単数または複数の画素データのうちエラーが有る画素データの個数が所定数以上である場合には当該変換画素データにはエラーが有ると判定し、エラーが有る画素データの個数が所定数未満である場合には当該変換画素データにはエラーが無いと判定することにより各変換画素データのエラーの有無を判定し、その判定結果を各変換画素データに対応するエラー判定結果とするエラー判定手段と、
   変換画像データと、各変換画素データに対応するエラー判定結果と、を合わせて格納する第二格納手段と、
   を具備することを特徴とする幾何変換回路。
2. 撮像手段から入力された画像データを幾何変換し、幾何変換後の画像データを画像処理部に出力する幾何変換回路において、
   画像データを構成する複数の画素データと、各画素データに対応するエラー情報と、を合わせて格納する第一格納手段と、
   画像データを幾何変換し、変換画像データを生成する幾何変換手段と、
   各変換画素データに対応する各画素データのエラー情報をもとに、各変換画素データに対応する単数または複数の画素データのうちエラーが有る画素データの個数が所定数以上である場合には当該変換画素データにはエラーが有ると判定し、エラーが有る画素データの個数が所定数未満である場合には当該変換画素データにはエラーが無いと判定することにより各変換画素データのエラーの有無を判定し、その判定結果を各変換画素データに対応するエラー判定結果とするエラー判定手段と、
   エラー判定手段によりエラーが有ると判定された変換画素データを含む変換画像データのラインまたは列のいずれか一方または両方を識別するためのエラー判定データを格納する第二格納手段と、
   を具備することを特徴とする幾何変換回路。
3. 画素欠陥の発生の有無、撮像手段から幾何変換回路への不適正な画像データの出力、スミアの発生の有無、のうち少なくとも一つが前記エラー情報に含まれることを特徴とする請求項１または請求項２に記載の幾何変換回路。

Images