JPH0575927A - キズ補正回路 - Google Patents

Abstract

(57)【要約】 【目的】 ＣＣＤのキズを補正するためのキズ補正コン
トロール信号を出力するのにフィールドメモリあるいは
フレームメモリ規模のメモリを不要とし、簡単な回路構
成でかつ多数のキズを補正できるようにすること。 【構成】 マイクロコンピュータ７内の保持手段７ａに
より、キズ位置をＣＣＤ１の水平方向の画素位置と垂直
方向のラインを所定ライン毎に分割したライン数として
保持する。又それらのデータをＣＣＤ１の走査に従って
レジスタ８ａ，８ｂに設定し、走査位置をカウンタ９
ａ，９ｂにより計数する。そして走査位置と一致する場
合には、比較手段１０によって一致信号を出力し、キズ
の補正を行うようにしている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＣＣＤを用いた固体撮像
装置において、画素欠陥による画像劣化を補正するキズ
補正回路に関するものである。

【０００２】

【従来の技術】近年、テレビカメラは小型、軽量、長寿
命等の特徴を持つＣＣＤを用いた固体カメラが増えてき
ている。しかし半導体プロセス、温度等のさまざまな原
因により、ＣＣＤの画素に欠陥を生じた場合に、画像を
著しく劣化させてしまう。そのため欠陥画素がある場合
は、欠陥画素の信号をそのとなりあるいは周辺の画素信
号より補正を行う、いわゆるキズ補正回路を付加して画
像劣化を抑えていた。

【０００３】従来のキズ補正回路としては、例えば図７
に示すものがある。図７において、ＣＣＤ１は光信号を
電気信号に変換するものであり、その出力は雑音除去回
路２に与えられる。雑音除去回路２は相関２重サンプリ
ング等によってリセットノイズを含むノイズを除去する
回路であり、その出力は第１のサンプルホールド回路３
に与えられる。第１のサンプルホールド回路３は後述す
るように画素の走査周期によって信号を保持するもので
あり、その出力は第２のサンプルホールド回路４を介し
て出力される。又ＲＯＭ５はＣＣＤの１画面、例えば１
フィールド又は１フレーム分のキズ箇所の位置情報を保
持するメモリであり、その出力は駆動回路６に与えられ
る。駆動回路６は所定のタイミングで第１，第２のサン
プルホールド回路３，４にサンプル／ホールド信号を与
えるものである。

【０００４】次に従来のキズ補正回路についてその動作
を説明する。ＣＣＤ１より得られる信号は例えば図８
（ａ）に示すような信号となる。図８（ａ）でＰ１，Ｐ
２，Ｐ３はＣＣＤ１の任意の画素位置を示し、Ｐ１の位
置の画素読みだし信号レベルはＬ１，Ｐ３の位置の画素
読みだし信号レベルはＬ２となっている。またＰ２の位
置の画素は欠陥画素となっており、読みだし信号はほと
んどなくいわゆる黒キズとなっている。ここでＰ２の破
線部分は正常なときの信号を示している。

【０００５】ＣＣＤ１から読出された図８（ａ）の信号
が雑音除去回路２を通り、図８（ｂ）に示すようにリセ
ットノイズ等の除去された信号が得られる。ここでこの
ノイズ成分の除去された信号は、図８（ｃ）に示す駆動
回路６のサンプリングパルスにより第１サンプルホール
ド回路３でサンプルホールドされるが、あらかじめ欠陥
画素位置情報を記憶されたＲＯＭ５によりＰ２の位置の
サンプリングパルスがオフされるように駆動回路６にコ
ントロール信号が出力される。つまり欠陥画素Ｐ２の位
置の読み出し信号は、図８（ｄ）に示すように１画素
前、つまりＰ１の位置の読み出し信号がホールドされた
信号となっている。もしＰ２の位置の読み出し信号をそ
のままサンプリングすると図８（ｄ’）に示す信号とな
り黒キズ信号がそのまま出力される。図８（ｄ）の信号
が第２サンプルホールド回路４により駆動回路６からの
図８（ｅ）に示すサンプリングパルスで再度サンプルホ
ールドされ、図８（ｆ）に示すようにキズ補正された信
号が得られる。

【０００６】

【発明が解決しようとする課題】しかしながら上記の従
来の構成では、ＣＣＤの全画素範囲で欠陥画素を補正し
ようとすると、駆動回路６に欠陥画素位置の情報を示す
コントロールパルスを出力するＲＯＭ５として、フィー
ルドメモリあるいは、フレームメモリ規模のメモリを必
要とし、回路規模が増大するという問題点を有してい
た。

【０００７】本発明は上記従来の問題点を解決するもの
で、回路規模を増大させず簡単な回路構成でキズ補正回
路を提供することを目的とする。

【０００８】

【課題を解決するための手段】本願の請求項１の発明
は、ＣＣＤの出力を各画素の走査毎にサンプリングする
サンプルホールド回路を具備するキズ補正回路であっ
て、ＣＣＤのキズの位置情報をキズの水平方向の画素位
置データ及び垂直方向に所定ライン毎に分割されたライ
ンのラインナンバーの組として保持する保持手段と、画
素位置データ及びライン番号が夫々設定される水平及び
垂直用の対のレジスタと、ＣＣＤの走査ラインに合わせ
て保持手段の画素位置データ及びラインナンバーを水平
及び垂直レジスタに夫々設定するデータ設定手段と、Ｃ
ＣＤの走査に応じたクロックを計数し水平位置データを
出力する水平方向カウンタと、水平同期信号を計数しＣ
ＣＤの所定ライン毎にクリアされて走査ライン番号を出
力する垂直方向カウンタと、水平位置レジスタと水平方
向カウンタの一致及び垂直位置レジスタと垂直方向カウ
ンタの出力の同時に一致するＣＣＤの走査時間を判別す
る比較手段と、比較手段の出力によってＣＣＤのサンプ
ルホールドを停止すると共に、ＣＣＤの走査に対応した
クロック信号を与える駆動回路と、を具備することを特
徴とするものである。

【０００９】又本願の請求項２の発明は、ＣＣＤより得
られる出力をＡ／Ｄ変換するＡ／Ｄ変換器と、Ａ／Ｄ変
換器の出力を夫々ＣＣＤの走査に応じた１クロック分遅
延させる遅延回路と、ＣＣＤのキズの位置情報をキズの
水平方向の画素位置データ及び垂直方向に所定ライン毎
に分割されたラインのラインナンバーの組として保持す
る保持手段と、画素位置データ及びライン番号が夫々設
定される水平及び垂直用の対のレジスタと、ＣＣＤの走
査ラインに合わせて保持手段の画素位置データ及びライ
ンナンバーを水平及び垂直レジスタに夫々設定するデー
タ設定手段と、ＣＣＤの走査に応じたクロックを計数し
水平位置データを出力する水平方向カウンタと、水平同
期信号を計数しＣＣＤの所定ライン毎にクリアされて走
査ライン番号を出力する垂直方向カウンタと、水平位置
レジスタと水平方向カウンタの一致及び垂直位置レジス
タと垂直方向カウンタの出力の同時に一致するＣＣＤの
走査時間を判別する比較手段と、遅延回路の入力と出力
とを選択し、比較手段の一致出力によって出力側の信号
を選択する信号選択手段と、を具備することを特徴とす
るものである。

【００１０】

【作用】本発明は上記した構成により、保持手段により
あらかじめＣＣＤのキズの位置がレジスタに設定され
る。そしてクロック及び水平同期パルスをカウントし
て、ＣＣＤの読出し画素の位置を示すことのできる水平
方向カウンタ，垂直方向カウンタの値とレジスタの値を
比較手段で比較して、一致したときにキズ補正コントロ
ール信号を出力しキズ補正を行う。そして保持手段のデ
ータを順次レジスタへ設定し、キズ補正を繰り返す。

【００１１】

【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。図１は本発明の第１実施例における
キズ補正回路の構成を示すブロック図である。本図にお
いて光信号を電気信号に変換するＣＣＤ１及び雑音除去
回路２、第１，第２のサンプルホールド回路３，４と、
このサンプルホールド回路３，４を制御する駆動回路６
については、前述した従来例と同様である。本実施例に
おいてはマイクロコンピュータ７と垂直位置レジスタ８
ａ，水平位置レジスタ８ｂから成るレジスタ８、及び垂
直方向カウンタ９ａ，水平方向カウンタ９ｂから成るカ
ウンタ９と比較手段１０が設けられる。マイクロコンピ
ュータ７は後述するように、ＣＣＤ１のキズの位置情報
を保持する保持手段７ａと、ＣＣＤ１の走査に応じて保
持手段７ａによって保持されるキズ情報の水平位置と垂
直位置とを、夫々垂直位置レジスタ８ａ，水平位置レジ
スタ８ｂに設定するデータ設定手段７ｂの機能を達成す
るものである。

【００１２】次に本実施例のキズ補正回路の詳細な構成
について図２，図３，図４を用いて更に詳細に説明す
る。図２は×印がキズ位置を示すキズのあるＣＣＤ１の
模式図である。ＣＣＤ１は図示のように水平方向の画素
が８００画素とし、水平ラインを１６ライン毎に分割し
てキズ位置データを保持している。

【００１３】図３はマイクロコンピュータ７，レジスタ
８，カウンタ９，コンパレータ１０の内部構成の１例を
示す構成図である。本図においてレジスタ８は４ビット
の垂直位置レジスタ８ａ、１０ビットの水平位置レジス
タ８ｂから成り立っている。ＣＣＤ１の読出し画素の位
置を示すカウンタ９も図３に示すように、４ビットの垂
直方向カウンタ９ａ，１０ビットの水平方向カウンタ９
ｂで構成される。垂直方向カウンタ９ａはＨＤ（水平同
期パルス）をカウントして１６ライン数までのＣＣＤ読
出しラインの位置を出力し、水平方向カウンタ９ｂはク
ロックをカウントして８００画素までのＣＣＤ読出し画
素位置を出力するものである。又コンパレータ１０は垂
直位置レジスタ８ａと垂直方向カウンタ９ａの出力を比
較するコンパレータ１１、水平位置レジスタ８ｂと水平
方向カウンタ９ｂの出力を比較するコンパレータ１２及
びこれらの手段の論理積をとるＮＡＮＤ回路１３を含ん
でいる。

【００１４】図２に示すようにＣＣＤ１のキズが、Ａ点
（水平６００画素，垂直８ライン），Ｂ点（水平２００
画素，垂直２８ライン）にあるものとする。ここでＣＣ
Ｄ１の垂直ラインを１６ライン毎に区切り、１７ライン
から３２ラインまでを１７ラインが１ラインとなるよう
に置き換えると、Ｂ点のキズは水平２００画素，垂直１
２ラインの位置となる。つまり、各キズの垂直位置は４
ビットの値で表すことができる。故にキズ位置を記憶す
るレジスタ８の内部構成を、図３に示すように４ビット
の垂直位置レジスタ８ａと、１０ビットの水平位置レジ
スタ８ｂで構成し、マイクロコンピュータ７は保持手段
７ａである内部メモリにＡ点のキズ位置の情報として、
垂直位置データ１＝８（４ビット），水平位置データ１
＝６００（１０ビット）と、Ｂ点のキズ位置情報とし
て、垂直位置データ２＝１２（４ビット），水平位置デ
ータ２＝２００（１０ビット）をあらかじめ格納してお
く。

【００１５】次に本実施例の動作についてタイムチャー
ト及びフローチャートを参照しつつ説明する。図４はマ
イクロコンピュータ７によるレジスタ設定、クリア出力
のタイミングを示したタイミングチャート、図５はその
動作を示すフローチャートである。動作を開始するとま
ずステップ21において垂直ブランキング期間が終了した
かどうかをチェックする。図４に示すように垂直ブラン
キング期間が終了すれば、ステップ22に進んでマイクロ
コンピュータ内のキズ情報を保持している垂直位置デー
タ１及び水平位置データ１を夫々垂直位置レジスタ８
ａ，水平位置レジスタ８ｂに設定する。そして垂直方向
カウンタ９ａ，水平方向カウンタ９ｂをクリアする。そ
してステップ23に進んで水平走査線数を計数する。一方
水平方向カウンタ９ｂはＣＣＤの画素単位で歩進される
クロックＣＬＫを計数しており、その出力と水平位置レ
ジスタ８ｂの一致がコンパレータ１２によって判別され
る。同様にして水平同期信号ＨＤによって水平方向カウ
ンタ９ｂはクリアされ、垂直方向カウンタ９ａはこのパ
ルスを計数して垂直方向のライン番号を計数する。コン
パレータ１１は垂直位置レジスタ８ａの４ビットの出力
と垂直方向カウンタ９ａの出力との一致を判別する。こ
の例の場合、Ａ点のキズ位置データは１ライン目の走査
が始まる前の水平ブランキング期間に設定され、Ｂ点の
キズ位置データは１６ラインの走査が終わった水平ブラ
ンキング期間に設定される。即ちステップ23において水
平走査線を計数し、ステップ24において規定ライン、こ
の場合には１６ラインに達したかどうかを判別する。１
６ラインに達していなければステップ23に戻って同様の
処理を繰り返し、このラインに達すればステップ25にお
いて水平ブランキング期間かどうかを判別し、水平ブラ
ンキング期間となれば水平走査線数の計数をクリアす
る。そして垂直ブランキング期間かどうかを判別し、こ
の期間でなければステップ22に戻って同様の処理を繰り
返す。こうすれば垂直方向カウンタ９ａはマイクロコン
ピュータ７により１６ライン毎にクリアされ、カウント
値が０となる。

【００１６】以上の動作により、コンパレータ１１，１
２は２つの入力が一致したとき（Ａ＝Ｂ）、１（ハイレ
ベル）が出力されるとすると、テレビ走査の最初の１６
ラインのうち８ラインの６００画素目に１となり、ＮＡ
ＮＤ回路１３の出力は０（ローレベル）となる。これに
よりＡ点の位置のキズ補正コントロール信号が駆動回路
６に出力される。同様に次の１６ラインのうち１２ライ
ン（実際は２８ライン目）の２００画素目にＮＡＮＤ回
路１３は０とり、Ｂ点の位置のキズ補正コントロール信
号が出力される。これらのキズ補正コントロール信号が
駆動回路６に入力されて、従来例と同様に第１サンプル
ホールド回路３のサンプリングパルスをオフし、キズ補
正が行われる。またＡ点，Ｂ点以外のキズもあらかじめ
マイクロコンピュータ７に格納しておけば、同様な処理
によりキズ補正がされる。ここでマイクロコンピュータ
７はステップ22〜25において任意の水平ライン毎にレジ
スタのデータを設定するデータ設定手段７ｂの機能を達
成している。

【００１７】以上のように本実施例によれば、キズ位置
を記憶するためのレジスタをキズの個数分だけ別個に設
けなくても、４ビットの垂直位置レジスタ８ａ及び１０
ビットの水平位置レジスタ８ｂを１組と、ＣＣＤの読出
し画素位置を示す４ビットの垂直方向カウンタ９ａ及び
１０ビットの水平方向カウンタ９ｂの１組をそれぞれ設
け、マイクロコンピュータ７でテレビ走査の１６ライン
毎の水平ブランキング期間に、あらかじめ格納していた
キズ位置データの転送及びカウンタのクリア動作を行う
ことにより、簡単な回路構成で少なくとも１６ライン毎
に１個のキズは補正することができる。

【００１８】またキズの数が１６ライン毎に分割したテ
レビ走査のある１６ライン内に１つ以上ある場合、キズ
の数分だけレジスタの組数を増やせばよい。例えば３個
ある場合は、キズ位置を記憶するためのレジスタの組数
をさらに２組だけ増やせばよく、その場合全体のキズ補
正数はキズ位置を記憶するためのレジスタの組数が１組
の場合の３倍まで補正可能となる。

【００１９】またキズの数が１６ライン毎に分割したテ
レビ走査のある１６ライン内に１つもない時には、レジ
スタに設定するキズ位置の情報として、例えば水平位置
を有効走査範囲外の値にするかあるいはキズ補正を強制
的にやめるようにすればよい。

【００２０】図６は本発明の第２の実施例を示す構成図
である。同図において、マイクロコンピュータ７はキズ
位置情報及びクリア信号を出力するものであり、レジス
タ８はキズ位置情報が記憶するものである。又カウンタ
９はＣＣＤの読出し位置を示すカウンタであり、レジス
タ８の出力値とカウンタ９の値とを比較する比較手段１
０を有しており、これらの構成は前述した第１実施例と
同様である。本実施例ではＣＣＤ１の出力から雑音を除
去する雑音除去回路２の出力がＡ／Ｄ変換器３１に与え
られる。Ａ／Ｄ変換器３１の並列信号は夫々Ｄ型フリッ
プフロップ３２に与えられる。図６ではその１ビット分
のみを示しているが、並列の全てのビットについてＤ型
フリップフロップ３２とその入力及び出力を選択するデ
ータセレクタ３３が設けられる。さてＤ型フリップフロ
ップ３２は入力データを１クロックの間保持するディレ
イ型のフリップフロップであり、その出力及び入力はデ
ータセレクタ３３に与えられる。データセレクタ３３は
比較手段１０の出力がＬレベルのときにＤ型フリップフ
ロップ３２のＱ出力を選択し、Ｈレベルではその入力を
選択して補正データを出力するものである。この実施例
はＣＣＤの読出し信号を所定の処理を行った後、ＡＤ変
換してディジタル回路で信号処理するような場合に、そ
の信号処理部内でキズ補正を行う場合の例である。

【００２１】このように構成されたキズ補正回路の動作
について説明する。マイクロコンピュータ７，レジスタ
８，カウンタ９，比較手段１０の動作は第１の実施例と
まったく同様であり、ＣＣＤ１の読出し信号がキズの位
置となるタイミングで、比較手段１０からキズ補正コン
トロール信号が出力される。第１の実施例では、このキ
ズ補正コントロール信号で、サンプルホールド回路のサ
ンプリングパルスをオフすることにより、キズの位置の
読出しデータを１画素前のデータと置き換え補正してい
たが、本実施例ではＤ型フリップフロップ３２の出力信
号と、その入力信号をデータセレクタ３３で、切り換え
てやることにより補正している。つまりキズの位置の読
出し信号の時（キズ補正コントロール信号がローの
時）、Ｄ型フリップフロップ３２の出力信号を選択する
ようにして、１クロック前（１画素前）のデータを出力
する。

【００２２】以上のように本実施例によればディジタル
回路で簡単に構成できるＤ型フリップフロップ，データ
セレクタを設けることにより、温度，経時変化で不安定
なアナログ回路で余分なサンプルホールド回路を省くこ
とができる。

【００２３】なお、第１，第２の実施例ともキズの補正
の仕方は、キズの画素のデータを１画素前のデータと置
き換えることにより補正しているが、周囲の画素のデー
タを適切に演算したデータと置き換えるようにしてもよ
いことは言うまでもない。

【００２４】また本発明ではマイクロコンピュータを使
用するが、近年のテレビカメラはほとんどマイクロコン
ピュータを搭載しており、新たにマイクロコンピュータ
を搭載しなくても従来より搭載されているマイクロコン
ピュータに、キズ補正の処理を付加するようにしてもレ
ジスタ設定とクリアパルス出力という簡単な動作ゆえ、
その他の処理に支障をきたすことはないことは言うまで
もない。

【００２５】また、マイクロコンピュータによるレジス
タの設定及びカウンタのクリア動作は、１６ライン数毎
でなくても適切なライン数毎であれば問題ないことは言
うまでもない。

【００２６】また、ＣＤＤのキズの位置によってはＣＣ
Ｄの信号読出しモードによってキズの位置がフィールド
毎に１ラインずれたり、あるいはフィールド毎に発生し
たりしなかったりする場合があるが、マイクロコンピュ
ータにフィールドに応じたキズ位置情報を持たせたり、
あるいはフィールドに応じてキズ補正をオフするように
することにより簡単に対処できるので問題ない。

【００２７】

【発明の効果】以上詳細に説明したように本発明では、
マイクロコンピュータ内の保持手段にＣＣＤの垂直方向
を所定ライン毎に分割した水平位置のデータを保持して
おくことにより、ＣＣＤのフィールド又はフレーム単位
でのキズ情報を保持するメモリを不要とすることができ
る。従って回路規模を増大することなく簡単な回路構成
で多数のキズを補正することができるという効果が得ら
れる。

【図面の簡単な説明】

【図１】本発明の第１実施例におけるキズ補正回路の構
成を示すブロック図である。

【図２】キズのあるＣＣＤの概念を示す模式図である。

【図３】本発明の第１実施例によるキズ補正回路の内部
構成を示すブロック図である。

【図４】マイクロコンピュータによるレジスタ設定及び
カウンタのクリアタイミングを示すタイミングチャート
図である。

【図５】本実施例の動作を示すフローチャートである。

【図６】本発明の第２実施例によるキズ補正回路の構成
を示すブロック図である。

【図７】従来例のキズ補正回路の構成を示すブロック図
である。

【図８】従来例の各部の波形を示す信号波形図である。

【符号の説明】

１ ＣＣＤ ２ 雑音除去回路 ６ 駆動回路 ７ マイクロコンピュータ ７ａ 保持手段 ７ｂ データ設定手段 ８ レジスタ ８ａ 垂直位置レジスタ ８ｂ 水平位置レジスタ ９ カウンタ ９ａ 垂直方向カウンタ ９ｂ 水平方向カウンタ １０ 比較手段 １１，１２ コンパレータ １３ ＮＡＮＤ回路 ３１ Ａ／Ｄ変換器 ３２ Ｄ型フリップフロップ ３３ データセレクタ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ＣＣＤ（チャージ・カップルド・デバイ
   ス）の出力を各画素の走査毎にサンプリングするサンプ
   ルホールド回路を具備するキズ補正回路であって、 前記ＣＣＤのキズの位置情報をキズの水平方向の画素位
   置データ及び垂直方向に所定ライン毎に分割されたライ
   ンのラインナンバーの組として保持する保持手段と、 画素位置データ及びライン番号が夫々設定される水平及
   び垂直用の対のレジスタと、 前記ＣＣＤの走査ラインに合わせて前記保持手段の画素
   位置データ及びラインナンバーを水平及び垂直レジスタ
   に夫々設定するデータ設定手段と、 前記ＣＣＤの走査に応じたクロックを計数し水平位置デ
   ータを出力する水平方向カウンタと、 水平同期信号を計数し前記ＣＣＤの所定ライン毎にクリ
   アされて走査ライン番号を出力する垂直方向カウンタ
   と、 前記水平位置レジスタと水平方向カウンタの一致及び前
   記垂直位置レジスタと前記垂直方向カウンタの出力の同
   時に一致するＣＣＤの走査時間を判別する比較手段と、 前記比較手段の出力によって前記ＣＣＤのサンプルホー
   ルドを停止すると共に、ＣＣＤの走査に対応したクロッ
   ク信号を与える駆動回路と、を具備することを特徴とす
   るキズ補正回路。
2. 【請求項２】 ＣＣＤより得られる出力をＡ／Ｄ変換す
   るＡ／Ｄ変換器と、前記Ａ／Ｄ変換器の出力を夫々ＣＣ
   Ｄの走査に応じた１クロック分遅延させる遅延回路と、 前記ＣＣＤのキズの位置情報をキズの水平方向の画素位
   置データ及び垂直方向に所定ライン毎に分割されたライ
   ンのラインナンバーの組として保持する保持手段と、 画素位置データ及びライン番号が夫々設定される水平及
   び垂直用の対のレジスタと、 前記ＣＣＤの走査ラインに合わせて前記保持手段の画素
   位置データ及びラインナンバーを水平及び垂直レジスタ
   に夫々設定するデータ設定手段と、 前記ＣＣＤの走査に応じたクロックを計数し水平位置デ
   ータを出力する水平方向カウンタと、 水平同期信号を計数し前記ＣＣＤの所定ライン毎にクリ
   アされて走査ライン番号を出力する垂直方向カウンタ
   と、 前記水平位置レジスタと水平方向カウンタの一致及び前
   記垂直位置レジスタと前記垂直方向カウンタの出力の同
   時に一致するＣＣＤの走査時間を判別する比較手段と、 前記遅延回路の入力と出力とを選択し、前記比較手段の
   一致出力によって出力側の信号を選択する信号選択手段
   と、を具備することを特徴とするキズ補正回路。