KR20090004514A - 액정 장치, 및 전자기기 - Google Patents

액정 장치, 및 전자기기 Download PDF

Info

Publication number
KR20090004514A
KR20090004514A KR1020080056163A KR20080056163A KR20090004514A KR 20090004514 A KR20090004514 A KR 20090004514A KR 1020080056163 A KR1020080056163 A KR 1020080056163A KR 20080056163 A KR20080056163 A KR 20080056163A KR 20090004514 A KR20090004514 A KR 20090004514A
Authority
KR
South Korea
Prior art keywords
voltage
line
circuit
liquid crystal
electrode
Prior art date
Application number
KR1020080056163A
Other languages
English (en)
Other versions
KR100968720B1 (ko
Inventor
신 후지타
도모토시 가토
겐고 시라가미
Original Assignee
엡슨 이미징 디바이스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2007171633A external-priority patent/JP4241858B2/ja
Application filed by 엡슨 이미징 디바이스 가부시키가이샤 filed Critical 엡슨 이미징 디바이스 가부시키가이샤
Publication of KR20090004514A publication Critical patent/KR20090004514A/ko
Application granted granted Critical
Publication of KR100968720B1 publication Critical patent/KR100968720B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 화소 전극과의 사이에서 용량을 형성하는 공통 전극에 고전위와 저전위를 교대로 공급하기 위한 스위칭 트랜지스터의 L길이를 저감할 수 있는 액정 장치를 제공하는 것이다. 주사선 Y와, 데이터선 X와, 이것들의 교차에 대응하여 마련된 화소 전극(55)과, 화소 전극 사이에서 용량을 형성하는 공통 전극(56)과, 저전위의 전압 VCOML과 고전위의 전압 VCOMH를 교대로 공통 전극에 공급하는 제어 회로(30)와, 주사선을 선택하는 선택 전압을 주사선에 순차적으로 공급하는 주사선 구동 회로(10)와, 주사선이 선택되었을 때에 정극성의 화상 신호와 부극성의 화상 신호를 교대로 데이터선에 공급하는 데이터선 구동 회로(20)를 구비하되, 제어 회로(30)는, 전압 VCOML과 전압 VCOMH를 교대로 공통 전극에 출력하는 선택 회로 R과, 선택 회로 R에 선택 신호를 출력하는 래치 회로 Q를 구비하고, 전압 VCOML은 선택 신호의 저전위보다 높고, 전압 VCOMH는 선택 신호의 고전위보다 낮다.

Description

액정 장치, 및 전자기기{LIQUID CRYSTAL DEVICE AND ELECTRONIC APPARATUS}
본 발명은 액정 장치, 및 전자기기에 관한 것이다.
종래부터 표시 장치로서 액정 장치가 알려져 있다. 이 액정 장치는, 예컨대 액정 패널과, 이 액정 패널에 광을 공급하는 백라이트를 구비한다.
액정 패널은 소자 기판과, 이 소자 기판에 대향 배치된 대향 기판과, 소자 기판과 대향 기판 사이에 마련된 액정을 구비한다.
소자 기판은 소정 간격을 두고서 교대로 마련된 복수의 주사선 및 복수의 보조 용량선과, 이들 복수의 주사선 및 복수의 보조 용량선에 교차하여 소정 간격을 두고서 마련된 복수의 데이터선과, 복수의 주사선에 접속된 주사선 구동 회로와, 복수의 데이터선에 접속된 데이터선 구동 회로와, 복수의 보조 용량선에 접속된 보조 용량선을 구동하는 제어 회로를 갖는다.
각 주사선과 각 데이터선의 교차 부분에는 화소가 마련되어 있다. 화소는 화소 전극 및 공통 전극으로 이루어지는 화소 용량과, 스위칭 소자로서의 박막 트랜지스터(이후, TFT(Thin Film Transistor)라고 함)와, 한쪽 전극(보조 용량 전극) 이 용량선에 접속되고 다른쪽 전극이 화소 전극에 접속된 축적 용량(보조 용량)을 구비한다. 이 화소는 매트릭스 형상으로 복수 배열되어 표시 영역을 형성한다.
TFT의 게이트에는 주사선이 접속되고, TFT의 소스에는 데이터선이 접속되며, TFT의 드레인에는 화소 전극 및 보조 용량의 다른쪽 전극이 접속되어 있다.
용량선 구동 회로는 소정의 전압을 각 용량선에 공급한다.
주사선 구동 회로는 주사선을 선택하는 선택 전압을 소정의 순서로 각 주사선에 공급한다. 주사선에 선택 전압이 공급되면, 이 주사선에 접속된 TFT가 모두 온 상태로 된다.
데이터선 구동 회로는 화상 신호를 각 데이터선에 공급하고, 온 상태의 TFT를 거쳐서, 이 화상 신호에 근거하는 화상 전압을 화소 전극에 기입한다.
여기서, 데이터선 구동 회로는 공통 전극의 전압보다 전위가 높은 전압(이후, 정극성이라고 함)의 화상 신호를 데이터선에 공급하고, 이 정극성의 화상 신호에 근거하는 화상 전압을 화소 전극에 기입하는 정극성 기입과, 공통 전극의 전압보다 전위가 낮은 전압(이후, 부극성이라고 함)의 화상 신호를 데이터선에 공급하며, 이 부극성의 화상 신호에 근거하는 화상 전압을 화소 전극에 기입하는 부극성 기입을 교대로 실행한다.
대향 기판은 각 화소에 대응하여 R(빨강), G(초록), B(파랑)이라고 한 컬러 필터를 갖는다.
이상의 액정 장치는 이하와 같이 동작한다.
즉, 주사선에 선택 전압을 순차적으로 공급함으로써, 어떤 주사선에 접속된 TFT를 모두 온 상태로 하고, 이 주사선에 관계된 화소를 모두 선택한다. 그리고, 이들 화소의 선택에 동기하여, 데이터선에 화상 신호를 공급한다. 그렇게 하면, 선택한 모든 화소에, 온 상태의 TFT를 거쳐서 화상 신호가 공급되고, 이 화상 신호에 근거하는 화상 전압이 화소 전극에 기입된다.
화소 전극에 화상 전압이 기입되면, 화소 전극과 공통 전극과의 전위차에 의해, 액정에 구동 전압이 인가된다. 액정에 구동 전압이 인가되면, 액정의 배향이나 질서가 변화되어, 액정을 투과하는 백라이트로부터의 광이 변화된다. 이 변화된 광이 컬러 필터를 투과함으로써, 계조 표시가 행해진다.
또한, 액정에 인가되는 구동 전압은, 보조 용량에 의해, 화상 전압이 기입되는 기간보다 3자리수 긴 기간에 걸쳐서 보지(保持)된다.
그런데, 이상과 같은 액정 장치는, 예컨대 휴대 기기에 이용되지만, 이 휴대 기기에서는, 최근, 소비 전력의 저감이 요청되고 있다. 그래서, 화상 전압을 화소 전극에 기입한 후에, TFT를 오프 상태로 함과 아울러 보조 용량선의 보조 용량 전위(VST)를 고전위(VSTH)로부터 저전위(VSTL)로, 또는, 저전위로부터 고전위로 변동시키는, 소위, SSL(Swing Storage Line)이라고 불리는 용량선 스윙 구동(capacitor line swing driving)을 행함으로써 소비 전력을 저감할 수 있는 액정 장치가 제안되고 있다(예컨대, 특허 문헌 1 참조).
또한, 액정을 사이에 유지하는 1쌍의 기판 중 한쪽의 기판에, 화소 용량을 구성하는 화소 전극 및 공통 전극을 구비하는 IPS(In-Plane Switching)나 FFS(Fringe-Field Switching)라고 한 공통 전극(C0M 전극)이 보조 용량 전극의 기 능을 겸하고, 화소 용량과 보조 용량을 일체적으로 형성하는 횡전계 방식의 액정 장치에서는, 공통 전극에 고전위(VCOMH) 또는 저전위(VC0ML)의 전압을 공급한 후에, 부극성의 화상 신호 또는 정극성의 화상 신호를 데이터선에 공급하는, 소위, COM 분할 구동이라고 불리는, 횡전계 방식에 있어서의 용량선 스윙 구동을 행함으로써, 소비 전력을 저감할 수 있고, 또한, 표시 품위의 저하를 억제할 수 있는 액정 장치가 본원 출원인으로부터 제안되고 있다.
[특허 문헌 1] 일본 특허 공개 제2002-196358호 공보
상술한 용량선 스윙 구동, 및, COM 분할 구동의 회로는 SOG(시스템 온 글래스(system on glass))라고 불리는 기술을 이용하여, 유리 기판 위에 형성된다. 이러한 회로에서는, 정극성 및 부극성의 화상 신호에 의한 표시를 기판 위에 형성된 트랜지스터에 의해 확실히 동작시키기 때문에, 트랜지스터를 구동하는 전원으로서, 정전원으로서 8V, 부전원으로서 -4V를 사용하고 있고, 트랜지스터의 게이트-소스간의 전압 Vgs는 최대 12V로 되어 있다. 따라서, 트랜지스터의 게이트 길이(이하, L길이라고 함)는 상기 Vgs 12V를 문제없이 사용할 수 있는 크기인 L길이로 되어 있었다.
여기서, 용량선이나 공통선은 데이터선과 교차하는 개소에 발생하는 기생 용량의 영향을 받기 때문에, 상기 용량선이나 공통선에 고전위/저전위를 공급하는 트랜지스터는 로우 온 저항(low on resistance)인 것이 누화 대책상 바람직하지만, Vgs의 최대값이 크면 트랜지스터의 L길이도 크게 할 필요가 있어, L길이가 커짐으로써 트랜지스터의 온 저항(on resistance)도 높아진다는 문제가 있었다. 또한, 트랜지스터의 온 저항이 커서 누화가 문제로 되는 경우에는, 누화가 발생하지 않도록 트랜지스터에 접속된 배선을 굵게 함으로써 저항을 내려서, 회로의 저항을 내릴 필요가 있기 때문에, 회로 면적이 크게 되어, 구동 회로가 형성되는 윈도우 프레임 영역(화소 영역의 주변)의 저감화나, 저소비 전력화의 장해로 되고 있었다.
그래서, 본 발명은 상술한 과제를 감안하여 이루어진 것으로서, 액정을 사이 에 유지하는 1쌍의 기판 중 한쪽의 기판에, 화소 용량을 구성하는 화소 전극 및 용량 전극을 구비하는 액정 장치에 있어서, 용량선 스윙 구동에 이용하는 트랜지스터의 로우 온 저항화를 실현하여, 누화의 발생이나 회로 면적의 저감에 공헌할 수 있는 액정 장치, 및 액정 장치를 구비하는 전자기기를 제공하는 것을 목적으로 한다.
본 발명의 액정 장치는, 복수의 주사선(실시예에 있어서 주사선 Y, Y'가 대응함)과, 상기 주사선에 교차하는 복수의 데이터선(실시예에 있어서 데이터선 X, X'가 대응함)과, 상기 복수의 주사선과 상기 복수의 데이터선의 교차에 대응하여 마련된 복수의 화소 전극(실시예에 있어서 화소 전극(55, 55')이 대응함)과, 상기 화소 전극에 대응하여 마련되고, 상기 화소 전극 또는 화소 전극에 접속된 전극층 사이에서 용량을 형성하는 용량 전극(실시예에 있어서 공통 전극(56, 56') 또는 보조 용량 전극(57')이 대응함)과, 제 1 전압(실시예에 있어서 VCOML 또는 VSTL이 대응함)과, 상기 제 1 전압보다 전위가 높은 제 2 전압(실시예에 있어서 VCOMH 또는 VSTH가 대응함)을 교대로 상기 용량 전극에 공급하는 제어 회로(실시예에 있어서 제어 회로(30, 30A, 30')가 대응함)와, 상기 주사선을 선택하는 주사선 선택 전압을 상기 복수의 주사선에 순차적으로 공급하는 주사선 구동 회로(실시예에 있어서 주사선 구동 회로(10, 10')가 대응함)와, 상기 주사선이 선택되었을 때에, 상기 제 1 전압보다 전위가 높은 정극성의 화상 신호와 상기 제 2 전압보다 전위가 낮은 부극성의 화상 신호를 교대로 상기 복수의 데이터선에 공급하는 데이터선 구동 회로 (실시예에 있어서 데이터선 구동 회로(20, 20')가 대응함)를 구비한 액정 장치(실시예에 있어서 액정 장치(1, 1A, 1')가 대응함)로서, 상기 제어 회로는, 상기 제 1 전압과 제 2 전압을 교대로 선택하여 상기 용량 전극에 출력하는 선택 회로(실시예에 있어서 선택 회로 R, R'이 대응함)와, 상기 선택 회로에 선택 신호(실시예에 있어서 극성 제어 신호 POL)를 출력하는 선택 신호 출력 회로(실시예에 있어서 래치 회로 Q, Q'가 대응함)를 구비하고, 상기 제 1 전압은 상기 선택 신호의 저전위보다 높고, 제 2 전압은 상기 선택 신호의 고전위보다 낮은 것을 특징으로 한다.
본 발명에 의하면, 선택 회로를 구성하는 트랜지스터의 L길이를 짧게 할 수 있기 때문에, 회로 면적을 작게 할 수 있어, 액정 장치의 좁은 윈도우 프레임화에 공헌할 수 있다. 또한, L길이를 작게 함으로써, 로우 온 저항화도 실현할 수 있어, 저소비 전력에도 공헌할 수 있다.
또한, 본 발명에 의하면, 상기 제어 회로는, 상기 기판 위에 형성된 트랜지스터로 이루어지고, 상기 선택 회로를 구성하는 트랜지스터(실시예에 있어서 제 1 트랜스퍼 게이트(37), 제 2 트랜스퍼 게이트(38), N채널의 Nch 트랜스퍼 게이트 RN, RN', P채널의 Pch 트랜스퍼 게이트 RP, RP'가 대응함)의 게이트-소스간 전위는, 상기 선택 신호 출력 회로를 구성하는 트랜지스터(실시예에 있어서 제 1 클록드 인버터(34), 제 2 클록드 인버터(35)가 대응함)의 게이트-소스간 전위는 보다 낮게 하는 구성으로 하였다. 따라서, 선택 신호 출력 회로를 구성하는 트랜지스터보다 선택 회로를 구성하는 트랜지스터의 L길이를 짧게 할 수 있기 때문에, 회로 면적을 작게 할 수 있어, 액정 장치의 좁은 윈도우 프레임화에 공헌할 수 있다. 또한, L길이를 작게 함으로써, 로우 온 저항화도 실현할 수 있어, 저소비 전력에도 공헌할 수 있다.
또한, 본 발명에 의하면, 상기 제어 회로는 기판 위에 형성된 트랜지스터로 이루어지고, 상기 선택 회로를 구성하는 트랜지스터(실시예에 있어서 제 1 트랜스퍼 게이트(37), 제 2 트랜스퍼 게이트(38), N채널의 Nch 트랜스퍼 게이트 RN, RN', P채널의 Pch 트랜스퍼 게이트 RP, RP'가 대응함)의 게이트 길이는, 상기 선택 신호 출력 회로를 구성하는 트랜지스터(실시예에 있어서 제 1 클록드 인버터(34), 제 2 클록드 인버터(35)가 대응함)의 게이트 길이보다 짧게 하는 구성으로 하였다.
또한, 본 발명에 의하면, 상기 용량 전극을 공통 전극(실시예에 있어서 공통 전극(56, 56')이 대응함)으로 하는 구성으로 하였다. 또는, 제어 회로에 의해 상기 제 1 전압(실시예에 있어서 VC0ML이 대응함)을 상기 공통 전극에 공급한 후에, 상기 주사선 구동 회로에 의해 상기 선택 전압을 상기 주사선에 공급함과 아울러, 상기 데이터선 구동 회로에 의해 상기 정극성의 화상 신호를 상기 데이터선에 공급하고, 상기 제어 회로에 의해 상기 제 2 전압(실시예에 있어서 VCOMH가 대응함)을 상기 공통 전극에 공급한 후에, 상기 주사선 구동 회로에 의해 상기 선택 전압을 상기 주사선에 공급함과 아울러, 상기 데이터선 구동 회로에 의해 상기 부극성의 화상 신호를 상기 데이터선에 공급하는 구성으로 하였다. 이와 같이, 제 1 전압을 공통 전극에 공급한 후에, 정극성의 화상 신호를 데이터선에 공급하고, 제 2 전압을 공통 전극에 공급한 후에, 부극성의 화상 신호를 데이터선에 공급한다, 소위, COM 분할 구동 방식의 액정 장치에 바람직한 구성으로 할 수 있다.
또한, 본 발명에 의하면, 용량 전극을 보조 용량 전극(실시예에 있어서 공통 전극(56, 56') 또는 보조 용량 전극(57')이 대응함)으로 하는 구성으로 하였다. 또는, 제어 회로는, 상기 주사선이 온 전위인 경우에 상기 데이터선의 전위가 정극성의 화상 신호의 기입에 대응하는 것이었으면, 상기 주사선이 오프 전위로 천이한 후에, 상기 보조 용량 전극에 상기 제 2 전압(실시예에 있어서 VSTH가 대응함)을 공급하고, 한편, 상기 온 전위에 있어서의 상기 데이터선의 전위가 부극성의 화상 신호의 기입에 대응하는 것이었으면, 상기 주사선이 오프 전위로 천이한 후에, 상기 보조 용량 전극에 상기 제 1 전압(실시예에 있어서 VSTL이 대응함)을 공급하는 구성으로 하였다. 따라서, 소위, SSL 구동 방식의 액정 장치에 바람직한 구성으로 할 수 있다.
또한, 본 발명의 전자기기는 상술한 액정 장치를 구비하는 것을 특징으로 한다.
본 발명에 의하면, 상술한 효과와 마찬가지의 효과가 있다.
이상과 같이, 본 발명에 의하면, 선택 회로를 구성하는 트랜지스터의 L길이를 짧게 할 수 있기 때문에, 회로 면적을 작게 할 수 있어, 액정 장치의 좁은 윈도우 프레임화에 공헌할 수 있다. 또한, L길이를 작게 함으로써, 로우 온 저항화도 실현할 수 있어, 저소비 전력에도 공헌할 수 있다.
이하, 본 발명의 실시예를 도면에 근거하여 설명한다. 또한, 이하의 실시예 및 변형예의 설명에 있어서, 동일 구성 요건에 대해서는 동일 부호를 부여하고, 그 설명을 생략 또는 간략화한다.
또한, 실시예 1~3은 COM 분할 구동을 채용한 횡전계 방식의 액정 장치의 예, 실시예 4는 SSL 구동을 채용한 종전계 방식(1쌍의 기판 내면에 각각 형성된 화소 전극과 공통 전극으로 발생하는 이른바 종전계를 이용하여 액정을 구동하는 방식)의 액정 장치의 예를 나타내고 있다.
<실시예 1: C0M 분할 구동의 예>
도 1은 본 발명의 실시예 1에 따른 COM 분할 구동을 채용한 횡전계 방식의 액정 장치(1)의 블록도이다.
액정 장치(1)는 액정 패널 AA와, 액정 패널 AA에 대향 배치되어 광을 출사하는 백라이트(41)를 구비한다. 이 액정 장치(1)는 백라이트(41)로부터의 광을 이용하여, 투과형의 표시를 행한다.
액정 패널 AA는 복수의 화소(50)를 갖는 표시 영역 A와, 이 표시 영역 A의 주변에 마련되어 화소(50)를 구동하는 주사선 구동 회로(10), 데이터선 구동 회로(20), 및 제어 회로(30)를 구비한다.
백라이트(41)는 액정 패널 AA의 이면에 마련되고, 예컨대, 냉음극 형광관(CCFL)이나 LED(발광 다이오드), 또는 전계 발광(EL)으로 구성되어, 액정 패널 AA의 화소(50)에 광을 공급한다.
이하, 액정 패널 AA의 구성에 대해서 상술한다.
액정 패널 AA는 소정 간격을 두고서 교대로 마련된 320행의 주사선 Y(Y1~Y320) 및 320행의 공통선 Z(Z1~Z320)와, 이들 주사선 Y(Y1~Y320) 및 공통선 Z(Z1~Z320)에 교차하도록 마련된 240열의 데이터선 X(X1~X240)를 구비한다. 각 주사선 Y 및 각 데이터선 X의 교차 부분에는 화소(50)가 마련되어 있다.
화소(50)는 TFT(51), 화소 전극(55), 이 화소 전극(55)에 대향하여 마련된 공통 전극(56), 및, 한쪽의 전극(보조 용량 전극)이 공통선 Z에 접속되고 다른쪽의 전극이 화소 전극(55) 또는 화소 전극(55)에 접속된 전극층에 접속된 보조 용량으로서의 축적 용량(53)으로 구성된다. 화소 전극(55) 및 공통 전극(56)은 화소 용량(54)을 구성한다.
공통 전극(56)은 주사선 Y에 대응하고, 1수평 라인마다 분할되어 있다. 1수평 라인마다 분할된 복수의 공통 전극(56)은, 각각, 대응하는 공통선 Z에 접속되어 있다.
TFT(51)의 게이트에는 주사선 Y가 접속되고, TFT(51)의 소스에는 데이터선 X가 접속되고, TFT(51)의 드레인에는 화소 전극(55) 및 축적 용량(53)의 다른쪽 전극이 접속되어 있다. 따라서, 이 TFT(51)는 주사선 Y로부터 선택 전압이 인가되면 온 상태로 되어, 데이터선 X와 화소 전극(55) 및 축적 용량(53)의 다른쪽 전극을 도통 상태로 한다.
도 2는 화소(50)의 확대 평면도이다. 도 3은 도 2에 나타내는 화소(50)의 A-A 단면도이다.
도 3에 도시하는 바와 같이, 액정 패널 AA는 복수의 화소 전극(55)을 갖는 제 1 기판으로서의 소자 기판(60)과, 이 소자 기판(60)에 대향 배치된 제 2 기판으로서의 대향 기판(70)과, 소자 기판(60)과 대향 기판(70) 사이에 마련된 액정을 구비한다.
도 2에 도시하는 바와 같이, 소자 기판(60)에 있어서, 각 화소(50)는 서로 이웃하는 2개의 도전 재료로 이루어지는 주사선 Y와, 서로 이웃하는 2개의 도전 재료로 이루어지는 데이터선 X로 둘러싸인 영역으로 되어 있다. 즉, 각 화소(50)는 주사선 Y와 데이터선 X로 구획되어 있다.
본 실시예에서는, TFT(51)는 역스태거형의 저온 폴리실리콘 TFT이며, 주사선 Y와 데이터선 X의 교차부의 근방에는, 이 TFT(51)가 형성되는 영역(50C)(도 2 중 파선으로 둘러싸인 부분)이 마련되어 있다.
먼저, 소자 기판(60)에 대해서 설명한다.
소자 기판(60)은 유리 기판(68)을 갖고, 이 유리 기판(68) 위에는, 유리 기판(68)의 표면 거칠기나 오염에 의한 TFT(51)의 특성 변화를 방지하기 위해서, 소자 기판(60)의 전면에 걸쳐서 베이스 절연막(도시 생략)이 형성되어 있다.
베이스 절연막 위에는, 도전 재료로 이루어지는 주사선 Y가 형성되어 있다.
주사선 Y는 인접하는 화소(50)의 경계를 따라 마련되고, 데이터선 X와의 교차부의 근방에 있어서, TFT(51)의 게이트 전극(511)을 구성한다.
주사선 Y, 게이트 전극(511), 및 베이스 절연막 위에는, 소자 기판(60)의 전 면에 걸쳐서, 게이트 절연막(62)이 형성되어 있다.
게이트 절연막(62) 위의 TFT(51)가 형성되는 영역(50C)에는, 게이트 전극(511)에 대향하여, 저온 폴리실리콘으로 이루어지는 반도체층(도시 생략), N+ 저온 폴리실리콘으로 이루어지는 옴콘택트층(도시 생략)이 적층되어 있다. 이 옴콘택트층에는, 소스 전극(512) 및 드레인 전극(513)이 적층되고, 이에 따라, 저온 폴리실리콘 TFT가 형성되어 있다.
소스 전극(512)은 데이터선 X와 동일한 도전 재료로 형성되어 있다. 즉, 데이터선 X로부터 소스 전극(512)이 돌출하는 구성으로 되어 있다. 데이터선 X는 주사선 Y 및 공통선 Z에 대하여 교차하도록 마련되어 있다.
상술한 바와 같이, 주사선 Y 위에는 게이트 절연막(62)가 형성되고, 이 게이트 절연막(62) 위에는 데이터선 X가 형성되어 있다. 이 때문에, 데이터선 X는 주사선 Y와는 게이트 절연막(62)에 의해 절연되어 있다.
데이터선 X, 소스 전극(512), 드레인 전극(513), 및 게이트 절연막(62) 위에는, 소자 기판(60)의 전면에 걸쳐서, 제 1 절연막(63)이 형성되어 있다.
제 1 절연막(63) 위에는, ITO(Indium Tin Oxide)이라고 한 투명 도전 재료로 이루어지는 공통선 Z가 형성되어 있다. 공통선 Z는 주사선 Y를 따라서 마련되어 있고, 이 공통선 Z는 1수평 라인마다 분할된 공통 전극(56)과 일체적으로 형성되어 있다.
공통선 Z, 공통 전극(56), 및 제 1 절연막(63) 위에는, 소자 기판(60)의 전면에 걸쳐서, 제 2 절연막(64)이 형성되어 있다.
제 2 절연막(64) 위에는, 공통 전극(56)에 대향하는 영역에, ITO(Indium Tin Oxide)라고 한 투명 도전 재료로 이루어지는 화소 전극(55)이 형성되어 있다. 화소 전극(55)은 상술한 제 1 절연막(63) 및 제 2 절연막(64)에 형성된 콘택트 홀(도시 생략)을 사이에 두고, 드레인 전극(513)에 접속되어 있다.
이 화소 전극(55)에는, 자신과 공통 전극(56) 사이에서, 프린지 필드(전계 E)를 발생시키기 위한 복수의 슬릿(55A)이 소정 간격을 두고서 마련되어 있다. 즉, 액정 장치(1)의 액정은 FFS 모드로 동작한다.
화소 전극(55) 및 제 2 절연막(64) 위에는, 소자 기판(60)의 전면에 걸쳐서, 폴리이미드막 등의 유기막으로 이루어지는 배향막(도시 생략)이 형성되어 있다.
다음에, 대향 기판(70)에 대해서 설명한다.
대향 기판(70)은 유리 기판(74)을 갖고, 이 유리 기판(74)의 위 중 주사선 Y에 대향하는 위치에는, 블랙 매트릭스로서의 차광막(71)이 형성되어 있다. 또한, 유리 기판(74)의 위 중 차광막(71)이 형성되어 있는 영역을 제외한 영역에는, 컬러 필터(72)가 형성되어 있다.
차광막(71) 및 컬러 필터(72) 위에는, 대향 기판(70)의 전면에 걸쳐서, 배향막(도시 생략)이 형성되어 있다.
도 1로 되돌아가서, 주사선 구동 회로(10)는 TFT(51)를 온 상태로 하는 선택 전압을 복수의 주사선 Y에 순차적으로 공급한다. 예컨대, 어떤 주사선 Y에 선택 전압을 공급하면, 이 주사선 Y에 접속된 TFT(51)가 모두 온 상태로 되어, 이 주사선 Y에 관계된 화소(50)가 모두 선택된다.
데이터선 구동 회로(20)는 화상 신호를 데이터선 X에 공급하고, 온 상태의 TFT(51)를 거쳐서, 이 화상 신호에 근거하는 화상 전압을 화소 전극(55)에 기입한다.
여기서, 데이터선 구동 회로(20)는, 공통 전극(56)의 전압보다 전위가 높은 정극성의 화상 신호를 데이터선 X에 공급하여, 이 정극성의 화상 신호에 근거하는 화상 전압을 화소 전극(55)에 기입하는 정극성 기입과, 공통 전극(56)의 전압보다 전위가 낮은 부극성의 화상 신호를 데이터선 X에 공급하여, 이 부극성의 화상 신호에 근거하는 화상 전압을 화소 전극(55)에 기입하는 부극성 기입을 1수평 라인마다 교대로 실행한다.
제어 회로(30)는 제 1 전압으로서의 전압 VCOML과, 이 전압 VCOML보다 전위가 높은 제 2 전압으로서의 전압 VCOMH를 교대로 공통선 Z에 공급한다.
또한, 상기 주사선 구동 회로(10), 데이터선 구동 회로(20) 및 제어 회로(30) 등을 구성하는 트랜지스터 등의 회로 소자는 SOG 기술을 이용하여, 상기 표시 영역 A의 주변 영역(윈도우 프레임 영역)에 형성되어 있다.
이상의 액정 장치(1)는 이하와 같이 동작한다.
즉, 먼저, 제어 회로(30)로부터 공통선 Z에 전압 VCOML 또는 전압 VCOMH 중 어느 하나를 선택적으로 공급한다.
구체적으로는, 각 공통선 Z에는 1프레임 기간마다 전압 VC0ML과 전압 VC0MH를 교대로 공급한다. 예컨대, 어떤 1프레임 기간에 있어서, p행째의 공통선 Zp(p는 1≤p≤320을 만족하는 정수)에 전압 VCOML을 공급한 경우, 다음 1프레임 기간에 서는, 공통선 Zp에 전압 VCOMH를 공급한다. 한편, 어떤 1프레임 기간에 있어서, 공통선 Zp에 전압 VCOMH를 공급한 경우, 다음 1프레임 기간에서는, 공통선 Zp에 전압 VC0ML을 공급한다.
또한, 인접하는 공통선 Z에는 서로 상이한 전압을 공급한다. 예컨대, 어떤 1프레임 기간에 있어서, 공통선 Zp에 전압 VC0ML을 공급한 경우, 동일한 1프레임 기간에 있어서, (p-1)행째의 공통선 Z(p-1)과, (p+1)행째의 공통선 Z(p+1)에 전압 VCOMH를 공급한다. 한편, 어떤 1프레임 기간에 있어서, 공통선 Zp에 전압 VCOMH를 공급한 경우, 동일한 1프레임 기간에 있어서, 공통선 Z(p-1)과 공통선 Z(p+1)과 전압 VC0ML을 공급한다.
다음에, 주사선 구동 회로(10)로부터 320행의 주사선 Y(Y1~Y320)에 선택 전압을 순차적으로 공급함으로써, 각 주사선 Y에 접속된 모든 TFT(51)를 순차적으로 온 상태로 하여, 각 주사선 Y에 관계된 모든 화소(50)를 순차적으로 선택한다.
다음에, 이들 화소(50)의 선택에 동기하여, 공통 전극(56)의 전압에 따라서, 데이터선 구동 회로(20)로부터 데이터선 X에, 정극성의 화상 신호와, 부극성의 화상 신호를 1수평 라인마다 교대로 공급한다.
구체적으로는, 320행의 공통선 Z(Z1~Z320) 중, 선택한 화소(50)에 관계된 공통선 Zp에 전압 VC0ML을 공급한 경우에는, 정극성의 화상 신호를 데이터선 X에 공급한다. 한편, 320행의 공통선 Z(Z1~Z320) 중, 선택한 화소(50)에 관계된 공통선 Zp에 전압 VCOMH를 공급한 경우에는, 부극성의 화상 신호를 데이터선 X에 공급한다.
그렇게 하면, 주사선 구동 회로(10)에서 선택한 모든 화소(50)에, 데이터선 구동 회로(20)로부터 데이터선 X 및 온 상태의 TFT(51)를 거쳐서 화상 신호가 공급되고, 이 화상 신호에 근거하는 화상 전압이 화소 전극(55)에 기입된다. 이에 따라, 화소 전극(55)과 공통 전극(56) 사이에 전위차가 발생하여, 구동 전압이 액정에 인가된다.
액정에 구동 전압이 인가되면, 액정의 배향이나 질서가 변화되어, 액정을 투과하는 백라이트(41)로부터의 광이 변화된다. 이 변화된 광이 컬러 필터를 투과함으로써, 계조 표시가 행해진다.
또한, 액정에 인가되는 구동 전압은 축적 용량(53)에 의해 화상 전압이 기입되는 기간보다 3자리수 긴 기간에 걸쳐서 보지된다.
도 4는 제어 회로(30)의 블록도이다.
제어 회로(30)는 320행의 주사선 Y(Y1~Y320)에 대응하여, 320개의 단위 제어 회로 P(P1~P320)를 구비한다. 각 단위 제어 회로 P에는, 전압 VCOML과, 전압 VCOMH와, 전압 VCOML 또는 전압 VCOMH 중 어느 하나를 선택하는 극성 제어 신호 POL이 공급된다.
단위 제어 회로 P는 극성 제어 신호 POL을 보지하는 래치 회로 Q와, 극성 제어 신호 POL에 따라 전압 VCOML 또는 전압 VCOMH 중 어느 하나를 선택적으로 출력하는 선택 회로 R을 구비한다. 래치 회로 Q는 극성 제어 신호 POL을 보지하는 방법으로부터, 2개로 대별할 수 있다. 하나는, 1행째의 주사선 Y1에 대응하여 마련된 래치 회로 Q1과, 320행째의 주사선 Y320에 대응하여 마련된 래치 회로 Q320와, 이다. 또 하나는, 상술한 래치 회로 Q1, Q320을 제외한 래치 회로 Q2~Q319이다. 먼저, 래치 회로 Q2~Q319에 대해서 이하에 설명한다.
q행째(q는 2≤q≤319를 만족하는 정수)의 주사선 Yq에 대응하여 마련된 래치 회로 Qq는, 부정 논리합 연산 회로(이후, NOR 회로이라고 함)(31)와, 제 1 인버터(32)와, 제 2 인버터(33)와, 제 1 클록드 인버터(34)와, 제 2 클록드 인버터(35)를 구비한다.
NOR 회로(31)의 2개의 입력 단자에는, 각각, (q-1)행째의 주사선 Y(q-1)과, (q+1)행째의 주사선 Y(q+1)가 접속되어 있다. NOR 회로(31)의 출력 단자에는, 제 1 인버터(32)의 입력 단자와, 제 1 클록드 인버터(34)의 반전 입력 제어 단자와, 제 2 클록드 인버터(35)의 비반전 입력 제어 단자가 접속되어 있다.
제 1 인버터(32)의 출력 단자에는, 제 1 클록드 인버터(34)의 비반전 입력 제어 단자와, 제 2 클록드 인버터(35)의 반전 입력 제어 단자가 접속되어 있다.
제 1 클록드 인버터(34)의 입력 단자로부터는 극성 제어 신호 POL이 입력된다. 제 1 클록드 인버터(34)의 출력 단자에는 제 2 인버터(33)의 입력 단자가 접속되어 있다.
제 2 클록드 인버터(35)의 입력 단자에는 제 2 인버터(33)의 출력 단자가 접속되고, 제 2 클록드 인버터(35)의 출력 단자에는 제 2 인버터(33)의 입력 단자가 접속되어 있다.
이상의 래치 회로 Qq는 이하와 같이 동작한다.
즉, 주사선 Y(q-1)과 주사선 Y(p+1) 중 적어도 어느 하나에 선택 전압이 공 급되면, 래치 회로 Qq가 구비하는 NOR 회로(31)는 L레벨의 신호를 출력한다. 이 L레벨의 신호는 제 1 클록드 인버터(34)의 반전 입력 제어 단자에 입력됨과 아울러, 제 1 인버터(32)에서 반전되어, H레벨의 신호로서 제 1 클록드 인버터(34)의 비반전 입력 단자에 입력된다. 이 때문에, 제 1 클록드 인버터(34)는 온 상태로 되어, 극성 제어 신호 POL을 반전하여 출력한다. 이 제 1 클록드 인버터(34)로부터 반전하여 출력된 극성 제어 신호 POL은, 제 2 인버터(33)에 의해 반전되어 선택 회로 R에 출력된다.
이상과 같이, 주사선 구동 회로에 의해 주사선 Y(q-1)과 주사선 Y(q+1) 중 적어도 어느 하나에 선택 전압이 공급되면, 래치 회로 Qp는 극성 제어 신호 POL을 취입한다.
한편, 주사선 Y(q-1)과 주사선 Y(p+1)의 양쪽에 선택 전압이 공급되지 않으면, 래치 회로 Qq가 구비하는 NOR 회로(31)는 H레벨의 신호를 출력한다. 이 H레벨의 신호는 제 2 클록드 인버터(35)의 비반전 입력 제어 단자에 입력됨과 아울러, 제 1 인버터(32)에서 반전되어, L레벨의 신호로서 제 2 클록드 인버터(35)의 반전 입력 단자에 입력된다. 이 때문에, 제 2 클록드 인버터(35)는 온 상태로 되어, 제 2 인버터(33)로부터 출력된 극성 제어 신호 POL을 반전하여 출력한다. 이 제 2 클록드 인버터(35)로부터 반전하여 출력된 극성 제어 신호 POL은, 재차, 제 2 인버터(33)에 의해 입력된다.
이상과 같이, 주사선 구동 회로에 의해 주사선 Y(q-1)과 주사선 Y(p+1)의 양쪽에 선택 전압이 공급되지 않으면, 래치 회로 Qp는 이미 취입하고 있는 극성 제어 신호 POL을 제 2 인버터(33) 및 제 2 클록드 인버터(35)에 의해 보지한다.
다음에, 래치 회로 Q1, Q320에 대해서 이하에 설명한다.
래치 회로 Q1, Q320은 상술한 래치 회로 Qq와 비교해서, NOR 회로(31) 대신에, L레벨의 신호를 출력하는 전압 VLL의 저전위 전원을 구비한다. 그 밖의 구성은 상술한 래치 회로 Qq와 마찬가지이다.
이들 래치 회로 Q1, Q320은 이하와 같이 동작한다.
즉, 전압 VLL의 저전위 전원으로부터는, 항상 L레벨의 신호가 출력된다. 이 L레벨의 신호는 제 1 클록드 인버터(34)의 반전 입력 제어 단자에 입력됨과 아울러, 제 1 인버터(32)에서 반전되어, H레벨의 신호로서 제 1 클록드 인버터(34)의 비반전 입력 제어 단자에 입력된다. 이 때문에, 제 1 클록드 인버터(34)는 항상 온 상태로 되어, 항상 극성 제어 신호 POL을 반전하여 출력한다. 이 제 1 클록드 인버터(34)로부터 반전하여 출력된 극성 제어 신호 POL은, 제 2 인버터(33)에 의해 반전되어 선택 회로 R에 출력된다.
이상과 같이, 래치 회로 Q1, Q320는 항상 극성 제어 신호 POL을 취입한다.
선택 회로 R은 인버터(36)와, CMOS 트랜지스터로 이루어지는 제 1 트랜스퍼 게이트(37)와, CMOS 트랜지스터로 이루어지는 제 2 트랜스퍼 게이트(38)를 구비한다.
인버터(36)의 입력 단자에는, 래치 회로 Q가 구비하는 제 2 인버터(33)의 출력 단자가 접속되어 극성 제어 신호 POL이 입력된다. 인버터(36)의 출력 단자에는, 제 1 트랜스퍼 게이트(37)의 비반전 입력 제어 단자와, 제 2 트랜스퍼 게이 트(38)의 반전 입력 제어 단자가 접속되어 있다.
제 1 트랜스퍼 게이트(37)의 반전 입력 제어 단자(게이트 단자)에는, 래치 회로 Q가 구비하는 제 2 인버터(33)의 출력 단자가 접속되어 극성 제어 신호 POL이 입력된다. 제 1 트랜스퍼 게이트(37)의 출력 단자(드레인 단자)에는, 공통선 Z가 접속되어 있다.
또한, 기수행째의 주사선 Y에 대응하여 마련된 선택 회로 R이 구비하는 제 1 트랜스퍼 게이트(37)의 입력 단자(소스 단자)로부터는, 전압 VCOMH가 입력된다. 한편, 우수행째의 주사선 Y에 대응하여 마련된 선택 회로 R이 구비하는 제 1 트랜스퍼 게이트(37)의 입력 단자로부터는, 전압 VCOML이 입력된다.
제 2 트랜스퍼 게이트(38)의 비반전 입력 제어 단자에는, 래치 회로 Q가 구비하는 제 2 인버터(33)의 출력 단자가 접속되어 극성 제어 신호 POL이 입력된다. 제 2 트랜스퍼 게이트(38)의 출력 단자에는 공통선 Z가 접속되어 있다.
또한, 기수행째의 주사선 Y에 대응하여 마련된 선택 회로 R이 구비하는 제 2 트랜스퍼 게이트(38)의 입력 단자로부터는, 전압 VCOML이 입력된다. 한편, 우수행째의 주사선 Y에 대응하여 마련된 선택 회로 R이 구비하는 제 2 트랜스퍼 게이트(38)의 입력 단자로부터는, 전압 VCOMH가 입력된다.
또한, 전압 VCOMH와 전압 VCOML과, 상기 제 1, 제 2 트랜스퍼 게이트의 제어 단자(게이트 단자)에 입력되는 극성 제어 신호 POL의 전위 관계는, 게이트 High 전압(극성 제어 신호 POL의 고전위)>전압 VCOMH>전압 VCOML>게이트 Low 전압(극성 제어 신호 POL의 저전위)의 관계를 만족하도록 구성한다. 본 실시예에서는, 상기 각 전압의 설정은, 예컨대, 게이트 High 전압(극성 제어 신호 POL의 고전위)은 후술하는 주사선 Y가 높은 전압 VGH와 동일한 8V, 게이트 Low 전압(극성 제어 신호 POL의 저전위)은 후술하는 주사선 Y가 낮은 전압 VGL과 동일한 -4V, 전압 VCOMH는 4V, 전압 VC0ML은 0V로 설정하고 있다.
따라서, 상기 제 1, 제 2 트랜스퍼 게이트에 있어서, 게이트-소스간의 전압 Vgs는 최대 8V로 된다. 한편, 래치 회로 Q의 제 1 클록드 인버터(34) 등의 회로 소자의 게이트-소스간의 전압 Vgs는 최대 12V이기 때문에, 제 1, 제 2 트랜스퍼 게이트의 L길이는, 래치 회로 Q를 구성하는 트랜지스터의 L길이보다 작은 값으로 할 수 있다. 본 실시예에서는, 래치 회로 Q를 구성하는 트랜지스터의 L길이가 6㎛ 필요한 데 대하여, 선택 회로 R의 제 1, 제 2 트랜스퍼 게이트의 L길이는 4㎛과 3분의 2로 저감할 수 있었다.
제 1, 제 2 트랜스퍼 게이트의 L길이를 짧게 할 수 있었기 때문에, 제 1, 제 2 트랜스퍼 게이트를 로우 온 저항화할 수 있어, 누화의 발생을 저감할 수 있다. 또한, 회로의 저항을 내릴 필요가 없으면, 제 1, 제 2 트랜스퍼 게이트가 로우 온 저항화되어, 회로의 저항이 내려간 만큼 배선을 가늘게 할 수 있기 때문에, 회로 면적을 저감할 수 있다. 또한, L길이를 작게 함으로써, 로우 온 저항화도 실현할 수 있어, 저소비 전력에도 공헌할 수 있다.
이상의 선택 회로 R은 이하와 같이 동작한다.
즉, 래치 회로 Q가 구비하는 제 2 인버터(33)로부터 L레벨의 극성 제어 신호 POL이 출력되면, 이 L레벨의 극성 제어 신호 POL은 제 1 트랜스퍼 게이트(37)의 반 전 입력 제어 단자에 입력됨과 아울러, 인버터(36)에서 반전되어, H레벨의 극성 제어 신호 POL로서 제 1 트랜스퍼 게이트(37)의 비반전 입력 제어 단자에 입력된다. 이 때문에, 제 1 트랜스퍼 게이트(37)는 온 상태로 된다.
온 상태로 된 제 1 트랜스퍼 게이트(37)가, 기수행째의 주사선 Y에 대응하여 마련된 선택 회로 R이 구비하는 것이면, 전압 VCOMH를 공통선 Z에 출력한다. 한편, 온 상태로 된 제 1 트랜스퍼 게이트(37)가, 우수행째의 주사선 Y에 대응하여 마련된 선택 회로 R이 구비하는 것이면, 전압 VCOML을 공통선 Z에 출력한다.
한편, 래치 회로 Q가 구비하는 제 2 인버터(33)로부터 H레벨의 극성 제어 신호 POL이 출력되면, 이 H레벨의 극성 제어 신호 POL은 제 2 트랜스퍼 게이트(38)의 비반전 입력 제어 단자에 입력됨과 아울러, 인버터(36)에서 반전되어, L레벨의 극성 제어 신호 POL로서 제 2 트랜스퍼 게이트(38)의 반전 입력 제어 단자에 입력된다. 이 때문에, 제 2 트랜스퍼 게이트(38)는 온 상태로 된다.
온 상태로 된 제 2 트랜스퍼 게이트(38)가, 기수행째의 주사선 Y에 대응하여 마련된 선택 회로 R이 구비하는 것이면, 전압 VCOML을 공통선 Z에 출력한다. 한편, 온 상태로 된 제 2 트랜스퍼 게이트(38)가, 우수행째의 주사선 Y에 대응하여 마련된 선택 회로 R이 구비하는 것이면, 전압 VCOMH를 공통선 Z에 출력한다.
<실시예 1의 선택 회로 R의 변형예>
도 5는 상기 선택 회로 R의 변형예인 선택 회로 RA의 블록도이며, 트랜스퍼 게이트에 이용하는 스위칭 소자로서 단채널의 스위칭 트랜지스터를 사용한 예를 나 타내고 있다.
선택 회로 RA는 Pch의 스위칭 트랜지스터로 이루어지는 Pch 트랜스퍼 게이트 RP와, Nch의 스위칭 트랜지스터로 이루어지는 Nch 트랜스퍼 게이트 RN을 구비한다.
Pch 트랜스퍼 게이트 RP의 입력 단자(소스 단자)에는 전압 VCOMH가 접속되고, Pch 트랜스퍼 게이트 RP의 제어 단자(게이트 단자)에는 래치 회로 Q의 출력 단자가 접속되어 극성 제어 신호 POL이 입력된다. Pch 트랜스퍼 게이트 RP의 출력 단자(드레인 단자)에는 공통선 Z가 접속되어 있다.
Pch 트랜스퍼 게이트 RP의 입력 단자에 전압 VCOMH를 접속함으로써, Nch 트랜스퍼 게이트 RN의 입력 단자에 전압 VCOMH를 접속하는 경우보다 게이트-소스간의 전압 VGS를 크게 할 수 있기 때문에, 동작 양호하고, 또한, 로우 온 저항화와 오프 리크의 저감도 실현할 수 있다.
Nch 트랜스퍼 게이트 RN의 입력 단자(소스 단자)에는 전압 VCOML이 접속되고, Nch 트랜스퍼 게이트 RN의 제어 단자(게이트 단자)에는 래치 회로 Q의 출력 단자가 접속되어 극성 제어 신호 POL이 입력된다. Nch 트랜스퍼 게이트 RN의 출력 단자(드레인 단자)에는 공통선 Z가 접속되어 있다.
Nch 트랜스퍼 게이트 RN의 입력 단자에 전압 VCOML을 접속함으로써, Pch 트랜스퍼 게이트 RP를 이용하는 경우보다 게이트-소스간의 전압 VGS를 크게 할 수 있기 때문에, 동작 양호하고, 또한, 로우 온 저항화와 오프 리크의 저감도 실현할 수 있다.
또한, 선택 회로 RA를 이용하는 경우에는, 우수행째의 주사선 Y에 대응하여 마련된 래치 회로 Q에 있어서, 제 2 인버터(33)를 삭제하고, 제 1 클록드 인버터(34)로부터 반전하여 출력된 극성 제어 신호 POL을 그대로 출력하도록 구성함으로써, 공통선 Z에 전압 VCOMH와 전압 VCOML을 교대로 출력할 수 있다.
이상의 선택 회로 RA는 이하와 같이 동작한다.
즉, 래치 회로 Q로부터 L레벨의 극성 제어 신호 POL이 출력되면, 이 L레벨의 극성 제어 신호 POL은, Pch 트랜스퍼 게이트 RP의 제어 단자에 입력된다. 이 때문에, Pch 트랜스퍼 게이트 RP는 온 상태로 된다. 온 상태로 된 Pch 트랜스퍼 게이트 RP는 전압 VCOMH를 공통선 Z에 출력한다.
한편, 래치 회로 Q로부터 H레벨의 극성 제어 신호 POL이 출력되면, 이 H레벨의 극성 제어 신호 POL은 Nch 트랜스퍼 게이트 RN의 제어 단자에 입력된다. 이 때문에, Nch 트랜스퍼 게이트 RN은 온 상태로 된다. 온 상태로 된 Nch 트랜스퍼 게이트 RN은 전압 VCOML을 공통선 Z에 출력한다.
이와 같이 선택 회로 RA에서는, 트랜스퍼 게이트에 이용하는 스위칭 소자를 단채널화함으로써, 상기 선택 회로 R에 이용되고 있는 CMOS 스위칭 소자를 이용하는 경우에 비해서 회로 면적을 작게 할 수 있다. 또한, 고전위의 전압 VCOMH에 Pch의 스위칭 소자를 접속하고, 저전위의 전압 VCOML에 Nch의 스위칭 소자를 접속하는 구성으로 하여, 각기를 배타적으로 온하도록 구성한 것에 의해, 선택 회로 RA는 1개의 제어 신호만으로의 구동이 가능해져, 상기 선택 회로 R과 같이 인버터(36)를 이용한 반전 신호를 형성할 필요가 없기 때문에, 인버터(36)를 삭감할 수 있다. 따라서, 한층 더한 회로 면적의 삭감을 실현할 수 있다.
또한, 전압 VCOMH와 전압 VCOML과, 상기 제 1, 제 2 트랜스퍼 게이트의 제어 단자(게이트 단자)에 입력되는 극성 제어 신호 POL의 전위 관계는, 게이트 High 전압(극성 제어 신호 POL의 고전위)>전압 VCOMH>전압 VCOML>게이트 Low 전압(극성 제어 신호 POL의 저전위)의 관계를 만족하도록 구성한다.
본 실시예에서는, 상기 각 전압의 설정은, 예컨대, 게이트 High 전압(극성 제어 신호 POL의 고전위)는 후술하는 주사선 Y가 높은 전압 VGH와 동일한 8V, 게이트 Low 전압(극성 제어 신호 POL의 저전위)는 후술하는 주사선 Y가 낮은 전압 VGL과 동일한 -4V, 전압 VCOMH는 4V, 전압 VCOML은 0V로 설정하고 있다.
따라서, 상기 제 1, 제 2 트랜스퍼 게이트에 있어서, 게이트-소스간의 전압 Vgs는 최대 8V로 된다. 한편, 래치 회로 Q의 제 1 클록드 인버터(34) 등의 회로 소자의 게이트-소스간의 전압 Vgs는 최대 12V이기 때문에, 제 1, 제 2 트랜스퍼 게이트의 L길이는 래치 회로 Q를 구성하는 트랜지스터의 L길이보다 작은 값으로 할 수 있다. 본 실시예에서는, 래치 회로 Q를 구성하는 트랜지스터의 L길이가 6㎛ 필요한 데 대하여, 선택 회로 R의 제 1, 제 2 트랜스퍼 게이트의 L길이는 4㎛과 3분의 2로 저감할 수 있었다.
제 1, 제 2 트랜스퍼 게이트의 L길이를 짧게 할 수 있었기 때문에, 제 1, 제 2 트랜스퍼 게이트를 로우 온 저항화할 수 있어, 누화의 발생을 저감할 수 있다. 또한, 회로의 저항을 내릴 필요가 없으면, 제 1, 제 2 트랜스퍼 게이트가 로우 온 저항화되어, 회로의 저항이 내려간 만큼 배선을 가늘게 할 수 있어, 회로 면적을 저감할 수 있다. 또한, L길이를 작게 함으로써, 로우 온 저항화도 실현할 수 있 어, 저소비 전력에도 공헌할 수 있다.
또한, 이러한 전위 관계로 구성함으로써, 트랜스퍼 게이트에 이용하는 스위칭 소자를 단채널화하더라도 효율적인 로우 온 저항화와 스위칭 소자의 오프 리크 저감을 실현할 수 있다. 더욱 바람직하게는, 전압 VCOMH와 전압 VCOML과, 스위칭 소자의 게이트 전위로서 게이트 단자에 인가하는 극성 제어 신호 POL의 전위 관계를, 게이트 High 전압>전압 VCOMH-|Pch의 트랜스퍼 게이트의 임계값|>전압 VCOML+|Nch의 트랜스퍼 게이트의 임계값|>게이트 Low 전압을 만족하도록 구성함으로써, 각 스위칭 소자는 임계값 이하로 오프할 수 있기 때문에, 오프 리크를 확실히 방지할 수 있다.
이상의 래치 회로 Q 및 선택 회로 R(또는 선택 회로 RA)을 구비한 제어 회로(30)의 동작에 대해서 도 5를 이용하여 설명한다.
도 6은 제어 회로(30)의 타이밍 차트이다.
먼저, 시각 t1에서, 극성 제어 신호 POL을 전압 VLL로 하고, 극성 제어 신호 POL을 L레벨로 한다. 그렇게 하면, 단위 제어 회로 P1, P320은 항상 극성 제어 신호 POL을 취입하는 래치 회로 Q1, Q320에 의해, L레벨의 극성 제어 신호 POL(선택 회로 RA를 이용하는 경우는, 래치 회로 Q320에 의해, H레벨의 극성 제어 신호 POL)을 취입하고, 선택 회로 R1, R320에 의해, 전압 VCOMH 및 전압 VCOML을 각각 출력한다. 이 때문에, 단위 제어 회로 P1에 접속된 공통선 Z1은 전압 VCOMH로 되고, 단위 제어 회로 P320에 접속된 공통선 Z320은 전압 VCOML로 된다.
또한, 전압 VGH는 8V이며, 전압 VGL은 -4V이다.
다음에, 시각 t2에서, 주사선 구동 회로(10)로부터 1행째의 주사선 Y1에 선택 전압을 공급하여, 주사선 Y1의 전압을 전압 VGH로 한다. 그렇게 하면, 주사선 Y1에 인접하는 주사선 Y2에 대응하여 마련된 단위 제어 회로 P2는, 래치 회로 Q2에 의해, L레벨의 극성 제어 신호 POL(선택 회로 RA를 이용하는 경우는, 래치 회로 Q2에 의해, H레벨의 극성 제어 신호 POL)을 취입하고, 선택 회로 R2에 의해, 전압 VCOML을 출력한다. 이 때문에, 단위 제어 회로 P2에 접속된 공통선 Z2는 전압 VCOML로 된다.
다음에, 시각 t3에서, 주사선 구동 회로(10)로부터 주사선 Y1에 선택 전압을 공급하는 것을 정지하고, 주사선 Y1의 전압을 전압 VGL로 한다.
동시에, 주사선 구동 회로(10)로부터 2행째의 주사선 Y2에 선택 전압을 공급하고, 주사선 Y2의 전압을 전압 VGH로 한다. 그렇게 하면, 주사선 Y2에 인접하는 주사선 Y3에 대응하여 마련된 단위 제어 회로 P3은, 래치 회로 Q3에 의해, L레벨의 극성 제어 신호 POL을 취입하고, 선택 회로 R3에 의해, 전압 VCOMH를 출력한다. 이 때문에, 단위 제어 회로 P3에 접속된 공통선 Z3은 전압 VCOMH로 된다.
다음에, 시각 t4에서, 주사선 구동 회로(10)로부터 주사선 Y2에 선택 전압을 공급하는 것을 정지하고, 주사선 Y2의 전압을 전압 VGL로 한다.
동시에, 주사선 구동 회로(10)로부터 3행째의 주사선 Y3에 선택 전압을 공급하고, 주사선 Y3의 전압을 전압 VGH로 한다. 그렇게 하면, 주사선 Y3에 인접하는 주사선 Y4에 대응하여 마련된 단위 제어 회로 P4는, 래치 회로 Q4에 의해, L레벨의 극성 제어 신호 POL(선택 회로 RA를 이용하는 경우는, 래치 회로 Q4에 의해, H레벨 의 극성 제어 신호 POL)을 취입하고, 선택 회로 R4에 의해, 전압 VCOML을 출력한다. 이 때문에, 단위 제어 회로 P4에 접속된 공통선 Z4는 전압 VCOML로 된다.
또한, 주사선 Y3에 인접하는 주사선 Y2에 대응하여 마련된 단위 제어 회로 P2는, 래치 회로 Q2에 의해, L레벨의 극성 제어 신호 POL을 취입하고, 선택 회로 R2에 의해, 전압 VCOML을 출력한다. 이 때문에, 단위 제어 회로 P2에 접속된 공통선 Z2는 전압 VC0ML로 된다.
다음에, 시각 t5에서, 주사선 구동 회로(10)로부터 주사선 Y3에 선택 전압을 공급하는 것을 정지하고, 주사선 Y3의 전압을 전압 VGL로 한다.
동시에, 주사선 구동 회로(10)로부터 4행째의 주사선 Y4에 선택 전압을 공급하고, 주사선 Y4의 전압을 전압 VGH로 한다. 그렇게 하면, 주사선 Y4에 인접하는 주사선 Y5에 대응하여 마련된 단위 제어 회로 P5는, 래치 회로 Q5에 의해, L레벨의 극성 제어 신호 POL을 취입하고, 선택 회로 R5에 의해, 전압 VCOMH를 출력한다. 이 때문에, 단위 제어 회로 P5에 접속된 공통선 Z5는 전압 VCOMH로 된다.
또한, 주사선 Y4에 인접하는 주사선 Y3에 대응하여 마련된 단위 제어 회로 P3는, 래치 회로 Q3에 의해, L레벨의 극성 제어 신호 POL을 취입하고, 선택 회로 R3에 의해, 전압 VCOMH를 출력한다. 이 때문에, 단위 제어 회로 P3에 접속된 공통선 Z3은 전압 VCOMH로 된다.
이후, 주사선 구동 회로(10)로부터 기수행째의 주사선 Y(단, 1행째의 주사선 Y1을 제외함)에 선택 전압을 공급하면, 시각 t4와 같이 동작하여, 우수행째의 주사선 Y(단, 320행째의 주사선 Y320을 제외함)에 선택 전압을 공급하고, 시각 t5와 같 이 동작한다.
다음에, 시각 t7에서, 주사선 구동 회로(10)로부터 320행째의 주사선 Y320에 선택 전압을 공급하는 것을 정지하고, 주사선 Y320의 전압을 전압 VGL로 한다.
동시에, 극성 제어 신호 POL을 전압 VHH로 하고, 극성 제어 신호 POL을 H레벨로 한다. 그렇게 하면, 단위 제어 회로 P1, P320은 항상 극성 제어 신호 POL을 취입하는 래치 회로 Q1, Q320에 의해, H레벨의 극성 제어 신호 POL(선택 회로 RA를 이용하는 경우는, 래치 회로 Q320에 의해, L레벨의 극성 제어 신호 POL)을 취입하고, 선택 회로 R1, R320에 의해, 전압 VCOML 및 전압 VCOMH를 각각 출력한다. 이 때문에, 단위 제어 회로 P1에 접속된 공통선 Z1은 전압 VC0ML로 되고, 단위 제어 회로 P320에 접속된 공통선 Z320은 전압 VCOMH로 된다.
다음에, 시각 t8에서, 시각 t2와 마찬가지로, 주사선 구동 회로(10)로부터 주사선 Y1에 선택 전압을 공급하고, 주사선 Y1의 전압을 전압 VGH로 한다. 그렇게 하면, 단위 제어 회로 P2는 전압 VCOMH를 출력하기 때문에, 이 단위 제어 회로 P2에 접속된 공통선 Z2는 전압 VCOMH로 된다.
다음에, 시각 t9에서, 시각 t3과 마찬가지로, 주사선 구동 회로(10)로부터 주사선 Y1에 선택 전압을 공급하는 것을 정지하고, 주사선 Y1의 전압을 전압 VGL로 한다.
동시에, 시각 t3과 마찬가지로, 주사선 구동 회로(10)로부터 주사선 Y2에 선택 전압을 공급하고, 주사선 Y2의 전압을 전압 VGH로 한다. 그렇게 하면, 단위 제어 회로 P3는 전압 VCOML을 출력하기 때문에, 이 단위 제어 회로 P3에 접속된 공통 선 Z3는 전압 VCOML로 된다.
다음에, 시각 t10에서, 시각 t4와 마찬가지로, 주사선 구동 회로(10)로부터 주사선 Y2에 선택 전압을 공급하는 것을 정지하고, 주사선 Y2의 전압을 전압 VGL로 한다.
동시에, 시각 t4와 마찬가지로, 주사선 구동 회로(10)로부터 주사선 Y3에 선택 전압을 공급하고, 주사선 Y3의 전압을 전압 VGH로 한다. 그렇게 하면, 단위 제어 회로 P4는 전압 VCOMH를 출력하기 때문에, 이 단위 제어 회로 P4에 접속된 공통선 Z4는 전압 VCOMH로 된다.
또한, 시각 t4와 마찬가지로, 단위 제어 회로 P2는 전압 VCOMH를 출력하기 때문에, 이 단위 제어 회로 P2에 접속된 공통선 Z2는 전압 VCOMH로 된다.
다음에, 시각 t11에서, 시각 t5와 마찬가지로, 주사선 구동 회로(10)로부터 주사선 Y3에 선택 전압을 공급하는 것을 정지하고, 주사선 Y3의 전압을 전압 VGL로 한다.
동시에, 시각 t5와 마찬가지로, 주사선 구동 회로(10)로부터 주사선 Y4에 선택 전압을 공급하고, 주사선 Y4의 전압을 전압 VGH로 한다. 그렇게 하면, 단위 제어 회로 P5는 전압 VCOML을 출력하기 때문에, 이 단위 제어 회로 P5에 접속된 공통선 Z5는 전압 VCOML로 된다.
또한, 시각 t5와 마찬가지로, 단위 제어 회로 P3는 전압 VCOML을 출력하기 때문에, 이 단위 제어 회로 P3에 접속된 공통선 Z3는 전압 VCOML로 된다.
이후, 주사선 구동 회로(10)로부터 기수행째의 주사선 Y(단, 주사선 Y1을 제 외함)에 선택 전압을 공급하면, 시각 t10과 같이 동작하여, 우수행째의 주사선 Y(단, 주사선 Y320를 제외함)에 선택 전압을 공급하면, 시각 t11과 같이 동작한다.
이상의 제어 회로(30)를 구비한 액정 장치(1)의 동작에 대해서 도 7, 도 8을 이용하여 설명한다.
도 7은 액정 장치(1)의 정극성 기입시의 타이밍 차트이다. 도 8은 액정 장치(1)의 부극성 기입시의 타이밍 차트이다.
도 7, 도 8에서, GATE(r)는 320행의 주사선 Y 중 r행째(r은 1≤r≤320을 만족하는 정수)의 주사선 Yr의 전압이고, SOURCE(s)는 240열의 데이터선 X 중 s열째(s는 1≤s≤240을 만족하는 정수)의 데이터선 Xs의 전압이다. 또한, PIX(r, s)는 T행째의 주사선 Yr와, S열째의 데이터선 Xs의 교차에 대응하여 마련된 r행 s열째의 화소(50)가 구비하는 화소 전극(55)의 전압이다. 또한, VCOM(r)은 r행째의 공통선 Zr에 접속된 공통 전극(56)의 전압이다.
먼저, 액정 장치(1)의 정극성 기입시에 대해서 도 7을 이용하여 설명한다.
시각 t21에서, 제어 회로(30)에 의해, 공통선 Zr에 전압 VCOML을 공급한다. 그렇게 하면, 공통선 Zr에 접속된 공통 전극(56)의 전압 VCOM(r)은 서서히 저하하여, 시각 t22에서는, 전압 VCOML로 된다.
공통선 Zr에 접속된 공통 전극(56)의 전압 VCOM(r)이 저하하면, r행 s열째의 화소(50)가 구비하는 화소 전극(55)의 전압 PIX(r, s)는, 전압 VCOM(r)과 전압 PIX(r, s)와의 전위차를 유지하도록 저하한다. 이 때문에, r행 s열째의 화소(50)가 구비하는 화소 전극(55)의 전압 PIX(r, s)는 서서히 저하하여, 시각 t22에서는, 전압 VP1로 된다.
시각 t23에서, 주사선 구동 회로(10)에 의해, 주사선 Yr에 선택 전압을 공급한다. 그렇게 하면, 주사선 Yr의 전압 GATE(r)은 상승하여, 시각 t24에서는, 전압 VGH로 된다. 이에 따라, 주사선 Yr에 접속된 TFT(51)가 모두 온 상태로 된다.
시각 t25에서, 데이터선 구동 회로(20)에 의해, 데이터선 Xs에 정극성의 화상 신호를 공급한다. 그렇게 하면, 데이터선 Xs의 전압 SOURCE(s)은 서서히 상승하여, 시각 t26에서는, 전압 VP3으로 된다.
데이터선 Xs의 전압 SOURCE(s)은, 정극성의 화상 신호에 근거하는 화상 전압으로서, 주사선 Yr에 접속된 온 상태의 TFT(51)를 거쳐서, r행 s열째의 화소(50)가 구비하는 화소 전극(55)에 기입된다. 이 때문에, r행 s열째의 화소(50)가 구비하는 화소 전극(55)의 전압 PIX(r, s)는 서서히 상승하여, 시각 t26에서는, 데이터선 Xs의 전압 SOURCE(s)과 동전위인 전압 VP3으로 된다.
시각 t27에서, 주사선 구동 회로(10)에 의해, 주사선 Yr에 선택 전압을 공급하는 것을 정지한다. 그렇게 하면, 주사선 Yr의 전압 GATE(r)은 저하하여, 시각 t28에서는, 전압 VGL로 된다. 이에 따라, 주사선 Yr에 접속된 TFT(51)가 모두 오프 상태로 된다.
다음에, 액정 장치(1)의 부극성 기입시에 대해서 도 8을 이용하여 설명한다.
시각 t31에서, 제어 회로(30)에 의해, 공통선 Zr에 전압 VCOMH를 공급한다. 그렇게 하면, 공통선 Zr에 접속된 공통 전극(56)의 전압 VCOM(r)은 서서히 상승하여, 시각 t32에서는, 전압 VCOMH로 된다.
공통선 Zr에 접속된 공통 전극(56)의 전압 VCOM(r)이 상승하면, r행 s열째의 화소(50)가 구비하는 화소 전극(55)의 전압 PIX(r, s)는, 전압 VCOM(r)과 전압 PIX(r, s)와의 전위차를 유지하도록 상승한다. 이 때문에, r행 s열째의 화소(50)가 구비하는 화소 전극(55)의 전압 PIX(r, s)는 서서히 상승하여, 시각 t32에서는, 전압 VP6으로 된다.
시각 t33에서, 주사선 구동 회로(10)에 의해, 주사선 Yr에 선택 전압을 공급한다. 그렇게 하면, 주사선 Yr의 전압 GATE(r)은 상승하여, 시각 t34에서는, 전압 VGH로 된다. 이에 따라, 주사선 Yr에 접속된 TFT(51)가 모두 온 상태로 된다.
시각 t35에서, 데이터선 구동 회로(20)에 의해, 데이터선 Xs에 부극성의 화상 신호를 공급한다. 그렇게 하면, 데이터선 Xs의 전압 SOURCE(s)은 서서히 저하하여, 시각 t36에서는, 전압 VP4로 된다.
데이터선 Xs의 전압 SOURCE(s)은, 부극성의 화상 신호에 근거하는 화상 전압으로서, 주사선 Yr에 접속된 온 상태의 TFT(51)를 거쳐서, r행 s열째의 화소(50)가 구비하는 화소 전극(55)에 기입된다. 이 때문에, r행 s열째의 화소(50)가 구비하는 화소 전극(55)의 전압 PIX(r, s)는 서서히 저하하여, 시각 t36에서는, 데이터선 Xs의 전압 SOURCE(s)와 동전위인 전압 VP4로 된다.
시각 t37에서, 주사선 구동 회로(10)에 의해, 주사선 Yr에 선택 전압을 공급하는 것을 정지한다. 그렇게 하면, 주사선 Yr의 전압 GATE(r)은 저하하여, 시각 t38에서는, 전압 VGL로 된다. 이에 따라, 주사선 Yr에 접속된 TFT(51)가 모두 오프 상태로 된다.
본 실시예에 의하면, 이하와 같은 효과가 있다.
(1) 전압 VCOML을 공통선 Z에 공급하고, 공통 전극(56)의 전압을 전압 VCOML로 한 후에, 정극성의 화상 신호를 데이터선 X에 공급하여, 정극성의 화상 전압을 화소 전극(55)에 기입하였다. 또한, 전압 VCOMH를 공통선 Z에 공급하고, 공통 전극(56)의 전압을 전압 VCOMH로 한 후에, 부극성의 화상 신호를 데이터선 X에 공급하여, 부극성의 화상 전압을 화소 전극(55)에 기입하였다. 이 때문에, 상술한 종래예와 같이, 축적 용량(53)과 화소 용량(54) 사이에서 전하가 이동하지 않기 때문에, 축적 용량(53)에 특성 격차가 발생하더라도, 화소 전극(55)의 전압에 격차가 발생하지 않는다. 따라서, 표시 품위의 저하를 억제할 수 있다.
(2) 공통 전극(56)의 전압 VCOM(r)을 전압 VCOML 또는 전압 VCOMH에 변동시켰다. 따라서, 축적 용량(53)의 한쪽 전극(보조 용량 전극)의 전압을, 공통 전극(56)과 마찬가지로 변동시킬 수 있기 때문에, 축적 용량(53)을 화소 용량(54)과 일체적으로 형성할 수 있다. 따라서, 액정을 사이에 유지하는 1쌍의 기판으로서, 소자 기판(60) 및 대향 기판(70) 중 소자 기판(60)에, 화소 용량(54)을 구성하는 화소 전극(55) 및 공통 전극(56)을 구비하는 액정 장치(1)에 의해, 본 발명의 액정 장치를 구성할 수 있다.
(3) 1수평 라인마다 공통 전극(56)을 분할하였다. 그리고, 전압 VCOML과 전압 VCOMH를 1수평 라인마다 교대로 공통 전극(56)에 공급함과 아울러, 이들 공통 전극(56)의 전압에 대응하여, 정극성의 화상 신호와, 부극성의 화상 신호를 1수평 라인마다 교대로 각 데이터선 X에 공급하였다. 이 때문에, 1프레임 내에 정극성 기입을 행한 화소(50)와 부극성 기입을 행한 화소(50)를 혼재시켜서, 이들 화소(50) 사이에서 플리커를 상쇄시킬 수 있기 때문에, 표시 품위의 저하를 더욱 억제할 수 있다.
(4) 제어 회로(30)에, 320행의 주사선 Y(Y1~Y320)에 대응하여, 320개의 단위 제어 회로 P(P1~P320)를 마련하고, 각 단위 제어 회로 P에 래치 회로 Q 및 선택 회로 R을 마련하였다. 따라서, 제어 회로(30)에 의해, 전압 VCOML 또는 전압 VCOMH 중 어느 하나를 선택적으로 공통 전극(56)에 공급할 수 있다.
(5) 단위 제어 회로 P에 대응하는 주사선 Y에 인접하는 주사선 Y에 선택 전압이 공급되면, 래치 회로 Q에 의해, 극성 제어 신호를 보지하였다. 이 때문에, 복수의 단위 제어 회로 P에는, 주사선 구동 회로(10)에 의해 복수의 주사선 Y에 순차적으로 공급되는 선택 전압에 근거하여, 극성 제어 신호가 순차적으로 보지된다. 이 때문에, 제어 회로(30)는 복수의 단위 제어 회로 P에 순차적으로 극성 제어 신호를 전송하기 위해서, 시프트 레지스터 회로라고 한 순차 전송 회로를 필요로 하지 않기 때문에, 소비 전력을 저감할 수 있다.
(6) 래치 회로 Q1, Q320에 의해, 항상 극성 제어 신호 POL을 취입함과 아울러, 래치 회로 Q2~Q319에 의해, 인접하는 2개의 주사선 Y 중 적어도 어느 하나에 선택 전압이 공급되면, 극성 제어 신호를 취입하였다. 이 때문에, 주사선 구동 회로(10)에 의해 주사선 Y1부터 주사선 Y320의 순서대로 선택되는 경우뿐만 아니라, 주사선 구동 회로(10)에 의해 주사선 Y320부터 주사선 Y1의 순서대로 선택되는 경우에도, 제어 회로(30)는 복수의 단위 제어 회로 P에 순차적으로 극성 제어 신호를 전송할 수 있다.
(7) 전압 VCOMH와 전압 VCOML과, 상기 제 1, 제 2 트랜스퍼 게이트의 제어 단자(게이트 단자)에 입력되는 극성 제어 신호 POL의 전위 관계를, 게이트 High 전압(극성 제어 신호 POL의 고전위)>전압 VCOMH>전압 VCOML>게이트 Low 전압(극성 제어 신호 POL의 저전위)의 관계를 만족하도록 구성하였다. 이 때문에, 상기 제 1, 제 2 트랜스퍼 게이트에 있어서, 게이트-소스간의 전압 Vgs는 최대 8V로 되고, 한편, 래치 회로 Q의 제 1 클록드 인버터(34) 등의 회로 소자의 게이트-소스간의 전압 Vgs는 최대 12V로 된다. 따라서, 제 1, 제 2 트랜스퍼 게이트의 L길이는 래치 회로 Q를 구성하는 트랜지스터의 L길이보다 작은 값으로 할 수 있다. 제 1, 제 2 트랜스퍼 게이트의 L길이를 짧게 할 수 있었기 때문에, 제 1, 제 2 트랜스퍼 게이트를 로우 온 저항화할 수 있어, 누화의 발생을 저감할 수 있다. 또한, 회로의 저항을 내릴 필요가 없으면, 제 1, 제 2 트랜스퍼 게이트가 로우 온 저항화되어, 회로의 저항이 내려간 만큼 배선을 가늘게 할 수 있기 때문에, 회로 면적을 저감할 수 있다. 또한, L길이를 작게 함으로써, 로우 온 저항화도 실현할 수 있어, 저소비 전력에도 공헌할 수 있다.
<실시예 2: COM 분할 구동의 예>
도 9는 본 발명의 실시예 2에 따른 제어 회로(30A)의 블록도이다.
본 실시예에서는, 1행째의 주사선 Y1에 대응하여 마련된 래치 회로 Q1A와, 320행째의 주사선 Y320에 대응하여 마련된 래치 회로 Q320A의 구성이, 실시예 1의 래치 회로 Q1, Q320과는 상이하다. 그 밖의 구성에 대해서는, 실시예 1과 마찬가지이므로, 설명을 생략한다.
또한, 선택 회로 R 대신에, 선택 회로 RA를 이용할 수도 있다. 이 경우에는, 실시예 1의 변형예에서의 설명과 마찬가지로, 우수행째의 주사선 Y에 대응하여 마련된 래치 회로 Q에 있어서, 제 2 인버터(33)를 삭제하고, 제 1 클록드 인버터(34)로부터 반전하여 출력된 극성 제어 신호 POL을 그대로 출력하도록 구성함으로써, 공통선 Z에 전압 VCOMH와 전압 VCOML을 교대로 출력하도록 구성하면 좋다.
래치 회로 Q1A, Q320A는, 각각, 제 1 인버터(32)와, 제 2 인버터(33)와, 제 1 클록드 인버터(34)와, 제 2 클록드 인버터(35)와, 제 3 인버터(39)를 구비한다.
래치 회로 Q1A가 구비하는 제 3 인버터(39)의 입력 단자에는, 주사선 Y1가 접속되고, 래치 회로 Q320A가 구비하는 제 3 인버터(39)의 입력 단자에는 주사선 Y320이 접속되어 있다. 이들 제 3 인버터(39)의 출력 단자에는, 제 1 인버터(32)의 입력 단자와, 제 1 클록드 인버터(34)의 반전 입력 제어 단자와, 제 2 클록드 인버터(35)의 비반전 입력 제어 단자가 접속되어 있다.
이 래치 회로 Q1A는 이하와 같이 동작한다.
즉, 주사선 Y1에 선택 전압이 공급되면, 래치 회로 Q1A가 구비하는 제 3 인버터(39)는 L레벨의 신호를 출력한다. 이 L레벨의 신호는 제 1 클록드 인버터(34)의 반전 입력 제어 단자에 입력됨과 아울러, 제 1 인버터(32)에서 반전되어, H레벨의 신호로서 제 1 클록드 인버터(34)의 비반전 입력 단자에 입력된다. 이 때문에,제 1 클록드 인버터(34)는 온 상태로 되어, 극성 제어 신호 POL을 반전하여 출력한 다. 이 제 1 클록드 인버터(34)로부터 반전하여 출력된 극성 제어 신호 POL은, 제 2 인버터(33)에 의해 반전되어 출력된다.
또한, 래치 회로 Q320A는 주사선 Y320에 선택 전압이 공급되면, 상술한 래치 회로 Q1A와 마찬가지로(단, 선택 회로 RA를 이용하는 경우는, 제 1 클록드 인버터(34)로부터 반전하여 출력된 극성 제어 신호 POL을 그대로 출력하도록) 동작한다.
이상과 같이, 주사선 구동 회로(10)에 의해 주사선 Y1에 선택 전압이 공급되면, 래치 회로 Q1A는 극성 제어 신호 POL을 취입하고, 주사선 구동 회로(10)에 의해 주사선 Y320에 선택 전압이 공급되면, 래치 회로 Q320A는 극성 제어 신호 POL을 취입한다.
도 10은 제어 회로(30A)의 타이밍 차트이다.
도 10에 나타내는 제어 회로(30A)의 타이밍 차트에서는, 도 6에 나타낸 실시예 1의 제어 회로(30)의 타이밍 차트와 비교해서, 공통선 Z1, Z320의 전압이 변동하는 타이밍이 상이하다.
공통선 Z1은 주사선 구동 회로(10)로부터 주사선 Y1에 선택 전압을 공급하는 동시에, 전압이 반전한다.
구체적으로는, 시각 t41에서, 주사선 구동 회로(10)로부터 주사선 Y1에 선택 전압이 공급되는 동시에, 단위 제어 회로 P1A는, 래치 회로 Q1A에 의해, L레벨의 극성 제어 신호 POL을 취입하고, 선택 회로 R1에 의해, 전압 VCOMH를 출력한다. 이 때문에, 단위 제어 회로 P1A에 접속된 공통선 Z1은 전압 VCOMH로 된다. 또한, 시각 t44에서, 주사선 구동 회로(10)로부터 주사선 Y1에 선택 전압이 공급되는 동시에, 단위 제어 회로 P1A는, 래치 회로 Q1A에 의해, H레벨의 극성 제어 신호 POL을 취입하고, 선택 회로 R1에 의해, 전압 VCOML을 출력한다. 이 때문에, 단위 제어 회로 P1A에 접속된 공통선 Z1은 전압 VC0ML로 된다.
또한, 공통선 Z320는, 공통선 Z1와 마찬가지로, 주사선 구동 회로(10)로부터 주사선 Y320에 선택 전압이 공급되는 동시에, 전압의 극성이 반전한다.
구체적으로는, 시각 t43에서, 주사선 구동 회로(10)로부터 주사선 Y320에 선택 전압이 공급되는 동시에, 단위 제어 회로 P320A는, 래치 회로 Q320A에 의해, L레벨의 극성 제어 신호 POL(선택 회로 RA를 이용하는 경우는, 래치 회로 Q320A에 의해, H레벨의 극성 제어 신호 POL)을 취입하고, 선택 회로 R320에 의해, 전압 VCOML을 출력한다. 이 때문에, 단위 제어 회로 P320A에 접속된 공통선 Z320는 전압 VC0ML로 된다.
또한, 시각 t44에서, 주사선 구동 회로(10)로부터 주사선 Y320에 선택 전압이 공급되는 동시에, 단위 제어 회로 P320A는, 래치 회로 Q320A에 의해, H레벨의 극성 제어 신호 POL을 취입하고, 선택 회로 R320에 의해, 전압 VCOMH를 출력한다. 이 때문에, 단위 제어 회로 P320A에 접속된 공통선 Z320는 전압 VCOMH로 된다.
본 실시예에 의하면, 이하와 같은 효과가 있다.
(8) 도 2에 나타낸 바와 같이, 공통 전극(56)은 1수평 라인마다 분할되어 있다. 이 때문에, 공통 전극(56)의 전압이 인접하는 1수평 라인마다 상이하면, 이들 사이에서 전계가 발생하여, 액정의 배향이나 질서가 미묘하게 변화되는 경우가 있 다. 특히, 실시예 1에서는, 도 6에 나타낸 바와 같이, 시각 t6~t7의 기간에서, 공통선 Z319의 전압은 전압 VCOMH이고, 공통선 Z320의 전압은 전압 VCOML이다. 여기서, 시각 t6~t7의 기간은 주사선 구동 회로(10)에 의해 주사선 Y를 선택하는 기간의 3배의 기간에 상당한다. 이 때문에, 시각 t6~t7의 기간에서, 공통선 Z319에 접속된 공통 전극(56)과, 공통선 Z320에 접속된 공통 전극(56) 사이에서 전계가 발생하여, 액정의 배향이나 질서가 크게 변화되는 경우가 있었다.
그래서, 주사선 Y320에 선택 전압이 공급되는 동시에, 공통선 Z320의 전압의 극성을 반전시키고, 공통선 Z319의 전압과, 공통선 Z320의 전압이 상이한 기간을 시각 t42~t43의 기간으로 하였다. 여기서, 시각 t42~t43의 기간은 주사선 구동 회로(10)에 의해 주사선 Y를 선택하는 기간의 2배의 기간에 상당하기 때문에, 실시예 1과 비교해서, 공통선 Z319의 전압과, 공통선 Z320의 전압이 상이한 기간이 짧다. 이 때문에, 실시예 1과 비교해서, 공통선 Z319에 접속된 공통 전극(56)과, 공통선 Z320에 접속된 공통 전극(56) 사이에서 전계가 발생하여, 액정의 배향이나 질서가 변화되는 것을 억제할 수 있다.
<실시예 3: COM 분할 구동의 예>
도 11은 본 발명의 실시예 3에 따른 화소(50A)의 확대 평면도이다.
본 실시예에서는, 화소(50A)가 보조 공통선 ZA 및 콘택트부(58)를 구비하는 점이 실시예 1의 화소(50)와는 상이하다. 그 밖의 구성에 대해서는, 실시예 1과 마찬가지이므로, 설명을 생략한다.
보조 공통선 ZA는 도전성의 금속으로 이루어지고, 1수평 라인마다 분할하여 마련된 공통 전극(56)에 대응하여 마련되어 있다. 이 보조 공통선 ZA는 주사선 Y를 따라서 형성되어 있다.
콘택트부(58)는 도전성의 금속으로 이루어지며, 영역 581에 있어서 보조 공통선 ZA와 접속되고, 영역 582에 있어서 공통 전극(56) 및 공통선 Z에 접속되어 있다.
본 실시예에 의하면, 이하와 같은 효과가 있다.
(9) 1수평 라인마다 분할하여 마련된 공통 전극(56)에 대응하여 도전성의 금속으로 이루어지는 보조 공통선 ZA를 마련하고, 도전성의 금속으로 이루어지는 콘택트부(58)를 거쳐서, 공통 전극(56) 및 공통선 Z와, 보조 공통선 ZA를 접속하였다. 따라서, 공통 전극(56) 및 공통선 Z의 시정수를 작게 할 수 있다.
<실시예 4: SSL 구동의 예>
도 12는 본 발명의 실시예 4에 따른 용량선의 전압을 변동시키는 SSL 구동을 채용한 종전계 방식의 액정 장치(1')의 블록도이다.
액정 장치(1')는 액정 패널 AA'과, 액정 패널 AA'에 대향 배치되어 광을 출사하는 백라이트(41')를 구비한다. 이 액정 장치(1')는 백라이트(41')로부터의 광을 이용하여, 투과형의 표시를 행한다.
액정 패널 AA'은 복수의 화소(50')를 갖는 표시 영역 A'과, 이 표시 영역 A'의 주변에 마련되어 화소(50')를 구동하는 주사선 구동 회로(10'), 데이터선 구동 회로(20'), 및 제어 회로(30')를 구비한다.
백라이트(41')는 액정 패널 AA'의 이면에 마련되어, 예컨대, 냉음극형 광관(CCFL)이나 LED(발광 다이오드), 또는 전계 발광(EL)으로 구성되어, 액정 패널 AA'의 화소(50')에 광을 공급한다.
이하, 액정 패널 AA'의 구성에 대해서 상술한다.
액정 패널 AA'은 소정 간격을 두고서 교대로 마련된 320행의 주사선 Y'(Y'1~Y'320) 및 320행의 공통선 Z'(Z'1~Z'320)와, 이들 주사선 Y'(Y'1~Y'320) 및 보조 용량선 SC(SC1~SC320)에 교차하도록 마련된 240열의 데이터선 X'(X'1~X'240)를 구비한다. 각 주사선 Y' 및 각 데이터선 X'의 교차 부분에는 화소(50')가 마련되어 있다.
화소(50')는 TFT(51'), 화소 전극(55'), 이 화소 전극(55')에 대향하여 마련된 공통 전극(56'), 및, 한쪽의 전극(보조 용량 전극(57'))이 보조 용량선 SC에 접속되고 다른쪽의 전극이 화소 전극(55') 혹은 화소 전극(55')에 접속된 전극층에 접속된 보조 용량으로서의 축적 용량(53')으로 구성된다. 화소 전극(55') 및 공통 전극(56')은 화소 용량(54')을 구성한다. 액정 패널 AA'은 각종 소자나 화소 전극(55') 등이 형성된 소자 기판과, 공통 전극(56')이 형성된 대향 기판이, 액정을 사이에 두고서 서로 전극 형성면이 대향하도록 접합된 구성으로 되어 있다.
공통 전극(56')은 대향 기판의 거의 전면에 형성되어 있다. 또한, 주사선 Y'에 대응하여, 1수평 라인마다 분할된 구성으로 해도 좋다. 이 경우, 1수평 라인마다 분할된 복수의 공통 전극(56')은 공통선 Z'에서 접속된다.
TFT(51')의 게이트에는 주사선 Y'이 접속되고, TFT(51')의 소스에는 데이터선 X'이 접속되고, TFT(51')의 드레인에는 화소 전극(55') 및 축적 용량(53')의 다른쪽 전극이 접속되어 있다. 따라서, 이 TFT(51')는 주사선 Y'으로부터 선택 전압이 인가되면 온 상태로 되어, 데이터선 X'과 화소 전극(55') 및 축적 용량(53')의 다른쪽 전극을 도통 상태로 한다.
주사선 구동 회로(10')는 시프트 레지스터 및 출력 제어 회로, 버퍼 회로를 구비하고, TFT(51')를 온 상태로 하는 선택 전압을 복수의 주사선 Y'에 순차적으로 공급한다. 예컨대, 어떤 주사선 Y'에 선택 전압을 공급하면, 이 주사선 Y'에 접속된 TFT(51')가 모두 온 상태로 되어, 이 주사선 Y'에 관계된 화소(50')가 모두 선택된다.
데이터선 구동 회로(20')는 화상 신호를 데이터선 X'에 공급하고, 온 상태의 TFT(51')를 거쳐서, 이 화상 신호에 근거하는 화상 전압을 화소 전극(55')에 기입한다.
여기서, 데이터선 구동 회로(20')는 공통 전극(56')의 전압보다 전위가 높은 정극성의 화상 신호를 데이터선 X'에 공급하고, 이 정극성의 화상 신호에 근거하는 화상 전압을 화소 전극(55')에 기입하는 정극성 기입과, 공통 전극(56')의 전압보다 전위가 낮은 부극성의 화상 신호를 데이터선 X'에 공급하고, 이 부극성의 화상 신호에 근거하는 화상 전압을 화소 전극(55')에 기입하는 부극성 기입을 1수평 라인마다 교대로 실행한다.
제어 회로(30')는 제 1 전압으로서의 전압 VSTL과, 이 전압 VSTL보다 전위가 높은 제 2 전압으로서의 전압 VSTH를 교대로 보조 용량선 SC에 공급한다.
제어 회로(30')는, 320행의 주사선 Y'(Y'1~Y'320)에 대응하여, 320개의 단위 제어 회로 P'(P'1~P'320)를 구비한다. 각 단위 제어 회로 P'에는, 전압 VSTL과, 전압 VSTH와, 전압 VSTL 또는 전압 VSTH 중 어느 하나를 선택하는 극성 제어 신호 POL이 공급된다.
단위 제어 회로 P'는 극성 제어 신호 POL을 보지하는 래치 회로 Q'와, 극성 제어 신호에 따라서 전압 VSTL 또는 전압 VSTH 중 어느 하나를 선택적으로 출력하는 선택 회로 R'를 구비한다.
도 13은 선택 회로 R'의 회로 구성을 나타내는 블록도이며, 트랜스퍼 게이트에 이용하는 스위칭 소자로서 단채널의 스위칭 트랜지스터를 사용한 예를 나타내고 있다.
선택 회로 R'는 Pch의 스위칭 트랜지스터로 이루어지는 Pch 트랜스퍼 게이트 RP'와, Nch의 스위칭 트랜지스터로 이루어지는 Nch 트랜스퍼 게이트 RN'를 구비한다.
Pch 트랜스퍼 게이트 RP'의 입력 단자(소스 단자)에는 전압 VSTH가 접속되고, Pch 트랜스퍼 게이트 RP'의 제어 단자(게이트 단자)에는 래치 회로 Q'의 출력 단자가 접속되어 극성 제어 신호 POL이 입력된다. Pch 트랜스퍼 게이트 RP'의 출력 단자(드레인 단자)에는 보조 용량선 SC가 접속되어 있다.
Pch 트랜스퍼 게이트 RP의 입력 단자에 전압 VSTH를 접속함으로써, Nch 트랜스퍼 게이트 RN의 입력 단자에 전압 VSTH를 접속하는 경우보다 게이트-소스간의 전 압 VGS를 크게 할 수 있기 때문에, 동작 양호하고, 또한, 로우 온 저항화와 오프 리크의 저감도 실현할 수 있다.
Nch 트랜스퍼 게이트 RN'의 입력 단자(소스 단자)에는 전압 VSTL이 접속되고, Nch 트랜스퍼 게이트 RN'의 제어 단자(게이트 단자)에는 래치 회로 Q'의 출력 단자가 접속되어 극성 제어 신호 POL이 입력된다. Nch 트랜스퍼 게이트 RN'의 출력 단자에는 보조 용량선 SC가 접속되어 있다.
Nch 트랜스퍼 게이트 RN의 입력 단자에 전압 VSTL을 접속함으로써, Pch 트랜스퍼 게이트 RP를 이용하는 경우보다 게이트-소스간의 전압 VGS를 크게 할 수 있기 때문에, 동작 양호하고, 또한, 로우 온 저항화와 오프 리크의 저감도 실현할 수 있다.
이상의 선택 회로 R'는 이하와 같이 동작한다.
즉, 래치 회로 Q'로부터 L레벨의 극성 제어 신호 POL이 출력되면, 이 L레벨의 극성 제어 신호 POL은 Pch 트랜스퍼 게이트 RP'의 제어 단자에 입력된다. 이 때문에, Pch 트랜스퍼 게이트 RP'는 온 상태로 된다. 온 상태로 된 Pch 트랜스퍼 게이트 RP'는 전압 VSTH를 보조 용량선 SC에 출력한다.
한편, 래치 회로 Q'로부터 H레벨의 극성 제어 신호 POL이 출력되면, 이 H레벨의 극성 제어 신호 POL은 Nch 트랜스퍼 게이트 RN'의 제어 단자에 입력된다. 이 때문에, Nch 트랜스퍼 게이트 RN'는 온 상태로 된다. 온 상태로 된 Nch 트랜스퍼 게이트 RN'는 전압 VSTL을 보조 용량선 SC에 출력한다.
이와 같이 선택 회로 R'에서는, 트랜스퍼 게이트에 이용하는 스위칭 소자를 단채널화함으로써, 선택 회로 R에 CMOS 스위칭 소자를 이용하는 경우에 비교해서 회로 면적을 작게 할 수 있다. 또한, 고전위의 전압 VSTH에 Pch의 스위칭 소자를 접속하고, 저전위의 전압 VSTL에 Nch의 스위칭 소자를 접속하는 구성으로 하여, 각기를 배타적으로 온하도록 구성한 것에 의해, 선택 회로 R'는 1개의 제어 신호만으로의 구동이 가능해지고, CM0S 스위칭 소자를 이용하는 경우에 필요한 인버터 회로가 필요 없기 때문에, 한층 더한 회로 면적의 삭감을 실현할 수 있다.
또한, 전압 VSTH와 전압 VSTL과, 상기 제 1, 제 2 트랜스퍼 게이트의 제어 단자(게이트 단자)에 입력되는 극성 제어 신호 POL의 전위 관계는, 게이트 High 전압(극성 제어 신호 POL의 고전위)>전압 VSTH>전압 VSTL>게이트 Low 전압(극성 제어 신호 POL의 저전위)의 관계를 만족하도록 구성한다.
본 실시예에서는, 상기 각 전압의 설정은, 예컨대, 게이트 High 전압(극성 제어 신호 POL의 고전위)는 후술하는 주사선 Y가 높은 전압 VGH와 동일한 8V, 게이트 Low 전압(극성 제어 신호 POL의 저전위)는 후술하는 주사선 Y가 낮은 전압 VGL과 동일한 -4V, 전압 VSTH는 4V, 전압 VSTL은 0V로 설정하고 있다.
따라서, 상기 제 1, 제 2 트랜스퍼 게이트에 있어서, 게이트-소스간의 전압 Vgs는 최대 8V로 된다. 한편, 래치 회로 Q'의 제 1 클록드 인버터(34) 등의 회로 소자의 게이트-소스간의 전압 Vgs는 최대 12V이기 때문에, 제 1, 제 2 트랜스퍼 게이트의 L길이는 래치 회로 Q'를 구성하는 트랜지스터의 L길이보다 작은 값으로 할 수 있다. 본 실시예에서는, 래치 회로 Q'를 구성하는 트랜지스터의 L길이가 6㎛ 필요한 데 대하여, 선택 회로 R'의 제 1, 제 2 트랜스퍼 게이트의 L길이는 4㎛와 3 분의 2로 저감할 수 있었다.
제 1, 제 2 트랜스퍼 게이트의 L길이를 짧게 할 수 있었기 때문에, 제 1, 제 2 트랜스퍼 게이트를 로우 온 저항화할 수 있어, 누화의 발생을 저감할 수 있다. 또한, 회로의 저항을 내릴 필요가 없으면, 제 1, 제 2 트랜스퍼 게이트가 로우 온 저항화되어, 회로의 저항이 내려간 만큼 배선을 가늘게 할 수 있기 때문에, 회로 면적을 저감할 수 있다. 또한, L길이를 작게 함으로써, 로우 온 저항화도 실현할 수 있어, 저소비 전력에도 공헌할 수 있다. 또한, 이러한 전압 관계로 구성함으로써, 트랜스퍼 게이트에 이용하는 스위칭 소자를 단채널화하더라도 효율적인 로우 온 저항화와 스위칭 소자의 오프 리크 저감을 실현할 수 있다.
더욱 바람직하게는, 전압 VSTH와 전압 VSTL과, 스위칭 소자의 게이트 전압으로서 게이트 단자에 인가하는 극성 제어 신호 POL의 전위 관계를, 게이트 High 전압>전압 VSTH-|Pch의 트랜스퍼 게이트의 임계값|>전압 VSTL+|Nch의 트랜스퍼 게이트의 임계값|>게이트 Low 전압을 만족하도록 구성함으로써, 각 스위칭 소자는 임계값 이하에서 오프할 수 있기 때문에, 오프 리크를 확실히 방지할 수 있다.
또한, 각 전압의 설정은, 예컨대, 게이트 High 전압(극성 제어 신호 POL의 고전위)는 후술하는 전압 VGH와 동일한 8V, 게이트 Low 전압(극성 제어 신호 POL의 저전위)는 후술하는 전압 VGL과 동일한 -4V, 전압 VSTH는 4V, 전압 VSTL은 0V로 설정된다.
이상과 같은 액정 장치(1')는 이하와 같이 동작한다.
주사선 구동 회로(10')로부터 320행의 주사선 Y'(Y'1~Y'320)에 선택 전압을 순차적으로 공급함으로써, 각 주사선 Y'에 접속된 모든 TFT(51')를 순차적으로 온 상태로 하여, 각 주사선 Y'에 관계된 모든 화소(50')를 순차적으로 선택한다.
다음에, 이들 화소(50')의 선택에 동기하여, 데이터선 구동 회로(20')로부터 데이터선 X'에, 정극성의 화상 신호와, 부극성의 화상 신호와, 1수평 라인마다 교대로 공급한다.
다음에, 제어 회로(30')로부터 보조 용량선 SC에 전압 VSTL 또는 전압 VSTH 중 어느 하나를 선택적으로 공급한다. 구체적으로는, 320행의 주사선 Y' 중, 선택한 주사선 Y'에 관계된 화소(50')에 정극성의 화상 신호를 공급한 경우에는, 선택한 화소(50')에 관계된 보조 용량선 SCp에 전압 VSTH를 공급한다. 한편, 320행의 주사선 Y' 중, 선택한 주사선 Y'에 관계된 화소(50')에 부극성의 화상 신호를 공급한 경우에는, 선택한 화소(50')에 관계된 보조 용량선 SCp에 전압 VSTL을 공급한다.
즉, 화소(50')에 공급한 화소 신호의 극성에 따라서, 제어 회로(30')로부터 보조 용량선 SC에 전압 VSTL 또는 전압 VSTH 중 어느 하나를 선택적으로 공급한다.
각 보조 용량선 SC에는, 1프레임 기간마다, 전압 VSTL과 전압 VSTH를 교대로 공급한다. 예컨대, 어떤 1프레임 기간에 있어서, p행째의 보조 용량선 SCp(p는 1≤p≤320을 만족하는 정수)에 전압 VSTL을 공급한 경우, 다음 1프레임 기간에서는, 보조 용량선 SCp에 전압 VSTH를 공급한다. 한편, 어떤 1프레임 기간에 있어서, 보조 용량선 SCp에 전압 VSTH를 공급한 경우, 다음 1프레임 기간에서는, 보조 용량선 SCp에 전압 VSTL을 공급한다.
또한, 인접하는 보조 용량선 SC에는, 서로 상이한 전압을 공급한다. 예컨대, 어떤 1프레임 기간에 있어서, 보조 용량선 SCp에 전압 VSTL을 공급한 경우, 동일한 1프레임 기간에 있어서, (p-1)행째의 보조 용량선 SC(p-1)과, (p+1)행째의 보조 용량선 SC(p+1)에 전압 VSTH를 공급한다. 한편, 어떤 1프레임 기간에 있어서, 보조 용량선 SCp에 전압 VSTH를 공급한 경우, 동일한 1프레임 기간에 있어서, 보조 용량선 SC(p-1)과 보조 용량선 SC(p+1)에 전압 VSTL을 공급한다.
이와 같이, 정극성의 화상 전압을 화소 전극(55')에 기입한 후에, 보조 용량선 SC의 전압을 상승시킨다. 이 때문에, 화소 전극(55')의 전압은 정극성의 화상 전압에 의해 상승한 전압과, 보조 용량선 SC의 전압을 상승시킨 만큼에 상당하는 전하에 의해 상승한 전압을 합친 분만큼 상승한다.
한편, 부극성의 화상 전압을 화소 전극(55')에 기입한 후에, 보조 용량선 SC의 전압을 저하시킨다. 이 때문에, 화소 전극의 전압은 부극성의 화상 전압에 의해 저하한 전압과, 용량선의 전압을 저하시킨 만큼에 상당하는 전하에 의해 저하한 전압을 합친 분만큼 저하한다.
따라서, 보조 용량선 SC의 전압을 변동시킴으로써, 공통 전극(56')의 전압을 기준으로 하여 화소 전극(55')의 전압을 변동시켜서, 액정에 인가되는 구동 전압의 진폭을 크게 할 수 있다. 따라서, 화상 전압의 진폭을 작게 하더라도, 액정에 인가되는 구동 전압의 진폭을 확보할 수 있기 때문에, 화상 전압의 진폭을 작게 하여, 소비 전력을 저감할 수 있다.
이 구동 전압의 동작에 대해서 도 14, 도 15를 이용하여 설명한다.
도 14는 실시예 4에 따른 액정 장치의 정극성 기입시의 타이밍 차트이다. 도 15는 실시예 4에 따른 액정 장치의 부극성 기입시의 타이밍 차트이다.
도 14, 도 16에서, GATE(m)는 320행의 주사선 Y' 중 m행째(m은 1≤m≤320을 만족하는 정수)의 주사선 Y'의 전압이고, VST(m)는 320행의 용량선 중 m행째의 보조 용량선 SC의 전압이다. 또한, SOURCE(n)은 240열의 데이터선 X' 중 n열째(n은 1≤n≤240를 만족하는 정수)의 데이터선의 전압이다. 또한, PIX(m, n)은 m행째의 주사선 Y'과, n열째의 데이터선 X'의 교차에 대응하여 마련된 m행 n열째의 화소가 구비하는 화소 전극의 전압이며, VST(m)는 m행 n열째의 화소가 구비하는 공통 전극(56')의 전압이다.
먼저, 액정 장치의 정극성 기입시에 대해서 도 14를 이용하여 설명한다.
시각 t51에서, 주사선 구동 회로(10')에 의해, m행째의 주사선 Y'에 선택 전압을 공급한다. 그렇게 하면, m행째의 주사선의 전압 GATE(m)은 상승하여, 시각 t52에서는 전압 VGH로 된다. 이에 따라, m행째의 주사선에 접속된 TFT가 모두 온 상태로 된다.
시각 t53에서, 데이터선 구동 회로(20')에 의해, n열째의 데이터선 X'에 정극성의 화상 신호를 공급한다. 그렇게 하면, n열째의 데이터선 X'의 전압 SOURCE(n)은 서서히 상승하여, 시각 t54에서는 전압 VP8로 된다.
n열째의 데이터선 X'의 전압 SOURCE(n)은 정극성의 화상 신호에 근거하는 화상 전압으로서, m행째의 주사선 Y'에 접속된 온 상태의 TFT(51')를 거쳐서, m행 n열째의 화소가 구비하는 화소 전극(55')에 기입된다. 이 때문에, m행 n열째의 화 소(50')가 구비하는 화소 전극(55')의 전압 PIX(m, n)은 서서히 상승하여, 시각 t54에서는, n열째의 데이터선 X'의 전압 SOURCE(n)과 동전위인 전압 VP8로 된다.
시각 t55에서, 주사선 구동 회로(10')에 의해, m행째의 주사선 Y'에 선택 전압을 공급하는 것을 정지한다. 그렇게 하면, m행째의 주사선 Y'의 전압 GATE(m)은 저하하여, 시각 t56에서는 전압 VGL로 된다. 이에 따라, m행째의 주사선 Y'에 접속된 TFT(51')가 모두 오프 상태로 된다.
동시에, 제어 회로(30')에 의해, 보조 용량선 SC의 전압을 상승시키는 전압을 m행째의 보조 용량선 SC에 공급한다. 그렇게 하면, m행째의 보조 용량선 SC의 전압 VST(m)은 서서히 상승하여, 시각 t57에서는 전압 VSTH로 된다.
m행째의 보조 용량선 SC의 전압 VST(m)이 상승하면, m행째의 보조 용량선 SC에 관계된 모든 화소(50')에서는, 이 상승한 만큼에 상당하는 전하가 축적 용량(53')과 화소 용량(54') 사이에서 분배된다. 이 때문에, m행 n열째의 화소(50')가 구비하는 화소 전극(55')의 전압 PIX(m, n)은 서서히 상승하여, 시각 t57에서는 전압 VP9로 된다.
다음에, 액정 장치의 부극성 기입시에 대해서 도 15를 이용하여 설명한다.
시각 t61에서, 주사선 구동 회로(10')에 의해, m행째의 주사선 Y'에 선택 전압을 공급한다. 그렇게 하면, m행째의 주사선 Y'의 전압 GATE(m)은 상승하여, 시각 t62에서는, 전압 VGH로 된다. 이에 따라, m행째의 주사선 Y'에 접속된 TFT가 모두 온 상태로 된다.
시각 t63에서, 데이터선 구동 회로(20')에 의해, n열째의 데이터선 X'에 부 극성의 화상 신호를 공급한다. 그렇게 하면, n열째의 데이터선 X'의 전압 SOURCE(n)은 서서히 저하하여, 시각 t64에서는 전압 VP11로 된다.
n열째의 데이터선 X'의 전압 SOURCE(n)은 부극성의 화상 신호에 근거하는 화상 전압으로서, m행째의 주사선 Y'에 접속된 온 상태의 TFT를 거쳐서, m행 n열째의 화소(50')가 구비하는 화소 전극(55')에 기입된다. 이 때문에, m행 n열째의 화소(50')가 구비하는 화소 전극(55')의 전압 PIX(m, n)은 서서히 저하하여, 시각 t64에서는, n열째의 데이터선 X'의 전압 SOURCE(n)과 동전위인 전압 VP11로 된다.
시각 t65에서, 주사선 구동 회로(10')에 의해, m행째의 주사선 Y'에 선택 전압을 공급하는 것을 정지한다. 그렇게 하면, m행째의 주사선 Y'의 전압 GATE(m)은 저하하여, 시각 t66에서는 전압 VGL로 된다. 이에 따라, m행째의 주사선 Y'에 접속된 TFT가 모두 오프 상태로 된다.
동시에, 제어 회로(30')에 의해, 보조 용량선 SC의 전압을 저하시키는 전압을 m행째의 보조 용량선 SC에 공급한다. 그렇게 하면, m행째의 보조 용량선 SC의 전압 VST(m)은 서서히 저하하여, 시각 t67에서는 전압 VSTL로 된다.
m행째의 보조 용량선 SC의 전압 VST(m)이 저하하면, m행째의 보조 용량선 SC 에 관계된 모든 화소(50')에서는, 이 저하한 만큼에 상당하는 전하가 축적 용량(53')과 화소 용량(54') 사이에서 분배된다. 이 때문에, m행 n열째의 화소(50')가 구비하는 화소 전극(55')의 전압 PIX(m, n)은 서서히 저하하여, 시각 t67에서는 전압 VP10으로 된다.
<변형예>
또한, 본 발명은 상술한 각 실시예에 한정되는 것이 아니라, 본 발명의 목적을 달성할 수 있는 범위에서의 변형, 개량 등은 본 발명에 포함되는 것이다.
예컨대, 상술한 각 실시예에서는, 320행의 주사선 Y와, 240열의 데이터선 X를 구비하는 것으로 했지만, 이것에 한정되지 않고, 예컨대, 480행의 주사선 Y와, 640열의 데이터선 X를 구비해도 좋다.
또한, 상술한 각 실시예에서는, 투과형의 표시를 행하는 것으로 했지만, 이것에 한정되지 않고, 예컨대, 백라이트(41)로부터의 광을 이용하는 투과형 표시와, 외광의 반사광을 이용하는 반사형 표시를 겸비한 반투과 반사형의 표시를 행해도 좋다.
또한, 상술한 각 실시예에서는, TFT으로서 저온 폴리실리콘으로 이루어지는 TFT(51)를 마련했지만, 이것에 한정되지 않고, 예컨대 아몰퍼스 실리콘으로 이루어지는 TFT를 마련해도 좋다.
또한, 상술한 각 실시예에서는, 공통 전극(56) 위에 제 2 절연막(64)을 형성하고, 이 제 2 절연막(64) 위에 화소 전극(55)을 형성했지만, 이것에 한정되지 않고, 예컨대, 화소 전극(55) 위에 제 2 절연막(64)을 형성하고, 이 제 2 절연막(64) 위에 공통 전극(56)을 형성해도 좋다.
또한, 상술한 각 실시예에서는, 액정이 FFS 모드로 동작하는 것으로 했지만, 이것에 한정되지 않고, 예컨대 IPS 모드로 동작하는 것이더라도 좋다.
또한, 상술한 각 실시예에서는, 공통 전극(56)을 1수평 라인마다 분할하여 마련했지만, 이것에 한정되지 않고, 예컨대, 2수평 라인마다나 3수평 라인마다 분할하여 마련해도 좋다.
여기서, 예컨대, 공통 전극(56)을 2수평 라인마다 분할하여 마련한 경우에는, 제어 회로(30)는 전압 VCOML과 전압 VCOMH를, 각 공통 전극(56)에 접속된 2개의 공통선 Z마다 교대로 공급한다. 또한, 데이터선 구동 회로(20)는 정극성 기입과 부극성 기입을 공통 전극(56)에 대응하는 2수평 라인마다 교대로 실행한다.
<응용예>
다음에, 상술한 실시예 1에 따른 액정 장치(1)를 적용한 전자기기에 대해서 설명한다. 도 16은 액정 장치(1)를 적용한 휴대 전화기의 구성을 나타내는 사시도이다. 전자기기로서의 휴대 전화기(3000)는 복수의 조작 버튼(3001) 및 스크롤 버튼(3002), 및 액정 장치(1)를 구비한다. 스크롤 버튼(3002)을 조작함으로써, 액정 장치(1)에 표시되는 화면이 스크롤된다.
또한, 액정 장치(1)가 적용되는 전자기기로서는, 도 16에 나타내는 것 외에, 퍼스널 컴퓨터, 정보 휴대 단말, 디지털 스틸 카메라, 액정 텔레비전, 뷰파인더형, 모니터 직시형의 비디오 테이프 레코더, 카네비게이션 장치, 페이저, 전자 수첩, 전자 계산기, 워드 프로세서, 워크 스테이션, 픽쳐폰, POS 단말, 터치 패널을 구비한 기기 등을 들 수 있다. 그리고, 이들 각종 전자기기의 표시부로서, 전술한 액정 장치가 적용 가능하다.
도 1은 본 발명의 실시예 1에 따른 액정 장치의 블록도,
도 2는 상기 액정 장치가 구비하는 화소의 확대 평면도,
도 3은 상기 액정 장치가 구비하는 화소의 단면도,
도 4는 상기 액정 장치가 구비하는 제어 회로의 블록도,
도 5는 상기 제어 회로의 선택 회로 R의 변형예를 나타내는 블록도,
도 6은 상기 액정 장치가 구비하는 제어 회로의 타이밍 차트,
도 7은 상기 액정 장치의 정극성 기입시의 타이밍 차트,
도 8은 상기 액정 장치의 부극성 기입시의 타이밍 차트,
도 9는 본 발명의 실시예 2에 따른 제어 회로의 블록도,
도 10은 상기 제어 회로의 타이밍 차트,
도 11은 본 발명의 실시예 3에 따른 화소의 확대 평면도,
도 12는 본 발명의 실시예 4에 따른 액정 장치의 블록도,
도 13은 상기 액정 장치의 선택 회로의 구성을 나타내는 블록도,
도 14는 상기 액정 장치의 정극성 기입시의 타이밍 차트,
도 15는 상기 액정 장치의 정극성 기입 부극성 기입시의 타이밍 차트,
도 16은 상술한 액정 장치를 적용한 휴대 전화기의 구성을 나타내는 사시도.
도면의 주요 부분에 대한 부호의 설명
1, 1A, 1': 액정 장치, 10, 10': 주사선 구동 회로, 20, 20': 데이터선 구동 회로, 30, 30A, 30': 제어 회로, 31: NOR 회로, 32: 제 1 인버터, 33: 제 2 인버터, 34: 제 1 클록드 인버터, 35: 제 2 클록드 인버터, 36: 인버터, 37: 제 1 트랜스퍼 게이트, 38: 제 2 트랜스퍼 게이트, 39: 제 3 인버터, 41, 41': 백라이트, 50, 50': 화소, 51, 51': TFT, 511: 게이트 전극, 512: 소스 전극, 513: 드레인 전극, 53, 53': 보조 용량으로서의 축적 용량, 54, 54': 화소 용량, 55, 55': 화소 전극, 55A: 슬릿, 56, 56': 공통 전극, 57': 보조 용량 전극, 60: 제 1 기판으로서의 소자 기판, 62: 게이트 절연막, 63: 제 1 절연막, 64: 제 2 절연막, 68, 74: 유리 기판, 70: 제 2 기판으로서의 대향 기판, 71: 차광막, 72: 컬러 필터, 3000: 전자기기로서의 휴대 전화기, AA, AA': 액정 패널, A, A': 표시 영역, E: 전계, P, P1~P320, P', P'1~P'320: 단위 제어 회로, POL: 극성 제어 신호, Q, Q': 래치 회로, R, RA, R': 선택 회로, RP, RP': Pch 트랜스퍼 게이트, RN, RN': Nch 트랜스퍼 게이트, SC, SC1~SC320: 보조 용량선, VCOML, VSTL': 제 1 전압으로서의 전압, VCOMH, VSTH: 제 2 전압으로서의 전압, VLL: 전압, X, X1~X240, X', X'1~X'240: 데이터선, Y, Y1~Y320, Y', Y'1~Y'320: 주사선, Z, Z1~Z320, Z', Z'1~Z'320: 공통선, ZA: 보조 공통선

Claims (8)

  1. 복수의 주사선과, 상기 주사선에 교차하는 복수의 데이터선과, 상기 복수의 주사선과 상기 복수의 데이터선의 교차에 대응하여 마련된 복수의 화소 전극과, 상기 화소 전극에 대응하여 마련되고, 상기 화소 전극 또는 화소 전극에 접속된 전극층 사이에서 용량을 형성하는 용량 전극과, 제 1 전압과, 상기 제 1 전압보다 전위가 높은 제 2 전압을 교대로 상기 용량 전극에 공급하는 제어 회로와, 상기 주사선을 선택하는 주사선 선택 전압을 상기 복수의 주사선에 순차적으로 공급하는 주사선 구동 회로와, 상기 주사선이 선택되었을 때에, 상기 제 1 전압보다 전위가 높은 정극성의 화상 신호와 상기 제 2 전압보다 전위가 낮은 부극성의 화상 신호를 교대로 상기 복수의 데이터선에 공급하는 데이터선 구동 회로를 구비한 액정 장치로서,
    상기 제어 회로는, 상기 제 1 전압과 상기 제 2 전압을 교대로 선택하여 상기 용량 전극에 출력하는 선택 회로와, 상기 선택 회로에 선택 신호를 출력하는 선택 신호 출력 회로를 구비하고,
    상기 제 1 전압은 상기 선택 신호의 저전위보다 높고, 제 2 전압은 상기 선택 신호의 고전위보다 낮은 것
    을 특징으로 하는 액정 장치.
  2. 제 1 항에 있어서,
    액정을 사이에 유지하는 1쌍의 기판을 더 구비하고,
    상기 제어 회로는 상기 기판 상에 형성된 트랜지스터로 이루어지고,
    상기 선택 회로를 구성하는 트랜지스터의 게이트-소스간 전위는, 상기 선택 신호 출력 회로를 구성하는 트랜지스터의 게이트-소스간 전위보다 낮은 것
    을 특징으로 하는 액정 장치.
  3. 제 1 항에 있어서,
    액정을 사이에 유지하는 1쌍의 기판을 더 구비하고,
    상기 제어 회로는 상기 기판 상에 형성된 트랜지스터로 이루어지고,
    상기 선택 회로를 구성하는 트랜지스터의 게이트 길이는, 상기 선택 신호 출력 회로를 구성하는 트랜지스터의 게이트 길이보다 짧은 것
    을 특징으로 하는 액정 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 용량 전극은 공통 전극인 것을 특징으로 하는 액정 장치.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 용량 전극은 보조 용량 전극인 것을 특징으로 하는 액정 장치.
  6. 제 4 항에 있어서,
    상기 복수의 주사선, 상기 복수의 데이터선, 상기 복수의 주사선과 상기 복수의 데이터선의 교차에 대응하여 마련된 복수의 화소 전극, 및 상기 화소 전극에 대향하여 마련된 공통 전극을 갖는 제 1 기판과,
    상기 제 1 기판에 대향 배치된 제 2 기판과, 상기 제 1 기판과 상기 제 2 기판 사이에 마련된 액정을 더 구비하고,
    상기 액정 장치는, 상기 제어 회로에 의해 상기 제 1 전압을 상기 공통 전극에 공급한 후에, 상기 주사선 구동 회로에 의해 상기 선택 전압을 상기 주사선에 공급함과 아울러, 상기 데이터선 구동 회로에 의해 상기 정극성의 화상 신호를 상기 데이터선에 공급하고,
    상기 제어 회로에 의해 상기 제 2 전압을 상기 공통 전극에 공급한 후에, 상기 주사선 구동 회로에 의해 상기 선택 전압을 상기 주사선에 공급함과 아울러, 상기 데이터선 구동 회로에 의해 상기 부극성의 화상 신호를 상기 데이터선에 공급하는 것
    을 특징으로 하는 액정 장치.
  7. 제 4 항에 있어서,
    상기 복수의 주사선, 상기 복수의 데이터선, 상기 복수의 주사선과 상기 복수의 데이터선의 교차에 대응하여 마련된 복수의 화소 전극, 및 상기 화소 전극에 대향하여 마련된 공통 전극을 갖는 제 1 기판과,
    상기 제 1 기판에 대향 배치된 제 2 기판과, 상기 제 1 기판과 상기 제 2 기판 사이에 마련된 액정과,
    상기 주사선이 선택되었을 때에, 상기 제 1 전압보다 전위가 높은 정극성의 화상 신호와, 상기 제 2 전압보다 전위가 낮은 부극성의 화상 신호를 교대로 상기 복수의 데이터선에 공급하는 데이터선 구동 회로
    를 더 구비하고,
    상기 제어 회로는, 상기 주사선이 온 전위인 경우에 상기 데이터선의 전위가 정극성의 화상 신호의 기입에 대응하는 것이었으면, 상기 주사선이 오프 전위로 천이한 후에, 상기 보조 용량 전극에 상기 제 2 전압을 공급하고, 한편, 상기 온 전위에 있어서의 상기 데이터선의 전위가 부극성의 화상 신호의 기입에 대응하는 것이었으면, 상기 주사선이 오프 전위로 천이한 후에, 상기 보조 용량 전극에 상기 제 1 전압을 공급하는 것
    을 특징으로 하는 액정 장치.
  8. 청구항 1에 기재된 액정 장치를 구비하는 것을 특징으로 하는 전자기기.
KR1020080056163A 2007-06-29 2008-06-16 액정 장치, 및 전자기기 KR100968720B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007171633A JP4241858B2 (ja) 2006-07-03 2007-06-29 液晶装置、および電子機器
JPJP-P-2007-00171633 2007-06-29

Publications (2)

Publication Number Publication Date
KR20090004514A true KR20090004514A (ko) 2009-01-12
KR100968720B1 KR100968720B1 (ko) 2010-07-08

Family

ID=40197547

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080056163A KR100968720B1 (ko) 2007-06-29 2008-06-16 액정 장치, 및 전자기기

Country Status (4)

Country Link
US (1) US8456400B2 (ko)
KR (1) KR100968720B1 (ko)
CN (1) CN101334983B (ko)
TW (1) TWI397893B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140081098A (ko) * 2012-12-21 2014-07-01 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4415393B2 (ja) * 2006-09-26 2010-02-17 エプソンイメージングデバイス株式会社 駆動回路、液晶装置、電子機器、および液晶装置の駆動方法
JP5646162B2 (ja) * 2009-01-23 2014-12-24 三菱電機株式会社 薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置
KR101785992B1 (ko) * 2009-07-24 2017-10-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5512698B2 (ja) * 2009-12-11 2014-06-04 シャープ株式会社 表示パネル、液晶表示装置、および、駆動方法
KR102329671B1 (ko) 2009-12-18 2021-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101541474B1 (ko) 2009-12-25 2015-08-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동 방법
KR101127590B1 (ko) * 2010-03-29 2012-03-23 삼성모바일디스플레이주식회사 Ａｌｓ 드라이버 회로, 이를 포함하는 액정표시장치 및 액정표시장치의 구동방법
US9230994B2 (en) 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2014032399A (ja) 2012-07-13 2014-02-20 Semiconductor Energy Lab Co Ltd 液晶表示装置
KR20140013931A (ko) 2012-07-26 2014-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
WO2014084153A1 (en) * 2012-11-28 2014-06-05 Semiconductor Energy Laboratory Co., Ltd. Display device
US9594281B2 (en) 2012-11-30 2017-03-14 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2014167619A (ja) * 2013-01-30 2014-09-11 Japan Display Inc 表示装置、表示装置の駆動方法及び電子機器
US9626046B2 (en) * 2013-09-24 2017-04-18 Apple Inc. Devices and methods for reduction of display to touch crosstalk
JP6475947B2 (ja) * 2014-09-30 2019-02-27 株式会社ジャパンディスプレイ 液晶表示装置
US9933903B2 (en) * 2014-10-02 2018-04-03 Semiconductor Energy Laboratory Co., Ltd. Input device and input/output device
WO2016147191A1 (en) * 2015-03-18 2016-09-22 Mor Research Applications Ltd. Percutaneous modification of vascular extracellular matrix to prevent and treat vascular restenosis
CN108073007B (zh) * 2016-11-10 2021-08-13 元太科技工业股份有限公司 像素阵列
CN109426041B (zh) * 2017-08-21 2020-11-10 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN107765483B (zh) * 2017-10-26 2021-02-09 惠科股份有限公司 显示面板及其应用的显示装置
JP7169203B2 (ja) * 2019-01-16 2022-11-10 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
JPH07104246A (ja) 1993-09-30 1995-04-21 Sony Corp 液晶表示装置
JP3518851B2 (ja) * 1999-02-23 2004-04-12 シャープ株式会社 アクティブマトリクス基板の駆動方法
JP2001194685A (ja) 2000-01-06 2001-07-19 Hitachi Ltd 液晶表示装置
JP2002221941A (ja) 2001-01-25 2002-08-09 Hitachi Ltd 液晶表示装置、及び液晶表示装置を用いた画像表示装置
US7405732B2 (en) * 2000-12-07 2008-07-29 Renesas Technology Corp. Semiconductor integrated circuit, liquid crystal drive device, and liquid crystal display system
JP3832240B2 (ja) 2000-12-22 2006-10-11 セイコーエプソン株式会社 液晶表示装置の駆動方法
KR100796792B1 (ko) * 2001-06-02 2008-01-22 삼성전자주식회사 액정 표시 장치 및 이의 구동 방법
JP3791354B2 (ja) * 2001-06-04 2006-06-28 セイコーエプソン株式会社 演算増幅回路、駆動回路、及び駆動方法
JP3891008B2 (ja) 2002-03-05 2007-03-07 株式会社日立製作所 表示装置及び情報機器
JP2004086146A (ja) * 2002-06-27 2004-03-18 Fujitsu Display Technologies Corp 液晶表示装置の駆動方法及び駆動制御回路、及びそれを備えた液晶表示装置
JP4366914B2 (ja) 2002-09-25 2009-11-18 日本電気株式会社 表示装置用駆動回路及びそれを用いた表示装置
KR100652215B1 (ko) 2003-06-27 2006-11-30 엘지.필립스 엘시디 주식회사 액정표시장치
JP2005049849A (ja) 2003-07-11 2005-02-24 Toshiba Matsushita Display Technology Co Ltd 表示装置
JP3879716B2 (ja) * 2003-07-18 2007-02-14 セイコーエプソン株式会社 表示ドライバ、表示装置及び駆動方法
JP2005062396A (ja) 2003-08-11 2005-03-10 Sony Corp 表示装置及びその駆動方法
JP2005300948A (ja) 2004-04-13 2005-10-27 Hitachi Displays Ltd 表示装置及びその駆動方法
JP2006078920A (ja) 2004-09-13 2006-03-23 Sony Corp 表示装置および表示装置の駆動方法
JP4096943B2 (ja) * 2004-12-21 2008-06-04 セイコーエプソン株式会社 電源回路、表示ドライバ、電気光学装置、電子機器及び電源回路の制御方法
JP4196999B2 (ja) * 2005-04-07 2008-12-17 エプソンイメージングデバイス株式会社 液晶表示装置の駆動回路、液晶表示装置、液晶表示装置の駆動方法、および電子機器
TWI271685B (en) * 2005-09-23 2007-01-21 Chunghwa Picture Tubes Ltd Common voltage modification circuit and the method thereof
JP4012922B2 (ja) 2005-12-26 2007-11-28 株式会社 日立ディスプレイズ 液晶表示装置の駆動方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140081098A (ko) * 2012-12-21 2014-07-01 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법

Also Published As

Publication number Publication date
TWI397893B (zh) 2013-06-01
TW200919432A (en) 2009-05-01
CN101334983A (zh) 2008-12-31
US8456400B2 (en) 2013-06-04
US20090015533A1 (en) 2009-01-15
CN101334983B (zh) 2011-06-15
KR100968720B1 (ko) 2010-07-08

Similar Documents

Publication Publication Date Title
KR100968720B1 (ko) 액정 장치, 및 전자기기
KR101384959B1 (ko) 액정 장치, 액정 장치의 구동 방법, 및 전자기기
KR100889417B1 (ko) 구동 회로, 액정 장치, 전자기기, 및 액정 장치의 구동방법
JP4277894B2 (ja) 電気光学装置、駆動回路および電子機器
KR100949634B1 (ko) 전기 광학 장치, 구동 회로 및 전자 기기
JP4285567B2 (ja) 液晶装置の駆動回路、駆動方法、液晶装置および電子機器
KR100634068B1 (ko) 액정 표시 장치의 구동법, 액정 표시 장치 및 휴대형전자기기
JP4241858B2 (ja) 液晶装置、および電子機器
US8115719B2 (en) Electro-optical device
JP4349446B2 (ja) 電気光学装置、駆動回路および電子機器
JP5046230B2 (ja) 液晶装置、および電子機器
JP5224735B2 (ja) 液晶装置、および電子機器
JP4192980B2 (ja) 電気光学装置、駆動回路および電子機器
JP2000276110A (ja) 液晶表示装置
JP2009205044A (ja) 電気光学装置、駆動回路および電子機器
JP2008040202A (ja) 電気光学装置、駆動回路および電子機器
JP2008076733A (ja) 電気光学装置および電子機器
JP4858521B2 (ja) 電気光学装置、駆動回路および電子機器
JP2013076814A (ja) 表示装置
JP2005241741A (ja) 液晶表示装置の駆動法、液晶表示装置及び電子機器
JP2008015399A (ja) 電気光学装置、駆動回路および電子機器
JP2008096699A (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
JP2009223174A (ja) 電気光学装置、駆動回路および電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140623

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150619

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160628

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170623

Year of fee payment: 8