KR20080109895A - 접착 테이프, 반도체 패키지 및 전자기기 - Google Patents

접착 테이프, 반도체 패키지 및 전자기기 Download PDF

Info

Publication number
KR20080109895A
KR20080109895A KR1020087026595A KR20087026595A KR20080109895A KR 20080109895 A KR20080109895 A KR 20080109895A KR 1020087026595 A KR1020087026595 A KR 1020087026595A KR 20087026595 A KR20087026595 A KR 20087026595A KR 20080109895 A KR20080109895 A KR 20080109895A
Authority
KR
South Korea
Prior art keywords
adhesive tape
resin
epoxy resin
solder powder
substrate
Prior art date
Application number
KR1020087026595A
Other languages
English (en)
Inventor
사토루 가츠라야마
도모에 야마시로
데츠야 미야모토
Original Assignee
스미토모 베이클리트 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모 베이클리트 컴퍼니 리미티드 filed Critical 스미토모 베이클리트 컴퍼니 리미티드
Publication of KR20080109895A publication Critical patent/KR20080109895A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/35—Heat-activated
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J133/00—Adhesives based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides, or nitriles thereof; Adhesives based on derivatives of such polymers
    • C09J133/18—Homopolymers or copolymers of nitriles
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J9/00—Adhesives characterised by their physical nature or the effects produced, e.g. glue sticks
    • C09J9/02—Electrically-conducting adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L2205/00—Polymer mixtures characterised by other features
    • C08L2205/02—Polymer mixtures characterised by other features containing two or more polymers of the same C08L -group
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L2205/00—Polymer mixtures characterised by other features
    • C08L2205/03—Polymer mixtures characterised by other features containing three or more polymers in a blend
    • C08L2205/035—Polymer mixtures characterised by other features containing three or more polymers in a blend containing four or more polymers in a blend
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L2666/00—Composition of polymers characterized by a further compound in the blend, being organic macromolecular compounds, natural resins, waxes or and bituminous materials, non-macromolecular organic substances, inorganic substances or characterized by their function in the composition
    • C08L2666/02—Organic macromolecular compounds, natural resins, waxes or and bituminous materials
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L2666/00—Composition of polymers characterized by a further compound in the blend, being organic macromolecular compounds, natural resins, waxes or and bituminous materials, non-macromolecular organic substances, inorganic substances or characterized by their function in the composition
    • C08L2666/02—Organic macromolecular compounds, natural resins, waxes or and bituminous materials
    • C08L2666/04—Macromolecular compounds according to groups C08L7/00 - C08L49/00, or C08L55/00 - C08L57/00; Derivatives thereof
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L33/00—Compositions of homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and only one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides or nitriles thereof; Compositions of derivatives of such polymers
    • C08L33/18—Homopolymers or copolymers of nitriles
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/314—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier the adhesive layer and/or the carrier being conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83886—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0425—Solder powder or solder coated metal powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Dispersion Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Non-Insulated Conductors (AREA)
  • Conductive Materials (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

도전 부재간을 전기적으로 접속하는 접착 테이프가 수지와, 땜납 분말과, 플럭스 활성을 갖는 경화제를 포함하며, 땜납 분말과 플럭스 활성을 갖는 경화제가 수지 중에 존재하는 구성으로 한다.

Description

접착 테이프, 반도체 패키지 및 전자기기{ADHESIVE TAPE, SEMICONDUCTOR PACKAGE, AND ELECTRONIC DEVICE}
본 발명은 접착 테이프 및 이것을 이용한 반도체 패키지와 전자기기에 관한 것이다.
전극 등의 도전 부재간의 접속에 이용되는 접착 테이프로서 종래 땜납 입자를 포함하는 접착 테이프가 알려져 있다(특허문헌 1). 특허문헌 1에는 도전 입자로서 땜납 입자를 포함하는 이방 도전 필름(Anisotropic Conductive Film: ACF)이 기재되어 있다.
또, 특허문헌 2에는 도전성 입자와 수지 성분을 포함하는 도전성 접착제를 이용한 단자간의 접속 방법이 기재되어 있다. 상기 특허문헌 2에 기재된 방법에서는 단자간에 도전성 접착제를 도포한 후, 도전성 입자의 융점보다 높고, 또한 수지가 경화하지 않는 온도로 가열한 후, 수지를 경화시키는 것이 기재되어 있다. 또, 상기 특허문헌 2에는 수지로서 도전성 입자나 전극 표면을 활성화시키는 에폭시 수지를 이용해도 되는 것이 기재되어 있다. 또, 도전성 접착제 중에 플럭스를 포함해도 되는 것이 기재되어 있다.
또, 특허문헌 3에는 땜납구(solder ball), 말산 등의 플럭스제 및 에폭시 수 지를 혼합하여, 금속화 패턴이 형성된 폴리이미드 회로판에 코팅하는 것이 기재되어 있다. 또, 상기 특허문헌 3에는 프린트 회로 기판의 금속 패턴 위에 말산의 용액을 스프레이하고, 그 위에 땜납구로 채워진 에폭시 필름을 두며, 추가로 접착제 위에 말산 용액을 스프레이한 후, 집적회로를 페이스다운(face-down)으로 재치하는 것이 기재되어 있다.
특허문헌 1: 일본 특개소61-276873호 공보
특허문헌 2: 일본 특개2004-260131호 공보
특허문헌 3: 일본 특개평4-262890호 공보
발명이 해결하고자 하는 과제
그러나, 특허문헌 1과 같이 땜납 입자를 포함하는 접착 테이프의 경우, 접합 부분에 있어서 반드시 낮은 저항을 안정적으로 실현할 수 있다고는 할 수 없어 접속 신뢰성의 점에서 개선의 여지가 있었다.
또, 땜납 입자를 함유하는 것에 한하지 않고, ACF에서는 수지의 경화 거동을 제어하는 것이 곤란했었다. 즉, 수지의 경화가 늦으면 전극간의 도전 입자가 확산되어 버려 접속을 유지할 수 없다. 한편, 수지의 경화가 지나치게 빠르면, 도전 입자와 도전 부재 사이에 존재하는 수지가 빠르게 경화하여, 이들 사이에 절연층이 형성되어 버린다.
또, 통상 ACF의 경우, 도전성 입자는 플라스틱 코어에 Ni/Au 도금한 것이며, 도전성 입자가 도전 부재와 접촉한 형태로 상하 도통이 얻어진다. 따라서, 주위의 수지가 열팽창 및 열수축해 버리면, 도전성 입자의 도전 부재에 대한 접촉 면적이 변화하기 때문에 접속 저항이 안정되지 않는다.
또, 특허문헌 2 및 3에 기재된 도전성 접착제에서는 접착제를 전극 또는 기판 표면에 도포하고 있었다. 이 때문에, 접착 프로세스가 번잡하였다. 또, 접속 신뢰성에 있어서도 개선의 여지가 있었다.
본 발명은 상기 사정을 감안하여 이루어진 것으로, 접합 신뢰성이 뛰어난 접착 테이프 및 반도체 패키지를 제공한다.
과제를 해결하기 위한 수단
본 발명에 의하면,
도전 부재간을 전기적으로 접속하는 접착 테이프로서,
수지와,
땜납 분말과,
플럭스 활성을 갖는 경화제를 포함하며,
상기 땜납 분말과 상기 플럭스 활성을 갖는 경화제가 상기 수지 중에 존재하는 접착 테이프가 제공된다.
본 발명의 접착 테이프에서는 땜납 분말 및 플럭스 활성을 갖는 경화제가 수지 중에 포함된다. 이 중, 수지 중에 존재하는 땜납 분말은 가열에 의해 도전 부재 표면으로 자기 정합적(self-aligning manner)으로 이동한다.
또, 본 발명에 있어서는, 수지 중에 존재하는 플럭스 활성을 갖는 경화제가 도전 부재와 땜납의 계면으로 효율적으로 이동하여 도전 부재와 땜납을 확실하게 접합하여 전기적으로 접속한다.
여기서, 종래 플럭스 활성을 갖는 경화제는 땜납 분말에 혼합하여 이용되고 있었다. 또, 배경 기술의 항에서 전술한 특허문헌 2에 있어서는, 에폭시 수지 자체에 표면 활성을 갖게 하고 있었다.
이와는 대조적으로, 본 발명에 있어서는 테이프 형상 접착제의 수지 중에 플럭스 활성을 갖는 경화제가 존재하기 때문에, 상술한 구성에 비해 접착시에 플럭스 활성을 갖는 경화제가 도전 부재와 땜납의 계면으로 이동하기 쉬운 구성으로 되어 있다. 이 때문에, 본 발명에 의하면, 땜납 분말과 도전 부재를 높은 신뢰성으로 안정적으로 전기적으로 접속할 수 있다.
또, 종래의 ACF에서는 발명이 해결하고자 하는 과제의 항에서 전술한 바와 같이, 수지의 경화 거동을 제어하는 것이 곤란했었던 것과는 대조적으로, 본 발명에 있어서는 수지 중에 플럭스 활성을 갖는 경화제가 존재하기 때문에 수지의 경화 특성의 제어성을 향상시킬 수 있다. 또, 본 발명의 접착 테이프는 땜납 입자가 셀프 얼라이먼트 효과에 의해 전극 부분에 집중하여 안정적인 금속 접합을 형성한다. 이는 본 발명에 있어서, 땜납 분말은 금속 노출 부분에 대해 습윤성이 좋고 금속 부분에 집중하기 때문이다.
또, 플럭스 활성을 갖는 경화제가 수지와 반응성을 갖기 때문에, 아웃 가스가 적어 전자 부품의 오염을 억제할 수 있다. 또, 플럭스 활성제가 이온성 불순물로 작용하는 일이 없기 때문에 도전 부재의 부식을 억제할 수 있다.
또, 본 발명에 있어서는, 접착제의 형태가 테이프 형상이기 때문에, 피접착 부재간의 표면에 도포할 필요가 없다. 이 때문에, 접착 프로세스를 간소화할 수 있다.
또한, 이들 각 구성의 임의의 조합이나, 본 발명의 표현을 방법, 장치 등의 사이에서 변환한 것도 또한 본 발명의 형태로서 유효하다.
예를 들어, 본 발명에 의하면, 상술한 접착 테이프를 이용하여 전자 혹은 전기 부품간이 전기적으로 접속된 전자기기가 제공된다.
또, 본 발명에 의하면,
칩 탑재 기판과,
상기 칩 탑재 기판의 한쪽 면에 적층된 제1 및 제2 반도체 칩을 포함하며,
상기 제1 반도체 칩과 상기 제2 반도체 칩이 청구항 1에 기재된 접착 테이프로 접착된 반도체 패키지가 제공된다.
또, 본 발명에 의하면,
반도체 칩이 탑재되는 제1 기판과,
상기 제1 기판이 탑재되는 제2 기판을 포함하며,
상기 제1 기판과 상기 제2 기판이 청구항 1에 기재된 접착 테이프로 접착된 반도체 패키지가 제공된다.
발명의 효과
이상 설명한 바와 같이, 본 발명의 접착 테이프에 의하면, 땜납 분말과 플럭스 활성을 갖는 경화제를 수지 중에 함유하기 때문에 도전 부재간의 접속 신뢰성을 향상시킬 수 있다.
상술한 목적 및 그 외의 목적, 특징 및 이점은 이하에 기술하는 바람직한 실시형태 및 그에 부수된 이하의 도면에 의해서 더욱 분명해진다.
도 1은 실시형태에 있어서의 접착 테이프를 이용한 접착 방법을 설명하는 단면도이다.
도 2는 실시형태에 있어서의 접착 테이프를 이용한 접착 방법을 설명하는 단면도이다.
도 3은 실시형태에 있어서의 접착 테이프를 이용한 접착 방법을 설명하는 단면도이다.
도 4는 실시형태에 있어서의 반도체 패키지의 구성을 나타내는 단면도이다.
도 5는 실시형태에 있어서의 반도체 패키지의 구성을 나타내는 단면도이다.
도 6은 실시형태에 있어서의 반도체 패키지의 구성을 나타내는 단면도이다.
도 7은 실시예에 있어서의 적층체의 구조를 나타내는 단면도이다.
도 8은 실시예에 있어서의 적층체의 구조를 나타내는 단면도이다.
부호의 설명
101 접착 테이프
103 땜납 분말
105 제3 기판
107 제2 기판
109 제1 기판
111 땜납 영역
113 제1 전극
115 제2 전극
117 비아
119 제3 전극
121 제2 전극
131 제2 기재
132 수지
133 제1 기재
135 제2 전극
137 제1 전극
139 제2 솔더 레지스트층
141 제1 솔더 레지스트층
143 공극부
151 제1 반도체 칩
153 제2 반도체 칩
155 실장 기판
157 기판
159 와이어
161 범프 전극
163 봉지 수지
165 범프 전극
167 수지
169 와이어
171 와이어
발명을 실시하기 위한 바람직한 형태
이하, 본 발명의 실시형태에 대하여 도면을 참조하여 설명한다. 또한, 모든 도면에서, 공통된 구성 요소에는 같은 부호를 부여하고 적절히 설명을 생략한다.
본 발명의 접착 테이프는 도전 부재간을 전기적으로 접속하는 것으로, 수지, 땜납 분말 및 플럭스 활성을 갖는 경화제를 포함한다. 이 중, 땜납 분말과 플럭스 활성을 갖는 경화제는 수지 중에 존재한다. 이하, 각 성분에 대하여 구체적으로 설명한다.
수지로는 특별히 제한되는 것은 아니고, 열가소성 수지, 열경화성 수지 혹은 열가소성 수지 및 열경화성 수지의 혼합계가 이용된다. 이 중, 성막성 및 수지의 용융 점도의 관점에서 열가소성 수지와 열경화성 수지의 혼합계가 적합하다.
열가소성 수지로는 특별히 제한되는 것은 아니고, 예를 들어 페녹시 수지, 폴리에스테르 수지, 폴리우레탄 수지, 폴리이미드 수지, 실록산 변성 폴리이미드 수지, 폴리부타디엔, 폴리프로필렌, 스티렌-부타디엔-스티렌 공중합체, 스티렌-에틸렌-부틸렌-스티렌 공중합체, 폴리아세탈 수지, 폴리비닐부티랄 수지, 폴리비닐아세탈 수지, 부틸 고무, 클로로프렌 고무, 폴리아미드 수지, 아크릴로니트릴-부타디엔 공중합체, 아크릴로니트릴-부타디엔-아크릴산 공중합체, 아크릴로니트릴-부타디엔-스티렌 공중합체, 폴리아세트산 비닐, 나일론, 아크릴 고무 등을 이용할 수 있다. 이들은 단독 또는 2종 이상을 혼합하여 이용할 수 있다.
또, 상기 열가소성 수지는 접착성이나 다른 수지와의 상용성을 향상시킬 목적에서 니트릴기, 에폭시기, 수산기, 카르복실기를 갖는 것을 이용해도 되며, 이와 같은 수지로는, 예를 들어 아크릴 고무를 이용할 수 있다.
열경화성 수지로는 특별히 제한되는 것은 아니나, 에폭시 수지, 옥세탄 수지, 페놀 수지, (메타)아크릴레이트 수지, 불포화 폴리에스테르 수지, 디알릴프탈레이트 수지, 말레이미드 수지 등이 이용된다. 그 중에서도, 경화성과 보존성, 경화물의 내열성, 내습성, 내약품성이 뛰어난 에폭시 수지가 적합하게 이용된다.
에폭시 수지는 실온에서 고형인 에폭시 수지와 실온에서 액상인 에폭시 수지 중 어느 것을 이용해도 된다. 또, 수지가 실온에서 고형인 에폭시 수지와 실온에서 액상인 에폭시 수지를 포함해도 된다. 이로써, 수지의 용융 거동에 대한 설계의 자유도를 더욱 높일 수 있다.
실온에서 고형인 에폭시 수지로는 특별히 제한되는 것은 아니며, 비스페놀 A형 에폭시 수지, 비스페놀 S형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 글리시딜 아민형 에폭시 수지, 글리시딜 에스테르형 에폭시 수지, 3관능 에폭시 수지, 4관능 에폭시 수지 등을 들 수 있다. 더욱 구체적으로는, 고형 3관능 에폭시 수지와 크레졸 노볼락형 에폭시 수지를 포함해도 된다. 고형 3관능 에폭시 수지와 크레졸 노볼락형 에폭시 수지로서, 예를 들어 후술하는 실시예에서 이용한 2-[4-(2,3-에폭시프로폭시)페닐]-2-[4[1,1-비스[4-(2,3-에폭시프로폭시)페닐]에틸]페닐]프로판, 1,3-비스[4-[1-[4-(2,3-에폭시프로폭시)페닐]-1-[4-[1-[4-(2,3-에폭시프로폭시)페닐]-1-메틸]에틸]페닐]페녹시]-2-프로판올 등을 들 수 있다.
또, 실온에서 액상인 에폭시 수지는 비스페놀 A형 에폭시 수지 또는 비스페놀 F형 에폭시 수지로 할 수 있다. 또, 이것들을 조합하여 이용해도 된다.
또, 실온에서 고형인 에폭시 수지가 고형 3관능 에폭시 수지와 크레졸 노볼락형 에폭시 수지를 포함하며, 실온에서 액상인 에폭시 수지가 비스페놀 A형 에폭시 수지 또는 비스페놀 F형 에폭시 수지여도 된다.
열가소성 수지와 열경화성 수지의 혼합계의 구체적인 예로서, 수지가 에폭시 수지 및 아크릴 고무를 포함하는 구성을 들 수 있다. 수지가 아크릴 고무를 포함하는 구성으로 함으로써, 필름 형상의 접착 테이프를 제작할 때의 성막 안정성을 향상시킬 수 있다. 또, 접착 테이프의 탄성률을 저하시키고, 피접착물과 접착 테이프간의 잔류 응력을 감소시킬 수 있기 때문에 피접착물에 대한 밀착성을 향상시킬 수 있다.
본 발명의 접착 테이프 중의 수지의 배합비는 땜납 분말을 제외한 접착 테이 프의 구성 성분의 합계에 대해, 예를 들어 아크릴 고무가 10중량% 이상 50중량% 이하로 한다. 아크릴 고무의 배합비를 10중량% 이상으로 함으로써 성막성의 저하를 억제하고, 또한 접착 테이프의 경화 후의 탄성률의 증가가 억제되기 때문에, 피접착물과의 밀착성을 더욱 향상시킬 수 있다. 또, 아크릴 고무의 배합비를 50중량% 이하로 함으로써 수지의 용융 점도의 증가를 억제하여, 땜납 분말을 도전 부재의 표면으로 더욱 확실하게 이동할 수 있게 된다.
또, 에폭시 수지의 배합비는 땜납 분말을 제외한 접착 테이프의 구성 성분의 합계에 대해, 예를 들어 20중량% 이상 80중량% 이하로 한다. 에폭시 수지의 배합비를 20중량% 이상으로 함으로써 접착 후의 탄성률을 더욱 충분하게 확보하여 접속 신뢰성을 향상시킬 수 있다. 또, 에폭시 수지의 배합비를 80중량% 이하로 함으로서 용융 점도를 더욱 높일 수 있기 때문에, 땜납 분말이 피접착물로부터 밀려나오게 되어 접속 신뢰성이 저하되는 것을 억제할 수 있다.
또, 열가소성 수지와 열경화성 수지의 혼합계의 다른 예로서, 수지가 에폭시 수지 및 페녹시 수지를 포함하는 구성을 들 수 있다. 이로써, 접착 테이프 경화 후의 내열성 및 내습성을 더욱 적합하게 양립시킬 수 있다.
에폭시 수지의 구체예로는, 예를 들어 상술한 재료를 들 수 있다.
또, 페녹시 수지의 구체예로는, 비스페놀 A형, 비스페놀 F형, 비스페놀 S형, 플루오렌 골격을 갖는 것을 들 수 있다.
수지 중의 페녹시 수지의 배합비는 접착 테이프의 성막성을 향상시키는 관점에서는, 땜납 분말을 제외한 접착 테이프의 구성 성분의 합계에 대한 페녹시 수지 의 비율을, 예를 들어 10중량% 이상, 바람직하게는 15중량% 이상으로 한다. 이렇게 함으로써, 페녹시 수지에 포함되는 수산기 기인에 따른 접착성을 더욱 양호하게 확보할 수 있다. 또, 수지의 용융 점도의 과도한 증가를 억제하여, 땜납 분말이 도전 부재의 표면으로 더욱 확실히 이동할 수 있도록 하는 관점에서는, 땜납 분말을 제외한 접착 테이프의 구성 성분의 합계에 대한 페녹시 수지의 비율을, 예를 들어 50중량% 이하, 바람직하게는 40중량% 이하로 한다.
또, 땜납 분말을 수지 중에서 확실하게 이동시키는 관점에서는, 수지의 경화 온도가 후술하는 땜납 분말의 용융 온도보다도 높은 구성으로 하면 된다. 더욱 구체적으로는, 수지의 경화 온도는 땜납의 융점보다도 10℃ 이상, 바람직하게는 20℃ 이상 높은 편이 좋다. 또, 접착 온도에서의 수지의 용융 점도가 낮은 구성으로 하면 된다.
여기서, 수지의 경화 온도는, 예를 들어 DSC(Differential Scanning Calorimeter: 시차주사 열량계)를 이용하여 승온 속도 10℃/분으로 접착 테이프를 측정했을 때의 발열 피크 온도로 한다.
본 발명의 접착 테이프에서 땜납 분말을 구성하는 땜납으로는, 예를 들어 무연(lead-free) 땜납을 이용할 수 있다. 무연 땜납으로는 특별히 한정되는 것은 아니나, Sn, Ag, Bi, In, Zn 및 Cu로 이루어진 군으로부터 선택되는 적어도 2종 이상을 포함하는 합금인 것이 바람직하다. 그 중에서도, 용융 온도나 기계적인 물성을 고려하면, Sn-Bi의 합금, Sn-Ag-Cu의 합금, Sn-In의 합금 등의 Sn을 포함하는 합금인 것이 바람직하다.
땜납 분말의 용융 온도(융점)는 접착 테이프를 접착할 때의 수지의 유동성을 충분히 확보하는 관점에서는, 예를 들어 100℃ 이상, 바람직하게는 130℃ 이상으로 한다. 또, 땜납 분말의 용융 온도는, 접착시에 예를 들어 기판이나 칩 등의 피접착물에 마련된 소자의 열화를 억제하는 관점에서는, 예를 들어 250℃ 이하, 바람직하게는 230℃ 이하로 한다.
여기서, 땜납 분말의 용융 온도는, 예를 들어 DSC를 이용하여 승온 속도 10℃/분으로 땜납 분말 단체를 측정했을 때의 흡열 피크 온도로 한다.
또, 땜납 분말을 더욱 확실하게 도전 부재의 표면으로 이동시키는 관점에서는, 땜납 분말의 용융 온도를 수지의 경화 온도보다도 낮은 온도로 한다.
또, 땜납 분말의 입경은 도전 부재의 표면 면적 및 도전 부재의 간격에 따라 설정할 수 있다. 땜납 분말의 평균 입경은 도전 부재 표면에 땜납 분말을 확실하게 집합시키는 관점에서는, 예를 들어 5㎛ 이상, 바람직하게는 10㎛ 이상으로 한다. 또, 도전 부재의 표면에 선택적으로 땜납 영역을 형성하는 동시에, 전극 형성 영역 등의 도통시키고 싶은 영역 이외의 영역에서 접착 테이프의 절연성을 확보하는 관점에서는 땜납 분말의 평균 입경을, 예를 들어 100㎛ 이하, 바람직하게는 50㎛ 이하로 한다. 여기서, 땜납 분말의 평균 입경은, 예를 들어 레이저 회절 산란법으로 측정된다.
또, 본 발명의 접착 테이프에서, 땜납 분말의 배합비는 땜납 분말 이외 성분의 합계 100중량부에 대해 접속 신뢰성을 향상시키는 관점에서 20중량부 이상, 바람직하게는 40중량부 이상으로 한다. 또, 접착 테이프의 성막성을 향상시키는 관점 에서는, 접착 테이프 중의 땜납 분말 이외의 성분의 합계 100중량부에 대해 250중량부 이하, 바람직하게는 230중량부 이하로 한다.
본 발명에 이용되는 플럭스 활성을 갖는 경화제란, 땜납 분말 표면의 산화막을 도전 부재와 전기적으로 접합할 수 있는 정도로 환원하는 작용을 나타내며, 또한 수지와 결합하는 관능기를 갖는 화합물이다. 예를 들어, 수지가 에폭시 수지를 포함하는 경우, 플럭스 활성을 갖는 경화제가 카르복실기와, 에폭시기와 반응하는 기를 가지고 있어도 된다. 에폭시기와 반응하는 기로서, 예를 들어 카르복실기, 수산기, 아미노기 등을 들 수 있다.
플럭스 활성을 갖는 경화제로는 접착시에 땜납 분말의 표면의 산화막을 제거하는 관점에서 땜납 분말의 종류에 따라 적절히 선택하여 이용할 수 있다.
플럭스 활성을 갖는 경화제는, 예를 들어 카르복실기를 함유하는 화합물이다. 카르복실기를 함유하는 화합물로는, 예를 들어 직쇄 모양 또는 분기 사슬을 갖는 알킬 카르복시산, 방향족 카르복시산 등의 카르복시산류를 들 수 있다.
알킬 카르복시산으로, 구체적으로는 하기 식 (1)로 표시되는 화합물을 들 수 있다.
HOOC-(CH2)n-COOH (1)
상기 식 (1)에서 n은 0 이상 20 이하의 정수이다.
또, 플럭스 활성, 접착시의 아웃 가스 및 접착 테이프의 경화 후의 탄성률이나 유리 전이 온도의 밸런스로 인하여, 상기 식 (1) 중의 n은 4 이상 10 이하가 바 람직하다. n을 4 이상으로 함으로써, 에폭시 수지의 가교간 거리가 지나치게 짧은 것에 따른 접착 테이프의 경화 후의 탄성률의 증가를 억제하여 피접착물과의 접착성을 향상시킬 수 있다. 또, n을 10 이하로 함으로써, 에폭시 수지의 가교간 거리가 지나치게 길어지는 것에 따른 탄성률의 저하를 억제하여 접속 신뢰성을 더욱 향상시킬 수 있다.
상기 식 (1)로 표시되는 화합물로는, 예를 들어 n=4인 아디프산(HOOC-(CH2)4-COOH), n=8인 세바신산(HOOC-(CH2)8-C00H) 및 n=10인 HOOC-(CH2)10-COOH를 들 수 있다.
방향족 카르복시산으로서, 더욱 구체적으로는 1분자 중에 적어도 2개의 페놀성 수산기와, 방향족에 직접 결합한 카르복실기를 1분자 중에 적어도 1개 포함하는 화합물을 들 수 있다. 이와 같은 화합물로서, 예를 들어 2,3-디히드록시벤조산, 2,4-디히드록시벤조산, 겐티스산(2,5-디히드록시벤조산), 2,6-디히드록시벤조산, 3,4-디히드록시벤조산, 갈산(3,4,5-트리히드록시벤조산), 페놀프탈린(2-[비스(p-히드록시페닐)메틸]벤조산) 등의 벤조산 유도체;
1,4-디히드록시-2-나프토에산, 3,5-디히드록시-2-나프토에산, 3,7-디히드록시-2-나프토에산 등의 나프토에산 유도체; 및
디페놀산 등을 들 수 있다.
플럭스 활성을 갖는 경화제로서, 더욱 구체적으로는 상술한 세바신산 및 겐티스산을 들 수 있으며, 이들의 한쪽 또는 어느 하나를 포함해도 된다.
본 발명의 접착 테이프에 있어서, 플럭스 활성을 갖는 경화제는 땜납 분말의 외부에 존재하고 있어도 되며, 예를 들어 땜납 분말과 플럭스 활성을 갖는 경화제가 각각 수지 중에 분산되어 있어도 되며, 수지 중에 분산되어 있는 땜납 분말의 표면에 부착하고 있어도 된다. 플럭스 활성을 갖는 경화제는 땜납 분말의 외부에 존재하고 있기 때문에, 접착시에 플럭스 활성을 갖는 경화제가 땜납과 피접착 부재 중의 도전 재료의 계면으로 효율적으로 이동하여 도전 부재와 땜납을 직접 접촉시킬 수 있다. 이로써, 접속 신뢰성을 향상시킬 수 있다. 또, 플럭스 활성을 갖는 경화제가 수지 중에 존재하기 때문에, 수지에 효율적으로 부가하여 수지의 탄성률 또는 Tg(유리 전이 온도)를 높일 수 있다.
또, 본 발명의 접착 테이프에 있어서, 플럭스 활성을 갖는 경화제의 배합비는 땜납 분말을 제외한 접착 테이프의 구성 성분의 합계에 대해, 플럭스 활성을 향상시키는 관점에서는 플럭스 활성을 갖는 경화제의 배합비를, 예를 들어 0.1중량% 이상, 바람직하게는 1중량% 이상으로 한다. 또, 접착시의 수지의 용융 점도를 저하시키는 관점에서는 땜납 분말을 제외한 접착 테이프의 구성 성분의 합계에 대해 플럭스 활성을 갖는 경화제의 배합비를, 예를 들어 30중량% 이하, 바람직하게는 10중량% 이하로 한다.
더욱 구체적으로는, 본 발명의 접착 테이프가 에폭시 수지를 포함하는 경우, 접착 테이프 중의 에폭시 수지에 대해 플럭스 활성을 갖는 경화제의 배합비를, 예를 들어 50중량% 이하, 바람직하게는 30중량% 이하로 한다. 이렇게 함으로써 경화제 과다가 해소되어 경화성이 개선된다.
또한, 본 발명의 접착 테이프는 수지 중에 플럭스 활성을 갖는 경화제와는 다른 경화제를 추가로 포함해도 되며, 또 경화제로서 기능하는 수지를 포함하고 있어도 된다.
경화제로는 특별히 한정되는 것은 아니며, 페놀류, 아민류, 티올류를 들 수 있으나, 에폭시 수지와의 반응성이나 경화 후의 물성을 고려했을 경우, 페놀류가 적합하게 이용된다.
페놀류로는 특별히 한정되는 것은 아니나, 접착 테이프의 경화 후의 물성을 고려했을 경우, 2관능 이상이 바람직하다. 예를 들어, 비스페놀 A, 테트라메틸비스페놀 A, 디알릴비스페놀 A, 비스페놀, 비스페놀 F, 디알릴비스페놀 F, 트리스페놀, 테트라키스페놀, 페놀 노볼락류, 크레졸 노볼락류 등을 들 수 있으나, 용융 점도, 에폭시 수지와의 반응성 및 경화 후의 물성을 고려했을 경우, 페놀 노볼락류 및 크레졸 노볼락류를 적합하게 이용할 수 있다.
또, 플럭스 활성을 갖는 경화제 이외의 경화제의 배합량은 땜납 분말을 제외한 접착 테이프의 구성 성분의 합계를 100으로 했을 때에 수지를 확실하게 경화시키는 관점에서는, 예를 들어 5중량% 이상, 바람직하게는 10중량% 이상으로 한다. 또, 접착시의 수지의 유동성을 향상시키는 관점에서는 땜납 분말을 제외한 접착 테이프의 구성 성분의 합계를 100으로 했을 때에 경화제의 배합량을, 예를 들어 40중량% 이하, 바람직하게는 30중량% 이하로 한다.
또, 본 발명의 접착 테이프는 경화 촉매를 추가를 포함해도 된다. 경화 촉매를 포함하는 구성으로 함으로써 접착 테이프의 제작시에 수지를 더욱 확실하게 경 화시킬 수 있다.
경화 촉매는 수지의 종류에 따라 적절히 선택할 수 있으나, 예를 들어 융점이 150℃ 이상인 이미다졸 화합물을 사용할 수 있다. 이미다졸 화합물의 융점이 지나치게 낮으면, 땜납 분말이 전극 표면으로 이동하기 전에 접착 테이프의 수지가 경화해버려 접속이 불안정하게 되거나 접착 테이프의 보존성이 저하될 우려가 있다. 그렇기 때문에, 이미다졸의 융점은 150℃ 이상이 바람직하며, 160℃ 이상이 더욱 바람직하다. 융점이 150℃ 이상인 이미다졸 화합물로서, 2-페닐히드록시이미다졸, 2-페닐-4-메틸히드록시이미다졸, 2-페닐-4,5-디히드록시이미다졸, 2-페닐-4-메틸이미다졸 등을 들 수 있다. 또한, 이미다졸 화합물의 융점의 상한에 특별히 제한은 없으며, 예를 들어 접착 테이프의 접착 온도에 따라 적절히 설정할 수 있으나, 예를 들어 250℃ 이하로 할 수 있다.
또, 경화 촉매의 배합비는 땜납 분말을 제외한 접착 테이프의 구성 성분의 합계를 100으로 했을 때에 에폭시 수지의 경화 촉매로서의 기능을 더욱 효과적으로 발휘시키며, 접착 테이프의 경화성을 향상시키는 관점에서는, 예를 들어 0.001중량% 이상, 바람직하게는 0.01중량% 이상으로 한다. 또, 경화 촉매의 배합비는, 예를 들어 5중량% 이하로 한다. 이렇게 함으로써, 접착 테이프의 보존성을 더욱 향상시킬 수 있다.
또, 본 발명의 접착 테이프는 실란 커플링제를 추가로 포함해도 된다. 실란 커플링제를 포함하는 구성으로 함으로써 접착 테이프의 피접착물에 대한 밀착성을 더욱 높일 수 있다. 실란 커플링제의 구체예로는, 에폭시 실란 커플링제, 방향족 함유 아미노 실란 커플링제 등을 들 수 있으며, 이들 중 적어도 한쪽을 함유하면 된다. 또, 예를 들어 이들 양쪽 모두를 포함하는 구성으로 할 수 있다. 실란 커플링제의 배합비는 땜납 분말을 제외한 접착 테이프의 구성 성분의 합계를 100으로 했을 때에, 예를 들어 0.01~5중량% 정도로 한다.
또한, 본 발명의 접착 테이프는 상기 이외의 성분을 포함하고 있어도 된다. 예를 들어, 수지의 상용성, 안정성, 작업성 등의 각종 특성 향상을 위해 각종 첨가제를 적절히 첨가해도 된다.
다음에, 본 발명의 접착 테이프의 제작 방법에 대하여 설명한다. 접착 테이프는 수지, 땜납 분말, 플럭스 활성을 갖는 경화제 및 필요에 따라 다른 첨가제를 혼합하여 수지 중에 땜납 분말 및 플럭스 활성을 갖는 경화제를 분산시킨다. 그리고, 폴리에스테르 시트 등의 박리 기재 위에 얻어진 분산액을 도포하고 소정의 온도로 건조함으로써 얻을 수 있다.
얻어진 필름 형상의 접착 테이프는 땜납 분말 및 플럭스 활성을 갖는 경화제가 수지 중에 존재하고 있다. 이것을 피접착물 사이에 배치하고 가열하면, 수지 중의 땜납 분말이 피접착물 중의 도전 부재의 표면으로 자기 정합적으로 이동하여 금속 접합이 형성된다.
도 1을 참조하여, 본 발명의 접착 테이프를 이용한 접착 방법을 더욱 구체적으로 설명한다.
제1 기판(109), 접착 테이프(101), 제2 기판(107), 접착 테이프(101) 및 제3 기판(105)을 아래부터 이 순서로 적층한다. 이 때, 제1 기판(109)의 표면에 설치된 제1 전극(113)과 제2 기판(107)의 표면에 설치된 제2 전극(115)을 대향시킨다. 또, 제2 기판(107)의 표면에 설치된 제2 전극(121)과 제3 기판(105)의 표면에 설치된 제3 전극(119)을 대향시킨다.
또한, 제2 기판(107)에 있어서, 비아(117)의 내부에는 소정의 재료가 매설되고 있어도 되고, 비아(117)가 스루홀이어도 된다.
그리고, 적층체를 소정의 온도로 가열하여 접착한다. 접착 온도는 접착 테이프(101) 중의 땜납 분말(103)의 재료 및 수지의 재료에 따라 설정할 수 있다.
접착 온도는 땜납 분말(103)의 용융 온도보다도 높고 수지가 용융하고 있는 온도로 한다. 이런 관점에서는 접착 온도를, 예를 들어 100℃보다 높고, 바람직하게는 120℃ 이상으로 한다. 또, 접착 온도에 있어서, 수지의 용융 점도가 낮은 것이 바람직하며, 이런 관점에서는 접착 온도를, 예를 들어 250℃ 이하, 바람직하게는 200℃ 이하로 한다. 또, 수지의 용융 점도가 낮은 영역을 넓히는 관점에서 접착 온도를 낮게 하면 된다.
땜납 분말(103)을 전극 표면으로 압류(押流)시켜 더욱 효율적으로 이동시키는 관점에서는, 접착시에 소정의 압력으로 가압하면 된다. 가압 압력은 땜납 영역(111)을 더욱 확실하게 형성하는 관점에서는, 예를 들어 0MPa 이상, 바람직하게는 1MPa 이상으로 한다. 또한, 접착 테이프에 의도적으로 가하는 압력이 0MPa이라도, 접착 테이프 위에 배치된 부재의 자중에 의해 접착 테이프에 소정의 압력이 가해지고 있어도 된다. 또, 접속 신뢰성을 더욱 향상시키는 관점에서는, 예를 들어 20MPa 이하, 바람직하게는 10MPa 이하로 한다.
가열에 의해, 접착 테이프(101) 중의 수지가 용융한다. 또, 접착 테이프(101) 중의 땜납 분말(103)가 용융한다. 용융한 땜납 분말(103)은 수지(미도시) 중으로부터 각 기판의 표면에 설치된 전극 위로 자기 정합적으로 이동한다. 땜납 분말(103)가 전극의 대향 영역에 셀프 얼라인먼트하기 때문에, 제1 전극(113)과 제2 전극(115) 사이의 영역 및 제2 전극(121)과 제3 전극(119) 사이의 영역에 각각 땜납 영역(111)이 형성된다.
또, 수지 중에 존재하는 플럭스 활성을 갖는 경화제(미도시)가 땜납 분말(103)와 전극의 계면으로 효율적으로 이동하는 동시에, 땜납 분말(103)의 표면의 산화막을 제거하기 때문에, 땜납 영역(111)과 각 전극이 직접 금속 접합되어 전기적으로 접속된다. 그 후, 적층체를 냉각함으로써, 접착 테이프 중의 수지가 경화되어 전극간이 땜납 영역(111)에 의해 접합된 상태가 유지된다.
이와 같이 하여, 테이프 형상의 접착 테이프(101)을 이용하면, 접착시에 소정의 단일 온도로 가열 처리하면 되어 기판 사이를 간단하게 접착할 수 있다. 단, 접착시의 가열 처리는 단일 온도에서의 처리로는 한정되지 않으며, 예를 들어 150℃에서 100초 가열한 후 200℃에서 100초 가열하는 스텝 큐어(step-curing)나, 180℃에서 10초 열압착한 후, 200℃에서 10분 오븐 경화시키는 포스트 큐어(post-curing)를 실시해도 된다. 또, 땜납 분말(103)를 구성하는 땜납 입자의 금속 접합에 의해, 전극과 접착 테이프(101) 중의 땜납이 접속되기 때문에 접속 저항이 낮고 접속 신뢰성이 높다.
본 발명의 접착 테이프는 피접착물과의 밀착성이 뛰어난 동시에, 도전 부재 간의 전기적인 접속 신뢰성이 뛰어난 구성으로 되어 있다. 예를 들어, 한 쌍의 도체 부재와, 이 한 쌍의 도체 부재 사이에 배치되어 한 쌍의 도체 부재 사이를 전기적으로 접속하는 접착 테이프를 구비한 접합체 중의 접착 테이프를 본 발명의 접착 테이프로 해도 된다.
또, 전자기기에 본 발명의 접착 테이프를 이용하여 전자 혹은 전기 부품간을 접합하는 동시에 이것들을 전기적으로 접속해도 된다. 전자기기로서, 구체적으로는 컴퓨터, 텔레비전, 휴대전화, 게임기기, 각종 통신기기 및 측정기기를 들 수 있다.
또, 본 발명의 접착 테이프는 피접착물 중의 도전 부재의 접합 면적이 작은 경우에도 확실하게 접합할 수 있기 때문에, 예를 들어 반도체 패키지 등에서 기판이나 칩의 접속 등에 적합하게 이용할 수 있다.
예를 들어, 본 발명의 접착 테이프는 반도체 패키지 중의 기판간의 접착에 이용된다.
본 발명의 접착 테이프를 이용한 반도체 패키지는, 예를 들어 제1 기판, 접착 테이프 및 제2 기판이 이 순서로 적층되어 있으며, 제1 기판에 설치된 제1 전극과 제2 기판에 설치된 제2 전극이 접착 테이프 중의 땜납 영역을 통하여 접속되고 있다.
접착 테이프는 접착 후의 상태에서 수지 및 수지를 관통하는 땜납 영역을 갖는다. 수지 중에는 플럭스 활성을 갖는 경화제가 잔존하고 있어도 되고 잔존하고 있지 않아도 된다.
또한, 땜납 영역은 실시예에서 후술하는 바와 같이, 접착 테이프의 내부로부 터 제1 전극 및 제2 전극의 측을 향하여 지름이 확대되고 있다. 접착 테이프의 양면에서 땜납 영역이 지름이 확대되고 있기 때문에, 접착 테이프 중의 땜납 영역과 수지의 밀착성이 뛰어난 구성인 동시에, 제1 및 제2 전극과 땜납 영역의 접촉 면적이 큰 구성으로 되어 있다.
본 발명의 접착 테이프를 기판의 접착에 이용할 때에, 제1 및 제2 기판의 표면에는 솔더 레지스트가 마련되어 있어도 되고 그렇지 않아도 된다.
도 2는 솔더 레지스트를 갖지 않는 기판간을 접속하는 방법을 설명하는 단면도이다.
도 2에 있어서, 제1 기재(133) 및 제2 기재(131) 위에 각각 제1 전극(137)과 제2 전극(135)이 설치되어 있다. 본 발명의 접착 테이프를 기판 사이에 배치하고 소정의 온도로 가열함으로써 수지(132)가 기판간끼리를 접착하는 동시에, 제1 전극(137)과 제2 전극(135)의 표면으로 땜납 분말이 자기 정합적으로 이동하여 이들 전극간을 땜납 영역으로 접속할 수 있다.
또, 도 3은 솔더 레지스트를 갖는 기판간을 접속하는 방법을 설명하는 단면도이다. 도 3의 기본 구성은 도 2와 같으나, 제1 기재(133) 및 제2 기재(131) 위에 각각 제1 솔더 레지스트층(141) 및 제2 솔더 레지스트층(139)이 설치되어 있고, 제1 전극(137) 및 제2 전극(135)이 각각 제1 솔더 레지스트층(141) 및 제2 솔더 레지스트층(139) 중에 매설되어 있는 점이 다르다. 그리고, 제1 전극(137)과 제2 전극(135)의 대향 영역의 소정의 위치에 제1 솔더 레지스트층(141) 및 제2 솔더 레지스트층(139)을 관통하는 공극부(143)가 마련된다.
이와 같은 기재 사이를 접착하는 경우에도, 본 발명의 접착 테이프(미도시)를 기판 사이에 배치하고 소정의 온도로 가열한다. 이로써, 공극부(143)로부터 노출하는 제1 전극(137)과 제2 전극(135)의 표면에 땜납 분말이 자기 정합적으로 이동하여 공극부(143)를 메운다. 이렇게 하여, 배선간이 땜납 영역으로 접속된다.
또, 본 발명의 접착 테이프는 반도체 패키지 중의 반도체 칩간의 접착에 이용해도 된다.
도 4 및 도 5는 반도체 칩 사이가 접착 테이프로 접착된 반도체 패키지의 구성을 나타내는 단면도이다.
도 4에 있어서는 제2 반도체 칩(153), 접착 테이프(101) 및 제1 반도체 칩(151)이 이 순서로 적층되어 있으며, 제2 반도체 칩(153)의 전극(미도시)과 제1 반도체 칩(151)의 전극(미도시)이 접착 테이프(101) 중의 땜납 영역(111)을 통하여 접속되고 있다. 또, 제2 반도체 칩(153)의 이면에 설치된 전극과 칩 탑재 기판(실장 기판(155))의 전극이 와이어(159)에 의해 접속되고 있다. 제1 반도체 칩(151), 제2 반도체 칩(153) 및 와이어(159)는 봉지 수지(163)에 의해 봉지되어 있다. 실장 기판(155)의 이면에는 복수의 범프 전극(161)이 설치되어 있다.
또, 도 5의 기본 구성은 도 4와 같으나, 도 5에 있어서는 제2 반도체 칩(153)이 범프 전극(165)을 통하여 실장 기판(155)에 플립 접속되어 있으며, 실장 기판(155)과 제2 반도체 칩(153) 사이에 제1 반도체 칩(151)이 배치되어 있다.
도 4 및 도 5에 있어서는 제1 반도체 칩(151)과 제2 반도체 칩(153)이 본 발명의 접착 테이프(101)에 의해 접착되어 있다. 이 때문에, 칩간을 범프 전극으로 접속하는 구성에 비해 패키지의 두께를 얇게 할 수 있다. 또, 접착 테이프(101)를 이용함으로써 칩간의 접착을 간소한 프로세스로 실시하는 동시에, 칩의 전극간을 높은 접속 신뢰성으로 안정적으로 접속할 수 있다.
또한, 본 발명의 접착 테이프는 반도체 패키지의 실장 기판을 추가로 다른 기판 위에 탑재할 때의 기판간의 접착에 이용해도 된다. 예를 들어, 반도체 패키지를 PC 보드 등에 2차 실장할 때에 이용할 수도 있다.
도 6은 이와 같은 반도체 패키지의 구성을 나타내는 단면도이다. 도 6에 있어서, 반도체 칩(제1 반도체 칩(151) 및 제2 반도체 칩(153))이 탑재된 제1 기판(실장 기판(155))과 실장 기판(155)이 탑재되는 제2 기판(기판(157))이 접착 테이프(101)에 의해 접착되어 있다. 기판(157)은, 예를 들어 PC 보드로 할 수 있다. 제1 반도체 칩(151)과 제2 반도체 칩(153) 사이에는 수지(167)가 충전되어 있다. 또, 제1 반도체 칩(151) 및 제2 반도체 칩(153)에 설치된 전극(도시하지 않음)은 각각 와이어(169) 및 와이어(171)를 통하여 실장 기판(155) 위의 전극(미도시)에 접속되어 있다.
도 6에 있어서는 실장 기판(155)과 기판(157)이 접착 테이프(101)에 의해 접착되어 있기 때문에, 기판에 설치된 전극끼리를 높은 신뢰성으로 안정적으로 접속할 수 있다. 또, 접착 테이프(101)를 이용함으로써 기판의 간격을 작게 할 수 있기 때문에 패키지 전체의 두께를 얇게 할 수 있다.
이상, 도면을 참조하여 본 발명의 실시형태에 대하여 기술하였으나, 이들은 본 발명의 예시이며, 상기 이외의 여러 가지 구성을 채용할 수도 있다.
실시예
(접착 테이프의 제작)
수지, 땜납 분말 및 플럭스 활성을 갖는 경화제를 포함하는 두께 40㎛의 접착 테이프를 제작하였다(실시예 1~21). 또, 수지 및 땜납 분말을 포함하며, 플럭스 활성을 갖는 경화제를 포함하지 않는 접착 테이프를 제작하였다(비교예 1).
표 1~표 5에 각 성분의 배합을 중량부로 나타낸다. 각 실시예 및 비교예에 대해, 표 1~표 5에 나타낸 배합으로 각 성분을 톨루엔, 크실렌 등의 방향족 탄화수소계 용매, 아세트산 에틸, 아세트산 부틸 등의 에스테르계 유기용매, 아세톤, 메틸에틸케톤 등의 케톤계 유기용매에 용해하여 얻어진 바니시를 폴리에스테르 시트에 도포하고, 상기 유기용매가 휘발하는 온도에서 건조시켰다.
실시예 1~21에 대해 양호한 성막성의 접착 테이프가 얻어졌다.
(기판간의 접속 평가)
실시예 1~21 및 비교예 1의 접착 테이프의 각각을 이용하여 도 2에 나타낸 솔더 레지스트없이 기판간의 접속을 실시하였다. 이용한 기판은 판 두께 0.4㎜의 FR-4로, 구리박 12㎛ 두께, Ni/Au 도금, 회로 폭/회로간 폭 300㎛/100㎛, 상하 회로 중복 폭 100㎛이며, 이 기판 사이에 접착 테이프를 배치하고, 추가로 200㎛ 두께의 실리콘 고무를 압력이 균일하게 가해지도록 기판의 상면에 배치하고, 220℃, 2MPa, 600초의 열압착에 의해 접속을 실시하였다.
또, 실시예 1~21 및 비교예 1의 접착 테이프의 각각을 이용하여 도 3에 나타 낸 솔더 레지스트를 이용하여 기판간의 접속도 실시하였다. 이용한 기판은 판 두께 0.4㎜의 FR-4로, 구리박 12㎛ 두께, 솔더 레지스트 두께(회로 윗면으로부터의 두께) 12㎛, Ni/Au 도금, 회로 폭/회로간 폭 300㎛/100㎛, 상하 회로 중복 폭 100㎛이며, 이 기판 사이에 접착 테이프를 배치하고, 추가로 200㎛ 두께의 실리콘 고무를 압력이 균일하게 가해지도록 기판의 상면에 배치하고, 180℃, 2MPa, 600초의 열압착에 의해 접속을 실시하였다.
얻어진 적층체의 인접 단자간의 접속 저항값을 4단자법으로 12점 측정하여 평균값을 측정값으로 하였다. 표 1~표 5에 있어서, 측정값이 30mΩ 이하인 경우를 「○」, 30mΩ 이상인 경우를 「×」라고 판정하였다.
각 실시예 및 비교예에 대해, 10단자분의 단면을 관찰하여 모든 개소에서 도 7 및 도 8과 같이 땜납의 도전 기둥이 형성되어 있는 경우를 ○, 또 1개소에서도 도전 기둥이 형성되어 있지 않은 개소가 있는 경우는 ×로 판정하였다.
여기서, 도 7은 실시예 1에 대해 솔더 레지스트를 갖지 않는 적층체를 주사형 전자현미경(SEM) 관찰한 결과를 나타내는 단면도이다. 도 7에 나타낸 바와 같이, 땜납 두께는 2㎛가 되며 양호한 땜납 접속성을 나타냈다.
또, 도 8은 실시예 1에 대해 솔더 레지스트를 갖는 적층체를 SEM 관찰한 결과를 나타내는 단면도이다. 도 8에 나타낸 바와 같이, 단자간의 갭은 약 18㎛이었다. 또, 땜납 두께는 18㎛로 되어 땜납 접속성을 나타냈다. 또, 전극간을 접속하는 땜납 영역은 양 전극측에서 지름이 확대된 형상으로 되었다.
[표 1]
Figure 112008075430674-PCT00001
[표 2]
Figure 112008075430674-PCT00002
[표 3]
Figure 112008075430674-PCT00003
[표 4]
Figure 112008075430674-PCT00004
[표 5]
Figure 112008075430674-PCT00005
(구리 배선 표면에 대한 습윤성 평가)
본 실시예에서는, 실시예 1에 기재된 접착 테이프에 있어서 표 1에서의 땜납 분말 및 플럭스 활성을 갖는 경화제의 종류를 변화시켰다. 그리고, 플럭스 활성을 갖는 경화제와 땜납 분말의 재료 조합과, 구리 배선 표면으로의 습윤성에 대한 영향을 평가하였다.
땜납 분말로는 Sn/Pb, Sn/Bi, Sn/Zn/Bi 및 Sn/Ag/Cu를 이용하였다. 각 땜납 분말에 대해 에폭시 수지의 경화 촉매로서 기능하는 플럭스 활성을 갖는 경화제로서 겐티스산 및 세바신산을 이용하였다. 그 결과, 어느 조합에 있어서도 양호한 습윤성이 확보되었다. 또, Sn/Bi와 세바신산의 조합이 가장 바람직한 습윤성으로 되었다.
(땜납 분말의 입자 지름에 대한 검토)
본 실시예에서는, 접착 테이프 중의 땜납 분말의 입자 지름을 변화시켜 구리 배선 표면으로의 습윤성에 대한 영향을 평가하였다. 실시예 1에 기재된 접착 테이프에 있어서, 땜납 분말의 평균 입경을 12㎛, 20㎛ 및 35㎛로 하였다. 땜납 분말 이외의 성분을 100으로 했을 때의 땜납 분말의 첨가량을 20중량%로 하였다. 솔더 레지스트층을 갖지 않는 기판 사이에 접착 테이프를 배치하고 220℃, 2MPa로 600초간 열압착하였다. 또 그 결과, 어느 입자 지름에 있어서도 구리 배선에 대한 습윤성이 확보되었다. 또, 습윤성이 높은 것부터 순서대로 입자 지름이 35㎛, 20㎛ 및 12㎛가 되었다.

Claims (22)

  1. 도전 부재간을 전기적으로 접속하는 접착 테이프로서,
    수지와,
    땜납 분말과,
    플럭스 활성을 갖는 경화제를 포함하며,
    상기 땜납 분말과 상기 플럭스 활성을 갖는 경화제가 상기 수지 중에 존재하는 접착 테이프.
  2. 청구항 1에 있어서,
    상기 수지 중에 존재하는 상기 땜납 분말이 가열에 의해 상기 도전 부재의 표면으로 자기 정합적으로 이동하는 접착 테이프.
  3. 청구항 2에 있어서,
    상기 수지가 에폭시 수지 및 아크릴 고무를 포함하는 접착 테이프.
  4. 청구항 2에 있어서,
    상기 수지가 에폭시 수지 및 페녹시 수지를 포함하는 접착 테이프.
  5. 청구항 2에 있어서,
    상기 플럭스 활성을 갖는 경화제가 카르복실기를 함유하는 화합물인 접착 테이프.
  6. 청구항 5에 있어서,
    상기 플럭스 활성을 갖는 경화제가 카르복실기와, 에폭시기와 반응하는 기를 함유하는 화합물인 접착 테이프.
  7. 청구항 6에 있어서,
    상기 플럭스 활성을 갖는 경화제가 벤조산 유도체인 접착 테이프.
  8. 청구항 5에 있어서,
    상기 플럭스 활성을 갖는 경화제가 하기 식 (1)로 표시되는 화합물인 접착 테이프.
    HOOC-(CH2)n-C00H (1)
    (단, 상기 식 (1)에서 n은 4 이상 10 이하의 정수이다.)
  9. 청구항 5에 있어서,
    상기 플럭스 활성을 갖는 경화제가 세바신산 및 겐티스산 중 적어도 하나를 포함하는 접착 테이프.
  10. 청구항 2에 있어서,
    경화 촉매로서 이미다졸 화합물을 포함하는 접착 테이프.
  11. 청구항 10에 있어서,
    상기 이미다졸 화합물의 융점이 150℃ 이상인 접착 테이프.
  12. 청구항 11에 있어서,
    상기 경화 촉매가 2-페닐히드록시이미다졸 또는 2-페닐-4-메틸히드록시이미다졸을 함유하는 접착 테이프.
  13. 청구항 10에 있어서,
    상기 경화 촉매가 2-페닐-4,5-디히드록시이미다졸 또는 2-페닐-4-메틸이미다졸을 함유하는 접착 테이프.
  14. 청구항 2에 있어서,
    상기 땜납 분말이 Sn, Ag, Bi, In, Zn 및 Cu로 이루어진 군으로부터 선택되는 적어도 2종 이상을 포함하는 합금인 접착 테이프.
  15. 청구항 14에 있어서,
    상기 땜납 분말의 융점이 100℃ 이상 250℃ 이하인 접착 테이프.
  16. 청구항 2에 있어서,
    상기 수지가 실온에서 고형인 에폭시 수지와 실온에서 액상인 에폭시 수지를 포함하는 것인 접착 테이프.
  17. 청구항 16에 있어서,
    상기 실온에서 고형인 에폭시 수지가 고형 3관능 에폭시 수지와 크레졸 노볼락형 에폭시 수지를 포함하며,
    상기 실온에서 액상인 에폭시 수지가 비스페놀 A형 에폭시 수지 또는 비스페놀 F형 에폭시 수지인 접착 테이프.
  18. 청구항 2에 있어서,
    실란 커플링제를 추가로 포함하는 접착 테이프.
  19. 청구항 18에 있어서,
    상기 실란 커플링제가 에폭시 실란 커플링제 및 방향족 함유 아미노 실란 커플링제 중 적어도 한쪽을 포함하는 접착 테이프.
  20. 칩 탑재 기판과,
    상기 칩 탑재 기판의 한쪽 면에 적층된 제1 및 제2 반도체 칩을 포함하며,
    상기 제1 반도체 칩과 상기 제2 반도체 칩이 청구항 1에 기재된 접착 테이프로 접착된 반도체 패키지.
  21. 반도체 칩이 탑재되는 제1 기판과,
    상기 제1 기판이 탑재되는 제2 기판을 포함하며,
    상기 제1 기판과 상기 제2 기판이 청구항 1에 기재된 접착 테이프로 접착된 반도체 패키지.
  22. 청구항 1에 기재된 접착 테이프를 이용하여 전자 혹은 전기부품간이 전기적으로 접속된 전자기기.
KR1020087026595A 2006-04-27 2007-04-24 접착 테이프, 반도체 패키지 및 전자기기 KR20080109895A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006123468 2006-04-27
JPJP-P-2006-123468 2006-04-27

Publications (1)

Publication Number Publication Date
KR20080109895A true KR20080109895A (ko) 2008-12-17

Family

ID=38655191

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087026595A KR20080109895A (ko) 2006-04-27 2007-04-24 접착 테이프, 반도체 패키지 및 전자기기

Country Status (7)

Country Link
US (1) US20100155964A1 (ko)
EP (1) EP2011844A1 (ko)
JP (1) JPWO2007125650A1 (ko)
KR (1) KR20080109895A (ko)
CN (1) CN101426875A (ko)
TW (1) TW200801151A (ko)
WO (1) WO2007125650A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012081771A1 (ko) * 2010-12-15 2012-06-21 제일모직 주식회사 반도체용 접착 조성물, 이를 포함하는 접착 필름 및 이를 이용한 반도체 패키지
WO2012081842A2 (ko) * 2010-12-17 2012-06-21 제일모직 주식회사 반도체용 접착 조성물, 이를 포함하는 접착 필름 및 그 용도
WO2013094924A1 (ko) * 2011-12-21 2013-06-27 제일모직 주식회사 반도체용 접착필름 및 이를 이용한 반도체 패키지
KR20180052620A (ko) * 2015-09-10 2018-05-18 나믹스 가부시끼가이샤 수지 조성물

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI414580B (zh) 2006-10-31 2013-11-11 Sumitomo Bakelite Co 黏著帶及使用該黏著帶而成之半導體裝置
US7786602B2 (en) * 2007-06-06 2010-08-31 The Boeing Company Patterned die attach and packaging method using the same
CN101939825B (zh) * 2008-02-07 2013-04-03 住友电木株式会社 半导体用膜、半导体装置的制造方法以及半导体装置
JP5417729B2 (ja) * 2008-03-28 2014-02-19 住友ベークライト株式会社 半導体用フィルム、半導体装置の製造方法および半導体装置
DE102008034946B4 (de) * 2008-07-26 2016-05-19 Semikron Elektronik Gmbh & Co. Kg Herstellungsverfahren eines Edelmetallverbindungsmittels
EP2490265A1 (en) 2009-10-15 2012-08-22 Hitachi Chemical Company, Ltd. Conductive adhesive, solar cell, method for manufacturing solar cell, and solar cell module
JP5492002B2 (ja) * 2010-07-27 2014-05-14 パナソニック株式会社 熱硬化性樹脂組成物およびその製造方法
CN103140936A (zh) * 2010-09-29 2013-06-05 日立化成株式会社 太阳能电池模块
JP5707110B2 (ja) * 2010-11-26 2015-04-22 デクセリアルズ株式会社 導電性接着材料、太陽電池モジュール及びその製造方法
FR2968451B1 (fr) * 2010-12-03 2013-04-12 Commissariat Energie Atomique Polymere comprenant localement des zones conductrices
WO2012091306A2 (ko) * 2010-12-27 2012-07-05 제일모직 주식회사 반도체용 접착 조성물 및 이를 이용하는 접착 필름
JP5900349B2 (ja) * 2011-01-27 2016-04-06 日立化成株式会社 導電性接着剤組成物、接続体及び太陽電池モジュール
US9837572B2 (en) * 2011-01-27 2017-12-05 Hitachi Chemical Company, Ltd. Solar cell module and method of manufacturing thereof
TWI510594B (zh) * 2011-01-27 2015-12-01 Hitachi Chemical Co Ltd 導電性接著劑漿料、帶有導電性接著劑的金屬導線、連接體及太陽電池模組及其製造方法
CN103328596A (zh) * 2011-01-27 2013-09-25 日立化成株式会社 导电性粘接剂组合物、连接体及太阳能电池模块
US9084373B2 (en) 2011-02-24 2015-07-14 Dexerials Corporation Thermally conductive adhesive
JP5953131B2 (ja) * 2011-06-10 2016-07-20 積水化学工業株式会社 異方性導電材料、接続構造体及び接続構造体の製造方法
CN103650114A (zh) * 2011-07-08 2014-03-19 住友电木株式会社 切割胶带一体化型粘接片、半导体装置、多层电路基板以及电子部件
JP2013143426A (ja) * 2012-01-10 2013-07-22 Nitto Denko Corp 導電性接着シートおよび太陽電池モジュール
JP2013224362A (ja) * 2012-04-20 2013-10-31 Nitto Denko Corp 接合シート、電子部品およびそれらの製造方法
US9056438B2 (en) * 2012-05-02 2015-06-16 3M Innovative Properties Company Curable composition, articles comprising the curable composition, and method of making the same
JP5886957B2 (ja) * 2012-06-29 2016-03-16 タツタ電線株式会社 導電性接着剤組成物、導電性接着フィルム、接着方法及び回路基板
JP5573896B2 (ja) * 2012-08-01 2014-08-20 住友ベークライト株式会社 半導体用フィルム、半導体装置の製造方法および半導体装置
WO2014021457A1 (ja) * 2012-08-03 2014-02-06 デクセリアルズ株式会社 異方性導電フィルム及びその製造方法
JP6170376B2 (ja) * 2013-08-27 2017-07-26 日東電工株式会社 導電性接合組成物、導電性接合シート、電子部品およびその製造方法
JP6247059B2 (ja) * 2013-09-05 2017-12-13 デクセリアルズ株式会社 導電性接着剤、太陽電池モジュール、及び太陽電池モジュールの製造方法
JP5887541B2 (ja) * 2014-02-27 2016-03-16 パナソニックＩｐマネジメント株式会社 熱硬化性樹脂組成物
CN103817460B (zh) * 2014-03-17 2015-12-09 苏州龙腾万里化工科技有限公司 一种新型光固化助焊剂
JP6995621B2 (ja) * 2015-02-11 2022-01-14 アルファ・アセンブリー・ソリューションズ・インコーポレイテッド 電気接続テープ
WO2016157594A1 (ja) * 2015-03-27 2016-10-06 株式会社村田製作所 シート状の接合材料、それを備えた電子部品、接合方法、接合体
JP6710120B2 (ja) * 2015-09-30 2020-06-17 太陽インキ製造株式会社 導電性接着剤、電子部品および電子部品の製造方法
US10522493B2 (en) * 2015-12-25 2019-12-31 Panasonic Intellectual Property Management Co., Ltd. Paste thermosetting resin composition, semiconductor component, semiconductor mounted article, method for manufacturing semiconductor component, and method for manufacturing semiconductor mounted article
JP6924592B2 (ja) * 2017-03-16 2021-08-25 信越ポリマー株式会社 電磁波シールドフィルム、電磁波シールドフィルム付きプリント配線板及びその製造方法
JP7196841B2 (ja) * 2017-06-21 2022-12-27 昭和電工マテリアルズ株式会社 半導体用接着剤、半導体装置の製造方法及び半導体装置
CN108707447A (zh) * 2018-06-13 2018-10-26 昆山建皇光电科技有限公司 强粘结高导电焊接胶

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61276873A (ja) 1985-05-31 1986-12-06 Sony Chem Kk 導電異方性接着剤
US7022266B1 (en) * 1996-08-16 2006-04-04 Dow Corning Corporation Printable compositions, and their application to dielectric surfaces used in the manufacture of printed circuit boards
KR100317648B1 (ko) * 1998-08-26 2002-02-19 윤종용 절연접착테이프에의하여다이접착되는반도체소자및다이접착방법그리고그장치
JP3891550B2 (ja) * 2001-10-29 2007-03-14 住友ベークライト株式会社 液状樹脂組成物、半導体装置の製造方法及び半導体装置
JP2004292821A (ja) * 2002-06-26 2004-10-21 Hitachi Chem Co Ltd フィルム状接着剤、接着シート及び半導体装置
KR100469169B1 (ko) * 2002-08-14 2005-02-02 삼성전자주식회사 절연 접착 테이프를 이용한 적층 칩 접착 장치
JP3991268B2 (ja) * 2002-11-29 2007-10-17 日立化成工業株式会社 回路部材接続用フィルム状接着剤及びこれを用いた半導体装置
JP3769688B2 (ja) 2003-02-05 2006-04-26 独立行政法人科学技術振興機構 端子間の接続方法及び半導体装置の実装方法
JP3770321B2 (ja) * 2003-03-20 2006-04-26 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004349495A (ja) * 2003-03-25 2004-12-09 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
US7888411B2 (en) * 2003-04-01 2011-02-15 Creative Electron, Inc. Thermally conductive adhesive composition and process for device attachment
JP3797990B2 (ja) * 2003-08-08 2006-07-19 株式会社東芝 熱硬化性フラックス及びはんだペースト
KR100541395B1 (ko) * 2003-09-09 2006-01-11 삼성전자주식회사 반도체칩 적층장치, 이것을 이용한 반도체 패키지의제조방법, 그리고 이러한 방법에 의하여 제조된 반도체패키지
JP2005194306A (ja) * 2003-12-26 2005-07-21 Togo Seisakusho Corp 通電接着剤とそれを用いた窓用板状部材
JP4137827B2 (ja) * 2004-03-23 2008-08-20 住友ベークライト株式会社 導電性接着フィルムおよびこれを用いた半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012081771A1 (ko) * 2010-12-15 2012-06-21 제일모직 주식회사 반도체용 접착 조성물, 이를 포함하는 접착 필름 및 이를 이용한 반도체 패키지
WO2012081842A2 (ko) * 2010-12-17 2012-06-21 제일모직 주식회사 반도체용 접착 조성물, 이를 포함하는 접착 필름 및 그 용도
WO2012081842A3 (ko) * 2010-12-17 2012-09-07 제일모직 주식회사 반도체용 접착 조성물, 이를 포함하는 접착 필름 및 그 용도
WO2013094924A1 (ko) * 2011-12-21 2013-06-27 제일모직 주식회사 반도체용 접착필름 및 이를 이용한 반도체 패키지
KR20180052620A (ko) * 2015-09-10 2018-05-18 나믹스 가부시끼가이샤 수지 조성물

Also Published As

Publication number Publication date
WO2007125650A1 (ja) 2007-11-08
CN101426875A (zh) 2009-05-06
EP2011844A1 (en) 2009-01-07
US20100155964A1 (en) 2010-06-24
TW200801151A (en) 2008-01-01
JPWO2007125650A1 (ja) 2009-09-10

Similar Documents

Publication Publication Date Title
KR20080109895A (ko) 접착 테이프, 반도체 패키지 및 전자기기
KR20090045195A (ko) 접착 테이프, 접합체 및 반도체 패키지
KR101372061B1 (ko) 접착 테이프 및 그것을 이용해서 이루어진 반도체 장치
JP5664558B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
KR20120041733A (ko) 전자 부품의 제조 방법 및 전자 부품
JP2011171258A (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5950006B2 (ja) 半導体装置の製造方法および電子部品の製造方法
JP2014075317A (ja) 導電接続シート、半導体装置および電子機器
JP2011181467A (ja) 導電接続シートの製造方法、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5564964B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5471551B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5381774B2 (ja) 半田層の形成方法、端子間の接続方法、半導体装置および電子機器
JP2011187487A (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法および電子機器
JP5381775B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5381783B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5353628B2 (ja) 半導体装置の製造方法
JP5471601B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5381784B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP2014056992A (ja) 電子機器および電子機器の製造方法
JP5544915B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP2014082448A (ja) 導電接続シート、端子間の接続方法、接続部の形成方法、半導体装置および電子機器
JP2014120631A (ja) 半導体素子の製造方法および半導体装置の製造方法
JP2011165953A (ja) 電子部品の製造方法、電子部品、および電子装置の製造方法および電子装置
JP2012079527A (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法および電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application