KR20080100098A - 멀티 워드라인 테스트 제어 회로 및 그의 제어 방법 - Google Patents
멀티 워드라인 테스트 제어 회로 및 그의 제어 방법 Download PDFInfo
- Publication number
- KR20080100098A KR20080100098A KR1020070046228A KR20070046228A KR20080100098A KR 20080100098 A KR20080100098 A KR 20080100098A KR 1020070046228 A KR1020070046228 A KR 1020070046228A KR 20070046228 A KR20070046228 A KR 20070046228A KR 20080100098 A KR20080100098 A KR 20080100098A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- address
- test
- word line
- test signal
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C2029/1202—Word line control
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/26—Accessing multiple arrays
- G11C2029/2602—Concurrent test
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
Description
Claims (46)
- 한번에 여러 개의 워드라인을 활성화시키는 멀티 워드라인 테스트 신호와 뱅크 액티브 신호에 응답하여 제1 테스트 신호 및 제2 테스트 신호를 생성하는 멀티 테스트 제어부;상기 제1 테스트 신호에 응답하여 입력된 로우 어드레스 중 소정 어드레스를 디코딩하여 제1 어드레스 디코딩 신호를 생성하고, 상기 제2 테스트 신호에 응답하여, 입력된 상기 로우 어드레스 중 매트 선택과 관련한 어드레스를 디코딩하여 제2 어드레스 디코딩 신호를 생성하는 로우 프리디코더; 및상기 제2 테스트 신호에 응답하여 상기 제1 어드레스 디코딩 신호 및 상기 제2 어드레스 디코딩 신호를 입력 받아 디코딩 및 드라이빙 하여 워드라인을 구동하는 워드라인 구동부를 포함하는 멀티 워드라인 테스트 제어 회로.
- 제 1 항에 있어서,상기 멀티 테스트 제어부는,상기 멀티 워드라인 테스트 신호와 상기 뱅크 액티브 신호를 응답하여 상기 제1 테스트 신호를 생성하는 제1 로직게이트부; 및상기 제1 테스트 신호 또는 상기 멀티 워드라인 테스트 신호에 응답하여 상기 제2 테스트 신호를 생성하는 제2 로직게이트부를 포함하는 멀티 워드라인 테스트 제어 회로.
- 제 2 항에 있어서,상기 제1 테스트 신호는,상기 멀티 워드라인 테스트 신호와 상기 뱅크 액티브 신호가 둘다 인에이블됨에 따라 인에이블되는 상기 제1 테스트 신호를 생성하는 것을 특징으로 하는 멀티 워드라인 테스트 제어 회로.
- 제 3 항에 있어서,상기 제1 로직게이트부는,상기 멀티 워드라인 테스트 신호와 상기 뱅크 액티브 신호를 입력받아 앤드연산하여 상기 제1 테스트 신호를 생성하는 것을 특징으로 하는 멀티 워드라인 테스트 제어 회로.
- 제 1 항에 있어서,상기 제2 테스트 신호는,상기 제1 테스트 신호의 반전 신호인 것을 특징으로 하는 멀티 워드라인 테스트 제어 회로.
- 제 2 항에 있어서,상기 제2 테스트 신호는,상기 멀티 워드라인 테스트 신호가 인에이블됨에 따라 디스에이블되는 신호인 것을 특징으로 하는 멀티 워드라인 테스트 제어 회로.
- 제 2 항에 있어서,상기 제2 로직게이트부는,상기 멀티 워드라인 테스트 신호를 반전시켜 상기 제2 테스트 신호를 출력하는 인버터를 포함하는 것을 특징으로 하는 멀티 워드라인 테스트 제어 회로.
- 제 1 항에 있어서,상기 로우 프리디코더는,상기 제1 테스트 신호에 응답하여 상기 소정 어드레스를 디코딩하여 상기 제1 어드레스 디코딩 신호를 생성하는 제1 어드레스 디코딩부; 및상기 제2 테스트 신호에 응답하여 상기 로우 어드레스 중 매트 선택과 관련한 어드레스를 디코딩하여 상기 제2 어드레스 디코딩 신호를 생성하는 제2 어드레스 디코딩부를 포함하는 멀티 워드라인 테스트 제어 회로.
- 제 8 항에 있어서,상기 로우 프리디코더는,상기 뱅크 액티브 신호에 응답하여 상기 로우 어드레스 중 워드라인 디코딩과 관련한 어드레스를 디코딩하여 제0 어드레스 디코딩 신호를 생성하는 제0 어드 레스 디코딩부를 더 포함하는 것을 특징으로 하는 멀티 워드라인 테스트 제어 회로.
- 제 8 항에 있어서,상기 제1 어드레스 디코딩부는,상기 제1 테스트 신호가 인에이블됨에 따라, 전부 디스에이블된 상기 제1 어드레스 디코딩 신호를 생성하고,상기 제1 테스트 신호가 디스에이블됨에 따라, 상기 입력 받은 어드레스를 디코딩하여 상기 제1 어드레스 디코딩 신호를 생성하는 것을 특징으로 하는 멀티 워드라인 테스트 제어 회로.
- 제 8 항에 있어서,상기 제2 어드레스 디코딩부는,상기 제2 테스트 신호가 인에이블됨에 따라, 전부 디스에이블된 상기 제2 어드레스 디코딩 신호를 생성하고,상기 제2 테스트 신호가 디스에이블됨에 따라, 입력 받은 상기 어드레스 중 상기 매트 선택과 관련한 어드레스를 디코딩하여 상기 제2 어드레스 디코딩 신호를 생성하는 특징으로 하는 멀티 워드라인 테스트 제어 회로.
- 제 1 항에 있어서,상기 워드라인 구동부는,상기 제2 테스트 신호에 응답하여 상기 제2 어드레스 디코딩 신호를 입력받아 복수의 워드라인 제어 신호를 생성하는 로우 디코더 제어부; 및상기 제1 어드레스 디코딩 신호 및 상기 로우 디코더 제어부의 일부의 출력을 입력받아 디코딩 및 드라이빙하여 워드라인 신호를 구동하는 로우 디코더를 포함하는 것을 특징으로 하는 멀티 워드라인 테스트 제어 회로.
- 제 12 항에 있어서,상기 복수의 워드라인 제어 신호는,워드라인 오프 제어 신호, 로우 디코더 인에이블 신호, 메인 워드라인 인에이블 신호 중 하나 이상인 것을 특징으로 하는 멀티 워드라인 테스트 제어 회로.
- 제 12 항에 있어서,상기 워드라인 드라이버 제어부는,상기 제2 테스트 신호가 비활성화됨에 따라 상기 제2 어드레스 디코딩 신호를 입력받아 상기 제2 어드레스 디코딩 신호에 해당하는 매트의 워드라인 오프 제어 신호를 비활성화시키고, 나머지 매트의 워드라인 오프 제어 신호는 활성화시키는 것을 특징으로 하는 멀티 워드라인 테스트 제어 회로.
- 제 14 항에 있어서,상기 제2 테스트 신호에 응답하여, 상기 제2 어드레스 디코딩 신호 및 노멀 로우 인에이블 신호, 리던던시 로우 인에이블 신호 및 어드레스 디코딩 신호를 입력받아, 노멀 매트 선택 신호, 매트 선택 비트 라인 이퀄라이제이션 신호 및 매트 선택 신호를 생성하는 제1 제어부; 및상기 제2 테스트 신호에 응답하여 상기 매트 선택 신호 및 제1, 제2 프리차지 신호 및 상기 노멀 매트 선택 신호를 입력받아 상기 워드라인 오프 제어 신호, 로우 디코더 인에이블 신호 및 메인 워드라인 인에이블 신호를 생성하는 제2 제어부를 포함하는 것을 특징으로 하는 멀티 워드라인 테스트 제어 회로.
- 제 14 항에 있어서,상기 제1 제어부는,상기 제2 어드레스 디코딩 신호들을 입력받아 디코딩하는 어드레스 판별부;상기 노멀 로우 인에이블 신호에 응답하여 상기 어드레스 판별부의 출력을 전송하는 노멀 선택부;상기 제2 테스트 신호에 응답하여 상기 노멀 선택부의 출력을 전송하여 상기 노멀 매트 선택 신호를 생성하는 테스트 신호 전송부를 포함하는 멀티 워드라인 테스트 제어 회로.
- 제 16 항에 있어서,상기 제1 제어부는,상기 리던던시 로우 인에이블 신호에 응답하여 상기 노멀 선택부의 출력을 전송하는 리던던시 선택부; 및상기 어드레스 디코딩 신호에 응답하여 상기 리던던시 선택부의 출력을 전송하여 상기 매트 선택 비트라인 이퀄라이제이션 신호를 생성하는 업다운 매트 선택부를 추가로 더 포함하는 것을 특징으로 하는 멀티 워드라인 테스트 제어 회로.
- 제 17 항에 있어서,상기 제1 제어부는,상기 매트 선택 비트라인 이퀄라이제이션 신호를 입력받아 소정 시간 지연시켜 매트 선택 신호를 출력하는 지연부를 추가로 더 포함하는 것을 특징으로 하는 멀티 워드라인 테스트 제어 회로.
- 제 15 항에 있어서,상기 제2 제어부는,상기 제2 프리차지 신호에 응답하여 상기 매트 선택 신호를 전송하는 제1 프리차징 제어부;상기 제1 프리차지 신호 및 상기 제2 테스트 신호에 응답하여 상기 노멀 매트 선택 신호를 전송하는 제2 프리차징 제어부;상기 제2 테스트 신호 및 상기 제1 프리차지 신호를 조합하여 출력하는 제3 프리차징 제어부;상기 제2 테스트 신호에 응답하여 상기 제1 프리차징 제어부의 출력을 전송하는 테스트 신호 제어부; 및상기 테스트 신호 제어부의 출력을 반전시켜 상기 워드라인 오프 제어 신호를 출력하는 반전 지연부를 포함하는 멀티 워드라인 테스트 제어 회로.
- 제 19 항에 있어서,상기 제2 제어부는,상기 제3 프리차징 제어부의 출력과 상기 테스트 신호 제어부의 출력을 입력받아 상기 로우 디코더 인에이블 신호를 출력하는 로우 디코더 신호 생성부를 추가로 더 포함하는 멀티 워드라인 테스트 제어 회로.
- 제 20 항에 있어서,상기 제2 제어부는,상기 제2 프리차징 제어부의 출력과 상기 테스트 신호 제어부의 출력을 입력받아 상기 메인 워드라인 인에이블 신호를 출력하는 워드라인 인에이블 신호 생성부를 추가로 더 포함하는 멀티 워드라인 테스트 제어 회로.
- 멀티 워드라인 테스트 모드에서,멀티 워드라인 테스트 신호가 활성화되고, 뱅크 액티브 신호가 활성화됨에 따라 활성화된 제1 테스트 신호를 생성하는 단계;상기 제1 테스트 신호가 활성화됨에 따라 비활성화된 제2 테스트 신호를 생성하는 단계;상기 활성화된 제1 테스트 신호에 응답하여 로우 어드레스 중 일부를 입력받아 전부 비활성화된 제1 어드레스 디코딩 신호를 생성하는 단계;상기 비활성화된 제2 테스트 신호에 응답하여, 상기 로우 어드레스 중 매트 선택과 관련한 어드레스를 디코딩하여 제2 어드레스 디코딩 신호를 생성하되, 상기 매트 선택과 관련한 어드레스에 해당하는 매트에 입력되는 제2 어드레스 디코딩 신호만을 활성화시키고, 나머지 매트에 입력되는 상기 제2 어드레스 디코딩 신호는 비활성화시키는 단계;상기 제2 어드레스 디코딩 신호 및 상기 제2 테스트 신호를 입력받아 워드라인 드라이버를 제어하기 위한 워드라인 오프 제어 신호를 생성하는 단계; 및상기 제1 어드레스 디코딩 신호 및 상기 워드라인 오프 제어 신호를 입력받아 해당 워드라인을 활성화시키는 단계를 포함하는 멀티 워드라인 테스트 제어 회로 제어 방법.
- 제 22 항에 있어서,상기 활성화된 제1 테스트 신호를 생성하는 단계는,상기 멀티 워드라인 테스트 신호와 상기 뱅크 액티브 신호를 입력받아 앤드연산하여 상기 제1 테스트 신호를 생성하는 것을 특징으로 하는 멀티 워드라인 테스트 제어 회로 제어 방법.
- 제 22 항에 있어서,상기 비활성화된 제2 테스트 신호를 생성하는 단계는,상기 제1 테스트 신호의 반전 신호인 것을 특징으로 하는 멀티 워드라인 테스트 제어 회로 제어 방법.
- 제 22 항에 있어서,상기 워드라인 오프 제어 신호를 생성하는 단계는,상기 제2 테스트 신호에 응답하여, 상기 제2 어드레스 디코딩 신호 및 노멀 로우 인에이블 신호, 리던던시 로우 인에이블 신호 및 어드레스 디코딩 신호를 입력받아, 노멀 매트 선택 신호, 매트 선택 비트라인 이퀄라이제이션 신호 및 매트 선택 신호를 생성하는 단계; 및상기 제2 테스트 신호에 응답하여 상기 매트 선택 신호 및 제 1, 제2 프리차지 신호 및 상기 노멀 매트 선택 신호를 입력받아 상기 워드라인 오프 제어 신호, 로우 디코더 인에이블 신호를 및 메인 워드라인 인에이블 신호를 생성하는 단계; 를 포함하는 것을 특징으로 하는 멀티 워드라인 테스트 제어 회로 제어 방법.
- 제 25 항에 있어서,상기 노멀 매트 선택 신호를 생성하는 단계는,상기 제2 어드레스 디코딩 신호들을 입력받아 디코딩하는 제1 단계;상기 노멀 로우 인에이블 신호에 응답하여 상기 제1 단계의 출력을 전송하는 제2 단계; 및상기 제2 테스트 신호에 응답하여 상기 제2 단계의 출력을 전송하여 상기 노멀 매트 선택 신호를 생성하는 제3 단계;를 포함하는 것을 특징으로 하는 멀티 워드라인 테스트 제어 회로 제어 방법.
- 제 26 항에 있어서,상기 매트 선택 비트 라인 이퀄라이제이션 신호를 생성하는 단계는,상기 리던던시 로우 인에이블 신호에 응답하여 상기 제2 단계의 출력을 전송하는 제2-1 단계; 및상기 어드레스 디코딩 신호에 응답하여 상기 제2-1 단계의 출력을 전송하여 상기 매트 선택 비트라인 이퀄라이제이션 신호를 생성하는 제2-2 단계;를 추가로 더 포함하는 것을 특징으로 하는 멀티 워드라인 테스트 제어 회로 제어 방법.
- 제 27 항에 있어서,상기 매트 선택 신호를 생성하는 단계는,상기 매트 선택 비트라인 이퀄라이제이션 신호를 입력받아 소정 시간 지연시켜 매트 선택 신호를 출력하는 제2-3 단계;를 포함하는 것을 특징으로 하는 멀티 워드라인 테스트 제어 회로 제어 방법.
- 제 25 항에 있어서,상기 워드라인 오프 신호를 생성하는 단계는,상기 제2 프리차지 신호에 응답하여 상기 매트 선택 신호를 전송하는 제1 단계;상기 제1 프리차지 신호 및 상기 제2 테스트 신호에 응답하여 상기 노멀 매트 선택 신호를 전송하는 제2 단계;상기 제2 테스트 신호 및 상기 제1 프리차지 신호를 조합하여 출력하는 제3단계;상기 제2 테스트 신호에 응답하여 상기 제1 단계의 출력을 전송하는 제4 단계; 및상기 제4 단계의 출력을 반전시켜 상기 워드라인 오프 제어 신호를 출력하는 제5 단계;를 포함하는 멀티 워드라인 테스트 제어 회로 제어 방법.
- 제 29 항에 있어서,상기 로우 디코더 인에이블 신호를 생성하는 단계는,상기 제3 단계의 출력과 상기 제4 단계의 출력을 입력받아 상기 로우 디코더 인에이블 신호를 출력하는 단계;를 포함하는 멀티 워드라인 테스트 제어 회로 제어 방법.
- 제 29 항에 있어서,상기 메인 워드라인 인에이블 신호를 생성하는 단계는,상기 제2 단계의 출력과 상기 제4 단계의 출력을 입력받아 상기 메인 워드라인 인에이블 신호를 출력하는 단계;를 포함하는 멀티 워드라인 테스트 제어 회로 제어 방법.
- 제1 뱅크 내에 구비되고 제1 뱅크 액티브 신호에 응답하여 제1 셀매트별 멀티 워드라인 테스트 신호를 발생하는 제1 멀티 테스트 제어부;상기 제1 뱅크 내에 구비되고 상기 제1 셀매트별 멀티 워드라인 테스트 신호의 입력에 응답하여 구동되는 제1 멀티 워드라인 테스트부;제2 뱅크 내에 구비되고 제2 뱅크 액티브 신호에 응답하여 제2 셀매트별 멀티 워드라인 테스트 신호를 발생하는 제2 멀티 테스트 제어부; 및상기 제2 뱅크 내에 구비되고 상기 제2 셀매트별 멀티 워드라인 테스트 신호의 입력에 응답하여 구동되는 제2 멀티 워드라인 테스트부를 구비하여,뱅크별 멀티 워드라인 테스트와 뱅크내 셀 매트별 멀티 워드라인 테스트를 수행함을 특징으로 하는 멀티 워드라인 테스트 제어 회로.
- 제 32 항에 있어서,상기 제1 멀티 테스트 제어부는,제1 멀티 워드라인 테스트 신호와 상기 제1 뱅크 액티브 신호에 응답하여 상기 제1 셀매트별 멀티 워드라인 테스트 신호를 생성하고,상기 제1 셀매트별 멀티 워드라인 테스트 신호는,상기 제1 멀티 워드라인 테스트 신호와 상기 제1 뱅크 액티브 신호가 인에이블됨에 따라 인에이블되는 제1 테스트 신호; 및상기 제1 멀티 워드라인 테스트 신호가 인에이블됨에 따라 디스에이블되는 제2 테스트 신호인 것을 특징으로 하는 멀티 워드라인 테스트 제어 회로.
- 제 33 항에 있어서,제1 멀티 워드라인 테스트부는,상기 제1 테스트 신호에 응답하여 입력된 로우 어드레스 중 소정 어드레스를 디코딩하여 제1 어드레스 디코딩 신호를 생성하고, 상기 제2 테스트 신호에 응답하여, 입력된 상기 로우 어드레스 중 매트 선택과 관련한 어드레스를 디코딩하여 제2 어드레스 디코딩 신호를 생성하는 로우 프리디코더; 및상기 제2 테스트 신호에 응답하여 상기 제1 어드레스 디코딩 신호 및 상기 제2 어드레스 디코딩 신호를 입력 받아 디코딩 및 드라이빙 하여 워드라인을 구동하는 워드라인 구동부를 포함하는 멀티 워드라인 테스트 제어 회로.
- 제 34 항에 있어서,상기 로우 프리디코더는,상기 제1 테스트 신호에 응답하여 상기 소정 어드레스를 디코딩하여 상기 제1 어드레스 디코딩 신호를 생성하는 제1 어드레스 디코딩부; 및상기 제2 테스트 신호에 응답하여 상기 로우 어드레스 중 매트 선택과 관련한 어드레스를 디코딩하여 상기 제2 어드레스 디코딩 신호를 생성하는 제2 어드레스 디코딩부를 포함하는 멀티 워드라인 테스트 제어 회로.
- 제 35 항에 있어서,상기 로우 프리디코더는,상기 뱅크 액티브 신호에 응답하여 상기 로우 어드레스 중 워드라인 디코딩과 관련한 어드레스를 디코딩하여 제0 어드레스 디코딩 신호를 생성하는 제0 어드레스 디코딩부를 더 포함하는 것을 특징으로 하는 멀티 워드라인 테스트 제어 회로.
- 제 35 항에 있어서,상기 제1 어드레스 디코딩부는,상기 제1 테스트 신호가 인에이블됨에 따라, 전부 디스에이블된 상기 제1 어드레스 디코딩 신호를 생성하고,상기 제1 테스트 신호가 디스에이블됨에 따라, 상기 입력 받은 어드레스를 디코딩하여 상기 제1 어드레스 디코딩 신호를 생성하는 것을 특징으로 하는 멀티 워드라인 테스트 제어 회로.
- 제 35 항에 있어서,상기 제2 어드레스 디코딩부는,상기 제2 테스트 신호가 인에이블됨에 따라, 전부 디스에이블된 상기 제2 어드레스 디코딩 신호를 생성하고,상기 제2 테스트 신호가 디스에이블됨에 따라, 입력 받은 상기 어드레스 중 상기 매트 선택과 관련한 어드레스를 디코딩하여 상기 제2 어드레스 디코딩 신호를 생성하는 특징으로 하는 멀티 워드라인 테스트 제어 회로.
- 제 34 항에 있어서,상기 워드라인 구동부는,상기 제2 테스트 신호에 응답하여 상기 제2 어드레스 디코딩 신호를 입력받아 복수의 워드라인 제어 신호를 생성하는 로우 디코더 제어부; 및상기 제1 어드레스 디코딩 신호 및 상기 로우 디코더 제어부의 일부의 출력을 입력받아 디코딩 및 드라이빙하여 워드라인 신호를 구동하는 로우 디코더를 포함하는 것을 특징으로 하는 멀티 워드라인 테스트 제어 회로.
- 제 32 항에 있어서,상기 제2 멀티 테스트 제어부는,제2 멀티 워드라인 테스트 신호와 상기 제2 뱅크 액티브 신호에 응답하여 상기 제2 셀매트별 멀티 워드라인 테스트 신호를 생성하고,상기 제2 셀매트별 멀티 워드라인 테스트 신호는,상기 제2 멀티 워드라인 테스트 신호와 상기 제2 뱅크 액티브 신호가 인에이블됨에 따라 인에이블되는 제1 테스트 신호; 및상기 제1 멀티 워드라인 테스트 신호가 인에이블됨에 따라 디스에이블되는 제2 테스트 신호인 것을 특징으로 하는 멀티 워드라인 테스트 제어 회로.
- 제 40 항에 있어서,제2 멀티 워드라인 테스트부는,상기 제1 테스트 신호에 응답하여 입력된 로우 어드레스 중 소정 어드레스를 디코딩하여 제1 어드레스 디코딩 신호를 생성하고, 상기 제2 테스트 신호에 응답하여, 입력된 상기 로우 어드레스 중 매트 선택과 관련한 어드레스를 디코딩하여 제2 어드레스 디코딩 신호를 생성하는 로우 프리디코더; 및상기 제2 테스트 신호에 응답하여 상기 제1 어드레스 디코딩 신호 및 상기 제2 어드레스 디코딩 신호를 입력 받아 디코딩 및 드라이빙 하여 워드라인을 구동하는 워드라인 구동부를 포함하는 멀티 워드라인 테스트 제어 회로.
- 제 41 항에 있어서,상기 로우 프리디코더는,상기 제1 테스트 신호에 응답하여 상기 소정 어드레스를 디코딩하여 상기 제1 어드레스 디코딩 신호를 생성하는 제1 어드레스 디코딩부; 및상기 제2 테스트 신호에 응답하여 상기 로우 어드레스 중 매트 선택과 관련한 어드레스를 디코딩하여 상기 제2 어드레스 디코딩 신호를 생성하는 제2 어드레스 디코딩부를 포함하는 멀티 워드라인 테스트 제어 회로.
- 제 42 항에 있어서,상기 로우 프리디코더는,상기 뱅크 액티브 신호에 응답하여 상기 로우 어드레스 중 워드라인 디코딩과 관련한 어드레스를 디코딩하여 제0 어드레스 디코딩 신호를 생성하는 제0 어드레스 디코딩부를 더 포함하는 것을 특징으로 하는 멀티 워드라인 테스트 제어 회로.
- 제 42 항에 있어서,상기 제1 어드레스 디코딩부는,상기 제1 테스트 신호가 인에이블됨에 따라, 전부 디스에이블된 상기 제1 어드레스 디코딩 신호를 생성하고,상기 제1 테스트 신호가 디스에이블됨에 따라, 상기 입력 받은 어드레스를 디코딩하여 상기 제1 어드레스 디코딩 신호를 생성하는 것을 특징으로 하는 멀티 워드라인 테스트 제어 회로.
- 제 42 항에 있어서,상기 제2 어드레스 디코딩부는,상기 제2 테스트 신호가 인에이블됨에 따라, 전부 디스에이블된 상기 제2 어드레스 디코딩 신호를 생성하고,상기 제2 테스트 신호가 디스에이블됨에 따라, 입력 받은 상기 어드레스 중 상기 매트 선택과 관련한 어드레스를 디코딩하여 상기 제2 어드레스 디코딩 신호를 생성하는 특징으로 하는 멀티 워드라인 테스트 제어 회로.
- 제 41 항에 있어서,상기 워드라인 구동부는,상기 제2 테스트 신호에 응답하여 상기 제2 어드레스 디코딩 신호를 입력받아 복수의 워드라인 제어 신호를 생성하는 로우 디코더 제어부; 및상기 제1 어드레스 디코딩 신호 및 상기 로우 디코더 제어부의 일부의 출력을 입력받아 디코딩 및 드라이빙하여 워드라인 신호를 구동하는 로우 디코더를 포함하는 것을 특징으로 하는 멀티 워드라인 테스트 제어 회로.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070046228A KR100878307B1 (ko) | 2007-05-11 | 2007-05-11 | 멀티 워드라인 테스트 제어 회로 및 그의 제어 방법 |
US11/962,026 US7626875B2 (en) | 2007-05-11 | 2007-12-20 | Multi-wordline test control circuit and controlling method thereof |
TW097105454A TWI369687B (en) | 2007-05-11 | 2008-02-15 | Multi-wordline test control circuit and controlling method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070046228A KR100878307B1 (ko) | 2007-05-11 | 2007-05-11 | 멀티 워드라인 테스트 제어 회로 및 그의 제어 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080100098A true KR20080100098A (ko) | 2008-11-14 |
KR100878307B1 KR100878307B1 (ko) | 2009-01-14 |
Family
ID=39969380
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070046228A KR100878307B1 (ko) | 2007-05-11 | 2007-05-11 | 멀티 워드라인 테스트 제어 회로 및 그의 제어 방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7626875B2 (ko) |
KR (1) | KR100878307B1 (ko) |
TW (1) | TWI369687B (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140029841A (ko) * | 2012-08-30 | 2014-03-11 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
KR20180020416A (ko) * | 2016-08-18 | 2018-02-28 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101188261B1 (ko) | 2010-07-30 | 2012-10-05 | 에스케이하이닉스 주식회사 | 멀티 비트 테스트 회로 |
KR20140082173A (ko) * | 2012-12-24 | 2014-07-02 | 에스케이하이닉스 주식회사 | 어드레스 카운팅 회로 및 이를 이용한 반도체 장치 |
KR20160029378A (ko) * | 2014-09-05 | 2016-03-15 | 에스케이하이닉스 주식회사 | 반도체 장치 |
KR20180058060A (ko) | 2016-11-23 | 2018-05-31 | 에스케이하이닉스 주식회사 | 피크 커런트 분산이 가능한 상변화 메모리 장치 |
KR20180124568A (ko) * | 2017-05-12 | 2018-11-21 | 에스케이하이닉스 주식회사 | 리페어 회로 및 이를 포함하는 메모리 장치 |
CN111192621A (zh) * | 2018-11-14 | 2020-05-22 | 长鑫存储技术有限公司 | 字线控制方法、字线控制电路装置以及半导体存储器 |
US11605419B2 (en) * | 2021-06-30 | 2023-03-14 | Micron Technology, Inc. | Semiconductor device having a test circuit |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06176598A (ja) * | 1992-12-07 | 1994-06-24 | Nec Corp | ダイナミック型半導体メモリ回路 |
US5864565A (en) | 1993-06-15 | 1999-01-26 | Micron Technology, Inc. | Semiconductor integrated circuit having compression circuitry for compressing test data, and the test system and method for utilizing the semiconductor integrated circuit |
KR980005059A (ko) * | 1996-06-29 | 1998-03-30 | 김주용 | 반도체 메모리장치의 테스트회로 |
JP2921505B2 (ja) | 1996-08-09 | 1999-07-19 | 日本電気株式会社 | 半導体記憶装置 |
KR100303923B1 (ko) * | 1998-05-25 | 2001-11-22 | 박종섭 | 싱크로너스디램에서의멀티뱅크테스트장치 |
US6023434A (en) * | 1998-09-02 | 2000-02-08 | Micron Technology, Inc. | Method and apparatus for multiple row activation in memory devices |
KR100334532B1 (ko) * | 1999-04-03 | 2002-05-02 | 박종섭 | 워드라인 구동장치 |
JP3754600B2 (ja) * | 2000-06-13 | 2006-03-15 | シャープ株式会社 | 不揮発性半導体記憶装置およびそのテスト方法 |
KR100338776B1 (ko) * | 2000-07-11 | 2002-05-31 | 윤종용 | 멀티 로우 어드레스 테스트 가능한 반도체 메모리 장치 및그 테스트 방법 |
ITRM20010104A1 (it) | 2001-02-27 | 2002-08-27 | Micron Technology Inc | Modo di lettura a compressione di dati per il collaudo di memorie. |
US7139943B2 (en) | 2002-03-29 | 2006-11-21 | Infineon Technologies Ag | Method and apparatus for providing adjustable latency for test mode compression |
KR100474510B1 (ko) * | 2002-05-07 | 2005-03-08 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 테스트 회로 |
CN100592420C (zh) * | 2004-08-05 | 2010-02-24 | 富士通微电子株式会社 | 半导体存储器 |
KR100551430B1 (ko) * | 2004-08-11 | 2006-02-09 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
KR100694418B1 (ko) | 2004-11-15 | 2007-03-12 | 주식회사 하이닉스반도체 | 메모리 장치의 병렬 압축 테스트 회로 |
KR100861364B1 (ko) * | 2006-12-29 | 2008-10-01 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 워드라인 테스트 모드 회로 |
-
2007
- 2007-05-11 KR KR1020070046228A patent/KR100878307B1/ko active IP Right Grant
- 2007-12-20 US US11/962,026 patent/US7626875B2/en active Active
-
2008
- 2008-02-15 TW TW097105454A patent/TWI369687B/zh active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140029841A (ko) * | 2012-08-30 | 2014-03-11 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
KR20180020416A (ko) * | 2016-08-18 | 2018-02-28 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
Also Published As
Publication number | Publication date |
---|---|
US7626875B2 (en) | 2009-12-01 |
TWI369687B (en) | 2012-08-01 |
KR100878307B1 (ko) | 2009-01-14 |
US20080279021A1 (en) | 2008-11-13 |
TW200845018A (en) | 2008-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100878307B1 (ko) | 멀티 워드라인 테스트 제어 회로 및 그의 제어 방법 | |
KR20010007372A (ko) | 용장판정회로를 갖는 반도체 메모리 | |
US7821812B2 (en) | Low-power DRAM and method for driving the same | |
KR100892669B1 (ko) | 반도체 집적 회로 및 그의 멀티 테스트 방법 | |
JP5306616B2 (ja) | カラムデコーダ及びこれを用いた半導体メモリ装置 | |
JPH11283395A (ja) | 半導体記憶装置 | |
KR100915809B1 (ko) | 반도체 테스트 장치 및 그의 테스트 방법 | |
US6084806A (en) | Semiconductor memory device | |
JP2008165956A (ja) | 選択的にネガティブワード線を駆動する半導体メモリ装置。 | |
KR100851996B1 (ko) | 반도체 메모리 장치의 컬럼 어드레스 디코딩 회로 및 방법 | |
KR20160131792A (ko) | 반도체 메모리 장치 | |
TW455877B (en) | Semiconductor memory device for sequentially disabling plurality of activated word lines | |
KR100648861B1 (ko) | 워드라인 구동 장치 | |
KR100442960B1 (ko) | 반도체 메모리 테스트 장치 | |
KR101040244B1 (ko) | 메인 디코딩 회로 및 이를 포함하는 반도체 메모리 장치 | |
KR101017812B1 (ko) | 리던던시 워드라인 리프레쉬 장치 | |
US8045408B2 (en) | Semiconductor integrated circuit with multi test | |
JP4444423B2 (ja) | 半導体メモリ装置及びそのアドレスデコーディング方法 | |
KR100945817B1 (ko) | 반도체 집적 회로 | |
TWI416537B (zh) | 半導體記憶體裝置和其字線驅動方法 | |
JP2009193659A (ja) | マルチテストが可能な半導体集積回路 | |
KR100935600B1 (ko) | 반도체 집적 회로의 칼럼 디코더 | |
US7443727B2 (en) | Semiconductor memory device having redundancy circuit for replacing a defective part | |
JP2008016146A (ja) | 半導体記憶装置 | |
KR20140001575A (ko) | 반도체 메모리 장치 및 이를 이용한 테스트 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121224 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20131223 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20141218 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20151221 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20161125 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20171220 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20181219 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20191224 Year of fee payment: 12 |