JP4444423B2 - 半導体メモリ装置及びそのアドレスデコーディング方法 - Google Patents
半導体メモリ装置及びそのアドレスデコーディング方法 Download PDFInfo
- Publication number
- JP4444423B2 JP4444423B2 JP2000010522A JP2000010522A JP4444423B2 JP 4444423 B2 JP4444423 B2 JP 4444423B2 JP 2000010522 A JP2000010522 A JP 2000010522A JP 2000010522 A JP2000010522 A JP 2000010522A JP 4444423 B2 JP4444423 B2 JP 4444423B2
- Authority
- JP
- Japan
- Prior art keywords
- row address
- master signal
- signal
- activated
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体メモリ装置に係り、特に高速アドレスデコーダを備える半導体メモリ装置及びそのアドレスデコーディング方法に関する。
【０００２】
【従来の技術】
パーソナルコンピュータ、マルチメディアシステムの発展によって高速半導体メモリ装置に対する要求がさらに高まっている。これにより、半導体メモリ装置の動作速度を向上させるための多様な方法が試みられている。半導体メモリ装置の動作速度を向上させるためには、データパス(Data Path)、すなわち外部から印加されるデータをメモリセルに書き込むための書込(Write)データパスとメモリセルに保持されたデータを外部に読み出すための読出し(Read)データパスとにおいて、信号の伝達速度を高速化することが必要である。また、外部から印加されるアドレス、特にローアドレスを高速でデコーディングしてロー、すなわちワードラインを速く選択することによってメモリセルを高速で選択することが必要である。
【０００３】
図１は、従来のローアドレスデコーダを備える半導体メモリ装置のブロック図で、図２は、図１に示された従来技術の動作タイミング図である。この半導体メモリ装置では、ローアドレスRAiは、外部マスター信号、すなわちローアドレスストローブ信号/RASの活性化より所定の時間、すなわちアドレスセットアップ時間tASだけ先に入力される。
【０００４】
図１及び図２を参照すると、内部マスター信号発生器１３は、ローアドレスストローブ信号/RASが論理“ロー”に活性化される時に内部マスター信号PRを論理“ハイ”に活性化させる。次に、ロープリデコーダ１１は、内部マスター信号PRが論理“ハイ”に活性化された後に、ローアドレスRAiをプリデコーディングして、プリデコードされたローアドレスDRAijを論理“ハイ”に活性化させる。次に、イネーブル信号発生器１５は、内部マスター信号PRが論理“ハイ”に活性化された後に所定の時間tFが経過した後にイネーブル信号PNBLSを論理“ハイ”に活性化させる。
【０００５】
次に、ローメインデコーダ１７は、イネーブル信号PNBLSが論理“ハイ”に活性化された後にプリデコードされたローアドレスDRAijをデコーディングしてワードラインイネーブル信号NWEiを論理“ハイ”に活性化させる。次に、ワードラインイネーブル信号NWEiが活性化されると、対応されるワードラインが選択されて活性化され、これにより、メモリセルアレー１９で対応されるメモリセルが選択される。
【０００６】
上述のように、図１に示された従来のローアドレスデコーダを備える半導体メモリ装置では、ローアドレスストローブ信号/RASに応答して変化する内部マスター信号PRが活性化された後にロープリデコーダ１１がローアドレスRAiをプリデコーディングし、また、内部マスター信号PRを所定の時間tFだけ遅延させて発生される前記イネーブル信号PNBLSが活性化された後にローメインデコーダ１７がプリデコードされたローアドレスDRAijをデコーディングするので、ローアドレスストローブ信号/RASが活性化された時点からワードラインイネーブル信号NWEiが活性化される時点までの時間が比較的長い。
【０００７】
換言すると、ロー（row）、すなわちワードラインが選択される動作が比較的遅い。これにより、メモリセルが選択される動作が遅くなって、半導体メモリ装置の高速動作が阻害される。
【０００８】
【発明が解決しようとする課題】
本発明が達成しようとする技術的課題は、例えば、高速アドレスデコーダを備える半導体メモリ装置を提供することにある。
【０００９】
本発明が達成しようとする他の技術的課題は、例えば、半導体メモリ装置における高速アドレスデコーディング方法を提供することにある。
【００１０】
【課題を解決するための手段】
上記の技術的課題を達成するために、本発明に係る半導体メモリ装置は、複数個のメモリセルを含むメモリセルアレー、外部マスター信号の活性化に応答し、内部マスター信号を活性化させると共に前記内部マスター信号と関係なくイネーブル信号を活性化させる内部信号発生器、前記内部マスター信号が非活性化状態の間に、ローアドレスをあらかじめプリデコーディングして、プリデコードされたローアドレスを出力するプリデコーダ、及び前記イネーブル信号の活性化に応答し、前記プリデコードされたローアドレスをデコーディングして前記複数個のメモリセルのうち対応するメモリセルに対するワードラインイネーブル信号を活性化させるメインデコーダを備えることを特徴とする。
【００１１】
上記の技術的課題を達成するために、本発明に係る他の構成の半導体メモリ装置は、複数個のメモリセルを含むメモリセルアレー、外部マスター信号の活性化に応答し、内部マスター信号を活性化させる内部信号発生器、前記内部マスター信号が非活性化状態の間に、ローアドレスをあらかじめプリデコーディングして、プリデコードされたローアドレスを出力するプリデコーダ、及び前記内部マスター信号の活性化に応答し、前記プリデコードされたローアドレスをデコーディングして前記複数個のメモリセルのうち対応するメモリセルに対するワードラインイネーブル信号を活性化させるメインデコーダを備えることを特徴とする。
【００１２】
上記の他の技術的課題を達成するために、本発明に係るアドレスデコーディング方法は、内部マスター信号が非活性化状態の間に、ローアドレスをあらかじめプリデコーディングして、プリデコードされたローアドレスを発生する段階と、外部マスター信号の活性化に応答し、前記内部マスター信号を活性化させる段階と、前記外部マスター信号の活性化に応答し、前記内部マスター信号と関係なくイネーブル信号を活性化させる段階と、前記イネーブル信号の活性化に応答し、前記プリデコードされたローアドレスをデコーディングして、対応するメモリセルに対するワードラインイネーブル信号を活性化させる段階とを含むことを特徴とする。
【００１３】
上記の他の技術的課題を達成するために、本発明に係る他のアドレスデコーディング方法は、内部マスター信号が非活性化状態の間に、ローアドレスをあらかじめプリデコーディングして、プリデコードされたローアドレスを発生する段階と、外部マスター信号の活性化に応答し、前記内部マスター信号を活性化させる段階と、前記内部マスター信号の活性化に応答し、前記プリデコードされたローアドレスをデコーディングして、対応するメモリセルに対するワードラインイネーブル信号を活性化させる段階とを含むことを特徴とする。
【００１４】
したがって、本発明に係る半導体メモリ装置及びアドレスデコーディング方法によれば、例えば、前記外部マスター信号が活性化された時点から前記ワードラインイネーブル信号が活性化される時点までの時間が短くなる。すなわちワードラインが選択される動作が速くなる。これにより、メモリセルが選択される動作が速くなり、結果として半導体メモリ装置の高速動作が可能になる。
【００１５】
【発明の実施の形態】
以下、添付した図面を参照して本発明の望ましい実施の形態を詳しく説明する。しかし、本発明の実施の形態は多様な他の形態に変形することができ、本発明の技術的範囲が下記で詳述する実施の形態に限定されるものと解釈されるべきではない。本発明の実施の形態は、当業界で平均的な知識を有する者に本発明をより完全に理解させるために提供される。なお、図面上で同一の符号及び番号は同一の要素を指す。
【００１６】
図３に示すように、本発明の好適な実施の形態に係る半導体メモリ装置は、ロープリデコーダ３１、内部信号発生器３３、ローメインデコーダ３５、及びメモリセルアレー３７を備える。この半導体メモリ装置は、本発明の好適な実施の形態に係るアドレスデコーディング方法に従って動作する。
【００１７】
図３及び図７を参照すると、ロープリデコーダ３１は、ローアドレスストローブ信号/RASの非活性化状態(論理“ハイ”)の間に、即ち内部マスター信号PRの非活性化状態(論理“ロー”)の間に、ローアドレスRAiをあらかじめプリデコーディングして、そのプリデコードされたローアドレスDRAijをラッチする。すなわち、ロープリデコーダ３１は、アドレスセットアップ時間tAS中にローアドレスRAiをあらかじめプリデコーディングして、そのプリデコードされたローアドレスDRAijをラッチする。ローアドレスRAiは、外部から入力される信号であってもよいし、内部で発生される信号であってもよい。
【００１８】
通常の半導体メモリ装置は、ローアドレスRAiは、図７のタイミング図に示されたように、ローアドレスストローブ信号/RASの活性化、すなわち論理“ハイ”から論理“ロー”への遷移よりアドレスセットアップ時間tASだけ先に入力されるように仕様が決定されており、これは当業界で通常の知識を有する者に広く知られた事実である。
【００１９】
内部信号発生器３３は、ローアドレスストローブ信号/RASの活性化に応答し、すなわち論理“ハイ”から論理“ロー”への遷移を感知し、内部マスター信号PRを論理“ハイ”に活性化させる。また、内部信号発生器３３は、内部マスター信号PRと関係なく、ローアドレスストローブ信号/RASの活性化に応答してイネーブル信号PNBLSを論理“ハイ”に活性化させる。
【００２０】
ローメーンデコーダ３５は、イネーブル信号PNBLSの活性化に応答してプリデコードされたローアドレスDRAijをデコーディングしてワードラインイネーブル信号NWEiを論理“ハイ”に活性化させる。図３では、ローメーンデコーダ３５がイネーブル信号PNBLSの活性化に応答するように構成されているが、ローメーンデコーダ３５が、内部マスター信号PRの活性化に応答して、プリデコードされたローアドレスDRAijをデコーディングするように構成されてもよい。
【００２１】
次に、ワードラインイネーブル信号NWEiが活性化されると、対応するワードライン(図示せず)が選択されて活性化され、これにより、メモリセルアレー３７中の対応するメモリセルが選択される。
【００２２】
したがって、上述した本発明の好適な実施の形態に係る半導体メモリ装置では、ロープリデコーダ３１がローアドレスストローブ信号/RASの非活性化状態の間に、即ち内部マスター信号PRの非活性化状態(論理“ロー”)の間にローアドレスRAiをあらかじめプリデコーディングし、ローメーンデコーダ３５がイネーブル信号PNBLSに応答して、プリデコードされたローアドレスDRAijをデコーディングするので、ローアドレスストローブ信号/RASが活性化された時点からワードラインイネーブル信号NWEiが活性化される時点までの時間が短くなる。
【００２３】
換言すると、本発明の好適な実施の形態によれば、ロー(row)、すなわちワードラインが選択される動作が速くなる。これにより、メモリセルが選択される動作が高速化され、結果として半導体メモリ装置の動作が高速化される。
【００２４】
図４は、図３に示されたロープリデコーダの詳細ブロック図である。
【００２５】
図４を参照すると、ロープリデコーダ31は、内部マスター信号PRの非活性化状態の間にローアドレスRA[０:１]、RA[２:４]、RA[５:６]のうち対応するビットを各々あらかじめプリデコーディングして、対応するプリデコードされたローアドレスDRA０１＜０:３＞、DRA２３４＜０:７＞、DRA５６＜０:３＞をラッチする３個の単位プリデコーダ４１、４３、４５を含む。なお、ここでは、一例として３個の単位プリデコーダを含む場合が示されているが、それ以上またはそれ以下の単位プリデコーダを含むことができることは自明である。
【００２６】
図５は、図４に示された単位プリデコーダの回路図である。ここでは、単位プリデコーダ４１が示されているが、他の単位プリデコーダも同様の構成を有する。
【００２７】
図５を参照すると、単位プリデコーダ４１は、NANDゲートND１、ND２、伝送ゲートT１、T２、及びラッチL１、L２を含む。
【００２８】
NANDゲートND１は、ローアドレスビットRA０、RA１の相補ビットRA０B、RA１Bを入力とし、伝送ゲートT１は、内部マスター信号PRの非活性化状態、すなわち論理“ロー”の間にNANDゲートND１の出力を伝送する。ラッチL１は、伝送ゲートT１の出力をラッチして、プリデコードされたローアドレスビットDRA０１＜０＞を出力する。
【００２９】
NANDゲートND２は、ローアドレスビットRA０、RA１を入力とし、伝送ゲートT２は、内部マスター信号PRの非活性化状態、すなわち論理“ロー”間にNANDゲートND２の出力を伝送する。ラッチL２は、伝送ゲートT２の出力をラッチして、プリデコードされたローアドレスビットDRA０１＜３＞を出力する。
【００３０】
換言すると、単位プリデコーダは、内部マスター信号PRの非活性化状態(論理“ロー”)の間にローアドレスビットRA[０:１]をあらかじめプリデコーディングして、対応するプリデコードされたローアドレスビットDRA０１＜０:３＞をラッチする。
【００３１】
図６は、図３に示されたローメインデコーダ３５の回路図である。
【００３２】
図６を参照すると、ローメインデコーダは、制御信号PDPXに応答してノードNを電源電圧VDDにプリチャージするPMOSプリチャージトランジスタP１、ノードNと接地電圧VSSとの間に直列に接続されたNMOSトランジスタN１〜N４、及びノードNの値をラッチしてワードラインイネーブル信号NWEiを出力するラッチL３を含む。
【００３３】
ここで、NMOSトランジスタN１のゲートには、プリデコードされたローアドレスビットDRA０１＜i＞（i=０〜３）が印加され、NMOSトランジスタN２のゲートには、プリデコードされたローアドレスビットDRA２３４＜i＞（i=０〜７）が印加される。また、NMOSトランジスタN３のゲートには、プリデコードされたローアドレスビットDRA５６＜i＞（i=０〜３）が印加され、NMOSトランジスタN４のゲートには、イネーブル信号PNBLSが印加される。
【００３４】
ローメインデコーダ３５では、イネーブル信号PNBLSが論理“ハイ”に活性化され、プリデコードされたローアドレスDRA０１＜i＞、DRA２３４＜i＞、DRA５６＜i＞が論理“ハイ”になる時にNMOSトランジスタN１〜N４がすべてターンオンされ、ノードNが論理“ロー”となる。これにより、ラッチL３の出力、すなわちワードラインイネーブル信号NWEiが論理“ハイ”に活性化される。
【００３５】
なお、上述のように、ローメインデコーダが内部マスター信号PRの活性化に応答するように、NMOSトランジスタN４のゲートにイネーブル信号PNBLSの代りに内部マスター信号PRが印加してもよい。
【００３６】
本発明の好適な実施の形態に係る半導体メモリ装置では、ロープリデコーダ３１がローアドレスストローブ信号/RASの非活性化状態の間に、即ち内部マスター信号PRの非活性化状態(論理“ロー”)の間に、ローアドレスRAiをあらかじめプリデコーディングし、ローメーンデコーダ３５がイネーブル信号PNBLSに応答して、プリデコードされたローアドレスDRAijをデコーディングする。
【００３７】
これにより、ローアドレスストローブ信号/RASが活性化された時点からワードラインイネーブル信号NWEiが活性化される時点までの時間が短くなる。換言すると、ロー(row)、すなわちワードラインが選択される動作が速くなる。したがって、メモリセルが選択される動作が速くなり、結果として半導体メモリ装置の高速動作が可能になる。
【００３８】
【発明の効果】
本発明によれば、半導体メモリ装置の動作を高速化することができる。
【図面の簡単な説明】
【図１】従来のローアドレスデコーダを備える半導体メモリ装置のブロック図である。
【図２】図１に示す従来技術の動作タイミング図である。
【図３】本発明の好適な実施の形態に係る半導体メモリ装置のブロック図である。
【図４】図３に示すロープリデコーダの詳細ブロック図である。
【図５】図４に示す単位プリデコーダの回路図である。
【図６】図３に示すローメーンデコーダの回路図である。
【図７】図３に示す半導体メモリ装置の動作タイミング図である。
【符号の説明】
３１ ロープリデコーダ
３３ 内部信号発生器
３５ ローメーンデコーダ
３７ メモリセルアレー
DRAij ローアドレス
NWEi ワードラインイネーブル信号
PNBLS イネーブル信号
PR 内部マスター信号
/RAS ローアドレスストローブ信号
【発明の属する技術分野】
本発明は、半導体メモリ装置に係り、特に高速アドレスデコーダを備える半導体メモリ装置及びそのアドレスデコーディング方法に関する。
【０００２】
【従来の技術】
パーソナルコンピュータ、マルチメディアシステムの発展によって高速半導体メモリ装置に対する要求がさらに高まっている。これにより、半導体メモリ装置の動作速度を向上させるための多様な方法が試みられている。半導体メモリ装置の動作速度を向上させるためには、データパス(Data Path)、すなわち外部から印加されるデータをメモリセルに書き込むための書込(Write)データパスとメモリセルに保持されたデータを外部に読み出すための読出し(Read)データパスとにおいて、信号の伝達速度を高速化することが必要である。また、外部から印加されるアドレス、特にローアドレスを高速でデコーディングしてロー、すなわちワードラインを速く選択することによってメモリセルを高速で選択することが必要である。
【０００３】
図１は、従来のローアドレスデコーダを備える半導体メモリ装置のブロック図で、図２は、図１に示された従来技術の動作タイミング図である。この半導体メモリ装置では、ローアドレスRAiは、外部マスター信号、すなわちローアドレスストローブ信号/RASの活性化より所定の時間、すなわちアドレスセットアップ時間tASだけ先に入力される。
【０００４】
図１及び図２を参照すると、内部マスター信号発生器１３は、ローアドレスストローブ信号/RASが論理“ロー”に活性化される時に内部マスター信号PRを論理“ハイ”に活性化させる。次に、ロープリデコーダ１１は、内部マスター信号PRが論理“ハイ”に活性化された後に、ローアドレスRAiをプリデコーディングして、プリデコードされたローアドレスDRAijを論理“ハイ”に活性化させる。次に、イネーブル信号発生器１５は、内部マスター信号PRが論理“ハイ”に活性化された後に所定の時間tFが経過した後にイネーブル信号PNBLSを論理“ハイ”に活性化させる。
【０００５】
次に、ローメインデコーダ１７は、イネーブル信号PNBLSが論理“ハイ”に活性化された後にプリデコードされたローアドレスDRAijをデコーディングしてワードラインイネーブル信号NWEiを論理“ハイ”に活性化させる。次に、ワードラインイネーブル信号NWEiが活性化されると、対応されるワードラインが選択されて活性化され、これにより、メモリセルアレー１９で対応されるメモリセルが選択される。
【０００６】
上述のように、図１に示された従来のローアドレスデコーダを備える半導体メモリ装置では、ローアドレスストローブ信号/RASに応答して変化する内部マスター信号PRが活性化された後にロープリデコーダ１１がローアドレスRAiをプリデコーディングし、また、内部マスター信号PRを所定の時間tFだけ遅延させて発生される前記イネーブル信号PNBLSが活性化された後にローメインデコーダ１７がプリデコードされたローアドレスDRAijをデコーディングするので、ローアドレスストローブ信号/RASが活性化された時点からワードラインイネーブル信号NWEiが活性化される時点までの時間が比較的長い。
【０００７】
換言すると、ロー（row）、すなわちワードラインが選択される動作が比較的遅い。これにより、メモリセルが選択される動作が遅くなって、半導体メモリ装置の高速動作が阻害される。
【０００８】
【発明が解決しようとする課題】
本発明が達成しようとする技術的課題は、例えば、高速アドレスデコーダを備える半導体メモリ装置を提供することにある。
【０００９】
本発明が達成しようとする他の技術的課題は、例えば、半導体メモリ装置における高速アドレスデコーディング方法を提供することにある。
【００１０】
【課題を解決するための手段】
上記の技術的課題を達成するために、本発明に係る半導体メモリ装置は、複数個のメモリセルを含むメモリセルアレー、外部マスター信号の活性化に応答し、内部マスター信号を活性化させると共に前記内部マスター信号と関係なくイネーブル信号を活性化させる内部信号発生器、前記内部マスター信号が非活性化状態の間に、ローアドレスをあらかじめプリデコーディングして、プリデコードされたローアドレスを出力するプリデコーダ、及び前記イネーブル信号の活性化に応答し、前記プリデコードされたローアドレスをデコーディングして前記複数個のメモリセルのうち対応するメモリセルに対するワードラインイネーブル信号を活性化させるメインデコーダを備えることを特徴とする。
【００１１】
上記の技術的課題を達成するために、本発明に係る他の構成の半導体メモリ装置は、複数個のメモリセルを含むメモリセルアレー、外部マスター信号の活性化に応答し、内部マスター信号を活性化させる内部信号発生器、前記内部マスター信号が非活性化状態の間に、ローアドレスをあらかじめプリデコーディングして、プリデコードされたローアドレスを出力するプリデコーダ、及び前記内部マスター信号の活性化に応答し、前記プリデコードされたローアドレスをデコーディングして前記複数個のメモリセルのうち対応するメモリセルに対するワードラインイネーブル信号を活性化させるメインデコーダを備えることを特徴とする。
【００１２】
上記の他の技術的課題を達成するために、本発明に係るアドレスデコーディング方法は、内部マスター信号が非活性化状態の間に、ローアドレスをあらかじめプリデコーディングして、プリデコードされたローアドレスを発生する段階と、外部マスター信号の活性化に応答し、前記内部マスター信号を活性化させる段階と、前記外部マスター信号の活性化に応答し、前記内部マスター信号と関係なくイネーブル信号を活性化させる段階と、前記イネーブル信号の活性化に応答し、前記プリデコードされたローアドレスをデコーディングして、対応するメモリセルに対するワードラインイネーブル信号を活性化させる段階とを含むことを特徴とする。
【００１３】
上記の他の技術的課題を達成するために、本発明に係る他のアドレスデコーディング方法は、内部マスター信号が非活性化状態の間に、ローアドレスをあらかじめプリデコーディングして、プリデコードされたローアドレスを発生する段階と、外部マスター信号の活性化に応答し、前記内部マスター信号を活性化させる段階と、前記内部マスター信号の活性化に応答し、前記プリデコードされたローアドレスをデコーディングして、対応するメモリセルに対するワードラインイネーブル信号を活性化させる段階とを含むことを特徴とする。
【００１４】
したがって、本発明に係る半導体メモリ装置及びアドレスデコーディング方法によれば、例えば、前記外部マスター信号が活性化された時点から前記ワードラインイネーブル信号が活性化される時点までの時間が短くなる。すなわちワードラインが選択される動作が速くなる。これにより、メモリセルが選択される動作が速くなり、結果として半導体メモリ装置の高速動作が可能になる。
【００１５】
【発明の実施の形態】
以下、添付した図面を参照して本発明の望ましい実施の形態を詳しく説明する。しかし、本発明の実施の形態は多様な他の形態に変形することができ、本発明の技術的範囲が下記で詳述する実施の形態に限定されるものと解釈されるべきではない。本発明の実施の形態は、当業界で平均的な知識を有する者に本発明をより完全に理解させるために提供される。なお、図面上で同一の符号及び番号は同一の要素を指す。
【００１６】
図３に示すように、本発明の好適な実施の形態に係る半導体メモリ装置は、ロープリデコーダ３１、内部信号発生器３３、ローメインデコーダ３５、及びメモリセルアレー３７を備える。この半導体メモリ装置は、本発明の好適な実施の形態に係るアドレスデコーディング方法に従って動作する。
【００１７】
図３及び図７を参照すると、ロープリデコーダ３１は、ローアドレスストローブ信号/RASの非活性化状態(論理“ハイ”)の間に、即ち内部マスター信号PRの非活性化状態(論理“ロー”)の間に、ローアドレスRAiをあらかじめプリデコーディングして、そのプリデコードされたローアドレスDRAijをラッチする。すなわち、ロープリデコーダ３１は、アドレスセットアップ時間tAS中にローアドレスRAiをあらかじめプリデコーディングして、そのプリデコードされたローアドレスDRAijをラッチする。ローアドレスRAiは、外部から入力される信号であってもよいし、内部で発生される信号であってもよい。
【００１８】
通常の半導体メモリ装置は、ローアドレスRAiは、図７のタイミング図に示されたように、ローアドレスストローブ信号/RASの活性化、すなわち論理“ハイ”から論理“ロー”への遷移よりアドレスセットアップ時間tASだけ先に入力されるように仕様が決定されており、これは当業界で通常の知識を有する者に広く知られた事実である。
【００１９】
内部信号発生器３３は、ローアドレスストローブ信号/RASの活性化に応答し、すなわち論理“ハイ”から論理“ロー”への遷移を感知し、内部マスター信号PRを論理“ハイ”に活性化させる。また、内部信号発生器３３は、内部マスター信号PRと関係なく、ローアドレスストローブ信号/RASの活性化に応答してイネーブル信号PNBLSを論理“ハイ”に活性化させる。
【００２０】
ローメーンデコーダ３５は、イネーブル信号PNBLSの活性化に応答してプリデコードされたローアドレスDRAijをデコーディングしてワードラインイネーブル信号NWEiを論理“ハイ”に活性化させる。図３では、ローメーンデコーダ３５がイネーブル信号PNBLSの活性化に応答するように構成されているが、ローメーンデコーダ３５が、内部マスター信号PRの活性化に応答して、プリデコードされたローアドレスDRAijをデコーディングするように構成されてもよい。
【００２１】
次に、ワードラインイネーブル信号NWEiが活性化されると、対応するワードライン(図示せず)が選択されて活性化され、これにより、メモリセルアレー３７中の対応するメモリセルが選択される。
【００２２】
したがって、上述した本発明の好適な実施の形態に係る半導体メモリ装置では、ロープリデコーダ３１がローアドレスストローブ信号/RASの非活性化状態の間に、即ち内部マスター信号PRの非活性化状態(論理“ロー”)の間にローアドレスRAiをあらかじめプリデコーディングし、ローメーンデコーダ３５がイネーブル信号PNBLSに応答して、プリデコードされたローアドレスDRAijをデコーディングするので、ローアドレスストローブ信号/RASが活性化された時点からワードラインイネーブル信号NWEiが活性化される時点までの時間が短くなる。
【００２３】
換言すると、本発明の好適な実施の形態によれば、ロー(row)、すなわちワードラインが選択される動作が速くなる。これにより、メモリセルが選択される動作が高速化され、結果として半導体メモリ装置の動作が高速化される。
【００２４】
図４は、図３に示されたロープリデコーダの詳細ブロック図である。
【００２５】
図４を参照すると、ロープリデコーダ31は、内部マスター信号PRの非活性化状態の間にローアドレスRA[０:１]、RA[２:４]、RA[５:６]のうち対応するビットを各々あらかじめプリデコーディングして、対応するプリデコードされたローアドレスDRA０１＜０:３＞、DRA２３４＜０:７＞、DRA５６＜０:３＞をラッチする３個の単位プリデコーダ４１、４３、４５を含む。なお、ここでは、一例として３個の単位プリデコーダを含む場合が示されているが、それ以上またはそれ以下の単位プリデコーダを含むことができることは自明である。
【００２６】
図５は、図４に示された単位プリデコーダの回路図である。ここでは、単位プリデコーダ４１が示されているが、他の単位プリデコーダも同様の構成を有する。
【００２７】
図５を参照すると、単位プリデコーダ４１は、NANDゲートND１、ND２、伝送ゲートT１、T２、及びラッチL１、L２を含む。
【００２８】
NANDゲートND１は、ローアドレスビットRA０、RA１の相補ビットRA０B、RA１Bを入力とし、伝送ゲートT１は、内部マスター信号PRの非活性化状態、すなわち論理“ロー”の間にNANDゲートND１の出力を伝送する。ラッチL１は、伝送ゲートT１の出力をラッチして、プリデコードされたローアドレスビットDRA０１＜０＞を出力する。
【００２９】
NANDゲートND２は、ローアドレスビットRA０、RA１を入力とし、伝送ゲートT２は、内部マスター信号PRの非活性化状態、すなわち論理“ロー”間にNANDゲートND２の出力を伝送する。ラッチL２は、伝送ゲートT２の出力をラッチして、プリデコードされたローアドレスビットDRA０１＜３＞を出力する。
【００３０】
換言すると、単位プリデコーダは、内部マスター信号PRの非活性化状態(論理“ロー”)の間にローアドレスビットRA[０:１]をあらかじめプリデコーディングして、対応するプリデコードされたローアドレスビットDRA０１＜０:３＞をラッチする。
【００３１】
図６は、図３に示されたローメインデコーダ３５の回路図である。
【００３２】
図６を参照すると、ローメインデコーダは、制御信号PDPXに応答してノードNを電源電圧VDDにプリチャージするPMOSプリチャージトランジスタP１、ノードNと接地電圧VSSとの間に直列に接続されたNMOSトランジスタN１〜N４、及びノードNの値をラッチしてワードラインイネーブル信号NWEiを出力するラッチL３を含む。
【００３３】
ここで、NMOSトランジスタN１のゲートには、プリデコードされたローアドレスビットDRA０１＜i＞（i=０〜３）が印加され、NMOSトランジスタN２のゲートには、プリデコードされたローアドレスビットDRA２３４＜i＞（i=０〜７）が印加される。また、NMOSトランジスタN３のゲートには、プリデコードされたローアドレスビットDRA５６＜i＞（i=０〜３）が印加され、NMOSトランジスタN４のゲートには、イネーブル信号PNBLSが印加される。
【００３４】
ローメインデコーダ３５では、イネーブル信号PNBLSが論理“ハイ”に活性化され、プリデコードされたローアドレスDRA０１＜i＞、DRA２３４＜i＞、DRA５６＜i＞が論理“ハイ”になる時にNMOSトランジスタN１〜N４がすべてターンオンされ、ノードNが論理“ロー”となる。これにより、ラッチL３の出力、すなわちワードラインイネーブル信号NWEiが論理“ハイ”に活性化される。
【００３５】
なお、上述のように、ローメインデコーダが内部マスター信号PRの活性化に応答するように、NMOSトランジスタN４のゲートにイネーブル信号PNBLSの代りに内部マスター信号PRが印加してもよい。
【００３６】
本発明の好適な実施の形態に係る半導体メモリ装置では、ロープリデコーダ３１がローアドレスストローブ信号/RASの非活性化状態の間に、即ち内部マスター信号PRの非活性化状態(論理“ロー”)の間に、ローアドレスRAiをあらかじめプリデコーディングし、ローメーンデコーダ３５がイネーブル信号PNBLSに応答して、プリデコードされたローアドレスDRAijをデコーディングする。
【００３７】
これにより、ローアドレスストローブ信号/RASが活性化された時点からワードラインイネーブル信号NWEiが活性化される時点までの時間が短くなる。換言すると、ロー(row)、すなわちワードラインが選択される動作が速くなる。したがって、メモリセルが選択される動作が速くなり、結果として半導体メモリ装置の高速動作が可能になる。
【００３８】
【発明の効果】
本発明によれば、半導体メモリ装置の動作を高速化することができる。
【図面の簡単な説明】
【図１】従来のローアドレスデコーダを備える半導体メモリ装置のブロック図である。
【図２】図１に示す従来技術の動作タイミング図である。
【図３】本発明の好適な実施の形態に係る半導体メモリ装置のブロック図である。
【図４】図３に示すロープリデコーダの詳細ブロック図である。
【図５】図４に示す単位プリデコーダの回路図である。
【図６】図３に示すローメーンデコーダの回路図である。
【図７】図３に示す半導体メモリ装置の動作タイミング図である。
【符号の説明】
３１ ロープリデコーダ
３３ 内部信号発生器
３５ ローメーンデコーダ
３７ メモリセルアレー
DRAij ローアドレス
NWEi ワードラインイネーブル信号
PNBLS イネーブル信号
PR 内部マスター信号
/RAS ローアドレスストローブ信号
Claims (6)
- 複数個のメモリセルを含むメモリセルアレーと、
外部から入力されるローアドレスストローブ信号である外部マスター信号の活性化に応答し、内部マスター信号を活性化させると共に前記内部マスター信号と関係なくイネーブル信号を活性化させる内部信号発生器と、
前記内部マスター信号によって制御されるプリデコーダであって、前記外部マスター信号が活性化される前であり、そのために前記内部マスター信号が活性化される前の非活性化状態である間に、ローアドレスをあらかじめプリデコーディングして、ラッチを介してプリデコードされたローアドレスを出力するとともに、前記内部マスター信号が活性化された際に、プリデコーディングされた前記ローアドレスの前記ラッチへの供給を停止するプリデコーダと、
前記イネーブル信号の活性化に応答し、前記プリデコードされたローアドレスをデコーディングして前記複数個のメモリセルのうち対応するメモリセルに対するワードラインイネーブル信号を活性化させるメーンデコーダと、
を備えることを特徴とする半導体メモリ装置。 - 前記プリデコーダは、
前記ローアドレスの所定のビットを論理演算する複数個の論理ゲートと、
前記内部マスター信号の非活性化状態の間に前記論理ゲートの出力を伝送する複数個の伝送ゲートと、
前記伝送ゲートの出力をラッチし、ラッチされた値を前記プリデコードされたローアドレスとして出力する複数個のラッチと、
を備えることを特徴とする請求項１に記載の半導体メモリ装置。 - 複数個のメモリセルを含むメモリセルアレーと、
外部から入力されるローアドレスストローブ信号である外部マスター信号の活性化に応答して内部マスター信号を活性化させる内部信号発生器と、
前記内部マスター信号によって制御されるプリデコーダであって、前記外部マスター信号が活性化される前であり、そのために前記内部マスター信号が活性化される前の非活性化状態である間に、ローアドレスをあらかじめプリデコーディングして、ラッチを介してプリデコードされたローアドレスを出力するとともに、前記内部マスター信号が活性化された際に、プリデコーディングされた前記ローアドレスの前記ラッチへの供給を停止するプリデコーダと、
前記内部マスター信号の活性化に応答し、前記プリデコードされたローアドレスをデコーディングして前記複数個のメモリセルのうち対応するメモリセルに対するワードラインイネーブル信号を活性化させるメーンデコーダと、
を備えることを特徴とする半導体メモリ装置。 - 前記プリデコーダは、
前記ローアドレスの所定のビットを論理演算する複数個の論理ゲートと、
前記内部マスター信号の非活性化状態の間に前記論理ゲートの出力を伝送する複数個の伝送ゲートと、
前記伝送ゲートの出力をラッチし、ラッチされた値を前記プリデコードされたローアドレスとして出力する複数個のラッチと、
を備えることを特徴とする請求項３に記載の半導体メモリ装置。 - 外部から入力されるローアドレスストローブ信号である外部マスター信号の活性化に応答して活性化する内部マスター信号によって制御される段階であって、前記外部マスター信号が活性化される前であり、そのために前記内部マスター信号が活性化される前の非活性化状態である間に、ローアドレスをあらかじめプリデコーディングしてラッチすることにより、プリデコードされたローアドレスを発生するとともに、前記内部マスター信号が活性化された際に、ラッチされるプリデコーディングされた前記ローアドレスの供給を停止する段階と、
前記外部マスター信号の活性化に応答し、前記内部マスター信号を活性化させる段階と、
前記外部マスター信号の活性化に応答し、前記内部マスター信号と関係なくイネーブル信号を活性化させる段階と、
前記イネーブル信号の活性化に応答し、前記プリデコードされたローアドレスをデコーディングして対応するメモリセルに対するワードラインイネーブル信号を活性化させる段階と、
を含むことを特徴とする半導体メモリ装置のアドレスデコーディング方法。 - 外部から入力されるローアドレスストローブ信号である外部マスター信号の活性化に応答して活性化する内部マスター信号によって制御される段階であって、前記外部マスター信号が活性化される前であり、そのために前記内部マスター信号が活性化される前の非活性化状態である間に、ローアドレスをあらかじめプリデコーディングしてラッチすることにより、プリデコードされたローアドレスを発生するとともに、前記内部マスター信号が活性化された際に、ラッチされるプリデコーディングされた前記ローアドレスの供給を停止する段階と、
前記外部マスター信号の活性化に応答し、前記内部マスター信号を活性化させる段階と、
前記内部マスター信号の活性化に応答し、前記プリデコードされたローアドレスをデコーディングして対応するメモリセルに対するワードラインイネーブル信号を活性化させる段階と、
を含むことを特徴とする半導体メモリ装置のアドレスデコーディング方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR99-1649 | 1999-01-20 | ||
| KR1019990001649A KR100284744B1 (ko) | 1999-01-20 | 1999-01-20 | 고속 어드레스 디코더를 구비하는 반도체 메모리장치 및 이의 어드레스 디코딩 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000215666A JP2000215666A (ja) | 2000-08-04 |
| JP4444423B2 true JP4444423B2 (ja) | 2010-03-31 |
Family
ID=19571869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000010522A Expired - Lifetime JP4444423B2 (ja) | 1999-01-20 | 2000-01-19 | 半導体メモリ装置及びそのアドレスデコーディング方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6219298B1 (ja) |
| JP (1) | JP4444423B2 (ja) |
| KR (1) | KR100284744B1 (ja) |
| DE (1) | DE19927878B4 (ja) |
| TW (1) | TW552582B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10047251C2 (de) | 2000-09-23 | 2002-10-17 | Infineon Technologies Ag | 1-aus-N-Decodierschaltung |
| JP2004047017A (ja) * | 2002-07-15 | 2004-02-12 | Renesas Technology Corp | 救済回路付き半導体記憶装置 |
| KR20080029573A (ko) * | 2006-09-29 | 2008-04-03 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
| KR100857428B1 (ko) * | 2006-12-07 | 2008-09-09 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 워드 라인 선택회로 및 방법 |
| KR100857442B1 (ko) | 2007-04-11 | 2008-09-10 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02247892A (ja) * | 1989-03-20 | 1990-10-03 | Fujitsu Ltd | ダイナミックランダムアクセスメモリ |
| JPH06139776A (ja) * | 1992-10-23 | 1994-05-20 | Fujitsu Ltd | 半導体記憶装置 |
| KR960006271B1 (ko) * | 1993-08-14 | 1996-05-13 | 삼성전자주식회사 | 고속동작을 위한 입출력라인구동방식을 가지는 반도체메모리장치 |
| JP3184085B2 (ja) * | 1996-03-01 | 2001-07-09 | 株式会社東芝 | 半導体記憶装置 |
| US5808959A (en) * | 1996-08-07 | 1998-09-15 | Alliance Semiconductor Corporation | Staggered pipeline access scheme for synchronous random access memory |
-
1999
- 1999-01-20 KR KR1019990001649A patent/KR100284744B1/ko not_active IP Right Cessation
- 1999-06-03 TW TW088109202A patent/TW552582B/zh not_active IP Right Cessation
- 1999-06-18 DE DE19927878.4A patent/DE19927878B4/de not_active Expired - Fee Related
-
2000
- 2000-01-18 US US09/487,965 patent/US6219298B1/en not_active Expired - Lifetime
- 2000-01-19 JP JP2000010522A patent/JP4444423B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000051295A (ko) | 2000-08-16 |
| US6219298B1 (en) | 2001-04-17 |
| JP2000215666A (ja) | 2000-08-04 |
| KR100284744B1 (ko) | 2001-03-15 |
| DE19927878B4 (de) | 2014-03-13 |
| DE19927878A1 (de) | 2000-08-03 |
| TW552582B (en) | 2003-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4527746B2 (ja) | 同期形半導体メモリ装置のためのカラム選択ライン制御回路 | |
| US6473360B2 (en) | Synchronous semiconductor memory device capable of high speed reading and writing | |
| KR100507379B1 (ko) | 워드라인 구동 회로 | |
| JP2007193943A (ja) | スタティック・ランダム・アクセス・メモリ | |
| US7821812B2 (en) | Low-power DRAM and method for driving the same | |
| US6055194A (en) | Method and apparatus for controlling column select lines in a synchronous memory device | |
| JP2001006366A (ja) | 同期式メモリ装置及びこれのデ−タ書き込み方法 | |
| KR0167298B1 (ko) | 메모리의 데이타 고속 억세스장치 | |
| US5940337A (en) | Method and apparatus for controlling memory address hold time | |
| KR100431331B1 (ko) | 반도체 메모리장치의 입출력 센스 앰프 구동방법 및 그구동제어회로 | |
| JP4444423B2 (ja) | 半導体メモリ装置及びそのアドレスデコーディング方法 | |
| US6055207A (en) | Synchronous semiconductor memory device having a column disabling circuit | |
| JP4164846B2 (ja) | 複数のアドレスバッファとカラムプリデコーダとの間で共通アドレスバスラインを利用する半導体メモリ素子 | |
| US6304498B1 (en) | Semiconductor memory device capable of suppressing degradation in operation speed after replacement with redundant memory cell | |
| JP3814033B2 (ja) | カラム選択信号制御回路 | |
| JP3644868B2 (ja) | 活性化された多数本のワード線が順次ディスエーブルされる半導体メモリ装置 | |
| JP4125448B2 (ja) | 半導体メモリ装置 | |
| KR20090037255A (ko) | 반도체 테스트 장치 및 그의 테스트 방법 | |
| US6580656B2 (en) | Semiconductor memory device having memory cell block activation control circuit and method for controlling activation of memory cell blocks thereof | |
| JP2001160297A (ja) | 半導体記憶装置 | |
| KR100318439B1 (ko) | 워드라인 억세스 타임을 개선하기 위한 방법 및 그를 위한 반도체 메모리 장치 | |
| KR100390835B1 (ko) | 반도체메모리소자의 로우어드레스 디코딩 장치 | |
| JP2661651B2 (ja) | 半導体記憶装置 | |
| KR0162991B1 (ko) | 반도체 메모리 장치 | |
| JP2000251466A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051020 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051024 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060124 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060127 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060418 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070216 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070424 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070601 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080201 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080612 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091022 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100114 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4444423 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140122 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |