KR20080089215A - 잉크젯 인쇄된 와이어 본드, 캡슐화제, 및 차폐 - Google Patents

잉크젯 인쇄된 와이어 본드, 캡슐화제, 및 차폐 Download PDF

Info

Publication number
KR20080089215A
KR20080089215A KR1020080028194A KR20080028194A KR20080089215A KR 20080089215 A KR20080089215 A KR 20080089215A KR 1020080028194 A KR1020080028194 A KR 1020080028194A KR 20080028194 A KR20080028194 A KR 20080028194A KR 20080089215 A KR20080089215 A KR 20080089215A
Authority
KR
South Korea
Prior art keywords
encapsulant
printed
package
wire
printing
Prior art date
Application number
KR1020080028194A
Other languages
English (en)
Inventor
피터 엠. 걸빈
피터 제이. 니스트롬
존 피. 메이어스
Original Assignee
제록스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제록스 코포레이션 filed Critical 제록스 코포레이션
Publication of KR20080089215A publication Critical patent/KR20080089215A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82104—Forming a build-up interconnect by additive methods, e.g. direct writing using screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82909—Post-treatment of the connector or the bonding area
    • H01L2224/82951—Forming additional members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

반도체 디바이스에서 패키지에 칩을 연결하기 위한 방법은 칩 및 패키지의 적어도 일부분 상에 사전 결정된 두께로 캡슐화제를 인쇄하는 단계와, 칩과 패키지 사이에 사전 결정된 패턴으로 캡슐화제 상에 전도성 물질 층을 인쇄하는 단계를 포함한다. 인쇄된 전도성 물질은 캡슐화제가 인쇄된 전도성 물질로부터 칩 및 패키지까지의 거리를 규정하도록 캡슐화제의 상부면에 합치한다. 방법은 인쇄된 전도성 물질 위에 제 2 캡슐화제 층을 인쇄하고 제 2 캡슐화제 층을 경화시키는 단계를 추가로 포함한다.
Figure 112008022109950-PAT00001
반도체 디바이스, 와이어 본딩, 캡슐화제, 인쇄

Description

잉크젯 인쇄된 와이어 본드, 캡슐화제, 및 차폐{INKJET PRINTED WIREBONDS, ENCAPSULANT AND SHIELDING}
본 발명은 일반적으로 와이어 본딩 기술에 관한 것이고, 특히 물질 프린터(materials printer)를 이용하는 와이어 본드 및 스페이서의 선택적인 인쇄에 관한 것이다.
이전에, 반도체 디바이스의 제조에 있어서, 와이어 본딩은 칩 상의 본드 패드를 패키지 상의 본드 패드(bond pad)에 연결하도록 사용된다. 보다 상세하게, 와이어 본딩 공구는 칩 상의 패드를 터치하고, 와이어를 패키지 상의 패드에 용접하고, 그런 다음 상기 공정에서 일정 길이의 와이어를 공급하는 동안 패키지 상의 패드를 이동시킨다. 와이어는 그런 다음 다른 쪽 단부에서 패키지 상의 패드에 용접된다. 패드 사이에서 공구가 취하는 경로는 와이어의 형상 및 루프 높이를 결정하고, 이러한 것은 많은 적용 분야에서 중요하게 될 수 있다. 예를 들어, 연결 밀도를 증가시키도록 다중 열(row)의 패드가 사용될 때, 루프 높이는 와이어 사이의 단락을 피하도록 충분히 잘 제어되어야만 한다. 이러한 것은 잉크젯 프린트 헤드와 같은 적용물에서 특히 중요하게 될 수 있으며, 루프가 너무 높으면, 와이어는 노즐 판 전면을 유지하기 위해 사용되는 와이퍼 블레이드에 의해 손상될 수 있다.
와이어 본딩 기술의 예가 도 1a 내지 도 1c에 도시되어 있다. 특히, 도 1a는 볼 본딩 와이어 본딩의 예이고, 도 1b는 쐐기 본딩의 예이며, 도 1c는 볼 본딩된 와이어의 어레이(array)를 도시한다. 비록 대부분의 와이어 본딩 기술이 와이어 본딩을 보호하도록 캡슐화를 적용할 수 있을지라도, 캡슐화는 와이어 본딩을 명확하게 예시할 목적을 위하여 생략된다. 캡슐화제(encapsulant)는 주위 환경과 종래에 공지된 물리적 인자로부터 와이어 본드를 보호하도록 사용될 수 있다.
상기된 형태의 반도체 디바이스의 공지된 제조에 있어서, 캡슐화제는 단락, 기계적인 손상, 부식과 같은 환경적인 손상, 및 유전체 파손을 방지하도록 와이어 본드 상으로 분배된다. 캡슐화제의 분배는 디바이스 동작을 방해하는 영역으로 유동하는 것에 의한 문제를 보일 수 있다. 이러한 문제를 피하기 위하여, 전형적인 해결 수단은 디바이스로부터 아주 멀리 본드 패드를 이동시키는 것이며, 이러한 것에 의하여 다이 크기 및 비용을 증가시킨다.
종래에 공지된 또 다른 문제는 와이어가 다른 디바이스 또는 주위 환경으로부터 원하지 않는 에너지와 결합하는 안테나로서 작용할 수 있다는 것이다. 와이어가 안테나로서 작용할 때, 디바이스의 적절한 동작을 방해할 수 있는 노이즈가 회로에 생성된다.
그러므로, 잉크젯 인쇄된 와이어를 위한 방법 및 장치와 반도체 디바이스에서의 캡슐화제를 제공하는 것에 의하여 종래 기술의 이러한 문제와 다른 문제를 극복할 필요가 있다.
본 발명의 기술에 따라서, 반도체 디바이스의 패키지에 기판을 전기적으로 접속하는 방법이 제공된다.
예시적인 방법은 기판과 패키지 상에서 사전 결정된 두께로 캡슐화제를 사전 결정된 패턴으로 인쇄하는 단계, 기판과 패키지 사이에서 사전 결정된 패턴으로 캡 슐화제 상에 전도성 와이어의 층을 인쇄하는 단계, 및 인쇄된 전도성 와이어 패턴 위에 캡슐화제의 제 2 층을 인쇄하는 단계를 포함할 수 있다. 인쇄된 전도성 와이어는 캡슐화제의 상부면에 합치하고, 이에 의하여, 캡슐화제의 두께만큼 기판으로부터 이격된다. 적어도 캡슐화제의 제 2 층은 경화될 수 있다.
본 발명의 기술에 따라서, 와이어 본드를 형성하는 방법이 제공된다.
예시적인 방법은 반도체 디바이스 상에 전도성 금속 물질을 선택적인 패턴으로 인쇄하는 단계, 및 반도체 디바이스의 표면으로부터 인쇄된 금속 물질층을 인쇄된 캡슐화제 물질로 이격시키는 단계를 포함할 수 있다.
본 발명의 기술에 따라서, 와이어 본딩된 반도체 디바이스가 제공된다.
예시적인 디바이스는 패키지와, 패키지에 고정된 칩을 포함할 수 있다. 각각의 칩과 패키지는 칩과 패키지에 형성된 본드 패드를 포함한다. 유전체와 같은 절연층 또는 캡슐화 층은 칩과 패키지의 상부면에 인쇄된다. 금속 와이어 패턴은 절연층의 상부면에 인쇄되어 그 표면에 합치하며, 인쇄된 금속 와이어 패턴은 칩 본드 패드와 패키지 본드 패드와 접촉하며, 금속 와이어 패턴은 제 1 절연층의 두께만큼 칩으로부터 이격된다. 제 2 캡슐화제 층은 금속 와이어 패턴의 상부면에 인쇄될 수 있다.
본 발명에 따른 와이어는 디바이스 자체가 물질 프린터에 의해 생성되었던지 간에, 현재 표준 와이어 본드를 사용하는 거의 어떠한 형태의 디바이스 상에도 인쇄될 수 있다. 형상 제어 특징은 와이어 형상에 걸친 거의 완전한 3차원 제어를 허 용하고, 그러므로, 와이어 크로스오버, 단락 방지, 및 낮은 루프 높이를 유지하는 것을 가능하게 한다. 낮은 루프 높이는 잉크젯 헤드의 와이퍼 블레이드, 도는 높은 밀도의 상호 접속을 피하는 것과 같은 수직 치수가 억제되는 경우에 특히 유익할 수 있다.
또한, 물질 프린터는 25㎛의 공간과 함께 25㎛만큼 작은 와이어를 인쇄할 수 있어서, 단일 열에 대해 50㎛의 와이어 피치를 허용한다. 추가 열의 본드 패드와 와이어를 부가하는 것은 4개의 열에 대해 12.5㎛의 차수 상에서 유효 피치가 보다 작게 되는 것을 허용할 수 있다. 디바이스의 가장자리로부터의 각각의 열은 이전의 와이어보다 높은 고도(인쇄된 캡슐화제를 사용하여)에서 형성될 수 있어서, 다른 열과 간섭하지 않는다.
또한, 많은 수의 와이어가 필요한 대응하는 수의 많은 접속때문에 현재 사용되지 않는 상황이 있다. 많은 수의 분출을 구비한 물질 프린터를 사용하는 것에 의하여, 많은 와이어가 임의의 시간 억제 없이 동시에 인쇄될 수 있다. 또한, 극히 맣은 수의 표준 와이어 본드가 오류의 위험으로 인하여 실행할 수 없으며, 와이어의 인쇄는 이러한 문제를 피할 수 있고, 표준 와이어 본딩 기술보다 높은 정확성을 제공할 수 있다.
실시예는 대체로 물질 프린터에 의해 반도체 부품들의 인쇄에 관한 것이다. 물질이 잉크젯 프린터로부터 드롭 바이 드롭(drop-by-drop) 패턴으로 선택적으로 침착되는 인쇄된 유기 전자 기기가 공지되어 있다. 이러한 장치를 위한 적용은 평 면 패널 디스플레이(LCD 컬러 필터 및 인터 컬러(inter-color) 스페이서, OLED 디스플레이), RFID 태그, 유비쿼터스 신호계, 스마트 페이퍼, 큰 광전지, 롤업 디바이스, 인쇄 회로 기판 에칭 및 납땜 마스크, 및 생화학 센서와 같은 크고 비교적 비싼 전자 기기를 위하여 사용된다.
그러나, 본 명세서에 있는 예시적인 실시예에서, 캡슐화제 물질과 전도성 금속 물질은 임의의 필요한 표면상에 본드 패드, 트레이스(trace), 와이어, 및 캡슐화제를 인쇄하도록 압전기 프린트 헤드를 가지는 물질 프린터로부터 정밀하고 제어된 방식으로 분배될 수 있다.
본 발명에서 이용되는 바와 같은 압전기 프린트 헤드는 프로그램된 컴퓨터의 지시로 금속 및 절연재와 같은 다양한 물질을 인쇄하도록 명령받을 수 있다. 물질의 인쇄가 초기에 컴퓨터에 의해 관리되기 때문에, 임의의 수의 패턴이 물질과 관계없이 인쇄되어, 종래에 달성될 수 없었던 층이진 반도체 디바이스가 가능하게 된다.
도 2는 본 명세서에 기술되는 바와 같은 금속형 인쇄 헤드로 특정 부품을 인쇄하는 것에 의하여 조립되는 반도체 디바이스(200)를 도시한다. 반도체 디바이스(200)가 일반화된 개략적인 도시로 표현되고, 다른 부품이 추가되거나 또는 현재의 부품이 제거 또는 변경될 수 있다는 것을 이해할 것이다. 조립된 반도체 디바이스(200)는 패키지(210), 패키지(210) 상에 형성된 기판(220), 각각 기판(220)과 패키지(210)를 위한 본드 패드(230, 240), 인쇄된 제 1 캡슐화제 층(250), 인쇄된 제 1 와이어 층(260), 및 인쇄된 제 2 캡슐화제 층(270)을 포함할 수 있다. 비록 도시 되지 않았을지라도, 트레이스 또한 디바이스에 포함될 수 있다.
본 명세서에서 예시적인 실시예를 기술하는 목적을 위하여, 용어 "기판"은 종래에 공지된 바와 같은 다이 칩 등을 지칭할 수 있다. 부가하여, 본 명세서에서 사용되는 바와 같은 용어 "와이어"는 프린트 헤드에 의해 인쇄되는 전도성 금속을 지칭하며 와이어 그 자체의 형상으로 금속의 형상을 제한하도록 의도되지 않는다. 다중 층의 인쇄된 캡슐화제와 인쇄된 와이어는 사전 결정된 디자인 파라미터에 따라서 제공될 수 있다. 비록 상세하게 기술되지 않을지라도, 당업자는 조립체가 본 명세서에 제공된 설명에 기초하여 다수의 추가 층을 포함할 수 있다는 것을 예측할 것이다. 부가하여, 캡슐화제의 인터리빙(interleaving)이 종래에 얻어지지 않았던 와이어 패턴을 가능하게 하는 것을 다음의 설명으로부터 명백하게 된다.
또한, 예시적인 실시예와 관련하여, 캡슐화제의 사용은 특정 관계에서 절연 또는 유전체 층으로 대체될 수 있다. 본 발명에서 사용되는 바와 같은 캡슐화제는 조성에 있어서 변할 수 있지만, 전형적으로 고순도의 것이다. 다시 말하면, 캡슐화제는 부식을 감소시키기 위하여 보다 적은 이온 오염물을 포함할 수 있다. 단지 예를 들어, 캡슐화제는 에폭시, 겔, 실리콘과 같은 엘라스토머, 및 다른 관련 물질일 수 있다. 캡슐화제는 전형적으로 약 60℃로부터 약 200℃로 가열에 의하여 경화될 수 있다. 캡슐화제는 또한 약 125℃로부터 약 150℃로 가열에 의해 경화될 수 있다. 부가하여, 캡슐화제의 경화는 예를 들어 두 부분의 혼합 경화 또는 자외선 광과 같은 다른 조사를 사용하여 가열없이 가능하게 될 수 있다.
도 3a 내지 도 3d를 참조하여, 반도체 디바이스(300)을 조립하기 위한 공정 이 기술된다. 도 3a 내지 도 3d가 예시의 목적을 위하여 단순화되고, 다른 단계들이 추가되거나 또는 현재의 부품이 제거 또는 변형되었다는 것을 예측할 것이다.
도 3a를 참조하여, 조립의 초기 단계는 각각 도시된 바와 같은 각각의 기판(320)과 패키지(310)에 이전에 고정된 본드 패드(330, 340)과 함께 패키지(310)에 고정된 기판(320)의 공급을 포함한다. 지시된 바와 같이, 트레이스(도시되지 않음)는 미리 존재하거나 또는 이것들은 물질 프린터의 프린트 헤드(390)로 디바이스 상에 인쇄될 수 있다.
본드 패드와 트레이스가 제조 장소에서 적용되는 경우에, 캡슐화제와 와이어와 유사한 물질 프린트 헤드(390)로 적용될 수 있다. 예를 들어, 물질 프린트 헤드(390)는 기판(320)과 패키지(310) 상으로 휘발성 용매에 현탁된 콜로이드 전도체(colloidal conductor)의 액적을 인쇄할 수 있다. 기판(320) 및/또는 패키지(310)는 예열되어, 용매를 기판 및/또는 패키지와 접촉으로 순간적으로 증발하도록 한다. 기판(320) 및 패키지(310)의 예열은 인쇄된 물질을 보다 신속하게 건조시키는 한편, 물질의 퍼짐을 최소화하는 이점을 가질 수 있다. 전형적으로, 기판과 패키지를 약 100℃ 내지 약 300℃ 사이의 온도로 예열하는 것은 사용된 휘발성 용매를 순간 증발시킬 수 있는 표면 온도를 제공하게 된다. 예열로, 물질의 인쇄 액적이 실온 표면에서 물질의 유사한 프린트 액적보다 약 절반 크기로 형성될 수 있다.
콜로이도 도체를 위해 사용된 물질의 예는 은용액(colloidal silver), 금용액(colloidal gold), 또는 다른 유사한 공지된 도체를 포함할 수 있다.
본드 패드(334, 340) 및 트레이스를 규정하는 인쇄된 물질의 두께는 프린트 헤드(390)에 의해 전체적으로 제어될 수 있다. 다시 말하면, 보다 두꺼운 층의 물질이 필요하면, 추가의 액적이 동일한 위치에 있는 기판으로 분사된다. 물질의 소결은 각각의 인쇄 층 또는 다수의 물질 액적이 동일한 위치에 적용된 후에 수행될 수 있다. 기판이 충분히 높은 온도로 가열되면, 인쇄된 물질의 독립된 소결 단계는 필요가 없을 수 있다. 소결이 사용되는 경우에, 약 200℃ 내지 약 300℃에서 10분의 사이클이 인쇄된 물질의 피크 전도성(peak conductivity)이 되게 할 것이다. 더욱이, 은에 대하여 약 200℃ 및 금에 대해 약 300℃의 온도가 기술된 피크 전도성을 제공할 수 있다는 것이 예상된다.
도 3b에 도시된 바와 같이, 디바이스는 또한 물질 프린트 헤드(390)를 사용하여 적어도 기판(320)과 패키지(310)에 인쇄되는 캡슐화제(350)을 포함할 수 있다. 비록, 캡슐화제가 기판(320)과 패키지(310) 상에 인쇄되는 것으로서 기술되었을지라도, 표면이 절연 또는 유전체이면, 인쇄에 의해 침착되는 제 1 층이 이후에 또한 기술되는 바와 같은 제 1 와이어 층(360)을 규정하는 금속일 수 있다는 것이 예측된다. 그러므로, "제 1 캡슐화제 층"은 기판과 패키지 상에 인쇄되는 제 1 층일 필요는 없다.
캡슐화제가 기판과 패키지 위에 인쇄되는 경우에, 제 1 캡슐화제 층(350)은 기판(320)과 제 1 와이어층(360) 사이의 필요한 거리에 대응하는 두께로 인쇄될 수 있다. 캡슐화제(350)는 기판 본드 패드(330)의 일부를 중첩하여, 패키지 본드 패드(340)에 인접하여 종료하도록 기판(320)과 패키지(310) 사이의 계단 구조를 횡단 할 수 있다. 비 본드(non-bond) 패드 영역에 있는 기판 또는 구조가 전도성이면 중첩만이 제공될 수 있다는 것이 예측될 것이다. 기판과 패키지 표면이 유전체, 절연이거나, 또는 절연 표면 또는 절연 층을 구비하면, 제 1 캡슐화제 층은 생략될 수 있다. 제 1 캡슐화제 층이 이용되면, 인쇄된 캡슐화제는 이후에 추가로 기술되는 바와 같이 기판(320)과 위에 놓인 와이어(360) 사이의 절연 스페이서로서 작용하며, 디자인 파라미터에 따라 필요한 두께로 인쇄될 수 있다.
전형적으로, 인쇄된 캡슐화제 층(350)은 약 1 내지 5㎛ 두께일 수 있다. 프린트 헤드(390)는 인쇄 동안 기판(320)으로부터 약 1㎜ 떨어질 수 있으며; 그러나, 상기 거리는 예를 들어 패키지(310) 상에 인쇄될 때 인쇄 필요에 따라서 조정될 수 있다.
한번 인쇄되면, 캡슐화제는 굽기(bake)를 사용하여 완전히 경화될 수 있다. 굽는 온도 및 기간은 캡슐화제를 위해 사용되는 물질에 따라서 변화할 수 있으며; 그러나, 약 30분 동안 약 100℃ 내지 약 150℃의 온도가 기본으로서 사용될 수 있다. 박층(thin layer)의 캡슐화제에 대하여, 보다 짧은 굽는 시간 및/또는 온도가 사용될 수 있으며, 보다 두꺼운 층의 캡슐화제에 대하여, 보다 긴 굽는 시간 및/또는 온도가 사용될 수 있다. 부가하여, 대략 600㎛의 기판(320)과 패키지(310) 사이의 계단 높이가 프린트 헤드(390)에 의해 수용될 수 있다.
선택으로서, 캡슐화제 및 금속의 다중층이 디바이스 상에 인쇄될 때, 단일 굽기가 다양한 층들의 인쇄를 완료하기까지 수행될 수 있다.
도 3c에 도시된 바와 같이, 제 1 와이어 층(360)을 규정하는 금속은 제 1 캡 슐화제 층(350) 위에 인쇄된다. 도전성 경로를 완성하기 위하여, 제 1 와이어 층(360)은 기판 본드 패드(330)와 패키지 본드 패드(340) 모두를 접촉하도록 인쇄된다. 예시적인 실시예에 의해 만들어진 발전에 있어서, 본드 패드(330, 340) 사이에 인쇄된 와이어(360)의 경로는 실제로 임의의 디자인 파라미터에 따라서 변할 수 있다. 인쇄된 와이어(360)는 와이어가 인쇄되는 캡슐화제의 상부면에 합치한다. 부가하여, 금속 "와이어"(360)는 다수의 포개져 인쇄된 액적에 의하여 규정된 두께를 가질 수 있으며, 인쇄된 금속 물질의 다수의 인접한 액적에 의하여 규정된 폭을 가질 수 있다.
따라서, 결과적인 인쇄된 와이어(360)는 그 자체가 둥글게 될 필요가 없지만, 특정 디바이스에 대해 적절한 임의의 형상 및 치수로 인쇄될 수 있다. 예를 들어, 인쇄된 와이어(360)의 수직 치수를 억제하는 것에 의하여, 미세한 띠(microstrip) 형태의 라인이 형성될 수 있다. 여전히 추가적으로, 인쇄된 와이어(360)가 큰 전류를 운반하도록 의도되면, 와이어는 그 전류에 적절한 크기로 인쇄될 수 있다. 상기 형상은 또한 와이어의 임피던스를 변경하도록 변화될 수 있으며, 이러한 것은 와이어가 전송 라인으로서 작용하는 경우에 반사(reflection)를 감소시키기 위하여 중요하게 될 수 있다. 추가로, 일정 배열 내에 있는 다수의 와이어의 각각은 상이하게 인쇄될 수 있다. 마찬가지로, 와이어(360)가 공유된 접지 접속과 같이 많은 양의 전류를 운반할 때, 큰 단면을 가지도록 인쇄될 수 있다.
그러므로, 인쇄된 와이어(360)가 기판(320)으로부터 사전 결정된 거리에 달하고, 직접 옆길로 가서, 가장자리 위에 떨어져, 본드 패드를 패키지에 부착하도록 하강할 수 있다. 상부 와이어가 인쇄되기 전에 캡슐화제(350)가 인쇄되기 때문에, 또 다른 와이어는 예를 들어 임의의 단락의 위험없이 현재의 와이어 바로 위 5㎛에서 통과할 수 있다. 와이어는 특히 기판(320)으로부터 상이한 높이에서 측방으로 진행하는 다중 열을 인쇄하는 것에 의하여 이전의 가능한 것 보다 높은 밀도로 사용될 수 있다. 와이어는 하나의 배열에 있는 디바이스들 사이에서 응력을 완화시키거나 저항을 평형화하도록 "U"자형 굽힘을 가질 수 있다. 또한, 캡슐화제가 단지 필요한 경우에 인쇄되기 때문에, 디바이스로부터 캡슐화제를 멀리 유지하는데 매우 적은 다이 공간이 필요하게 된다. 이러한 예들은 예시적인 실시예에서 와이어를 인쇄하는 것에 의하여 볼 수 있는 가요성을 예시하도록 제공되고, 제한하도록 의도되지 않는다.
와이어(360)가 인쇄되면, 이것은 본드 패드와 트레이스와 관련하여 상기된 바와 같이 소결될 수 있다. 예를 들어, 인쇄된 와이어(360)의 소결은 약 10분 동안 약 200℃ 내지 약 300℃에서 행해질 수 있다.
인쇄 및 인쇄된 와이어(360)의 임의의 소결에 이어서, 제 2 캡슐화제 층(370)은 인쇄된 와이어(360) 위에 인쇄된다. 다시, 캡슐화제(370)는 제 1 캡슐화제 층(350)과 관련하여 기술된 바와 동일한 방식으로 경화될 수 있다. 추가의 와이어 층(360)이 인쇄되지 않으면, 인쇄된 제 2 캡슐화제 층(370)의 기능은 서로로부터 그리고 주위로부터 와이어층들을 보호하도록 인쇄된 와이어(360)를 덮는 기능이 될 수 있다. 인쇄된 와이어의 추가 층이 적용되는 경우에, 제 2 캡슐화제 층(370)은 인접한 인쇄된 와이어 층(360) 사이의 두께를 규정하도록 사용되는 중간 캡슐화 제 층일 수 있다. 캡슐화제 층 및 와이어 층의 인쇄가 특정 디바이스를 위한 필요한 수의 와이어 층에 따라서 반복될 수 있다는 것을 예측할 것이다.
비록 특별하게 예시되지 않았을지라도, 금속층이 와이어를 격리하는 전자 간섭(EMI) 차폐물로서 인쇄될 수 있다는 것을 또한 예측할 것이다. 이러한 것은 보다 높은 주파수 동작에서, 또는 전기적 노이즈 영역에 있는 적용물에 대해 특히 적용할 수 있다. 디바이스 사이의 전기적 누화(cross-talk)를 방지하는 것이 필요하면, 금속 덮개(shroud)가 개개의 와이어 주위에 만들어질 수 있다. 또한, 각각의 와이어는 개별적으로 캡슐화될 수 있다.
도 4는 본 기술의 실시예에 따라서 동작하는 부품의 상호 접속을 도시하도록 제공된다. 특히, 프로그램 가능한 중앙 제어 유닛을 가지는 컴퓨터는 디바이스(400) 상으로 물질 프린트 헤드(490)로부터 추출되는 인쇄 물질의 형태와 위치를 지시하도록 프로그램된다. 인쇄 위치, 양, 및 패턴을 변화시키는 것은 컴퓨터 내로의 입력 및 컴퓨터의 결과적인 적용에 따라서 제어된다. 비록 부품들 사이의 관계가 일반적인 형태로 기술되었을지라도, 당업자에 의하여 예시적인 실시예의 범위로부터 벗어남이 없이 특정 부품을 추가, 제거, 또는 변경할 수 있다는 것을 예측할 것이다.
몇 개의 이점이 상기된 예시적인 실시예에 의해 달성되며, 광범위한 적용, 형상 제어, 높은 와이어 밀도, 와이어 형상 및 지름에 걸친 제어, 와이어 경로 지정의 용이성, 및 전체적인 공정 단순화를 포함하는 것이 당업자에 의해 예측될 것이다. 예를 들어, 본 명세서에 기술된 바와 같은 와이어는 디바이스 자체가 물질 프린터에 의해 생성되었던지 간에, 현재 표준 와이어 본드를 사용하는 거의 어떠한 형태의 디바이스 상에도 인쇄될 수 있다. 형상 제어 특징은 와이어 형상에 걸친 거의 완전한 3차원 제어를 허용하고, 그러므로, 와이어 크로스오버, 단락 방지, 및 낮은 루프 높이를 유지하는 것을 가능하게 한다. 낮은 루프 높이는 잉크젯 헤드의 와이퍼 블레이드, 또는 높은 밀도의 상호 접속을 피하는 것과 같은 수직 치수가 억제되는 경우에 특히 유익할 수 있다.
또한, 물질 프린터는 25㎛의 간격과 함께 25㎛만큼 작은 와이어를 인쇄할 수 있어서, 단일 열에 대해 50㎛의 와이어 피치를 허용한다. 추가 열의 본드 패드와 와이어를 부가하는 것은 4개의 열에 대해 대략 12.5㎛에서 유효 피치가 보다 작게 되는 것을 허용할 수 있다. 디바이스의 가장자리로부터의 각각의 열은 이전의 와이어보다 높은 고도(인쇄된 캡슐화제를 사용하여)에서 형성될 수 있어서, 다른 열과 간섭하지 않는다.
또한, 많은 수의 와이어가 필요한 대응하는 수의 많은 접속때문에 현재 사용되지 않는 상황이 있다. 많은 수의 제트(jet)를 구비한 물질 프린터를 사용하는 것에 의하여, 많은 와이어가 임의의 시간 제약 없이 동시에 인쇄될 수 있다. 또한, 극히 많은 수의 표준 와이어 본드가 파손의 위험으로 인하여 실행할 수 없으며, 와이어의 인쇄는 이러한 문제를 피할 수 있고, 표준 와이어 본딩 기술보다 높은 정확성을 제공할 수 있다.
부가하여, 상이한 길이의 와이어는 상이한 저항을 가지며, 이는 모든 디바이스가 동일하게 실행할 것을 요구하는 일부 적용에 대해 문제를 유발할 수 있다. 전 형적인 와이어 본딩으로, 이러한 것은 루프 높이를 변화시키는 것에 의하여 다루어질 수 있지만, 이상적인 루프 높이와 본더가 그 루프 높이를 결정하도록 취하는 이상적인 경로를 결정하고, 본더가 이러한 공정을 일관적으로 반복하는 것을 보장하는 것은 어려울 수 있다. 그러므로, 본 명세서에서 예시적인 실시예의 인쇄된 와이어가 보다 길거나 또는 짧은 루트를 용이하게 취할 수 있거나, 또는 와이어의 저항을 증가시키도록 포함된 추가의 루프를 가질 수 있다는 것을 예측할 것이다. 와이어의 단면은 또한 저항을 균등하게 하도록 변화될 수 있으며, 보다 큰 단면적은 보다 작은 저항을 준다.
도 1a, 도 1b, 및 도 1c는 공지된 와이어 본딩의 사시도.
도 2는 본 발명의 실시예에 따른 부분적인 반도체 디바이스를 도시한 도면.
도 3a 내지 도 3d는 본 발명의 실시예에 따른 물질 프린트 헤드로 반도체 디바이스를 제조하는 몇 개의 스테이지를 도시한 측면도.
도 4는 본 발명의 실시예에 따른 동작 부품의 상호 접속을 도시한 도면.
(도면의 주요 부분에 대한 부호의 설명)
200 : 반도체 디바이스 210 : 패키지
220 : 기판 230, 240 : 본드 패드
250 : 제 1 캡슐화제 층 260 : 제 1 와이어 층
270 : 제 2 캡슐화제 층

Claims (5)

  1. 반도체 디바이스에서 패키지에 칩을 접속하는 방법으로서,
    상기 칩과 패키지의 적어도 일부분 상에 사전 결정된 두께로 캡슐화제를 인쇄하는 단계;
    상기 칩과 패키지 사이에 사전 결정된 패턴으로 전도성 물질 층을 상기 캡슐화제 상에 인쇄하며, 상기 캡슐화제가 상기 인쇄된 전도성 물질로부터 상기 칩과 패키지까지의 거리를 규정하도록, 상기 인쇄된 전도성 물질이 상기 캡슐화제의 상부면과 합치하는 단계;
    상기 인쇄된 전도성 물질 위에 제 2 캡슐화제 층을 인쇄하는 단계; 및
    적어도 상기 제 2 캡슐화제 층을 경화시키는 단계를 포함하는, 반도체 디바이스에서 패키지에 칩을 접속하는 방법.
  2. 제 1 항에 있어서, 절연된 칩 및 패키지 표면을 추가로 포함하고, 캡슐화제를 인쇄하기 전에 전도성 물질의 층을 상기 절연된 칩 및 패키지 상에 인쇄하는 단계를 추가로 포함하며, 인쇄된 제 1 전도성 물질 층은 이후의 인쇄된 전도성 물질 층과 상이한 패턴을 가지는, 반도체 디바이스에서 패키지에 칩을 접속하는 방법.
  3. 제 1 항에 있어서, 상기 칩 및 패키지 상에 본드 패드를 인쇄하는 단계를 추가로 포함하는, 반도체 디바이스에서 패키지에 칩을 접속하는 방법.
  4. 제 1 항에 있어서, 상기 캡슐화제를 인쇄하는 단계는 상기 칩 및 패키지의 적어도 일부분 상에서 실행되는, 반도체 디바이스에서 패키지에 칩을 접속하는 방법.
  5. 제 3 항에 있어서, 상기 본드 패드를 인쇄하는 단계는 디바이스를 예열하고 상기 디바이스에 휘발성 용매에서 현탁되는 도체의 액적을 인쇄하는 단계와, 예열된 디바이스와의 접촉으로 상기 휘발성 용매를 순간적으로 증발시키는 단계를 포함하는, 반도체 디바이스에서 패키지에 칩을 접속하는 방법.
KR1020080028194A 2007-03-30 2008-03-27 잉크젯 인쇄된 와이어 본드, 캡슐화제, 및 차폐 KR20080089215A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/694,886 US8097497B2 (en) 2007-03-30 2007-03-30 Inkjet printed wirebonds, encapsulant and shielding
US11/694,886 2007-03-30

Publications (1)

Publication Number Publication Date
KR20080089215A true KR20080089215A (ko) 2008-10-06

Family

ID=39564619

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080028194A KR20080089215A (ko) 2007-03-30 2008-03-27 잉크젯 인쇄된 와이어 본드, 캡슐화제, 및 차폐

Country Status (6)

Country Link
US (1) US8097497B2 (ko)
EP (1) EP1976008A3 (ko)
JP (1) JP2008258611A (ko)
KR (1) KR20080089215A (ko)
CN (1) CN101276765B (ko)
TW (1) TWI511177B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100156768A1 (en) * 2008-12-22 2010-06-24 Fletcher Ii James Douglas Display media, method of forming display media, and printer for printing on display media
US9496171B2 (en) * 2014-09-26 2016-11-15 Texas Instruments Incorporated Printed interconnects for semiconductor packages
CN106206331B (zh) * 2015-05-08 2019-02-01 华邦电子股份有限公司 堆叠封装装置及其制造方法
US9666530B1 (en) * 2015-12-28 2017-05-30 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device
US10504806B2 (en) 2016-05-06 2019-12-10 Stmicroelectronics S.R.L. Semiconductor package with electrical test pads
US10930581B2 (en) 2016-05-19 2021-02-23 Stmicroelectronics S.R.L. Semiconductor package with wettable flank
WO2020215249A1 (zh) * 2019-04-24 2020-10-29 深圳市汇顶科技股份有限公司 芯片互联装置、集成桥结构的基板及其制备方法
KR102650018B1 (ko) * 2022-08-30 2024-03-22 엔트리움 주식회사 전자 장치의 제조 방법
KR102642318B1 (ko) * 2022-08-30 2024-03-04 엔트리움 주식회사 전자 장치의 제조 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5281684A (en) * 1992-04-30 1994-01-25 Motorola, Inc. Solder bumping of integrated circuit die
JP2002305278A (ja) * 2001-04-06 2002-10-18 Hitachi Ltd 半導体装置の製造方法
TW510034B (en) * 2001-11-15 2002-11-11 Siliconware Precision Industries Co Ltd Ball grid array semiconductor package
WO2003084297A1 (en) * 2002-03-28 2003-10-09 Shinko Electric Industries Co., Ltd. Wiring structure and its manufacturing method
US20040004277A1 (en) * 2002-07-03 2004-01-08 Chung-Che Tsai Semiconductor package with reinforced substrate and fabrication method of the substrate
US6756252B2 (en) * 2002-07-17 2004-06-29 Texas Instrument Incorporated Multilayer laser trim interconnect method
JP2004063569A (ja) * 2002-07-25 2004-02-26 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
DE10239081B4 (de) * 2002-08-26 2007-12-20 Qimonda Ag Verfahren zur Herstellung einer Halbleitereinrichtung
US6992001B1 (en) * 2003-05-08 2006-01-31 Kulicke And Soffa Industries, Inc. Screen print under-bump metalization (UBM) to produce low cost flip chip substrate
EP1678761A1 (en) * 2003-10-29 2006-07-12 Conductive Inkjet Technology Limited Electrical connection of components
JP4293032B2 (ja) * 2004-03-26 2009-07-08 パナソニック株式会社 電子部品実装用構造体の製造方法
JP4371041B2 (ja) * 2004-11-09 2009-11-25 セイコーエプソン株式会社 半導体チップの実装方法
JP3992038B2 (ja) * 2004-11-16 2007-10-17 セイコーエプソン株式会社 電子素子の実装方法、電子装置の製造方法、回路基板、電子機器
JP4207004B2 (ja) * 2005-01-12 2009-01-14 セイコーエプソン株式会社 半導体装置の製造方法
JP2006278766A (ja) * 2005-03-29 2006-10-12 Seiko Epson Corp 発光素子の実装構造及び実装方法
JP5025921B2 (ja) * 2005-06-28 2012-09-12 ラピスセミコンダクタ株式会社 半導体装置
DE102005037321B4 (de) * 2005-08-04 2013-08-01 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterbauteilen mit Leiterbahnen zwischen Halbleiterchips und einem Schaltungsträger
JP2007067058A (ja) * 2005-08-30 2007-03-15 Nec Toppan Circuit Solutions Inc 電子部品の集合体の製造方法および電子部品の集合体
US20070212813A1 (en) * 2006-03-10 2007-09-13 Fay Owen R Perforated embedded plane package and method

Also Published As

Publication number Publication date
TW200903572A (en) 2009-01-16
EP1976008A2 (en) 2008-10-01
CN101276765A (zh) 2008-10-01
TWI511177B (zh) 2015-12-01
US8097497B2 (en) 2012-01-17
CN101276765B (zh) 2013-08-21
JP2008258611A (ja) 2008-10-23
EP1976008A3 (en) 2012-10-17
US20080242004A1 (en) 2008-10-02

Similar Documents

Publication Publication Date Title
KR20080089215A (ko) 잉크젯 인쇄된 와이어 본드, 캡슐화제, 및 차폐
US8315060B2 (en) Electronic component module and method of manufacturing the electronic component module
US20180374798A1 (en) Semiconductor device having emi shielding structure and related methods
US9196588B2 (en) EMI shield
US8129824B1 (en) Shielding for a semiconductor package
US8653640B2 (en) Semiconductor package apparatus
KR100711675B1 (ko) 반도체 장치 및 그 제조 방법
EP1929540B1 (en) Land grid array semiconductor device package and fabrication method thereof
CN101617400A (zh) 半导体器件及其制造方法
US20080142996A1 (en) Controlling flow of underfill using polymer coating and resulting devices
CN111244067B (zh) 半导体封装、具有封装内隔室屏蔽的半导体封装及其制作方法
CN103811428A (zh) 用于具有保护环的倒装芯片衬底的方法和装置
EP3678175B1 (en) Semiconductor package with in-package compartmental shielding
CN104781925B (zh) 安装于衬底上的离散装置
WO2009110355A1 (ja) 実装構造およびその製造方法
US10896880B2 (en) Semiconductor package with in-package compartmental shielding and fabrication method thereof
US20140167276A1 (en) Substrate for semiconductor package, semiconductor package using the substrate, and method of manufacturing the semiconductor package
US20080169574A1 (en) Direct Die Attachment
JP2009182087A (ja) 積層型半導体パッケージおよび電子装置
JP2015207623A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application