KR20080086835A - 결정화 장치, 결정화 방법, 디바이스, 및 광 변조 소자 - Google Patents
결정화 장치, 결정화 방법, 디바이스, 및 광 변조 소자 Download PDFInfo
- Publication number
- KR20080086835A KR20080086835A KR1020080026214A KR20080026214A KR20080086835A KR 20080086835 A KR20080086835 A KR 20080086835A KR 1020080026214 A KR1020080026214 A KR 1020080026214A KR 20080026214 A KR20080026214 A KR 20080026214A KR 20080086835 A KR20080086835 A KR 20080086835A
- Authority
- KR
- South Korea
- Prior art keywords
- light intensity
- region
- light
- semiconductor film
- curvature
- Prior art date
Links
- 238000002425 crystallisation Methods 0.000 title claims abstract description 66
- 230000008025 crystallization Effects 0.000 title claims abstract description 50
- 239000013078 crystal Substances 0.000 claims abstract description 173
- 239000004065 semiconductor Substances 0.000 claims abstract description 82
- 238000009826 distribution Methods 0.000 claims abstract description 81
- 230000003287 optical effect Effects 0.000 claims abstract description 56
- IYLGZMTXKJYONK-ACLXAEORSA-N (12s,15r)-15-hydroxy-11,16-dioxo-15,20-dihydrosenecionan-12-yl acetate Chemical compound O1C(=O)[C@](CC)(O)C[C@@H](C)[C@](C)(OC(C)=O)C(=O)OCC2=CCN3[C@H]2[C@H]1CC3 IYLGZMTXKJYONK-ACLXAEORSA-N 0.000 claims description 49
- IYLGZMTXKJYONK-UHFFFAOYSA-N ruwenine Natural products O1C(=O)C(CC)(O)CC(C)C(C)(OC(C)=O)C(=O)OCC2=CCN3C2C1CC3 IYLGZMTXKJYONK-UHFFFAOYSA-N 0.000 claims description 49
- 238000002844 melting Methods 0.000 claims description 34
- 230000008018 melting Effects 0.000 claims description 33
- 230000008859 change Effects 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 26
- 238000003384 imaging method Methods 0.000 claims description 23
- 230000001678 irradiating effect Effects 0.000 claims description 14
- 230000007423 decrease Effects 0.000 claims description 13
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 239000010408 film Substances 0.000 abstract description 104
- 239000010409 thin film Substances 0.000 abstract description 24
- 239000000758 substrate Substances 0.000 description 38
- 230000005855 radiation Effects 0.000 description 18
- 229910021417 amorphous silicon Inorganic materials 0.000 description 17
- 239000002245 particle Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 8
- 239000011521 glass Substances 0.000 description 8
- 238000002474 experimental method Methods 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 239000006185 dispersion Substances 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 230000004907 flux Effects 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- FNYLWPVRPXGIIP-UHFFFAOYSA-N Triamterene Chemical compound NC1=NC2=NC(N)=NC(N)=C2N=C1C1=CC=CC=C1 FNYLWPVRPXGIIP-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000006911 nucleation Effects 0.000 description 3
- 238000010899 nucleation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000002730 additional effect Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 229920005994 diacetyl cellulose Polymers 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007715 excimer laser crystallization Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 238000005338 heat storage Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
- B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
- B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
- B23K26/066—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
- B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
- B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
- B23K26/0648—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms comprising lenses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Plasma & Fusion (AREA)
- Mechanical Engineering (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- High Energy & Nuclear Physics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electromagnetism (AREA)
- Chemical & Material Sciences (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
결정화 장치는, 광 변조 소자, 및 조사 표면에 상기 광 변조 소자를 통해 투과되는 광에 기초하여 광 강도 분포를 형성하는 결상광학계를 포함한다. 상기 결정화 장치는 비 단결정 반도체 막을 상기 광 강도 분포를 갖는 광으로 조사하여 결정화 반도체 막을 생성한다. 광 강도의 등강도선 중 적어도 하나의 곡률 반지름은 조사 표면에서의 광 강도 분포에 대한 등강도선을 따라 실질적으로 변하고, 상기 등강도선의 적어도 일부에 대한 곡률 반지름은 0.3㎛ 이하의 최소값을 갖는다.
결정화 장치, 광 변조 소자, 결상광학계
Description
본 발명은 결정화 장치, 결정화 방법, 디바이스, 및 광 변조 소자에 관한 것이다. 보다 상세하게는, 본 발명은 비 단결정 반도체 막에 소정 광 강도 분포를 갖는 레이저 빔을 조사함으로써 결정화된 반도체 막을 생성하는 기술에 관한 것이다.
예를 들어, 액정 표시 장치(LCD) 등에서 디스플레이 픽셀을 선택하는 스위칭 소자로 사용되는 박막 트랜지스터(TFT)는 통상적으로 비정질 실리콘 또는 폴리실리콘을 사용함으로써 형성된다.
폴리실리콘의 전자 또는 홀의 이동도는 비정질 실리콘보다 높다. 따라서, 폴리실리콘이 트랜지스터를 형성하는 데에 사용될 때, 스위칭 속도는 증가되며 이에 의해 비정질 실리콘이 트랜지스터를 형성하는 데에 사용되는 경우보다 디스플레이의 응답이 빨라지게 된다. 또한, 주변 LSI는 박막 트랜지스터로 형성될 수 있다. 게다가, 다른 구성요소의 설계상 한계를 감소시키는 장점도 존재한다. 또한, 구동 회로 또는 DAC와 같은 주변 회로들과 연동할 때, 이러한 주변회로들이 고속으로 동작할 수 있게 된다.
폴리실리콘이 결정 입자의 집합체로 형성되기 때문에, 이러한 폴리실리콘이 예를 들어, 박막 트랜지스터를 형성하는 데에 사용될 때에는, 결정 입계가 트랜지스터의 채널 영역에 존재하게 되고, 이러한 결정 입계가 단결정 실리콘에 비해 전자 또는 홀의 이동도를 감소시키는 장벽으로서의 기능을 하게 된다. 또한, 폴리실리콘을 사용함으로써 형성되는 다수의 박막 트랜지스터의 경우에는, 각 박막 트랜지스터에 따라 채널 영역에 형성되는 다수의 결정 입계의 수가 달라지며, 이는 박막 트랜지스터 특성의 불균일성을 야기하고, 결과적으로 액정 표시 장치에서의 디스플레이 불균일성 문제를 야기한다. 따라서, 전자 및 홀의 이동도를 향상시켜 각 채널 영역에서의 결정 입계 수의 불균일성을 감소시키기 위해, 최근, 하나의 채널 영역 형성이 가능한 큰 입경을 갖는 결정화 실리콘을 생성하는 결정화 방법이 제안되었다.
이러한 결정화 방법에 따라, 엑시머 레이저 빔을 위상 시프터(광 변조 소자)에 조사하고 비 단결정 반도체 막(다결정 반도체 막 또는 비 단결정 반도체 막)에 이 프로세스에 의해 얻어지는 프레넬(Fresnel) 회절상 또는 결상광학계에 의해 형성되는 상을 조사하여 결정화 반도체 막을 생성하는 "위상 제어 엑시머 레이저 어닐링(ELA; Excimer Laser Annealing) 방법" 이 알려져 있다. 위상 제어 ELA 방법의 상세 설명은 예를 들면, Surface Science, Vol.21, No.5, pp.278-287, 2000. 에 개시되어 있다.
위상 제어 ELA 방법에 따르면, 위상 시프터의 위상 시프트 부분에 대응하는 지점에서 광 강도가 주변에 비해 낮아지는 역 피크 패턴(inverse peak pattern)(광 강도가 중앙에서 최소이고 주변을 향해 급격히 증가하는 패턴)을 가지는 광 강도 분포가 형성되고, 비 단결정 반도체 막은 이러한 역 피크 형상의 광 강도 분포를 가지는 광에 의해 조사된다. 결과적으로, 온도 변화는 광 강도 분포에 따라 조사 목표 영역에서의 용융 영역에서 형성되고, 결정핵은 최초 응고 부분 또는 광 강도가 최소인 지점에 따라 용융되지 않은 부분에서 생성되며, 결정은 이 결정핵으로부터 주변을 향해 측면 방향으로 성장하고(이하에서는, "측면 성장" 또는 "측방향으로의 성장"이라 함), 이에 의해, 큰 입경을 가지는 단결정 입자가 생성된다.
본 발명자는 V-형상 패턴을 가지는 광 강도 분포에서 광 강도가 최소인 지점에서 역 피크 형상을 갖는 광 강도 분포를 형성하여 각각이 매우 큰 너비를 갖는 결정 입자를 생성하는 기술을 제안했었다(JP-A 2004-343073 (공개) 참조). 또한, 본 발명자는 V-형상 패턴을 갖는 광 강도 분포 및 한 방향으로 확장되는 역 피크 패턴을 갖는 광 강도 분포가 결합된 분포를 형성함으로써, 결정 핵으로부터 광 강도의 변화 방향을 따라 충분한 측면 성장을 생성하는 기술에 대해서도 제안했었다(JP-A 2005-129915 (공개) 참조).
예를 들어, JP-A 2004-343073에 개시되어 있는 종래의 결정화 기술에 따르면, 비 단결정 반도체 막에서 결정 성장이 비용융 영역의 일단부로부터 방사적으로 이루어질지라도, 그 순간 결정 성장의 분산각, 즉, 방사적으로 확장되는 결정 입계의 쌍에 의해 정의되는 방사각은 상대적으로 좁아진다. 결과적으로, 결정 입계가 박막 트랜지스터의 채널 영역으로 침투할 확률은 높아지고, 전계 효과 이동도는 채널 영역에서의 결정 입계로 인한 캐리어 분산에 의해 낮아진다.
본 발명은 충분히 넓은 방사각을 갖는 결정 성장을 실현하여 결정 입계가 예를 들면, 박막 트랜지스터의 채널 영역으로 침투하는 것을 방지할 수 있는 결정화 장치, 결정화 방법, 디바이스, 및 광 변조 소자를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명의 제 1 양태에 따르면, 광 변조 소자; 및 조사 표면에서 광 변조 소자를 통해 투과되는 광에 기초하여 광 강도 분포 세트를 형성하는 결상광학계를 포함하고, 비 단결정 반도체 막을 상기 광 강도 분포를 갖는 광으로 조사하여 결정화 반도체 막을 생성하는 결정화 장치로서, 광 강도에 대한 적어도 하나의 등강도선의 곡률 반지름은 상기 조사 표면에서의 광 강도 분포의 등강도선을 따라 실질적으로 변하고, 상기 등강도선의 적어도 일부에 대한 곡률 반지름은 0.3㎛ 이하인 결정화 장치가 제공된다.
본 발명의 제 2 양태에 따르면, 비 단결정 반도체 막을 소정 광 강도 분포를 갖는 광으로 조사하여 결정화 반도체 막을 생성하는 결정화 방법으로서, 상기 비 단결정 반도체 막은 광 강도의 등강도선의 적어도 일부에 대한 곡률 반지름이 0.3㎛ 이하인 광 강도 분포를 갖는 광에 의해 조사되는 결정화 방법이 제공된다.
본 발명의 제 3 양태에 따르면, 상기 제 1 양태에 따른 결정화 장치 또는 상기 제 2 양태에 따른 결정화 방법에 의해 제조되는 디바이스가 제공된다.
본 발명의 제 4 양태에 따르면, 상기 제 1 양태에 따른 결정화 장치 또는 상 기 제 2 양태에 따른 결정화 방법에 이용되어 상기 소정 광 강도 분포를 형성하는 광 변조 소자가 제공된다.
본 발명의 제 5 양태에 따르면, 입사광에 기초하여 소정 광 강도 분포를 형성하는 광 변조 소자로서, 상기 광 변조 소자의 기본 패턴은 제 1 스트립형(strip-like) 영역 및 상기 제 1 스트립형 영역에 이웃하는 제 2 스트립형 영역을 갖고, 제 1 위상 값을 갖는 제 1 영역과 제 2 위상 값을 갖는 제 2 영역의 비는 상기 제 1 스트립형 영역과 상기 제 2 스트립형 영역 사이의 경계선을 따른 제 1 방향 및 상기 제 1 스트립형 영역에서의 각 단위 영역을 따른 경계선에 대해 수직인 제 2 방향으로 변하고, 상기 제 1 위상 값을 갖는 상기 제 1 영역과 제 3 위상 값을 갖는 제 3 영역의 비는 상기 제 1 방향 및 상기 제 2 스트립형 영역에서의 각 단위 영역을 따른 상기 제 2 방향으로 변하는 광 변조 소자가 제공된다.
본 발명에서, 비 단결정 반도체 막은 비 단결정 반도체 막의 용융 온도와 연관되는 광 강도의 등강도선 중 적어도 일부가 0.3㎛ 이하의 곡률 반지름을 갖는 광 강도 분포를 갖는 광에 의해 조사된다. 결과적으로, 본 발명에서, 충분히 큰 방사각으로의 결정 성장이 실현될 수 있고 결정 입계가 예를 들면, 박막 트랜지스터의 채널 영역으로 침투되는 것이 방지될 수 있으며, 채널 영역에서의 결정 입계에 의한 캐리어 분산에 따른 전계 효과 이동도의 감소를 피할 수 있다.
본 발명의 추가적인 목적 및 이점은 이하의 설명에서 기술될 것이고, 그 설 명으로부터 명확해지거나, 본 발명의 실시에 의해 이해될 수 있을 것이다. 본 발명의 목적 및 이점은 여기서 상세히 나타나는 수단들 또는 결합 수단들에 의해 구현되고 얻어질 수 있다.
본 명세서의 일부를 구성하는 첨부되는 도면은, 본 발명의 실시형태들을 설명하고, 상기 일반적인 설명 및 하기에 기술되는 실시형태들에 대한 상세한 설명과 함께 본 발명의 원리를 설명한다.
본 발명의 일 실시형태에 대한 상세한 설명에 앞서, 종래 결정화 기술의 문제 및 본 발명의 기본 개념이 설명될 것이다. 예를 들어, JP-A 2004-343073에 개시되는 종래 기술에서는, 도 1에서 변조영역으로 도시되는 바와 같이 불규칙적인 패턴을 갖는 광 변조 소자(100)가, 비 단결정 반도체 막에서 도 2에 도시되는 광 강도 분포를 형성하는데 사용된다. 도 2는 도 1에서 파선으로 나타난 사각형 영역(100a)에서의 비 단결정 반도체 막에 형성되는 광 강도 분포를 광 강도의 등강선(즉, 등강도선) 형태로 나타내며, 여기서 무변조 시간에서의 광 강도는 1.0으로 표준화되었다.
도 1에 도시되는 광 변조 소자(100)는 제 1 스트립형(strip-like) 영역(101) 및 제 2 스트립형 영역(102)의 일 방향(도면에서의 수평 방향)을 따라 반복되는 구조를 갖는다. 제 1 스트립형 영역(101)에서, 도면에서의 빗금 부분으로 도시된 각각의 사각형 영역(101a)은, 예를 들면, -60 도의 소정 위상 값을 갖고, 도면에서 빈 영역으로 도시되는 영역(101b)은 예를 들면 0도의 상이한 위상 값을 갖는다. 한편, 제 2 스트립 라인 영역(102)에서, 도면에서 빗금 부분으로 도시되는 사각형 영 역(102a)은, 예를 들면, +60 도의 소정 위상 값을 갖고, 도면에서 빈 영역으로 도시되는 영역(102b)은, 예를 들면, 0도의 상이한 위상 값을 갖는다. 광 변조 소자에 대한 설명에서의 위상 값을 이용할 때, 이 값은 광이 광 변조 소자를 통해 송출되는 경우의 위상 변조량을 나타내고, 위상 전진 방향은 양 방향이다. 예를 들어, 기준으로서 0 도의 위상 값과 관련하여, +60 도의 값은 60 도의 위상 전진을 의미하고, -60 도의 값은 60 도의 위상 지연을 의미한다. 이 위상 변조는 예를 들면, 광 투과 기판의 표면을 불균일한 형상으로 형성하는 것이 의해 실현될 수 있다.
도 2를 참조하면, 도 1에 도시되는 광 변조 소자(100)을 사용하여, 상부 측에서 중심 방향을 향해 수직 방향으로 광 강도가 1.0 에서부터 0.7까지 계속적으로 감소하고, 중심으로부터 하부 방향을 행해 도 2의 수직 방향으로 광 강도가 0.75 에서부터 1.0 까지 계속적으로 증가하는 V-형상 패턴을 갖는 광 강도 분포를 얻을 수 있다는 것을 알 수 있다. 이러한 V-형상 패턴을 갖는 광 강도 분포에서는, 역 피크 패턴을 갖는 최소 광 강도가, 광 강도가 최소가 되는 각각의 지점에서 형성되고(도 2의 중심에서 수평 방향으로 격리되어 있는 두 지점), 이는 스트립형 영역(101) 및 스트립형 영역(102) 사이의 경계 선, 또는 도 2에서 0.7의 광 강도를 갖는 타원형의 등강도선에 의해 지시되는 각 지점에 대응된다.
도 3에 개략적으로 도시되는 바와 같이, 비 단결정 반도체 막이 도 2에 도시되는 바와 같은 광 강도 분포를 갖는 광에 의해 조사될 때, 비용융 영역(103a)은 광 강도 0.7을 갖는 타원형의 등강도선과 연관되어 비 단결정 반도체 막에서 하나의 결정화 단위 영역(103)에 형성된다. 또한, 복수의 결정이 비용융 영역(103a) 또 는 이 영역 주위에 형성되는 결정핵(비용융 영역(103a)으로부터 도면에서 생략된 하부 방향으로 형성되는 결정핵)으로부터 방사상으로 성장한다. 즉, 비용융 영역(103a) 또는 이 영역 주변의 결정핵으로부터 확장될 복수의 결정 입계(103b)가 방사상으로 형성된다. 이 때, 서로 이웃하는 결정 입계 사이의 각에서의 최대각, 즉, 결정 성장의 분산각(이하에서는, "방사각"이라 함)은 상대적으로 좁다.
따라서, 도 3에 도시되는 바와 같이, 박막 트랜지스터(104)가 결정화 단위 영역(103)에 형성될 때, 하나 이상의 결정 입계(103b)가 박막 트랜지스터의 소스(104a)와 드레인(104b) 사이의 채널 영역(104c)으로 침투할 확률이 매우 높아지고, 이에 의해 전계 효과 이동성은 채널 영역(104c)에서 결정 입계(103b)에 의한 캐리어 분산에 의해 낮아지게 된다.
본 발명자는 비결정 반도체 막이 완전히 용융되지 않은 비용융 영역의 가장자리에 대응하는 등강도선의 곡률 반지름, 즉, 비 단결정 반도체 막의 용융 온도와 연관되는 광 강도의 등강도선에 대한 곡률 반지름에 대해 실험하였다. 결과에 따르면, 등강도선의 적어도 일부에서의 곡률 반지름이 0.3㎛ 또는 그 이하이면, 박막 트랜지스터의 채널 영역으로 침투하는 것을 방지할 만큼 충분히 큰 방사각을 갖는 결정 성장이 실현될 수 있다는 사실을 알았다. 비 단결정 반도체 막의 용융 온도와 연관되는 광 강도의 등강도선에서의 적어도 일부에 대한 곡률 반지름이 0.3㎛ 또는 그 이하일 때, 결정 입자가 채널 영역으로 침투하지 않는 사실에 대해 설명하기로 한다.
기판 상에 형성되는 비 단결정 반도체 또는 실리콘 막(비정질 실리콘 막)이 광으로 조사될 때, 비정질 실리콘은 완전히 용융되지 않으나 적어도 부분적으로는 용융 온도에 해당하는 광 강도 또는 그 이하의 광 강도(즉, 비용융 영역)로 조사되는 영역에 남아있게 된다. 한편, 비용융 영역 주변에서, 비정질 실리콘은 완전히 용융된다. 이 때, 비 단결정 반도체 막의 온도는, 예를 들면, 기판 측면으로의 열 전도에 의해 낮아지나, 결정핵(51)은 용융 영역에서 온도가 최소인 영역 근처, 즉, 비용융 영역(51) 근처에 형성된다.
이 결정 핵(51)의 생성에서, 작은 고체 입자는 액체 상태에서 생성 및 소멸을 반복하고, 홀로 소정 크기에 도달한 고체 입자는 안정화되어 결정핵(51)으로 된다. 이 때, 도 4b에 도시되는 바와 같이, 결정들은 기초점을 제공하는 결정핵(51)으로부터 도면에서의 화살표 방향으로 지시되는 방향을 따라 급격히 방사적으로 성장한다(도면에서, 외부 결정핵(51)으로부터 성장하는 결정은 생략됨). 이러한 결정핵(51)의 생성 프로세스에서, 액체가 고체 상태로 상을 변화하고 결정핵(51)이 고정된 밀도로 생성되어 고체 입자 가까이에서 다시 용융될 때 잠재열이 방출된다.
결정핵의 생성 밀도는 "J. S. Im and H. J. Kim, "비정질 실리콘의 엑시머 레이저 결정화에 수반되는 상 변화 메커니즘", Appl. phys. Lett. 63(14), 4 October 1993" 라는 논문에서의 실험에 의해 얻어진다. 이 실험에서, 플루언스(조사 강도)을 변화시키는 동안 균일한 강도 분포를 갖는 XeCl 엑시머 레이저로 비정질 실리콘을 조사함으로써 얻어지는 각 결정의 입경이 측정된다. 이 실험의 결과에 따르면, 실온에서 최적 플루언스를 갖는 광을 인가함으로써 결정 입자의 최대 직경은 대략 0.3㎛이라는 것이 나타난다. 하나의 결정 입자가 하나의 결정핵으로부터 성장되는 것을 고려하면, 이 실험 결과는 결정핵의 생성 밀도가 대략 0.3㎛의 간극을 갖는다는 것을 나타낸다. 이 간극이 이전 섹션에서 설명되는 마이크로 현상에 의해 판단되는 것이기 때문에, 이 실험과 같이 균일한 광 강도 분포를 갖는 광의 인가 및 본 발명과 같은 변화도를 갖는 광 강도 분포를 갖는 광의 인가 모두 효과적일 수 있다.
액정 표시 장치에 사용되는 균일한 유리 기판이 열 저항성을 가지지 않기 않문에, 실질적인 실온에서의 프로세싱이 필요하다. 또한, 추후 설명되는 바와 같이 높은 밀도의 결정핵이 바람직하고, 광은 일반적으로 최대 입경을 얻을 수 있는 플루언스로 인가된다. 도 4b에 도시되는 바와 같이, 인접한 두 개의 결정 입계(52a)에 의해 정의되는 하나의 결정 입자(52)가 하나의 결정핵(51)으로부터 성장되는 것을 고려하면, 각 결정 입자의 방사각은 결정핵(51)의 밀도와 연관된다. 즉, 비정질 실리콘이 실온에서 XeCl 엑시머 레이저 빔으로 조사될 때 얻어지는 결정핵(51)의 최대 간극은 대략 0.3㎛이다. 즉, 도 5에 도시되는 바와 같이, 결정핵(51) 간의 간극(D)이 대략 0.3㎛이다. 도 4a는 중앙에서 각 결정핵(51)과 함께, 대략 0.3㎛의 직경 범위를 파선인 원(53)으로 나타낸다.
결정 입자(52)가 결정핵으로부터 실질적인 방사상으로 얻어질 수 있을지라도, 하나의 결정 입자(52)의 방사각(θ)(전각)은 이하의 수학식 1 에 의해 도 5에 도시되는 모델로부터 얻어진다. 수학식 1 에서, R(단위: ㎛)은 결정핵(51) 근처 비용융 영역(50)의 외곽선의 가장자리에 대응하는 등강도선(50a)(용융 온도에 대응하는 광 강도의 등강도선)의 곡률 반지름이다. 또한, 수학식 1에서의 숫자 0.3은 0.3 ㎛을 의미한다.
도 6은 수학식 1로부터 계산되는 등강도선(50a)의 곡률 반지름과 도 5에 도시되는 모델에서의 결정 입자(52)의 방사각(θ) 사이의 관계를 나타낸다. 도 6을 참조하면, 비용융 영역(50)의 가장자리에 대응하는 등강도선(50a)의 곡률 반지름(R)이 0.3㎛ 을 초과할 때, 결정 입자(52)의 방사각(θ)이 급격히 감소한다는 것을 알 수 있다. 곡률 반지름(R)이 0.3㎛일 때 얻어지는 방사각(θ)은 대략 60 도이다. 박막 트랜지스터가 결정화 이후에 제작되는 것을 감안하면, 결정 입자(52)의 방사각은 대략 60 도 또는 그 이상이 되어야 한다. 이러한 점은 도 3과 함께 도 7a 내지 7c를 참조하여 증명된다.
도 7a는 등강도선(50a)의 곡률 반지름(R)이 0.2㎛로 설정될 때의 결정화 상태를 나타내고, 도 7b는 곡률 반지름(R)이 0.3㎛로 설정될 때의 결정화 상태를 나타내며, 도 7c는 곡률 반지름(R)이 0.4㎛로 설정될 때의 결정화 상태를 나타낸다. 도 7a 내지 7c에서, 채널 영역(104c)의 길이(도면에서 수평 방향의 길이)는 현재 액정 표시 장치에 사용되는 1.5㎛의 값으로 설정된다. 도 7a 내지 7c 각각은 비 단결정 반도체 막 상에 2차원적으로 반복적으로 형성되는 많은 결정화 단위영역에서 하나의 결정화 단위 영역을 나타낸다. 결정이 안정적으로 성장할 수 있는 길이가 대략 5㎛라고 가정하면, 도면에서 결정화 단위 영역(103)의 크기는 세로 및 가로 길이가 각각 10㎛ 및 5㎛로 설정된다.
결정화 단위 영역(103)의 크기가 10㎛ × 5㎛ 보다 작을 때, 채널 영역(104c)을 완전히 덮는 결정 입자는 생성될 수 없다. 한편, 결정화 단위 영역(103)의 크기가 10㎛ × 5㎛ 보다 클 때는, 결정화 단위 영역(103)의 전체 표면이 결정 성장 중에 더 이상 결성화될 수 없게 된다. 도 7a를 참조하면, 도 5에 도시되는 모델에서 등강도선(50a)의 곡률 반지름(R)이 0.2㎛일 때, 결정 입자(52)의 방사각(θ)은 100 도가 되고, 따라서 결정 입계(52a)가 채널 영역(104c)으로 침투하지 않게 되며, 이에 의해 우수한 결정화가 이루어지게 된다. 도 7a에서, 캐리어가 결정의 성장 방향에 실질적으로 수직인 방향을 따라 흐를 수 있도록 형성되는 박막 트랜지스터가 실선으로 표시되고, 캐리어가 결정의 성장 방향으로 흐를 수 있도록 형성되는 박막 트랜지스터(104)는 파선으로 표시된다. 이 경우, 하나 이상의 박막 트랜지스터가 하나의 결정 입자에 대해 형성될 수 있다.
도 7b를 참조하면, 등강도선(50a)의 곡률 반지름(R)이 0.3㎛일 때, 결정 입자(52)의 방사각(θ)은 60 도가 된다. 그러나, 결정 입계(52a)의 위치에서의 요동(fluctuation)(도면에서 파선(52a')으로 표시되는 것과 같은 측방향으로의 위치 요동을 의미함)을 가정하면, 결정 입계(52a)가 채널 영역(104c)으로 침투하지 않고, 우수한 결정화가 수행될 수 있다. 도 7c를 참조하면, 등강도선(50a)의 곡률 반지름(R)이 0.4㎛일 때, 결정 입자(52)의 방사각(θ)은 40 도가 된다. 따라서, 결정 입계(52a)의 위치에서의 요동(도면에서 파선(52a')으로 표시되는 것과 같은 측방향으로의 위치 요동을 의미함)을 가정하면, 일부의 박막 트랜지스터를 제조할 때, 결 정 입계(52a)가 채널 영역(104c)으로 침투하게 되고, 박막 트랜지스터의 대량 생산에서 안정된 결정화가 수행될 수 없게 된다.
상기 설명한 바와 같이, 본 발명에서, 비 단결정 반도체 막이 완전히 용융되는 영역과 비용융 영역 사이의 경계선에 대응하는 등강도선, 즉, 비용융 영역의 가장자리에 대응하는 등강도선(비 단결정 반도체 막의 용융 온도에 대응하는 광 강도의 등강도선)의 적어도 일부에 대한 곡률 반지름은 0.3㎛ 또는 그 이하가 되어야 한다. 결과에 따르면, 본 발명에서, 결정 입자가 박막 트랜지스터의 채널 영역에 침투하는 것을 방지할 수 있을 만큼 충분히 큰 방사각에서 결정 성장이 안정적으로 실현될 수 있으며, 채널 영역의 결정 입계에 따른 캐리어 분산으로 인한 전계 효과 이동도의 감소를 피할 수 있게 된다.
원하는 위치 또는 영역에서, 결정핵 또는 핵을 생성하기 위해, 비용융 영역의 가장자리에 대응하는 등강도선의 곡률 반지름을 고정시키지 말고 등강도선에 따라 실질적으로 변화시키는 것이 바람직하다. 도 8a 및 8b에 따르면, 등강도선(50a)의 곡률 반지름이 대체적으로 고정될 때(등강도선(50a)이 실질적으로 원형임), 각 결정핵(51)이 등강도선(50a)을 따르거나 그 근처의 영역에서 임의적으로 생성된다. 도 8a에 도시되는 바와 같이, 결정핵(51)이 채널 영역(104c)의 전방향(비용융 영역(50)의 중심에서부터 채널 영역(104c)의 중심을 향해 연장되는 방향)으로 생성될 때, 결정 입계(52a)는 채널 영역(104c)으로 침투되지 않는다.
그러나, 도 8b에 도시되는 바와 같이, 결정핵(51)이 채널 영역(104c)의 전방향으로부터 측방향으로 편향되는 위치에서 생성될 때에는, 결정 입계(52a)가 채널 영역(104c)을 향해 확장되고 채널 영역(104c)을 침투하게 된다. 한편, 도 8c에 도시되는 바와 같이, 등강도선(50a)의 곡률 반지름이 등강도선을 따라 실질적으로 변하고(등강도선(50a)이 실질적으로 타원 형태임) 채널 영역(104c)의 전 방향에서 최소가 될 때에는, 채널 영역(104c)의 전방향에서 결정핵(51) 주위의 액체가 점유하는 영역(도면에서 파선으로 지시되는 원에 의해 정의되는 영역 및 등강도선(50a))이 이웃 결정핵(51b) 주위의 액체가 점유하는 영역보다 넓어지게 된다. 결과적으로, 결정핵(51)이 채널 영역(104c)의 전방향으로 생성되는 확률이 높아지고, 결정 입계(52a)는 채널 영역(104c)의 전방향을 향해 연장되지 않으며 채널 영역(104c)을 침투하지 않는다.
도 9a 및 9b는 각각 결정이 결정핵(51)으로부터 성장하는 영역의 광 강도 분포를 나타내는 도면이며, 도 9a는 방사 방향으로 실질적으로 동일한 변화율을 갖는 광 강도 분포를 나타내고, 도 9b는 채널 영역(104c)의 전방향에서 가장 높은 변화율을 갖는 광 강도 분포를 나타낸다. 일반적으로, 결정 성장의 속도는 온도의 변화율이 낮을 때 가장 높은 특징이 있다. 도 9a에 도시되는 바와 같이, 결정이 결정핵으로부터 성장하는 영역에서의 광 강도 분포는 방사 방향으로(등강도선의 법선을 따라 외곽 방향으로) 실질적으로 동일한 변화율을 갖고, 다수의 결정핵(51)으로부터의 결정 성장이 실질적으로 동일한 속도로 진행되기 때문에, 결정 입계(52a)는 실질적으로 방사 패턴으로 선형 확장하며, 성장된 결정 입자 역시 실질적으로 동일한 방사각을 갖는다.
한편, 도 9b에 도시되는 바와 같이, 결정이 결정핵으로부터 성장하는 영역에 서의 광 강도 분포가 채널 영역의 전방향에서 최소의 변화율을 갖을 때, 결정핵(51a)으로부터 채널 영역(104c)의 전방향으로의 결정 성장 속도는 주변의 결정핵(51b)으로부터의 결정 성장 속도보다 높다. 따라서, 결정핵(51a)으로부터 결정 성장은 각각의 이웃하는 결정핵(51b)으로부터의 결정 성장보다 선행하고, 결정핵(51a)으로부터 성장하는 결정 입자의 결정 입계(52a)는 확산되어 방사 패턴으로 확장된다. 결과적으로, 채널 영역(104c)의 전방향에서 결정핵(51a)으로부터의 결정 입자 방사각은 도 9a에서보다 커지고, 결정 입계(52a)가 채널 영역(104c)으로 침투할 확률은 더욱 감소된다.
전술한 바와 같이, 채널 영역의 전방향에서 결정핵으로부터의 확실한 결정 성장을 위해서는, 결정핵으로부터 결정이 성장하는 영역에서, 방사 광 강도가, 비 단결정 반도체 막의 용융 온도에 대응하는 광 강도의 등강도선(비용융 영역의 가장자리에 대응하는 등강도선)에 대한 최소 곡률 반지름을 갖는 영역으로부터 외곽 방향을 향해 증가되는 변화율을 생성하는 것이 바람직하다. 또한, 결정 입계가 채널 영역으로 침투하는 확률을 감소시키기 위해, 변화율 분포는, 용융 온도에 대응하는 광 강도의 등강도선에 대한 최소 곡률 반지름을 갖는 영역에서부터 방사 방향을 따른 광 강도의 변화가 주변 영역으로부터 방사 방향을 따른 광 강도의 변화보다 완만한 것이 바람직하다. 즉, 용융 온도에 대응하는 광 강도의 등강도선에 대한 최소 곡률 반지름을 갖는 영역으로부터 특정 방향을 따른 광 강도의 변화가 상기 특성 방향 주위의 방향을 따른 광 강도의 분포보다 완만한 변화율 분포이다.
이하, 첨부되는 도면을 참조하여 본 발명에 따른 일 실시형태가 설명된다. 도 10은 본 발명의 실시형태에 따른 결정화 장치의 개략적인 구성을 나타내는 도면이다. 도 11은 도 10에 도시되는 조사 시스템의 내부 구성을 개략적으로 나타내는 도면이다. 도 10 및 11을 참조하면, 본 발명에 따른 결정화 장치는 입사광 빔 또는 플럭스(flux)의 위상을 변조하여 소정 광 강도 분포를 갖는 광 빔 또는 플럭스를 형성하는 광 변조 소자(1), 광 변조 소자(10)에 레이저 빔을 조사하는 조사 시스템(2), 결상광학계(3), 및 프로세싱 대상 기판(4)을 홀딩하는 기판 지지대(5)를 포함한다.
광 변조 소자(1)의 구조 및 기능은 추후 설명하기로 한다. 조사 시스템(2)은 예를 들어, 308nm의 파장을 갖는 레이저 빔을 제공하는 XeCl 엑시머 레이저 소스(2a)를 포함한다. 빔 소스(2a)로서는, KrF 엑시머 레이저 소스 또는 YAG 레이저 소스와 같이, 프로세싱 대상 기판(4)(예를 들면, 유리 기판 또는 비 단결정 반도체 기판과 같은 기판에 형성되는 비 단결정 반도체 막)을 용융시킬만한 에너지를 갖는 광 빔을 방출할 수 있는 성능을 갖는 임의의 다른 빔 소스가 사용될 수 있다. 레이저 소스(2a)로부터 제공되는 레이저 빔은 빔 익스팬더(2b)를 통해 확장되어 제 1 플라이 아이 렌즈(2c)로 입사된다.
이러한 방식에서는, 복수의 작은 빔 소스가 제 1 플라이 아이 렌즈(2c)의 후 초점면에 형성되고, 제 2 플라이 아이 렌즈(2e)의 입사면은 제 1 집광 광학 시스템(2d)을 통해 복수의 작은 광 소스로부터의 광 플럭스에 의해 오버랩핑 되는 방식으로 조사된다. 결과적으로, 제 1 플라이 아이 렌즈(2c)의 후 초점면에서보다 많은 작은 광 소스가 제 2 플라이 아이 렌즈(2e)의 후 초점면에 형성된다. 광 변조 소 자(1)는 제 2 집광 광학 시스템(2f)을 통해 제 2 플라이 아이 렌즈(2e)의 후초점면에 형성되는 복수의 작은 광 소스로부터의 광 플럭스 또는 레이저 빔에 의해 오버랩핑 되는 방식으로 조사된다.
제 1 플라이 아이 렌즈(2c) 및 제 1 집광 광학 시스템(2d)은 제 1 호모지나이저를 구성한다. 이 제 1 호모지나이저는 광 변조 소자(1) 상에서 빔 소스(2a)로부터 방출되는 레이저 플럭스의 입사각을 균질화한다. 또한, 제 2 플라이 아이 렌즈(2e) 및 제 2 집광 광학 시스템(2f)은 제 2 호모지나이저를 구성한다. 이 제 2 호모지나이저는 광 변조 소자(1) 상에서 각 평면 위치에서 제 1 호모지나이저로부터의 균질화된 입사각을 갖는 레이저 빔의 광 강도를 균질화한다.
광 변조 소자(1)에 의한 위상 변조에 따른 레이저 빔은 결상광학계(3)를 통해 프로세싱 대상 기판(4)으로 입사된다. 여기서, 결상광학계(3)는 광 변조 소자(1)의 위상 패턴 표면과 프로세싱 대상 기판(4)을 광학적으로 결합한다. 즉, 프로세싱 대상 기판(4)(엄밀하게는 프로세싱 대상 기판(4)의 피조사면)이 광 변조 소자(1)의 위상 패턴 표면(결상광학계(3)의 상 표면)과 광학적으로 결합되는 표면으로 설정된다.
결상광학계(3)는, 예를 들면, 2 개의 정렌즈 그룹(3a, 3b), 및 상기 렌즈 그룹 사이에 배열되는 개구조리개(3c)를 포함한다. 개구조리개(3c)의 개구부의 크기(즉, 결상광학계(3)의 상측 개구수(NA))는 프로세싱 대상 기판(4)의 상면(피조사면) 상에 필요한 광 강도를 생성해내도록 설정된다. 결상광학계(3)는 굴절 광학 시스템, 반사 광학 시스템, 또는 굴절-반사 광학 시스템일 수도 있다.
본 발명의 실시형태에 따라, 구체적으로는, 프로세싱 대상 기판(4)은 하부층 절연막, 및 유리 기판 상의 상부층 절연막을 형성함으로써 구성된다. 보다 구체적으로는, 이 실시형태에서, 프로세싱 대상 기판(4)은, 예를 들면, 화학적 기상 증착(CVD)법에 의해 액정 표시 유리판 상에 하부 절연막, 비 단결정 반도체 막(예를 들면, 비정질 실리콘 막), 및 캡(cap) 막이 순차적으로 형성되는 구조를 갖는다. 하부 절연막 및 캡 막 각각은 절연막, 예를 들면, SiO2 막이다. 하부 절연막은, 비정질 실리콘 막이 유리 기판과 직접적으로 접촉할 때, 유리 기판에서 외부 물질, 예를 들면, Na 이 비정질 실리콘 막과 혼합되는 것을 방지하고, 비정질 실리콘 막의 열이 유리 기판으로 직접적으로 전달되는 것을 방지한다.
비정질 실리콘 막은 결정화될 반도체 막이다. 캡 막은 비정질 실리콘 막으로 입사하는 광 빔의 일부에 의해 가열되고 가열 온도를 저장한다. 광 빔의 입사가 일어날 때, 고온부의 온도는 비정질 실리콘 막의 방사 대상 기판 상에서 상대적으로 급격히 감소한다. 그러나, 이러한 축열 효과는 온도 하강율을 완화시키고 큰 입경을 갖는 결정의 측방향 성장을 촉진시킨다. 프로세싱 대상 기판(4)은 진공척(vacuum chuck) 또는 정전척(electrosatic chuck)에 의해 기판 지지대(5) 상의 소정 위치에 놓여져 홀딩된다.
도 12는 이 실시형태에 따른 광 변조 소자의 구조를 개략적으로 나타내는 도면이다. 이 실시형태에서 광 변조 소자(1)는 일 방향으로 연장되는 각각의 제 1 스트립형 영역(1A) 및 각각의 제 2 스트립형 영역(1B)의 일 방향(도면에서 수직 방 향)에 수직인 방향(도면에서 수평 방향)을 따라 반복되는 구조를 갖는다. 제 1 스트립형 영역(1A)에서, 도면에서 빗금 영역으로 지시되는 각각의 사각형 영역은 -60 도의 위상 값을 갖고, 도면에서 빈 영역으로 지시되는 영역(1Ab)은 0 도의 위상 값을 갖는다. 한편, 제 2 스트립형 영역(1B)에서, 도면에서 빗금 영역으로 지시되는 각각의 사각형 영역(1Ba)은 +60 도의 위상 값을 갖고, 도면에서 빈 영역으로 지시되는 영역(1Bb)은 0 도의 위상 값을 갖는다.
전술한 바와 같이, 기준으로서 제공되는 0 도의 위상 값에 대해, +60도의 값은 위상 전진을 의미하고, -60 도의 값은 위상 지연을 의미한다. 또한, 결상광학계(3)의 상 표면으로 전환될 때, 스트립형 영역(1A 및 1B)의 피치는 5㎛이다. 즉, 각 스트립형 영역(1A 및 1B)에서, 결상광학계(3)의 상 표면으로 전환될 때, 1㎛ × 1㎛의 크기를 갖는 5×11 정사각형 셀(단위 영역)은 고정된 피치로 세로 및 가로로 정렬된다.
여기서, 결상광학계(3)의 상 표면으로 전환될 때 각 셀의 1㎛ × 1㎛의 크기는 결상광학계(3)의 점상 분포 영역의 반지름보다 작도록 설정된다.
또한, 제 1 스트립형 영역(1A)에서, 각 셀에서의 영역(1Aa)의 영역 점유비(즉, 각 셀에서의 영역(1Aa 및 1Ab)의 비율)는 스트립형 영역의 피치 방향(스트립형 영역(1A 및 1B) 사이의 경계선에 수직인 방향: 도면에서 수평방향)을 따라 변하고, 스트립형 영역의 피치 방향에 수직한 피치 수직 방향(스트립형 영역(1A 및 1B)의 경계선을 따른 방향: 도면에서 수직방향)에 따라서도 변한다. 보다 구체적으로는, 스트립형 영역의 피치 방향에 따른 영역(1Aa)의 영역 점유비는 스트립형 영 역(1A)의 중심에서 최소이고, 이 영역의 양단을 향해 증가한다. 한편, 스트립형 영역의 피치 수직 방향에 따른 영역(1Aa)의 영역 점유비는 스트립형 영역(1A)의 중심에서 최대이고, 이 영역의 양단을 향해 감소한다. 즉, 제 1 스트립형 영역(1A)에서, 단위 영역으로서의 셀에서의 영역(1A)에서 영역 점유비가 최대인 제 1 특정 지점은 경계선에 인접함을 나타내고, 영역(1Aa)의 영역점유비는 제 1 특정 지점으로부터 피치 수직 방향을 따라 멀어짐으로써 감소하며, 또한 제 1 특정 지점으로부터 피치 방향으로 멀어짐에 따라 감소한다.
마찬가지로, 제 2 스트립형 영역(1B)에서, 각 셀에서의 영역(1Ba)의 영역 점유비(즉, 각 셀에서의 영역(1Ba 및 1Bb)의 비율)는 스트립형 영역의 피치 방향을 따라 변하고, 스트립형 영역의 피치 수직 방향에 따라서도 변한다. 보다 구체적으로는, 스트립형 영역의 피치 방향에 따른 영역(1Ba)의 영역 점유비는 스트립형 영역(1B)의 중심에서 최소이고 이 영역의 양단을 향해 증가한다. 한편, 스트립형 영역의 피치 수직 방향을 따른 영역(1Ba)의 영역 점유비는 스트립형 영역(1B)의 중심에서 최대이고 이 영역의 양단을 향해 감소한다. 즉, 스트립형 영역(1B)에서, 단위 영역으로서의 셀에서의 영역(1Ba)의 영역 점유비가 최대인 제 2 특정 지점은 경계선에 인접하도록 존재하고, 영역(1Ba)의 영역 점유비는 제 2 특정지점으로부터 피치 수직 방향을 따라 멀어짐으로써 감소하고, 또한 제 2 특정지점으로부터 피치 방향으로 멀어짐에 따라 감소한다.
이 실시형태에 따른 광학 시스템에서, 도 12에 도시되는 광 변조 소자(1)를 사용함으로써 프로세싱 대상 기판(4)에 형성되는 광 강도 분포가 산출된다. 산출 조건은 다음과 같다. 즉, 광의 파장은 308nm이고, 결상광학계(3)의 대물측 개구수는 0.15이며, 코히어런스 팩터(coherence factor; 조사 σ값; 조사 시스템(2)의 출사측 개구수/결상광학계(3)의 대물측 개구수)는 0.5이고, 결상광학계(3)의 결상 배율은 1/5이다.
이 실시형태에 따른 광학 시스템에서, 도 13에 도시되는 바와 같은 광 강도 분포가 산출 결과로서 얻어진다. 도 13은 도 12에 파선으로서 지시되며 광 강도의 등고선(즉, 등강도선)의 형태로 나타나는 사각형 영역(1C)에서 대략 반 상부 영역에 대응하는 프로세싱 대상 기판(4) 상에 형성되는 광 강도 분포를 나타낸다. 도 13에서, 1.15a 보다 큰 광 강도에 대응하는 등강도선은 도면의 간략화를 위해 생략되었다. 또한, 도 12에 도시되는 광 변조 소자(1)가 실제로 제조되었고, 제조된 광 변조 소자(1) 및 결상광학계(3)를 포함하는 광학 시스템을 사용함으로써 프로세싱 대상 기판(4) 상에 형성되는 광 강도 분포가 측정되었다. 측정 결과에 따르면, 도 13에 도시되는 광 강도 분포와 실질적으로 동일한 결과가 얻어졌다.
도 13에서, 프로세싱 대상 기판(4)에서 비 단결정 반도체 막의 용융 온도에 대응하는 광 강도는 a 이고, 광 강도(a)의 등강도선(비 단결정 반도체 막에서 비용융 영역의 가장자리 및 결정화 시작점에 대응하는 등강도선)(11)은 도면에서 수직 방향으로 긴 타원형태를 갖으며, 그의 곡률 반지름은 도면에서 상단 및 하단(미도시) 각 지점에서 최소값 0.2㎛를 갖는다. 이러한 방식으로, 도 12에 도시되는 광 변조 소자(1)는 프로세싱 대상 기판(비 단결정 반도체 막)(4)에 대해, 비용융 영역의 가장자리에 대응하는 등강도선(11)의 일부가 0.3㎛ 또는 그 이하의 곡률 반지름 을 갖는 광 강도 분포를 갖는 광을 조사할 수 있도록 설계된다. 광 강도(0.92a)에 대한 등강도선의 일부 및 광 강도(1.08a)에 대한 등강도선의 일부는 각각 0.3㎛ 또는 그 이하의 곡률 반지름을 갖는다.
도 14에 개략적으로 도시되는 바와 같이, 프로세싱 대상 기판(4)의 비 단결정 반도체 막이 도 13에 도시되는 광 강도 분포를 갖는 광에 의해 조사될 때, 광 강도(a)에 대한 타원형 등강도선(11)에 의해 정의되는 비용융 영역(12a)은 비 단결정 반도체 막 상에서 하나의 결정화 단위 영역(12) 상에 형성된다. 또한, 결정 입자(13)는 도면에서 비용융 영역(12a)의 상단 근처에 형성되는 결정핵으로부터 예를 들면, 100 도 또는 그 이상의 방사각(θ)으로, 채널 영역(104c)의 전방향(비용융 영역(12a)의 중심으로부터 채널 영역(104c)의 중심을 향하는 방향)을 향해 성장한다. 즉, 이웃하는 두 개의 결정 입계(13a)는 결정핵으로부터 방사상으로 확장되는 예를 들면, 100 도 또는 그 이상의 방사각을 형성한다. 결과적으로, 결정 입계(13a)는 채널 영역(104c)을 침투하지 않는다. 전술한 이유로, 도 14에서 결정화 단위 영역(12)의 크기는 세로 크기와 가로 크기로 10㎛ × 5㎛ 로 설정된다.
특히, 이 실시형태에서 광 변조 소자(1)가 등강도선(11)의 곡률 반지름이 등강도선을 따라 실질적으로 변하고, 채널 영역(104c)의 전방향에서 최소가 되는 방식으로 구성되기 때문에, 결정핵이 채널 영역(104c)의 전방향에서 생성될 확률은 높아진다. 결과적으로, 각 결정 입계(13a)는 채널 영역(104c)의 전 방향을 향해 확장되지 않고, 각 결정 입계(13a)가 채널 영역(104c)으로 침투할 가능성은 낮아진다. 또한, 이 실시형태에서, 결정이 결정핵으로부터 성장하는 영역에서 채널 영 역(104c)의 전방향에서의 광 강도 분포가 최소의 변화율을 갖기 때문에, 결정 입자(3)는 채널 영역(104c)의 전방향에서 결정핵으로부터 부채(folding-fan) 형상으로 성장되고, 각 결정 입계(13a)가 채널 영역(104c)으로 침투할 가능성은 더욱 줄어든다.
이 실시형태에서, 프로세싱 대상 기판(4)은 실제로 제조되고, 제조된 프로세싱 대상 기판(4)을 도 13에 도시되는 광 강도 분포를 갖는 광으로 조사하는 실험이 행해졌다. 프로세싱 대상 기판(4)을 제조할 때, 플라즈마 CVD에 의해, 700㎛의 두께를 갖는 유기 기판이 준비되고, 500nm의 두께를 갖는 SiO2 막이 하부층 절연막으로서 상기 유기 기판 상에 형성되고, 100nm의 두께를 갖는 비정질 실리콘 막이 비 단결정 반도체 막으로서 하부층 절연막 상에 형성되고, 400nm의 두께를 갖는 SiO2 막이 상부층 절연막(캡 막)으로서 비 단결정 반도체 막 상에 형성된다. 이 실험의 결과에 따르면, 도 15에 도시되는 결정 구조(결정 입계 분포)가 얻어진다. 도 15를 참조하면, 각각이 100 도 또는 그 이상의 방사각을 갖는 결정 입자가 안정적으로 생성되고, 박막 트랜지스터가 제조될 때, 결정 입계가 채널 영역으로 침투하지 않음을 알 수 있다.
엑시머 레이저 빔의 레이저 출력 강도가 각 펄스에 따라 달라진다는 것은 공지된 바이다. 일반적인 엑시머 레이저 장치에서, 출력 강도는 대략 ±2.5%의 요동을 갖는다. 비 단결정 반도체 막 상에서의 광 강도는 레이저 장치의 출력 강도의 요동에 따라 달라지고, 결정 성장 시작 강도에 대응하는 등강도선 또한 변한다. 예를 들면, 광 강도가 평균 레이저 출력 강도에서 결정 성장 시작 강도로 조절될 때, 레이저 출력 강도에서의 a 2.5% 증가는 결정 성장 시작 강도에 대응하는 광 강도를 a/(1+0.025)로 변화시킨다. 이 경우, 강도 a/(1+0.025)에 대응하는 등강도선에 대한 곡률 반지름의 최소값이 0.3㎛ 보다 높다면, 우수한 결정상이 얻어질 수 없다. 즉, 예를 들어, +2.5%의 범위로 레이저 출력 강도가 변할지라도, 대응 등강도선의 적어도 일부에 대한 곡률 반지름이 0.3㎛ 또는 그 이하의 최소값을 유지하도록 조절된다면, 레이저 출력 강도의 요동이 있더라도 결정상이 안정적으로 유지될 수 있다. 전술한 바와 같이, 도 13에서, 광 강도의 등강도선에 대한 곡률 반지름은 각 라인을 따라 0.3㎛ 또는 그 이하이다. 이 실시형태에서, 레이저 출력 강도가 변한다 할지라도 결정상은 안정적으로 유지될 수 있다.
도 16a 내지 16e는 이 실시형태에 따른 결정화 장치를 사용함으로써 결정화되는 영역에서 전자 디바이스를 제조하는 각 단계를 나타내는 공정 단면도이다.
도 16a에 도시되는 바와 같이, 프로세싱 대상 기판(5)이 준비된다. 프로세싱 대상 기판(5)은, 투명 절연 기판(80)(예를 들면, 알칼리 유리, 석영 유리, 플라스틱, 또는 폴리이미드로 형성됨)상에 화학적 기상 증착법 또는 스퍼터링법을 이용하여, 하부 막(81)(예를 들면, 50nm의 막 두께를 갖는 SiN 을 포함하는 접합 필름 및 100nm의 막 두께를 갖는 SiO2 와 같은 막), 비정질 반도체 막(82)(예를 들면, 50nm 내지 20nm의 막 두께를 갖는 Si, Ge, 또는 SiGe 로 형성되는 반도체 막), 및 캡 막(82a)(예를 들면, 30nm 내지 300nm의 막 두께를 갖는 SiO2 막)을 순차적으로 형성 시킴으로써 얻어진다. 이때, 이 실시형태에 따라, 비정질 반도체 막(82)의 표면 상의 소정 영역은, 도 4 또는 도 9에 도시되는 광 변조 소자가 적용된 결정화 방법 또는 장치를 이용함으로써 레이저 빔(83)(예를 들면, KrF 엑시머 레이저 빔 또는 XeCl 엑시머 레이저 빔)에 의해 한 번 이상 일시적으로 조사되고, 이에 의해, 전술된 침상(needle-like) 결정이 성장한다.
이 방식에서, 도 16b에 도시되는 바와 같이, 큰 직경 또는 폭을 가지는 결정 입자의 다결정 반도체 막 또는 단결정화 반도체 막(결정화 영역)(84)이 비정질 반도체 막(82)의 조사 영역에 형성된다. 그 후, 에칭에 의해 캡 막(82a)이 반도체 막(84)으로부터 제거된다. 다음으로, 도 16c에 도시되는 바와 같이, 다결정 반도체 막 또는 단결정화 반도체 막(84)이 예를 들면, 각각이 도 16c에 도시되는 바와 같이 박막 트랜지스터가 포토리소그래피(photolithography) 기술에 의해 형성되는 영역으로써 제공되는 복수의 섬형(island-shape) 반도체 막(결정화된 섬형 영역)(85)으로 처리된다. 20nm 내지 100nm의 막 두께를 갖는 SiO2 막은 화학적 기상 증착법 또는 스퍼터링 법에 의해 반도체 막(85) 표면 상의 게이트 절연막(86)으로서 형성된다. 또한, 도 16d에 도시되는 바와 같이, 게이트 전극(87)(예를 들면, 실리사이드 또는 MoW 등의 금속으로 이루어짐)이 게이트 절연막의 일부에 형성되고, 게이트 전극(87)은 화살표로 표현되는 것과 같은 반도체 막(85)으로의 불순물 이온(88)(N-채널 트랜지스터인 경우에는 인(phosphor), 또는 P-채널 트랜지스터인 경우에는 붕소(boron)) 주입에 대한 마스크로 사용된다. 이때, 질소 분위기에서 어닐링 프로세 스가 (예를 들면, 450℃에서 한 시간 동안) 수행되어 불순물을 활성화시키고, 이에 의해 섬형 반도체 막(85)에, 소스 영역(91) 및 드레인 영역(92)이 채널 영역(90)의 양측에 형성된다. 이러한 채널 영역(90)의 위치는 캐리어들이 큰 직경 또는 넓은 너비의 결정 입자에 대한 성장 방향의 수직 방향 또는 성장 방향으로 이동할 수 있는 방식으로 설정된다. 그 후, 도 16e를 참조하면, 전체를 덮고 있는 층간 절연막(89)이 형성되고, 상기 층간 절연막(89) 및 게이트 절연막(86)에 컨택트 홀이 형성되며, 소스 전극(93) 및 드레인 전극(94)이 상기 홀에 형성되어 각각이 소스 영역(91)및 드레인 영역(92)과 연결된다.
전술한 공정 단계에서, 게이트 전극(87)이 도 16a 및 16b에 도시되는 단계에서 생성되는 다결정 반도체 막 또는 단결정화 반도체 막(84)의 큰 입경을 갖는 각 결정의 평면 방향에서의 위치에 따라 형성될 때, 이에 의해, 게이트 전극(87) 하부에 채널(90)이 형성된다. 전술한 공정에 따라, 단결정화 반도체에서 다결정 트랜지스터 또는 박막 트랜지스터가 형성될 수 있다. 이에 따라 제조된 다결정 트랜지스터 또는 단결정화 트랜지스터는 액정 표시 장치(디스플레이) 또는 EL(electroluminescence) 디스플레이의 구동 회도 또는 집적 회로, 예를 들면, 메모리(SRAM 또는 DRAM) 또는 CPU에 적용될 수 있다. 본 발명에서의 프로세싱 대상은 반도체 디바이스가 형성되는 것에 한정되지 않고, 반도체 디바이스 또한 박막 트랜지스터에 한정되지도 않는다.
상기 설명에서, 본 발명은 광 변조 소자로서 위상 시프트형 광 변조 소자를 사용함으로써 수행된다. 그러나, 본 발명은 이에 한정되지 않는다. 본 발명은 다른 형태, 예를 들면, 소정의 투과 패턴을 갖는 투과형 광 변조 소자 또는 소정의 반사 패턴을 갖는 반사형 광 변조 소자가 적용되는 광 변조 소자, 또는 광 강도가 광 변조 소자의 제 1 방향에서 변하는 제 1 광 강도 분포가 피조사면에서 생성되는 제 1 변조 영역 및 광 강도가 상기 제 1 방향과는 다른 제 2 방향에서 변하는 제 2 광 강도 분포가 피조사면에서 생성되는 제 2 변조 영역을 갖는 소자들이 결합된 광 변조 소자를 이용함으로써 수행될 수도 있다.
또한, 상기 설명에서, 본 발명은 비 단결정 반도체 막에 소정 광 강도 분포를 갖는 광을 조사하여 결정화 반도체 막을 생성하는 결정화 장치 및 결정화 방법에 적용된다. 그러나, 본 발명은 이에 한정되지 않고, 결상광학계를 통해 소정의 피조사면에서 소정 광 강도 분포를 형성하는 광 조사 장치에도 일반적으로 적용될 수도 있다.
이외의 추가적인 효과 및 변형은 당업자에 의해 용이하게 수행될 수 있다. 따라서, 보다 넓은 측면에서의 본 발명은, 여기서 설명된 상세한 설명 및 대표적인 실시형태에 한정되지 않는다. 이에 따라, 첨부되는 청구항 및 이의 균등물에 의해 정의되는 일반적인 본 발명의 개념에 대한 정신 또는 범위로부터 벗어나지 않는 다양한 변형이 이루어질 수 있다.
도 1은 종래 결정화 기술에 사용되는 광 변조 소자의 구조를 개략적으로 나타내는 도면.
도 2는 도 1에 도시되는 광 변조 소자를 이용함으로써 비 단결정 반도체 막에 형성되는 광 강도 분포를 등강도선의 형태로 나타내는 도면.
도 3은 비 단결정 반도체 막이 도 2에 도시되는 광 강도 분포를 갖는 광에 의해 조사될 때의 결정화 상태를 개략적으로 나타내는 도면.
도 4a는 결정핵이 형성된 직후의 상태를 나타내는 도면이며, 도 4b는 결정핵으로부터 결정이 성장한 후의 상태를 설명하는 모델을 나타내는 도면.
도 5는 하나의 결정 입자의 방사각을 설명하는 모델을 나타내는 도면.
도 6은 도 5에 도시되는 모델에서 등강도선의 곡률 반지름(R)과 결정 입자의 방사각(θ)과의 관계를 나타내는 도면.
도 7a 내지 7c는 도 3과 연관되는 도면으로서, 도 7a는 등강도선의 곡률 반지름이 0.2㎛로 설정될 때의 결정화 상태를 나타내고, 도 7b는 곡률 반지름이 0.3㎛로 설정될 때의 결정화 상태를 나타내며, 도 7c는 곡률 반지름이 0.4㎛로 설정될 때의 결정화 상태를 나타낸다.
도 8a 및 8b는 등강도선의 곡률 반지름이 고정될 때 결정화 상태를 나타내고, 도 8c는 등강도선의 곡률 반지름이 변화할 때 결정화 상태를 나타낸다.
도 9a 및 9b는 결정핵으로부터 결정이 성장하는 영역에서의 광 강도 분포를 등강도선의 형태로 나타내는 도면으로써, 도 9a는 반경 방향으로 실질적으로 동일 한 변화도를 갖는 광 강도 분포를 나타내며, 도 9b는 채널 영역의 전 방향에서 가장 높은 변화도를 보이는 광 강도 분포를 나타낸다.
도 10은 본 발명의 일 실시형태에 따른 결정화 장치의 구조를 개략적으로 나타내는 도면.
도 11은 도 10에 도시되는 조사 시스템의 내부 구조를 개략적으로 나타내는 도면.
도 12는 본 발명의 일 실시형태에 따른 광 변조 소자의 구조를 개략적으로 나타내는 도면.
도 13은 도 12에 도시되는 광 변조 소자를 이용함으로써 비 단결정 반도체 막에서 얻어지는 광 강도 분포를 나타내는 도면.
도 14는 비 단결정 반도체 막이 도 13에 도시되는 광 강도 분포를 가지는 광에 의해 조사될 때 결정화 상태를 개략적으로 나타내는 도면.
도 15는 실제로 제작된 프로세싱 대상 기판에 도 13에 도시되는 광 강도 분포를 가지는 광을 조사하는 실험에 의해 얻어지는 결정 구조를 나타내는 도면.
도 16a 내지 16e는 각각 본 발명의 일 실시형태에 따른 결정화 장치를 이용한 전자 디바이스의 제작 프로세스를 나타내는 공정단면도.
Claims (18)
- 광 변조 소자; 및 조사 표면에서 광 변조 소자를 통해 투과되는 광에 기초하여 광 강도 분포 세트를 형성하는 결상광학계를 포함하고, 비 단결정 반도체 막을 상기 광 강도 분포를 갖는 광으로 조사하여 결정화 반도체 막을 생성하는 결정화 장치로서,광 강도에 대한 적어도 하나의 등강도선의 곡률 반지름은 상기 조사 표면에서의 광 강도 분포의 등강도선을 따라 실질적으로 변하고, 상기 등강도선의 적어도 일부에 대한 곡률 반지름은 0.3㎛ 이하인 것을 특징으로 하는 결정화 장치.
- 조사 표면에서 광 변조 소자를 통해 투과되는 광에 기초하여 광 강도 분포 세트를 형성하는 결상광학계를 포함하고, 비 단결정 반도체 막을 상기 광 강도 분포 세트를 갖는 광으로 조사하여 결정화 반도체 막을 생성하는 결정화 장치로서,광 강도의 등강도선 중 적어도 하나가 특정 방향으로 연장되는 형태를 갖는 광 강도 분포를 상기 비 단결정 반도체 막 상에 형성하는 광학 시스템을 포함하고,상기 등강도선의 곡률 반지름은 상기 등강도선을 따라 실질적으로 변하고, 상기 등강도선의 적어도 일부에 대한 곡률 반지름은 0.3㎛ 이하의 최소값을 갖는 것을 특징으로 하는 결정화 장치.
- 조사 표면에서 광 변조 소자를 통해 투과되는 광에 기초하여 광 강도 분포 세트를 형성하는 결상광학계를 포함하고, 비 단결정 반도체 막을 상기 광 강도 분포를 갖는 광으로 조사하여 결정화 반도체 막을 생성하는 결정화 장치로서,상기 비 단결정 반도체 막 상에 중심에서 기준 광 강도에 대해 적어도 ±2.5%의 범위의 광 강도에 대응하는 각 등강도선의 곡률 반지름이 상기 등강도선을 따라 실질적으로 변하고 상기 각 등강도선의 적어도 일부에 대한 곡률 반지름이 0.3㎛ 이하의 최소값을 갖는 광 강도 분포를 형성하는 광학 시스템을 포함하는 것을 특징으로 하는 결정화 장치.
- 조사 표면에서 광 변조 소자를 통해 투과되는 광에 기초하여 광 강도 분포 세트를 형성하는 결상광학계를 포함하고, 비 단결정 반도체 막을 상기 광 강도 분포를 갖는 광으로 조사하여 결정화 반도체 막을 생성하는 결정화 장치로서,상기 비 단결정 반도체 막 상에 광 강도의 등강도선의 적어도 일부에 대한 곡률 반지름이 0.3㎛ 이하인 광 강도 분포를 형성하는 광학 시스템을 포함하는 것을 특징으로 하는 결정화 장치.
- 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,상기 등강도선은 상기 비 단결정 반도체 막의 용융 온도와 연관되는 광강도의 등강도선인 것을 특징으로 하는 결정화 장치.
- 제 4 항에 있어서,상기 등강도선의 곡률 반지름은 상기 등강도선을 따라 실질적으로 변하고 주변 부분보다 작은 최소값을 갖는 것을 특징으로 하는 결정화 장치.
- 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,상기 광 강도 분포 세트는, 광 강도가 상기 등강도선의 최소 곡률 반지름을 갖는 영역으로부터 상기 등강도선의 법선을 따라 외곽을 향해 증가하는 변화 분포를 갖는 것을 특징으로 하는 결정화 장치.
- 제 7 항에 있어서,상기 변화 분포에서, 상기 최소 곡률 반지름을 갖는 영역으로부터 특정 방향을 따른 상기 광 강도의 변화는 상기 특정 방향 주변 방향을 따른 광 강도의 변화보다 완만한 것을 특징으로 하는 결정화 장치.
- 비 단결정 반도체 막을 소정 광 강도 분포를 갖는 광으로 조사하여 결정화 반도체 막을 생성하는 결정화 방법으로서,상기 비 단결정 반도체 막은, 광 강도의 등강도선의 적어도 일부에 대한 곡률 반지름이 0.3㎛ 이하인 광 강도 분포를 갖는 광에 의해 조사되는 것을 특징으로 하는 결정화 방법.
- 제 9 항에 있어서,상기 등강도선은 상기 비 단결정 반도체 막의 용융 온도에 연관되는 광 강도의 등강도선인 것을 특징으로 하는 결정화 방법.
- 제 9 항 또는 제 10 항에 있어서,상기 등강도선의 곡률 반지름은 상기 등강도선을 따라 실질적으로 변하고 주변 부분보다 작은 최소값을 갖는 것을 특징으로 하는 결정화 방법.
- 제 11 항에 있어서,상기 소정 광 강도 분포는, 광 강도가 상기 등강도선의 최소 곡률 반지름을 갖는 영역으로부터 상기 등강도선의 법선을 따라 외곽을 향해 증가하는 변화 분포를 갖는 것을 특징으로 하는 결정화 방법.
- 제 12 항에 있어서,상기 변화 분포에서, 상기 최소 곡률 반지름을 갖는 영역으로부터 특정 방향을 따른 상기 광 강도의 변화는 상기 특정 방향 주변을 따른 광 강도의 변화보다 완만한 것을 특징으로 하는 결정화 방법.
- 제 1 항 내지 제 4 항 중 어느 한 항에 따른 결정화 장치 또는 제 9 항에 따른 결정화 방법을 이용하여 제조되는 디바이스.
- 제 1 항 내지 제 4 항 중 어느 한 항에 따른 결정화 장치 또는 제 9 항에 따른 결정화 방법에 이용되어 상기 소정 광 강도 분포를 형성하는 것을 특징으로 하는 광 변조 소자.
- 입사광에 기초하여 소정 광 강도 분포를 형성하는 광 변조 소자로서,상기 광 변조 소자의 기본 패턴은 제 1 스트립형(strip-like) 영역 및 상기 제 1 스트립형 영역에 이웃하는 제 2 스트립형 영역을 갖고,제 1 위상 값을 갖는 제 1 영역과 제 2 위상 값을 갖는 제 2 영역의 비는 상기 제 1 스트립형 영역과 상기 제 2 스트립형 영역 사이의 경계선을 따른 제 1 방향 및 상기 제 1 스트립형 영역에서의 각 단위 영역을 따른 경계선에 대해 수직인 제 2 방향으로 변하고,상기 제 1 위상 값을 갖는 상기 제 1 영역과 제 3 위상 값을 갖는 제 3 영역의 비는 상기 제 1 방향 및 상기 제 2 스트립형 영역에서의 각 단위 영역을 따른 상기 제 2 방향으로 변하는 것을 특징으로 하는 광 변조 소자.
- 제 16 항에 있어서,상기 단위 영역에서 상기 제 2 영역의 영역 점유비가 최대인 제 1 특정 지점은 상기 경계선에 이웃하여 존재하고, 상기 제 2 영역의 영역 점유비는, 상기 제 1 스트립형 영역에서, 상기 제 1 방향을 따라 상기 제 1 특정 지점으로부터 멀어짐으로써 감소하고 상기 제 2 방향을 따라 상기 제 1 특정 지점으로부터 멀어짐으로써 감소하고,상기 단위 영역에서 상기 제 3 영역의 영역 점유비가 최대인 제 2 특정 지점은 상기 경계선에 이웃하여 존재하고, 상기 제 3 영역의 영역 점유비는, 상기 제 2 스트립형 영역에서, 상기 제 1 방향을 따라 상기 제 2 특정 지점으로부터 멀어짐으로써 감소하고 상기 제 2 방향을 따라 상기 제 2 특정 지점으로부터 멀어짐으로써 감소하는 것을 특징으로 하는 광 변조 소자.
- 제 16 항 또는 제 17 항에 있어서,상기 제 1 위상 값에 대한 상기 제 2 위상 값의 상대적인 위상 크기, 및 상기 제 1 위상 값에 대한 상기 제 3 위상 값의 상대적인 위상 크기는 서로 동일한 절대값을 갖고 서로 상이한 부호를 갖는 것을 특징으로 하는 광 변조 소자.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2007-00076609 | 2007-03-23 | ||
| JP2007076609 | 2007-03-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080086835A true KR20080086835A (ko) | 2008-09-26 |
Family
ID=39773766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080026214A KR20080086835A (ko) | 2007-03-23 | 2008-03-21 | 결정화 장치, 결정화 방법, 디바이스, 및 광 변조 소자 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7897946B2 (ko) |
| JP (1) | JP2008270726A (ko) |
| KR (1) | KR20080086835A (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009272509A (ja) * | 2008-05-09 | 2009-11-19 | Advanced Lcd Technologies Development Center Co Ltd | 光照射装置、結晶化装置、結晶化方法、およびデバイス |
| US8457803B2 (en) * | 2010-02-10 | 2013-06-04 | Enernoc, Inc. | Apparatus and method for demand coordination network |
| US10675715B2 (en) * | 2015-06-23 | 2020-06-09 | Mitsubishi Electric Corporation | Semiconductor element manufacturing method and manufacturing device |
| JP6632252B2 (ja) * | 2015-08-21 | 2020-01-22 | キヤノン株式会社 | 検出装置、インプリント装置、物品の製造方法及び照明光学系 |
| JP7190875B2 (ja) * | 2018-11-16 | 2022-12-16 | 東京エレクトロン株式会社 | ポリシリコン膜の形成方法及び成膜装置 |
| CN113053466B (zh) * | 2021-03-03 | 2022-03-04 | 华南农业大学 | 三元特征向量方法表征双乳液体系中脂肪晶体分布位点的方法 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW512248B (en) * | 1998-07-15 | 2002-12-01 | Toshiba Corp | Manufacturing method and apparatus of semiconductor device |
| JP4347545B2 (ja) * | 2002-06-28 | 2009-10-21 | 株式会社 液晶先端技術開発センター | 結晶化装置および結晶化方法 |
| JP4278940B2 (ja) | 2002-09-09 | 2009-06-17 | 株式会社 液晶先端技術開発センター | 結晶化装置および結晶化方法 |
| TW200500512A (en) * | 2002-12-04 | 2005-01-01 | Adv Lcd Tech Dev Ct Co Ltd | Crystallization apparatus and crystallization method |
| TW200419279A (en) * | 2003-03-28 | 2004-10-01 | Adv Lcd Tech Dev Ct Co Ltd | Method and apparatus for forming crystalline portions of semiconductor film |
| TW200422749A (en) * | 2003-04-22 | 2004-11-01 | Adv Lcd Tech Dev Ct Co Ltd | Crystallization apparatus, crystallization method, phase modulation element, device and display apparatus |
| JP4652707B2 (ja) * | 2003-04-22 | 2011-03-16 | 株式会社 液晶先端技術開発センター | 結晶化装置、結晶化方法、位相変調素子、およびデバイス |
| TW200503061A (en) * | 2003-06-30 | 2005-01-16 | Adv Lcd Tech Dev Ct Co Ltd | Crystallization method, crystallization apparatus, processed substrate, thin film transistor and display apparatus |
| JP2005093884A (ja) * | 2003-09-19 | 2005-04-07 | Advanced Lcd Technologies Development Center Co Ltd | 半導体薄膜の結晶化方法、結晶化装置、位相シフタ、薄膜トランジスタおよび表示装置 |
| TW200519503A (en) * | 2003-09-30 | 2005-06-16 | Adv Lcd Tech Dev Ct Co Ltd | Crystallization apparatus, crystallization method, device and phase modulation element |
| JP4633428B2 (ja) | 2003-09-30 | 2011-02-16 | 株式会社 液晶先端技術開発センター | 結晶化装置、結晶化方法、デバイス、および位相変調素子 |
| TW200528756A (en) * | 2004-01-27 | 2005-09-01 | Adv Lcd Tech Dev Ct Co Ltd | Light application apparatus, crystallization apparatus and optical modulation element assembly |
| TW200533982A (en) * | 2004-02-17 | 2005-10-16 | Adv Lcd Tech Dev Ct Co Ltd | Light irradiation apparatus, light irradiation method, crystallization apparatus, crystallization method, device, and light modulation element |
| TW200607098A (en) * | 2004-08-03 | 2006-02-16 | Adv Lcd Tech Dev Ct Co Ltd | Crystallization apparatus, crystallization method, and phase modulation device |
| US8221544B2 (en) * | 2005-04-06 | 2012-07-17 | The Trustees Of Columbia University In The City Of New York | Line scan sequential lateral solidification of thin films |
| KR20070094470A (ko) * | 2006-03-17 | 2007-09-20 | 가부시키가이샤 에키쇼센탄 기쥬쓰 가이하쓰센타 | 광조사장치, 광조사방법, 결정화장치, 결정화방법, 및반도체디바이스 |
| JP2008227445A (ja) | 2007-02-16 | 2008-09-25 | Advanced Lcd Technologies Development Center Co Ltd | 薄膜トランジスタ及び表示装置 |
| WO2008099526A1 (ja) | 2007-02-16 | 2008-08-21 | Advanced Lcd Technologies Development Center Co., Ltd. | 薄膜トランジスタ及び表示装置 |
| JP2009130231A (ja) | 2007-11-27 | 2009-06-11 | Advanced Lcd Technologies Development Center Co Ltd | 結晶シリコンアレイ、および薄膜トランジスタの製造方法 |
| JP2009272509A (ja) | 2008-05-09 | 2009-11-19 | Advanced Lcd Technologies Development Center Co Ltd | 光照射装置、結晶化装置、結晶化方法、およびデバイス |
-
2008
- 2008-01-29 JP JP2008017380A patent/JP2008270726A/ja active Pending
- 2008-03-19 US US12/051,213 patent/US7897946B2/en not_active Expired - Fee Related
- 2008-03-21 KR KR1020080026214A patent/KR20080086835A/ko not_active Application Discontinuation
-
2010
- 2010-12-08 US US12/962,750 patent/US8009345B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US8009345B2 (en) | 2011-08-30 |
| US20110075237A1 (en) | 2011-03-31 |
| US7897946B2 (en) | 2011-03-01 |
| US20080230725A1 (en) | 2008-09-25 |
| JP2008270726A (ja) | 2008-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7144793B2 (en) | Method of producing crystalline semiconductor material and method of fabricating semiconductor device | |
| KR20060046344A (ko) | 결정화방법, 박막 트랜지스터의 제조방법, 박막 트랜지스터및 표시장치 | |
| KR20080086835A (ko) | 결정화 장치, 결정화 방법, 디바이스, 및 광 변조 소자 | |
| KR20070097442A (ko) | 결정학적 방위 제어형 폴리실리콘막을 생성하기 위한시스템 및 방법 | |
| US20090038536A1 (en) | Crystallization apparatus, crystallization method, device, optical modulation element, and display apparatus | |
| US7651931B2 (en) | Laser beam projection mask, and laser beam machining method and laser beam machine using same | |
| US20110233591A1 (en) | Phase modulation device, phase modulation device fabrication method, crystallization apparatus, and crystallization method | |
| US20090134394A1 (en) | Crystal silicon array, and manufacturing method of thin film transistor | |
| KR100660814B1 (ko) | 박막트랜지스터의 반도체층 형성방법 | |
| JP4769491B2 (ja) | 結晶化方法、薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置 | |
| JP2007288115A (ja) | 半導体装置の製造方法 | |
| JP2006066902A (ja) | 半導体装置の製造方法 | |
| US20090278060A1 (en) | Photoirradiation apparatus, crystallization apparatus, crystallization method, and device | |
| KR100619197B1 (ko) | 반도체 박막의 결정 성장 장치 및 결정 성장 방법 | |
| US20060033104A1 (en) | Thin film transistor, method of manufacturing thin film transistor, and display device | |
| JP4524413B2 (ja) | 結晶化方法 | |
| KR100860007B1 (ko) | 박막트랜지스터, 박막트랜지스터의 제조방법, 이를 구비한유기전계발광표시장치 및 그의 제조방법 | |
| JP2010114472A (ja) | 結晶化方法 | |
| JP4147492B2 (ja) | 結晶質半導体材料の製造方法および半導体装置の製造方法 | |
| JP2005005448A (ja) | 多結晶半導体薄膜の製造方法 | |
| JP2008244117A (ja) | 結晶化装置、結晶化方法、デバイス、および光変調素子 | |
| JP2005039259A (ja) | 結晶化方法、結晶化装置、薄膜トランジスタおよび表示装置 | |
| JP2006049481A (ja) | 結晶化装置、結晶化方法、および位相変調素子 | |
| JP2005101311A (ja) | 半導体デバイスおよびその製造方法 | |
| JP2004193263A (ja) | 結晶性薄膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |