KR20080084921A - 미소전기 상호접속 기판 및 패키징 기술 - Google Patents

미소전기 상호접속 기판 및 패키징 기술 Download PDF

Info

Publication number
KR20080084921A
KR20080084921A KR1020087010927A KR20087010927A KR20080084921A KR 20080084921 A KR20080084921 A KR 20080084921A KR 1020087010927 A KR1020087010927 A KR 1020087010927A KR 20087010927 A KR20087010927 A KR 20087010927A KR 20080084921 A KR20080084921 A KR 20080084921A
Authority
KR
South Korea
Prior art keywords
substrate
region
conductive
interconnect
cavity
Prior art date
Application number
KR1020087010927A
Other languages
English (en)
Inventor
우리 미르스키
시몬 네프틴
레브 푸레르
Original Assignee
마이크로 컴포넌츠 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크로 컴포넌츠 리미티드 filed Critical 마이크로 컴포넌츠 리미티드
Publication of KR20080084921A publication Critical patent/KR20080084921A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01063—Europium [Eu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1142—Conversion of conductive material into insulating material or into dissolvable compound
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Led Device Packages (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

LED(발광 다이오드) 기판 및 단일의 다이오드 또는 다이오드 어레이의 패키징에 관해 서술한다. 기판은 다이오드 다이(들)을 하우징하기 위해 형성 캐비티(또는 캐비티들)의 형태로 다이오드(들)에 대한 통합 반사기(들)을 포함한다. 반사기 캐비티 벽들은 반사성 재료로 선택적으로 도금되고 렌즈 및 밀봉제로서 기능하도록 몰딩 재료를 포함할 수 있다. 기판의 다이 및 하부 표면 사이의 저온 경로(low termperture path)의 직접적인 금속 접속을 가지는 기판을 만들기 위한 방법에 대해서도 개시한다. 다른 실시예는, 2개 층 상호접속 구조체를 필요로 하지 않는 서로 교차하는 2개의 전기적 트레이스를 위한 것이다. 기판 및 반사기 구조체는, ALOX 기술로서 당분야에 공지된 기술을 적용하는 알루미늄-알루미늄 산호물 조합으로 만들어진다. 그 결과적인 기판 및 패키징은 필요한 전기적 접속 및 향상된 열 성능을 제공하면서 우수한 기계적 속성을 유지할 수 있다. 동일한 기판 및 패키징 개념을 고온 전도성 기판 및 패키지를 필요로 하는 다른 고전력 디바이스에도 적용할 수 있다.

Description

미소전기 상호접속 기판 및 패키징 기술{MICROELECTRONIC INTERCIONNECT SUBSTRATE AND PACKAGING TECHNIQUES}
본 출원은 미소전기 상호접속 기판 및, 발광 다이오드(LED) 및 그외 고전력 미소회로 다이 또는 모듈과 같은 전자 컴포넌트를 위한 패키징 기술에 관한 것이다.
미소전기 패키징 및 상호접속 기술은, 현재, 군사, 통신, 산업적 응용제품 및 소비자 응용제품에서 매우 분명한, 전자 기기의 소형화 경향에 이바지하는 진화 및 개혁적인 변화의 두 부분에서 수행되어 왔다. 이러한 경향은, 집적 회로의 패키징 및 전기 기판 및 회로 보드 상의 접속에 있어서의 다양한 혁신적인 개발을 이끌어 온, 크기 및 중량뿐만 아니라 비용 및 미학에 있어서의 전문가 조건을 포함한, 다양한 힘에 의해 진행되어 왔다.
패키지화될 필요가 있는 미소전기 기기의 예는, 기본적으로 2개의 단자를 가진 간단한 다이오드 접합인 간단한 발광 다이오드(LED) 다이로부터, 다른 컴포넌트와의 인터페이스에 필요한 복수의 입/출력 단자를 가진 집적회로 칩(ICC 또는 IC) 마이크로프로세서(μP)에 이르기까지 모든 범위에 이르고 있다.
넓은 의미에서, "미소전기 패키징"은 전원(예를 들어, 전원공급장치, 배터리 등), 입력 기기(예를 들어, 키보드, 마우스 등), 및 출력 기기(예를 들어, 모니터, 모뎀, 안테나 등)과 같은 주변 기기의 "실제" 세계("real" world)를 가진 IC(또는 다이)를 인터페이스하기 위한 한 방법으로서 단순하게 보여질 수 있다. 이를 행하기 위해, IC(또는 다이)를 주변 기기 - 기본적으로, IC의 입/출력 신호를 얻기 위해서뿐만 아니라 동작 전력을 IC에 공급하기 위해 - 에 접속할 필요가 있으며, 이것은 통상적으로 인쇄 배선 기판(PWB) 상에서 와이어 또는 도전성 트레이스(conductive traces)로 수행된다.
일부 단순한 반도체 다이뿐만 아니라 대부분의 복잡한 IC에 있어서, 주요한 열 관리는, 열원(heat source) - 다이 또는 IC - 으로부터 외부 세계로의 열 경로의 열 저항을 줄이기 위한 것이며, 이로부터 열을 공기(또는 냉각제) 대류, 전도 및 방사에 의해 빠져나가게 할 수 있다. 하나의 주요한 이러한 열 경로는, 열 저항 감소 노력의 전면에 있어서, "핫" 다이(들)이 실장되어 있는, 기판("보드", "칩 캐리어", 또는 다층 (또는 복수의 층) 상호접속 보드 캐리어, 기판 또는 삽입기(interposer))의 방향 내에 있다. 이러한 기판은 다양한 형태의 PWB(인쇄 배선 기판), BGA(볼 그리드 어레이(Ball Grid Array)) 기판이 될 수 있다. 열 관리를 통상적으로 필요로 하는 반도체 다이의 일례로는 발광 다이오드(LED)를 들 수 있다.
발광 다이오드(LED)의 주요 성능 측정은, 광도 측정 효율성(photometric efficiency), 즉, 입력 에너지의 가시광으로의 변환이다. 광도 측정 효율성은 LED의 접합 온도(junction temperture)에 반비례한다. LED 패키징의 주요 관점은 다 이를 차갑게 유지하여 전체적인 성능을 양호하게 제공하는 것이다. 고온의 전도 패키징을 적용함으로써 LED 디바이스를 냉각시키기 위한 요건은 중대하며, 높은 광도 측정 에너지를 방출하는 LED 어레이를 적용할 때는 중요성이 증가한다. 흔히, 고전력 LED들 및 LED 어레이는 특별한 히트-싱크 어셈블리 상에서 패키지화되는 데, 패키징 고전력 미소회로 또는 LED의 당분야의 기술자에게 알려진 다양한 냉각법을 적용한다.
발광 다이오드(LED)는 액정 디스플레이를 위한 백 라이트 조명(back light illumination), 자동차 산업분야의 차량 램프 어셈블리, 다양한 다른 디스플레이 및 그외 광원과 같은 폭넓은 응용분야에 적용된다. 응용 영역은 상당이 성장되어 왔으며, 더 높은 광도 측정 에너지를 방출할 수 있는 최근의 새로운 세대의 고전력 LED의 출현에 따라 계속해서 상당히 성장할 것이다.
LED 패키징의 다른 고려 사항은 원하는 방향으로 방출된 광에 관한 것이다. 이것은, 캐비티 벽이 반사기 및 렌즈 홀더로서 작용하는 캐비티 내에 LED 다이를 실장함으로써 종종 달성된다. 통상적으로 캐비티는 렌즈 및 밀봉제로서 작용하는 중합체 투명 재료로 채워진다. 때때로 몇몇 첨가제를 몰딩 재료에 첨가하여 방출된 광을 시프트 또는 필터링함으로써, 특정한 응용분야에서의 원하는 광 파장을 달성한다.
LED 패키징 기술을 개시하는 예시적 참고문헌으로는, 미국 특허 제6,562,643호; 제6,274,924 및 제6,603,258호를 들 수 있으며, 이들 문헌은 본 명세서에 그 전체가 원용된다.
"핫" 다이(들)이 실장되어 있는, 전술한 기판("보드", "칩 캐리어", 또는 다층 (또는 복수의 층) 상호접속 보드 캐리어, 기판 또는 삽입기)에 대해 서술한다. 이러한 기판은, 예를 들어, 다양한 형태의 PWB(인쇄 배선 기판), BGA(볼 그리드 어레이(Ball Grid Array)) 기판이 될 수 있다. 상호접속(또는 상호연결) 기판의 한 기능은 피치를 확장시키는 것인 데 - 즉, (IC 상의 본드 패드와 같이) 비교적 서로 매우 근접해 있는 접속들(connections)을 취하여 이것들을 (PWB 또는 BGA 기판과 같은) 다른 디바이스와의 접속을 위해 확장시키는 것이다. 다른 기능은 한 가지 형태의 접속을 다른 형태의 접속으로 변환시키는 것이다 - 예를 들어 IC에서의 와이어 본드로부터 디바이스를 실장하는 표면에 대한 땜납으로 변환시키는 것이다.
상호접속의 기판에 대한 예(또는서브세트)는 많이 있는 데, 하나의 예는 "삽입기(삽nterposer)"이다. 일반적으로, 삽입기는 IC와 패키지 사이에 전기 접속을 제공하고, 피치 확장 기능을 수행하고, 통상적으로 접속 형태를 "변환"하지 않으며(오히려, "내부" 측과 "외부" 측 모두에 대한 하나의 접속 형태를 가진다), 종종 열 관리 기능을 제공해야만 한다.
상호접속 기판의 기본적인 목적은, 간단히 말해서, 2개의 전기 컴포넌트들을 전기적으로 접속시키는 것이다. 예를 들어, PWB 상의 2개의 홀을 통해 PWB의 하부측 상의 도체로 튀어나와 있는 간단한 2개의 단자 기기(예를 들어, 2개의 리드를 가지는 간단한 저항기)가 있다면, (접속되어 있지 않은 상태에서) 2개의 단자 기기의 본체 부분의 아래를 통과할 필요가 있는 PWB 상에 도전성 트레이스가 있는 경우라도, 이것은 비교적 직선적이다. 그렇지만, 많은 단자(예를 들어, 입출력(I/O) 접속)를 가지는 더욱 복잡한 전자 기기에 있어서는, 신호들의 복잡한 루팅을 (보다 완화된 범위, 전력으로) 효과적이게 하기 위해 많은 크로스오버(corssover)가 필요한 것은 불가피하다. 이러한 기하학적 문제에 대한 해결책은 다층 상호접속 기술이다.
다층 상호접속 기술을 이해하기 위해, (유사한 방식으로) 도로 (차도, 거리 및 고속도로), 지하철 시스템, 및 항공 교통을 포함하는 운송 네트워크를 상상해 보라. 거리 및 고속도로는 통상적으로 지구의 표면에 위치하고, 때때로 서로 교차해야만 한다. 정지 신호등 및 정지 신호로 교차로를 통제하고, 하나의 거리상의 교통을 간섭하여 교차로상의 교통이 빠르게 진행할 수 있게 한다 - 전자적인 세계에서는 매우 유용한 개념이 아니다. 다리는 하나의 도로가 다른 도로로 통과할 수 있게 하고, 교통은 다른 도로로부터의 정지 간섭없이 각각의 도로상에 정지하지 않고서도 진행할 수 있다. 고속도로를 횡단하는 다리의 예는 1 레벨의 상호접속(회로 기판의 이면에 패턴화된 도전성 트레이스)을 가지는 간단한 단면 회로 기판을 포함하는 초기(1960년대)의 트랜지스터 라디오와 유사하다. "크로스오버(cross-over)"는 통상적으로 간단한 점퍼 와이어(jumper wire) - "브리지(bridge)", 다시 말해 보드의 전면(front side) 상에서 전기적으로 접속되는 2개의 도전성 트레이스 - 에 의해 효과적이게 된다.
항공기는 머리 위(그라운드 레벨보다 높이)를 날며, 도로 교통(그라운드 레벨)에 의해 방해받지 않는다. 많은 항공기들이 다양한 루트에서 그리고 다양한 고도에서 영공을 점유하고 있다. 항공기들은 (안전한 고도 상에서 떨어져 있어서) 서로 손쉽게 통과할 수 있다. 항공기들은 다양한 "층들"을 난다. 층들 (및 이 층들 내의 항공기들)은 비교적 쉽게 위아래로 서로 통과할 수 있다. 그러나 하나의 층에 있는 하나의 항공기로부터 다른 층에 있는 하나의 항공기로 가는 것은 실제로는 실행할 수 없다(실제 불가능하다). 필요하게 될 것은 하나의 층에서의 루트와 다른 층에서의 루트 사이의 상당한 "마술(magic)" 회로일 것이며, 수 개의 중간층들에 의해 분리된 하나의 층에서조차도 그러할 것이다. (적어도 하나의 경우에 있어서 스턴트맨이 낮은 레벨에서 하나의 항공기로부터 다른 항공기로 성공적으로 스카이다이빙을 한 것은 인정된다. 완벽한 유사함은 없다.)
다층 상호접속 기술에서는, 유전 재료의 층들에 의해 서로 분리된 (도전성 트레이스로 이루어진) 수 개의 금속 층이 존재한다. (층 케익 또는 라쟈냐(lasagna)와 상당히 유사하다.) 수 십 개의 교대하는 유전층 및 전도층을 가진 다층 상호접속 기술은 보기 드문 것이 아니며, 통상적으로 많은 층들이 복잡한 루팅 방식(개략적으로 말해서, 많은 크로스오버)을 효과적이게 하는 데 필요하다.
모든 다층 상호접속 기술에서의 중요한 요인은 "비아(via)"- 유전체 재료에 의해 분리된 2개의 인접하는 금속층들의 도전성 트레이스들 사이의 전기 접속 - 이다.
종래의 기판 기술에서, 유전체 시트는 베이스 재료(base material)로서 사용되며, 드릴링(drilling)(에칭 및 펀칭) 및 홀 플레이팅(hole plating) 공정을 사용하여 비아들이 형성된다. 다른 블라인드 비아는 도전성 트레이스 상의 다른 위치로부터, 남아 있는 유전체 층을 통해 연장될 수 있으며, 이것은 피치 확장, 또는 복잡한 상호접속을 효과적이게 하는 데에 유용할 수 있다.
비아들은 2개의 서로 다른 (통상적으로 인접하는) 금속층들 상의 도전성 트레이스들 사이의 전기 접속을 제공하며, 또한 기판에 실장된 작동하는 전자 기기로부터 열을 멀리 내보내는 역할을 한다. 통상적으로, (세라믹 기판과 같은) 유전체 기반의 기판에 있어서는, 기판의 막대한 벌크가 빈약한 전도성 세라믹 재료이며, 이 경우, 열 전도성을 높이기 위해 많은 비아를 형성하여 채울 수 있다.
이하의 특허 및 공보에는 ALOXTM 기판 기술에 대해 개시되어 있다: 미국특허 제5,661,341호; 미국특허 제6,448,510호; 미국특허 제6,670,704호; 국제특허공보 제WO 00/31797호; 국제특허공보 제WO 04/049424.
ALOXTM 기판 기술은 미소전기 패키징 응용분에서 개발된 독특한 다층 기판 기술이다. ALOXTM 기판 기술은 드릴링 및 홀 플레이팅을 필요로 하지 않는다 - 비아는 고체의 완전한 알루미늄이며 유전체는 고품질 세라믹 속성으로 이루어져 있다. 공정은 단순하고 저렴하며, 적은 수의 공정 단계를 포함한다. ALOXTM 기판 기술은 넓은 기술 플랫폼으로서 기능하고, RF, SiP, 3-D 메모리 스택, MEMS 및 고전력 모듈 및 컴포넌트와 같은 다양한 전기 패키징 응용분야에서 수행될 수 있다.
ALOXTM 공정에서의 개시 재료(starting material)는 도전성 알루미늄 시트이다. 이 공정에서의 제1 단계는 종래의 리소그래피 기술(예를 들어, 포토레지스트)을 사용하여 시트의 상부 및 하부를 마스킹하는 마스킹 공정이다. 시트의 전체 두 께를 통해 시트의 양극 처리(anodization)를 사용하여 비아 구조체를 형성한다. 노출된 영역은 속성이 세라믹인 산화 알루미늄 및 높은 절연 유전체 재료로 변환된다. 노출되지 않고 보호된 영역은 알루미늄 소자 - 접속 비아 - 로서 유지된다.
그 가장 간단한 형태에서, ALOXTM 상호접속 기판은, 양극 처리된 (산화 알루미늄, 또는 알루미나(alumina))와 같은 비전도성) 격리 구조체의 영역들(면적들)에 의해 기하학적으로 정의되고 서로 격리된 전도성 (개시) 재료의 영역들(면적들)에 생기는 초기 전도 밸브 금속(예를 들어, 알루미늄) 기판의 선택된 부분들의 전기화학 음극 산화 처리에 의해 형성된다. "수직" 격리 구조체는 기판을 통해 완전하게 포함하는 기판으로 연장한다. "수평" 격리 구조체는 측면으로 횡단하여 연장하고, 일반적으로 표면 내에서 공평하게 되어 있다. 기판의 하나의 측면 또는 양 측면으로부터의 양극 처리는 복잡한 상호접속 구조체에 도달하도록 수행될 수 있다.
이러한 혁신적 공정을 사용하는 (미국특허 제6,670,704호에 개시된 바와 같은) 보다 복잡한 형태에서는, 다층의 저렴한 세라믹 보드가 형성된다. 완전한 "3개의 금속층" 코어는 내부 알루미늄 층, 비아들을 관통하는 상부 및 하부 패턴화된 구리층 및 이러한 구조체 내에 일체화된 블라인드 비아들을 포함한다. ALOXTM 기술은, 매우 간단하고 저렴한 생성 공정, 우수한 열 성능 제품, 우수한 기계적 및 전기적 속성을 제공한다. ALOXTM 기술은 이하의 특징에 설명되어 있다.
도 1a는 ALOXTM 기판 내의 비아 형성에 대한 흐름도(100)를 나타내며, 그 결 과적인 비아는 종래 기술에 따라 형성된다. (a) 알루미늄 층 또는 기판으로 개시하고, (b) 포토레지스트와 같은 마스킹 재료를 적용하며, (c) 패터닝한다. (d) 그런 다음, 보호되지 않은 알루미늄을 양극 처리하고, 층/기판의 선택된 영역들을 비전도성 알루미늄 산화물로 변환시킨다.
단계 (d)에서, 양극 처리는 부분적으로 이방성으로 진행되고, 포토레지스트의 아래에서 약간 연장하며 또한 기판의 상부 표면 및 하부 표면에서의 가장 두꺼운 부분으로부터 기판의 본체(body) 내의 얇은 부분 쪽으로 폭이 테이퍼링 된다. 단계 (d)에서, 양극 처리는 기판의 양 측면으로부터 진행한다. (기판이 아닌 층을 포함하는 상황에서, 양극 처리는 층의 단지 노출된 측면으로부터 진행할 것이다.) 이와 같은 산화 알루미늄은 다공성(porous)이다.
(e) 포토레지스트가 스트립되고, 수지가 층/기판의 다공성 산화 영역들로 확산된다. 예를 들어, 수지는 양 측면으로부터 확산 될 수 있다. (이론적으로, 기판은 포토레지스트 스트립 이전에 수지가 스며들 수 있다.) 그 결과는 기판의 하나의 표면으로부터 기판의 반대 측의 표면으로 기판을 통해 완전하게 연장하는 알루미늄 비아이고, 이 비아는 절연된 (그리고 스며든) 산화 알루미늄 재료에 의해 다른 비아들(도시되지 않음)과 격리된다. 이것을 본 양수인은 "코어 중의 코어(core of cores)"라 부른다.
다음, 종래의 기술을 사용하여, 3개의 금속층 구조체이고 본 양수인이 "코어"로 부르는 것을 달성하기 위해, (f) (구리와 같은) 전도성 영역의 금속 상호접속층을 적용한다. 도 1a에 일반적으로 설명된 공정이 도시되어 있고 미국특허 제 6,448,510호에 상세히 개시되어 있다.
도 1b는 3개의 금속층을 가지는 코어를 포함하는 ALOXTM 기판의 단면도이다. 도시된 바와 같이, 125-250㎛(미크론)의 명목상의 두께 T를 가지는 실질적으로 평편한 알루미늄 시트를 양극 처리하여, (전력 및 그라운드로 사용될 수 있는) 내부 알루미늄층, 기판의 상부 표면으로부터 하부 표면으로 시트를 통해 완전하게 연장하는 알루미늄 비아, 블라인드/열 비아를 (도면 중 좌측에서 우측으로) 포함하는 다양한 알루미늄 구조체를 경계 짓고 규정하는 변형된 산화 알루미늄(AL203)의 영역들을 형성한다. 도 1b에 일반적으로 도시된 공정이 도시되어 있고 미국특허 제6,670,704호에 상세히 개시되어 있다.
용어 해설
별도로 설명하지 않는 경우, 또는 그 용법의 문맥으로부터 분명한 바와 같이, 본 명세서에 사용된 임의의 용어, 생략, 머리글자 또는 과학적 심벌 및 기호법은 명세서의 내용이 가장 근접하게 관계있는 기술적 규칙에서 그 원래의 의미가 부여되어야 한다. 이하의 용어, 생략 및 머리글자는 본 명세서의 상세한 설명을 통해 사용될 수 있고, 본 명세서에 개시된 다른 설명에 의해 반대의 의미가 있거나 고심하여 다듬은 경우가 아니라면 이하의 의미가 일반적으로 부여되어야 한다. 이하에 설명된 일부의 용어는 상표명(®)으로 등록되어 있을 수 있다.
ALOXTM - 기판이, 통상적으로 BGA 포맷으로, 다층 상호접속 기판을 형성하 는, 유전체 재료 기반의 알루미늄 금속 및 산화 알루미늄의 조합으로 만들어진 금속 기반인 기판 기술(이스라엘, 라마트-가브리엘 소재의 마이크로 컴포넌트 사가 소유하고 있음)
알루미늄 - 알루미늄, 또는 알루미늄(심벌 Al)
암페어(A) - 초당 1 쿨롱에 해당하는 전류의 SI 베이스 단위이다. 전자기의 주요 발견자 중 한 사람인, 앙드레-마리 암페어의 이후에 이름이 붙여졌다.
옹스트롱(Å) - 10exp-10미터(0.0000000001 미터)에 해당하는 측정 단위. 101 = nm(나노미터).
어레이 - 행렬로 배열된 요소들의 세트(일반적으로 반도체 어셈블리의 문맥에서 리드 또는 볼이라 불린다)
어셈블리 - 반도체 디바이스 또는 집적 회로를 하나의 형태의 패키지 또는 다른 형태의 패키지에 설치하는 공정으로, 통상적으로 일련의 패키징 단계들로 이루어져 있다; 다이 준비, 다이 부착, 와이어본딩, 캡슐화 또는 밀봉, 디플래시(deflash), 리드 트리밍/포밍, 및 리드 완성을 포함한다.
볼 본드 - 볼(ball)(일반적으로 구형)처럼 보이는 본딩
볼 그리드 어레이(BGA) - 외부 전기 상호접속을 제공하는 수단으로 금속 구형 또는 볼의 어레이를 활용하는 표면-실장 패키지로서, 이 목적을 위해 리드의 어레이를 사용하는 핀-그리드 어레이(PGA)와는 반대이다.
CBGA - '세라믹 볼 그리드 어레이(Ceramic Ball Grid Array)'의 약어
칩 - 반도체 웨이퍼의 일부로서, 통상적으로 아직 패키지화되지 않은 전체 회로를 포함한다.
칩-스케일-패키지(CSP) - 패키지의 치수가 다이의 치수의 20%를 초과하지 않는 패키지
열 팽창 계수(CTE) - 그 온도 변화의 단위 변화 당 재료의 치수의 부분적인 변화; 통상적으로 섭씨 C 당 1백만 당 부품들로 표시되며; 또한 '열 팽창 효과'(TCE)로서 알려져 있다.
DC/DC 변환기 - 전자 공학에서, DC/DC 변환기는 하나의 전압에서 다른 전압으로 직류원(soruce of Direct Current)을 변화시키는 회로이다. 전력 변환기의 한 부류이다. DC/DC 변환기는 배터리로부터 전력을 공급받는 셀룰러 폰 및 랩톱 컴퓨터와 같은 휴대용 전자 기기에 중요하다. 이러한 전자 기기는 배터리로부터 공급받는 것과는 달리 고유의 전압 레벨들을 각각 필요로 하는 수개의 서브회로를 포함한다(때때로 배터리 전압보다 높거나 낮으며, 심지어는 네거티브 전압보다 낮다). 또한, 배터리 전압은 그 저장된 전력이 소모됨에 따라 감퇴한다. DC/DC 변환기는 단일의 가변 배터리 전압으로부터 복수의 제어된 전압을 발생하는 방법을 제공하며, 이에 의해 기기의 다른 부분들에 공급하기 위한 복수의 배터리를 사용하는 대신 공간을 절약할 수 있다.
다이 - 1. 웨이퍼로부터의 단일 칩; 2. 기기 회로를 포함하는 반도체 재료의 작은 블록
다이 어태치 - 패키지, 예를 들어, 리드프레임, 다이 패드, 캐비티, 또는 기판의 지지 구조체에 상에 다이가 실장되는 어셈블리 공정 단계
다이 - "칩"과 동의어로 사용된다. 복수형은 ""다이들(dies)" 도는 "다이스(dice)"
어스(earth) - "그라운드"의 (전기적) 다른 이름
히트 싱크(heat sink) - 열 감지 기기 또는 전자 컴포넌트로부터 열을 내보내도록 흡수하거나 전달(전도)하는 데 사용되는 기기.
IC - 또는 ICC. 집적회로 또는 집적회로 칩의 약어.
IGBT - 절연 (때때로 격리) 게이트 바이폴라 트랜지스터의 약어. IGBT는 하나의 기기 내에서, 제어 입력을 위한 격리된 게이트 FET와 스위치로서의 바이폴라 전력 트랜지스터를 결합시킴으로써, MOSFET의 단순한 게이트 구동 특성을 바이폴라 트랜지스터의 고전류 및 저포화 전압 능력과 결합시킨다. IGBT는 스위칭 전력 공급장치 및 모터 제어 응용에 주로 사용된다. 1980년대 및 90년대 초의 "제1 세대" 기기는 비교적 스위칭이 느렸고, 래치업(latchup) 및 제2 항복(breakdown)과 같은 모드를 통해 실패하는 경향이 있었다. 제2 세대 기기는 훨씬 향상되었고, 현재의 제3 세대 기기는 그보다 훨씬 더 향상되어, MOSFET가 속도 경쟁이 붙었고, 과부하에 대한 우수한 견고성(ruggedness) 및 허용공차를 지니게 되었다. 제2 세대 기기 및 제3 세대 기기의 극단적으로 높은 펄스 속도는 또한 이것들을 입자 및 플라즈마 물리학과 같은 영역에서 높은 전력 펄스를 생성하는 데 유용하게 하여, 이것들이 다이라트론 및 트리거된 스파크 갭과 같은 이전의 기기들을 대신하기 시작하였다. 잉여 시장(surplus market)에서의 이것들의 높은 펄스 속도 및 낮은 가격은 또한, 테슬라 코일과 같은 실험들을 도출해내기 위해 대량의 고주파 전력을 생성하는 고 전압 호비스트(hobbyist)에 이것들을 매력적이게 한다. 적정한 이용 가능성, 및 신뢰할 수 있는 IGBT는 전기 차량 및 하이브리드 카에 있어서는 키 인에이블러(key enbler)이다. 도요타의 제2 세대 하이브리드 프리우스(Prius)는 DC 배터리 팩에 연결된 2개의 AC 모터/제너레이터를 제어하는 50kW IGBT 인버터를 가진다.
상호접속 기판(Interconnect Substrate) - 본 명세서에서 사용되는 바와 같이, 상호접속 기판은 통상적으로 전자 컴포넌트를 서로 접속시키는 데 사용되고, 하나의 전자 컴포넌트로부터 다른 전자 컴포넌트로, 또는 외부 세계로 신호 (및 전력)의 루팅을 유효화시키는 적어도 하나의 층에 전도성 트레이스들의 패턴을 가지는 편평한 기판이다. 통상적으로, 상호접속 기판은 전도성 트레이스를 가지는 많은 금속화 층을 가지며, 비아는 하나의 층으로부터 선택된 트레이스들을 다른 층의 선택된 트레이스들에 접속시킨다.
삽입기(interposer) - 다이와 패키지 사이에 전기 접속을 제공하는 중간층 또는 구조체
인버터(inverter) - 인버터는 직류(DC)를 교류(AC)로 변환시키는 회로이다.
리드프레임(leadframe) - 많은 패키지 형태의 칩에 전기 접속을 제공하기 위해 스켈톤 지지체(skeleton support)로서 사용되는 금속 프레임.
발광 다이오드(Light Emitting Diode) - 전력을 공급받을 때 광을 방출하고 (또한 상당한 열을 발생하는) 접합 다이오드.
마스크(mask) - 넓게 말해, 마스크는 반도체 기판의 특정 영역들을 - 다른 영역들은 아님 - 선택적으로 영향을 미치거나 바꾸기 위해 후속 공정에 대한 패턴 을 형성하는 임의의 재료이다. 포토레지스트는 기판에 사용되는 흔히 사용되는 마스킹 재료이며, 원하는 공정이 완료된 후에 세척된다(스트립된다).
MCM - 멀티 칩 모듈의 약어. 기본적인 정의 및 분류에 따르면, 조지, 메스너, 이워나 털리크, 존 더블유. 블레이드 및 필립 디. 가로우에 의해 "박막 멀티 칩 모듈"이라 이름이 붙여졌고, 1992년에 하이브리드 미소전기를 위한 인터내셔널 소사이어티에 의해 편집되었으며, 멀티 칩 모듈은, 코팅 또는 인클로저에 의해 뒤이어 보호되는 수 개의 칩들에 상호접속을 제공하는 디바이스이다. 다른 방식 및 제조 기술에 따르면, 오늘날 알려진 MCM을 3개의 주요 그룹으로 나눌 수 있다:
MCM-C - '멀티 칩 모듈-세라믹'의 약어. MCM-C는 소결 가능한(sinterable) 금속을 사용하여 신호의 패턴들 및 전력층들을 형성하는 데 사용되는 멀티 칩 모듈이며, 이 전력층들은 세라믹 또는 유리-세라믹 재료로 만들어진 기판에 적용된다.
MCM-L - '멀티 칩 모듈-라미네이트'의 약어. MCM-L은 신호의 패턴 및 전력층들을 형성하기 위해 라미네이트 구조를 사용하고 인쇄회로기술을 적용하는 멀티 칩 모듈이며, 전력층들은 유기 절연 재료로 만들어진 층들에 적용된다.
MCM-D - '멀티 칩 모듈-덴스(dense)'의 약어. MCM-D는, 금속 및 절연체로 이루어지는 층들이 통상적으로, 실리콘, 세라믹 또는 금속으로 만들어진 단단한 지지 구조체에 박막을 증착시켜 형성되는 멀티 팁 모듈이다.
MEMS - 미소 전기 기계 시스템의 약어. 실리콘 내에 미소기계화된, 통상적으로 전기 미소회로와 일체화된 MEMS는 일반적으로, 전계 왜곡(electrostriction), 또는 전자기, 열탄성(thermoelastic), 압전기, 또는 압전저항 효과에 의거해서, 마이크로센서 및 마이크로액추에이터의 2 분류에 부합된다.
미소기기(microelectronics) - 소형 (종종 미시적) 전자 컴포넌트를 취급하는 전자 기기의 갈래.
미크론(㎛) - 미터 당 일백만에 해당하는 측정 단위; 마이크로미터라고도 한다.
밀(mil) - 인치의 1/1000 또는 0.001에 해당하는 측정 단위; 1 mil = 25.4 미크론.
몰딩(molding) - 디바이스를 플라스틱으로 캡슐화하는 어셈블리 공정 단계; "캡슐화"라고 한다.
나노미터(nanometer) - 미터의 10억 분의 1에 해당하는 측정 단위(0.000000001 미터)
패키지(package) - 컨테이너, 케이스, 또는 전자 기기를 외부 환경으로부터 보호하고 패키지화된 디바이스를 다른 전가 컴포넌트와 일체화시키기 위한 접속을 제공하는 인클로저.
포토레지스트(photoresist) - 또는 간단하게 "레지스트"라고 함. 포토레지스트(PR)는 마스크로부터 웨이퍼로 패턴을 전달하기 위해 포토리소그래피에서 사용되는 감광 재료이다. 통상적으로, 웨이퍼의 표면상에 박막으로서 액체를 증착한 다음, 저온 어닐링으로 고체화한다. 노광(방사)시킴으로써 포토레지스트의 속성, 구체적으로 그 용해도(solubility)가 변화한다. "네거티브" 레지스트는 초기 용해 가능하지만, 방사 후에는 용해 가능하지 않게 된다. "포지티브" 레지스트는 초기 용해 가능하지 않지만, 방사 후에는 용해 가능하게 된다. 포토레지스트는 종종 에칭 마스크로서 사용된다. 본 명세서의 문맥에서, 포토레지스트는 산화 마스크로서 사용될 수 있다.
전력 모듈(Power Module) - 전력 전자 모듈은 수개의 전력 컴포넌트, 일반적으로 전력 반도체 디바이스에 물리적 봉쇄(containment)를 제공한다. 이 패키지는 디바이스들을 냉각시켜 이 디바이스들을 외부 회로에 접속시키기 위한 손쉬운 방법을 제공한다. 전력 모듈로서 이용 가능한 구조체의 고전적 예로는 다음과 같다:
역평행 다이오드를 구비하는 스위치(MOSFET, IGBT);
반 브리지(half bridge)(2개의 스위치 및 이것들의 대응하는 다이오드를 가진 인버터 레그)
3-위상 인버터(6개의 스위치 및 대응하는 다이오드들).
PWB - 인쇄 배선 기판의 약어. 또한, 인쇄회로 기판(PCB)으로도 지칭됨.
RF - "무선 주파수"의 약어. RF는 안테나에 공급된 교류 전류에 의해 전자기파가 생성될 수 있는 전자기 스펙트럼의 부분을 지칭함.
반도체 - 1. 절연체보다는 높고 양호한 도체보다는 낮은 전기 도전성을 갖고, 특히 컴퓨터 칩 및 기타 전자 소자용의 기본 재료로서 사용되는 게르마늄 또는 실리콘 등의 다양한 고상 결정 재료. 2. 반도체를 기본 재료로서 함유하는 집적 회로 또는 기타 전자 부품.
SI 유닛 - 단위의 SI 계(SI system)는 7개의 SI 기초 단위를 규정함: 기본 적인 물리 단위는 연산 정의에 의해 규정되고, 7개의 기초 단위로부터 구해지는 다른 단위는 다음의 단위를 포함함:
킬로그램(kg) - 질량의 기본 단위
초(s) - 시간의 기본 단위
미터(m) - 길이의 기본 단위
암페어(A) - 전기 전류의 기본 단위
켈빈(K) - 온도의 기본 단위
몰(mol) - 재료의 양(재료에 따라서는, 원자, 분자, 이온, 전자 또는 입자의 수에 기초함)의 기본 단위
칸델라(cd) - 휘도 세기의 기본 단위
섭씨(℃) - 파생된 온도 단위. t℃ = tK - 273.15
패럿(F) - 파생된 전기 커패시턴스의 단위
헨리(H) - 파생된 인덕턴스의 단위
헤르쯔(㎐) - 파생된 주파수의 단위
옴(Ω) - 파생된 전기 저항, 임피던스, 리액턴스의 단위
라디언(rad) - 파생된 각도 단위(원은 2π 라디언임)
볼트(V) - 파생된 전기 전위의 단위(기전력)
와트(W) - 파생된 전력의 단위
SIP - 완전하게 기능적으로 독립적인 전자 시스템을 포함한 여러 개의 칩과 부품을 포함하는 패키지인 "패키지 내 시스템(System-in-a-Package)"의 약어(또한, 단지 하나의 행으로 배열되는 리드를 갖지만, 그 정의가 본 명세서에서의 설명에는 사용되지 않는 관통-구멍 패키지인 "싱글-인-라인 패키지(Single-in-Line Package)에 대한 두음문자이기도 함).
SMD - "표면-실장 소자"의 약어.
SMT - "표면-실장 기술"의 약어.
기판 - 1. 집적회로의 지지 구조체의 기본 재료; 2. 패키징 동안 다이 또는 기타 부품이 실장되는 표면; 3. 집적회로가 구성되는 반도체 블록.
표면-실장 - 기판의 다른 면에서 리드를 솔더링하기 위해 리드가 기판 내의 구멍을 관통할 필요가 있는 패키지를 지칭하는 "관통-구멍"의 반대로서, 패키지가 기판의 상면에 직접 실장되는 것을 나타내기 위해 사용되는 어휘.
밸브 금속 - 정상적으로는 전기 도전성을 갖지만, 산화 등에 의해 비전도체(절연체) 및 화학적 저항 재료로 변환될 수 있는 알루미늄 등의 금속. 밸브 금속은 알루미늄(Al 5052, Al 5083, Al 5086, Al 1100, Al 1145 등을 포함하는 Al), 티타늄, 탄탈, 니오브(niobium), 유러퓸(europium)을 포함함.
비아(via) - 도전 경로를 형성하는 예컨대 기판, 칩 또는 인쇄회로 기판의 절연층 내의 금속화되거나 평판화된 관통 구멍으로, 배선 또는 리드가 관통 삽입되도록 설계되지 않음. 비아는 일직선의 관통공(기판의 앞면에서 배면까지) 또는 "한쪽이 막힌 구멍" 중의 하나가 될 것이다. 한쪽이 막힌 비아는, 기판의 일표면으로부터 기판 내까지 연장하지만, 기판을 관통하지는 않는 비아이다.
볼트(V) - 2개의 지점 간의 "전기적 압력"의 측정치. 전압이 높을수록, 이 들 지점에 걸쳐 연결되어 있는 레지스터에 더 많은 저류가 흐르게 될 것이다. 백열 램프의 전압 상세는 그 설계 시점에서의 백열등을 구동하기 위해 요구된 전기적인 "압력"이다. 안정기의 "전압"은 안정기가 연결되어야 하는 라인 전압을 지칭한다. 킬로볼트는 1000 볼트이다.
전압 - 전기 회로 또는 장치에서 볼트로 표현되는 기전력의 측정치. 전압은 송수관에서의 물의 압력(체적이 아님)과 유사한 것으로서 이해될 수 있다.
와트(W) - 전력의 단위. 램프는 그들이 에너지를 소비하는 등급(rate)을 나타내기 위해 와트로 등급이 매겨짐. 킬로와트는 1000 와트이다.
파장 - 진행하고 있는 파의 2개의 인접한 정점 간의 거리, 광(가시광)의 파장은 약 400 내지 700 ㎚ 사이이다.
와이어 본드 - 열압축 접합 및/또는 초음파에 의한, 반도체 칩 기판 접합 핑거 상의 접합 패드에의 작은 배선의 부착.
배선 접합 - 패키지의 접합 위치(예컨대, 리드프레임의 리드 핑거, 또는 패키지의 접합 포스트)와 다이 사이에 배선을 연결하는 조립 공정 또는 단계.
일반적으로, ALOX™ 기판 기술은 LED 및 다른 고전력 소자 패키징을 위한 열적으로 향상된 패키지/기판을 달성하기 위한 기판 선택 기술로서 사용된다. ALOX™ 기판 기술에서, 기판은, 하나 또는 다중층 상호접속 기판을 통상적으로는 BGA 포맷으로 형성하는 알루미늄 산화물계 유전체 재료와 알루미늄 금속의 조합으로 이루어지는 금속계이다.
ALOX™ 기판 기술은 대응하는 패터닝된 알루미늄 도전성 영역을 규정하는 패터닝된 양극 처리 영역을 형성하기 위해 알루미늄 기판의 영역 선택 양극 처리(area selectvie anodization)를 이용한다. 이러한 구조는 일부 경우에는 체적의 85%(또는 그 이상)에 달하는 높은 알루미늄 성분을 통해 낮은 열저항을 갖는다. 유전체 재료는 또한 순수한 알루미늄 산화물과 유사한 양호한 열적 특성을 갖는다. 이들 기판의 또 다른 이점은 특정 설계에 따라 열적 및/또는 전기적 비아로서 사용하기 위해 알루미늄이 채워진 비아를 포함할 수 있다는 것이다.
본 명세서에서 사용된 바와 같이, 알루미늄은, 초기에는 양호한 전기 전도체이고, 절연 영역에 의해 규정되고 서로 고립되는 도전성 영역을 발생하는 전기화학적 양극 처리 등의 처리(이러한 것으로 한정되지 않음)에 의해 비도전성(절연성) 재료(산화알루미늄 등)로 선택적으로 전환될 수 있는 다수의 "밸브 금속" 개시 재료의 예이다.
일반적으로, 본 명세서에 개시된 실시예는, 상호 접속 기판을 구성하고, 기판의 상면(전면)에 실장되는 전자 부품(LED 등)에서부터 기판의 하면(배면)까지의 직접 열 경로를 형성하는 방식으로 패키징하는 것에 관련된다. 열 경로 지역은 알루미늄층 및 금속층을 포함하며, 기판의 다른 영역과 전기적으로 고립된다.
일반적으로, 다이오드 반사기(diode reflector)가 기판에 일체로 형성될 수도 있다.
일반적으로, 상호 접속 크로스-오버가 ALOX™ 기판 기술을 이용하여 기판 상에 일체로 형성될 수도 있다.
본 명세서에는, 상호접속 기판(interconnect substrate) 상의 전자 부품의 어셈블리(assembly)로서, 상기 상호접속 기판의 상면)에 실장된 전자 부품; 및 상기 전자 부품과 상기 상호접속 기판의 하면 사이의 직접 금속 열 경로(direct metal thermal path)를 포함하는 어셈블리가 개시되어 있다. 상기 상호접속 기판은, 상기 상호접속 기판의 제1 면으로부터 상기 기판의 제2 면까지 상기 상호접속 기판을 완전히 관통하여 연장되는 하나 이상의 전기적으로 고립된 도전성 영역을 규정하도록 양극 처리된(anodized) 밸브 금속(valve metal)의 기판이며, 상기 하나 이상의 전기적으로 고립된 도전성 영역은, 상기 전자 부품과 상기 상호접속 기판의 하면 사이의 상기 직접 금속 열 경로를 포함한다. 상기 전기적으로 고립된 도전성 영역은, 상기 상호접속 기판을 통하여 연장되는 수직의 고립 링에 의해 규정될 것이다. 상기 어셈블리는, 상기 수직의 고립 링의 한쪽으로부터 상기 수직의 고립 링의 반대쪽을 향해 상기 상호접속 기판 표면에 걸쳐 측방으로 연장되는 수평 고립 영역을 더 포함한다. 상기 어셈블리는, 상기 상호접속 기판의 상면 상의 제1 금속화(metallization)와, 상기 상호접속 기판의 하면 상의 제2 금속화를 더 포함한다.
본 명세서에는, 고립 영역에 의해 서로 전기적으로 고립된 도전성 영역들을 형성하도록 선택적으로 양극 처리된 알루미늄 기판을 포함하며, 하나 이상의 도전성 영역이 하나 이상의 고립 영역에 의해 상기 기판 내에서 완전히 둘러싸이는, 상호접속 기판이 개시되어 있다.
본 명세서에는, 상호접속 기판에 전자 부품을 실장하는 전자 부품의 실장 방법으로서, 밸브 금속 기판을 제공하는 단계, 상기 기판을 선택적으로 양극 처리하여, 상기 기판의 제1 면으로부터 상기 기판의 제2 면까지 상기 기판을 완전히 관통하여 연장되는 하나 이상의 전기적으로 고립된 도전성 영역을 규정하는 단계, 상기 기판의 제1 면에 캐비티(cavity)를 형성하는 단계로서, 상기 하나 이상의 전기적으로 고립된 도전성 영역이 상기 캐비티 내에 위치되는, 상기 캐비티를 형성하는 단계, 및 상기 캐비티 내에 전자 부품을 실장하는 단계를 포함하는 전자 부품의 실장 방법이 개시되어 있다. 상기 밸브 금속으로는 알루미늄이 가능할 것이다. 상기 전자 부품으로는 LED가 가능할 것이다. 상기 캐비티는 폴리머 투명성 재료(polymeric transparent meterial)로 채워질 수도 있다.
본 명세서에는, 상호접속 기판의 형성 방법으로서, 밸브 금속 기판을 제공하는 단계, 및 상기 기판을 선택적으로 양극 처리하여, 상기 기판의 제1 면으로부터 상기 기판의 제2 면까지 상기 기판을 완전히 관통하여 연장되는 하나 이상의 전기적으로 고립된 도전성 영역을 규정하는 단계를 포함하고, 상기 양극 처리하는 단계에 앞서, 선택된 영역에서 상기 기판을 박막화(thinning)하는 상호접속 기판의 형성 방법이 개시되어 있다. 상기 양극 처리는 상기 기판의 한면으로부터만 수행될 수도 있다. 상기 양극 처리는 상기 기판의 양면으로부터 수행될 수도 있다.
본 명세서에는, 전자 부품을 실장하기 위한 상호접속 기판으로서, 기판의 제1 면으로부터 상기 기판의 제2 면까지 상기 기판을 완전히 관통하여 연장되는 하나 이상의 전기적으로 고립된 도전성 영역을 규정하도록 양극 처리된 밸브 금속 기판, 및 상기 기판의 제1 면 내에 형성된 캐비티를 포함하며, 상기 하나 이상의 도전성 영역은 상기 캐비티 내부에 위치되는, 상호접속 기판이 개시되어 있다.
본 명세서에는, 상호접속 기판의 형성 방법으로서, 밸브 금속 기판을 제공하는 단계, 상기 기판을 선택적으로 양극 처리하여, 상기 기판 상에 도전성 트레이스를 형성할 수 있는 고립 영역을 형성하는 단계, 및 상기 고립 영역 상에 도전성 트레이스를 형성하는 단계를 포함하는 상호접속 기판의 형성 방법이 개시되어 있다. 상기 고립 영역의 폭은, 상기 도전성 트레이스가 상기 기판과 전기적으로 고립되도록 하기 위해 상기 도전성 트레이스의 폭보다 넓을 것이다.
본 명세서에는, 하나의 금속화층(metallization layer)만을 사용하여 상호접속 기판 상에 크로스오버(cross-over)를 구현하는 방법으로서, 표면을 가지는 상호접속 기판을 제공하는 단계, 및 상기 상호접속 기판의 표면으로부터 상기 상호접속 기판 내로 적어도 부분적으로 연장되는 전기적으로 고립된 도전성 교차 영역(crossing area)을 형성하는 단계를 포함하는 크로스오버의 구현 방법이 개시되어 있다. 상기 기판은 밸브 금속 기판이며, 상기 교차 영역은, 상기 기판의 표면으로부터 상기 기판 내로 부분적으로 연장되는 하나 이상의 전기적으로 고립된 도전성 영역을 형성하도록 상기 기판을 선택적으로 양극 처리함으로써 형성될 것이다. 상기 교차 영역은 대체로 원 형상(circular shape)일 것이다. 상기 교차 영역은 상기 기판의 반대쪽 표면까지 상기 기판을 완전히 관통하여 연장할 것이다. 상기 교차 영역은 상기 기판의 박막화된 영역에서 상기 기판의 반대쪽 표면까지 상기 기판을 완전히 관통하여 연장할 것이다. 상기 크로스오버의 구현 방법은, 상기 기판의 표면에, 상기 교차 영역 전체를 완전히 가로지르는 제1 고립 영역을 형성하는 단계, 및 상기 제1 고립 영역 상에 배치되는 제1 도전성 트레이스를 형성하는 단계를 더 포함한다. 상기 크로스오버의 구현 방법은, 상기 기판의 상기 표면에, 두 개의 세그먼트를 포함하는 제2 고립 영역을 형성하는 단계로서, 각각의 세그먼트는 상기 교차 영역 위로 연장되어 상기 두 개의 세그먼트의 단부가 상기 교차 영역 상에 배치되고 서로 분리되어 있는, 상기 제2 고립 영역을 형성하는 단계, 및 2개의 트레이스 세그먼트를 포함하는 제2 도전성 트레이스를 형성하는 단계로서, 상기 2개의 제2 도전성 트레이스 세그먼트는 각각, 상기 2개의 제2 고립 영역 중 대응하는 영역 상에 배치되고, 상기 2개의 제2 도전성 트레이스 세그먼트는 각각, 상기 대응하는 제2 고립 영역의 단부를 넘어 상기 도전성 교차 영역 위로 연장되어, 상기 2개의 제2 도전성 트레이스의 단부가 상기 교차 영역에 전기적으로 연결되어 있는, 상기 제2 도전성 트레이스를 형성하는 단계를 더 포함한다. 상기 제1 도전성 트레이스 및 상기 제2 도전성 트레이스는 금속화의 단일층(single layer)으로 형성되고, 실질적으로 서로 동일 평면상(coplanar)에 있을 것이다. 상기 2개의 제2 도전성 트레이스 세그먼트는 서로 동일 선상(collinear)에 있을 것이다.
본 명세서에는, 상호접속 기판으로서, 밸브 금속 기판, 상기 기판의 표면으로부터 상기 기판 내로 연장되고, 상기 기판의 상기 표면을 따라 연장되는 2개의 국부적인 고립 영역(local isolation area), 및 각각의 상기 2개의 국부적인 고립 영역 상에 각각 배치되고, 각각의 상기 2개의 국부적인 고립 영역의 각각을 따라 연장하는 2개의 도전성 트레이스를 포함하는 상호접속 기판이 개시되어 있다. 전자 소자(electronic device)를 부착하기 위해 상기 기판의 상기 표면 상에 2개의 패드(pad)가 배치될 수도 있다.
본 명세서에는, 밸브 금속 기판에 양극 처리된 영역을 선택적으로 형성하는 양극 처리된 영역의 형성 방법으로서, 밸브 금속 기판을 제공하는 단계, 상기 기판의 표면에서의 위치에 하나 이상의 리세스(recess)를 형성하는 단계, 및 상기 리세스의 위치에서 양극 처리를 수행하는 단계를 포함하는 양극 처리된 영역의 형성 방법이 개시되어 있다. 상기 하나 이상의 리세스는 상기 기판의 상기 표면에서 링 그루브(ring groove) 형태로 존재할 것이다. 상기 하나 이상의 리세스는 상기 기판의 상기 표면을 따라 연장되는 선형 그루브(linear groove) 형태로 존재할 것이다. 복수의 리세스가, 상기 기판의 상기 표면을 관통하는 적절히 이격된 리세스들의 배열로 배치되어 있을 것이다. 상기 리세스들은 상기 기판을 부분적으로만 관통하여 연장될 것이다.
첨부 도면에 예가 도시되어 있는 바람직한 실시예에 대하여 도면을 참조하여 구체적으로 설명한다. 첨부 도면은 본 발명을 예시하기 위한 것으로 본 발명을 제한하기 위한 것은 아니다. 개시 내용이 전반적으로 이들 바람직한 실시예를 맥락으로 하여 설명되어 있지만, 청구범위를 이들 특정 실시예로 한정하려는 것은 아님을 이해하여야 한다.
도면 중의 선택된 도면 내의 어떤 구성요소는 예시를 명확하게 하기 위해 실척으로 예시되어 있지 않을 수도 있다. 본 명세서에서 제공된 단면도는 실제 단면도에서는 볼 수도 있을 어떠한 배경 라인을 예시의 간략화를 위해 생략한 단면도의 일부이거나 또는 근거리에서 본 단면도일 것이다. 단면도에는 사선이 사용될 수도 있고 사용되지 않을 수도 있다. 그렇지만, 균일한 두께의 사선이 전도체를 나타내고 서로 교번하는 두꺼운 라인과 얇은 라인이 절연체를 나타내는 종래의 표준이 사용될 수도 있다.
도면의 구성요소는 통상적으로 다음과 같이 도면부호가 부여되어 있다. 도면 부호의 가장 상위 숫자는 도면의 번호에 대응한다. 예컨대, 도 1의 구성요소는 통상적으로 100 내지 199 범위의 번호가 부여되며, 도 2의 구성요소는 200 내지 299 범위의 번호가 부여된다. 여러 도면에 걸쳐 존재하는 유사한 구성요소는 유사한 도면 부호가 부여될 것이다. 예컨대, 도 1 내의 구성요소 "199"는 도 2의 구성요소 "299"와 유사할(가능하게는 동일할) 것이다. 도면에 걸쳐, 복수의 구성요소(199)의 각각은 개별적으로 "199a", "199b", "199c" 등으로 나타내질 것이다. 동일한 도면 또는 상이한 도면 내의 유사 구성요소 간의 이러한 관계는, 청구범위 및 요약서를 포함한 명세서 전체에 걸쳐 더욱 명확하게 될 것이다.
도 1a는 종래 기술에 따른 ALOX™ 기판 내의 비아 형성을 위한 공정의 흐름 및 그에 의해 형성된 비아를 도시하는 도면이다.
도 1b는 종래 기술에 따른 ALOX™ 기판의 단면도이다.
도 2는 본 발명의 실시예에 따른 상호접속 기판의 단면도이다(그 단면은 도 3 또는 도 4 중의 한 도면 내의 라인 F2-F2를 따라 절취됨).
도 3은 도 2의 상호접속 기판의 평면도이다.
도 4는 도 2의 상호접속 기판의 밑면도이다.
도 5는 본 발명의 실시예에 따른 상호접속 기판의 단면도이다.
도 6a는 본 발명의 실시예에 따른 상호접속 기판의 단면도이다.
도 6b는 본 발명의 실시예에 따른 상호접속 기판의 단면도이다.
도 6c는 본 발명의 실시예에 따른 상호접속 기판의 단면도이다.
도 7은 본 발명의 실시예에 따른 상호접속 기판의 평면도이다.
도 8은 도 7의 상호접속 기판의 일부분에 대한 평면도이다.
도 9는 도 7의 상호접속 기판의 일부분에 대한 단면도이다(그 단면은 도 8 내의 라인 F9-F9를 따라 절취됨).
도 10 내지 도 16은 도 7 내지 도 9의 상호접속 기판을 형성하는 공정의 흐름을 예시하는 도면이다.
도 17은 본 발명의 실시예에 따른 상호접속 기판의 밑면도이다.
도 17a는 도 17의 상호접속 기판의 일부분에 대한 상세 단면도이다(그 단면은 도 17 내의 라인 F17A-F17A를 따라 절취됨).
도 18은 도 17의 상호접속 기판의 단면도이다(그 단면은 도 17 내의 라인 F18-F18을 따라 절취됨).
도 19는 도 17의 상호접속 기판의 단면도이다(그 단면은 도 17 내의 라인 F19-F19를 따라 절취됨).
도 20은 본 발명의 실시예에 따른 상호접속 기판의 밑면도이다.
도 21은 도 20의 상호접속 기판의 단면도이다(그 단면은 도 20 내의 라인 F21-F21을 따라 절취됨).
도 22는 본 발명의 실시예에 따른 상호접속 기판의 평면도이다.
도 23은 본 발명의 실시예에 따른 상호접속 기판의 밑면도이다.
도 24는 도 22 및 도 23의 상호접속 기판의 단면도이다(그 단면은 도 22 및 도 23 내의 라인 F21-F21을 따라 절취됨).
도 25는 본 발명의 실시예에 따른 상호접속 기판의 단면도이다(그 단면은 도 26 내의 라인 F25-F25를 따라 절취됨).
도 26은 도 25의 기판의 평면도이다.
도 27은 본 발명의 실시예에 따른 상호접속 기판의 단면도이다.
도 28 내지 도 30은 도 27의 상호접속 기판을 형성하는 공정의 흐름을 예시하는 도면이다.
본 개시 내용은 세라믹 기판 등의 상호접속 기판과, 발광 다이오드(LED) 및 기타 고전력 미세 회로 다이 또는 모듈 등의 전자 부품의 패키징에 관한 것이다.
본 명세서에 예시되는 도 1a 및 도 1b는 전반적으로 ALOX™ 기술을 개시하고 있다. 전술한 바와 같이, ALOX™ 기판 기술은 미세 전자 패키징 어플리케이션을 위해 개발된 고유한 다중층 기판 기술이다.
LED 등의 열을 발생하는 전자 부품을 상호접속 기판 상에 실장하고, LED를 위한 반사기를 상호접속 기판에 집적하며, 도전성 라인의 간단한 크로스-오버를 상호접속 기판 상에 행하는 예를 이용하여 본 발명의 몇몇 실시예를 설명한다. 본 명세서에 개시된 여러 실시예를 구현하기 위한 일례의 기술로서 ALOX™ 기술이 이용된다.
실시예 1 : 다이와 기판 하면 간의 직접 금속 접속
LED 다이 또는 다이의 어레이 등의 고전력 소자(전자 부품)의 조립을 위한 본 실시예의 기본적인 방안은, 기판 상의 여러 다이를 서로 접속시키거나 및/또는 입력 및 출력 리드에 접속시키는 상호접속 금속화 패턴을 포함하는 평판 캐리어(상호접속 기판) 상에 소자를 실장하는 것이다. 다이와 기판 하면 사이에 양호한(높은) 열전도율을 갖는 캐리어를 채용하여 열이 손쉽게 방출될 수 있도록 하는 것이 과제이다. ALOX™을 기반으로 하는 기판은 이러한 용도로 채용하기에 적합하고 또한 이롭다.
명백하게 되는 바와 같이, 본 실시예의 핵심적인 장점 및 특징은, 전자 부품이 기판의 알루미늄 금속 영역 상단에 실장되고, 전자 부품과 기판 하면 사이의 직접(두 지점 간의 직선 최단 거리) 열 경로가 어떠한 중간의 유전체 재료층을 포함하지 못한다는 점이다.
ALOX™ 기반 기판 상에 조립된 LED 또는 기타 고전력 소자인 개별 다이로서 전자 부품을 실장(조립)하고, 전자 부품과 상호접속 기판의 하면 사이에 직접 금속 전기 접속 및 열 경로를 갖는 예를 이용하는 도 2a 내지 도 2e에 제1 실시예가 도시되어 있으며, 이 도면을 참조하여 설명한다. 궁극적으로는, 다이 위에 실장되어 있는 기판은 히트 싱크(heat sink)(도시되지 않음)에 실장되어, 기판을 통해 전도된 열이 히트 싱크에 의해 배출될 수 있다. 기판은 히트 싱크가 통합될 수 있으며, 냉각액, 냉각 가스, 히트 파이프 등의 냉각 환경에 열적으로 직접 접촉될 수 있다.
일례의 실시예는 LED(220)(복수의 LED 중의 하나의 예)가 그 위에 조립되는 상호접속 기판(200)이다. 일반적으로, 기판(200)은, 다이(220)가 실장되는 알루미늄 도전성 영역(202)을 둘러싸는(그에 의해 형성하는) ALOX™(다공성 산화알루미늄이 내포되어 있는) 재료를 함유하는 수직 고립(204)의 영역을 포함한다. 다이 아래의 알루미늄 영역 주위에 이러한 수직 고립(수직 고립 구조)을 이용하면, 직접 금속 열 경로와 함께, 다이를 기판 상의 다른 다이에 상호접속시키기 위해 요구되는 전기적 고립이 제공된다.
기판(200)은 ALOX™ 기술을 이용하여 상호접속 기판으로 전환된 평판 슬래브(falt slab) 또는 평판 시트이다. 기판(200)은 상면(도면에서 볼 때) 또는 전면과 하면(도면에서 볼 때) 또는 배면을 갖는다. 기판(200)은 다음을 포함한다:
기판(200)을 완전히 관통하여 연장하고, 각각 기판(200)의 상면과 하면이 되는 상면 및 하면을 갖는 알루미늄 도전성 영역(202); 및
알루미늄 도전성 영역(202)을 둘러싸고 전기적으로 고립시키는 산화알루미늄 수직 고립 영역(또는 구조)(204).
도 2의 단면도에는, 좌측부(204a)(도면에서 볼 때) 및 우측부(204b)를 갖는 수직 고립 영역(204)이 도시되어 있다. 도 3에 최상으로 도시되어 있는 바와 같이, 수직 고립 영역(204)은, 마치 섬(isolation)과 같은 알루미늄 도전성 영역(202)을 둘러싸는 링(또는 프레임)처럼 보인다. 수직 고립 영역(204)은 ALOX™ 공정을 이용하여 기판(200) 내에 적합하게 형성되며, 기판의 상면에서부터 기판을 관통하여 기판의 하면까지 연장한다.
고립 구조(204)의 기하학적인 형상은 전반적으로 무관하며, 도시된 바와 같이 직사각형이거나 또는 원형, 타원형 등의 형상이어도 된다. 중요한 것은, 이러한 고립 구조는, 별개의 알루미늄 도전성 영역을 완전하게 규정하고 둘러쌀 수 있도록(또한 전기적으로 고립할 수 있도록), 내부 영역(링 또는 직사각형 프레임과 같이)을 갖는 "폐쇄형" 구조라는 점이다.
별개의 알루미늄 도전성 영역을 완전히 둘러싸고 전기적으로 고립시키는 수직 고립 영역을 갖는 구성의 변형으로는, 기판 상의 아날로그 그라운드와 디지털 그라운드(그 중 하나는 수직 고립 영역 내에 있고, 다른 하나는 수직 고립 영역이 없음) 간의 작은 접속을 가능하게 하기 위해서, 고립 영역 내의 알루미늄 도전성 영역과 고립 영역이 없는 알루미늄 영역 간의 작은 전기 접속을 가능하게 하는 갭을 갖는 고립 영역이 있다.
예로서 그리고 넓게 볼 때에, 알루미늄 도전성 영역(202)은 50∼500㎛, 바람직하게는 50∼300㎛ 두께(수직 치수)이며, 수직 고립 영역(204)은 기판의 표면에서는 150∼350㎛ 폭(수평 치수)이고 기판 내에서는 50∼100㎛ 폭으로 테이퍼된다. 이 예에서, 수직 고립 영역(204)에 의해 형성된 링의 내경은 3∼4㎜이다.
알루미늄 도전성 영역(202)은 LED(202) 등의 전자 부품을 실장하기 위해서는 충분한 공간인 약 3∼4㎜ 폭일 것이다.
수직 고립 영역(204)의 테이퍼는 ALOX™ 프로세스의 "아티팩트(artifact)"이다. 수직 고립 영역이 테이퍼되지 않고 일직선이 되거나, 테이퍼 각도를 제어할 수 있는 것은 본 개시 내용의 사상에 포함되는 것이다.
수직 고립 영역(204)의 1차적인 기능은, 알루미늄 도전성 영역(202)을, 기판의 나머지와, 다른 수직 고립 영역(도시하지 않음)에 의해 형성될 수도 있는 다른 알루미늄 도전성 영역과, 수직 고립 영역(204)의 링의 외측에 있는 모든 것으로부터 전기적으로 고립시키는 것이다. 수직 고립 영역의 기하학적 형상은 중요한 기계적 기능을 갖지 않지만, 수직 고립 영역이 테이퍼된 이후에는, 도전성 영역(202)을 기판 내에 기계적으로 "로크(lock)"하는(열장이음(dovetail joint)의 방식으로) 성능을 갖는다.
알루미늄 도전성 영역(202)은, 어떤 의미에서는, 기판 상에 실장된 전자 부품에 대하여 기판(200)의 상면과 기판의 하면 간에 전기 도전성(및 직접 열 경로)을 제공하는 거대한 비아로서 생각할 수 있으며, 기판 상에 실장된 전자 부품(예컨대, LED)에 대한 히트 싱크(및 열적 커패시터)의 중요한 기능을 수행한다. 이것은 달성하기 곤란할 수도 있는 결과물을 ALOX™이 어디에 제공하는지의 예이다.
옵션으로, 기판(200)은 다음을 포함한다:
기판(200)의 상면 내에서, 수직 고립 링(204)의 일측면(204b)으로부터 링의 대향측(204a)을 향해 기판을 가로질러 측방으로 연장하는 산화알루미늄 표면(수평) 고립 영역(구조, 링)(204c). 예로서, 수직 고립 영역(204c)은 40㎛ 두께이며, 수직 고립 영역(204) 내의 알루미늄 도전성 영역(202) 양단의 거리의 20∼30％와 같은 일부분을 연장한다. 일반적으로, 수평 고립 영역(204c)의 용도는 단순하여서, 도전성 영역(202)을 접촉하지 않고 기판 상에 위치할 도전성 영역(206b)(후술됨)을 위한 다수의 공간(표면 영역)이 존재한다(이하에서 설명되는 다른 실시예에서, 이 러한 수평 고립 영역은 위에 놓여있는 도전성 트레이스를 기판으로부터 전기적으로 고립시키기 위해서는 중요한 요소가 된다).
수평 고립 영역은 일반적으로 기판의 표면으로부터 기판 내로 일부분만 연장하며, 그들의 전반적인 용도는 하부의 알루미늄으로부터 전기적으로 고립되는 표면 영역을 제공하는 것이다. 수평 고립 영역은 기판의 한쪽 면 또는 양면에 제공될 수 있다(예컨대, 도 6a 내의 도면부호 604c 및 604d를 참조).
상단 금속화는 기판의 상면에 배치되며, 2개의 도전성 영역(206a, 306b)(통칭하여 206으로 지칭함)이 도시되어 있다(도전성 영역 206b는 도전성 "트레이스"로 보여지는 것이 바람직하고, 도전성 영역 206a는 도전성 "패드"로 보여지는 것이 바람직함). 상단 금속화는, 종래의 스퍼터링 및 전기 도금 기술을 이용하고 12∼20㎛, 1∼50㎛ 등의 2∼50㎛의 두께를 갖는 블랭킷층(blanket layer)으로서 도포되고, 종래의 포토리소그래피 처리 기술(예컨대, 레지스트, 선택 에칭, 스트립 등)을 이용하여 패터닝되는 구리일 수도 있다.
하나의 도전성 영역(206a)이 수직 고립 부분(204a)의 상단에 인접하거나 부분적으로 그 위에 위치하여 수직 고립 부분(204b)을 향해 연장하며, 알루미늄 도전성 영역(202)과 직접 접촉하게 된다. 바람직하게는, 도전성 영역(206a)은 알루미늄 도전성 영역(202)을 완전히 가로질러 수평 고립 부분(204c)의 약간 위까지 연장한다. 전기적인 관점에서는, 도전성 영역(206)이 알루미늄 도전성 영역(202)을 완전히 가로질러 연장할 필요가 없지만, 일반적으로는 갈바닉 부식을 고려하면 하부의 알루미늄 도전성 영역(202)을 완전히 덮는 것이 바람직하다. 그러므로 도전성 영역(206a)은 수직 고립 부분(204a)과 수평 고립 부분(204c) 사이의 전체 거리에 걸쳐 있는 것이 바람직하다.
다른 도전성 영역(206b)은 수직형 고립부(204b) 및 수평형 고립부(204c)의 위에 직접적이고 단독으로 배치되며, 알루미늄 도전성 영역(202)과는 접촉하지 않는다.
하부 금속배선은 기판(200)의 바닥 표면 위에 배치되며, 그 중 하나의 도전성 영역(210)이 도시되어 있다. 하부 금속배선은 1-50㎛ 두께, 예컨대 일반적인 포토리소그래피 공정 기술을 사용하여 패터닝된 15-20㎛ 두께의 구리일 수 있다. 하부 금속배선은 알루미늄 영역(202)과 직접 접하며, 부분적으로 수직형 고립 영역(204a)의 바닥으로부터 연장되며, 두 개의 수직형 고립 영역들(204) 사이의 알루미늄 영역(202)을 완전히 가로질러, 다른 수직형 고립 영역(204b)의 바닥 위까지 부분적으로 연장된다. (전술한 바와 같은 이유로, 갈바니 전류를 고려하여, 알루미늄 영역(202)이 노출되지 않도록 알루미늄 영역(202)을 완전히 덮는 것이 바람직하다.) x-y 방향( 기판 평면과 평행한 방향)으로 열을 방출하기 위한 열적 질량을 제공하기 위하여, 하부 금속배선은 상부 금속 배선보다 두꺼울 수 있다.
LED와 같은 전자 부품(220)은 상부 금속배선(206)의 도전 영역(패드, 206a)의 위에 실장(mounting)되며, 연결 배선(222) 등을 통해 상부 금속배선(206)의 도전영역(트레이스, 206b)과 연결(bonding)된다. 실장 및 연결은 일반적인 방법을 사용하여 진행된다.
다이(220) 아래의 알루미늄 영역(202) 주위의 수직형 고립부(204)를 사용하 여, 기판(200)을 통하는 직접적인 열 경로뿐만 아니라, 다이를 회로의 다른 전자 부품(도시하지 않음)과 연결하기 위해 필요한 전기적 고립부를 제공한다.
본 명세서에 사용된 바와 같이, "직접적인 열 경로(direct thermal path)"의 의미는, 단지 금속(본 실시예의 경우, 구리-알루미늄-구리)만 있는 경우뿐만 아니라, 기판의 전면에 실장된 다이와 이와 대응되는 기판의 하부면 사이에 산화 알루미늄과 같은 절연성 재료가 없는 것을 의미한다. 또한, 알루미늄 도전 영역(202)은 다이의 차지 면적(footprint)보다 훨씬, 예컨대 5배 이상, 10배 이상, 20배 이상 클 수 있다.
도 3은 도 2의 상호접속 기판(200)의 평면도이다. 이 도면에서, 수직형 고립부(204: 204a, 204b, 204c)가 알루미늄 코어 영역(202)의 주위에 명확히 나타나 있다. 또한, (배선 연결을 위한) 패드 영역이 도전성 라인(금속 트레이스)의 단부에 형성된다. 도시된 바와 같이, 수평형 연장부(204c)는 금속 코어(202)의 상부의 최소 영역만을 차지한다.
도 4는 도 2의 상호접속 기판(200)의 저면도이다. 이 도면은 알루미늄 코어(202)와 연결되고, 다이(220)에 열적으로 직접 커플링된 큰 금속 패드(210)를 도시한다.
내부 알루미늄 층의 형성
도 1B는 접지 또는 전력 공급을 위해 일반적으로 사용될 수 있는 내부 알루미늄층을 도시한다. 보이지 않는 열적 관통부(blind thermal via)로부터 알 수 있듯이, 내부 알루미늄층은 기판의 상부 및/또는 하부 표면과 접하여야 한다. 하지 만, (기판 내부에) 완전히 둘러싸이고, 열적 조절을 위해 아무것과도 전기적으로 연결되지 않는 내부 알루미늄층을 가지는 것도 유용할 수 있다.
앞서 언급한 US6,670,704의 도 22는 전기적으로 절연된 알루미늄 트레이스(112)를 내장한 장치에 대해 도시하고 있다. 트레이스부(113)는 기판의 솔리드 본체(104) 내에 매립된다. 트레이스의 단부는 기판의 상하부 표면에 드러난다.
도 5는 ALOXTM 기술을 사용하여 형성되고, 도 2와 유사한 기판(500)을 도시한다. 수직형 고립 영역은 알루미늄 도전성 영역(502, 도면번호 "202"와 비교)을 둘러싸고 정의하는 일측부(504a, 도면번호 "304a"와 비교) 및 타측부(504b, 도면번호 "204b"와 비교)를 가지는 것으로 도시된다. 이 경우, 수평형 고립 영역(504c, 도면번호 "204c"와 비교)은 알루미늄 도전 영역(502)의 상부를 완전히 가로질러 연장된다.
도 6A는 ALOXTM 기술을 사용하여 형성되고, 도 5와 유사한 기판(600)을 도시한다. 수직형 고립 영역은 알루미늄 도전성 영역(602, 도면번호 "502"와 비교)을 둘러싸고 정의하는 일측부(604a, 도면번호 "504a"와 비교) 및 타측부(604b, 도면번호 "504b"와 비교)를 가지는 것으로 도시된다. 제1 수평형 고립 영역((604c, 도면번호 "504c"와 비교)은 알루미늄 도전성 영역(602)의 상부를 완전히 가로질러 연장된다. 이 경우, 양극 처리(anodization)는 양쪽 면으로부터 진행되며, 제2 수평형 고립 영역(604d)는 알루미늄 도전성 영역(602)의 하부를 완전히 가로질러 연장된다. 제2 수평형 고립 영역(604d)은 제1 수평형 고립 영역(604c)과 같거나 다른 두 께일 수 있다. 이 결과, 매립된 알루미늄 덩어리(602)가 형성된다. 수직형 고립 영역의 수평 방향 크기를 감소시킴에 의해, 알루미늄 덩어리는, 도 6B의 기판(600') 내의 덩어리 (602')로 도시된 바와 같이, 원하는 폭으로 할 수 있다. 그리고 상부 배선(606, 도면번호 "206a""206b"와 비교) 및 하부 배선(610, 도면번호 "210"와 비교)의 패턴을 가지는 기판(600") 내의 덩어리(602")를 도시한 도 6C에서와 같이, 더욱 복잡한 연결 구조를 형성할 수 있다. (도 6C에서 도전성 재료는 빗금 처리로 표시하였음.)
제2 실시예 : 캐비티( cavity )를 가지는 기판/집적된 반사기
전술한 바와 같이, LED 패키지에 있어서 고려할 사항은 방출된 광을 원하는 방향(일반적으로, LED가 실장된 기판으로부터 먼 방향)으로 배향시키는 것이다. 이는 종종, 반사기로 작용하는 캐비티벽을 가지는 반구형 캐비티 내에 LED 다이를 실장하여 수행된다.(차의 헤드램프 내의 할로겐 전구와 유사함.) 일반적으로 캐비티는, 렌즈 및 밀봉재로 작용하는 폴리머 투명 재료로 채워진다. 특정 응용 분야를 위해 요구되는 광파장을 얻기 위해서 방출광을 전이시키거나 여과하기 위해, 몰딩 재료에 몇 가지 첨가제가 종종 부가적으로 사용으로 사용된다. LED 실장 기술을 개시하는 다수의 특허가 종래 기술의 설명 부분에서 설명되었다. 일반적으로, 종래 기술들은, 본 명세서에 기재된 단일체 접근 방식과 달리, 구성 요소의 조합을 요구하며, 직접적인 열 경로의 결여로 인한 단점이 있다.
본 실시예는 동일한 ALOXTM 기반의 기판과 결합한 필수적인 경로 트레이스와 함께, 반사기 및 캐비티를 제공하는 다양한 구조 방안과 일반적으로 연관된다.
복수의 전자 부품은 상호접속 기판 상에 실장되거나 상호 연결될 수 있다. 예컨대, 복수의 LED는 (열과 행을 따라 규칙적으로 배치된) 어레이 형태로 실장되고, 서로 (직렬, 병렬, 및 직렬과 병렬의 조합으로) 연결되거나 "외부 세계"에 개별적으로 연결될 수 있다.
제2 실시예는, 반사기로 작용하는 캐비티를 가지는 ALOXTM 기반의 기판 상에 조립된 복수의 LED를 조립하는 예를 이용하여, 도 7-16과 관련하여 도시되고 설명된다. (그리고 도 2의 실시예에서와 같이, 전자 부품과 기판의 하부 표면 사이의 직접적인 전기적/열적 금속 연결을 가진다.
도 7은 복수(16개)의 LED(미도시)를 수용하기 위한 4x4 어레이의 캐비티(712)를 가지는 ALOXTM 기반의 기판의 평면도를 도시한다.
도 8은 기판의 단일 캐비티(712)의 평면도이다.
도 9는 기판(800)의 단일 캐비티(712)의 단면도이다.
LED 다이(920: 도면번호 "220"과 비교)는, 링 구조의 수직형 고립 영역(904a/904b: "204a/204b"와 비교, 도 8의 "904" 참조)에 의해 정의되어 필요한 전기적 고립과 다이(920)로부터 기판(700) 하부로의 직접적인 열경로를 제공하는 알루미늄으로 된 전기적 고립 영역(902: "202"와 비교)의 위의 상부 금속 패드(906a: 도면번호 "206a"와 비교) 상에 실장된다. 하부 금속의 제1 영역(910a: "210"과 비교)은 기판(800)의 바닥에 배치되어, 알루미늄 전도성 영역(902)을 가로 질러 연장된다.
LED(920)은 결합 배선(922: "222"와 비교)에 의해, 수직형 고립 링(905)에 의해 형성된 다른 도전성 알루미늄 영역(903: 비아)의 위의 금속 패드(906b: 트레이스(206b)의 확장부와 비교)와 연결된다. 하부 금속의 제2 영역(910b: "210"과 비교)은 기판(700)의 바닥에 배치되어 비아(903)로 연장된다. 본 실시예에서, LED에 대한 양쪽 연결은 기판의 바닥을 통해 형성된다.
개괄하자면, 기판(700)은 300-500㎛ 두께이고; LED(720)은 대략 1.2x1.2 mm로 측정된다. 캐비티(712)dms 상부에서 약 0.7 mm 너비, 하부에서 약 0.6 mm 너비이며, 200-300㎛ 깊이이다. 캐비티는 기판 두께의 대략 절반(30-70%)이다.
ALOXTM 기술을 이용하며, 집적된 반사기/캐비티를 포함하는 상호접속 기판을 형성하기 위한 공정 흐름의 일 실시예가 도 10 내지 16에 도시되었다.
공정 흐름의 출발 재료는 알루미늄 기판(1000)이다. (도 10). 기판은 평판 시트의 형태이지만, 평판 형태가 아닌 기판도 발명의 범주에 포함된다. 예컨대, 기판은 반구형일 수 있다.
공정의 제1 단계는 캐비티(1012, 리세스)의 형성이다. (도 11). 캐비티 형성은 다양한 공지의 기술, 예컨대 기계적 형성 (드릴링, 펀칭 등), 화학적 식각 형성, 또는 전기화학적 식각 등을 이용하여 진행될 수 있다.
여기서 도시된 것은 "캐비티 형성이 우선 진행되는(cavity first)" 실시예이다. 아래에 설명되듯이, 캐비티는 공정 흐름에서 나중에 형성될 수도 있다고 이해 되어야 한다.
다음 단계(도 12)는, 다이 부착을 위한 알루미늄 전기적 고립 영역(1006a)과 알루미늄 비아(1006b)를 생성하는 캐비티를 기반으로 하는 수직형 고립 링(1004, 1005)의 형성(양극 처리)이다. 수직형 고립부(1004, 1004)는 전술한 ALOXTM 기술을 사용하여 적절히 형성된다. 또한, 기판으로부터 도전성 트레이스(1010a, 1010b)를 전기적으로 각각 고립시키기 위한 수평형 고립부(1004c, 1004d)는 기판의 바닥 표면에 형성된다. (도 13).
도 13과 도 14는 각각 바닥 금속(1010) 공정 단계와 상부 금속(1006) 공정 단계를 도시한다.
도 15는 기판에 다이(1020)를 조립하고, 배선 연결(1022)을 통해 상부 금속 패드(1006b)에 연결시킨 것을 도시한다.
도 16은 몰딩/렌즈 재료(1030)로 다이(1020)를 덮어씌운 것을 도시한다. 캐비티(1012)는 렌즈 및 밀봉 재료로 동시에 작용하는 투명한 폴리머 재료로 채워진다. 렌즈 재료(1030)는 다이(1020) (및 결합 배선)을 덮어 싼다.
캐비티는 금속 배선 공정(도 14) 후, 부품 실장(도 15) 전에 형성될 수 있다.
밝고 반사성의 표면을 가지는 캐비티 형성을 위해 전기화학적 연마가 사용될 수 있다. 이는 캐비티 형성 단계(도 11)에서 진행되거나 이와 맞추어 진행될 수 있다.
동일하거나 유사한 구조적 결과물을 얻기 위해 전술한 것과 유사한 다양한 공정 방법이 사용될 수 있다고 이해되어야 한다. 공정 흐름의 다양한 변화의 일례로, 알루미늄 영역을 고립시키기 위한 링(및 수평형 고립부)을 형성하기 위한 양극 처리 단계부터 시작하고, 기계적 또는 다른 적절한 방법을 이용한 캐비티 형성을 하는 방법(캐비티 형성을 나중에 하는 방법)이 있다. 바람직하게는, 캐비티 형성은 금속 배선 단계 전에 (특히 다이 실장/연결 및 몰딩/캐핑 전에) 수행되어야 한다.
한쪽 면에 깊은 양극 처리를 하기 위한 얇게 만들기( thinning )
ALOXTM 기술은 수직형 고립 영역의 형성을 위해 깊은 양극 처리(deep anodization)을 이용한다. 깊은 양극 처리는 일반적으로 양면 양극 처리의 경우 대략 최대 300-600㎛의 깊이, 단면 양극 처리의 경우 150-300㎛의 깊이로 제한된다. 전술한 실시예에서, 캐비티는 기판 상에 실장되는 LED의 반사기로서의 기능을 목적으로 형성되며, 단면 양극 처리가 사용되었다. 캐비티 또는 리세스는, 아래에 자세히 기술된 바와 같이, 단면 양극 처리를 위해서는 너무 두꺼운 기판 내의 수직형 고립 구조의 형성을 용이하게 하기 위해 사용될 수 있다.
일반적으로, 500 또는 600 ㎛, 심지어 1 mm를 초과하는 두께를 가지는 기판과 같은 "두꺼운 기판"은, 기판 전체에 걸쳐서 완전한 양극 처리를 수행하는 것이 요구되는 선택 영역에서 500 또는 600㎛ 아래로 (식각이나 기계적 연마에 의해) 얇게 만들어지고, 전기적으로 고립된 도전 영역을 형성한다. 단면 양극 처리를 위해 서, 200 또는 300㎛ 아래로 기판을 국부적으로 얇게 하는 것이 바람직할 수 있다.
다시 말하자면, 상호연결된 기판은, 밸브(valve) 금속(예컨대, 알루미늄) 기판으로 시작하여, 고립된 도전성 영역을 형성하기 원하는 선택 영역의 기판을 얇게 하고, 얇게 된 영역 내의 전기적으로 고립된 도전성 영역을 형성하기 위하여 기판을 양극 처리하여 형성된다. 양극 처리는 기판의 단면에 대해서만 수행될 수도 있고, 기판의 양면에 대해 수행될 수도 있다.
제3 실시예 : 상호 교차하는 전기 트레이스 (" 크로스 -오버")
다층 구조에서, 전기 트레이스의 경로 형성에 있어서, 하나의 선이 다른 선과 교차하고, 이들 두 선이 전기적으로 서로 독립될 필요가 종종 있다. 거의 모든 경우에서, 이는 절연층에 의해 독립되는 두 개의 별도 (금속 배선) 층을 적용하여 해결된다. 이는 PWB 보드, 세라믹 보드, 및 IC 회로가 적용된 실리콘 웨이퍼에서 채용되는 일반적인 방법이다.
하나의 금속 층(레벨)만으로, ALOXTM 기술을 이용한 크로스-오버를 제공하기 위한 기술이 제공된다.
본 실시예는 도 17-24와 관련하여 도시되고 설명된다. 이것은 리세스(또는 전술한 실시예에서와 같은 캐비티)을 가지는 기판을 이용하여 도시된다.
일반적으로, 본 실시예는, 이하에 자세히 기술한 바와 같이, 서로 교차하는 두 선을 포함하는 금속층으로부터 고립된 알루미늄 코어 재료를 전기적 브릿지(electrical bridge)로서 사용하는 것에 기초한다.
도 17은 기판(1700)의 저면도이다. 기판은 캐비티(1712)를 가진다. 수직형 고립 링구조체(1704: "204"와 비교)는, 캐비티(1712) 내에서, 고립된 알루미늄 횡단 영역(1702: "202"와 비교)을 정의한다. 횡단 영역은 적어도 부분적으로 기판을 통하여 그 일 표면으로부터 반대편 표면까지 연장되며, 본 실시예와 마찬가지로 기판의 얇게 된 리세스/캐비티 영역(1712)에서 기판을 완전히 통과하여 연장될 수 있다. (크로스-오버를 수행하기 위한 목적으로, 도전 영역(1702)이 기판을 완전히 관통할 필요는 없다.)
교차 영역(1702) 내에서 서로 교차하는 두 개의 도전성 트레이스 "A"와 "B"가 도시된다. 트레이스 "A"는 연속적인(단절되지 않은, 분할되지 않은) 선이다. 트레이스 "B"는 세그먼트화 되어, 두 개의 세그먼트인 "B1"과 "B2"를 가지며, 각각의 단부는 서로 분리되어, 트레이스 "A"가 세그먼트 "B1"과 "B2" 사이의 공간을 지나갈 수 있도록 한다. 트레이스 "A"와 "B"는 실질적으로 동일 평면상에 있으며, 기판(1700)의 (바닥) 표면 상에 있다. 빗금 부분은 두 개의 도전성 트레이스 세그먼트 "B1"과 "B2"가 서로 전기적으로 연결됨을 구조적으로 도시한다.
일반적으로 도전성 트레이스 "A"와 "B" 각각은 이전에 형성되어 대응되는 양극 처리된 수평형 고립 영역 상에 배치되어 기판으로부터 전기적으로 고립된다. 소평형 고립부는 도 2에서 "206b"가 "204c" 상에 위치하는 방법과 유사하지만, 본 실시예의 경우 수평형 고립 영역은 수직형 고립 영역으로부터 연장되지 않는다. 도전성 트레이스 "A"와 "B"는 금속 배선의 단일층으로부터 형성되며, 서로 실질적으로 동일 평면상에 있다.
도 17A는 수평형 고립 영역의 하나에 대한 세부를 도시한다. 수평형 고립 영역(1704c: "910c"와 비교)은 기판(17000)의 바닥 표면까지 연장되어, 도전성 트레이스(1710a: "910a"와 비교)가 형성될 수 있는 고립부의 "베드(bed)"를 형성한다. (철도 트랙이 놓이는 돌 조각들의 베드와 유사함). 일반적으로, 수평형 고립 영역과 구평형 고립 영역 상에 형성되는 도전성 트레이스는 둘 다 장방형이다. 수평형 고립 영역은 부분적으로만 기판 내부로 연장된다. 따라서, 수평형 고립 영역에 대해서, 기판의 두께는 그다지 중요하지 않다. 전형적인 크기로, 수평형 고립 영역의 폭은 200㎛, 도전성 트레이스의 폭은 100㎛일 수 있다. 중요한 것은 수평형 고립 영역이 도전성 트레이스보다 폭이 커서, 도전성 트레이스가 기판으로부터 전기적으로 고립된다는 것이다.
도전성 트레이스 "A"(철도 트랙과 유사)를 형성하기 전에, 수평형 고립 영역("베드"와 유사)이 기판의 표면 상에 형성된다. 이후, 도전성 트레이스(A)가 고립 영역 위에 형성된다. 본 실시예에서, 고립 영역 "a1"은 교차 영역(1702)과 도전성 트레이스(A)를 완전히 가로질러 형성된다. 따라서, 도전성 트레이스(A)는 교차 영역(1702)의 바로 위를 지나갈 때도, 교차 영역(1702)로부터 전기적으로 고립된다. (고립 영역(a1)이 도전성 트레이스(A)와 교차 영역(1702)의 사이에 배치된다.)
도전성 트레이스 세그먼트(B1, B2)를 형성하기 전에, 선형 세그먼트 형태의 두 수평형 고립 영역 "b1"과 "b2"가, 그들이 형성되는 각각의 도전성 트레이스 세그먼트의 폭보다 큰 폭을 가지고, 기판 표면 상에 형성된다. 수평형 고립 영 역(b1, b2)는 교차 영역(1702) 상으로 연장되며, 그들의 단부는 교차 영역 상에 배치되며 서로 독립된다.
도전성 트레이스 세그먼트(B1)는 그것이 형성된 수평형 고립 영역(b1)의 단부를 지나서 알루미늄 교차 영역(1702) 상으로 연장되어, 알루미늄 코어 교차 영역(1702)과 전기적으로 연결된다. 도전성 트레이스 세그먼트(B2)는 그것이 형성된 수평형 고립 영역(b2)의 단부를 지나서 알루미늄 교차 영역(1702) 상으로 연장되어, 알루미늄 코어 교차 영역(1702)과 전기적으로 연결된다. 이러한 방식으로, 알루미늄 코어 교차 영역(1702)은 도전성 트레이스(A)와 단락되지 않고 두 도전성 트레이스 세그먼트(B1, B2)를 전기적으로 연결(브릿지, 빗금으로 도시됨)한다. 크로스-오버가 형성되었다. 추가적인 도전성 트레이스 세그먼트(예컨대 "B3")가 교차 영역 상으로 연장되어 다른 두 개의 도전성 트레이스 세그먼트(B1, B2)와 연결되는 것도 본 명세서의 범주에 포함된다.
도 17에 도시한 바와 같이, 도전성 트레이스 선(A)은 도전성 선 세그먼트(B1, B2)의 단부들 사이의 공간을 통해 지나가며, 이는 도전성 선 세그먼트(B1, B2)가 서로 충분히 이격되어, 선(A)이 선 세그먼트(B1, B2)와 단락되지 않고 통과할 수 있어야 한다는 것을 의미한다.
고립 영역들(a1, b1, b2)은 하나의 크고 복잡한 형태의 수평형 고립 영역으로 형성될 수 있으며, 중요한 것은 두 개의 선 세그먼트(B1, B2) 사이의 연결을 위해서 "노출된" 교차 영역이 있어야 한다는 것이다. 다시 말해서, 교차 영역의 대부분은 양극 처리되며, 원하는 연결을 얻기 위한 두 개의 노출된 영역이 있다.
본 실시예(도 17)에서, 두 도전성 트레이스 세그먼트(B1, B2)는 동일 직선상에 있지 않고, 서로 다른 직선을 따라 배치된다. (일종의 "단절된" 선 구조). 이는 본 실시예에서 임계적인 태양은 아니며, 단지 공정의 유연성을 도시하기 위한 것이다. 또한, 교차 영역(1702)의 장방형 형태도 임계적인 것은 아니다. 그것은 실질적으로 어느 모양도 가능하며, 중요한 것은 그것이 기판의 다른 부분으로부터 전기적으로 고립되어야 한다는 것이다. 하지만, 이러한 크로스-오버 기술을 위한 기판의 교차 영역(1702)의 사용은 구행을 위해 다소 넓은 표면 면적을 요구하며, 따라서 단순한 (소수의) 크로스오버를 위해 매우 유용하다. 본 실시예에서, 하나의 캐비티에 대해 하나의 크로스-오버가 도시되었다. 캐비티 당 둘 이상의 크로스-오버도 동일한 기술을 사용하여 수행될 수 있을 것이다.
나무로 만든(전기 절연체) 테이블("기판")을 가지고 있다고 가정한다. 이 테이블 위에는 평평한 금속(전기적 도체) 판("교차 영역")이 놓여 있다. 이 금속 판을 가로질러 제1 절연 와이어(라인 A)가 연장되어 있다. 제1 절연 와이어(A)를 가로질러 다른 절연 와이어(라인 B)가 배치되어 있는데, 이 다른 절연 와이어는 2개의 부분으로 나누어져 있고, 2개의 부분으로 나누어진 와이어의 끝은 서로 분리되어 있으며, 벗겨져(안쪽 와이어 도체를 노출시킴) 있다. 이 다른 절연 와이어의 나누어진 2개의 부분(B1, B2)의 끝은 평평한 금속 판을 통해 서로 접속하도록 되어 있다. 제1 절연 와이어(A)와 다른 절연 와이어(B)는 동일한 평면(금속 판의 표면)상에 있지만, 실제로는 물리적으로 서로 교차하고 있을 필요는 없다.
도 18 및 도 19는 도 17에 나타낸 기판의 단면을 나타내는 도면이다.
도 20 및 도 21은, 유사한 교차 구조를 갖는 구조체(2000)[구조체(1700)와 유사]를 나타낸다. 본 구성에서, 2개의 도전성 트레이스 세그먼트(B1, B2)는 동일 선상에 있으며, 수직 방향의 분리 구조체(2004)[분리 구조체(1704)와 유사]로 형성되는 교차 영역(2002)[영역(1702)과 유사]은 타원형이라기보다는 원형에 가깝다.
크로스오버를 형성하기 위한 공정의 흐름은, 도 10 내지 도 16에 관하여 앞서 설명한 공정의 흐름과 유사하다.
본 명세서에서 설명하는 "면내"(단일 층) 크로싱오버 기술은, 몇 안 되는 교차 구역(crossing zone)만을 필요로 하는 응용 분야에 매우 유용한데, 이는 크로싱오버 영역이 실제 매우 효과적으로 사용할 수 있는 것이 아니기 때문이다. 그러나, 본 명세서에 개시된 기술을 채택함으로써, 교차 라인을 위한 추가의 경로설정용 금속 층(유전체 층에 의해 분리되어 있음)을 사용하지 않아도 되는 장점을 갖는다. 기판을 구축하고 필요한 연결을 이루기 위해서는 단지 하나의 경로설정용 금속 층만을 필요로 한다. 이에 따라, 구조가 단순해지고, 최종적인 기판과 패키지 구조체에 필요한 비용이 낮아진다.
제4 실시예 : 캐비티와 크로스오버의 조합
제4 실시예는, 앞서 설명한 2개의 실시예[즉, 반사체로서 작용하는 캐비티 영역/LED 등의 소자를 위한 수용 영역 내에(서로 반대편에) 2개(또는 그 이상)의 라인의 교차 영역(crossing area)을 사용하는 실시예를 조합한 것이다. 이러한 조합에 의하면, 기판상에 캐비티/반사체 영역으로부터 분리된 교차 영역을 위한 특별한 영역을 할당할 필요가 없기 때문에, 공정 비용을 낮출 수 있고 기판의 사용 면 적을 줄일 수 있다. 다시 말해서, 박막화가 필요한지 필요하지 않은지 여부에 관계없이[한쪽 면은 양극 처리(anodization)가 필요], LED를 실장(한쪽 면)하고 단순한 크로스오버를 달성(다른 쪽 면)하기 위해, 기판의 단일 영역이 사용될 수 있다.
도 22 및 도 23은 각각 본 발명의 상호접속 기판의 다른 실시예에 해당하는 기판을 나타내는 상면도 및 저면도이다.
도 24는 도 22 또는 도 23의 절취 단면도이다.
제4 실시예는, 캐비티(2212)[캐비티(1712)와 유사]와 수직 방향의 분리 영역(2204)[분리 영역(1704)과 유사]을 포함하는 기판(2200)[기판(1700)과 유사]을 구비하며, 수직 방향의 분리 영역(2204)은 알루미늄으로 된 크로스오버 영역(2202)[크로스오버 영역(1702)]을 규정한다는 점에서, 앞서 설명한 실시예들과 유사하다.
제4 실시예에서는, 도전성 크로스오버 영역(2702) 내에 위치하며 별개의 금속 비아(2203)를 형성하는 수직 방향의 분리용 링(2205)을 추가로 포함하며, 금속 비아(2203)는 기판의 상면 상의 도전 라인(2206b)으로부터 기판의 바닥면 상의 도전 라인(2210b)까지 연결시키기 위해, 캐비티 영역(2712) 내의 기판을 통해 연장한다.
제5 실시예 : "두꺼운" 알루미늄 기판상에 조립된 2개(또는 그 이상)의 소자
소자(전자 부품)가 공통의 금속 베이스에 병렬로 조립 및 접속될 수 있는 경우가 있다. 예를 들어, 2개의 다이오드가 각각 갖는 캐소드(또는 애노드)는 서로 접속되어 있다. 제5 실시예는, 고밀도의 경로설정 구성은 필요하지 않고 단지 하 나의 금속 경로설정 층이면 충분하다고 가정한다.
제5 실시예는 또한, 기판을 통해 연장하는 전기적 비아(예컨대, 202)가 필요 없으며, 소자들 사이에 수직 방향의 분리 구조체(기판을 통한 양극 처리)가 필요하지 않다고 가정한다. 따라서, 기판은, 앞서 설명한 실시예들에서보다 더 두껍게 할 수 있다.
본 명세서에서는, "무거운"(heavy) 또는 "두꺼운"(thick)이라는 용어는, 대략 0.5mm 내지 0.6mm 이상의 두께, 몇몇 경우에는 그 이하의 두께를 갖는 알루미늄 기판에 사용된다.
도 25는 상호접속 기판(2500)의 단면도이다. 이 상호접속 기판(2500)은,
알루미늄(밸브 금속) 시트(2802),
2개의 국부적인 ALOX(등록상표) 분리 영역(2504a, 2504b)[분리 영역(1704c)과 유사],
국부적인 ALOX 분리 영역 상에 형성되어 있는 도전성 트레이스(2506a, 2506b)[도전성 트레이스(206b, 1704a)와 유사], 및
소자(2520a, 2520b)[전자 부품(220)과 유사]를 부착하기 위한 패드(2508a, 2508b)를 포함한다.
이 2개의 국부적인 분리 영역(2504a, 2504b)은 기판(2502)의 표면으로부터 기판의 내부로 연장하고, 기판의 표면을 따라 연장한다. 도전성 트레이스(2506a, 2506b)는 2개의 국부적인 분리 영역(2504a, 2504b)의 각각을 따라 연장하면서 배치된다[도 17의 라인 및 라인 세그먼트와 유사].
소자(전자 부품)(2520a, 2520b)는, 패드(2508a, 2508b)의 위에 실장되고, 와이어 본드(2522a, 2522b)[본드 와이어(222)와 유사]를 통해 도전성 트레이스(2506a, 2506b)에 각각 연결된다. 2개의 패드(2508a, 2508b)는 기판(2502)상에 직접 배치된 것으로 도시되어 있으며, 모두 기판(2502)의 알루미늄 본체에 접하고 있다(하나의 단자가 연결됨). 기판(2502)의 알루미늄 본체는, 예컨대 접지(ground)가 될 수 있다.
도 26은 도 25에 나타낸 기판의 상면도이다.
제6 실시예 : 두꺼운 ALOX (등록상표) 기판상의 캐비티 분리
본 명세서에서 "두꺼운" 또는 "무거운"이라는 용어는, 대략 0.5mm 내지 0.6mm(500㎛-600㎛)를 넘는 두께, 몇몇 경우에는 그 이하의 두께를 갖는 알루미늄 기판에 사용된다. 수직 방향의 분리 구조체를 채택(양극 처리를 통해)하는 앞서 설명한 것(예컨대, 도 2, 3, 4, 또는 도 8 및 도 9)과 같은 구조체용의 베이스로서 두꺼운(무거운) 알루미늄 기판을 사용하는 바람직한 경우도 있다. 이러한 경우에는, 캐비티가 존재(예컨대, 도 8)하든 존재하지 않든(예컨대, 도 2), 수직 방향으로 분리될 필요가 있는 영역[예컨대, 도전성 영역(202, 902)]에서의 기판의 두께는, 일면 양극 처리(one-sided anodization)든 양면 양극 처리(two-sided anodization)든, 수직 방향의 분리를 형성하기에는 너무 두껍다.
도 27은, 본 발명의 실시예에 따른 상호접속 기판(2700)의 단면도이다.
제6 실시예는, 두꺼운 ALOX(등록상표) 기판의 맨 윗(정면) 표면상에 캐비티(2712)가 형성되어 있으며, 수직 방향의 분리가 필요한 경우를 나타낸다[도 9와 유사]. 단면만을 나타내고 있지만, 캐비티는 다양한 형태(통상적으로는 원형)를 가질 수 있다는 것을 이해하여야 한다. 캐비티 영역의 외부에 해당하는 기판의 전체 두께는, 예컨대 2mm 내지 3mm가 될 수 있다.
앞서 설명한 실시예에서는, 두꺼운 기판의 앞면(윗면) 측에 LED를 수용하기 위한 캐비티(예컨대, 712)를 포함하고 있다. 일면 양극 처리를 하기에는 너무 두꺼운 기판에서의 수직 방향의 분리 구조체의 형성을 용이하게 하기 위해, 캐비티 또는 리세스가 사용될 수 있다는 것도 논의되었다.
제6 실시예에서, 기판은, 실질적으로 얇은, 캐비티(2712)의 바닥부도 일면 양극 처리하기에는 너무 두껍다.
제6 실시예의 요점은, 양측 처리를 수행할 면에 해당하는, 기판의 바닥(뒷면) 측의 전략적 위치에서의 "남은 알루미늄 두께"를 국부적으로 감소시키기 위하여 국부적인 리세스를 제공하는 것이다[그러나, 국부적 리세스가 기판의 다른 쪽, 즉 윗면(앞면)이나 캐비티 면에도 제공될 수 있다는 것이 본 실시예의 범위 내에 포함된다].
도면을 참조해 보면, 기판이 이미 얇아져 있는 캐비티 영역(2712)의 아래에서, 2개의 국부적인 리세스(2722a, 2722b)가 기판의 뒷면으로부터 기판의 내부로 연장되어 있는 것이 도시되어 있다. 예를 들어, 캐비티 바닥에서의 기판의 두께는 500㎛이고, 리세스의 깊이는 300㎛이기 때문에, 리세스의 바닥(도면에서 윗면)과 캐비티(2712)의 바닥면 사이에 재료가 200㎛ 남게 된다. 이것은 도 29에 가장 잘 도시되어 있다.
국부적인 리세스에 의해, ALOX(등록상표) 수직 방향의 분리 구조체가 기판 내의 리세스 구역(각 리세스 주변의 기판 영역) 내에 형성된다. 리세스 구역은, 리세스를 부분적으로 채우는 ALOX 재료로 변환된다. 설계자의 필요에 따라 평평한 후면을 달성하기 위하여, 임의의 남아 있는 리세스를, 일부 중합체 몰딩 또는 피복 재료(도시 안 됨)로 채우는 것을 선택적으로 행할 수 있다.
미국 특허 제6,448,510호에는, 금속 표면을 기계적으로 마스킹하기 위한 핀 지그 고정구(pin jig fixture)를 개시하고 있는데, 이 핀 지그 고정구는, 판의 양극 처리 방지 베드(anodization resistant bed)를 포함하며, 각각의 핀은 마스킹 및 양극 처리의 방지(결과적으로 도전 영역을 분리시킴)를 위해, 기판의 표면에 대해 밀접한 병치(intimate juxtaposition)를 위한 앞에 오는 단부 면(leading end surface)을 갖는다. 비아(via)당 하나의 핀이 필요하다.
기판의 국부적인 박막화(앞서 설명되어 있음)에 의해, 양극 처리가 기판을 통해 완전하게 진행될 수 있는 영역을 제어하는 예를 설명한다. 양극 처리가 이루어지는 영역을 제어하기 위해 핀 지그 고정구를 사용하는 것이 아니라, 기판의 선택적인 박막화(오목하게 하는 것)를 사용하여 기판을 통해 양극 처리가 진행될 수 있는 영역을 제어할 수 있으며, 그외의 다른 모든 영역은 부분적으로만(완전하지 않게) 양극 처리될 것이다.
도 27 내지 도 30은 단면도이다. 기판의 표면에서 연장하는 링형의 그루브(ring groove)의 대향하는 2개의 면이 2개의 리세스(2722a, 2722b)가 될 수 있다[오링(O-ring) 그루브와 유사]. 어느 경우에서나, 리세스는 알루미늄으로 된 도 전성 영역(2702)을 둘러싸며, 이 도전성 영역을 기판의 다른 부분으로부터 전기적으로 절연시키는 수직 방향의 분리용 링(2704)을 형성할 것이다.
2개의 리세스(2722, 2722b)는, 도면에서 안쪽으로(도시된 것과 같이) 연장하는 2개의 평행하는, 그러나 서로 교차하지 않는 라인이 될 수 있다. 마찬가지로, 2개의 선형 그루브는 기판의 표면을 따라 연장한다.
2개의 리세스(2722a, 2722b)는, 많은 개별의 리세스 중 2개가 될 수 있으며, 예컨대 대략적으로 이격된(서로 최대 0.4 mm 내지 0.5 mm 이격됨) 리세스의 어레이 내에 배치될 수 있으며, ALOX(등록상표) 재료가 기판의 대규모 영역 위에 형성될 수 있도록 기판의 표면을 뚫고 들어가고, 인접한 리세스 사이를 연결하며, 리세스의 깊이에 의해 결정된 것과 같이 기판의 안으로, 설계 요건에 따라 기판을 통해 부분적으로만 또는 기판 전체를 통해 더 깊게 연장한다[블라인드 홀(blind hole)].
본 실시예에 의해 예상되는 대부분의 경우에, 리세스는 기판을 통해 부분적으로만 연장하지만, 기판 전체를 통해 연장할 수도 있다.
도 28 내지 도 30은, 두꺼운 ALOX 기판상의 캐비티 분리 구조체를 구축하기 위한 공정 흐름을 나타낸다. 도 28은 두꺼운 두께를 갖는 노출된 알루미늄(bare aluminum)을 사용한 것을 나타내며, 도 29는 수직 방향의 분리 구조체를 위한 후면에서의 캐비티 및 리세스의 형성을 나타내고, 도 30은 ALOX 분리의 구조체 사후 형성을 나타낸다. 이 공정 흐름은 예에 불과하며, 공정의 끝에 개별적으로 상단 캐비티의 형성과 같은 변형 공정을 채택할 수 있고, 이러한 변형예는 본 기술분야에서 당업자에게 명백한 것이다.
응용분야
본 명세서에서 개시하고 있는 생성물 및 처리 공정은 다음과 열거하는 매우 다양한 응용분야에 사용될 수 있으며, 이러한 응용분야에 한정되는 것은 아니다.
그룹 A - LED 관련
금형(Die)
- 바닥 LED/LED 조립체 영역의 0.3 와트/평방센티미터(Watts/sq cm)를 넘는 피크 열 파워(peak thermal power)를 발생시키는 임의의 LED/LED 조립체(패키지화한 LED 또는 LED 조립체도 가능)(이 정의에는 이하에 언급하는 모든 다른 LED를 포함)
- LED
- 고휘도 LED
- PLED(폴리머 LED)라고도 부르는 OLED(유기 LED)
패키지/모듈/SiP/MCP:
- 단일 패키지 LED
- 몇 개의 LED 또는 동일 기판의 세트
- 기판상에 조립된 LED 어레이
응용분야/용도:
1. 자동차 응용분야
내부 조명
외부 조명
대시보드/LCD 백라이트
2. 표시 장치 및 디스플레이(실내형 및 실외형)
3. 백라이트 장치(BLU)
TV 스크린용
컴퓨터 디스플레이용
랩탑 디스플레이용
휴대용 전자 장치(휴대폰, PDA 등) 디스플레이용
4. 일반 조명 장치
건축물의 조명 장치(실내 및 실외 조명)
수면 조명 장치(underwater lighting)
지면 조명 기구
손전등
LED의 경우, ALOX(등록상표) 기판은, LED의 자체 조립체와, 이하의 그룹 B에서와 같이 그룹 A에서 LED를 작동시키기 위하여 전류/전압을 공급하는데 사용되는 다양한 구동 모듈에 사용되는 전력 장치의 조립체용으로 유용하다. 이와 관련해서, ALOX(등록상표) 기판은, LED와 LED를 동작시키기 위한 구동 모듈을 조립하는데 사용될 수 있다.
그룹 B - 관련 파워 드라이버/파워 모듈
A) 금형(Die) - 패키지/모듈에 내장되는 고출력(가열) 금형:
- 바닥 금형/소자 영역의 0.3 와트/평방센티미터(Watts/sq cm)를 넘는 피크 열 파워(peak thermal power)를 발생시키는 임의의 소자/금형(소자는 패키지화한 금형, 모듈 자체도 가능)(이 정의에는 이하에 언급하는 다른 모든 금형을 포함)
- 파워 MOSFET 또는
- IGBT 부품;
- 파워 BJT(바이폴라 접합 트랜지스터)
B) 패키지/모듈
- 단일의 금형 패키지 내의 파워 금형(앞서 언급한 것 등) 또는
- 파워 모듈/SIP(System in Package)/MCP(Multi Chip Package)[앞서 언급한 가열 금형(hot die)을 포함할 수도 포함하지 않을 수도 있음], 예컨대
DC/DC 컨버터
DC/AC 인버터
AC/DC 인버터
IGBT 모듈
SPM(Smart Power Module: 스마트 파워 모듈)
저전압(최대 200 볼트) 모터 컨트롤러
파워 컨트롤러
파워 드라이버
파워 스위치
LED 드라이버
모터 컨트롤러/드라이버
전력 증폭기 등의 RF 파워 모듈
C) 최종 용도/응용분야:
1) 자동차
움직임 제어
점화 - 코일 및 플러그
대시보드
2) 산업
AC 모터
용접(welding)
3) 가정용 기기
냉장고
에어 컨디셔너
세탁기
진공 청소기
선풍기
LED형 디스플레이
4) 소비자 사용과 통신 및 연산을 위한 휴대형 전자 장치
셀룰러폰 - 휴대폰 및 기지국
랩탑 컴퓨터
PDA
무선 LAN에 사용되는 RF 파워 증폭기
셀룰러 핸드셋
셀룰러 장치를 위한 기지국
점대점 또는 점대 다지점 무선 등을 위한 밀리미터파(mm wave) 부품
LCD(Liquid Crystal Display) 디스플레이 - 인터페이스 및 제어
PDP(Plasma Display Panels) 디스플레이 - 인터페이스 및 제어
당업자라면, 본 명세서에 개시된 기술에 대해 다양한 변형 및 변경이 가능하다는 것을 알 수 있을 것이다. 즉, 본 명세서에 개시된 내용은, 첨부된 청구범위와 그 등가의 표현 범위로부터 생각해낼 수 있는 변형 및 변경 범위를 포함한다.

Claims (89)

  1. 상호접속 기판(interconnect substrate) 상의 전자 부품의 어셈블리(assembly)로서,
    상기 상호접속 기판의 상면(top surface)에 실장된 전자 부품; 및
    상기 전자 부품과 상기 상호접속 기판의 하면(bottom surface) 사이의 직접적인 금속 열 경로(direct metal thermal path)
    를 포함하는 어셈블리.
  2. 제1항에 있어서,
    상기 전자 부품은 LED를 포함하고,
    상기 상호접속 기판 상에, 상기 LED를 동작하기 위한 드라이버 모듈(driver module)을 더 포함하는 어셈블리.
  3. 제1항에 있어서,
    상기 상호접속 기판은, 상기 상호접속 기판의 제1 면으로부터 상기 기판의 제2 면까지 상기 상호접속 기판을 완전히 관통하여 연장되는 하나 이상의 전기적으로 고립된 도전성 영역을 규정하도록 양극 처리된(anodized) 밸브 금속(valve metal)의 기판이고;
    상기 하나 이상의 전기적으로 고립된 도전성 영역은, 상기 전자 부품과 상기 상호접속 기판의 하면 사이의 상기 직접 금속 열 경로를 포함하는, 어셈블리.
  4. 제1항에 있어서,
    상기 전기적으로 고립된 도전성 영역은, 상기 상호접속 기판을 통하여 연장되는 수직의 고립 구조(vertical isolation structure)에 의해 규정되는, 어셈블리.
  5. 제1항에 있어서,
    상기 고립 구조물은 원(circular) 형상인, 어셈블리.
  6. 제1항에 있어서,
    상기 고립 구조물은 링(ring) 형태인, 어셈블리.
  7. 제1항에 있어서,
    상기 상호접속 기판은, 상기 상호접속 기판의 제1 면으로부터 상기 상호접속 기판의 제2 면까지 상기 상호접속 기판을 완전히 관통하여 연장되는 하나 이상의 전기적으로 고립된 도전성 영역을 규정하도록 양극 처리된 밸브 금속의 기판이고;
    상기 고립 구조물은, 상기 전기적으로 고립된 도전성 영역을 규정하고 둘러싸며, 전기적으로 고립시키는, 어셈블리.
  8. 제1항에 있어서,
    상기 전기적으로 고립된 도전성 영역은 상기 상호접속 기판을 통하여 연장되는 수직의 고립 구조물에 의해 규정되고;
    상기 수직의 고립 구조물의 한쪽으로부터 상기 수직의 고립 링의 반대쪽을 향해 상기 상호접속 기판의 상면 전체에 옆으로(laterally) 연장되는 수평의 고립 영역(horizontal isolation area)을 더 포함하는 어셈블리.
  9. 제1항에 있어서,
    상기 전기적으로 고립된 도전성 영역은 상기 상호접속 기판을 통하여 연장되는 수직의 고립 구조물에 의해 규정되고;
    상기 수직의 고립 구조물의 한쪽으로부터 상기 수직의 고립 링의 반대쪽을 향해 상기 상호접속 기판의 상면 전체에 옆으로 연장되는 수평의 고립 영역(horizontal isolation area)을 더 포함하는 어셈블리.
  10. 제1항에 있어서,
    상기 전기적으로 고립된 도전성 영역은 상기 상호접속 기판을 통하여 연장되는 수직의 고립 구조물에 의해 규정되고;
    상기 수직의 고립 구조물의 한쪽으로부터 상기 수직의 고립 링의 반대쪽을 향해 상기 상호접속 기판의 상면 전체에 옆으로 연장되는 제1 수평의 고립 영역; 및
    상기 수직의 고립 구조물의 한쪽으로부터 상기 수직의 고립 링의 반대쪽을 향해 상기 상호접속 기판의 하면 전체에 옆으로 연장되는 제2 수평의 고립 영역
    을 더 포함하는 어셈블리.
  11. 제1항에 있어서,
    상기 상호접속 기판의 상면 상에 금속화(metallization)를 더 포함하는 어셈블리.
  12. 제1항에 있어서,
    상기 상호접속 기판의 하면 상에 금속화를 더 포함하는 어셈블리.
  13. 제1항에 있어서,
    상기 상호접속 기판의 상면 상의 제1 금속화; 및
    상기 상호접속 기판의 하면 상의 제2 금속화
    을 더 포함하는 어셈블리.
  14. 제13항에 있어서,
    상기 제1 금속화와 상기 제2 금속화 중 적어도 하나는, 상기 전기적으로 고립된 도전성 영역 전체에 완전히 연장되는, 어셈블리.
  15. 제13항에 있어서,
    상기 제2 금속화는 상기 제1 금속화보다 두꺼운, 어셈블리.
  16. 고립 영역에 의해 서로 전기적으로 고립된 도전성 영역들을 형성하도록 선택적으로 양극 처리된 알루미늄 기판;
    하나 이상의 고립 영역에 의해 상기 기판 내에서 완전히 둘러싸인 하나 이상의 도전성 영역
    을 포함하는 상호접속 기판.
  17. 상호접속 기판에 전자 부품을 실장하는 전자 부품의 실장 방법으로서,
    밸브 금속의 기판을 제공하는 단계;
    상기 기판을 선택적으로 양극 처리하여, 상기 기판의 제1 면으로부터 상기 기판의 제2 면까지 상기 기판을 완전히 관통하여 연장되는 하나 이상의 전기적으로 고립된 도전성 영역을 규정하는 단계;
    상기 기판의 제1 면에 캐비티(cavity)를 형성하는 단계로서, 상기 하나 이상의 전기적으로 고립된 도전성 영역이 상기 캐비티 내에 위치되는, 상기 캐비티를 형성하는 단계; 및
    상기 캐비티 내에 전자 부품을 실장하는 단계
    를 포함하는 전자 부품의 실장 방법.
  18. 제17항에 있어서,
    상기 밸브 금속은 알루미늄인, 전자 부품의 실장 방법.
  19. 제17항에 있어서,
    상기 전자 부품은 LED인, 전자 부품의 실장 방법.
  20. 제17항에 있어서,
    상기 캐비티를 폴리머 투명성 재료(polymeric transparent meterial)로 충전하는 단계를 더 포함하는 전자 부품의 실장 방법.
  21. 제17항에 있어서,
    상기 기판은 평평한 시트(flat sheet)를 포함하는, 전자 부품의 실장 방법.
  22. 상기 기판은 두께가 있고,
    상기 캐비티의 깊이는 상기 기판의 두께의 대략 절반인, 전자 부품의 실장 방법.
  23. 제17항에 있어서,
    상기 기판의 상기 제1 면 상에 제1 금속화를 제공하는 단계를 더 포함하는 전자 부품의 실장 방법.
  24. 제17항에 있어서,
    상기 기판의 상기 제2 면 상에 제2 금속화를 제공하는 단계를 더 포함하는 전자 부품의 실장 방법.
  25. 제17항에 있어서,
    상기 캐비티에 반사면(reflective surface)을 형성하기 위해 연마(polishing)하는 단계를 더 포함하는 전자 부품의 실장 방법.
  26. 제17항에 있어서,
    상기 캐비티는, 드릴링(drilling), 펀칭(punching), 화학적 에칭 형성(chemical etch formation) 및 전기화학적 에칭(electro-chemical etching)으로 이루어진 그룹에서 선택된 프로세스에 의해 형성되는, 전자 부품의 실장 방법.
  27. 제17항에 있어서,
    상기 캐비티는 양극 처리 전에 형성되는, 전자 부품의 실장 방법.
  28. 제17항에 있어서,
    상기 캐비티는 양극 처리 후에 형성되는, 전자 부품의 실장 방법.
  29. 제17항에 있어서,
    상기 캐비티 내에 두 개의 전기적으로 고립된 도전성 영역이 위치되고;
    상기 전자 부품을 상기 캐비티 내의 상기 두 개의 도전성 영역과 전기적으로 연결하는 단계를 더 포함하는 전자 부품의 실장 방법.
  30. 제17항에 있어서,
    상기 기판의 제2 면 상에, 상기 캐비티 내의 상기 두 개의 도전성 영역과 연결되는 도전성 트레이스(trace)들을 제공하는 단계를 더 포함하는 전자 부품의 실장 방법.
  31. 제17항에 있어서,
    상기 기판 내에 복수의 캐비티를 형성하는 단계를 더 포함하고,
    각각의 상기 캐비티는 상기 기판의 제1 면으로부터 상기 기판의 제2 면까지 상기 기판을 완전히 관통하여 연장되는 개별의(discrete) 알루미늄 도전성 영역을 가지는, 전자 부품의 실장 방법.
  32. 상호접속 기판에 전자 부품을 실장하는 전자 부품의 실장 방법으로서,
    밸브 금속의 기판을 제공하는 단계;
    상기 기판을 선택적으로 양극 처리하여 상기 기판의 제1 면으로부터 상기 기판의 제2 면까지 상기 기판을 완전히 관통하여 연장되는 하나 이상의 전기적으로 고립된 도전성 영역을 규정하는 단계; 및
    상기 기판의 제1 면에 캐비티를 형성하는 단계
    를 포함하고,
    상기 캐비티는, 드릴링, 펀칭, 화학적 에칭 형성 및 전기화학적 에칭으로 이루어진 그룹에서 선택된 프로세스에 의해 형성되는
    전자 부품의 실장 방법.
  33. 제32항에 있어서,
    상기 캐비티는 양극 처리 전에 형성되는, 전자 부품의 실장 방법.
  34. 제32항에 있어서,
    상기 캐비티는 양극 처리 후에 형성되는, 전자 부품의 실장 방법.
  35. 제32항에 있어서,
    상기 하나 이상의 전기적으로 고립된 도전성 영역은 상기 캐비티 내에 위치되는, 전자 부품의 실장 방법.
  36. 밸브 금속의 기판을 제공하는 단계; 및
    상기 기판을 선택적으로 양극 처리하여, 상기 기판의 제1 면으로부터 상기 기판의 제2 면까지 상기 기판을 완전히 관통하여 연장되는 하나 이상의 전기적으로 고립된 도전성 영역을 규정하는 단계
    를 포함하고,
    상기 양극 처리하는 단계에 앞서, 선택된 영역에서 상기 기판을 박막화(thinning)하는
    상호접속 기판의 형성 방법.
  37. 제36항에 있어서,
    상기 산화 처리는 상기 기판의 한면으로부터만 수행되는, 상호접속 기판의 형성 방법.
  38. 제36항에 있어서,
    상기 기판의 다른 면에 형성된 캐비티를 더 포함하는 상호접속 기판의 형성 방법.
  39. 제36항에 있어서,
    상기 양극 처리는 상기 기판의 양면으로부터 수행되는, 상호접속 기판의 형성 방법.
  40. 제36항에 있어서,
    상기 양극 처리는 상기 기판을 박막화(thinning)한 후에 수행되는, 상호접속 기판의 형성 방법.
  41. 제40항에 있어서,
    상기 양극 처리는 박막화된 영역들에서 수행되는, 상호접속 기판의 형성 방법.
  42. 전자 부품을 실장하기 위한 상호접속 기판으로서,
    기판의 제1 면으로부터 상기 기판의 제2 면까지 상기 기판을 완전히 관통하여 연장되는 하나 이상의 전기적으로 고립된 도전성 영역을 규정하도록 양극 처리된 밸브 금속의 기판; 및
    상기 기판의 제1 면 내에 형성된 캐비티
    을 포함하고,
    상기 하나 이상의 도전성 영역은 상기 캐비티 내부에 위치되는
    상호접속 기판.
  43. 제42항에 있어서,
    복수의 캐비티가 존재하고;
    상기 캐비티들 내에 전자 부품들이 실장되는, 상호접속 기판.
  44. 제42항에 있어서,
    상기 캐비티 내에 전자 부품이 실장되는, 상호접속 기판.
  45. 제44항에 있어서,
    상기 캐비티를 충전하는 폴리머 투명성 재료를 더 포함하는 상호접속 기판.
  46. 제42항에 있어서,
    상기 전자 부품은 LED인, 상호접속 기판.
  47. 제42항에 있어서,
    상기 캐비티 내에 실장되는 전자 부품을 더 포함하며;
    상기 전자 부품은 MOSFET인, 상호접속 기판.
  48. 제42항에 있어서,
    상기 캐비티 내에 실장되는 전자 부품을 더 포함하며;
    상기 전자 부품은, 다이 면적(die area)당 미리 결정된 레벨의 열을 초과하는 열 전력(thermal power)을 가지는 다이를 포함하는, 상호접속 기판.
  49. 밸브 금속의 기판을 제공하는 단계;
    상기 기판을 선택적으로 양극 처리하여, 상기 기판 상에 도전성 트레이스를 형성할 수 있는 고립 영역을 형성하는 단계; 및
    상기 고립 영역 상에 도전성 트레이스를 형성하는 단계
    를 포함하는 상호접속 기판의 형성 방법
  50. 제49항에 있어서,
    상기 고립 영역의 폭은, 상기 도전성 트레이스가 상기 기판과 전기적으로 고립되는 것을 보장하기 위해 상기 도전성 트레이스의 폭보다 넓은, 상호접속 기판의 형성 방법.
  51. 전자 부품을 실장하기 위한 상호접속 기판으로서,
    기판의 표면으로부터 상기 기판 내로 부분적으로 연장되고, 상기 기판의 표면 전체에 옆으로 연장되는, 제1 수평의 고립 부분을 형성하도록 양극 처리된 밸브 금속의 기판; 및
    상기 제1 수평 고립 부분 상에 형성된 제1 도전성 트레이스
    를 포함하는 상호접속 기판.
  52. 제51항에 있어서,
    상기 기판을 통하여 연장되는 수직의 고립 구조물에 의해 규정되는 전기적으로 고립된 도전성 영역을 더 포함하고;
    상기 제1 도전성 트레이스는 상기 제1 수평의 고립 부분의 단부(end)를 넘어 상기 전기적으로 고립된 도전성 영역 위로 연장되고;
    상기 제2 수평의 고립 부분은 상기 전기적으로 고립된 도전성 영역 위로 연장되며;
    상기 제2 도전성 트레이스는 상기 제2 수평의 고립 부분의 단부를 넘어 상기 전기적으로 고립된 도전성 영역 위로 연장되는, 상호접속 기판.
  53. 제52항에 있어서,
    상기 전기적으로 고립된 도전성 영역은 상기 기판을 통하여 연장되는, 상호접속 기판.
  54. 제52항에 있어서,
    상기 전기적으로 고립된 도전성 영역은, 상기 기판의 반대쪽 면에 캐비티가 형성되어 있는 영역에서 상기 기판을 통하여 연장되는, 상호접속 기판.
  55. 하나의 금속화층(metallization layer)만을 사용하여 상호접속 기판 상에 크로스오버(cross-over)를 구현하는 방법으로서,
    표면(surface)을 가지는 상호접속 기판을 제공하는 단계; 및
    상기 상호접속 기판의 표면으로부터 상기 상호접속 기판 내로 적어도 부분적으로 연장되는 전기적으로 고립된 도전성 교차 영역(crossing area)을 형성하는 단계
    를 포함하는 크로스오버의 구현 방법.
  56. 제55항에 있어서,
    상기 기판은 밸브 금속의 기판이며;
    상기 교차 영역은, 상기 기판의 표면으로부터 상기 기판 내로 부분적으로 연장되는 하나 이상의 전기적으로 고립된 도전성 영역을 형성하도록 상기 기판을 선택적으로 양극 처리함으로써 형성되는, 크로스오버의 구현 방법.
  57. 제55항에 있어서,
    상기 교차 영역은 대체로 원 형상(circular shape)인, 크로스오버의 구현 방법.
  58. 제55항에 있어서,
    상기 교차 영역은
    상기 기판의 반대쪽 표면까지 상기 기판을 완전히 관통하여 연장되는, 크로스오버의 구현 방법.
  59. 제55항에 있어서,
    상기 교차 영역은 상기 기판의 박막화된 영역에서 상기 기판의 반대쪽 표면까지 상기 기판을 완전히 관통하여 연장되는, 크로스오버의 구현 방법.
  60. 제55항에 있어서,
    상기 기판의 표면에, 상기 교차 영역 전체를 완전히 가로지르는 제1 고립 영역을 형성하는 단계; 및
    상기 제1 고립 영역 상에 배치되는 제1 도전성 트레이스를 형성하는 단계
    를 더 포함하는 크로스오버의 구현 방법.
  61. 제60항에 있어서,
    상기 기판의 상기 표면에, 두 개의 세그먼트를 포함하는 제2 고립 영역을 형성하는 단계로서, 각각의 세그먼트는 상기 교차 영역 위로 연장되어 상기 두 개의 세그먼트의 단부가 상기 교차 영역 상에 배치되고 서로 분리되어 있는, 상기 제2 고립 영역을 형성하는 단계; 및
    두 개의 트레이스 세그먼트를 포함하는 제2 도전성 트레이스를 형성하는 단계로서, 상기 두 개의 제2 도전성 트레이스 세그먼트는 각각, 상기 두 개의 제2 고립 영역 중 대응하는 영역 상에 배치되고, 상기 두 개의 제2 도전성 트레이스 세그먼트는 각각, 상기 대응하는 제2 고립 영역의 단부를 넘어 상기 도전성 교차 영역 위로 연장되어, 상기 두 개의 제2 도전성 트레이스의 단부가 상기 교차 영역에 전기적으로 연결되어 있는, 상기 제2 도전성 트레이스를 형성하는 단계
    를 더 포함하는 크로스오버의 구현 방법.
  62. 제61항에 있어서,
    상기 제1 도전성 트레이스 및 상기 제2 도전성 트레이스는 금속화의 단층(single layer)으로 형성되고, 실질적으로 서로 동일 평면상(coplanar)에 있는, 크로스오버의 구현 방법.
  63. 제61항에 있어서,
    상기 두 개의 제2 도전성 트레이스 세그먼트는 서로 동일 선상(collinear)에 있는, 크로스오버의 구현 방법.
  64. 표면을 가지는 밸브 금속의 기판; 및
    상기 기판의 표면으로부터 상기 기판 내로 적어도 부분적으로 연장되는 전기적으로 고립된 도전성 교차 영역
    를 포함하는 상호접속 구조물(interconnect structure).
  65. 제64항에 있어서,
    상기 교차 영역은 대체로 원 형상인, 방법.
  66. 제64항에 있어서,
    상기 교차 영역은 상기 기판의 반대쪽 표면까지 상기 기판을 완전히 관통하여 연장되는, 방법.
  67. 제64항에 있어서,
    상기 교차 영역은 상기 기판의 박막화된 영역에서 상기 기판의 반대쪽 표면까지 상기 기판을 완전히 관통하여 연장되는, 방법.
  68. 제64항에 있어서,
    상기 기판의 표면에, 상기 교차 영역 전체를 완전히 가로질러 형성된 제1 고립 영역; 및
    상기 제1 고립 영역 상에 배치된 제1 도전성 트레이스
    를 더 포함하는, 방법.
  69. 제68항에 있어서,
    상기 기판의 상기 표면에, 두 개의 세그먼트를 포함하는 제2 고립 영역으로서, 각각의 세그먼트는 상기 교차 영역 위로 연장되어 상기 두 개의 세그먼트의 단부가 상기 교차 영역 상에 배치되고 서로 분리되어 있는, 상기 제2 고립 영역; 및
    두 개의 트레이스 세그먼트를 포함하는 제2 도전성 트레이스로서, 상기 두 개의 제2 도전성 트레이스 세그먼트는 각각, 상기 두 개의 제2 고립 영역 중 대응하는 영역 상에 배치되고, 상기 두 개의 제2 도전성 트레이스 세그먼트는 각각, 상기 대응하는 제2 고립 영역의 단부를 넘어 상기 도전성 교차 영역 위로 연장되어, 상기 두 개의 제2 도전성 트레이스의 단부가 상기 교차 영역에 전기적으로 연결되어 있는, 상기 제2 도전성 트레이스
    를 더 포함하는 상호접속 구조물.
  70. 제69항에 있어서,
    상기 제1 도전성 트레이스 및 상기 제2 도전성 트레이스는 금속화의 단층으로 형성되고, 실질적으로 서로 동일 평면상에 있는, 상호접속 구조물.
  71. 제69항에 있어서,
    상기 두 개의 제2 도전성 트레이스 세그먼트는 서로 동일 선상에 있는, 상호접속 구조물.
  72. 밸브 금속의 기판;
    상기 기판의 표면으로부터 상기 기판 내로 연장되고, 상기 기판의 상기 표면을 따라 연장되는 두 개의 국부 고립 영역(local isolation area); 및
    각각의 상기 두 개의 국부 고립 영역 상에 각각 배치되고, 각각의 상기 두 개의 국부 고립 영역을 각각 연장되는 두 개의 도전성 트레이스
    를 포함하는 상호접속 기판.
  73. 제72항에 있어서,
    전자 디바이스(electronic device)를 부착하기 위해 상기 기판의 상기 표면 상에 배치된 두 개의 패드(pad)를 더 포함하는 상호접속 기판.
  74. 상호접속 기판 상의 두 개의 전자 부품을 연결하는 전자 부품의 연결 방법으로서,
    밸브 금속의 기판을 제공하는 단계;
    상기 기판을 부분적으로 양극 처리하여, 상기 기판의 표면으로부터 상기 기판 내로 부분적으로 연장되는 제1 고립 영역을 형성하고, 상기 기판의 상기 표면으로부터 상기 기판 내로 부분적으로 연장되고 상기 기판의 상기 표면 전체에 옆으로 연장되는 제 고립 영역을 형성하는 단계;
    상기 제1 고립 영역 상에 제1 도전성 트레이스를 형성하는 단계;
    상기 제2 고립 영역 상에 제2 도전성 트레이스를 형성하는 단계;
    상기 기판의 상기 표면 상에 제1 전자 부품을 실장하는 단계;
    상기 기판의 상기 표면 상에 제2 전자 부품을 실장하는 단계;
    상기 제1 전자 부품을 상기 제1 도전성 트레이스에 연결하는 단계; 및
    상기 제2 전자 부품을 상기 제2 도전성 트레이스에 연결하는 단계
    를 포함하는 전자 부품의 연결 방법.
  75. 제74항에 있어서,
    상기 전자 부품들은 결합 배선(bond wire)들을 사용하여 상기 도전성 트레이스들에 연결되는, 전자 부품의 연결 방법.
  76. 제74항에 있어서,
    상기 전자 부품들은 상기 기판의 상기 표면상의 패드들 상에 실장되는, 전자 부품의 연결 방법.
  77. 밸브 금속의 기판에서 양극 처리된 영역을 선택적으로 형성하는 양극 처리된 영역의 형성 방법으로서,
    밸브 금속의 기판을 제공하는 단계;
    상기 기판의 표면에서의 위치에 하나 이상의 리세스(recess)를 형성하는 단계;
    상기 리세스의 위치에서 양극 처리를 수행하는 단계
    를 포함하는 양극 처리된 영역의 형성 방법.
  78. 제77항에 있어서,
    상기 기판은, 일방의 양극 처리(one sided anodization)가 상기 기판을 완전히 관통하여 연장되는 수직의 고립 구조물을 형성할 수 있을 정도로 두꺼우며;
    상기 리세스는, 일방의 양극 처리를 이용한 상기 기판을 완전히 관통하여 연장되는 수직의 고립 구조물의 형성을 용이하게 하는, 양극 처리된 영역의 형성 방법.
  79. 제77항에 있어서,
    상기 하나 이상의 리세스는 상기 기판의 상기 표면에서의 링 그루브(ring groove) 형태인, 양극 처리된 영역의 형성 방법.
  80. 제77항에 있어서,
    상기 하나 이상의 리세스는 상기 기판의 상기 표면을 따라 연장되는 선형 그루브(linear groove) 형태인, 양극 처리된 영역의 형성 방법.
  81. 제77항에 있어서,
    복수의 리세스가, 상기 기판의 상기 표면을 관통하는 적절히 이격된 리세스들의 배열로 배치되어 있는, 양극 처리된 영역의 형성 방법.
  82. 제81항에 있어서,
    상기 리세스들은 상기 기판을 부분적으로만 관통하여 연장되는, 양극 처리된 영역의 형성 방법.
  83. 제77항에 있어서,
    상기 리세스들은 상기 기판을 완전히 관통하여 연장되는, 양극 처리된 영역의 형성 방법.
  84. 전자 부품을 실장하기 위한 상호접속 기판으로서,
    상기 기판의 표면으로부터 상기 기판의 반대쪽 표면까지 완전히 관통하여 연장되고, 상기 기판을 완전히 관통하여 연장되는 전기적으로 고립된 도전성 영역을 규정하는 수직의 고립 부분(vertical isolation region)을 형성하도록 양극 처리된 밸브 금속의 기판을 포함하고;
    상기 수직의 고립 부분은, 상기 기판의 표면으로부터 상기 기판을 적어도 부분적으로 관통하여 연장되는 리세스를 가지는 상기 기판의 표면에서의 위치에 형성되는,
    상호접속 기판.
  85. 제84항에 있어서,
    상기 적어도 하나의 리세스는 상기 기판의 상기 표면에서의 링 그루브 형태인, 상호접속 기판.
  86. 제84항에 있어서,
    상기 적어도 하나의 리세스는 상기 기판의 상기 표면을 따라 연장되는 선형 그루브 형태인, 상호접속 기판.
  87. 제84항에 있어서,
    복수의 리세스가, 상기 기판의 상기 표면을 관통하는 적절히 이격된 리세스들의 배열로 배치되어 있는, 상호접속 기판.
  88. 제87항에 있어서,
    상기 리세스들의 적어도 일부는 상기 기판을 부분적으로만 관통하여 연장되는, 상호접속 기판.
  89. 제87항에 있어서,
    상기 리세스들의 적어도 일부는 상기 기판을 완전히 관통하여 연장되는, 상호접속 기판.
KR1020087010927A 2005-10-06 2006-09-12 미소전기 상호접속 기판 및 패키징 기술 KR20080084921A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US72392205P 2005-10-06 2005-10-06
US60/723,922 2005-10-06

Publications (1)

Publication Number Publication Date
KR20080084921A true KR20080084921A (ko) 2008-09-22

Family

ID=37906561

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087010927A KR20080084921A (ko) 2005-10-06 2006-09-12 미소전기 상호접속 기판 및 패키징 기술

Country Status (5)

Country Link
US (2) US20070080360A1 (ko)
EP (1) EP1969631A4 (ko)
KR (1) KR20080084921A (ko)
CN (1) CN101584040A (ko)
WO (1) WO2007039892A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012064405A1 (en) * 2010-11-08 2012-05-18 Bridgelux, Inc. Led-based light source utilizing asymmetric conductors
US11289438B2 (en) 2019-10-07 2022-03-29 Samsung Electronics Co., Ltd. Die-to-wafer bonding structure and semiconductor package using the same

Families Citing this family (122)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006190771A (ja) * 2005-01-05 2006-07-20 Renesas Technology Corp 半導体装置
KR100629521B1 (ko) * 2005-07-29 2006-09-28 삼성전자주식회사 Ｌｅｄ 패키지 및 그 제조방법과 이를 이용한 ｌｅｄ어레이 모듈
US7335536B2 (en) * 2005-09-01 2008-02-26 Texas Instruments Incorporated Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices
JP4939045B2 (ja) * 2005-11-30 2012-05-23 セイコーエプソン株式会社 発光装置および電子機器
JP4661557B2 (ja) 2005-11-30 2011-03-30 セイコーエプソン株式会社 発光装置および電子機器
US20070147008A1 (en) * 2005-12-28 2007-06-28 Intel Corporation Use of porous materials to cool the surfaces of a computing device
KR100703218B1 (ko) * 2006-03-14 2007-04-09 삼성전기주식회사 발광다이오드 패키지
KR100764388B1 (ko) * 2006-03-17 2007-10-05 삼성전기주식회사 양극산화 금속기판 모듈
US7880283B2 (en) * 2006-04-25 2011-02-01 International Rectifier Corporation High reliability power module
US8138588B2 (en) * 2006-12-21 2012-03-20 Texas Instruments Incorporated Package stiffener and a packaged device using the same
CN200994225Y (zh) * 2006-12-29 2007-12-19 帛汉股份有限公司 电路基板结构
WO2008123765A1 (en) * 2007-04-05 2008-10-16 Kia Kuang Tan Solid state light source mounted directly on aluminum substrate for better thermal performance and method of manufacturing the same
US20100071936A1 (en) * 2007-04-05 2010-03-25 Dsem Holdings Sdn. Bhd. Thermally-Efficient Metal Core Printed Circuit Board With Selective Electrical And Thermal Connectivity
US7898811B2 (en) * 2007-04-10 2011-03-01 Raled, Inc. Thermal management of LEDs on a printed circuit board and associated methods
SG148054A1 (en) * 2007-05-17 2008-12-31 Micron Technology Inc Semiconductor packages and method for fabricating semiconductor packages with discrete components
WO2008142700A2 (en) * 2007-05-24 2008-11-27 Micro Components Ltd. Interconnect substrates, methods and systems thereof
WO2008142699A2 (en) * 2007-05-24 2008-11-27 Micro Components Ltd. Deep anodization
US8436371B2 (en) * 2007-05-24 2013-05-07 Cree, Inc. Microscale optoelectronic device packages
US8219023B1 (en) * 2007-08-01 2012-07-10 The United States Of America As Represented By The Secretary Of The Navy Remotely operated illumination device
JP4438842B2 (ja) * 2007-08-31 2010-03-24 セイコーエプソン株式会社 半導体発光素子のための駆動回路およびこれを用いた光源装置、照明装置、モニタ装置、画像表示装置
DE102008046761B4 (de) 2007-09-14 2021-08-05 Infineon Technologies Ag Halbleiterbauelement mit leitfähiger Verbindungsanordnung und Verfahren zur Bildung eines Halbleiterbauelements
RU2475675C2 (ru) * 2007-09-27 2013-02-20 Конинклейке Филипс Электроникс Н.В Осветительное устройство и способ охлаждения осветительного устройства
EP2073280A1 (de) * 2007-12-20 2009-06-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Reflektive Sekundäroptik und Halbleiterbaugruppe sowie Verfahren zu dessen Herstellung
CN101552262B (zh) * 2008-03-31 2012-02-29 黄一峰 多晶粒封装单元及其制造方法
US8008682B2 (en) * 2008-04-04 2011-08-30 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Alumina substrate and method of making an alumina substrate
US8018343B2 (en) * 2008-05-27 2011-09-13 Auden Techno Corp. IC package antenna
US7719876B2 (en) * 2008-07-31 2010-05-18 Unity Semiconductor Corporation Preservation circuit and methods to maintain values representing data in one or more layers of memory
KR100958024B1 (ko) * 2008-08-05 2010-05-17 삼성엘이디 주식회사 발광 다이오드 패키지 및 그 제조방법
DE102009025564A1 (de) * 2008-10-21 2010-05-20 Siemens Aktiengesellschaft Beleuchtungsanordnung mit einem LED-Array
KR101077887B1 (ko) 2008-12-16 2011-10-31 (주)웨이브닉스이에스피 단자 일체형 금속베이스 패키지 모듈 및 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법
US8232637B2 (en) * 2009-04-30 2012-07-31 General Electric Company Insulated metal substrates incorporating advanced cooling
US20100326492A1 (en) * 2009-06-30 2010-12-30 Solarmation, Inc. Photovoltaic Cell Support Structure Assembly
IT1399354B1 (it) * 2009-07-17 2013-04-16 Torino Politecnico Sistema a microcelle a combustibile e relativo metodo di fabbricazione
US9117835B2 (en) * 2009-08-31 2015-08-25 Stalix Llc Highly integrated miniature radio frequency module
TW201123562A (en) * 2009-12-30 2011-07-01 Harvatek Corp A light emission module with high-efficiency light emission and high-efficiency heat dissipation and applications thereof
US20110062482A1 (en) * 2010-01-20 2011-03-17 Bridgelux, Inc. Apparatus And Method For Enhancing Connectability In LED Array Using Metal Traces
KR101055501B1 (ko) * 2010-02-12 2011-08-08 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조방법
US8278756B2 (en) * 2010-02-24 2012-10-02 Inpaq Technology Co., Ltd. Single chip semiconductor coating structure and manufacturing method thereof
US8283681B2 (en) * 2010-03-30 2012-10-09 Sanyo Electric Co., Ltd. Lighting device and method of manufacturing the same
KR101192181B1 (ko) * 2010-03-31 2012-10-17 (주)포인트엔지니어링 광 소자 디바이스 및 그 제조 방법
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
DE102010034924A1 (de) * 2010-08-20 2012-02-23 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
KR101717982B1 (ko) * 2010-09-14 2017-03-21 삼성전자 주식회사 커플링 도전 패턴을 포함하는 반도체 장치
DE102010045783A1 (de) * 2010-09-17 2012-03-22 Osram Opto Semiconductors Gmbh Trägersubstrat für ein optoelektronisches Bauelement, Verfahren zu dessen Herstellung und optoelektronisches Bauelement
KR101739742B1 (ko) * 2010-11-11 2017-05-25 삼성전자 주식회사 반도체 패키지 및 이를 포함하는 반도체 시스템
US9583681B2 (en) * 2011-02-07 2017-02-28 Cree, Inc. Light emitter device packages, modules and methods
TW201236227A (en) * 2011-02-21 2012-09-01 Viking Tech Corp Packaged substrate and fabrication method thereof
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US20120286416A1 (en) * 2011-05-11 2012-11-15 Tessera Research Llc Semiconductor chip package assembly and method for making same
DE102011077614B4 (de) * 2011-06-16 2023-08-17 Osram Gmbh Verfahren zur Herstellung einer Leuchtvorrichtung und Leuchtvorrichtung
WO2013001528A1 (en) * 2011-06-27 2013-01-03 Bright Led Ltd. Integrated interconnect and reflector
KR101255944B1 (ko) * 2011-07-20 2013-04-23 삼성전기주식회사 전력 모듈 패키지용 기판 및 그 제조방법
TWI437670B (zh) * 2011-08-19 2014-05-11 Subtron Technology Co Ltd 散熱基板之結構及其製程
US10261370B2 (en) 2011-10-05 2019-04-16 Apple Inc. Displays with minimized border regions having an apertured TFT layer for signal conductors
US9105483B2 (en) 2011-10-17 2015-08-11 Invensas Corporation Package-on-package assembly with wire bond vias
US9286826B2 (en) 2011-10-28 2016-03-15 Apple Inc. Display with vias for concealed printed circuit and component attachment
KR101225704B1 (ko) * 2011-11-04 2013-01-23 잘만테크 주식회사 루프형 히트파이프 시스템용 증발기 및 그의 제조방법
US10043960B2 (en) * 2011-11-15 2018-08-07 Cree, Inc. Light emitting diode (LED) packages and related methods
CN103258920A (zh) * 2012-02-17 2013-08-21 展晶科技(深圳)有限公司 发光二极管封装结构的制造方法
US8946757B2 (en) * 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US9653656B2 (en) * 2012-03-16 2017-05-16 Advanced Semiconductor Engineering, Inc. LED packages and related methods
KR101929980B1 (ko) * 2012-03-23 2018-12-18 삼성디스플레이 주식회사 유기 발광 표시 장치
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9226347B2 (en) 2012-06-25 2015-12-29 Apple Inc. Displays with vias
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9214507B2 (en) 2012-08-17 2015-12-15 Apple Inc. Narrow border organic light-emitting diode display
US9454025B2 (en) 2012-08-31 2016-09-27 Apple Inc. Displays with reduced driver circuit ledges
US9159652B2 (en) * 2013-02-25 2015-10-13 Stmicroelectronics S.R.L. Electronic device comprising at least a chip enclosed in a package and a corresponding assembly process
US10295124B2 (en) * 2013-02-27 2019-05-21 Cree, Inc. Light emitter packages and methods
JP5693800B1 (ja) * 2013-06-28 2015-04-01 シチズンホールディングス株式会社 Ｌｅｄ装置
JP6244130B2 (ja) * 2013-07-26 2017-12-06 新光電気工業株式会社 発光素子搭載用パッケージ及び発光素子パッケージ
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9437589B2 (en) * 2014-03-25 2016-09-06 Infineon Technologies Ag Protection devices
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
JP6367640B2 (ja) * 2014-07-30 2018-08-01 日本特殊陶業株式会社 配線基板
CN104157632B (zh) * 2014-08-12 2017-07-04 上海航天电子通讯设备研究所 基于选择性铝阳极氧化的bga基板多层互连结构及方法
CN104201163B (zh) * 2014-08-12 2017-07-04 上海航天电子通讯设备研究所 一种基于铝阳极氧化技术的高密度转接板及其制造方法
CN104125710B (zh) * 2014-08-12 2018-07-06 上海航天电子通讯设备研究所 一种基于铝阳极氧化技术的基板及其制造方法
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US10535709B2 (en) 2014-12-30 2020-01-14 Aledia Optoelectronic device with light-emitting diodes
FR3031238B1 (fr) 2014-12-30 2016-12-30 Aledia Dispositif optoelectronique a diodes electroluminescentes
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9627224B2 (en) * 2015-03-30 2017-04-18 Stmicroelectronics, Inc. Semiconductor device with sloped sidewall and related methods
JP2016201082A (ja) * 2015-04-10 2016-12-01 アイ・スマートソリューションズ株式会社 無線タグユニット
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US10170711B2 (en) 2015-05-05 2019-01-01 Apple Inc. Display with vias to access driver circuitry
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
EP3119168B1 (en) * 2015-07-17 2021-12-01 Goodrich Lighting Systems GmbH Aircraft led light unit
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9842800B2 (en) 2016-03-28 2017-12-12 Intel Corporation Forming interconnect structures utilizing subtractive paterning techniques
TWI577248B (zh) * 2016-07-19 2017-04-01 欣興電子股份有限公司 線路載板及其製作方法
US10977540B2 (en) * 2016-07-27 2021-04-13 Composecure, Llc RFID device
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10146090B2 (en) 2016-08-01 2018-12-04 Microsoft Technology Licensing, Llc Minimizing border of a display device
US9812989B1 (en) * 2016-09-20 2017-11-07 Silicon Laboratories Inc. Isolated power transfer device
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US20180308421A1 (en) * 2017-04-21 2018-10-25 Asm Technology Singapore Pte Ltd Display panel fabricated on a routable substrate
FR3071973A1 (fr) * 2017-10-03 2019-04-05 Mistic Traversee hermetique et isolante pour un boitier, notamment en titane, d'un dispositif electronique, et procedes pour sa fabrication
CN111247645B (zh) * 2017-10-25 2024-04-26 松下控股株式会社 光半导体装置用封装、光半导体装置及光半导体装置用封装的制造方法
US10326375B1 (en) 2017-12-07 2019-06-18 Silicon Laboratories Inc. Isolated power transfer with integrated transformer and voltage control
US10511273B2 (en) 2017-12-07 2019-12-17 Silicon Laboratories Inc. Power transfer device using an oscillator
WO2019114968A1 (en) * 2017-12-14 2019-06-20 Osram Opto Semiconductors Gmbh Semiconductor device and method for producing a carrier element suitable for a semiconductor device
US10910917B2 (en) * 2018-02-12 2021-02-02 Beijing E. Motor Advance Co. Ltd. Compact thermally efficient traction motor inverter
US10826334B2 (en) 2018-03-29 2020-11-03 Silicon Laboratories Inc. Electromagnetic radiation control for isolated power transfer product
CN109038632B (zh) * 2018-07-11 2021-04-20 许继集团有限公司 换流阀子模块控制回路单元、换流阀子模块组件及换流阀
US10833535B2 (en) 2018-09-25 2020-11-10 Silicon Laboratories Inc. Power resonator with wide input voltage range for isolated power transfer
US11222878B2 (en) 2019-04-30 2022-01-11 Ab Mikroelektronik Gesellschaft Mit Beschraenkter Haftung Electronic power module
US11134585B2 (en) * 2019-05-31 2021-09-28 Hamilton Sundstrand Corporation Aircraft power electronic unit and method of cooling
US11477559B2 (en) * 2019-07-31 2022-10-18 Advanced Semiconductor Engineering, Inc. Semiconductor device package and acoustic device having the same
CN111223411B (zh) * 2019-12-11 2022-04-05 京东方科技集团股份有限公司 一种用于微型led显示面板的基板及其制造方法
US20220246479A1 (en) * 2021-02-04 2022-08-04 Taiwan Semiconductor Manufacturing Co., Ltd. Source/drain regions and methods of forming same
US11689174B2 (en) 2021-06-01 2023-06-27 Skyworks Solutions, Inc. Isolation communications channel using direct demodulation and data-edge encoding

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3671819A (en) * 1971-01-26 1972-06-20 Westinghouse Electric Corp Metal-insulator structures and method for forming
JP3154713B2 (ja) * 1990-03-16 2001-04-09 株式会社リコー 異方性導電膜およびその製造方法
US5198693A (en) * 1992-02-05 1993-03-30 International Business Machines Corporation Aperture formation in aluminum circuit card for enhanced thermal dissipation
IL110431A (en) * 1994-07-25 2001-08-08 Microcomponents And Systems Lt A method of manufacturing a composite structure designed for use in electronic assemblies and the structure produced by this method
US5764484A (en) * 1996-11-15 1998-06-09 Olin Corporation Ground ring for a metal electronic package
IL120866A0 (en) * 1997-05-20 1997-09-30 Micro Components Systems Ltd Process for producing an aluminum substrate
US6274924B1 (en) * 1998-11-05 2001-08-14 Lumileds Lighting, U.S. Llc Surface mountable LED package
IL127256A (en) * 1998-11-25 2002-09-12 Micro Components Ltd A device for packaging electronic components, a process for its manufacture and a pin device used in the process
DE19922176C2 (de) * 1999-05-12 2001-11-15 Osram Opto Semiconductors Gmbh Oberflächenmontierte LED-Mehrfachanordnung und deren Verwendung in einer Beleuchtungseinrichtung
US6603258B1 (en) * 2000-04-24 2003-08-05 Lumileds Lighting, U.S. Llc Light emitting diode device that emits white light
TW521409B (en) * 2000-10-06 2003-02-21 Shing Chen Package of LED
JP2002314138A (ja) * 2001-04-09 2002-10-25 Toshiba Corp 発光装置
US7244965B2 (en) * 2002-09-04 2007-07-17 Cree Inc, Power surface mount light emitting die package
US7304418B2 (en) * 2003-10-24 2007-12-04 Seiko Epson Corporation Light source apparatus with light-emitting chip which generates light and heat
KR100656295B1 (ko) * 2004-11-29 2006-12-11 (주)웨이브닉스이에스피 선택적 양극 산화된 금속을 이용한 패키지 및 그 제작방법
KR100593943B1 (ko) * 2005-04-30 2006-06-30 삼성전기주식회사 발광 다이오드 패키지의 제조 방법
KR100703218B1 (ko) * 2006-03-14 2007-04-09 삼성전기주식회사 발광다이오드 패키지

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012064405A1 (en) * 2010-11-08 2012-05-18 Bridgelux, Inc. Led-based light source utilizing asymmetric conductors
US11289438B2 (en) 2019-10-07 2022-03-29 Samsung Electronics Co., Ltd. Die-to-wafer bonding structure and semiconductor package using the same
US11658141B2 (en) 2019-10-07 2023-05-23 Samsung Electronics Co., Ltd. Die-to-wafer bonding structure and semiconductor package using the same

Also Published As

Publication number Publication date
US20070080360A1 (en) 2007-04-12
EP1969631A4 (en) 2014-06-25
US20120112238A1 (en) 2012-05-10
WO2007039892A2 (en) 2007-04-12
WO2007039892A3 (en) 2009-04-09
CN101584040A (zh) 2009-11-18
EP1969631A2 (en) 2008-09-17

Similar Documents

Publication Publication Date Title
KR20080084921A (ko) 미소전기 상호접속 기판 및 패키징 기술
US20120273963A1 (en) Microelectronic interconnect substrate and packaging techniques
CN108109986B (zh) 一种功率半导体集成式封装用陶瓷模块及其制备方法
US11107744B2 (en) Insulated gate bipolar transistor module and manufacturing method thereof
US20100071936A1 (en) Thermally-Efficient Metal Core Printed Circuit Board With Selective Electrical And Thermal Connectivity
US9064869B2 (en) Semiconductor module and a method for fabrication thereof by extended embedding technologies
US20100255274A1 (en) Deep anodization
US20190132983A1 (en) Component Carrier With Transistor Components Arranged Side By Side
US8324653B1 (en) Semiconductor chip assembly with ceramic/metal substrate
CN102593100A (zh) 电子设备用基板及电子设备
CN109003779B (zh) 功率模块及其制造方法
US8441114B2 (en) Electronic circuit composed of sub-circuits and method for producing
US7911051B2 (en) Electronic circuit arrangement and method for producing an electronic circuit arrangement
CN104517952B (zh) 功率半导体模块和用于制造功率半导体模块的方法
CN100420049C (zh) 发光二极管模块的基板结构
CN110268520A (zh) 用于集成功率芯片以及形成散热器的汇流条的方法
CN113725724B (zh) 一种激光脉冲发射集成电路模组、制造方法及系统
CN110012590B (zh) 一种基于pcb嵌入工艺的全桥集成模块
ES2859902T3 (es) Circuitos electrónicos de potencia equipados con barras de bus que forman disipadores térmicos y procedimiento de integración
CN105914283A (zh) 散热基板、功率模块及制备散热基板的方法
US20090231822A1 (en) Device, in particular intelligent power module with planar connection
WO2008123765A1 (en) Solid state light source mounted directly on aluminum substrate for better thermal performance and method of manufacturing the same
WO2023190839A1 (ja) 半導体装置
CN115377080A (zh) 一种封装结构及半导体装置
US20100252306A1 (en) Interconnect substrates, methods and systems thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application