KR20080074203A - 자기 정렬된 피치 감소 - Google Patents

자기 정렬된 피치 감소 Download PDF

Info

Publication number
KR20080074203A
KR20080074203A KR1020087015961A KR20087015961A KR20080074203A KR 20080074203 A KR20080074203 A KR 20080074203A KR 1020087015961 A KR1020087015961 A KR 1020087015961A KR 20087015961 A KR20087015961 A KR 20087015961A KR 20080074203 A KR20080074203 A KR 20080074203A
Authority
KR
South Korea
Prior art keywords
sacrificial layer
layer
feature
etching
filler material
Prior art date
Application number
KR1020087015961A
Other languages
English (en)
Other versions
KR101318976B1 (ko
Inventor
김지수
이상헌
최대한
에스 엠 레자 사드자디
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/291,303 external-priority patent/US7560388B2/en
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20080074203A publication Critical patent/KR20080074203A/ko
Application granted granted Critical
Publication of KR101318976B1 publication Critical patent/KR101318976B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Bipolar Transistors (AREA)

Abstract

식각층에 피쳐를 제공하는 방법이 제공된다. 식각층 상부에 희생층이 형성된다. 희생층에 희생층 피쳐 세트가 식각된다. 희생층을 통하여 식각층에 제1 세트의 식각층 피쳐가 식각된다. 충전제 재료로 제1 세트의 식각층 피쳐와 희생층 피쳐 세트가 충전된다. 희생층이 제거된다. 축소 측벽 증착물로 충전제 재료의 부분들 사이의 공간의 폭이 축소된다. 축소 측벽 증착물을 통하여 식각층에 제2 세트의 희생층 피쳐가 식각된다. 충전제 재료 및 축소 측벽 충전물이 제거된다.
반도체 디바이스, 희생층, 피쳐, 충전제 재료

Description

자기 정렬된 피치 감소{SELF-ALIGNED PITCH REDUCTION}
본 발명은 반도체 디바이스의 형성에 관한 것이다.
반도체 웨이퍼 처리 시, 반도체 디바이스의 피쳐들은 주지된 패터닝 공정 및 식각 공정을 사용하여 웨이퍼에 정의된다. 이러한 공정에 있어서, 포토레지스트 (PR) 재료가 웨이퍼 상에 증착되고, 그 후 레티클에 의해 필터링된 광에 노광된다. 일반적으로, 레티클은, 그 레티클을 통한 광 전파를 차단하는 전형적인 피쳐 형상으로 패터닝된 유리판이다.
레티클를 통과한 후, 광은 포토레지스트 재료의 표면과 접촉한다. 광은 현상액이 포토레지스트 재료의 일부를 제거할 수 있도록 포토레지스트 재료의 화학적 조성을 변화시킨다. 포지티브 포토레지스트 재료의 경우 노광된 영역이 제거되고, 네가티브 포토레지스트 재료의 경우 노광되지 않은 영역이 제거된다. 그 후, 웨이퍼는 식각되어 포토레지스트 재료에 의해 더 이상 보호되지 않은 영역으로부터 하부층 재료를 제거함으로써, 웨이퍼에 원하는 피쳐를 정의한다.
다양한 종류의 포토레지스트가 알려져 있다. 포토레지스트 패턴은, 최소 피쳐의 폭일 수 있는 임계치수 (CD) 를 갖는다. 파장에 의존하는 광학 특성으로 인해, 더 긴 파장 광에 의해 노광된 포토레지스트는 더 큰 이론상 최소 임계 치 수를 갖는다. 피쳐들은 포토레지스트 패턴을 통해 식각된다. 이상적으로, 피쳐의 CD (피쳐의 폭) 는 포토레지스트의 피쳐의 CD와 동일하다. 실제로, 피쳐의 CD는 패시팅 (faceting), 포토레지스트의 부식 또는 언터커팅으로 인해 포토레지스트의 CD 보다 더 클 수도 있다. 또한, 피쳐는 테이퍼될 수도 있는데, 여기서 피쳐의 CD 는 적어도 포토레지스트의 CD 만큼 크지만, 피쳐는 피쳐 저부 근방에서 더 작은 폭을 갖도록 테이퍼된다. 그러한 테이퍼링은 신뢰할 수 없는 피쳐를 제공할 수도 있다.
더 작은 CD를 갖는 피쳐를 제공하기 위해서, 더 짧은 파장 광을 사용하여 형성된 피쳐가 추구되고 있다. 193nm 포토레지스트는 193nm 광에 의해 노광된다. 위상 시프트 레티클 및 다른 기술을 이용하여, 193nm 포토레지스트를 사용하여, 90-100nm CD 포토레지스트 패턴이 형성될 수도 있다. 이는 90-100nm 의 CD 를 갖는 피쳐를 제공할 수 있게 한다. 157nm 포토레지스트는 157nm 광에 의해 노광된다. 위상 시프트 레티클 및 다른 기술을 이용하여, 서브 90nm CD 포토레지스트 패턴이 형성될 수도 있다. 이는 서브 90nm CD를 갖는 피쳐를 제공할 수 있게 한다.
더 짧은 파장의 포토레지스트의 사용은 더 긴 파장을 이용하는 포토레지스트 에 비해 부가적인 문제들을 제공할 수도 있다. 이론적 한계에 가까운 CD를 얻기 위해서는, 리소그라피 장치가 더 정밀해야 하며, 이는 보다 고가의 리소그라피 장비를 요구하게 된다. 현재 193nm 포토레지스트와 157nm 포토레지스트는 더 긴 파장 포토레지스트만큼 높은 선택도를 가지지 않을 수도 있고, 플라즈마 식각 조건하에서 보다 쉽게 변형될 수도 있다.
메모리 디바이스의 형성에서와 같은 도전층의 식각에 있어서, 디바이스 밀도를 증가시키는 것이 바람직하다.
상기한 바를 달성하기 위해 그리고 본 발명의 목적에 따라, 식각층에 피쳐를 제공하는 방법이 제공된다. 식각층 상부에 희생층이 형성된다. 상기 희생층 상부에 패터닝된 마스크가 형성된다. 상기 희생층에 희생층 피쳐 세트가 식각된다. 상기 희생층을 통하여 상기 식각층에 제1 세트의 식각층 피쳐가 형성된다. 상기 제1 세트의 식각층 피쳐와 상기 희생층 피쳐 세트의 피쳐들이 충전제 재료로 충전된다. 상기 충전제 재료의 부분들이 상기 식각층의 표면 위로 노출되도록, 상기 희생층이 제거되며, 상기 충전제 재료의 노출된 부분들 사이에 공간이 존재하는데, 상기 공간은 상기 희생층에 의해 이전에 점유되었던 영역 내에 있으며, 상기 공간은 폭을 갖는다. 상기 충전제 재료의 부분들 사이의 상기 공간의 폭은 축소 측벽 증착물로 축소된다. 상기 축소 측벽 증착물을 통하여 상기 식각층에 제2 세트의 식각층 피쳐가 식각된다. 상기 충전제 재료 및 축소 측벽 증착물이 제거된다.
본 발명의 다른 양태에 있어서, 식각층에 피쳐를 제공하는 방법이 제공된다. 식각층 상부에 희생층이 형성된다. 상기 희생층 상부에 패터닝된 마스크가 형성된다. 상기 희생층에 희생층 피쳐 세트가 식각된다. 상기 희생층 피쳐는, 적어도 하나의 주기를 포함하는 축소 증착물 형성에 의해 축소되며, 주기의 각각은, 상기 희생층 피쳐의 측벽 상에 증착물을 형성하여 상기 희생층 피쳐를 축소시키는 축소 증착 단계, 및 상기 희생층 피쳐의 측벽 상의 증착물을 정형화 (shaping) 하는 축소 프로파일 정형화 단계를 포함한다. 상기 축소 증착물을 통하여 상기 식각층에 제1 세트의 식각층 피쳐가 식각된다. 상기 축소 증착물이 제거된다. 상기 제1 세트의 식각층 피쳐 및 상기 희생층 피쳐 세트의 피쳐가 충전제 재료로 충전된다. 상기 충전제 재료의 부분들이 상기 식각층의 표면 위로 노출되도록, 상기 희생층이 제거되고, 상기 충전제 재료의 노출된 부분들 사이에 공간이 존재하는데, 상기 공간은 상기 희생층에 의해 이전에 점유되었던 영역 내에 있으며, 상기 공간은 폭을 갖는다. 상기 충전제 재료의 부분들 사이의 상기 공간의 폭은 축소 측벽 증착물로 축소되고, 상기 공간의 폭 축소는 적어도 하나의 축소 주기를 포함하며, 주기의 각각은, 상기 충전제 재료의 측벽 상에 증착물을 형성하여 상기 공간을 축소시키는 축소 증착 단계, 및 상기 충전제 재료의 측벽 상의 상기 증착물을 정형화하는 축소 프로파일 정형화 단계를 포함한다. 상기 축소 측벽 증착물을 통하여 상기 식각층에 제2 세트의 식각층 피쳐가 식각된다. 상기 충전제 재료 및 축소 측벽 증착물이 제거된다.
본 발명의 또 다른 양태에 있어서, 패터닝된 마스크 하부에 희생층이 배치되어 있는 식각층에 피쳐를 형성하기 위한 장치가 제공된다. 플라즈마 처리 챔버가 제공되며, 상기 플라즈마 처리 챔버는, 플라즈마 처리 챔버 인클로저를 형성하는 챔버 벽, 상기 플라즈마 처리 챔버 인클로저 내에서 기판을 지지하기 위한 기판 지지체, 상기 플라즈마 처리 챔버 인클로저 내의 압력을 조정하기 위한 압력 조정기, 플라즈마를 유지하기 위해 상기 플라즈마 처리 챔버 인클로저에 전력을 제공하기 위한 적어도 하나의 전극, 상기 플라즈마 처리 챔버 인클로저에 가스를 제공하기 위한 가스 유입구, 및 상기 플라즈마 처리 챔버 인클로저로부터 가스를 배출하기 위한 가스 배출구를 포함한다. 가스 소스는 상기 가스 유입구와 유체 연결되며, 희생층 에천트 소스, 식각층 에천트 소스, 축소 증착물 가스 소스, 및 축소 프로파일 정형화 가스 소스를 포함한다. 제어기는 상기 가스 소스와 상기 적어도 하나의 전극에 제어가능하게 연결되고, 적어도 하나의 프로세서 및 컴퓨터 판독가능 매체를 포함한다. 상기 컴퓨터 판독가능 매체는, 상기 식각층을 식각하지 않고 상기 희생층에 희생층 피쳐를 식각하기 위한 컴퓨터 판독가능 코드, 희생층 측벽 증착물로 상기 희생층 피쳐를 축소시키기 위한 컴퓨터 판독가능 코드, 상기 희생층 측벽 증착물을 통하여 상기 식각층에 제1 세트의 식각 피쳐를 식각하기 위한 컴퓨터 판독가능 코드, 상기 희생층 측벽 증착물을 제거하기 위한 컴퓨터 판독가능 코드로서 상기 피쳐가 충전제 재료로 후속적으로 충전되는, 상기 증착물을 제거하기 위한 컴퓨터 판독가능 코드, 상기 식각층의 표면 위로 상기 충전제 재료의 부분들이 노출되도록 상기 희생층을 제거하기 위한 컴퓨터 판독가능 코드로서 상기 충전제 재료의 노출된 부분들 사이에 공간이 존재하는, 상기 희생층을 제거하기 위한 컴퓨터 판독가능 코드, 상기 충전제 재료의 부분들 사이에 상기 공간의 폭을 축소 증착물로 축소시키는 컴퓨터 판독가능 코드로서, 적어도 하나의 주기를 포함하고, 상기 주기의 각각은, 상기 축소 증착물 가스 소스로부터 축소 증착물 가스를 제공하기 위한 컴퓨터 판독가능 코드, 상기 축소 증착물 가스로부터 플라즈마를 발생하기 위한 컴퓨터 판독가능 코드, 상기 축소 증착물 가스 소스로부터 축소 증착물 가스를 중지시키기 위한 컴퓨터 판독가능 코드, 상기 축소 프로파일 정형화 가스 소스로부터 축소 프로파일 정형화 가스를 제공하기 위한 컴퓨터 판독가능 코드, 상기 축소 프로파일 정형화 가스로부터 플라즈마를 발생하기 위한 컴퓨터 판독가능 코드, 및 상기 축소 프로파일 정형화 가스 소스로부터 상기 축소 프로파일 정형화 가스를 중지시키기 위한 컴퓨터 판독가능 코드를 포함하는, 상기 공간의 폭을 축소 증착물로 축소시키는 컴퓨터 판독가능 코드, 및 상기 축소 증착물을 통하여 상기 식각층에 제2 세트의 피쳐들을 식각하기 위한 컴퓨터 판독가능 코드를 포함한다.
본 발명의 또 다른 양태에 있어서, 메모리 영역 및 주변 영역을 갖는 식각층에 피쳐를 제공하기 위한 방법이 제공되며, 상기 메모리 영역의 피쳐 밀도는 상기 주변 영역의 피쳐 밀도의 적어도 2 배이다. 식각층 상부에 제1 및 제2 희생층이 형성된다. 상기 희생층 상부에 메모리 패터닝된 마스크가 형성되며, 메모리 패터닝된 마스크는 메모리 영역 상부에 피쳐를 제공한다. 상기 제1 희생층 및 상기 제2 희생층에 제1 세트의 희생층 피쳐가 식각되며, 상기 제1 세트의 희생층 피쳐는 상기 메모리 영역 내에 있다. 상기 제1 세트의 희생층 피쳐의 피쳐는 충전제 재료로 충전된다. 상기 충전제 재료의 부분들이 상기 제2 희생층의 표면 위에 노출되도록, 상기 제1 희생층이 제거되며, 상기 충전제 재료의 노출된 부분들 사이에 공간이 존재하고, 상기 공간은 상기 제1 희생층에 의해 이전에 점유되었던 영역에 있으며, 상기 공간은 폭을 갖는다. 상기 충전제 재료의 부분들 사이의 상기 공간의 폭은 축소 측벽 증착물로 축소되며, 상기 축소 측벽 증착물은 메모리 영역 상부에 증착물을 제공한다. 상기 축소 측벽 증착물을 통하여 상기 제2 희생층에 제2 세트의 희생층 피쳐가 식각되며, 상기 제2 세트의 희생층 피쳐는 상기 메모리 영역 내에만 존재하고 상기 주변 영역에는 존재하지 않는다. 상기 충전제 재료 및 축소 측벽 증착물이 제거된다. 주변 패터닝된 마스크는 메모리 영역 및 주변 영역 상부에 형성되며, 피쳐는 상기 주변 영역 상부에 제공된다. 주변 패터닝된 마스크를 통하여 제2 희생층이 식각되고, 피쳐는 상기 주변 영역의 제2 희생층에 식각된다. 주변 패터닝된 마스크가 제거된다. 제2 희생층으로부터 식각층에 피쳐가 식각된다.
본 발명의 다른 양태에 있어서, 메모리 영역 및 주변 영역을 갖는 식각층에 피쳐를 제공하기 위한 방법이 제공되며, 상기 메모리 영역의 피쳐 밀도는 상기 주변 영역의 피쳐 밀도의 적어도 2 배이다. 상기 식각층 상부에 제1 및 제2 희생층이 형성된다. 상기 희생층 상부에 메모리 패터닝된 마스크가 형성되며, 상기 메모리 패터닝된 마스크는 메모리 영역 상부에 피쳐를 제공하고 상기 주변 영역 상부에 피쳐를 제공하지 않는다. 상기 제1 희생층 및 제2 희생층에 제1 세트의 희생층 피쳐가 식각되며, 제1 세트의 희생층 피쳐는 메모리 영역 내에 존재한다. 상기 제1 세트의 희생층 피쳐의 피쳐는 충전제 재료로 충전된다. 상기 충전제 재료의 부분들이 상기 제2 희생층의 표면 위로 노출되도록 상기 제1 희생층이 제거되며, 상기 충전제 재료의 노출된 부분들 사이에 공간이 존재하고, 상기 공간은 상기 제1 희생층에 의해 이미 점유되었던 영역 내에 있으며, 상기 공간은 폭을 갖는다. 상기 충전제 재료의 상기 부분들 사이의 상기 공간의 폭은 축소 측벽 증착물에 의해 축소되며, 상기 축소 측벽 증착물은 상기 메모리 영역 상부에 증착물을 제공하고, 상기 공간의 폭을 축소시키는 것은 적어도 2회의 축소 주기를 포함하며, 상기 축소 주기의 각각은, 상기 충전제 재료의 측벽 상에 증착물을 형성하여 상기 공간을 축소시키는 축소 증착 단계, 및 상기 충전제 재료의 측벽 상의 증착물을 정형화하는 축소 프로파일 정형화 단계를 포함한다. 상기 축소 측벽 증착물을 통하여 상기 제2 희생층에 제2 세트의 희생층 피쳐가 식각되며, 상기 제2 세트의 희생층 피쳐는 상기 메모리 영역에만 존재하고 상기 주변영역에는 존재하지 않는다. 상기 충전제 재료 및 축소 측벽 증착물이 제거된다. 상기 메모리 영역 및 상기 주변 영역 상부에 주변 패터닝된 마스크가 형성되며, 피쳐는 상기 주변 영역 상부에 제공되고, 상기 메모리 영역 상부에 제공되지 않는다. 상기 주변 패터닝된 마스크를 통하여 제2 희생층이 식각되며, 상기 주변 영역의 상기 제2 희생층에 피쳐가 식각된다. 주변 패터닝된 마스크가 제거된다. 상기 제2 희생층으로부터 상기 식각층에 피쳐가 식각된다.
본 발명의 다른 양태에 있어서, 메모리 영역 및 주변 영역을 갖는 식각층에 피쳐를 제공하는 방법이 제공되며, 메모리 영역의 피쳐 밀도는 주변 영역의 피쳐 밀도의 적어도 2배이다. 제1 및 제2 희생층이 식각층 상부에 형성된다. 희생층 상부에 메모리 패터닝된 마스크가 형성되며, 메모리 패터닝된 마스크는 메모리 영역 상부에 피쳐를 제공하고 주변 영역 상부에 피쳐를 제공하지 않는다. 피쳐는 제1 희생층에 식각된다. 제1 희생층에 식각된된 피쳐는 축소 증착물에 의해 축소된다. 제1 세트의 희생층 피쳐는 축소 증착물을 통해 제2 희생층에 식각된다. 제1 세트의 희생층 피쳐의 피쳐는 충전제 재료로 충전된다. 충전제 재료의 부분들이 제2 희생층의 표면 위로 노출되도록, 제1 희생층이 제거되며, 충전제 재료의 노출된 부분들 사이에 공간이 존재하며, 상기 공간은 제1 희생층에 의해 이미 점유되었던 영역이며, 상기 공간은 폭을 갖는다. 충전제 재료의 부분들 사이의 공간의 폭은 축소 측벽 증착물로 축소되며, 상기 축소 측벽 증착물은 메모리 영역 상부에 즈착물에 증착물을 제공하고, 상기 공간의 폭 축소는 적어도 2 회의 축소 주기를 포함하며, 각각의 축소 주기는, 충전제 재료의 측벽 상에 증착물을 형성하여 공간을 축소시키는 축소 증착 단계, 및 충전제 재료의 측벽 상의 증착물을 정형화하는 축소 프로파일 정형화 단계를 포함한다. 제2 세트의 희생층 피쳐가 축소 측벽 증착물을 통해 제2 희생층에 식각되며, 제2 세트의 희생층 피쳐는 메모리 영역에만 존재하고 주변 영역에는 존재하지 않는다. 충전제 재료 및 축소 측벽 증착물이 제거된다. 주변 패터닝된 마스크는 메모리 영역 및 주변 영역 상부에 형성되며, 피쳐는 주변 영역 상부에는 제공되고 메모리 영역 상부에는 제공되지 않는다. 제2 희생층은 주변 패터닝된 마스크를 통해 식각되며, 피쳐는 주변 영역의 제2 희생층에 식각된다. 주변 패터닝된 마스크가 제거된다. 피쳐는 제2 희생층으로부터 식각층에 식각된다.
본 발명의 이러한 특징 및 다른 특징들은 이하 발명의 상세한 설명에서 다음의 도면들과 결합하여 더 상세하게 설명될 것이다.
본 발명은 한정이 아닌 예시로서 설명되는 것이며, 첨부 도면의 도에 있어 서, 동일한 참조 번호는 동일한 구성 요소를 지칭하며, 도면에서,
도 1은 본 발명의 일 실시형태에 사용될 수도 있는 공정의 플로우 챠트이다.
도 2a 내지 도 2l은 본 발명의 일 실시형태에 따라 공정 처리된 스택의 개략적인 단면도 및 평면도이다.
도 3은 피쳐를 축소하는 단계의 보다 상세한 플로우이다.
도 4는 본 발명을 실시하는데 사용될 수 있는 플라즈마 처리 챔버의 개략도면도이다.
도 5a 및 도 5b는 본 발명의 실시형태에 사용된 제어기를 구현하기에 적합한 컴퓨터 시스템을 도시한다.
도 6은 본 발명의 다른 실시형태의 플로우 챠트이다.
도 7a 내지 도 7o는 본 발명의 일 실시형태에 따라 공정 처리된 스택의 개략적인 단면도 및 평면도이다.
도 8a 내지 도 8k는 본 발명의 일 실시형태에 따라 공정 처리된 스택의 개략적인 부분 평면도이다.
이하, 첨부 도면에 도시된 바와 같은 본 발명의 몇몇 바람직한 실시형태들을 참조하여 본 발명이 상세하게 설명될 것이다. 다음의 설명에서, 다수의 특정 상세가 본 발명의 완전한 이해를 제공하기 위해 설명된다. 그러나, 이러한 특정 상세의 일부 또는 모두 없이도 본 발명이 실시될 수 있음은 당업자에게 자명할 것이다. 다른 예시에서, 본 발명을 불필요하게 모호하게 하지 않도록 하기 위 하여, 공지된 공정 단계들 및/또는 구조물에 대해서는 상세하게 설명되지 않는다.
이해를 돕기 위해, 도 1은 본 발명의 일 실시형태에 사용될 수도 있는 공정의 플로우 챠트이다. 희생층은 유전체층 상부에 형성된다 (단계 104). 도 2a는 스택 (200) 을 형성하며 기판 (204) 상부에 있는, 유전체층 (208) 상부에 형성된 희생층 (212) 의 단면도이다. 이 예에 있어서, 기판 (204) 은 실리콘 웨이퍼이다. 식각 정지층 (210) 은 희생층 (212) 과 유전체층 (208) 사이에 배치된다. 이 예에 있어서, 식각 정지층 (210) 은 질화물 또는 실리콘 탄화물 중 적어도 하나이다. 다른 예에 있어서, 식각 정지층 (210) 은 다른 재료일 수도 있다. 유전체층 (208) 은 유기실리케이트 글래스와 같은 로우-k 유전체이다. 이 실시형태에 있어서, 희생층은 실리콘 산화물이다. 다른 실시형태에 있어서, 희생층은 SiC, SiN, SiOC, H 도핑된 SiOC, TiN, TaN, Ti, Ta, Si 및 SiO2 중 하나이다. 더 일반적으로, 희생층은 이하 설명되는 충전제 재료에 대하여 선택적으로 식각 또는 제거될 수 있는 임의의 재료일 수 있다.
도 2b에 나타낸 바와 같이, 희생층 상부에 마스크 (214) 가 형성된다 (단계 108). 바람직하게, 마스크 (214) 는 포토레지스트 재료이다. 도 2c에 나타낸 바와 같이, 희생층 피쳐 (216) 가 희생층 (212) 에 식각된다 (단계 112). 식각 정지층 (210) 은 유전체층 (208) 을 식각하지 않으면서 희생층 (212) 에 희생층 피쳐 (216) 를 식각하도록 한다. 희생층 (212) 에 희생층 피쳐 (216) 를 식각한 후, 도 2d에 나타낸 바와 같이, 희생층 축소 측벽 (218) 을 형성하여 희생층 (212) 의 피쳐 (216) 의 폭을 축소시키기 위해 축소 공정이 사용된다.
도 4는 축소 측벽을 형성하기 위해 사용될 수도 있는 처리 챔버 (400) 의 개략도이다. 플라즈마 처리 챔버 (400) 는 한정 링 (402), 상부 전극 (404), 하부 전극 (408), 가스 소스 (410) 및 배출 펌프 (420) 를 포함한다. 가스 소스 (410) 는 축소 증착 가스 소스 (412) 와 축소 프로파일 가스 소스 (416) 를 포함한다. 가스 소스는 식각 가스 소스 (418) 및 스트립 가스 소스 (422) 와 같은 추가 가스 소스를 포함하여, 식각, 스트립 및 다른 공정들이 동일 챔버 내에서 수행되도록 한다. 플라즈마 처리 챔버 (400) 내에서, 기판 (204) 은 하부 전극 (408) 상에 위치된다. 하부 전극 (408) 은 기판 (204) 를 유지하기 위해 적당한 기판 척킹 메카니즘 (예를 들어, 정전기, 기계적 클램핑 등) 과 통합된다. 반응기 상부 (428) 는 하부 전극 (408) 바로 반대쪽에 배치된 상부 전극 (404) 과 통합된다. 상부 전극 (404), 하부 전극 (408) 및 한정 링 (402) 은 한정된 플라즈마 체적을 정의한다. 가스는 가스 소스 (410) 에 의해 한정된 플라즈마 체적에 공급되고, 배출 펌프 (420) 에 의해 한정 링 (402) 및 배출구를 통해 한정된 플라즈마 체적으로부터 배출된다. 제1 RF 소스 (444) 는 상부 전극 (404) 에 전기적으로 연결된다. 제2 RF 소스 (448) 는 하부 전극 (408) 에 전기적으로 연결된다. 챔버 벽 (452) 은 한정 링 (402), 상부 전극 (404), 및 하부 전극 (408) 을 둘러싼다. 제1 RF 소스 (444) 및 제2 RF 소스 (448) 양자는 27MHz 전원 및 2 MHz 전원을 포함할 수도 있다. RF 전력을 전극에 연결하는 다른 조합 이 가능하다. 미국 캘리포니아 프리몬트 소재 LAM Research CorporationTM 에 의해 제작되었으며, 본 발명의 바람직한 실시형태에서 사용될 수도 있는, Lam Research Corporation 의 이중 주파수 용량 (Dual Frequency Capacitive; DFC) 시스템의 경우, 27MHz 전원 및 2MHz 전원 양자가 하부 전극에 연결된 제2 RF 전원 (448) 을 구성하고, 상부 전극은 접지된다. 다른 실시형태에 있어서, RF 전원은 300MHz 까지의 주파수를 가질 수도 있다. 제어기 (435) 는 RF 소스 (444, 448), 배출 펌프 (420) 및 가스 소스 (410) 에 제어가능하게 연결된다. DFC 시스템은 식각되는 층 (208) 이 실리콘 산화물 또는 유기 실리케이트 글래스와 같은 유전체층인 경우 사용될 수 있게 된다.
도 5a 및 도 5b 는 본 발명의 실시형태에 사용된 제어기 (435) 를 구현하기에 적합한 컴퓨터 시스템 (1300) 을 도시한다. 도 5a는 컴퓨터 시스템의 하나의 가능한 물리적 형태를 나타낸다. 물론, 컴퓨터 시스템은 집적 회로, 인쇄 회로 기판 및 소형 휴대 장치부터 대형 슈퍼 컴퓨터까지 미치는 많은 물리적 형태를 가질 수도 있다. 컴퓨터 시스템 (1300) 은, 모니터 (1302), 디스플레이 (1304), 하우징 (1306), 디스크 드라이버 (1308), 키보드 (1310) 및 마우스 (1312) 를 포함한다. 디스크 (1314) 는 컴퓨터 시스템 (1300) 으로 및 컴퓨터 시스템 (1300) 으로부터 데이터를 전달하는데 사용되는 컴퓨터 판독가능 매체이다.
도 5b 는 컴퓨터 시스템 (1300) 의 블록 다이어그램의 예시이다. 다양한 서브 시스템이 시스템 버스 (1320) 에 부착된다. 프로세서 (들) (1322) (중앙 처리 장치 또는 CPU로 칭함) 은, 메모리 (1324) 를 포함하는 저장 디바이스에 커플링된다. 메모리 (1324) 는 RAM (random access memory) 및 ROM (read only memory) 을 포함한다. 당업계에 주지된 바와 같이, ROM 은 데이터 및 명령을 단일 방향으로 CPU 에 전달하도록 하고, RAM 은 양방향 방식으로 데이터 및 명령을 전달하기 위해 일반적으로 사용된다. 이러한 유형의 양 메모리들은 이하 설명되는 임의의 적절한 컴퓨터 판독가능 매체를 포함할 수도 있다. 또한, 고정 디스크 (1326) 는 CPU (1322) 에 양방향으로 커플링되며; 그것은 부가적인 데이터 저장 용량을 제공하며, 또한 이하 설명되는 임의의 컴퓨터 판독가능 매체를 포함할 수도 있다. 고정 디스크 (1326) 는 프로그램, 데이터 등을 저장하는데 사용될 수도 있으며, 일반적으로 1차 저장소보다 더 느린 (하드 디스크와 같은) 2차 저장 매체이다. 적절한 경우에, 고정 디스크 (1326) 내에 보존된 정보가 메모리 (1324) 내의 가상 메모리로서 표준 방식으로 통합될 수도 있다는 것을 이해하게 될 것이다. 착탈가능 디스크 (1314) 는 이하 설명되는 임의의 컴퓨터 판독가능 매체의 형태를 취할 수도 있다.
또한, CPU (1322) 는 디스플레이 (1304), 키보드 (1310), 마우스 (1312) 및 스피커 (1330) 와 같은 각종 입/출력 디바이스에 커플링된다. 일반적으로, 입/출력 디바이스는, 영상 디스플레이, 트랙 볼, 마우스, 키보드, 마이크로폰, 터치-감지 디스플레이, 트랜스듀서 카드 판독기, 자기 또는 종이 테이프 판독기, 태블릿 (tablet), 스타일러스 (stylus), 보이스 또는 핸드라이팅 인식기, 바이오메트리 판독기, 또는 다른 컴퓨터 중 임의의 것일 수도 있다. 선택적으로, CPU (1322) 는 네트워크 인터페이스 (1340) 를 사용하여 또 다른 컴퓨터 또는 전기통신 네트워크에 커플링될 수도 있다. 그러한 네트워크 인터페이스에 의해, CPU 는 네트워크로부터 정보를 수신했을 수도 있고, 또는 상술한 방법 단계들을 수행하는 과정에서 네트워크에 정보를 출력했을 수도 있다고 생각된다. 또한, 본 발명의 방법 실시형태는 오직 CPU (1322) 상에서만 실행할 수도 있고, 또는 프로세싱의 일부를 공유하는 원격 CPU와 결합하여 인터넷과 같은 네트워크 상에서 실행할 수도 있다.
부가적으로, 본 발명의 실시형태는 또한 다양한 컴퓨터 구현 동작들을 수행하기 위한 컴퓨터 코드를 갖는 컴퓨터 판독가능 매체를 구비한 컴퓨터 저장 제품에 관한 것이다. 그 매체 및 컴퓨터 코드는 본 발명의 목적을 위해 특별히 설계되고 구성된 것들일 수 있으며, 또는 컴퓨터 소프트웨어 기술의 당업자에게 이용가능하고 주지된 종류의 것일 수도 있다. 컴퓨터 판독가능 매체의 예는, 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체; CD-ROM 및 홀로그래픽 디바이스와 같은 광학 매체; 플옵티컬 디스크와 같은 자기광학 매체; 및 주문형 집적회로 (ASIC), 프로그램가능 로직 디바이스 (PLD) 및 ROM 및 RAM 디바이스와 같이 프로그램 코드를 저장하고 실행하도록 특별히 구성된 하드웨어 디바이스를 포함하지만, 이에 한정되지 않는다. 컴퓨터 코드의 예는 컴파일러에 의해 생성되는 것과 같은 머신 코드 및 인터프리터를 사용하여 컴퓨터에 의해 실행되는 더 높은 레벨의 코드를 포함하는 파일들을 포함한다. 또한, 컴퓨터 판독가능 매체는 반송파로 구현되는 컴퓨터 데이터 신호에 의해 송신되고 프로세서에 의해 실행가능한 명령들의 시퀀스를 나타내는 컴퓨터 코드일 수도 있다.
도 3은 희생층의 피쳐의 폭을 축소시키는 단계 (단계 116) 의 보다 상세한 플로우 챠트이다. 도 3에 나타낸 바와 같이, 피쳐의 축소는 축소 증착 단계 (단계 304) 및 프로파일 정형화 단계 (단계 308) 를 포함하는 복수 주기의 순환 공정을 포함한다.
바람직하게, 축소 증착 단계 (단계 304) 는 CF4 와 H2의 조합 또는 CH3F와 N2의 조합 또는 수소, 질소 또는 산소와 같은 산화 또는 환원제와 CXFY 또는 CXHYFZ 의 조합 및 He, Ar, Ne, Kr, Xe 등과 같은 캐리어 가스 중 적어도 하나를 포함하는 증착 가스를 사용한다. 보다 일반적으로, 증착 가스는 하이드로카본, 플루오로카본 및 하이드로플루오로카본 중 적어도 하나를 포함한다. 보다 바람직하게, 증착 가스는 아르곤 또는 제논과 같은 캐리어 가스를 더 포함한다. 보다 바람직하게, 증착 가스는 O2, H2 또는 NH3와 같은 산화제 및 환원제 중 적어도 하나를 더 포함한다.
축소 증착 단계 (단계 304) 의 예는 150 sccm CH3F, 75 sccm N2 및 100 sccm Ar의 유량을 제공한다. 압력은 80mTorr 로 설정된다. 기판은 20℃의 온도로 유지된다. 제2 RF 소스 (448) 는 27MHz의 주파수에서 400W 및 2MHz의 주파수에서 0W를 제공한다. 증착 단계 동안, 증착 가스가 제공되고, 증착 가스가 플라즈마로 변형된 후, 증착 가스가 중단된다.
바람직하게, 축소 프로파일 정형화 단계는 증착 가스와 상이하고 CXFY 와 NF3 및 CXHYFZ 중 적어도 하나를 포함하는 프로파일 정형화 가스를 사용한다. 보다 바람직하게, 프로파일 정형화 가스는 아르곤 또는 제논과 같은 캐리어 가스를 더 포함한다. 보다 바람직하게, 프로파일 정형화 가스는 O2, H2 또는 NH3와 같은 산화제 및 환원제 중 적어도 하나를 더 포함한다.
축소 프로파일 정형화 단계 (단계 308) 의 예는 100 sccm CF4,와 같은 가스를 함유하는 할로겐 (즉, 플루오르, 브롬, 염소) 을 제공한다. 이 예에 있어서, CF4는 프로파일 정형화 동안 제공되는 유일한 가스이다. 20mTorr의 압력이 챔버에 제공된다. 제2 RF 소스 (448) 는 27MHz의 주파수에서 600W 및 2 MHz의 주파수에서 0W를 제공한다. 프로파일 정형화 단계 동안, 프로파일 정형화 가스가 제공되며, 프로파일 정형화 가스는 플라즈마로 변형된 후, 프로파일 정형화 가스가 중단된다.
바람직하게, 공정은 2 내지 20 사이의 주기 동안 수행된다. 보다 바람직하게, 공정은 3 내지 10 주기 사이에서 수행된다. 복수의 주기를 통한 증착 및 프로파일 정형화의 조합은 축소를 위한 수직 측벽의 형성을 고려한다. 바람직하게, 수직 측벽은 저부에서 상부까지 희생층 피쳐의 저부와 88°내지 90°사이의 각도를 이루는 측벽이다.
바람직하게, 축소 측벽은 희생층 피쳐의 폭을 5-80% 사이로 감소되도록 한다. 보다 바람직하게, 축소 측벽은 희생층 피쳐의 폭이 5-50% 사이로 감소되도록 한다. 순환 주기는 추가 증착 및/또는 정형화 단계를 가질 수도 있고, 또 는 다른 추가 단계들을 가질 수도 있다.
또 다른 실시형태에 있어서, 축소는 희생층이 식각되기 전에 포토레지스트 마스크의 피쳐로 이루어질 수도 있다. 그러한 경우, 희생층 및 유전체층의 식각은 단일 단계 또는 별도의 단계들에서 수행될 수도 있다.
그 다음, 도 2e에 나타낸 바와 같이, 제1 세트의 피쳐들의 피쳐 (220) 는 희생층의 축소된 피쳐 및 패터닝된 마스크 (214) 를 통해 유전체층 (208) 에 식각된다 (단계 120). 종래의 유전체 식각이 사용된다.
도 2f에 도시된 바와 같이, 패터닝된 마스크 및 축소 측벽이 스트립된다 (단계 124). 마스크 및 축소 측벽의 제거는 단일 단계 또는 다단계 공정일 수도 있다. 이러한 단계 동안 애싱 공정이 사용될 수도 있다.
그 다음, 도 2g에 나타낸 바와 같이, 피쳐는 충전제 재료 (224) 로 충전된다 (단계 128). 이 실시형태에 있어서, 충전제 재료는 포토레지스트, 하이드로카본, 불소화된 하이드로카본과 같은 도핑된 하이드로카본, 비정질 카본 및 다이아몬드상 카본과 같은 폴리머 재료이다. 명세서 및 청구범위에 있어서, 비정질 카본 및 다이아몬드상 카본은 통상의 폴리머보다 적은 수소를 갖는 폴리머상 재료이다. 일반적으로, 충전제 재료는 HxCy, HxCyFz 및 HxCySiz로서 기재될 수도 있다. 보다 일반적으로, 충전제 재료는 C,H,F 와 Si의 불순물 또는 다른 불순물의 임의의 조합으로서 설명될 수도 있다. 이 실시형태에 있어서, 충전제 재료는 스핀온, PECVD (플라즈마 강화 화학기상 증착) 및 LPCVD (저압 화학기상 증착) 공정 중 적어도 하나에 의해 형성된 폴리머 재료이다.
도 2h에 나타낸 바와 같이, 충전제 재료 (224) 는 평탄화된다 (단계 132). 평탄화는 화학 기계 연마 (CMP) 또는 에치백과 같은 공정에 의해 형성될 수도 있다. 이 실시형태에 있어서, 평탄화는 희생층 (212) 을 노출시키기 위해 사용된다.
다른 실시형태에 있어서, 증착 단계 및 정형화 단계의 순환 공정은 단일 단계에서 피쳐를 충전제 재료로 충전하고, 평탄화하고, 희생층을 노출시키기 위해 사용될 수도 있다. 다른 공정들이 단계 128 및 132를 단일 단계로 대체하기 위해 사용될 수도 있다.
도 2i에 나타낸 바와 같이, 희생층이 제거된다 (단계 136). 희생층 (212) 을 노출시키기 위한 충전제 재료 (224) 의 평탄화는 희생층의 제거를 고려한다. 선택적 식각 공정이 충전제 재료 (224) 를 제거하지 않고 희생층을 선택적으로 제거하기 위해 사용될 수도 있다. 이를 달성하기 위해, 도 4에 나타낸 바와 같이, 처리 챔버 (400) 가 사용될 수도 있다. 이 예에 있어서, 플루오르화 수소 (HF) 습식 식각 (딥) 이 실리콘 산화물 희생층을 제거하기 위해 사용된다.
희생층의 제거 결과로서, 충전제 재료 (224) 의 부분들은 유전체층 (208) 의 표면 위로 연장하며, 여기서 공간 (217) 은 유전체층 (208) 의 표면 위로 연장하는 충전제 재료 (224) 의 상기 부분들 사이에 형성되며, 공간 (217) 은 희생층에 의해 이미 점유되었던 영역에 존재한다. 도 2i에 나타낸 바와 같이, 공간 (217) 은 폭 "w1" 을 갖는다. 충전제 재료 (224) 또는 유전체층 (208) 을 제거하지 않고 희생층을 제거하기 위해, 희생층은 충전제 재료 (224) 또는 유전체층 (208) 을 제거하지 않고 제거될 수 있는 재료이어야 한다.
도 2j에 나타낸 바와 같이, 폴리머 재료 (224) 사이의 공간은 노출된 충전제 재료 (224) 의 측벽 상에 축소 측벽 (228) 을 형성하여 감소된 폭 "w2" 를 갖는 감소된 공간 (232) 을 형성함으로써 축소된다 (단계 140). 축소 측벽 (228) 을 형성하여 감소된 공간을 형성하는 것은 처리 챔버에 기판을 배치함으로써 수행될 수 있다. 또한, 축소 공정은 이전의 축소 공정에 관하여 상술한 바와 같이, 다단계의 순환 공정일 수도 있다.
제2 세트의 피쳐들의 피쳐 (236) 는 도 2k에 나타낸 바와 같이, 축소 측벽들 (228) 사이의 감소된 공간들을 통하여 유전체층 (208) 에 식각된다. 유전체층 (208) 의 식각을 위하여 종래의 식각 레시피가 사용된다.
도 2l에 나타낸 바와 같이, 제1 세트의 피쳐들의 피쳐 (220) 와 제2 세트의 피쳐들의 피쳐 (236) 를 가지면서 충전제 재료 및 충전제 재료의 축소 측벽이 제거된다 (단계 148).
아래의 표는 희생층 재료 및 충전제 재료의 다양한 조합을 제공한다. Duo는 실리콘을 갖는 하이드로카본 재료이다. 유기 폴리머는 비정질 카본, 포토레지스트 또는 저부 반사방지 코팅 (BARC) 일 수도 있다. 그 조합은 플라즈마 식각 또는 습식 스트립 중 어느 하나를 사용하여 충전제 재료 및 유전체층에 대하여 희생층이 선택적으로 제거되도록 하고, 산화, 환원 또는 습식 스트립을 사용하여 유전체층에 대하여 충전제 재료가 선택적으로 제거되도록 한다.
Figure 112008047167827-PCT00001
SOG 는 스핀-온 글래스이다.
이 예에 있어서, O2 플라즈마 스트립은 폴리머 충전제 재료를 제거하기 위해 사용된다.
라인 및 주변 레이아웃 예:
이해를 돕기 위해, 도 6은 3개의 하드 마스크층을 사용하고 메모리 셀 라인 패턴과 주변 영역 패턴을 제공하는 본 발명의 다른 실시형태의 플로우 챠트이다. 식각층 상부에 희생층이 형성된다 (단계 604). 도 7a는 스택 (700) 을 형성하며 기판 (704) 상부에 있는, 식각층 (708) 상부에 형성된 제1 희생층 (710), 제2 희생층 (712) 및 제3 희생층 (714) 의 단면도이다. 이 예에 있어서, 기판 (704) 은 실리콘 웨이퍼이다. 식각 정지층 (716) 은 제3 희생층 (714) 과 식각층 (708) 사이에 배치된다. 이 예에 있어서, 식각 정지층 (716) 은 질화물 및 실리콘 탄화물 중 적어도 하나이다. 다른 예에 있어서, 식각 정지층 (716) 은 다른 재료일 수도 있다. 식각층 (708) 은 유기실리케이트 글래스와 같은 로우 k 유전체이다. 이 실시형태에 있어서, 제1 희생층은 SiO이고, 제2 희생층은 SiN이며, 제3 희생층은 SiC 또는 SiO 중 어느 하나이다. 인접 층들 사이의 선택적 식각 및 제거를 허용하기 위해 제1 및 제3 희생층과 상이한 제2 희생층을 갖는 것이 바람직하다. 다른 실시형태에 있어서, 상기 희생층들은 SiC, SiN, SiOC, H 도핑된 SiOC, TiN, TaN, Ti, Ta, Si 및 SiO2 의 조합이다. 보다 일반적으로, 희생층은 이하 설명되는 인접 층들 및 충전제 재료에 대하여 선택적으로 식각 또는 제거될 수 있는 재료의 임의의 조합이다.
도 7b에 나타낸 바와 같이, 제1 희생층 (710) 상부에 메모리 패터닝된 마스크 (718) 가 형성된다 (단계 608). 바람직하게, 마스크 (718) 는 포토레지스트 재료로 이루어진다. 도 8a는 제1 희생층 (710) 상부의 마스크 (718) 를 나타내는 스택 (700) 및 기판의 부분 평면도이다. 스택 (700) 은 경계선 (812) 에 의해 정의된 메모리 영역 (804) 과 주변 영역 (808) 을 형성한다. 주변 영역 (808) 은 메모리 패터닝된 마스크 (718) 에 의해 완전히 마스킹되어, 피쳐가 주변 영역이 아닌 메모리 영역에 식각되게 된다.
도 7c에 나타낸 바와 같이, 희생층 피쳐 (719) 는 제1 희생층 (710) 에 식각된다 (단계 612). 제1 희생층 (710) 에 피쳐 (719) 를 식각한 후에, 도 7d에 나타낸 바와 같이, 희생층 축소 측벽 (720) 을 형성함으로써 제1 희생층 (710) 의 피쳐 (719) 의 폭을 축소시키기 위해 축소 공정이 사용된다 (단계 616).
그 후, 도 7e에 나타낸 바와 같이, 피쳐 (738) 가 축소 측벽 (720) 을 통해 제2 희생층 (712) 에 식각된다 (단계 620). 도 7f에 나타낸 바와 같이, 스트립에 의해서와 같이, 마스크 및 축소 측벽이 제거된다 (단계 624). 도 8b는 도 7f에 나타낸 스택 (700) 의 부분 평면도이다. 이 실시형태에 있어서, 주변 영역 (808) 의 제1 희생층 (710) 은, 주변 영역 (808) 의 완전한 마스킹으로 인해, 식각되지 않는다.
다른 실시형태에 있어서, 메모리 패턴 마스크는 중간 축소 단계 없이, 제1 희생층 및 제2 희생층에 피쳐를 식각하기 위해 사용될 수도 있다.
그 다음, 도 7g에 나타낸 바와 같이, 피쳐는 충전제 재료 (722) 로 충전된다 (단계 628). 이 실시형태에 있어서, 충전제 재료는 포토레지스트, 하이드로카본, 불소화된 하이드로카본과 같은 도핑된 하이드로카본, 비정질 카본, 및 다이아몬드상 카본과 같은 폴리머 재료이다. 명세서 및 청구범위에 있어서, 비정질 카본 및 다이아몬드상 카본은 통상의 폴리머보다 적은 수소를 갖는 폴리머상 재료이다. 일반적으로, 충전제 재료는 HxCy, HxCyFz 및 HxCySiz 로서 설명될 수도 있다. 보다 일반적으로, 충전제 재료는 C,H,F 와 Si의 불순물 또는 다른 불순물의 임의의 조합으로서 설명될 수도 있다. 이 실시형태에 있어서, 충전제 재료는 스핀온, PECVD (플라즈마 강화 화학기상 증착) 및 LPCVD (저압 화학기상 증착) 공정 중 적어도 하나에 의해 형성된 폴리머 재료이다.
도 7g에 나타낸 바와 같이, 충전제 재료 (722) 는 평탄화된다 (단계 632). 평탄화는 화학 기계 연마 (CMP) 또는 에치백과 같은 공정에 의해 수행될 수도 있다. 이 실시형태에 있어서, 평탄화는 희생층 (710) 을 노출시키기 위해 사용된다. 도 8c는 도 7g에 나타낸 스택 (700) 의 부분 평면도이다.
다른 실시형태에 있어서, 증착 및 정형화 단계의 순환 공정은 단일 단계에서 피쳐를 충전제 재료로 충전하고 평탄화하고 희생층을 노출시키기 위해 사용될 수 있다. 단계 628 및 단계 632를 단일 단계로 대체하기 위해 다른 공정들이 사용될 수도 있다.
도 7h 및 도 8d에 나타낸 바와 같이, 제1 희생층 (710) 이 제거된다 (단계 636). 제1 희생층 (710) 을 노출시키기 위한 충전제 재료 (722) 의 평탄화는 제1 희생층 (710) 의 제거를 고려한다. 선택적 식각 공정은 충전제 재료 (722) 를 제거하지 않고 제1 희생층을 선택적으로 제거하기 위해 사용될 수도 있다. 이를 달성하기 위해, 도 4에 나타낸 바와 같이, 식각 챔버 (400) 가 사용될 수도 있다. 이 예에 있어서, 플루오르화 수소 (HF) 습식 식각 (딥) 이 실리콘 산화물 희생층을 제거하기 위해 사용된다.
제1 희생층 (710) 의 제거 결과로서, 충전제 재료 (722) 의 부분들이 스택 (700) 의 표면 위로 연장하며, 여기서 공간 (732) 은 스택 (700) 의 표면 위로 연장하는 충전제 재료 (722) 의 상기 부분들 사이에 형성되며, 공간 (732) 은 제1 희생층 (710) 에 의해 이미 점유되었던 영역에 존재한다. 도 7h에 나타낸 바와 같이, 공간 (732) 은 폭 "w1" 을 갖는다. 충전제 재료 (722) 또는 제2 희생층 (712) 를 제거하지 않고 제1 희생층을 제거하기 위해, 제1 희생층 (710) 은 충전제 재료 (722) 또는 제2 희생층 (712) 을 제거하지 않고 제거될 수 있는 재료이어야 한다.
도 7i 및 도 8e에 나타낸 바와 같이, 충전제 재료 (722) 사이의 공간은, 노출된 충전제 재료 (722) 의 측벽 상에 축소 측벽 (734) 을 형성하여 감소된 폭 "w2" 를 갖는 감소된 공간 (736) 을 형성함으로써 축소된다 (단계 640). 충전제 재료 사이의 공간의 축소는 처리 챔버에 기판을 위치시킴으로써 수행될 수도 있다. 또한, 축소 공정은 이전의 축소 공정에 관하여 상술한 바와 같이, 다단계의 순환 공정일 수도 있다. 도 3에 나타낸 바와 같은 다단계 축소 공정의 사용은, 주변 영역 (808) 의 격리된 영역 상의 재료의 증착 및 메모리 영역 (804) 에 있어서 밀집 영역의 피쳐의 저부에서 폴리머의 선택적 제거를 고려한다. 이와 같이 다단계 순환 공정 증착물에 의해 제공된 이러한 선택적 공정은 전체 주변 영역 (808) 을 커버링하는 폴리머 (822) 를 제공하지만, 메모리 영역의 피쳐의 저부는 소량의 증착물을 가지거나 또는 바람직하게는 어떠한 증착물도 가지지 않는다. 바람직하게, 적어도 2회의 축소 주기가 수행된다. 더 바람직하게, 3 내지 20 회의 축소 주기가 수행된다.
도 7j 및 도 8f에 나타낸 바와 같이, 제2 세트의 피쳐들의 피쳐 (740) 는 감소된 공간을 통하여 제2 희생층 (712) 에 식각된다 (단계 644).
도 7k 및 도 8g에 나타낸 바와 같이, 제1 세트의 피쳐들의 피쳐 (738) 와 제2 세트의 피쳐들의 피쳐 (740) 를 가지면서 충전제 재료 및 충전제 재료의 축소 측벽이 제거된다 (단계 648).
도 7l 및 도 8h 에 나타낸 바와 같이, 주변 패턴 마스크 (728) 는 스택 (700) 상부에 형성된다 (단계 652). 이 실시형태에 있어서, 주변 패턴 마스크 (728) 는 전체 메모리 영역 (804) 을 마스킹하고, 주변 영역 (808) 에 라인 또는 디바이스에 대한 패턴을 형성하여, 피쳐가 주변 패턴 마스크를 통해 주변 영역에 식각되는 것을 제외하고는 어떠한 피쳐도 메모리 섹션에 식각되지 않게 된다.
도 8i에 나타낸 바와 같이, 주변 피쳐는 주변 영역의 제2 희생층 (712) 에 식각된다 (단계 656). 이 실시형태에서는 메모리 영역이 마스킹되기 때문에, 피쳐가 주변 마스크를 통해 메모리 영역에 식각되지 않도록 메모리 영역이 식각되지 않는다. 도 7m 및 도 8j에 나타낸 바와 같이, 마스크가 스트립된다 (단계 660).
도 7n에 나타낸 바와 같이, 피쳐는 제2 희생층으로부터 제3 희생층까지 식각된다 (단계 664). 그 후, 도 7o 및 도 8k에 나타낸 바와 같이, 피쳐는 제3 희생층 (714) 으로부터 식각층 (708) 에 식각된다 (단계 668).
도전성 재료로 피쳐를 충전하는 것과 같은 부가적인 단계들이 제공될 수도 있다.
이 예에 있어서, 제3 희생층 (714) 및 식각 정지층 (716) 은 마스크 피쳐의 형성동안 식각층 (708) 을 보호하기 위해 제공된다. 제2 희생층과 식각층 사이에 높은 선택도가 있는 경우와 같은 다른 실시형태에 있어서, 제3 희생층 및/또는 배리어층은 필요하지 않을 수도 있다.
다른 실시형태에 있어서, 단계들은 생략될 수도 있고, 또는 부가적인 단계가 추가될 수도 있다. 예를 들어, 소망의 CD 가 마스크에 도달한다면, 제1 희생층에만 피쳐를 식각한 후 축소가 생략될 수도 있다.
이러한 공정은 주변 영역에 보다 적게 밀집된 피치를 제공하고 메모리 영역에 더 높은 밀도의 피치를 제공한다. 이 예에 있어서, 메모리 영역은 주변 영역 밀도의 2배까지일 수도 있는 피쳐를 갖는다. 부가적인 마스킹 공정에 의해, 본 발명을 이용하면, 메모리 영역은 주변 영역의 피쳐 밀도보다 적어도 3배 큰 피쳐 밀도를 가질 수도 있다.
이러한 공정은 종래의 식각 공정을 이용하여 동일한 포토레지스트 마스크를 사용하여 형성된 피쳐의 절반 CD 및 절반 피치를 갖는 식각된 피쳐를 제공한다. 이러한 공정은, 제1 세트의 피쳐들 및 제2 세트의 피쳐들 사이에 자동 정렬을 제공하면서, 단일 포토레지스트 마스크의 사용이 피치를 반으로 줄이도록 한다.
상기 바람직한 실시형태의 일부 단계들은 생략될 수도 있고, 또는 CD 증가 및/또는 피치 증가없이 변화될 수도 있다. 바람직한 실시형태의 다른 단계들은 생략되거나 변화될 수 있지만, 이는 종래 공정에 비해 CD 감소 및/또는 피치를 여전히 감소시킨다.
다른 실시형태에 있어서, 상기 공정은 CD를 더 감소시키고 피치를 더 감소시키기 위해 추가 마스크를 사용하여 반복된다. 예를 들어, 제2 마스크가 또 다른 절반의 피치 감소를 위해 사용될 수도 있다.
이 예에 있어서, 식각층은 유전체 식각층, 도전성 식각층 또는 반도체 식각층일 수도 있다.
본 발명은 몇몇 바람직한 실시형태들에 의해 설명되었지만, 본 발명의 범위 내에 포함되는 변경, 변형, 치환 및 다양한 치환의 등가물이 존재한다. 또한, 본 발명의 방법 및 장치를 구현하는 많은 변경 방식이 존재할 수 있음을 주지하여야 한다. 이에 따라, 본 발명은 다음의 첨부된 청구범위는 본 발명의 진정한 사상 및 범위 내에 포함하는 그러한 변경, 변형, 치환 및 다양한 치환의 등가물 모두를 포함하는 것으로서 의도된다.

Claims (27)

  1. 식각층 상부에 희생층을 형성하는 단계;
    상기 희생층 상부에 패터닝된 마스크를 형성하는 단계;
    상기 희생층에 희생층 피쳐 세트를 식각하는 단계;
    상기 희생층을 통하여 상기 식각층에 제1 세트의 식각층 피쳐를 식각하는 단계;
    상기 제1 세트의 식각층 피쳐와 상기 희생층 피쳐 세트의 피쳐들을 충전제 재료로 충전하는 단계;
    상기 충전제 재료의 부분들이 상기 식각층의 표면 위로 노출되도록 상기 희생층을 제거하는 단계로서, 상기 충전제 재료의 노출된 부분들 사이에 공간이 존재하고, 상기 공간은 상기 희생층에 의해 이전에 점유되었던 영역에 있으며, 상기 공간은 폭을 갖는, 상기 희생층을 제거하는 단계;
    축소 측벽 증착물로 상기 충전제 재료의 부분들 사이의 상기 공간의 폭을 축소시키는 단계;
    상기 축소 측벽 증착물을 통하여 상기 식각층에 제2 세트의 식각층 피쳐를 식각하는 단계; 및
    상기 충전제 재료 및 상기 축소 측벽 증착물을 제거하는 단계를 포함하는, 방법.
  2. 제 1 항에 있어서,
    상기 제1 세트의 식각층 피쳐를 식각하는 단계 이전에, 축소 증착물을 형성하는 것에 의해 상기 희생층 피쳐를 축소시키는 단계를 더 포함하는, 방법.
  3. 제 2 항에 있어서,
    상기 제1 세트의 식각층 피쳐를 식각하는 단계 이후에, 상기 축소 증착물을 제거하는 단계를 더 포함하는, 방법.
  4. 제 3 항에 있어서,
    상기 축소 증착물을 제거하는 단계는, 상기 제1 세트의 식각층 피쳐와 상기 희생층 피쳐 세트의 피쳐들을 상기 충전제 재료로 충전하는 단계 이전인, 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 충전제 재료를 평탄화하는 단계를 더 포함하는, 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 공간의 폭을 축소시키는 단계는 적어도 하나의 축소 주기를 포함하고, 상기 축소 주기의 각각은,
    상기 충전제 재료의 측벽 상에 증착물을 형성하여 상기 공간을 축소시키는, 축소 증착 단계; 및
    상기 충전제 재료의 측벽 상의 상기 증착물을 정형화 (shaping) 하는, 축소 프로파일 정형화 단계를 포함하는, 방법.
  7. 제 6 항에 있어서,
    상기 축소 증착 단계는,
    증착 가스를 제공하는 단계;
    상기 증착 가스로부터 플라즈마를 형성하는 단계; 및
    상기 증착 가스의 흐름을 중지시키는 단계를 포함하는, 방법.
  8. 제 6 항 또는 제 7 항에 있어서,
    상기 축소 프로파일 정형화 단계는,
    상기 증착 가스와 상이한 프로파일 정형화 가스를 제공하는 단계;
    상기 프로파일 정형화 가스로부터 플라즈마를 형성하는 단계; 및
    상기 프로파일 정형화 가스의 흐름을 중지시키는 단계를 포함하는, 방법.
  9. 제 8 항에 있어서,
    상기 증착 가스는 하이드로카본, 플루오로카본 및 하이드로플루오로카본 중 적어도 하나를 포함하고,
    상기 프로파일 정형화 가스는 CxFy, NF3 및 CxHyFz 중 적어도 하나를 포함하 는, 방법.
  10. 제 2 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 희생층 피쳐를 축소시키는 단계는, 적어도 하나의 축소 주기를 포함하고, 상기 축소 주기의 각각은,
    상기 희생층의 측벽 상에 증착물을 형성하여 상기 희생층 피쳐를 축소시키는, 축소 증착 단계; 및
    상기 희생층 피쳐의 측벽 상의 상기 증착물을 정형화하는, 축소 프로파일 정형화 단계를 포함하는, 방법.
  11. 제 10 항에 있어서,
    상기 축소 증착 단계는,
    증착 가스를 제공하는 단계;
    상기 증착 가스로부터 플라즈마를 형성하는 단계; 및
    상기 증착 가스의 흐름을 중지시키는 단계를 포함하는, 방법.
  12. 제 11 항에 있어서,
    상기 축소 프로파일 정형화 단계는,
    상기 증착 가스와 상이한 프로파일 정형화 가스를 제공하는 단계;
    상기 프로파일 정형화 가스로부터 플라즈마를 형성하는 단계; 및
    상기 프로파일 정형화 가스의 흐름을 중지시키는 단계를 포함하는, 방법.
  13. 제 12 항에 있어서,
    상기 증착 가스는 하이드로카본, 플루오로카본 및 하이드로플루오로카본 중 적어도 하나를 포함하고,
    상기 프로파일 정형화 가스는 CxFy, NF3 및 CxHyFz 중 적어도 하나를 포함하는, 방법.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 피쳐를 도전성 재료로 충전하는 단계를 더 포함하는, 방법.
  15. 제 1 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 희생층과 상기 식각층 사이에 식각 정지층을 제공하는 단계를 더 포함하는, 방법.
  16. 제 1 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 식각층은 메모리 영역과 주변 영역을 갖는 유전체층 상부에 있고,
    상기 제1 세트의 식각층 피쳐와 상기 제2 세트의 식각층 피쳐는, 상기 유전체층의 메모리 영역 상부에 형성되고 상기 유전체층의 주변 영역에는 형성되지 않 으며,
    상기 방법은,
    상기 메모리 영역과 상기 주변 영역 상부에, 피쳐들이 상기 주변 영역 상부에 제공되어 있는 주변 패터닝된 마스크를 형성하는 단계;
    상기 주변 패터닝된 마스크를 통하여 상기 식각층을 식각하는 단계로서, 상기 주변 영역의 상기 식각층에 피쳐들이 식각되는, 상기 식각층을 식각하는 단계;
    상기 주변 패터닝된 마스크를 제거하는 단계; 및
    상기 식각층으로부터 상기 유전체층에 피쳐들을 식각하는 단계를 더 포함하는, 방법.
  17. 제 16 항에 있어서,
    메모리 패터닝된 마스크는 상기 주변 영역 상부에 피쳐들을 제공하지 않고,
    상기 주변 패터닝된 마스크는 상기 메모리 영역 상부에 피쳐들을 제공하지 않으며,
    상기 제1 세트의 희생층 피쳐를 식각하는 단계는 상기 주변 영역에 피쳐들을 식각하지 않는, 방법.
  18. 제 16 항 또는 제 17 항에 있어서,
    상기 희생층 및 상기 식각층에 제1 세트의 희생층 피쳐를 식각하는 단계는,
    상기 희생층에 상기 피쳐를 식각하는 단계;
    상기 희생층에 식각된 상기 피쳐를 축소 증착물로 축소시키는 단계; 및
    상기 축소 증착물을 통하여 상기 식각층에 상기 제1 세트의 희생층 피쳐를 식각하는 단계를 포함하는, 방법.
  19. 제 18 항에 있어서,
    상기 제1 세트의 희생층 피쳐를 식각하는 단계 이후에, 상기 축소 증착물을 제거하는 단계를 더 포함하는, 방법.
  20. 제 19 항에 있어서,
    상기 축소 증착물을 제거하는 단계는, 상기 충전제 재료로 상기 제1 세트의 희생층 피쳐를 충전하는 단계 이전인, 방법.
  21. 제 16 항 내지 제 20 항 중 어느 한 항에 있어서,
    상기 식각층으로부터 상기 유전체층에 피쳐를 식각하는 단계는,
    상기 식각층을 통하여 마스크층에 피쳐를 식각하는 단계; 및
    상기 마스크층을 통하여 상기 유전체층에 피쳐를 식각하는 단계를 포함하는, 방법.
  22. 제 1 항 내지 제 21 항 중 어느 한 항에 기재된 방법에 의해 형성된, 반도체 디바이스.
  23. 식각층에 피쳐를 제공하는 방법으로서,
    상기 식각층 상부에 희생층을 형성하는 단계;
    상기 희생층 상부에 패터닝된 마스크를 형성하는 단계;
    상기 희생층에 희생층 피쳐 세트를 식각하는 단계;
    축소 증착물을 형성하는 것에 의해 상기 희생층 피쳐를 축소시키는 단계로서, 적어도 하나의 주기를 포함하고, 상기 주기 각각은, 상기 희생층 피쳐의 측벽 상에 증착물을 형성하여 상기 희생층 피쳐를 축소시키는 축소 증착 단계; 및 상기 희생층 피쳐의 측벽 상의 상기 증착물을 정형화 (shaping) 하는 축소 프로파일 정형화 단계를 포함하는, 상기 희생층 피쳐를 축소시키는 단계;
    상기 축소 증착물을 통하여 상기 식각층에 제1 세트의 식각층 피쳐를 식각하는 단계;
    상기 축소 증착물을 제거하는 단계;
    상기 제1 세트의 식각층 피쳐 및 상기 희생층 피쳐 세트의 피쳐들을 충전제 재료로 충전하는 단계;
    상기 식각층의 표면 위로 상기 충전제 재료의 부분들이 노출되도록 상기 희생층을 제거하는 단계로서, 상기 충전제 재료의 노출된 부분들 사이에 공간이 존재하고, 상기 공간은 상기 희생층에 의해 이전에 점유되었던 영역에 있으며, 상기 공간은 폭을 갖는, 상기 희생층을 제거하는 단계;
    축소 측벽 증착물로 상기 충전제 재료의 부분들 사이의 상기 공간의 폭을 축 소시키는 단계로서, 상기 공간의 폭을 축소시키는 단계는 적어도 하나의 축소 주기를 포함하고, 상기 축소 주기의 각각은, 상기 충전제 재료의 측벽 상에 증착물을 형성하여 상기 공간을 축소시키는 축소 증착 단계; 및 상기 충전제 재료의 측벽 상의 상기 증착물을 정형화하는 축소 프로파일 정형화 단계를 포함하는, 상기 공간의 폭을 축소시키는 단계;
    상기 축소 측벽 증착물을 통하여 상기 식각층에 제2 세트의 식각층 피쳐를 식각하는 단계; 및
    상기 충전제 재료 및 상기 축소 측벽 증착물을 제거하는 단계를 포함하는, 식각층에 피쳐를 제공하는 방법.
  24. 패터닝된 마스크 하부에 희생층이 배치되어 있는 식각층에 피쳐를 형성하기 위한 장치로서,
    플라즈마 처리 챔버; 가스 소스; 및 제어기를 포함하고,
    상기 플라즈마 처리 챔버는,
    플라즈마 처리 챔버 인클로저를 형성하는 챔버 벽;
    상기 플라즈마 처리 챔버 인클로저 내부에서 기판을 지지하기 위한 기판 지지체;
    상기 플라즈마 처리 챔버 인클로저 내의 압력을 조정하기 위한 압력 조정기;
    플라즈마를 유지하기 위해 상기 플라즈마 처리 챔버 인클로저에 전력 을 제공하기 위한 적어도 하나의 전극;
    상기 플라즈마 처리 챔버 인클로저에 가스를 제공하기 위한 가스 유입구; 및
    상기 플라즈마 처리 챔버 인클로저로부터 가스를 배출하기 위한 가스 배출구를 포함하고,
    상기 가스 소스는, 상기 가스 유입구와 유체 연결되고,
    희생층 에천트 소스;
    식각층 에천트 소스;
    축소 증착 가스 소스; 및
    축소 프로파일 정형화 (shaping) 가스 소스를 포함하고,
    상기 제어기는, 상기 가스 소스와 상기 적어도 하나의 전극에 제어가능하게 연결되고,
    적어도 하나의 프로세서; 및
    컴퓨터 판독가능 매체를 포함하며,
    상기 컴퓨터 판독가능 매체는,
    상기 식각층을 식각하지 않고 상기 희생층에 희생층 피쳐를 식각하기 위한 컴퓨터 판독가능 코드;
    희생층 측벽 증착물로 상기 희생층 피쳐를 축소시키기 위한 컴퓨터 판독가능 코드;
    상기 희생층 측벽 증착물을 통하여 상기 식각층에 제1 세트의 식각 피 쳐를 식각하기 위한 컴퓨터 판독가능 코드;
    상기 희생층 측벽 증착물을 제거하기 위한 컴퓨터 판독가능 코드로서, 상기 피쳐는 충전제 재료로 후속적으로 충전되는, 상기 증착물을 제거하기 위한 컴퓨터 판독가능 코드;
    상기 식각층의 표면 위로 상기 충전제 재료의 부분들이 노출되도록 상기 희생층을 제거하기 위한 컴퓨터 판독가능 코드로서, 상기 충전제 재료의 노출된 부분들 사이에 공간이 존재하는, 상기 희생층을 제거하기 위한 컴퓨터 판독가능 코드;
    축소 측벽 증착물로 상기 충전제 재료의 부분들 사이에 상기 공간의 폭을 축소시키기 위한 컴퓨터 판독가능 코드로서, 적어도 하나의 주기를 포함하고, 상기 주기의 각각은, 상기 축소 증착 가스 소스로부터 축소 증착 가스를 제공하기 위한 컴퓨터 판독가능 코드; 상기 축소 증착 가스로부터 플라즈마를 발생하기 위한 컴퓨터 판독가능 코드; 상기 축소 증착 가스 소스로부터의 축소 증착 가스를 중지시키기 위한 컴퓨터 판독가능 코드; 상기 축소 프로파일 정형화 가스 소스로부터, 상기 축소 증착 가스와 상이한 축소 프로파일 정형화 가스를 제공하기 위한 컴퓨터 판독가능 코드; 상기 축소 프로파일 정형화 가스로부터 플라즈마를 발생하기 위한 컴퓨터 판독가능 코드; 및 상기 축소 프로파일 정형화 가스 소스로부터의 상기 축소 프로파일 정형화 가스를 중지시키기 위한 컴퓨터 판독가능 코드를 포함하는, 상기 공간의 폭을 축소시키기 위한 상기 컴퓨터 판독가능 코드; 및
    상기 축소 증착물을 통하여 상기 식각층에 제2 세트의 식각 피쳐를 식 각하기 위한 컴퓨터 판독가능 코드를 포함하는, 식각층에 피쳐를 형성하기 위한 장치.
  25. 메모리 영역 및 주변 영역을 갖는 식각층에 피쳐를 제공하기 위한 방법으로서, 상기 메모리 영역의 피쳐 밀도가 상기 주변 영역의 피쳐 밀도의 적어도 2 배이며,
    상기 식각층 상부에 제1 희생층 및 제2 희생층을 형성하는 단계;
    상기 제1 희생층 상부에, 상기 메모리 영역 상부에는 피쳐를 제공하고 상기 주변 영역 상부에는 피쳐를 제공하지 않는 메모리 패터닝된 마스크를 형성하는 단계;
    상기 제1 희생층 및 상기 제2 희생층에, 상기 메모리 영역 내에 있는 제1 세트의 희생층 피쳐를 식각하는 단계;
    충전제 재료로 상기 제1 세트의 희생층 피쳐의 피쳐들을 충전하는 단계;
    상기 충전제 재료의 부분들이 상기 제2 희생층의 표면 위로 노출되도록, 상기 제1 희생층을 제거하는 단계로서, 상기 충전제 재료의 노출된 부분들 사이에 공간이 존재하고, 상기 공간은 상기 제1 희생층에 의해 이미 점유되었던 영역 내에 있으며, 상기 공간은 폭을 갖는, 상기 제1 희생층을 제거하는 단계;
    축소 측벽 증착물로 상기 충전제 재료의 상기 부분들 사이의 상기 공간의 폭을 축소시키는 단계로서, 상기 축소 측벽 증착물은 상기 메모리 영역 상부에 증착물을 제공하고, 상기 공간의 폭을 축소시키는 단계는 적어도 2회의 축소 주기를 포 함하며, 상기 축소 주기의 각각은, 상기 충전제 재료의 측벽 상에 증착물을 형성하여 상기 공간을 축소시키는 축소 증착 단계; 및 상기 충전제 재료의 측벽 상의 상기 증착물을 정형화 (shaping) 하는 축소 프로파일 정형화 단계를 포함하는, 상기 공간의 폭을 축소시키는 단계;
    상기 축소 측벽 증착물을 통하여 상기 제2 희생층에, 상기 메모리 영역에만 있고 상기 주변 영역에는 없는 제2 세트의 희생층 피쳐를 식각하는 단계;
    상기 충전제 재료 및 상기 축소 측벽 증착물을 제거하는 단계;
    상기 메모리 영역 및 상기 주변 영역 상부에, 상기 주변 영역 상부에는 피쳐가 제공되고 상기 메모리 영역 상부에는 피쳐가 제공되지 않는, 주변 패터닝된 마스크를 형성하는 단계;
    상기 주변 패터닝된 마스크를 통하여 상기 제2 희생층을 식각하는 단계로서, 피쳐가 상기 주변 영역의 상기 제2 희생층에 식각되는, 상기 제2 희생층을 식각하는 단계; 및
    상기 제2 희생층으로부터 상기 식각층에 피쳐를 식각하는 단계를 포함하는, 식각층에 피쳐를 제공하기 위한 방법.
  26. 제 25 항에 있어서,
    상기 축소 증착 단계는,
    증착 가스를 제공하는 단계;
    상기 증착 가스로부터 플라즈마를 형성하는 단계; 및
    상기 증착 가스의 흐름을 중지시키는 단계를 포함하고,
    상기 축소 프로파일 정형화 단계는,
    상기 증착 가스와 상이한 프로파일 정형화 가스를 제공하는 단계;
    상기 프로파일 정형화 가스로부터 플라즈마를 형성하는 단계; 및
    상기 프로파일 정형화 가스의 흐름을 중지시키는 단계를 포함하는, 식각층에 피쳐를 제공하기 위한 방법.
  27. 메모리 영역 및 주변 영역을 갖는 식각층에 피쳐를 제공하기 위한 방법으로서, 상기 메모리 영역의 피쳐 밀도가 상기 주변 영역의 피쳐 밀도의 적어도 2 배이고,
    상기 식각층 상부에 제1 희생층 및 제2 희생층을 형성하는 단계;
    상기 제1 희생층 상부에, 상기 메모리 영역 상부에는 피쳐를 제공하고 상기 주변 영역 상부에는 피쳐를 제공하지 않는, 메모리 패터닝된 마스크를 형성하는 단계;
    상기 제1 희생층에 피쳐를 식각하는 단계;
    축소 증착물로 상기 제1 희생층에 식각된 상기 피쳐를 축소시키는 단계;
    상기 축소 증착물을 통하여 상기 제2 희생층에 제1 세트의 희생층 피쳐를 식각하는 단계;
    충전제 재료로 상기 제1 세트의 희생층 피쳐의 피쳐들을 충전하는 단계;
    상기 충전제 재료의 부분들이 상기 제2 희생층의 표면 위로 노출되도록 상기 제1 희생층을 제거하는 단계로서, 상기 충전제 재료의 노출된 부분들 사이에 공간이 존재하고, 상기 공간은 상기 제1 희생층에 의해 이미 점유되었던 영역에 있으며, 상기 공간은 폭을 갖는, 상기 제1 희생층을 제거하는 단계;
    축소 측벽 증착물로 상기 충전제 재료의 부분들 사이의 상기 공간의 폭을 축소시키는 단계로서, 상기 축소 측벽 증착물은 상기 메모리 영역 상부에 증착물을 제공하며, 상기 공간의 폭을 축소시키는 단계는 적어도 2회의 축소 주기를 포함하며, 상기 축소 주기의 각각은, 상기 충전제 재료의 측벽 상에 증착물을 형성하여 상기 공간을 축소시키는 축소 증착 단계; 및 상기 충전제 재료의 측벽 상의 상기 증착물을 정형화 (shaping) 하는 축소 프로파일 정형화 단계를 포함하는, 상기 공간의 폭을 축소시키는 단계;
    상기 축소 측벽 증착물을 통하여 상기 제2 희생층에, 상기 메모리 영역에만 있고 상기 주변 영역에는 없는 제2 세트의 희생층 피쳐를 식각하는 단계;
    상기 충전제 재료 및 축소 측벽 증착물을 제거하는 단계;
    상기 메모리 영역 및 상기 주변 영역 상부에, 상기 주변 영역 상부에는 피쳐가 제공되고 상기 메모리 영역 상부에는 피쳐가 제공되지 않은 주변 패터닝된 마스크를 형성하는 단계;
    상기 주변 패터닝된 마스크를 통하여 상기 제2 희생층을 식각하는 단계로서, 피쳐가 상기 주변 영역의 상기 제2 희생층에 식각되는, 상기 제2 희생층을 식각하는 단계;
    상기 주변 패터닝된 마스크를 제거하는 단계; 및
    상기 제2 희생층으로부터 상기 식각층에 피쳐를 식각하는 단계를 포함하는, 식각층에 피쳐를 제공하기 위한 방법.
KR1020087015961A 2005-11-30 2006-11-17 자기 정렬된 피치 감소 KR101318976B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US11/291,303 2005-11-30
US11/291,303 US7560388B2 (en) 2005-11-30 2005-11-30 Self-aligned pitch reduction
US11/558,238 US7390749B2 (en) 2005-11-30 2006-11-09 Self-aligned pitch reduction
US11/558,238 2006-11-09
PCT/US2006/044708 WO2007064499A1 (en) 2005-11-30 2006-11-17 Self-aligned pitch reduction

Publications (2)

Publication Number Publication Date
KR20080074203A true KR20080074203A (ko) 2008-08-12
KR101318976B1 KR101318976B1 (ko) 2013-10-16

Family

ID=37698254

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087015961A KR101318976B1 (ko) 2005-11-30 2006-11-17 자기 정렬된 피치 감소

Country Status (5)

Country Link
US (1) US7390749B2 (ko)
KR (1) KR101318976B1 (ko)
MY (1) MY150207A (ko)
TW (1) TWI423302B (ko)
WO (1) WO2007064499A1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7695632B2 (en) * 2005-05-31 2010-04-13 Lam Research Corporation Critical dimension reduction and roughness control
US7560388B2 (en) * 2005-11-30 2009-07-14 Lam Research Corporation Self-aligned pitch reduction
US7485581B2 (en) 2005-11-30 2009-02-03 Lam Research Corporation Device with gaps for capacitance reduction
US7432189B2 (en) * 2005-11-30 2008-10-07 Lam Research Corporation Device with self aligned gaps for capacitance reduction
US7429533B2 (en) * 2006-05-10 2008-09-30 Lam Research Corporation Pitch reduction
US8852851B2 (en) 2006-07-10 2014-10-07 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US20090209097A1 (en) * 2008-02-15 2009-08-20 Thomas Schulz Method of forming interconnects
US7989307B2 (en) 2008-05-05 2011-08-02 Micron Technology, Inc. Methods of forming isolated active areas, trenches, and conductive lines in semiconductor structures and semiconductor structures including the same
US10151981B2 (en) * 2008-05-22 2018-12-11 Micron Technology, Inc. Methods of forming structures supported by semiconductor substrates
US8247302B2 (en) 2008-12-04 2012-08-21 Micron Technology, Inc. Methods of fabricating substrates
US8273634B2 (en) * 2008-12-04 2012-09-25 Micron Technology, Inc. Methods of fabricating substrates
US8796155B2 (en) 2008-12-04 2014-08-05 Micron Technology, Inc. Methods of fabricating substrates
US8268543B2 (en) 2009-03-23 2012-09-18 Micron Technology, Inc. Methods of forming patterns on substrates
US9330934B2 (en) 2009-05-18 2016-05-03 Micron Technology, Inc. Methods of forming patterns on substrates
US20110129991A1 (en) * 2009-12-02 2011-06-02 Kyle Armstrong Methods Of Patterning Materials, And Methods Of Forming Memory Cells
US8518788B2 (en) 2010-08-11 2013-08-27 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8455341B2 (en) 2010-09-02 2013-06-04 Micron Technology, Inc. Methods of forming features of integrated circuitry
US8691697B2 (en) 2010-11-11 2014-04-08 International Business Machines Corporation Self-aligned devices and methods of manufacture
US8742477B1 (en) * 2010-12-06 2014-06-03 Xilinx, Inc. Elliptical through silicon vias for active interposers
US8575032B2 (en) 2011-05-05 2013-11-05 Micron Technology, Inc. Methods of forming a pattern on a substrate
US9076680B2 (en) 2011-10-18 2015-07-07 Micron Technology, Inc. Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array
US9177794B2 (en) 2012-01-13 2015-11-03 Micron Technology, Inc. Methods of patterning substrates
US8748297B2 (en) * 2012-04-20 2014-06-10 Infineon Technologies Ag Methods of forming semiconductor devices by singulating a substrate by removing a dummy fill material
US8629048B1 (en) 2012-07-06 2014-01-14 Micron Technology, Inc. Methods of forming a pattern on a substrate
US9059315B2 (en) * 2013-01-02 2015-06-16 International Business Machines Corporation Concurrently forming nFET and pFET gate dielectric layers
US8835328B2 (en) * 2013-02-08 2014-09-16 GlobalFoundries, Inc. Methods for fabricating integrated circuits with improved semiconductor fin structures
CN104681429B (zh) * 2013-11-27 2017-12-29 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US10566531B2 (en) 2017-11-17 2020-02-18 International Business Machines Corporation Crosspoint fill-in memory cell with etched access device
CN115347090A (zh) * 2022-08-31 2022-11-15 北京北方华创微电子装备有限公司 纳米级图案化衬底的制备方法及纳米级图案化衬底

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5324683A (en) * 1993-06-02 1994-06-28 Motorola, Inc. Method of forming a semiconductor structure having an air region
US6297125B1 (en) * 1998-01-23 2001-10-02 Texas Instruments Incorporated Air-bridge integration scheme for reducing interconnect delay
US6340435B1 (en) * 1998-02-11 2002-01-22 Applied Materials, Inc. Integrated low K dielectrics and etch stops
US6605541B1 (en) * 1998-05-07 2003-08-12 Advanced Micro Devices, Inc. Pitch reduction using a set of offset masks
TW451402B (en) * 1999-04-19 2001-08-21 United Microelectronics Corp Manufacturing method of inter-metal dielectric layer
US6413827B2 (en) * 2000-02-14 2002-07-02 Paul A. Farrar Low dielectric constant shallow trench isolation
KR100428791B1 (ko) * 2002-04-17 2004-04-28 삼성전자주식회사 저유전율 절연막을 이용한 듀얼 다마신 배선 형성방법
DE10220486C1 (de) * 2002-05-07 2003-09-18 Nbt Gmbh Alkalischer Akkumulator
US7105442B2 (en) * 2002-05-22 2006-09-12 Applied Materials, Inc. Ashable layers for reducing critical dimensions of integrated circuit features
US6780753B2 (en) * 2002-05-31 2004-08-24 Applied Materials Inc. Airgap for semiconductor devices
US6734107B2 (en) * 2002-06-12 2004-05-11 Macronix International Co., Ltd. Pitch reduction in semiconductor fabrication
US6774051B2 (en) * 2002-06-12 2004-08-10 Macronix International Co., Ltd. Method for reducing pitch
DE10228807B4 (de) * 2002-06-27 2009-07-23 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung von Mikrostrukturelementen
US7169695B2 (en) * 2002-10-11 2007-01-30 Lam Research Corporation Method for forming a dual damascene structure
US7090967B2 (en) * 2002-12-30 2006-08-15 Infineon Technologies Ag Pattern transfer in device fabrication
EP1521301A1 (en) * 2003-09-30 2005-04-06 Interuniversitaire Microelectronica Centrum vzw ( IMEC) Method of formation of airgaps around interconnecting line
US7018917B2 (en) * 2003-11-20 2006-03-28 Asm International N.V. Multilayer metallization
US7485581B2 (en) * 2005-11-30 2009-02-03 Lam Research Corporation Device with gaps for capacitance reduction
US7432189B2 (en) * 2005-11-30 2008-10-07 Lam Research Corporation Device with self aligned gaps for capacitance reduction
US7560388B2 (en) * 2005-11-30 2009-07-14 Lam Research Corporation Self-aligned pitch reduction

Also Published As

Publication number Publication date
US7390749B2 (en) 2008-06-24
TWI423302B (zh) 2014-01-11
US20070122977A1 (en) 2007-05-31
KR101318976B1 (ko) 2013-10-16
TW200731340A (en) 2007-08-16
MY150207A (en) 2013-12-13
WO2007064499A1 (en) 2007-06-07

Similar Documents

Publication Publication Date Title
KR101318976B1 (ko) 자기 정렬된 피치 감소
US7560388B2 (en) Self-aligned pitch reduction
KR101353239B1 (ko) 피치 감소
KR101274308B1 (ko) 임계 치수 감소 및 거칠기 제어
KR101534883B1 (ko) 마스크 트리밍
KR101083622B1 (ko) 피쳐 임계 치수의 감소
JP5165306B2 (ja) 多孔質低ｋ誘電体層内に特徴を形成するための装置
KR101442269B1 (ko) 무한 선택적 포토레지스트 마스크 식각
KR101184956B1 (ko) 다수의 마스킹 단계를 이용하여 임계 치수를 감소시키는 방법
KR101573954B1 (ko) 포토레지스트 더블 패터닝
KR101711669B1 (ko) 측벽 형성 공정
KR20100110358A (ko) 이중 마스크 자기정렬 이중 패터닝 기술 (ｓａｄｐｔ) 프로세스
JP4865564B2 (ja) 誘電体レイヤにフィーチャをエッチングするための方法及び装置
KR20070092282A (ko) 에칭 마스크 피쳐 임계 치수의 감축
KR101562408B1 (ko) Ａｒｃ 레이어 개방을 이용한 라인 폭 거칠기 제어
TWI528446B (zh) 利用惰性氣體電漿改善線寬粗度
KR20100074119A (ko) Ａｒｌ 에칭을 이용한 마스크 트리밍
KR101252878B1 (ko) 포토레지스트 마스크를 이용한 에칭
TWI405265B (zh) 均勻控制的蝕刻

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160927

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170928

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180928

Year of fee payment: 6