KR20080064185A - 반도체 제조 장치 및 반도체 장치 - Google Patents

반도체 제조 장치 및 반도체 장치 Download PDF

Info

Publication number
KR20080064185A
KR20080064185A KR1020087012707A KR20087012707A KR20080064185A KR 20080064185 A KR20080064185 A KR 20080064185A KR 1020087012707 A KR1020087012707 A KR 1020087012707A KR 20087012707 A KR20087012707 A KR 20087012707A KR 20080064185 A KR20080064185 A KR 20080064185A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
temperature
semiconductor
manufacturing apparatus
heat
Prior art date
Application number
KR1020087012707A
Other languages
English (en)
Inventor
노리히꼬 기리따니
사또시 다니모또
가즈오 아라이
Original Assignee
닛산 지도우샤 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛산 지도우샤 가부시키가이샤 filed Critical 닛산 지도우샤 가부시키가이샤
Publication of KR20080064185A publication Critical patent/KR20080064185A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Resistance Heating (AREA)

Abstract

탄화규소 반도체 기판(10)의 표면 및 이면 상에, 금속 전극으로 되는 금속 박막(11, 12)을 형성한 후, 탄화규소 반도체 기판(10)을 가열하는 급속 가열 처리를 행하는 반도체 제조 장치에 있어서, 탄화규소 반도체 기판(10) 상의 금속 박막(11, 12)이 형성되어 있는 영역 외부와의 접촉에 의해 탄화규소 반도체 기판(10)을 보유 지지 구조체(20)로 보유 지지하고, 보유 지지한 탄화규소 반도체 기판(10)을 반도체 제조 장치의 가열실 내에 설치하여 구성된다.
탄화규소 반도체 기판, 금속 박막, 반도체 제조 장치, 가열실, 금속 전극

Description

반도체 제조 장치 및 반도체 장치 {SEMICONDUCTOR PRODUCTION APPARATUS AND SEMICONDUCTOR DEVICE}
본 발명은, 탄화규소 반도체로 대표되는 와이드 갭 반도체 기판의 양면에, 오믹 콘택트를 형성할 때의 가열 처리를 행하는 반도체 제조 장치 및 이 반도체 제조 장치에서 가열 처리되는 반도체 장치에 관한 것이다.
탄화규소 등의 소위 와이드 밴드 갭 반도체는, 전도대(혹은 가전자대)와 전극 재료의 전도대의 밴드 오프셋이 매우 커진다. 이로 인해, 쇼트키 장벽이 높아져 버려 이 높이를 낮게 하는 것은 원리적으로 어려워, 저저항 오믹 콘택트를 형성하는 것은 어려운 기술이었다.
저저항 오믹 콘택트를 형성하는 기술은, 지금까지 많은 연구가 이루어지고 있지만 현재 보급되고 있는 것은 금속 박막을 탄화규소 반도체 표면에 증착 형성 후, 램프 가열 등에 의해 급속하게 승온/강온시켜 700 내지 1050 ℃ 정도의 열처리를 1 내지 5분간 가함으로써 반도체/금속 계면에 금속 화합물을 형성하여, 오믹 콘택트를 얻는 방법이다. 특히, 고온 환경하에서의 사용을 목적으로 하는 탄화규소 반도체 장치에 있어서는, 경시적인 특성의 변동을 방지하는 이유에서 열처리를 가하는 것이 바람직하다.
이러한 열처리에 의한 오믹 콘택트의 형성 방법은, 예를 들어 일본 특허 출원 공개 제2002-75909호에 개시되는 문헌에 기재되어 있고, 미세한 콘택트 윈도우의 내부에 있어서, p형 SiC 영역으로의 낮은 콘택트 저항을 실현하는 수단이 개시되어 있다.
상술한 열처리에 의한 오믹 콘택트를 형성하는 종래의 방법, 특히 금속/반도체 계면에서 금속간 화합물을 형성하는 제조 단계에 있어서, 금속간 화합물 형성에 매우 중요한 작용을 하는 것이 적외선 램프에 의해 급속 가열을 행하는 공정이다. 상기 종래의 형성 방법에서는, 반도체 기판의 한쪽 주면에만 전극을 형성하는 방법이었으므로, 실제로 반도체 기판 상에 소자를 형성하는 경우에, 전극 형성을 위한 열처리 공정상에 있어서 발생하는 이하와 같은 문제점에 대해서는 지금까지 해소되지 않았다.
탄화규소 반도체를 기판 재료로서 이용한, 예를 들어 MOSFET, JFET, pn 다이오드 등의 반도체 소자는, 낮은 온저항화의 관점에서 기판의 한쪽 주면(표면)측으로부터 반대(이면)측인 다른 쪽 주면을 향해 전류를 흘리는, 소위 종형 구조가 널리 채용되어 있다. 이러한 구조에 있어서, 당연히 기판의 표면측, 이면측 쌍방에 저저항의 오믹 콘택트를 형성하는 것이 요구된다. 그러나, 상기 종래의 형성 방법에 있어서는 이하와 같은 문제가 발생한다.
앞서 서술한 바와 같이, 탄화규소 반도체와 금속의 양호한 오믹 콘택트를 형성하기 위해서는, 계면에 금속간 화합물을 형성하는 것이 필요하다. 금속간 화합물을 형성하는 가장 일반적인 방법은, 오믹 콘택트를 형성하고자 하는 영역의 탄화 규소 반도체 표면을 청정한 상태로 노출시킨 후에, Ni(n형), Ti/Al(p형) 등의 금속 박막을 진공 장치 내에서 증착하여 대략 700 내지 1050 ℃ 정도의 급속 가열 승온 처리를 행한다. 700 내지 1050 ℃ 사이에서 온도를 유지하는 시간은 1 내지 5분 정도가 적절한 것으로 되어 있다.
이러한 열처리를 행할 때에는, 당연히 반도체 기판을 어떠한 방법으로든 보유 지지해야 한다. 그때, 반도체 기판 상에 형성된 금속 박막이 반도체 기판을 보유 지지하는 보유 지지 지그에 접촉되어 있으면, 금속 박막이 탄화규소 반도체 표면뿐만 아니라 보유 지지 지그 표면과도 반응을 일으킬 우려가 있었다. 이러한 경우에는, 보유 지지하고 있는 지그에 반도체 기판이 붙어 버려, 반도체 기판에 손상을 줄 뿐만 아니라 금속과 탄화규소 반도체의 반응이 불충분해지고, 금속간 화합물의 형성이 불충분해져 콘택트 저항이 상승해 버린다고 하는 문제를 초래하게 된다.
또한, 금속 박막이 반응성이 부족한 물질, 예를 들어 실리콘 산화물 등과 접촉하는 경우에는, 스필오버를 일으킬 우려도 있었다. 이것도 또한 콘택트 저항의 상승과 패턴 붕괴 등의 문제를 일으킬 우려가 있었다. 이로 인해, 금속 박막은 탄화규소 반도체 표면의 원하는 영역 이외에는 결코 접촉시켜서는 안 되었다.
특히, 상술한 바와 같이 반도체 기판의 양면에 금속 박막이 형성되어 있는 경우에, 예를 들어 서셉터 상에 직접 탄화규소 반도체를 두는 방법에서는, 어느 한쪽의 금속 박막이 서셉터의 표면과 접촉해 버려, 상기 문제는 현저하게 발생되기 쉽게 되어 있었다.
그래서, 본 발명은 상기에 비추어 이루어진 것으로, 그 목적으로 하는 것은, 반도체 기판의 양면에 양호한 전기적 특성을 갖는 오믹 콘택트를 간편하게 형성하는 반도체 제조 장치 및 반도체 장치를 제공하는 것이다.
상기 과제를 해결하기 위해, 본 발명에 관한 반도체 제조 장치는, 반도체 기판의 한쪽 주면(主面)과 다른 쪽 주면 중 적어도 한쪽 면 상에, 금속 전극으로 이루어지는 금속 박막을 형성한 후, 상기 반도체 기판을 급속 가열하는 처리를 행하는 반도체 제조 장치에 있어서, 상기 반도체 기판 상의 금속 박막이 형성되어 있는 영역 외부와의 접촉에 의해 상기 반도체 기판을 보유 지지하고, 보유 지지한 상기 반도체 기판을 상기 반도체 제조 장치의 가열실 내에 설치하는 보유 지지 구조체를 갖는다.
도1은 본 발명의 제1 실시예에 관한 반도체 제조 장치의 구성을 도시하는 도면이다.
도2는 탄화규소 반도체 기판에 형성된 금속 패턴을 도시하는 도면이다.
도3은 탄화규소 반도체 기판, 보유 지지 구조체, 열전도체의 배치 관계를 도시하는 사시도이다.
도4는 스토퍼를 설치한 보유 지지 구조체의 구성을 도시하는 사시도이다.
도5는 본 발명의 제2 실시예에 관한 반도체 제조 장치의 구성을 도시하는 도면이다.
도6은 본 발명의 제3 실시예에 관한 반도체 제조 장치의 구성을 도시하는 도 면이다.
도7은 본 발명의 제3 실시예의 보유 지지 구조체의 구성을 도시하는 단면도이다.
도8은 본 발명의 제4 실시예에 관한 반도체 장치의 구성을 도시하는 도면이다.
이하, 도면을 이용하여 본 발명을 실시하기 위한 최량의 실시예를 설명한다.
[제1 실시예]
도1은 본 발명의 제1 실시예에 관한 반도체 제조 장치의 구성을 도시하는 도면이다. 도1에 도시하는 제1 실시예의 장치는, 탄화규소 반도체 기판의 양면에 오믹 콘택트를 형성할 때에 사용되는 급속 가열 처리 장치로, 탄화규소 반도체 기판의 표리 양면에 전기적으로 접속을 취하기 위한 전극을 형성하는 공정을 나타내고 있다.
급속 가열 처리 장치는, 투명 석영 유리 등의 고순도, 또한 고내열의 하우징(30)을 통해, 하우징(30)의 상하에 설치된 적외선 램프(35a, 35b)로부터 출사되는 적외선을 조사하고, 하우징(30) 내부에 설치된 탄화규소 반도체 기판(10)을 단시간에 급속하게 가열하여 열처리를 실시하는 장치이다.
하우징(30)의 일부에는, 진공 배기를 위한 배기구(32)가 마련되어 있고, 예를 들어 터보 분자 펌프, 로터리 펌프 등의 진공 펌프에 접속되어 있어(도시하지 않음), 장치 내부를 대기압으로부터 1/1000 ㎩ 이하의 고진공까지 배기 가능하게 되어 있다. 또한, 하우징(30)의 일부에는, 불활성 가스를 장치의 가열실 내로 도입하기 위한 가스 도입구(33)가 마련되어 있고, 진공 배기된 가열실 내에 고순도의 아르곤, 질소 등의 불활성 가스를 공급 가능한 구조로 되어 있다.
처리 장치의 가열실 내에 놓인 탄화규소 반도체 기판(10)은, 가스 도입구(33)로부터 가열실 내로 불활성 가스를 도입하고, 적외선 램프(35a, 35b)의 가열 수단의 복사열에 의해 승온 가열하는 소위 급속 열처리(Rapid Thermal Anneal)를 이용하여 가열 처리된다.
가열 처리 장치의 가열실 내에 적재되는 탄화규소 반도체 기판(10)의 표면(한쪽 주면)측에는 금속 박막(11), 이면(다른 쪽 주면)측에는 금속 박막(12)이 각각 스퍼터법, 전자 빔 증착법 등의 방법에 의해 형성되어 있다.
탄화규소 반도체 기판(10)에는, 예를 들어 pn 다이오드, 종형 MOSFET 등의 반도체 소자(13)가 형성되어 있다. pn 다이오드이면, 금속 박막(11)은 예를 들어 p형에 대한 콘택트 금속인 Ti/Al, Ni/Al 등이 적합한 한편, 금속 박막(12)은 n형에 대한 콘택트 금속인 Ni 등이 적합하다. MOSFET이면, 금속 박막(11)은 예를 들어 소스 전극에 상당하고, 금속 박막(12)은 드레인 전극에 상당한다. 일반적으로, n채널형 MOSFET가 다용되므로 소스, 드레인 전극은 모두 n형이므로, 콘택트 금속은 Ni 등이 적합하다. 또한, 게이트 전극에 대한 콘택트 금속으로서 동일하게 Ni 등을 이용해도 좋다.
탄화규소 반도체 기판(10)은, 반도체 제조 장치에 대해 착탈 자유롭게 장착 가능한 보유 지지 구조체(20)에 의해 지지되어 있다. 본 제1 실시예의 중요한 점 은, 보유 지지 구조체(20)의 상면은 탄화규소 반도체 기판(10)의 표면보다 돌출되고, 그 저면(底面)은 탄화규소 반도체 기판(10)의 이면보다 돌출되도록 보유 지지 구조체(20)가 구성되어 있다고 하는 점이다.
도1에 도시하는 제1 실시예에서는, 보유 지지 구조체(20)는 탄화규소 반도체 기판(10)의 두께에 부가하여, 금속 박막(11, 12) 및 금속 박막(11)을 둘러싸도록 탄화규소 반도체 기판(10) 상에 형성되어 있는 실리콘 산화막 등의 절연막의 모든 두께를 더한 것보다도 깊은 스폿페이싱이 형성되어 있다. 이에 의해, 탄화규소 반도체 기판(10)의 표면 및 이면은 모두 보유 지지 구조체(20)보다도 돌출되지 않게 되어, 탄화규소 반도체 기판(10)의 표면 및 이면에 형성된 전극이 보유 지지 구조체(20)를 제외한 다른 부재와 접촉하는 것을 방지하고 있다.
또한, 보유 지지 구조체(20)의 스폿페이싱 길이 z는, 탄화규소 반도체 기판(10)의 주변 부분과만 접촉하는 작은 치수로 설계되어 있다. 또한, 탄화규소 반도체 기판(10) 상의 금속 박막(11, 12)을 형성하는 패턴은, 도1 및 도2에 도시하는 바와 같이 형성함으로써 금속 박막(11, 12)과 보유 지지 구조체(20)의 접촉을 회피할 수 있다.
도2에 있어서, 도2의 (a)는 탄화규소 반도체 기판(10)의 표면측에서 본 도면으로, 탄화규소 반도체 기판(10)의 테두리로부터 거리 d만큼 내측에 전극으로 되는 금속 박막(17)이 형성되어 있다. 여기서, 상기의 거리 d와 보유 지지 구조체의 스폿페이싱 길이 z는, d > z의 관계에 있다.
한편, 도2의 (b)는 동일한 탄화규소 반도체 기판(10)을 이면측에서 본 도면 으로, 마찬가지로 탄화규소 반도체 기판(10)의 테두리로부터 거리 d만큼 내측에 금속 박막(18)이 형성되어 있다. 이 금속 박막(18)이 형성되어 있지 않은 비형성 영역(19)이 보유 지지 구조체(20)와 접촉하는 영역으로 된다.
이와 같이, 본 제1 실시예에서는, 탄화규소 반도체 기판(10) 상의 금속 박막(18)이 어떠한 부재와도 접촉하지 않고 급속 가열 처리를 실시하는 구성으로 되어 있기 때문에, 종래 구조의 문제점이었던, 기판 보유 지지 구조체와 반응하여 콘택트 저항이 상승하고, 심한 경우에는 기판 보유 지지 구조체에 붙어 버리는 것과 같은 종래 구조의 문제점을 완전히 해결할 수 있다. 이 구성은 이하에 서술하는 다른 제2, 제3 실시예에 있어서도 완전히 동일하다.
도1로 되돌아가, 보유 지지 구조체(20)는 오믹 콘택트 형성을 위한 열처리 온도인 700 내지 1050 ℃ 정도보다도 높은 내열성을 가진 재료로 형성되고, 또한 진공화나 가열에 의해 금속간 화합물 형성의 방해로 되는 불순물을 방출하지 않는 재질일 필요가 있다. 그러한 재료로서는, 예를 들어 실리콘 결정, 석영, 탄화규소 결정 등을 이용할 수 있고, 그 중에서도 구멍 개방, 스폿페이싱 가공이 용이한, 예를 들어 석영이 적합하다.
보유 지지 구조체(20)에 놓인 탄화규소 반도체 기판(10)은, 열전도체(21a, 21b)에 의해 끼워지도록 하여 가열실 내에 수평으로 놓여 있다. 앞에도 언급한 바와 같이, 보유 지지 구조체(20)는 탄화규소 반도체 기판(10)의 두께보다도 두껍고, 스폿페이싱 구조는 탄화규소 반도체 기판(10) 상의 금속 박막(11, 12)을 비롯하여 탄화규소 반도체 기판(10) 상의 구조물이 돌출되지 않는 깊이로 조정되어 형성되어 있다. 이에 의해, 탄화규소 반도체 기판(10)을 사이에 끼우고 있는 열전도체(21a, 21b)와 탄화규소 반도체 기판(10)이 접촉할 일은 없다.
열전도체(21a, 21b)를 구성하는 재료로서는, 역시 보유 지지 구조체(20)와 마찬가지로 고내열, 고순도가 필요한 동시에, 열전도성이 풍부해 적외선을 강하게 흡수하는 재료가 좋으며, 예를 들어 실리콘 결정이, 취급이 용이하고 비용도 저렴하여 적합하지만, 그 외에는 게르마늄의 단결정 또는 다결정, 혹은 탄소 또는 탄화규소의 소결체 등을 이용해도 좋다.
열전도체(21a, 21b)의 치수는, 적어도 탄화규소 반도체 기판(10)을 덮을 만큼의 충분한 크기인 것이 좋다. 탄화규소 반도체와 같은 와이드 갭 반도체는 일반으로 적외선의 흡수가 부족하여, 적외선 램프에 의한 급속 가열은 곤란하다. 그러나, 본 제1 실시예와 같이, 적외 흡수가 강한 열전도체(21a, 21b)를 탄화규소 반도체 기판(10)에 근접시켜 배치함으로써, 가열된 열전도체(21a, 21b)가 가열원으로 되고, 또한 균열판(均熱板)의 역할도 담당하여, 탄화규소 반도체 기판(10)을 급속하게 또한 균일하게 승온시킬 수 있다.
열전도체(21a, 21b)에는 탄화규소 반도체 기판(10)의 온도 계측 수단으로서 열전대(22a, 22b)가 내열 접착제 등에 의해 장착되어 있고, 배선(23a, 23b)에 의해 가열실 외부로 인출되어 온도 조절기(도시하지 않음)에 접속되어 있다.
본 제1 실시예에서는, 급속 가열 처리를 행할 때에, 열전대(22a, 22b)의 지시 온도차[= 열전도체(21a, 21b)의 온도차]가 적어도 150 ℃ 미만, 바람직하게는 20 ℃ 미만에 들어가도록 온도 제어된다. 이때, 탄화규소 반도체 기판(10)의 온도 는, 열전대(22a, 22b)가 지시하는 온도의 중간 온도이다. 또한, 프로세스 안정성을 도모하고 열처리 결과의 재현성을 높이는 관점에서, 열전대(22a, 22b)의 지시 온도가 일치하도록 온도 제어하는 것이 가장 바람직한 모습일 것이다.
본 제1 실시예에서는, 이 요청에 응하는 기술을 제공할 수 있다. 이 목적을 달성하기 위해, 상부의 적외선 램프(35a)는 열전대(22a)가 지시하는 온도 데이터를 기초로 하여 전용의 온도 조절기(도시하지 않음)에서 열전도체(21a)에 부여한 온도로 되도록 제어한다. 마찬가지로, 하부의 적외선 램프(35b)는 열전대(22b)가 지시하는 온도 데이터를 기초로 하여 앞서 서술한 전용의 온도 조절기와는 다른 전용의 온도 조절기(도시하지 않음)에서 열전도체(21b)에 부여한 온도로 되도록 제어한다. 이러한 제어 방법을 채용함으로써, 한 쌍의 열전도체(21a, 21b)의 온도차를 2 ℃ 정도 이하로 억제하는 것이 가능해진다.
이상과 같은 장치의 구성에 의해, 탄화규소 반도체 기판(10) 상에 형성된 금속 박막(11, 12)은 탄화규소 반도체 기판(10)의 표면에만 접하므로, 열처리 중에 탄화규소 반도체 기판(10)이 처리실 내의 보유 지지 구조체(20) 등에 고착된다고 하는 불량을 일으키는 것은 회피된다.
또한, 열전대(22a, 22b), 혹은 서미스터 등에 의해 온도 모니터된 열전도체(21a, 21b)가, 가열 처리하고자 하는 탄화규소 반도체 기판(10)과 접하지 않고 탄화규소 반도체 기판(10)을 사이에 끼워 넣을 정도의 약간의 간격으로 근접 배치되어 있으므로, 탄화규소 반도체 기판(10)의 전체에 걸쳐 매우 재현성이 좋은 열처리 프로세스를 실행할 수 있다.
또한, 열전도체(21a, 21b)와 탄화규소 반도체 기판(10)의 간격은, 예를 들어 상하 각각 0.1 내지 0.5 ㎜ 정도가 적합하고, 이 정도의 간격이 설정되도록 보유 지지 구조체(20)에 스폿페이싱 가공을 하는 것은 가공 방법상에서도 용이하게 가능하다.
상기 탄화규소 반도체 기판(10), 보유 지지 구조체(20), 열전도체(21a, 21b)는, 그 배치 관계가 도3의 사시도에 도시하는 바와 같이 되어 있다. 탄화규소 반도체 기판(10)을 가열실 내에 세팅할 때에는, 도3에 도시하는 바와 같이 탄화규소 반도체 기판(10)에 대해 상측의 열전도체(21a)를 핀셋 등으로 들어올려 보유 지지 구조체(20)의 스폿페이싱 부분에 기판을 위치 맞춤하여 설치하고, 그 후 열전도체(21a)를 원래 상태로 복귀시켜 덮는 것만으로 완료되므로 간편하게 작업을 행할 수 있다.
또한, 예를 들어 도4의 사시도에 도시하는 바와 같이, 보유 지지 구조체(20)의 네 구석에 돌기 형상의 스토퍼(26)를 설치하고, 이 스토퍼(26)의 내측에 열전도체(21a, 21b)를 배치함으로써, 보유 지지 구조체(20)의 설치 위치를 용이하게 고정하는 것이 가능해진다.
또한, 본 제1 실시예에서는, 탄화규소 반도체 기판(10)과 보유 지지 구조체(20)를 열전도체(21a, 21b) 사이에 끼우는 구성으로 하였지만, 상측 또는 하측의 열전도체(21a, 21b)를 삭제하고, 하측 또는 상측의 열전도체(21a, 21b)만으로 열처리를 행하도록 해도 좋다.
이상 설명한 바와 같이, 상기 제1 실시예에서는, 탄화규소 반도체 기판(10) 의 양면에 형성된 금속 박막(11, 12)이 탄화규소 반도체 기판(10)과 접촉하지 않고, 탄화규소 반도체와 금속과의 금속간 화합물을 형성하는 것이 가능해져, 저저항의 오믹 콘택트를 얻을 수 있다.
가열실 내에 놓인 탄화규소 반도체 기판(10)과 근접하여 열전도체(21a, 21b)를 설치함으로써, 열전도체(21a, 21b)도 가열됨으로써 탄화규소 반도체 기판(10)으로의 복사열을 보다 균일하게 할 수 있다. 이에 의해, 탄화규소 반도체 기판(10) 내에 형성되는 반도체/금속의 콘택트 부분의 콘택트 저항의 변동을 저감시키는 것이 가능해져, 수율을 향상시킬 수 있다.
열전대(22a, 22b)에 의해 열전도체(21a, 21b)의 온도를 계측함으로써, 탄화규소 반도체 기판(10)의 원하는 온도에 매우 가까운 온도로 열처리 장치를 제어하는 것이 가능해진다. 이에 의해, 탄화규소 반도체 기판(10)에 대해 정밀도가 좋은 가열과, 탄화규소 반도체 기판(10)으로의 복사열을 보다 균일하게 하는 것이 가능해지고, 탄화규소 반도체 기판(10) 내에 형성한 콘택트 부분의 콘택트 저항의 변동이 저감되어 수율을 향상시킬 수 있다.
열전대(22a, 22b)에 의해 열전도체(21a, 21b)의 온도를 계측함으로써, 간편하고 온도 변화에 대해 추종성이 좋은 계측과 제어를 행할 수 있다. 또한, 열전도체(21a, 21b)의 온도는, 열전대 외에, 온도에 따라 저항치가 변화되는 금속 또는 금속 산화물에 의해 계측하도록 해도 좋다.
탄화규소 반도체 기판(10)의 표면, 이면 각각의 측에 근접하여 열전도체(21a, 21b)를 배치하였으므로, 탄화규소 반도체 기판(10)의 양면에 전극을 형성 하는 경우에 있어서도 탄화규소 반도체 기판(10)의 표면, 이면 각각의 표면 상에 형성된 탄화규소 반도체/금속에 대해 균일하게 열을 가할 수 있다. 이에 의해, 탄화규소 반도체 기판(10) 내에 형성되는 반도체/금속의 콘택트 부분의 콘택트 저항의 변동을 저감시키는 것이 가능해져, 수율을 향상시킬 수 있다.
열전도체(21a, 21b)를 실리콘 결정으로 구성함으로써, 탄화규소 반도체와 금속과의 금속간 화합물의 형성에 필요한 열처리 온도에 대해 충분히 높은 융점을 가지므로, 열전도체(21a, 21b)의 변형이나 파손의 우려가 없어진다. 또한, 매우 순도가 높은 실리콘 결정을 용이하게 입수 가능하므로, 금속간 화합물의 형성에 방해로 되지 않고 탄화규소 반도체 기판(10) 내에 형성되는 반도체/금속의 콘택트 부분의 콘택트 저항의 변동을 저감시키는 것이 가능해져, 수율을 향상시킬 수 있다.
가열 방법으로서, 급속 열처리를 이용함으로써, 보다 효과적으로 탄화규소 반도체 기판(10) 내에 형성되는 반도체/금속의 콘택트 부분의 콘택트 저항의 변동을 저감시키는 것이 가능해져, 수율을 향상시킬 수 있다.
[제2 실시예]
다음에, 본 발명의 제2 실시예에 대해 설명한다.
앞서 설명한 제1 실시예에 있어서는, 열전도체(21a, 21b)는 반복 사용에 의해 파손되거나 오염되므로, 생산 공정에서는 상당한 빈도로 교환할 필요가 있다. 그러나, 열전도체(21a, 21b)에는 온도 계측 수단으로서의 열전대(22a, 22b)가 고착되어 있으므로 교환에 수고를 필요로 한다. 또한, 고착되어 있으므로, 열전대(22a, 22b)의 교환도 함께 행해야 한다. 이 열전대(22a, 22b)는 신뢰성이 높은 열전대 종류, 예를 들어 백금과 로듐의 합금을 이용하고 있으므로 보수 비용이 증대되는 경향이 있다. 그래서, 본 제2 실시예는 앞서 서술한 제1 실시예와 동일한 효과를 얻는 동시에, 이 점을 개선하여 생산성을 향상시킨 기술을 제공하는 것이다.
도5는 본 발명의 제2 실시예에 관한 반도체 제조 장치의 구성을 도시하는 단면도이다. 또한, 도5에 있어서, 앞서 서술한 도1과 동일 부호인 것은 동일 기능을 갖는 것으로, 그 설명은 생략한다.
도5에 있어서, 본 제2 실시예의 특징으로 하는 것은, 앞서 서술한 제1 실시예에서 열전도체(21a, 21b)에 부설되어 있었던 열전대(22a, 22b)를 삭제하고, 이 열전대(22a, 22b) 대신에 탄화규소 반도체 기판(10)의 온도를 계측하는 온도 계측 수단으로서 적외 방사 온도계(36a, 36b)를 설치한 것에 있으며, 그 외에는 도1과 동일하다.
적외 방사 온도계(36a, 36b)는 하우징(30)의 외부에 설치되어 있고, 적외 방사 온도계(36a)는 열전도체(21a)의 온도를 계측하도록, 적외 방사 온도계(36b)는 열전도체(21b)의 온도를 계측하도록 각각 초점 및 복사율이 조절되어 있다. 적외 방사 온도계(36a, 36b)의 온도 정보는, 적외선 램프(35a, 35b)를 제어하는 온도 조절기(도시하지 않음)로 송출된다. 또한, 도5에 있어서, 적외 방사 온도계(36a, 36b)에 부여되어 있는 파선은, 적외선의 도광을 가상적으로 나타낸 것이다.
이러한 구성의 제2 실시예와 앞서 서술한 제1 실시예의 큰 차이점은, 열전도체(21a, 21b)의 온도를 비접촉으로 계측하고 있는 것이다. 이에 의해, 열전도 체(21a, 21b)에 고착되는 부재는 없어진다. 따라서, 본 제2 실시예는 앞서 서술한 제1 실시예와 동일한 효과가 얻어지는 것에 더하여, 열전도체(21a, 21b)의 교환을 단시간, 예를 들어 수 분 정도에 용이하게 행하는 것이 가능해진다. 또한, 고가의 열전대의 교환이 불필요해져, 보수 비용을 효과적으로 삭감할 수 있다.
[제3 실시예]
도6은 본 발명의 제3 실시예에 관한 반도체 제조 장치의 구성을 도시하는 도면이다. 도6에 도시하는 제3 실시예의 장치는, 앞서 서술한 도1과 동일한 급속 가열 처리 장치로, 탄화규소 반도체 기판의 표리 양면에 전기적으로 접속을 취하기 위한 전극을 형성하는 공정에 사용한다. 또한, 도6의 보유 지지 구조체(25) 이외의 구성 및 탄화규소 반도체 기판(10)에 대한 오믹 콘택트의 전극 재료 등에 대해서는 앞의 제1 실시예에서 서술한 내용과 동일하며, 설명은 생략한다.
도6에 있어서, 본 제3 실시예의 특징은, 앞서 서술한 제1 실시예의 열전도체가 보유 지지 구조체(25)를 겸한 구조체로 되어 있는 점이다. 보유 지지 구조체(25)의 재료로서는, 제1 실시예에서 서술한 보유 지지 구조체(20)와 마찬가지로 고내열, 고순도가 필요한 동시에 적외선을 흡수하는 재료가 좋으며, 예를 들어 실리콘 결정이, 취급이 용이하고 비용도 저렴해 적합하지만, 그 외에는 게르마늄의 단결정 또는 다결정, 혹은 탄소 또는 탄화규소의 소결체 등을 이용할 수 있다.
본 제3 실시예에서는, 도7의 단면도를 참조하여 1 ㎜ 두께 정도의 실리콘 단결정 기판을 이용한 보유 지지 구조체(25)의 예에 대해 설명한다.
통상, 탄화규소 반도체 기판(10)의 두께는, 예를 들어 3인치Φ인 경우에 0.35 ㎜ 내지 0.4 ㎜ 정도이므로, 실리콘 기판의 두께는 1 ㎜ 정도이면 충분하다. 실리콘의 보유 지지 구조체(25)의 소정의 위치에는, 단차를 갖는 스폿페이싱(28, 29)이 형성되어 있다. 단차부(24)를 경계로 한 스폿페이싱(28, 29)의 각각의 깊이는, 스폿페이싱(28)에서는 탄화규소 반도체 기판(10)의 두께와 기판 표면 상에 형성된 금속 박막이나 실리콘 산화막 등의 구조체의 두께를 더한 두께보다도 커지도록 형성되어 있다. 한편, 스폿페이싱(29)는 탄화규소 반도체 기판(10)의 이면에 형성되어 있는 금속 박막이나 실리콘 산화막 등의 구조체의 두께보다도 깊어지도록 형성되어 있다. 단차부(24)의 돌출량은, 탄화규소 반도체 기판의 이면에 형성되어 있는 금속 박막보다도 기판의 외측에서 접촉하도록 조정되어 있다.
이러한 실리콘의 보유 지지 구조체(25)의 제조 방법으로서는, 예를 들어 포토리소그래피 기술과 산 혹은 알칼리 용액을 이용한 에칭, 혹은 RIE법 등의 건식 에칭을 이용하여, 각각의 에칭 조건과 에칭 시간을 관리하여 에칭 깊이를 제어함으로써 용이하게 형성하는 것이 가능하다.
도6으로 되돌아가, 보유 지지 구조체(25)의 스폿페이싱 내부에 놓인 탄화규소 반도체 기판(10)은, 이면의 주변 부분에 금속 박막(12)이 형성되어 있지 않은 영역과 보유 지지 구조체(25)의 스폿페이싱 내부에 형성된 단차부(24)의 접촉에 의해 보유 지지된다. 이에 의해, 금속 박막(11, 12)은 보유 지지 구조체(25)에 접촉할 일은 없다.
실리콘의 보유 지지 구조체(25)에는, 열전대(22a, 22b), 혹은 서미스터 등이 내열 접착제 등에 의해 설치되어 있어, 온도 계측을 할 수 있도록 되어 있다.
이러한 보유 지지 구조체(25)를 채용함으로써 부품 개수를 적게 하는 것이 가능하므로, 작업성이 간편해진다. 또한, 앞의 제1 실시예에서 서술한 것과 동일한 방법으로, 보유 지지 구조체(25)의 상면에 탄화규소 반도체 기판(10)을 덮도록 실리콘 결정 등의 열전도체를 배치함으로써, 균열성(均熱性)을 더욱 향상시키는 것도 가능하다.
또한, 상기 제3 실시예에 있어서, 온도 계측 수단으로서, 열전대(22a, 22b) 대신에 앞의 제2 실시예에서 설명한 적외 온도 방사계를 채용해도 좋다.
이상 설명한 바와 같이, 상기 제3 실시예에 있어서는, 탄화규소 반도체 기판(10)을 보유 지지하는 보유 지지 구조체(25)에 제1 실시예에서 설명한 열전도체(21a, 21b)의 기능을 갖게 함으로써, 구성이 간단해져 작업성을 향상시킬 수 있다.
[제4 실시예]
도8은 본 발명의 제4 실시예에 관한 반도체 장치의 구성을 도시하는 도면이다. 도8에 도시하는 제4 실시예의 반도체 장치를 가열하는 장치는, 앞서 서술한 도1과 동일한 급속 가열 처리 장치로, 탄화규소 반도체 기판의 표리 양면에 전기적으로 접속을 취하기 위한 전극을 형성하는 공정에 사용한다. 또한, 도8에 도시하는 급속 가열 처리 장치의 구성 및 탄화규소 반도체 기판(10)에 대한 오믹 콘택트의 전극 재료 등에 대해서는 앞의 제1 실시예에서 서술한 내용과 동일하며, 설명은 생략한다.
앞서 서술한 제1 실시예에 있어서는, 석영이나 실리콘 등의 재료를 이용하여 탄화규소 반도체 기판(10)과는 별개의 부재로 보유 지지 구조체(20)를 형성하는 방법을 서술하였지만, 도8에 도시하는 본 제4 실시예의 특징은, 탄화규소 반도체 기판(10)을 보유 지지하는 보유 지지 구조체를 탄화규소 반도체 기판(10) 상에 미리 형성한 것에 있으며, 보유 지지 구조체를 별개의 부재로 형성할 필요가 없어진다.
탄화규소 반도체 기판(10)에는, 금속 박막(12)의 주변에, 탄화규소 반도체 기판(10)에 형성된 구조체보다도 돌출되고 보유 지지 구조체로서 기능하는 실리콘 산화막(16)이 형성되어 있다. 이에 의해, 탄화규소 반도체 기판(10)은 열전도체(21b) 상에 직접 놓여 있지만, 실리콘 산화막(16)이 브리지(bridge)로 되어 금속 박막(12)과 열전도체(21b) 사이에는 공간이 형성된다. 따라서, 금속 박막(12)은 열전도체(21b)와 접촉하는 것이 회피되어, 열처리 중에 금속 박막(12)과 예를 들어 실리콘 등의 열전도체(21b)가 반응하여 탄화규소 반도체 기판(10)이 고착되어 버리는 것과 같은 문제를 회피할 수 있다.
보유 지지 구조체의 실리콘 산화막(16)은, 이하에 나타내는 방법에 의해 용이하게 형성하는 것이 가능하다. 우선, 예를 들어 종형 MOSFET의 드레인 전극을 형성할 때에 증착하는 금속 박막보다도 두꺼운 실리콘 산화막을 기판 이면에 각종 CVD법에 의해 퇴적(deposition)한다. 퇴적의 두께는, 이물질 등의 영향을 받기 어렵게 하기 위해 대략 0.3 ㎛ 정도 이상이 바람직하다. 1 ㎛ 정도 이상의 막 두께를 형성하는 것이 가능하면, 예를 들어 PSG막이나 BPSG막을 이용함으로써 열처리 중에 퇴적된 막에 크랙이 발생되는 등의 예측할 수 없는 사태를 회피할 수 있다.
그 후, 소위 리프트오프(lift-off)법에 의해 두꺼운 실리콘 산화막에 둘러싸 인 영역 내에 금속 박막을 형성한다. 예를 들어, 포토리소그래피/에칭에 의해 두꺼운 실리콘 산화막의 소정의 위치를 개구한 후, n형 탄화규소 반도체 기판이면 Ni 등의 금속을 스퍼터법, 전자 빔 증착법 등에 의해 50 내지 100 ㎚ 정도의 두께로 형성하고, 그 후 레지스트막을 유기 용매 등으로 제거함으로써 기판 상에 두꺼운 실리콘 산화막(16)의 보유 지지 구조체를 형성할 수 있다.
또한, 이 브리지 구조는 열처리 후 불필요해지므로, 기판 표면측의 소자 영역 표면을 포토레지스트로 보호한 후에, 희불산 등의 에칭액에 침지하여 실리콘 산화막(16)만 선택적으로 제거할 수 있다.
또한, 앞서 서술한 제1 실시예와 마찬가지로 열전도체로 탄화규소 반도체 기판(10)을 사이에 끼우는 구성도 물론 가능하며, 이 경우에는 탄화규소 반도체 기판(10)의 표면측에도 금속 박막(11)보다 두꺼운 실리콘 산화막(15)을 동일하게 형성함으로써 브리지 구조를 구성할 수 있다. 또한, 온도 계측 수단으로서, 열전대(22b) 대신에, 앞서 제2 실시예에서 설명한 적외 온도 방사계를 채용해도 좋다.
이상 설명한 바와 같이, 본 제4 실시예에서는 탄화규소 반도체 기판(10)에 금속 박막(11, 12)보다도 돌출된 보유 지지 구조체를 형성하여, 이 보유 지지 구조체에 의해 금속 박막(11, 12)이 직접 열전도체(21a, 21b)나 다른 지그류에 접촉하지 않는 구조로 하였으므로, 제조하고자 하는 탄화규소 반도체 장치의 구조에 의해 가열 처리 장치측에서 보유 지지 구조체를 개별로 제작할 필요가 없어, 편리성이 향상된다.
금속 박막(11, 12)보다도 두꺼운 실리콘 산화막으로 보유 지지 구조체를 형 성함으로써, 제조하고자 하는 탄화규소 반도체 장치의 구조에 의해 가열 처리 장치측에서 보유 지지 구조체를 개별로 제작할 필요가 없어, 편리성이 향상된다.
탄화규소 반도체 기판(10)이 열처리 공정 중에 접촉하는 부분에는 미리 금속 박막(11, 12)을 형성하지 않도록 함으로써, 제조하고자 하는 탄화규소 반도체 장치의 구조에 의해 가열 처리측에서 보유 지지 구조체를 개별로 제작할 필요가 없어, 편리성이 향상된다.
또한, 상기 제1 내지 제4 실시예에서는, 와이드 갭 반도체로서 탄화규소 반도체를 이용하였지만, 질화갈륨, 다이아몬드 등에 있어서도 동일하게 실시하는 것이 가능하다. 이에 의해, 상기 와이드 밴드 갭 반도체에 있어서의 오믹 콘택트의 형성에 있어서, 콘택트 부분의 콘택트 저항의 변동이 저감되어 수율을 향상시킬 수 있다.
본 발명에 따르면, 반도체 기판의 양면에 양호한 전기적 특성을 갖는 오믹 콘택트를 간편하게 형성할 수 있다.

Claims (34)

  1. 반도체 기판의 한쪽 주면(主面)과 다른 쪽 주면 중 적어도 한쪽 면 상에, 금속 전극으로 되는 금속 박막을 형성한 후, 상기 반도체 기판을 급속 가열하는 처리를 행하는 반도체 제조 장치에 있어서,
    상기 반도체 기판 상의 금속 박막이 형성되어 있는 영역 외부와의 접촉에 의해 상기 반도체 기판을 보유 지지하고, 보유 지지한 상기 반도체 기판을 상기 반도체 제조 장치의 가열실 내에 설치하는 보유 지지 구조체를 갖는 것을 특징으로 하는 반도체 제조 장치.
  2. 제1항에 있어서, 상기 보유 지지 구조체는, 열전도체로 구성되어 있는 것을 특징으로 하는 반도체 제조 장치.
  3. 제1항에 있어서, 상기 보유 지지 구조체에 보유 지지된 상기 반도체 기판에 근접하여 상기 가열실 내에 설치된 열전도체를 갖는 것을 특징으로 하는 반도체 제조 장치.
  4. 제3항에 있어서, 상기 열전도체는, 상기 반도체 기판의 한쪽 주면측에 배치된 제1 열전도체와, 상기 반도체 기판을 사이에 두고 상기 반도체 기판의 다른 쪽 주면측에 배치된 제2 열전도체로 구성되어 있는 것을 특징으로 하는 반도체 제조 장치.
  5. 제2항 내지 제4항 중 어느 한 항에 있어서, 상기 반도체 기판을 급속 가열하는 처리는, 상기 가열실 외부로부터 가열된 상기 열전도체의 발열을 주된 열원으로 하여 행해지는 것을 특징으로 하는 반도체 제조 장치.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 반도체 기판의 온도를 계측하는 온도 계측 수단을 갖는 것을 특징으로 하는 반도체 제조 장치.
  7. 제6항에 있어서, 상기 온도 계측 수단은, 상기 보유 지지 구조체 또는 상기 열전도체의 온도를 계측함으로써 상기 반도체 기판의 온도를 간접적으로 계측하는 것을 특징으로 하는 반도체 제조 장치.
  8. 제6항 또는 제7항에 있어서, 상기 온도 계측 수단으로부터 부여되는 온도 정보를 기초로 하여, 상기 반도체 기판의 온도를 제어하는 것을 특징으로 하는 반도체 제조 장치.
  9. 제4항에 있어서, 상기 제1 열전도체의 온도를 계측하는 제1 온도 계측 수단과,
    상기 제2 열전도체의 온도를 계측하는 제2 온도 계측 수단을 갖는 것을 특징 으로 하는 반도체 제조 장치.
  10. 제9항에 있어서, 상기 제1 열전도체를 주로 가열하는 제1 가열 수단과,
    상기 제2 열전도체를 주로 가열하는 제2 가열 수단을 갖는 것을 특징으로 하는 반도체 제조 장치.
  11. 제10항에 있어서, 상기 제1 가열 수단에 의해 가열되는 상기 제1 열전도체의 온도는 상기 제1 온도 계측 수단에 의해 계측된 온도를 기초로 하고, 상기 제2 가열에 의해 가열되는 상기 제2 열전도체의 온도는 상기 제2 온도 계측 수단에 의해 계측된 온도를 기초로 하여, 각각 독립하여 개별로 제어되는 것을 특징으로 하는 반도체 제조 장치.
  12. 제11항에 있어서, 상기 제1 열전도체와 상기 제2 열전도체의 온도차는, 상기 반도체 기판을 급속 가열 처리하고 있는 동안은 150 ℃ 미만 혹은 20 ℃ 미만으로 제어되는 것을 특징으로 하는 반도체 제조 장치.
  13. 제6항 내지 제12항 중 어느 한 항에 있어서, 상기 온도 계측 수단은 상기 열전도체에 직접 접속된 열전대, 혹은 온도에 따라 저항치가 변화되는 금속 또는 금속 산화물로 구성되어 있는 것을 특징으로 하는 반도체 제조 장치.
  14. 제6항 내지 제12항 중 어느 한 항에 있어서, 상기 온도 계측 수단은 측정 대상으로부터 방사되는 적외광을 상기 가열실 외부에서 검출하고, 검출된 적외광을 기초로 하여 온도를 계측하는 적외선 방사 온도계로 구성되어 있는 것을 특징으로 하는 반도체 제조 장치.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서, 상기 반도체 기판이 상기 가열실에서 급속 가열 처리되는 동안에 상기 보유 지지 구조체와 접촉하는 부분의 상기 반도체 기판에는, 미리 금속 박막이 형성되지 않도록 상기 반도체 기판에 금속 박막 패턴이 형성되어 있는 것을 특징으로 하는 반도체 제조 장치.
  16. 제1항 내지 제15항 중 어느 한 항에 있어서, 상기 보유 지지 구조체는 착탈 가능하게 상기 반도체 제조 장치에 장착되어 이루어지는 것을 특징으로 하는 반도체 제조 장치.
  17. 제2항 내지 제16항 중 어느 한 항에 있어서, 상기 열전도체는 실리콘 결정으로 구성되어 있는 것을 특징으로 하는 반도체 제조 장치.
  18. 제2항 내지 제16항 중 어느 한 항에 있어서, 상기 열전도체는 게르마늄의 단결정 또는 다결정, 혹은 탄소 또는 탄화규소의 소결체로 구성되어 있는 것을 특징으로 하는 반도체 제조 장치.
  19. 제2항 내지 제16항 중 어느 한 항에 있어서, 상기 열전도체는 적외광을 흡수하여 발열하는 무기 물질로 구성되어 있는 것을 특징으로 하는 반도체 제조 장치.
  20. 제1항 내지 제19항 중 어느 한 항에 있어서, 상기 반도체 기판은, 탄화규소, 질화갈륨, 혹은 다이아몬드로 이루어지는 와이드 밴드 갭 반도체로 구성되어 있는 것을 특징으로 하는 반도체 제조 장치.
  21. 제1항 내지 제20항 중 어느 한 항에 있어서, 상기 가열실 내에 불활성 가스를 도입하고, 가열 램프의 복사열에 의해 상기 가열실 내를 승온시키는 가열 수단을 갖는 것을 특징으로 하는 반도체 제조 장치.
  22. 적외 가열 가능하고 평판인 한 쌍의 열전도체 사이에 피열처리 기판을 끼움 지지하고, 상기 한 쌍의 열전도체를 상기 한 쌍의 열전도체의 외부로부터 적외 가열함으로써, 상기 피열처리 기판을 급속 가열 처리하는 것을 특징으로 하는 반도체 제조 장치.
  23. 반도체 기판의 한쪽 주면과 다른 쪽 주면 중 적어도 한쪽 면 상에, 금속 전극으로 이루어지는 금속 박막을 형성한 후 급속 가열 처리되는 반도체 장치에 있어서,
    상기 반도체 기판 상의 상기 금속 박막이 형성되어 있는 영역 외부에, 상기 반도체 기판에 형성된 구조체보다도 돌출되어 형성되고, 상기 반도체 기판이 가열 처리될 때에 급속 가열 장치의 가열실 내에서 상기 반도체 기판을 보유 지지하는 보유 지지 구조체를 갖는 것을 특징으로 하는 반도체 장치.
  24. 제23항에 있어서, 상기 급속 가열 장치의 가열실 내에는, 상기 보유 지지 구조체의 근방에 열전도체가 설치되어 이루어지는 것을 특징으로 하는 반도체 장치.
  25. 제24항에 있어서, 상기 반도체 기판을 급속 가열하는 처리는, 상기 가열실 외부로부터 가열된 상기 열전도체의 발열을 주된 열원으로 하여 행해지는 것을 특징으로 하는 반도체 장치.
  26. 제24항 또는 제25항에 있어서, 상기 열전도체는, 상기 반도체 기판의 한쪽 주면측에 배치된 제1 열전도체와, 상기 반도체 기판을 사이에 두고 상기 반도체 기판의 다른 쪽 주면측에 배치된 제2 열전도체로 구성되어 있는 것을 특징으로 하는 반도체 장치.
  27. 제26항에 있어서, 제1 가열 수단에 의해 가열되는 상기 제1 열전도체의 온도는 상기 제1 열전도체의 온도를 계측하는 제1 온도 계측 수단에 의해 계측된 온도를 기초로 하고, 제2 가열에 의해 가열되는 상기 제2 열전도체의 온도는 상기 제2 열전도체의 온도를 계측하는 제2 온도 계측 수단에 의해 계측된 온도를 기초로 하여, 각각 독립하여 개별로 제어되는 것을 특징으로 하는 반도체 장치.
  28. 제27항에 있어서, 상기 제1 열전도체와 상기 제2 열전도체의 온도차는, 상기 반도체 기판을 급속 가열 처리하고 있는 동안은 150 ℃ 미만 혹은 20 ℃ 미만으로 제어되는 것을 특징으로 하는 반도체 장치.
  29. 제24항 내지 제28항 중 어느 한 항에 있어서, 상기 열전도체는 실리콘 결정으로 구성되어 있는 것을 특징으로 하는 반도체 장치.
  30. 제24항 내지 제28항 중 어느 한 항에 있어서, 상기 열전도체는 게르마늄의 단결정 또는 다결정, 혹은 탄소 또는 탄화규소의 소결체로 구성되어 있는 것을 특징으로 하는 반도체 장치.
  31. 제24항 내지 제28항 중 어느 한 항에 있어서, 상기 열전도체는 적외광을 흡수하여 발열하는 무기 물질로 구성되어 있는 것을 특징으로 하는 반도체 장치.
  32. 제23항 내지 제31항 중 어느 한 항에 있어서, 상기 반도체 기판이 상기 가열실에서 급속 가열 처리되는 동안에 상기 보유 지지 구조체와 접촉하는 부분의 상기 반도체 기판에는, 미리 금속 박막이 형성되지 않도록 상기 반도체 기판에 금속 박 막 패턴이 형성되어 있는 것을 특징으로 하는 반도체 장치.
  33. 제23항 내지 제32항 중 어느 한 항에 있어서, 상기 보유 지지 구조체는 실리콘 산화물로 구성되어 있는 것을 특징으로 하는 반도체 장치.
  34. 제23항 내지 제33항 중 어느 한 항에 있어서, 상기 반도체 기판은 탄화규소, 질화갈륨, 혹은 다이아몬드로 이루어지는 와이드 밴드 갭 반도체로 구성되어 있는 것을 특징으로 하는 반도체 장치.
KR1020087012707A 2005-10-28 2006-09-22 반도체 제조 장치 및 반도체 장치 KR20080064185A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005314851 2005-10-28
JPJP-P-2005-00314851 2005-10-28

Publications (1)

Publication Number Publication Date
KR20080064185A true KR20080064185A (ko) 2008-07-08

Family

ID=37967535

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087012707A KR20080064185A (ko) 2005-10-28 2006-09-22 반도체 제조 장치 및 반도체 장치

Country Status (6)

Country Link
US (1) US20090289355A1 (ko)
EP (1) EP1950798A1 (ko)
JP (1) JPWO2007049413A1 (ko)
KR (1) KR20080064185A (ko)
CN (1) CN101300666A (ko)
WO (1) WO2007049413A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5573533B2 (ja) * 2010-09-17 2014-08-20 トヨタ自動車株式会社 基板の熱処理方法および熱処理装置
JP2012172871A (ja) * 2011-02-18 2012-09-10 Tokyo Electron Ltd 熱処理装置および熱処理装置の温度測定方法
TWI717056B (zh) * 2019-10-15 2021-01-21 萬潤科技股份有限公司 散熱片壓合製程之溫度控制方法及裝置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60239400A (ja) * 1984-05-11 1985-11-28 Sumitomo Electric Ind Ltd 化合物半導体のアニ−ル法
JPH0521367A (ja) * 1991-07-11 1993-01-29 Nec Corp 熱処理装置
JPH05102066A (ja) * 1991-10-04 1993-04-23 Fujitsu Ltd 半導体素子の製造装置
JPH0817755A (ja) * 1994-06-24 1996-01-19 Sony Corp 半導体ウエハーの熱処理装置
JP2875768B2 (ja) * 1994-11-30 1999-03-31 新日本無線株式会社 半導体基板の熱処理方法
JP3785650B2 (ja) * 1995-03-17 2006-06-14 東京エレクトロン株式会社 枚葉式熱処理装置
JPH09306860A (ja) * 1996-05-13 1997-11-28 Kokusai Electric Co Ltd 熱処理炉
CN1131548C (zh) * 1997-04-04 2003-12-17 松下电器产业株式会社 半导体装置
JP3935343B2 (ja) * 2001-12-05 2007-06-20 新電元工業株式会社 絶縁ゲート型バイポーラトランジスタ及びその製造方法
JP3559971B2 (ja) * 2001-12-11 2004-09-02 日産自動車株式会社 炭化珪素半導体装置およびその製造方法
JP2003303966A (ja) * 2002-04-11 2003-10-24 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
DE10236896B4 (de) * 2002-08-12 2010-08-12 Mattson Thermal Products Gmbh Vorrichtung und Verfahren zum thermischen Behandeln von Halbleiterwafern
JP2005016906A (ja) * 2003-06-27 2005-01-20 Kyocera Corp 焼成炉およびこれを用いた太陽電池素子の製造方法

Also Published As

Publication number Publication date
EP1950798A1 (en) 2008-07-30
CN101300666A (zh) 2008-11-05
US20090289355A1 (en) 2009-11-26
JPWO2007049413A1 (ja) 2009-04-30
WO2007049413A1 (ja) 2007-05-03

Similar Documents

Publication Publication Date Title
US20190206706A1 (en) Temperature measurement in multi-zone heater
US7846255B2 (en) Processing equipment for object to be processed
JPH10239165A (ja) 基板の温度測定器、基板の温度を測定する方法および基板の加熱方法
JP3878321B2 (ja) 基板ウェハの加工装置
KR20080064185A (ko) 반도체 제조 장치 및 반도체 장치
KR101605079B1 (ko) 급속 열처리 장치
KR20000017024A (ko) 광조사식 가열장치의 가드링
JP4143376B2 (ja) 加熱装置及び半導体素子製造装置用ヒータアセンブリ
US8703626B2 (en) Method, tool, and apparatus for manufacturing a semiconductor device
US5126533A (en) Substrate heater utilizing protective heat sinking means
JPS6037116A (ja) 光照射炉
US7921803B2 (en) Chamber components with increased pyrometry visibility
KR102219542B1 (ko) 접촉 연소식 가스 센서 및 그 제조 방법
JPS6294925A (ja) 熱処理装置
JP2009094232A (ja) サセプタおよび気相成長装置
JP4972125B2 (ja) 熱処理装置、ヒータユニットおよび半導体製造方法
JP4410472B2 (ja) 半導体製造装置および半導体装置の製造方法
JPH07151606A (ja) 基板の温度測定装置
KR100974502B1 (ko) 로내부의 온도감지장치
EP0452777B1 (en) Wafer heating and monitoring system and method of operation
JP2006114638A (ja) 熱処理装置、熱処理方法及び昇温レートの算出方法
JPH11312651A (ja) 基板処理装置
JP2004179355A (ja) 真空装置及び加熱処理装置
JPS6365631A (ja) 試料加熱用ホルダ
JPS6036927A (ja) センサ−

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application