KR20080047285A - Si-기판 및 SiGe-기판을 위한 크롬이 없는 식각용액, 상기 식각 용액을 이용하여 결함을 나타내기위한방법 및 상기 식각 용액을 이용하여 Si-기판 및SiGe-기판을 처리하기 위한 프로세스 - Google Patents

Si-기판 및 SiGe-기판을 위한 크롬이 없는 식각용액, 상기 식각 용액을 이용하여 결함을 나타내기위한방법 및 상기 식각 용액을 이용하여 Si-기판 및SiGe-기판을 처리하기 위한 프로세스 Download PDF

Info

Publication number
KR20080047285A
KR20080047285A KR1020070119917A KR20070119917A KR20080047285A KR 20080047285 A KR20080047285 A KR 20080047285A KR 1020070119917 A KR1020070119917 A KR 1020070119917A KR 20070119917 A KR20070119917 A KR 20070119917A KR 20080047285 A KR20080047285 A KR 20080047285A
Authority
KR
South Korea
Prior art keywords
etching solution
etching
substrates
acetic acid
concentration
Prior art date
Application number
KR1020070119917A
Other languages
English (en)
Other versions
KR100930294B1 (ko
Inventor
알렉상드라 아바디
Original Assignee
에스.오.아이. 테크 실리콘 온 인슐레이터 테크놀로지스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스.오.아이. 테크 실리콘 온 인슐레이터 테크놀로지스 filed Critical 에스.오.아이. 테크 실리콘 온 인슐레이터 테크놀로지스
Publication of KR20080047285A publication Critical patent/KR20080047285A/ko
Application granted granted Critical
Publication of KR100930294B1 publication Critical patent/KR100930294B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • C09K13/04Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02019Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)
  • ing And Chemical Polishing (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 실리콘 게르마늄 표면을 포함한 반도체 표면들 상의 결함을 검출하는데 적절한 새로운 식각 용액, 및 여기에서 개시되는 것과 같은 식각 용액으로 반도체 표면을 처리하는 방법에 관련된다. 이러한 새로운 식각 용액은 크롬이 없고 매우 충분한 식각 속도 및 매우 만족할만한 식각 결과를 가능하게 한다.

Description

Si-기판 및 SiGe-기판을 위한 크롬이 없는 식각 용액, 상기 식각 용액을 이용하여 결함을 나타내기위한 방법 및 상기 식각 용액을 이용하여 Si-기판 및 SiGe-기판을 처리하기 위한 프로세스 {Chromium-free etching solution for Si-substrates and SiGe-substrates, method for revealing defects using the etching solution and process for treating Si-substrates and SiGe-substrates using the etching solution}
본 발명은 실리콘 기판 및 실리콘 게르마늄 기판의 처리를 위해 적절한 크롬이 없는 새로운 식각 용액, 그러한 기판들을 처리하기 위한 방법, 및 본 발명에 따른 식각 용액을 이용하여 그러한 기판들 상의 결함을 나타내기 위한 방법에 관한 것이다.
마이크로 전자 장치들을 위한 기판 내의 결정 결함들은 그들이 집적 회로들의 기능성 및 신뢰성에 부정적인 영향을 줌으로써 매우 바람직하지 않고, 이러한 집적 회로들은 웨이퍼들, 특히 실리콘 온 인슐레이터(SOI, silicon-on-insulator) 형태의 웨이퍼와 같은 기판을 이용하여 형성된다. 결정 결함들을 식별하기 위한 일반적인 시도 및 그들에 의한 기판 표면의 품질 특성화는 소위 구조적 식각 용액을 이용한다. 이러한 식각 용액들은, 결정 구조로부터의 식각 속도의 의존도로 인하여, 결정 결함을 식별할 수 있고, 이는 결정 결함들이 구조적 식각 용액의 적용 후에 낮은 언덕(hillock) 또는 식각 구멍(etch pits) 중 하나로 진행하기 때문이다.
다양한 식각 용액들이 일반적으로 강한 산화제의 존재를 필요로 하는 실리콘 표면들에 대하여 제안되어왔다.
F. Secco는 Journal of Electrochemical Society, 119, no. 7, pp. 948-951(1972)에서 실리콘 내의 식각 구멍들을 나타내기 위한 식각 용액을 설명하였고, 이는 플루오르화수소산(hydrofluoric acid) 및 수화 알칼리 중크롬산염(aqueous alkali dichromate)의 혼합물로 구성된다. 알칼리 중크롬산염은 플루오르화수소산이 산화 생성물, 이름하여 실리콘 다이옥사이드(silicon dioxide)를 용해하는 동안 산화제로써 작용한다. 그러나 크롬산염(chromate) 및 특히 중크롬산염(dichromate)은 세포 및 DNA와 상호작용하는 그들의 능력 때문에 매우 독성이다.
W. C. Dash는 the Journal of Applied Physics, vol. 27, no. 10, pp. 1193-1195 (1956)에서 플루오르화수소산, 질산(nitric acid) 및 아세트산(acetic acid)으로 구성된 반도체 기반 상의 결함을 나타낼 수 있는 추가적인 식각 용액을 개시한다. 이러한 용액이 실리콘 기판을 포함하는 반도체 기판들을 식각할 수 있는 반면에, Dash에 따른 식각 용액은 결함의 다른 유형들을 구별 짓지 못하고 더 나아가 만족스러운 식각 속도를 제공하지 않는다.
US 2,619,414는 전기적 특성을 향상시키기 위하여 반도체 표면 위에 적용되기 위한 추가적인 화학적 식각제를 개시한다. US 2,619,414에 개시된 화학적 식각 제는 아세트산, 질산, 플루오르화수소산 및 브롬을 포함한다. US 2,619,414에서 개시된바와 같은 구성의 단점은 브롬을 이용한다는 것이며, 이는 매우 불안정하고 휘발성이고, 그로인해 이러한 선행 기술 문헌에 따른 화학적 식각제는 오직 저온의 어두운 곳에 굉장히 짧은 시간동안 저장될 수 있고 브롬이 화합물로부터 증발하기 때문에 오직 환기 하에서 다룰 수 있다. 비록 브롬이 크롬산염 또는 중크롬산염만큼 독성은 아니더라도, 예방적인 조치가 US 2,619,414에 따른 화학적 식각제를 이용할 때 수행되어야 한다.
실리콘에 또한 게르마늄을 부가하여 구성되는 기판에 대하여, 유사한 식각 용액들이 선행 기술에서 제안되어 왔다.
D. G. Schimmel은 J. Electrochem. Soc., Solid State Science and Technology, 479-483 (1979)에서, 크롬을 포함하는 용액의 이용을 개시하고, 이는 1:1의 HF/CrO3의 비율을 갖는 특징이 있다. 이러한 식각 용액의 주요 단점도 높은 독성 크롬의 존재이다. 다른 크롬을 포함하는 식각 용액들은 Wright에 의한 용액이고, HF, HNO3, CrO3, Cu(NO3)2, 물 및 아세트산을 포함한다. 역시, 그러한 식각 용액의 주요 단점은 매우 독성의 중금속들, 특히 크롬의 이용이다(M. W. Jenkins, J. Electrochem. Soc., vol. 124(1977), 757-762).
종래의 식각 용액의 상기 지적된 단점들의 관점에서, 크롬이 없는 식각 용액을 제안하기 위하여 시도되어왔다. 위에서 이미 지적된 바와 같이, Dash에 따른 식각 용액은 플루오르화수소산, 질산, 아세트산, 다시 말해서 1:3:10의 부피 비율의 HF(농도 49%), HNO3(농도 70%) 및 아세트산(농도 100%)이다. 그러나 이미 위에서 지적된 바와 같이, Dash에 따른 식각 용액에서 얻을 수 있는 식각 속도는 만족스럽지 않다. 다른 크롬이 없는 식각 용액은 예를 들면 36:1-2:20의 부피 비율의 플루오르화수소산(농도 49%), 질산(농도 70%), 및 아세트산(농도 100%)을 포함하는 Sopori에 따른 식각 용액이다. 역시 이러한 식각 용액에서 얻을 수 있는 식각 속도는 만족스럽지 않고 사실상 이러한 식각 용액은 오직 폴리실리콘을 처리하기 위하여 이용되게 되었다(B. L. Sopori, J. Electrochem. Soc. vol. 131(1984), 667).
결국, 크롬이 없는 식각 용액은 the Japanese standard JISHO 609-1999의 용액 B로서 제안되어왔다. 이러한 용액은 1:12-7:3:5.7의 부피 비율에서 플루오르화수소산, 질산, 아세트산, 및 물을 포함한다. 역시 이러한 식각 구성은 적절한 식각 속도를 제공하지 않음이 인지되어야 하고 게다가 이러한 식각 용액은 균질의 식각을 제공하지 않아서 만족스러운 식각 결과를 획득할 수 없음이 밝혀져 왔다.
위에서 지적된 바와 같은 단점들 및 반도체 산업의 발달의 관점에서, 제작되는 집적 회로에 이용되는 최소 배선폭(the minimum feature size)의 감소에 특히 관련하여, 실리콘 온 인슐레이터(silicon on insulator, SOI) 또는 스트레인드 실리콘 온 인슐레이터(strained silicon on insulator, sSOI)와 같은 새로운 기반 물질들 및 개선된 식각 용액의 도입이 적절한 품질 특성, 특히 다음 특징들을 가능하게 하기 위하여 요구된다.
- 두꺼운 기판조차도 식각 속도/식각 시간, 및 제거되는 표면 두께에 대한 충분한 제어로 식각될 수 있도록 하는 충분한 식각 속도.
- 식각 균일성, 즉, 얼룩의 생성이 없는 균일한 식각 등.
- 식각 민감성, 즉, 다른 유형의 결함들(벌크 적층 결함(bulk stacking fault, BSF) 및 벌크 미세 결함(bulk micro defects, BMD) 뿐만 아니라 빈자리(vacancy)의 응집 및 산소 침전에 상응하는 D 결함을 포함한다)을 검출하는 가능성.
- 식각 속도, 식각 민감성과 같은 바람직한 성질의 희생 없이 식각 용액에 대하여 적절한 성분을 이용함으로써 인체 유해성 및 환경적인 문제의 감소.
- 식각 용액의 안정성으로서, 동일하게 특정 시간 주기 동안에 저장될 수 있고 매우 정교한 안정성 측정 없이 다룰 수 있도록 하는 것.
- 실리콘 게르마늄 기판들뿐만 아니라 실리콘 기판들을 포함하는 다른 기판 들에 대한 적격성.
따라서 적절한 식각, 특히 위에서 지적된 목적의 하나 또는 그 이상을 실현하는 것을 가능하게 하는 크롬이 없는 식각 용액을 제공하는 것이 본 발명의 목적이다.
위에서 개략된 목적이 청구항 제1항에 정의된 바와 같은 식각 용액으로 해결된다. 선호되는 실시예가 하위 청구항들인 제2항 내지 제5항에서 정의된다. 본 발명은 더 나아가 청구항 제6항에서 정의된 바와 같은 실리콘 기판 상의 결함을 검출하는 방법을 제공한다. 그것의 선호되는 실시예가 하위 청구항들인 제7항 내지 제10항에서 정의된다. 마지막으로 본 발명은 청구항 제11항에서 정의된 바와 같은 실리콘 기판을 식각하기 위한 과정을 제공한다. 선호되는 실시예들이 하위 청구항들 제12항 내지 제14항에서 정의된다.
본 발명에 따른 모든 측면들에 대하여 더욱 선호되는 실시예들이 뒤따르는 설명에서 또한 설명된다.
본 발명은 크롬을 함유하지 않고 또한 브롬을 포함할 필요가 없는 새롭고 우수한 식각 용액을 제공한다. 이는 취급을 편리하게하고 작업 환경 안전성을 증가시키고 인체 위험을 감소시킨다. 더 나아가 본 발명에 따른 식각 용액은 다양한 기판들에 대해, 실리콘 기판들에 대하여 5000 내지 8000
Figure 112007084204469-PAT00001
의 속도이고 실리콘 게 르마늄 기판에 대하여 8000 내지 13000
Figure 112007084204469-PAT00002
의 속도인 적절한 속도를 가능하게 한다. 본 발명에 따른 식각 용액은 또한 바람직한 신뢰성으로 결함들을 나타낸다. 더 나아가 균일한 식각이 녹의 생성 없이 얻어진다.
본 발명에 따른 식각 용액의 이용은 매우 만족스러운 식각 결과와 함께 식각 결과의 우수한 제어를 가능하게 하고, 이는 처리된 표면상의 결함의 매우 믿을만한 검출 및 녹의 생성이 없는 균일한 식각과 같은 것이다.
본 발명은 식각 용액과 관련하여 우선 설명될 것이다. 그러나 여기 아래에서 논의되는 바람직한 실시예들은 또한, 특별한 말이 없다면, 본 발명의 방법들 및 프로세스들에 대하여 적용된다.
본 발명은 반도체 표면을 처리하기 위한 새로운 식각 용액이 제공되는 점에서 주로 특징지어 진다. 본 발명에 따라 이용되는 "반도체 표면(semiconductor surfaces)"이라는 용어는 실리콘 게르마늄 기판과 같은 기판들뿐만 아니라 SOI 및 sSOI와 같은 기판들을 포함하는 반도체 표면들의 어떠한 유형이라도 정의하기 위한 목적으로 사용된다. 본 발명에 따른 식각 용액은 크롬이 없는 것이고 플루오르화수소산, 질산 및 아세트산을 포함한다. 바람직하게는, 본 발명에 따른 식각 용액은 플루오르화수소산, 질산 및 아세트산으로 구성되고 바람직하게는 위에서 명시된 성분들은 아래 더욱 상세히 설명되는 바와 같은 형태로 존재한다.
1) 본 발명에 따라 이용될 플루오르화수소산은 바람직하게는 가능한 높은 농도, 일반적으로 약 49%(부피%)를 갖는 HF 수용액이다. 본 발명에 따른 식각 용액의 아래 주어진 성분 비율은 49%의 농도를 갖는 수화 HF를 지칭한다.
2) 더 나아가, 본 발명에 다른 식각 용액은 질산을 포함한다. 재차 선호되는 본 발명에 따라 이용될 질산은 가능한 높은 농도, 일반적으로 약 70%(부피 %)을 갖는 수용액이다. 본 발명에 따른 식각 용액의 아래 주어진 성분 비율은 70%의 농도를 갖는 수화 질산을 지칭한다.
3) 재차 선호되는 본 발명에 따라 이용되는 아세트산은 가능한 농축된, 바람직하게는 순수 아세트산으로 적어도 99%의 아세트산 성분을 갖는 빙초산(glacial acetic acid)과 같은 상용으로 이용 가능한 아세트산과 같은 것이다. 바람직하게는 본 발명에 따라 이용될 아세트산은 순수, 즉, 100% 아세트산이다. 본 발명에 따른 식각 용액의 아래 주어진 성분 비율은 100%(부피 %)의 농도를 갖는 순수 아세트산을 지칭한다.
위에서 지적된 바와 같이, 본 발명에 따른 식각 용액은 위에 지적된 세 가지 성분들로 구성되는 것, 즉, 식각 용액은 적어도 49%의 농도를 갖는 플루오르화수소산, 적어도 70%의 농도를 갖는 질산, 및 100%의 농도를 갖는 아세트산(개별 성분들에 대하여)의 수화 혼합물(용액)인 것이 바람직하다.
본 발명에 따른 식각 용액은 일반적으로 HF(농도 49%) : HNO3(농도 70%) : 아세트산(농도 100%)의 비율이 1:12-20:8-20인, 바람직하게는 1:13-16:9-14인, 더욱 바람직하게는 1:15:10-13인 위에 명기된 세 가지 필수 성분들을 포함한다. 아세트산 성분은 일반적으로 실리콘 기반에 대하여 더욱 낮은 반면에 아세트산 성분은 일반적으로 실리콘 게르마늄 기판에 대해서는 더욱 높다.
본 발명에 따른 대표적인 식각 용액은 아래 부피 비율로 상이 언급된 세 가지 성분들을 포함한다.
1:15:10
1:15:10.5
1:15:11
1:15:12
1:15:13
마지막 두개의 용액 구성들은 특히 실리콘 게르마늄 기판에 대하여 적절한데 반하여 처음 두개의 식각 용액들은 특히 실리콘 기판들에 대하여 적절하고, 더욱 균일한 표면을 획득하게 하면서 그 위에 녹의 생성을 피하도록 하는 두 번째 식각 용액은 특히 더 적절하다.
본 발명에 따른 선호되는 실시예들 및 효과들은 첨부된 도면들을 참조함으로써 추가적으로 설명된다.
도 1은 본 발명에 따른 식각 용액의 식각 속도가 Wright-식각에 따른 식각 용액으로 얻을 수 있는 식각 속도에 대해 적절하고 비교될만한 것임을 도시한다. 더 나아가, 도 1은 본 발명에 따른 식각 용액이 적절한 식각 속도로 기판을 식각하는 능력의 손실 없이 수일 및 일주일 또는 그 이상이라도 저장될 수 있음을 도시한다. 도 1에 의해 나타낸 바와 같은 실험들은 1:15:10.5의 성분비를 갖는 본 발명에 따른 식각 용액으로 수행되었고 실리콘 기판 상에서 수행되었다. 도 1에서, 비교는 일본 표준(JISHO609-1999)에 따른 용액 B에 대하여 더 나아가 도시되었고, 이는 신선한 용액 B의 식각 속도가 노화의 수일 이후에서 조차 본 발명에 따른 식각 용액의 식각 속도보다 더욱 낮음을 도시한다. 따라서 본 발명은 더 높은 식각 속도를 제공하고 선행 기술로부터 알려진 용액 B는 따라서 충분히 높은 식각 속도를 제공하지 않는다.
도 2는 선행 기술에서 개시된 Wright-식각에 따른 식각 용액과 본 발명에 따른 식각 용액의 추가적인 비교를 보여준다. 도 2는 검출된바와 같은 총 결함 밀도(BMD 및 도면에서 SF로 간략화된 BSF의 합) 사이의 관계를 보여주고, 수일 동안 저장된 본 발명에 따른 식각 용액으로 조차, Wright에 따른 선행 기술 구성과 유사한 식각 결과를 얻을 수 있음을 보여준다. 도 2는 또한 위에서 지적된 바와 같은 용액 B에 의한 결과를 보여준다. 이러한 결과는 다시 용액 B로 식각은 만족스러운 관련 결과, 특히 더 낮은 결함(BSM+SF) 밀도(1E+09 cm-3)를 갖지 못함을 보여준다. 유사한 관계가 본 발명에 따라 얻어진 결과와 오직 BSF 결함에 초점을 맞춘 Wright-식각에 의해 얻어진 결과를 비교하는 도 3에서 또한 주어진다.
도 2 및 3에서 도시된 실험들에 대해 이용된 바와 같은 본 발명에 따른 구성들은 도 1과 관련하여 위에서 설명된 바와 같은 식각 구성이다.
도 4는 다양한 실리콘 게르마늄 기판 상의 아세트산 : HF의 비율(질산 성분은 항상 15)에 의존하는 식각 속도의 관계를 도시한다. 이러한 결과들은 비율들을 변화함에 따라 매우 적절한 식각 속도가 얻어질 수 있고 특히 10:1 내지 13:1의 비 율(아세트산 : HF 비율에 관련하여)의 구성으로 매우 적절한 높은 식각 속도를 얻을 수 있음을 도시한다.
도 5는 유사한 관계를 도시하고, 또한 추가적으로 Schimmel에 따른 선행 기술 식각 용액으로 얻어진 결과를 도시한다. 도 5는 식각 속도를 도시하지 않지만 얻어진 바와 같은 총 결함 밀도를 도시하고 선행 기술과 비교되는 본 발명에 따른 결과의 우수한 관계를 재차 입증한다. 유사한 관계가 도 6에 묘사되고, 위에 논의된 도면들에서 보인 결과들이 11 내지 13의 아세트산에 대한 바람직한 성분 비율을 명확히 보여준다.
도 7은 결국 저장 시간에 의존하는 본 발명에 따른 식각 용액들에 대한 식각 속도를 도시하고, 이러한 관점에서 도 7에 묘사된 결과들은 본 발명이 식각 용액 또는 나타나는 총 결함 밀도(total defect density, TDD)의 본질적인 손실 없이 식각 용액의 저장을 가능하게 함을 명확히 보여준다. 도 7에서 묘사된 바와 같은 실험들은 각각 1:15:11 및 1:15:12의 성분비를 갖는 식각 용액들로 수행되었다.
위에서 지적된 바와 같이, 본 발명은 크롬이 없고 또한 브롬을 포함할 필요가 없는 새롭고 우수한 식각 용액을 제공한다. 이는 취급을 편리하게하고 작업 환경 안전성을 증가시키고 인체 위험을 감소시킨다. 더 나아가 본 발명에 따른 식각 용액은 다양한 기판들에 대해, 실리콘 기판들에 대하여 5000 내지 8000
Figure 112007084204469-PAT00003
의 속도이고 실리콘 게르마늄 기판에 대하여 8000 내지 13000
Figure 112007084204469-PAT00004
의 속도인 적절한 속도를 가능하게 한다. 본 발명에 따른 식각 용액은 또한 선행 기술 용액들에 대하 여 위에서 나타낸 비교들에 의해 증명된 바와 같이, 바람직한 신뢰성으로 결함들을 나타낸다. 더 나아가 균일한 식각이 녹의 생성 없이 얻어진다.
따라서 본 발명에 따른 식각 용액은 반도체 기판의 식각의 산업적인 프로세스에서 일반적인 식각 용액들의 대체로서 이용될 수 있음이 보여진다.
위에 나타난 바와 같이, 본 발명은 또한 반도체 기판들 상의 결함을 특징짓는 방법 및 반도체 기판을 식각하는 프로세스를 제공하고, 이들 모두는 여기에서 정의된 바와 같은 식각 용액으로 반도체 표면을 식각하는 단계를 포함한다. 본 발명에 따른 방법 및 프로세스에서, 실리콘 표면은 일반적인 실리콘 기판들, SOI 또는 sSOI 물질들, 및 실리콘 게르마늄 기판들과 같은 다양한 반도체 기판들의 표면일 수 있다.
기판들은 HF로 담그는 것과 같은 어떠한 전통적인 전처리라도 그 대상이 될 수 있고 본 발명에 따른 식각 용액의 적용 이후에, 기판들은 다시 세척, 건조 등과 같이 요구되는 일반적인 후처리의 대상이 될 수 있다.
상기에서 기술된 바와 같이, 본 발명에 따른 식각 용액의 이용은 처리된 표면상의 결함의 매우 믿을만한 검출 및 녹의 생성이 없는 균일한 식각과 같은 매우 만족스러운 식각 결과와 함께 식각 결과의 우수한 제어를 가능하게 한다.
도 1은 본 발명(CRLESS)에 따른 식각 용액과 비교하여 Wright(선행 기술)에 따른 식각 용액에서 얻어지는 식각 속도의 비교를 도시한다.
도 2는 본 발명에 따른 식각 용액과 비교하여 Wright에 따른 식각 용액을 이용하여 얻어지는 식각 결과들 사이의 추가적인 비교를 도시한다.
도 3은 본 발명에 따른 식각 용액 및 선행 기술에 따른 식각 용액의 추가적인 비교를 도시한다.
도 4는 아세트산 : 플루오르화수소산의 다양한 부피 비율에서 실리콘 게르마늄 기판에서 본 발명에 따른 식각 용액들에 대한 식각 속도를 보여주는 그래프를 도시한다.
도 5 및 6은 Schimmel에 따른 선행 기술의 식각 용액으로 얻어지는 결과에 대한 비교로 본 발명에 따른 식각 용액들에 대한 식각 결과들 및 아세트산 : 플루오르화수소산의 비율 사이의 관계를 도시한다.
도 7은 수일동안 노화된 본 발명에 따른 식각 용액을 이용한 식각 실험의 결과를 도시한다.

Claims (14)

  1. 식각 용액에 있어서,
    HF, HNO3, 및 아세트산을 포함하고,
    상기 식각 용액은 1:10-20:8-17의 부피 비율로 HF(49%의 농도를 갖는 수용액을 기반으로 계산된), HNO3(70%의 농도를 갖는 수용액을 기반으로 계산된), 및 순수 아세트산(100% 농도)을 포함하는 것을 특징으로 하는 식각 용액.
  2. 제1항에 있어서, 상기 식각 용액은 HF, HNO3, 및 아세트산으로 구성된 것을 특징으로 하는 식각 용액.
  3. 제1항 또는 제2항에 있어서, 상기 부피 비율은 1:15:10-13인 것을 특징으로 하는 식각 용액.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 부피 비율은 1:15:11-13인 것을 특징으로 하는 식각 용액.
  5. 제1항, 제2항, 및 제4항 중 어느 한 항에 있어서, 상기 식각 용액은 1:15:12의 부피 비율로 49%의 농도를 갖는 수화 HF, 70%의 농도를 갖는 수화 HNO3, 및 100% 순수 아세트산으로 구성된 것을 특징으로 하는 식각 용액.
  6. 반도체 표면상의 결함을 특징짓는 방법에 있어서, 제1항 내지 제5항 중 어느 한 항에 따른 식각 용액으로 상기 반도체 표면을 처리하는 단계를 포함하는 것을 특징으로 하는 반도체 표면상의 결함을 특징짓는 방법.
  7. 제6항에 있어서, 상기 반도체 표면은 Si 벌크, SOI 또는 sSOI 기판, 또는 실리콘 게르마늄 기판인 것을 특징으로 하는 반도체 표면상의 결함을 특징짓는 방법.
  8. 제6항 또는 제7항에 있어서, HF로 상기 반도체 표면의 전처리를 더 포함하는 것을 특징으로 하는 반도체 표면상의 결함을 특징짓는 방법.
  9. 제6항 내지 제8항 중 어느 한 항에 있어서, 탈이온수(deionized water)로 헹구는 것에 의한 상기 반도체 기판의 후처리를 더 포함하는 것을 특징으로 하는 반도체 표면상의 결함을 특징짓는 방법.
  10. 제6항 내지 제9항 중 어느 한 항에 있어서, 상기 처리된 반도체 기판을 시각적으로 평가하는 단계를 더 포함하는 것을 특징으로 하는 반도체 표면상의 결함을 특징짓는 방법.
  11. 반도체 표면을 식각하는 프로세스에 있어서, 제1항 내지 제5항 중 어느 한 항에 따른 식각 용액으로 상기 반도체 기판을 처리하는 단계를 포함하는 것을 특징으로 하는 반도체 표면을 식각하는 프로세스.
  12. 제11항에 있어서, 상기 반도체 표면은 SOI 또는 sSOI 기판 또는 실리콘 게르마늄 기판인 것을 특징으로 하는 반도체 표면을 식각하는 프로세스.
  13. 제11항 또는 제12항에 있어서, HF로 상기 실리콘 표면의 전처리를 더 포함하는 것을 특징으로 하는 반도체 표면을 식각하는 프로세스.
  14. 제10항, 제12항, 및 제13항 중 어느 한 항에 있어서, 탈이온수로 헹구는 것에 의한 상기 반도체 기판의 후처리를 더 포함하는 것을 특징으로 하는 반도체 표면을 식각하는 프로세스.
KR1020070119917A 2006-11-23 2007-11-22 Si-기판 및 SiGe-기판을 위한 크롬이 없는 식각용액, 상기 식각 용액을 이용하여 결함을 나타내기위한방법 및 상기 식각 용액을 이용하여 Si-기판 및SiGe-기판을 처리하기 위한 프로세스 KR100930294B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP06291823. 2006-11-23
EP06291823A EP1926132A1 (en) 2006-11-23 2006-11-23 Chromium-free etching solution for Si-substrates and SiGe-substrates, method for revealing defects using the etching solution and process for treating Si-substrates and SiGe-substrates using the etching solution

Publications (2)

Publication Number Publication Date
KR20080047285A true KR20080047285A (ko) 2008-05-28
KR100930294B1 KR100930294B1 (ko) 2009-12-09

Family

ID=38057400

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070119917A KR100930294B1 (ko) 2006-11-23 2007-11-22 Si-기판 및 SiGe-기판을 위한 크롬이 없는 식각용액, 상기 식각 용액을 이용하여 결함을 나타내기위한방법 및 상기 식각 용액을 이용하여 Si-기판 및SiGe-기판을 처리하기 위한 프로세스

Country Status (7)

Country Link
US (1) US7635670B2 (ko)
EP (1) EP1926132A1 (ko)
JP (1) JP2008131052A (ko)
KR (1) KR100930294B1 (ko)
CN (1) CN101186827B (ko)
SG (1) SG143125A1 (ko)
TW (1) TW200823280A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170034036A (ko) * 2015-09-18 2017-03-28 주식회사 이엔에프테크놀로지 식각 조성물
KR20180109521A (ko) * 2017-03-28 2018-10-08 동우 화인켐 주식회사 식각액 조성물
KR20180109458A (ko) * 2017-03-28 2018-10-08 동우 화인켐 주식회사 식각액 조성물
KR20180110495A (ko) * 2017-03-29 2018-10-10 동우 화인켐 주식회사 식각액 조성물

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8595055B2 (en) 2001-03-27 2013-11-26 Points.Com Apparatus and method of facilitating the exchange of points between selected entities
ATE469199T1 (de) * 2006-10-31 2010-06-15 Soitec Silicon On Insulator Verfahren zur charakterisierung von defekten auf silizium-oberflächen, ätzlösung für silizium- oberflächen und verfahren zur behandlung von silizium-oberflächen mit der ätzlösung
EP1926132A1 (en) * 2006-11-23 2008-05-28 S.O.I.Tec Silicon on Insulator Technologies Chromium-free etching solution for Si-substrates and SiGe-substrates, method for revealing defects using the etching solution and process for treating Si-substrates and SiGe-substrates using the etching solution
US7994064B2 (en) * 2009-06-15 2011-08-09 Twin Creeks Technologies, Inc. Selective etch for damage at exfoliated surface
US8278187B2 (en) * 2009-06-24 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate by stepwise etching with at least two etching treatments
WO2010150671A1 (en) * 2009-06-24 2010-12-29 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate and method for manufacturing soi substrate
CN102086519B (zh) * 2009-12-08 2012-10-10 北大方正集团有限公司 一种腐蚀溶液组合物、腐蚀方法及生成的硅晶片
JP2011228651A (ja) * 2010-03-30 2011-11-10 Semiconductor Energy Lab Co Ltd 半導体基板の再生方法、再生半導体基板の作製方法、及びsoi基板の作製方法
JP5565735B2 (ja) * 2010-11-12 2014-08-06 国立大学法人東北大学 Soi基板のエッチング方法及びsoi基板上の裏面照射型光電変換モジュールの作製方法
CN102364697B (zh) * 2011-06-30 2013-07-24 常州天合光能有限公司 一种去除rie制绒后晶体硅表面的微损伤层的方法
CN104195645B (zh) * 2014-08-06 2020-03-17 深圳市石金科技股份有限公司 用于刻蚀太阳能电池硅片的酸性制绒液、制绒方法、太阳能电池片及其制作方法
CN104596829A (zh) * 2015-01-20 2015-05-06 苏州同冠微电子有限公司 硅片二次缺陷检测液及检测方法
CN105405755B (zh) * 2015-10-30 2018-11-06 深圳市石金科技股份有限公司 用于硅片金字塔制绒的酸性制绒液、制绒方法以及采用该制绒方法制绒而成的硅片

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2619414A (en) 1950-05-25 1952-11-25 Bell Telephone Labor Inc Surface treatment of germanium circuit elements
JPS4936792B1 (ko) * 1970-10-15 1974-10-03
NL7313572A (nl) * 1973-10-03 1975-04-07 Philips Nv Werkwijze voor het etsen van silicium- of ger- mplakken en halfgeleiderinrichtingen ver- igd met toepassing van deze werkwijze.
US3923567A (en) * 1974-08-09 1975-12-02 Silicon Materials Inc Method of reclaiming a semiconductor wafer
JPS5994828A (ja) * 1982-11-22 1984-05-31 Fujitsu Ltd シリコン結晶評価用エツチング液
JPS6066825A (ja) * 1983-09-22 1985-04-17 Toshiba Corp 半導体装置の製造方法
JPH04209532A (ja) * 1990-12-06 1992-07-30 Nippon Steel Corp シリコン結晶選択エッチング液
JP3250673B2 (ja) * 1992-01-31 2002-01-28 キヤノン株式会社 半導体素子基体とその作製方法
WO1996015550A1 (en) * 1994-11-10 1996-05-23 Lawrence Semiconductor Research Laboratory, Inc. Silicon-germanium-carbon compositions and processes thereof
US6103598A (en) * 1995-07-13 2000-08-15 Canon Kabushiki Kaisha Process for producing semiconductor substrate
US5843322A (en) * 1996-12-23 1998-12-01 Memc Electronic Materials, Inc. Process for etching N, P, N+ and P+ type slugs and wafers
US6410436B2 (en) * 1999-03-26 2002-06-25 Canon Kabushiki Kaisha Method of cleaning porous body, and process for producing porous body, non-porous film or bonded substrate
US6723656B2 (en) * 2001-07-10 2004-04-20 Nisene Technology Group Method and apparatus for etching a semiconductor die
JP3870292B2 (ja) * 2002-12-10 2007-01-17 関東化学株式会社 エッチング液組成物とそれを用いた反射板の製造方法
JP4161725B2 (ja) * 2003-01-29 2008-10-08 信越半導体株式会社 Soiウエーハの結晶欠陥評価方法およびエッチング液
US20040242015A1 (en) * 2003-03-04 2004-12-02 Kyoung-Chul Kim Etching compositions for silicon germanium and etching methods using the same
JP4370812B2 (ja) * 2003-05-21 2009-11-25 信越半導体株式会社 Soiウェーハの検査方法
TWI283442B (en) * 2004-09-09 2007-07-01 Sez Ag Method for selective etching
US7507670B2 (en) * 2004-12-23 2009-03-24 Lam Research Corporation Silicon electrode assembly surface decontamination by acidic solution
ATE469199T1 (de) * 2006-10-31 2010-06-15 Soitec Silicon On Insulator Verfahren zur charakterisierung von defekten auf silizium-oberflächen, ätzlösung für silizium- oberflächen und verfahren zur behandlung von silizium-oberflächen mit der ätzlösung
EP1926132A1 (en) * 2006-11-23 2008-05-28 S.O.I.Tec Silicon on Insulator Technologies Chromium-free etching solution for Si-substrates and SiGe-substrates, method for revealing defects using the etching solution and process for treating Si-substrates and SiGe-substrates using the etching solution

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170034036A (ko) * 2015-09-18 2017-03-28 주식회사 이엔에프테크놀로지 식각 조성물
KR20180109521A (ko) * 2017-03-28 2018-10-08 동우 화인켐 주식회사 식각액 조성물
KR20180109458A (ko) * 2017-03-28 2018-10-08 동우 화인켐 주식회사 식각액 조성물
KR20180110495A (ko) * 2017-03-29 2018-10-10 동우 화인켐 주식회사 식각액 조성물

Also Published As

Publication number Publication date
CN101186827A (zh) 2008-05-28
CN101186827B (zh) 2011-01-05
EP1926132A1 (en) 2008-05-28
US7635670B2 (en) 2009-12-22
TW200823280A (en) 2008-06-01
JP2008131052A (ja) 2008-06-05
US20080124938A1 (en) 2008-05-29
KR100930294B1 (ko) 2009-12-09
SG143125A1 (en) 2008-06-27

Similar Documents

Publication Publication Date Title
KR100930294B1 (ko) Si-기판 및 SiGe-기판을 위한 크롬이 없는 식각용액, 상기 식각 용액을 이용하여 결함을 나타내기위한방법 및 상기 식각 용액을 이용하여 Si-기판 및SiGe-기판을 처리하기 위한 프로세스
JP2008131052A6 (ja) Si基板およびSiGe基板用のクロムを含まないエッチング液、そのエッチング液を使用して欠陥を明らかにする方法、およびそのエッチング液を使用してSi基板およびSiGe基板を処理するプロセス
US7579309B2 (en) Methods for characterizing defects on silicon surfaces and etching composition and treatment process therefor
JP5043230B2 (ja) エッチング組成物、特に歪みを有する又は応力を受けたシリコン材料用のエッチング組成物、そのような基板上の欠陥の特性を決定する方法、及びそのような表面をエッチング組成物で処理するプロセス
Torcheux et al. Electrochemical coupling effects on the corrosion of silicon samples in HF solutions
JP2008118138A6 (ja) シリコン表面上の欠陥を特徴付ける方法、シリコン表面用のエッチング組成物、およびシリコン表面をエッチング組成物で処理するプロセス
KR20060130695A (ko) 실리콘웨이퍼의 결정결함 평가방법
Venkataraman et al. Dissolution and electrochemical impedance spectroscopy studies of thin copper oxide films on copper in semi-aqueous fluoride solutions
EP2226374B1 (en) Etching composition, in particular for silicon materials, method for characterizing defects of such materials and process of treating such surfaces with etching composition
JPH1167742A (ja) 半導体基板用エッチング液およびエッチング方法
Chung et al. The prevention of Si pitting in hydrofluoric acid cleaning by additions of hydrochloric acid
Thanu et al. Dilute HF solutions for copper cleaning during BEOL processes: effect of aeration on selectivity and copper corrosion
JP3040067B2 (ja) 半導体層を有する基板の洗浄方法
JP2017098502A (ja) エッチング方法
EP2090675B1 (en) Defect etching of germanium
Mistkawi et al. Corrosion behavior of copper thin films in organic HF-containing cleaning solution for semiconductor applications
JPH07240394A (ja) 半導体ウェーハの表面洗浄方法
JP2000208469A (ja) 半導体ウェ―ハの品質評価方法
Venkataraman et al. Evaluation of Copper oxide to copper selectivity of chemical systems for BEOL cleaning through electrochemical investigations
Younan Studies of a new chemical etching method-152 Secco etch in failure analysis of wafer fabrication
JPH05182950A (ja) CdTe結晶用エッチング液

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121101

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee