JP5565735B2 - Ｓｏｉ基板のエッチング方法及びｓｏｉ基板上の裏面照射型光電変換モジュールの作製方法 - Google Patents

Ｓｏｉ基板のエッチング方法及びｓｏｉ基板上の裏面照射型光電変換モジュールの作製方法 Download PDF

Info

Publication number
JP5565735B2
JP5565735B2 JP2011107701A JP2011107701A JP5565735B2 JP 5565735 B2 JP5565735 B2 JP 5565735B2 JP 2011107701 A JP2011107701 A JP 2011107701A JP 2011107701 A JP2011107701 A JP 2011107701A JP 5565735 B2 JP5565735 B2 JP 5565735B2
Authority
JP
Japan
Prior art keywords
etching
substrate
photoelectric conversion
layer
sio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011107701A
Other languages
English (en)
Other versions
JP2012119656A (ja
Inventor
忠弘 大見
朋貢 大橋
和博 吉川
達朗 吉田
徹平 内村
一喜 添田
成利 須川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Original Assignee
Tohoku University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC filed Critical Tohoku University NUC
Priority to JP2011107701A priority Critical patent/JP5565735B2/ja
Priority to KR1020137011987A priority patent/KR101501088B1/ko
Priority to PCT/JP2011/006034 priority patent/WO2012063425A1/ja
Priority to CN2011800544359A priority patent/CN103210477A/zh
Priority to US13/883,828 priority patent/US9240505B2/en
Publication of JP2012119656A publication Critical patent/JP2012119656A/ja
Application granted granted Critical
Publication of JP5565735B2 publication Critical patent/JP5565735B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Weting (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、ＳＯＩ基板のエッチング方法並びにＳＯＩ基板上の裏面照射型光電変換モジュール及びその作製方法に関する。
ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を使用した半導体装置は、Ｓｉ基板を使用した半導体装置より動作速度および省エネの点で有利であり、イメージセンサ等の光電変換装置の分野でもＳＯＩ基板を利用する提案がなされている。ここで、「ＳＯＩ基板」とは、Ｓｉ基板と表面Ｓｉ層との間にＳｉＯ2層が挿入された基板を言う。「表面Ｓｉ層」には、不純物が含まれていてもよい。
ＣＣＤイメージセンサ、ＣＭＯＳイメージセンサ等のイメージセンサは、フォトダイオード等の光電変換素子がマトリクス状に配列されたものであり、各光電変換素子が画素（ピクセル）として機能する。近年、高精彩、高解像度で撮像したり物体を観察したりする機会が増え、光電変換素子が高密度に配列された高密度イメージセンサの提案や開発が盛んになってきている。
高密度になればなるほど、各光電変換素子の受光面の面積は小さくならざるを得ない。受光面の面積が小さくなると単位時間当たりの光量が少なくなるので、各光電変換素子の光感度を高める必要が生じるが、それにも限界がある。
さらに、高密度化に伴って受光面の面積が必要以上に小さくなる大きな要因に、各光電変換素子およびその駆動素子に信号を送ったり、イメージセンサの所定の箇所に所定の電圧を印加したりするための配線が占める面積がある。一般的には、製造の便宜上から配線の抵抗を低く保つために配線の幅を出来る限り広くとるように設計される。そのために、イメージセンサの表面において配線の占める面積の割合は、光電変換素子が高密度に配列されるに従って大きくなる。それを避けるために、配線の幅の広さで低抵抗化を図るのではなく、配線の厚みを厚くすることで低抵抗化を図ることが提案され、実用化もされているが、製造工程数が増しコストアップの原因になっている。
ＳＯＩ基板上の光電変換モジュールの一例として、ＳＯＩ基板の表面Ｓｉ層に複数の光電変換素子を有する光電変換部が設けられ、駆動回路が設けられた第２の基板を、駆動回路と光電変換部が対向するようにＳＯＩ基板と張り合わせたものが挙げられる。近年、このような光電変換モジュールにおいて高光感度化と高密度化を両立させる一案として、一般のイメージセンサの光電変換素子への入射方向とは反対側、つまりＳｉ基板の裏面側からＳｉＯ2層を透過して入射させる、いわゆる裏面照射（ｂａｃｋｓｉｄｅ ｉｌｌｕｍｉｎａｔｉｏｎ）型のイメージセンサが多数提案されており、一部は実用化もされている。
配線の影響を少なくすることが出来ることから裏面照射が採用されているが、光電変換素子にＳｉ基板を通して光を入射させるので、いずれの色（波長）の光も対応する光電変換素子の受光面に効率良く入射させる工夫が必要である。その１つに、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：化学機械研磨）やウェットエッチングでＳｉ基板を裏面側から除去してＳｉ基板の厚みを出来るだけ薄化し、Ｓｉ基板による光の吸収を抑制する提案がある。
Ｓｉ基板が比較的厚いために、ＣＭＰで所定厚まで研削し、その後、ＣＭＰによる所謂ダメージ層を除去するためにウェットエッチングを行っている。そのため、多大な時間がかかって生産効率が制限され、コスト高の要因になっている。
非特許文献１には、濃度の高いフッ硝酸を用いたＳｉウェーハのウェットエッチング技術が記載されている。フッ硝酸は、酸性が強いために輸送用または保存用の容器や、使用時の容器、パイプ等の材質に制約があり、ある程度、酸の濃度を抑えて使用しているのが現状であるが、非特許文献１に記載されているフッ硝酸の中には、Ｓｉウェーハに対して８００μｍ／ｍｉｎの高エッチングートの特性があるものもある。このようなフッ硝酸を使用すれば、Ｓｉ基板を所定厚になるまで、機械的研磨を行うことなく高速に裏面薄化できる可能性がある。そして、当該ウェットエッチング技術により裏面照射型のイメージセンサを製造すれば、生産効率の飛躍的向上が期待できる。
吉川等、「３次元チップ積層のためのウェットエッチングによるシリコンウェーハの薄化技術」、IEICE Technical Report 2009
しかしながら、本発明者らが、上述のＳＯＩ基板上の光電変換モジュールの作製にあたり、非特許文献１に記載されたフッ硝酸を使用してＳｉ基板の裏面をエッチングし、Ｓｉ基板の裏面薄化を行うと、エッチングされた表面にはランダムな凹凸（マイクロラフネス）が無数に形成されていた。当該表面は、裏面照射において光電変換部に光を導入するための光入射面であり、このような凹凸は、入射光の散乱や乱反射を引き起こし、外部光を光電変換部に効率的に取り入れることが難しいことが分かった。凹凸の大きさは、フッ酸と硝酸の濃度を調整してエッチングレートを上げると大きくなり、かつ、凹凸の大きさ分布が広がる傾向があることも分かった。
本発明は、このような問題点に鑑みてなされたものであり、その第１の目的は、ＳＯＩ基板のエッチング方法であって、Ｓｉ基板を高速かつ平坦にウェットエッチングすることのできるエッチング方法を提供することにある。
また、本発明の第２の目的は、ＳＯＩ基板上の裏面照射型光電変換モジュールであって、Ｓｉ基板による入射光の吸収を抑制し、かつ、裏面照射の光入射面の平坦性を向上した裏面照射型光電変換モジュールを提供することにある。
また、本発明の第３の目的は、そのような裏面照射型光電変換モジュールの作製方法を提供することにある。
このような目的を達成するために、本発明の第１の態様は、ＳＯＩ基板のエッチング方法であって、Ｓｉ基板と表面Ｓｉ層との間にＳｉＯ2層が挿入されたＳＯＩ基板の前記Ｓｉ基板の自由面を、フッ硝酸ＨＦ（ａ）ＨＮＯ3（ｂ）Ｈ2Ｏ（ｃ）（ここで、ａ、ｂ及びｃは、濃度を表す数値であり、その単位はｗｔ％である。ａ＋ｂ＋ｃ＝１００である。）に、前記ＳｉＯ2層の少なくとも一部が露出するまで晒すステップを含み、前記フッ硝酸の組成は、ａ＋ｂ≧５０を満たすことを特徴とするエッチング方法である。
また、本発明の第２の態様は、第１の態様において、前記ＳｉＯ2層が化学量論組成比のＳｉＯ2層であることを特徴とする。
また、本発明の第３の態様は、第１又は第２の態様において、前記フッ硝酸の組成が１９≦ａ≦４２を満たすことを特徴とする。
また、本発明の第４の態様は、第３の態様において、前記フッ硝酸の組成が２３≦ａ≦４０をさらに満たすことを特徴とする。
また、本発明の第５の態様は、第４の態様において、前記フッ硝酸の組成が２７≦ａ≦３７をさらに満たすことを特徴とする。
また、本発明の第６の態様は、Ｓｉ基板と表面Ｓｉ層との間にＳｉＯ2層が挿入されたＳＯＩ基板と、前記表面Ｓｉ層に設けられた複数の光電変換素子を有する光電変換部とを備える裏面照射型光電変換モジュールであって、前記Ｓｉ基板は、前記ＳｉＯ2層を露出する開口部を有し、前記開口部は、前記光電変換部に光が入射する入射面であることを特徴とする。
また、本発明の第７の態様は、第６の態様において、前記ＳｉＯ2層が化学量論組成比のＳｉＯ2層であることを特徴とする。
また、本発明の第８の態様は、Ｓｉ基板と表面Ｓｉ層との間にＳｉＯ2層が挿入されたＳＯＩ基板の前記表面Ｓｉ層に複数の光電変換素子を有する光電変換部が設けられたプレ光電変換モジュールを作製するステップと、前記プレ光電変換モジュールの前記Ｓｉ基板の自由面を、第１から第５のいずれかの態様のエッチング方法によりエッチングするステップとを含み、前記ＳｉＯ2層を露出する開口部は、前記光電変換部に光が入射する入射面であることを特徴とする裏面照射型光電変換モジュールの作製方法である。
本発明のエッチング方法によれば、Ｓｉ基板と表面Ｓｉ層との間にＳｉＯ2層が挿入されたＳＯＩ基板のＳｉ基板の自由面を、フッ硝酸ＨＦ（ａ）ＨＮＯ3（ｂ）Ｈ2Ｏ（ｃ）（ここで、ａ、ｂ及びｃは、濃度を表す数値であり、その単位はｗｔ％である。ａ＋ｂ＋ｃ＝１００である。）に、ＳｉＯ2層の少なくとも一部が露出するまで晒すステップを含み、フッ硝酸の組成がａ＋ｂ≧５０を満たすことにより、Ｓｉ基板を高速かつ平坦にウェットエッチングすることができる。
また、本発明の裏面照射型光電変換モジュールによれば、Ｓｉ基板と表面Ｓｉ層との間にＳｉＯ2層が挿入されたＳＯＩ基板と、表面Ｓｉ層に設けられた複数の光電変換素子を有する光電変換部とを備え、Ｓｉ基板がＳｉＯ2層を露出する開口部を有し、当該開口部は光電変換部に光が入射する入射面であることにより、Ｓｉ基板による入射光の吸収を抑制し、かつ、裏面照射の光入射面の平坦性を向上した裏面照射型光電変換モジュールを提供することができる。
また、本発明の裏面照射型光電変換モジュールの作製方法によれば、Ｓｉ基板と表面Ｓｉ層との間にＳｉＯ2層が挿入されたＳＯＩ基板の表面Ｓｉ層に複数の光電変換素子を有する光電変換部が設けられたプレ光電変換モジュールを作製するステップと、プレ光電変換モジュールのＳｉ基板の自由面を、本発明に係るエッチング方法によりエッチングするステップとを含むことにより、生産効率を飛躍的に向上させることができる。
フッ硝酸の組成を変えてＳｉ基板をエッチングした実験結果を示す図である。 高濃度フッ硝酸によりＳｉＯ2層をエッチングした実験結果を示す図である。 エッチング処理チャンバー１００の模式的な全体図（図６（ａ）のＢ−Ｂ”線に沿った断面図）である。 エッチング処理チャンバー１００の圧力コントロールの例を説明する説明図である。 （ａ）は超高速エッチング処理、（ｂ）は超純水洗浄液供給と廃液処理に関して、図６（ａ）のＢ―Ｂ”線に沿った断面において説明するための模式的な断面図である。 （ａ）はエッチング処理チャンバー１００の薬液供給アームとノズルの例を説明するための模式図であり、（ｂ）は（ａ）のＡ−Ａ”線に沿った断面図である。 ノズル位置と回転方向の関係を説明するための模式図である。 厚さ７２５μｍ、直径２００ｍｍのシリコン基板のエッチング結果を示すグラフである。
以下、図面を参照して本発明の実施形態を詳細に説明する。
（本発明に係るエッチング方法）
本発明に係るエッチング方法は、高濃度フッ硝酸により、ＳＯＩ基板が有するＳｉ基板をウェットエッチングする。フッ硝酸は、一般にＨＦ（ａ）ＨＮＯ3（ｂ）Ｈ2Ｏ（ｃ）（ここで、ａ、ｂ及びｃは濃度を表す数値であり、その単位はｗｔ％である。ａ＋ｂ＋ｃ＝１００である。）と書くことができる。本発明者らは、組成を適切に選択することで、高濃度フッ硝酸によるＳｉＯ2層のエッチングレートがＳｉ基板のエッチングレートと比較して著しく低くなることに見出し、Ｓｉ基板を、ＳｉＯ2層が露出するまでエッチングを行う。このようにすることで、Ｓｉ基板を高速にエッチングすることができ、かつ、エッチングされた表面の平坦性を従来に比して顕著に向上することができる。高濃度フッ硝酸の組成が僅かにＳｉＯ2層をエッチングするものであっても、Ｓｉ基板のエッチングが高速に終了するため、実質的にＳｉＯ2層のエッチングはほとんど進まず、平坦な表面を有するＳｉＯ2層が露出する。ここで、高濃度フッ硝酸の「高濃度」とは、後述するようにフッ酸濃度と硝酸濃度の合計ａ＋ｂが５０ｗｔ％以上であることを言う。
なお、以下の説明では特に言及しないが、本発明に係るエッチング方法で用いる高濃度フッ硝酸ＨＦ（ａ）ＨＮＯ3（ｂ）Ｈ2Ｏ（ｃ）には、エッチングレートに実用上の悪影響がない範囲で、目的に応じて必要な添加物を添加してもよい。そのような添加物としては、酢酸が挙げられる。酢酸は、エッチング液の濡れ性を増し、シリコン面の平滑性を向上させる目的で添加される。本発明において、酢酸を添加する際の添加量は、水の割合の一部としてカウントする。本発明における酢酸の添加量は、好ましくは、１０数ｗｔ％位までが望ましい。より好ましくは、１０ｗｔ％以下が望ましい。
図１に、フッ硝酸の組成を変えてＳｉ基板をエッチングした実験結果（当該実験を以下「実験１」とも呼ぶ。）を示し、表１に実験結果のデータを示す。市販のフッ酸（ステラケミファ社製の５０ｗｔ％フッ化水素酸）と硝酸（三菱化学製のＥＬグレードの７０ｗｔ％硝酸）を準備し、必要に応じて、超純水（１８．２５ＭΩ以上の電子産業用）を加えて、フッ酸および硝酸の各濃度が表１に示す値であるフッ硝酸の試料液Ｎｏ．１〜２１を調合した。Ｓｉウェーハチップ（１０ｍｍ×３０ｍｍ、厚さ７２５μｍのＰ型Ｓｉウェーハチップ）の試料Ｎｏ．１〜２１を用意し、これらの試料Ｎｏ．１〜２１に試料液Ｎｏ．１〜２１をそれぞれ使用して、各酸濃度のフッ硝酸のエッチングレートを求めた。チップ試料は、試料液中で１．５秒／１往復の速度で、３ｃｍから５ｃｍの範囲でチップ試料の平坦面方向に揺動させた。エッチングレートは、1分間当たりの片面でのエッチング量とした。エッチング前後の厚みの計測には、ウェーハレーザ厚み測定機（ポシブル製ＰＬＴ−１３１５）を使用した。
Figure 0005565735
図１から読み取れるように、フッ酸濃度と硝酸濃度の合計ａ＋ｂが５０ｗｔ％以上の高濃度フッ硝酸を用いると、４００μｍ／ｍｉｎ以上の高速なウェットエッチングが可能である。より具体的には、ａ＋ｂ≧５０、１９≦ａ≦４２で近似的に表される範囲の組成を選択することで、４００μｍ／ｍｉｎ以上のエッチングレートが得られることが実験的に分かった。さらに、２０≦ａ≦４０では６００μｍ／ｍｉｎ以上、２７≦ａ≦３７では８００μｍ／ｍｉｎ以上のエッチングレートが得られることが分かった。
図２に、高濃度フッ硝酸によりＳｉＯ2層をエッチングした実験結果を示す（当該実験を以下「実験２」とも呼ぶ。）。ＳｉＯ2層としては、溶融石英基板を使用した。試料の形状はシリコンチップの試料と実質的に同じにした。エッチング液（薬液）は、ＨＦ（３０ｗｔ％）ＨＮＯ3（２８ｗｔ％）Ｈ2Ｏ（４２ｗｔ％）の組成を使用した。これは、表１の試料液Ｎｏ．２と同じであり、シリコンのエッチング速度が８００μｍ／ｍｉｎの能力のエッチング液である。サンプルチップを薬液に晒し、エッチングを行った。その時間は５、１０及び１５分間とした。サンプルチップはエッチング液中で1．５秒／１往復の速度で、３ｃｍから５ｃｍの範囲でチップ試料の平坦面方向に揺動させた。エッチングレートは１分間当たりの片面でのエッチング量とした。エッチング前後の厚みの計測は、マイクロメーターを使用した。
図２から分かるように、当該組成の高濃度フッ硝酸によるＳｉＯ2層のエッチングレートは、０．９７μｍ／ｍｉｎであり、Ｓｉ基板のエッチングレートの１／８００以下であるので、ほとんどエッチングされていないと言える。
このように、組成を適切に選択することで高濃度フッ硝酸によるＳｉ基板の選択的エッチングが可能となる。ここで、フッ硝酸とＳｉ及びＳｉＯ2との反応について説明する。
フッ硝酸は、フッ酸（ＨＦ）と硝酸（ＨＮＯ3）の混合液である。硝酸がシリコン（Ｓｉ）を酸化し、フッ酸が酸化シリコン（ＳｉＯ2）と反応して溶解する。より具体的には、フッ化水素分子のごく一部が、当該混合液の中で、ＨＦ→Ｈ+＋Ｆ-と解離し、生成されたＦ-イオンは、中性のＨＦ分子と結合してＨＦ2 -イオン（二フッ化水素イオン）が生成される。化学量論組成比のＳｉＯ2はＨＦ2 -イオンによりエッチングされ、中性のＨＦ分子ではエッチングされないが、ＨＮＯ3とＳｉの反応に形成される酸化シリコン（ＳｉＯ2-x）は酸素欠損型であり、中性のＨＦ分子によってもエッチングされる。高濃度フッ硝酸によるＳｉの高速エッチングはこのように理解することができる。反応式は、次式で表される。
３Ｓｉ＋４ＨＮＯ3＋１８ＨＦ→３Ｈ2ＳｉＦ6＋４ＮＯ＋８Ｈ2Ｏ
１原子のシリコンをエッチングするのに、１．３３分子のＨＮＯ3と６分子のＨＦが使われ、反応生成物として、１分子のＨ2ＳｉＦ6、１．３３分子のＮＯ、２．６６分子のＨ2Ｏが発生する。
ＳＯＩ基板が有するＳｉ基板をエッチングしていくとＳｉＯ2層に達するが、当該ＳｉＯ2層は化学量論組成比であり、ＨＦ2 -イオンのみによりエッチングされる。フッ酸は部分解離のため、ＨＦ2 -イオンの濃度は、中性のＨＦ分子の濃度と比べて１／１０００程度であり、ＨＦ2 -イオンは、フッ酸の解離平衡状態ではほんの僅かしか存在しない。したがって、ＨＦ2 -イオンによる化学量論組成比のＳｉＯ2層のエッチングの進行は、フッ硝酸によるＳｉ基板のエッチングの進行と比べると無視しても差し支えない程僅かである。換言すると、ＳＯＩ基板が有するＳｉ基板に対するＳｉＯ2層のエッチングレート比は極めて小さい。
（本発明に係る裏面照射型光電変換モジュール）
本発明に係る裏面照射型光電変換モジュールについて説明する。ＳｉＯ2層上に設けた、厚さ５μｍのＳｉ半導体層（表面Ｓｉ層）に、画素（受光面）サイズ１．８μｍ角のＣＭＯＳ型光電変換素子を２次元的に配した、有効画素数４５０万画素の光電変換部を形成した第１のＳＯＩ基板を用意した。この第１のＳＯＩ基板の裏面側Ｓｉ層（Ｓｉ基板）を本発明に係る高速エッチング液で一分間、エッチングしたところ、エッチングはＳｉＯ2層で完全に止まっており、ＳｉＯ2層表面が露出されていた。露出したＳｉＯ2層表面の平滑性は極めて良いものであった。ＳＯＩ基板のエッチングの際には、光電変換素子が形成された表面側をエッチング装置の基板に接着し、表面に超高速エッチングを行うエッチング液をノズルから供給してエッチングした。
次いで、このエッチング処理した第１の基板と、予め用意してあった、Ｓｉ半導体基板の表面領域に光電変換部の各光電変換素子を駆動するための駆動回路を設けた第２の基板とを、マイクロバンプ技術で貼り合わせた。貼り合わせに際しては、エッチングされた第１の基板のＳｉ半導体層（表面Ｓｉ層）の自由表面と、駆動回路が設けられた表面領域の自由表面とが対面するようにして、貼り合わせた。このようにしてプレ光電変換モジュールを形成した。
次いで、このプレ光電変換モジュールのＳｉＯ2層表面に、一般的な方法で各画素に合わせてマイクロレンズを設けた。このマイクロレンズを設けたプレ光電変換モジュールを所定のセラミックパッケージに収納し光電変換モジュールとした。この光電変換モジュールを市販品を実験用に改造したビデオカメラに搭載し、５分間動画撮影した。ＨＤＴＶモニターで撮影動画を見ると、従前の表面照射型の同系の光電変換モジュール搭載のビデオカメラで撮影した画像と比べて極めて鮮明で明るい画像であった。鮮明さにおいても従前のタイプと遜色なく光感度の点で優れていることが明らかとなった。
現状では、Ｓｉウェーハを薄くする際には、研磨砥粒を用いた機械的研磨でウェーハを研削するため反対側の光電変換素子が作り込まれた領域に大量のダメージが生じ、暗電流が大きくなってしまう。本発明では、すべてウェットエッチングで行うので、ダメージはまったく起こらずかつ短時間でウェーハの薄化ができる。
本実施例で使用した超高速エッチング液の組成は、以下の通りである。
HF(30wt％)HNO3(28wt％)H2O(42wt％)
このエッチング液は、Ｓｉに対して８００μｍ／ｍｉｎのエッチング速度を有するが、Ｓｉに対して８００μｍ／ｍｉｎのエッチング速度を有するエッチング液は、図１から分かるように広範囲に存在する。
本実施例では、第２の基板にバルク型Ｓｉ基板を用いたが、ＳＯＩ基板も用いることができる。また、本実施例では、プレ光電変換モジュールにおいて、駆動回路をＳＯＩ基板とは別個の第２の基板に設けているが、ＳＯＩ基板の表面Ｓｉ層に光学変換部および駆動回路を集積してもよい。
（本発明に係るエッチング方法を実施するための装置）
図３に、エッチング処理チャンバー１００の模式的な全体図（図６（ａ）のＢ−Ｂ”線に沿った断面図）を示す。シリコン基板１０を保持するステージ１１、ステージ１１を回転させる回転機構１２、シリコン基板１０の処理を行う裏面の反対側の表面側１０ａに薬液の回り込み防止としてガスを供給するライン１３がある。シリコン基板１０の処理面である裏面に薬液を供給する四本のアームがあり、複数の薬液供給ノズルが設けられている。アームはノズルからシリコン基板１０処理面への薬液供給が適切な位置に行えるための上下機構・旋回機構１４を持っている。また供給ライン２５には薬液と超純水の供給と停止を行うバルブが設けられており、このバルブには供給される薬液と超純水の供給時のＷａｔｅｒ Ｈｕｍｍｅｒを防止する、Ｗａｔｅｒ Ｈｕｍｍｅｒ防止機能が設けられている。バルブの開閉を速く正確に行うためには電気二重層キャパシタ内蔵の電動弁が必要である。Ｗａｔｅｒ Ｈｕｍｍｅｒは非圧縮性流体を用いた場合に、特にバルブを閉にするときバルブの内部の体積が小さくなることにより生じるが、上述のＷａｔｅｒ Ｈｕｍｍｅｒ防止機能としては具体的には，開閉時にバルブ内の体積が変化しないバルブを用いている。シリコン基板１０処理面に供給され、シリコン基板のエッチングに使用された薬液を排出するためのカップ１５と廃液ライン１６と回収部１７およびエッチング処理により発生するガスを排出するための排気ライン１８が連通されている。廃液と排気は気液分離機能１９により分離され、排出される。エッチング処理チャンバー１００内の圧力を計測する圧力計測機能２０、圧力を制御するコントローラ２１、チャンバー１００内からの反応生成ガス等の排気のためのガス（クリーンな空気）を供給するとともにそのガスの供給量を調整する流量調整機能２２が設けられ、排気ラインにはエッチング処理により発生するガスを除外する除外部２３とエッチング処理チャンバー１００から速やかにガスを排出するための排気調整機能２４（ｅｘ．ポンプ）が設けられている。
図４に、エッチング処理チャンバー１００の圧力コントロールの例が示される。本発明に於いては、エッチングにより大量のＮＯガスが発生する。これをチャンバー外に速やかに排出することが必要となる。そのため、チャンバーの排気ラインにポンプを設ける。エッチング開始前にポンプを稼動し、チャンバー内への空気供給量を待機時の量からエッチング時の量に変更した後に、エッチングを開始する。エッチング終了後、ポンプの作動を停止し、チャンバーへの空気供給量も待機時の量に戻す。
図５（ａ）は超高速エッチング処理、図５（ｂ）は超純水洗浄液供給と廃液処理に関して、図６（ａ）のＢ―Ｂ”線に沿った断面において説明するための模式的な断面図である。エッチング処理チャンバー１００に設けられた廃液および排気を導くためのカップ１５は２段構造となっており内側のカップ１５ａは超高速エッチング処理で使用し、外側カップ１５ｂは超純水洗浄処理で使用する。カップ１５ａと１５ｂの切り替えは、カップ上下動作にて必要なカップのみ開放し、待機中は両カップとも閉じている。超高速エッチング処理に使用された薬液はカップ１５ａより回収装置１７へ供給され、エッチング薬液の再利用を行うことも可能となる。また、超純水洗浄処理に使用された液は廃液ライン１６に流す。このカップ１５ａ，１５ｂの薬液が接触するテーパ形状になされた表面４１は凹凸処理がなされ、薬液が液滴やミストとして跳ね返りシリコン基板１０面上やエッチング処理チャンバー１００に飛散することを防止している。
図６（ａ）はエッチング処理チャンバー１００の薬液供給アームとノズルの例を説明するための模式図であり、（ｂ）は（ａ）のＡ−Ａ”線に沿った断面図である。ウェーハへ薬液を吐出する薬液供給ノズルは複数本設ける。ノズルはアームに設置される。ノズルは複数本設けることにより、ウェーハ面上の複数の箇所に、供給する薬液の量や供給する薬液の組成を、夫々の箇所毎に適切に、異なった供給を行うことが出来る。アームとして、略々９０度ずつ角度が異なる４本が設けられている。アームは回転軸中心を持つ旋回機能と、上下動作機能を備えており、供給する薬液が設置されたアームを薬液供給位置へ移動させ処理を行う。処理が終了したらシリコン基板１０の上から速やかに待機位置へ移動する。アーム５１，アーム５２は待機位置５５へ、アーム５３，アーム５４は待機位置５６に待機する。各ノズルはシリコン基板１０への液供給角度を調整する機能を持っている。固定ボルト７０を緩め、丸棒形状のノズルシャフトを中心としてノズルの角度を調整する。これにより薬液がシリコン基板１０に供給された後の薬液の流れを調整し、飛散を防止することができる。中心近傍（中心から２０ｍｍ程度）にエッチング液を供給する１本目のノズル６１はシリコン基板処理面に略々垂直に、エッチング液を供給する。その液量は約１リットル／ｍｉｎ程度であり、エッチング液を供給するノズルの内径は４．２ｍｍ程度（１／４インチ相当）である。２本目のノズル６２は、１本目のノズル６１が設置されたアーム５１の反対側（略々１８０度の角度差）のアーム５３に設置される。中心からの距離は略々５０ｍｍ程度であり、供給するエッチング液の流量は１リットル／ｍｉｎ程度である。角度は３０度程度、シリコン基板１０の回転方向に傾いている。３本目のノズル６３はノズル６１とノズル６２の間（９０度の角度）のアーム５２に設置され、中心から７５ｍｍ程度の距離であり角度は４５度程である。供給するエッチング液流量は１．２リットル／ｍｉｎ程度である。さらに４本目のノズル６４は、３本目のノズル６３の反対側のアーム５４に設置される。その中心からの位置は９５ｍｍ程度であり、供給される液量は２リットル／ｍｉｎ程度である。角度は４５度程度である。５本目のノズル６５は２本目のノズルが設置されているアーム５３に設置され、中心から１１５ｍｍ程度の距離であり、角度は６０度程度、供給するエッチング液流量は３リットル／ｍｉｎ程度である。６本目のノズル６６は１本目のノズル６１が設置されたアーム５１に取付けられ、中心からの距離は約１３５ｍｍ程度、角度は６０度であり、供給するエッチング液流量は４リットル／ｍｉｎ程度である。エッチング停止後に超純水を供給するノズル６７は、１本目のノズル６１が設置されたアーム５１の略々中心に据えられる。供給する超純水の流量は３リットル／ｍｉｎ〜１０リットル／ｍｉｎである。エッチング液を供給するノズルは、設置される位置によって外周部のノズル程、供給するエッチング液量は多くなる。液の吹き出し流速が略々等しくなるように、外周部のノズル吹出部程、ノズル内径が太くなされている。
図７に、ノズル位置（中心からの距離）と回転方向の関係を示す。シリコン基板中心からの距離が互いに近い、２つの異なるノズルより液を供給する場合、それぞれ小さい角度差の位置で供給すると液の流れが干渉し合う場合がある。この問題を防ぐため、例えば図中の（１），（２）および（５），（６）で示すように、シリコン基板中心からの距離が互いに近いノズル同士は液の流れが最も干渉しない、１８０度の角度差の位置関係で供給する。また、（１），（２）および（５），（６）の中間付近に位置する（３），（４）は（１），（２）に対して９０度の角度差を設け、かつ、（３），（４）同士は１８０度の角度差の位置関係にて供給する。
Figure 0005565735
図８に、厚さ７２５μｍ、直径２００ｍｍのシリコン基板のエッチング結果が示されている（当該実験を以下「実験３」とも呼ぶ。）。２００ｍｍ径、厚さ７２５μｍのＰ型シリコンウェーハを用意し、平滑性の測定について次のような実験をした。
ウェーハ全面を短時間で均一にエッチングするために、図３乃至図７に示す枚葉洗浄装置（リアライズＡＴ社製の枚葉装置を改良した装置）によるスピンエッチングを用いた。この装置は、薬液供給用ノズルを４本、エッチングを停止させるための超純水用ノズルを１本有する。超純水供給用ノズルはウェーハの中心に配置し、４本の薬液供給用ノズルは中心から周辺に配置できるようにした。また薬液同士の干渉を防止するため、９０度毎にずらして配置できるようにした。さらに液跳ねを防止する目的で、ウェーハの回転方向にノズルを傾斜可能にした。
実験に際しては、混酸薬液として、ＨＮＯ3（２８ｗｔ％）／ＨＦ（３０ｗｔ％）／Ｈ2Ｏ（４２ｗｔ％）を使用した。各ノズルの位置は、以下の通りとした。
１本目のノズルの位置：中心から２０．５ｍｍ
２本目のノズルの位置：中心から５２．５ｍｍ（１本目のノズルとウェーハ中心を介して正反対の位置に設置）
３本目のノズルの位置：中心から７２ｍｍ（１本目と2本目のノズルの間、すなわちそれから９０度ずれた位置に設置）
４本目のノズルの位置：中心から８５ｍｍ（３本目のノズルとウェーハ中心を介して正反対の位置に設置）
各薬液用ノズルから吐出される薬液量は、
１本目のノズル：１リットル／ｍｉｎ、
２本目のノズル：１リットル／ｍｉｎ、
３本目のノズル：１．２リットル／ｍｉｎ、
４本目のノズル：２リットル／ｍｉｎ
回転数は８５０ｒｐｍとして４０秒間エッチングした後、各ノズルからの薬液供給をやめると同時に、中心部のノズルから３リットル／ｍｉｎの超純水を供給して、エッチングを停止した。エッチング量は、図１を参照して説明した実験１で使用したウェーハレーザ厚み測定機（ポシブル製ＰＬＴ−１３１５）を使用した。図８に結果を示す。図示されているように、直径１８０ｍｍの幅においてほぼ均一にエッチングされていることが分かる。
また、ウェーハのエッチング表面の全域から万遍なくランダムに３００点を選択し、それらの点のエッチング量を測定したところ、測定値は、±５μｍ内に収まっていた。ウェーハエッチング表面の平滑性が優れていることが確認された。
平滑性に関して、さらに次の実験をした（当該実験を以下「実験４」とも呼ぶ。）。以下に示す条件・手順以外は、図８を参照して説明した上記実験３と同様に行った。
各ノズルの位置は、以下の通りとした。
１本目のノズルの位置：中心から２０ｍｍ
２本目のノズルの位置：中心から５０ｍｍ（１本目のノズルとウェーハ中心を介して正反対の位置に設置）
３本目のノズルの位置：中心から５２ｍｍ（１本目と２本目のノズルの間のアームに設置）
４本目のノズルの位置：中心から８５ｍｍ（３本目のノズルとウェーハ中心を介して正反対の位置に設置）
各薬液供給用ノズルから吐出される薬液量は、
１本目のノズル：１リットル／ｍｉｎ、
２本目のノズル：１リットル／ｍｉｎ、
３本目のノズル：１．４リットル／ｍｉｎ、
４本目のノズル：１．０リットル／ｍｉｎ
回転数は８５０ｒｐｍとして１５秒間エッチングした後、各ノズルからの薬液供給をやめると同時に、中心部のノズルから３リットル／ｍｉｎの超純水を供給してエッチングを停止しスピン乾燥した。次いで、最初と同様の条件でエッチング、スピン乾燥を行った。その後、８秒間のエッチング時間以外は先の工程と同様の工程を実施した。
実験３と同様に、エッチング量は、実験１で使用したウェーハレーザ厚み測定機（ポシブル製ＰＬＴ−１３１５）を使用した。結果は、実験３の場合より良好な結果を得た。

Claims (5)

  1. ＳＯＩ基板のエッチング方法であって、
    Ｓｉ基板と表面Ｓｉ層との間にＳｉＯ2層が挿入されたＳＯＩ基板の前記Ｓｉ基板の自由面を、フッ硝酸ＨＦ（ａ）ＨＮＯ3（ｂ）Ｈ2Ｏ（ｃ）（ここで、ａ、ｂ及びｃは、濃度を表す数値であり、その単位はｗｔ％である。ａ＋ｂ＋ｃ＝１００である。）に、前記ＳｉＯ2層の少なくとも一部が露出するまで晒すステップを含み、
    前記フッ硝酸の組成は、ａ＋ｂ≧５０を満たし、
    前記ＳｉＯ 2 層は、化学量論組成比のＳｉＯ 2 層である、
    ことを特徴とするエッチング方法。
  2. 前記フッ硝酸の組成は、１９≦ａ≦４２を満たすことを特徴とする請求項１に記載のエッチング方法。
  3. 前記フッ硝酸の組成は、２３≦ａ≦４０をさらに満たすことを特徴とする請求項２に記載のエッチング方法。
  4. 前記フッ硝酸の組成は、２７≦ａ≦３７をさらに満たすことを特徴とする請求項３に記載のエッチング方法。
  5. Ｓｉ基板と表面Ｓｉ層との間にＳｉＯ2層が挿入されたＳＯＩ基板の前記表面Ｓｉ層に複数の光電変換素子を有する光電変換部が設けられたプレ光電変換モジュールを作製するステップと、
    前記プレ光電変換モジュールの前記Ｓｉ基板の自由面を、請求項１から４のいずれかに記載のエッチング方法によりエッチングするステップと
    を含み、
    前記ＳｉＯ2層を露出する開口部は、前記光電変換部に光が入射する入射面であることを特徴とする裏面照射型光電変換モジュールの作製方法。
JP2011107701A 2010-11-12 2011-05-12 Ｓｏｉ基板のエッチング方法及びｓｏｉ基板上の裏面照射型光電変換モジュールの作製方法 Active JP5565735B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011107701A JP5565735B2 (ja) 2010-11-12 2011-05-12 Ｓｏｉ基板のエッチング方法及びｓｏｉ基板上の裏面照射型光電変換モジュールの作製方法
KR1020137011987A KR101501088B1 (ko) 2010-11-12 2011-10-28 Ｓｏｉ 기판의 에칭방법과 ｓｏｉ 기판 위의 이면조사형 광전변환 모듈 및 그 제조방법
PCT/JP2011/006034 WO2012063425A1 (ja) 2010-11-12 2011-10-28 Ｓｏｉ基板のエッチング方法並びにｓｏｉ基板上の裏面照射型光電変換モジュール及びその作製方法
CN2011800544359A CN103210477A (zh) 2010-11-12 2011-10-28 Soi基板的蚀刻方法以及soi基板上的背面照射型光电转换模块及其制作方法
US13/883,828 US9240505B2 (en) 2010-11-12 2011-10-28 Method of etching backside Si substrate of SOI substrate to expose SiO2 layer using fluonitric acid

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010254114 2010-11-12
JP2010254114 2010-11-12
JP2011107701A JP5565735B2 (ja) 2010-11-12 2011-05-12 Ｓｏｉ基板のエッチング方法及びｓｏｉ基板上の裏面照射型光電変換モジュールの作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014117864A Division JP2014179655A (ja) 2010-11-12 2014-06-06 Ｓｏｉ基板のエッチング方法

Publications (2)

Publication Number Publication Date
JP2012119656A JP2012119656A (ja) 2012-06-21
JP5565735B2 true JP5565735B2 (ja) 2014-08-06

Family

ID=46050594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011107701A Active JP5565735B2 (ja) 2010-11-12 2011-05-12 Ｓｏｉ基板のエッチング方法及びｓｏｉ基板上の裏面照射型光電変換モジュールの作製方法

Country Status (5)

Country Link
US (1) US9240505B2 (ja)
JP (1) JP5565735B2 (ja)
KR (1) KR101501088B1 (ja)
CN (1) CN103210477A (ja)
WO (1) WO2012063425A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014010005A1 (ja) * 2012-07-13 2014-01-16 国立大学法人東北大学 エッチング方法
JP5565718B2 (ja) * 2012-07-31 2014-08-06 国立大学法人東北大学 半導体物品のエッチング方法
JP5612237B1 (ja) 2013-05-16 2014-10-22 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． Ｓｇｔを有する半導体装置の製造方法
US10103154B2 (en) 2013-05-16 2018-10-16 Unisantis Electronics Singapore Pte. Ltd. Method for producing an SGT-including semiconductor device
CN107534011B (zh) * 2015-05-14 2021-01-15 盛美半导体设备(上海)股份有限公司 基板斜边和背面保护装置
US10872788B2 (en) * 2018-11-26 2020-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Wet etch apparatus and method for using the same
CN111384204A (zh) * 2018-12-28 2020-07-07 清华大学 一种背照式光电器件的背面处理工艺
WO2020218813A1 (ko) * 2019-04-23 2020-10-29 주식회사 제우스 식각장치
US11605665B2 (en) 2019-10-25 2023-03-14 Canon Kabushiki Kaisha Semiconductor apparatus and method for producing semiconductor apparatus

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3202305B2 (ja) 1992-02-17 2001-08-27 信越半導体株式会社 鏡面ウエーハの製造方法及び検査方法
JP2002043274A (ja) * 2000-07-25 2002-02-08 Kanto Chem Co Inc ポリシリコン膜の表面処理剤及びそれを用いたポリシリコン膜の表面処理方法
US6887773B2 (en) * 2002-06-19 2005-05-03 Luxtera, Inc. Methods of incorporating germanium within CMOS process
JP2004056046A (ja) * 2002-07-24 2004-02-19 Disco Abrasive Syst Ltd Ｓｏｉ基板の加工方法
JP2006066726A (ja) * 2004-08-27 2006-03-09 Toshiba Corp 半導体装置の製造方法及び半導体基板
JP4675749B2 (ja) 2005-10-28 2011-04-27 信越半導体株式会社 エピタキシャルウエーハの製造方法
JP4977999B2 (ja) * 2005-11-21 2012-07-18 株式会社Ｓｕｍｃｏ 貼合せ基板の製造方法及びその方法で製造された貼合せ基板
EP1926132A1 (en) * 2006-11-23 2008-05-28 S.O.I.Tec Silicon on Insulator Technologies Chromium-free etching solution for Si-substrates and SiGe-substrates, method for revealing defects using the etching solution and process for treating Si-substrates and SiGe-substrates using the etching solution
JP2009129958A (ja) * 2007-11-20 2009-06-11 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
JP2009238985A (ja) * 2008-03-27 2009-10-15 Kyushu Institute Of Technology 半導体撮像素子およびその製造方法
JP5020915B2 (ja) * 2008-10-08 2012-09-05 東京エレクトロン株式会社 ポリシリコン膜の除去方法、処理装置および記憶媒体
US8057690B2 (en) * 2009-03-11 2011-11-15 Honeywell International Inc. Single silicon-on-insulator (SOI) wafer accelerometer fabrication
JP2010258463A (ja) * 2010-06-18 2010-11-11 Sony Corp 固体撮像素子の製造方法

Also Published As

Publication number Publication date
KR101501088B1 (ko) 2015-03-10
WO2012063425A1 (ja) 2012-05-18
US20130320477A1 (en) 2013-12-05
KR20130100331A (ko) 2013-09-10
JP2012119656A (ja) 2012-06-21
CN103210477A (zh) 2013-07-17
US9240505B2 (en) 2016-01-19

Similar Documents

Publication Publication Date Title
JP5565735B2 (ja) Ｓｏｉ基板のエッチング方法及びｓｏｉ基板上の裏面照射型光電変換モジュールの作製方法
US8932407B2 (en) Substrate cleaning method
US8048807B2 (en) Method and apparatus for thinning a substrate
CN1269193C (zh) 半导体器件及其制造方法
US20130167947A1 (en) Liquid scattering prevention cup, substrate processing apparatus provided with the cup, and substrate polishing apparatus
JP5807949B2 (ja) 超高速ウェットエッチング装置
US20110230054A1 (en) Semiconductor substrate cleaning method
US9845444B2 (en) Cleaning composition after chemical mechanical polishing of organic film and cleaning method using the same
US10720460B2 (en) High dielectric constant dielectric layer forming method, image sensor device, and manufacturing method thereof
JP2014179655A (ja) Ｓｏｉ基板のエッチング方法
JP2010278103A (ja) スクラブ洗浄装置
Zhao et al. Wafer backside thinning process integrated with post-thinning clean and TSV exposure recess etch
Ohmi et al. Method of etching backside Si substrate of SOI substrate to expose SiO 2 layer using fluonitric acid
JP2006229100A (ja) 研磨装置および半導体装置の製造方法
US20190096661A1 (en) Post-CMP Cleaning and Apparatus for Performing the Same
CN109166812B (zh) 控片及其制造方法和化学机械研磨缺陷的监测方法
JP2021163955A (ja) 洗浄部材の洗浄装置、基板洗浄装置及び洗浄部材アセンブリ
JP2021197421A (ja) 基板処理ノズル
KR100582837B1 (ko) 웨이퍼 평탄화 장치 및 방법
Jeong et al. Chemical mechanical planarization of copper bumps on printed circuit board
US8748279B2 (en) Method of manufacturing a semiconductor device
Chen et al. Wet Cleaning Equipment
JP2006108349A (ja) 基板処理方法および基板処理装置
CN101989575B (zh) Cmos图像传感器介质层的抛光方法
CN115206794A (zh) 背照式cis背面减薄加工工艺

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131211

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20131211

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20140221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140606

R150 Certificate of patent or registration of utility model

Ref document number: 5565735

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20140807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140808

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250