KR20080044166A - 배선 기판과 그 제조 방법 및 전자 기기 - Google Patents

배선 기판과 그 제조 방법 및 전자 기기 Download PDF

Info

Publication number
KR20080044166A
KR20080044166A KR1020070114739A KR20070114739A KR20080044166A KR 20080044166 A KR20080044166 A KR 20080044166A KR 1020070114739 A KR1020070114739 A KR 1020070114739A KR 20070114739 A KR20070114739 A KR 20070114739A KR 20080044166 A KR20080044166 A KR 20080044166A
Authority
KR
South Korea
Prior art keywords
substrate
pixel
circuit
pixel region
wiring board
Prior art date
Application number
KR1020070114739A
Other languages
English (en)
Other versions
KR101414089B1 (ko
Inventor
도시키 하라
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20080044166A publication Critical patent/KR20080044166A/ko
Application granted granted Critical
Publication of KR101414089B1 publication Critical patent/KR101414089B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/18—Deposition of organic active material using non-liquid printing techniques, e.g. thermal transfer printing from a donor sheet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27318—Manufacturing methods by local deposition of the material of the layer connector in liquid form by dispensing droplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858—Bonding techniques
    • H01L2224/8585—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/85855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858—Bonding techniques
    • H01L2224/8585—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/8588—Hardening the adhesive by cooling, e.g. for thermoplastics or hot-melt adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 목적은 전사(轉寫)시에 대향하는 2개의 기판이 화소 영역에서 접촉하는 것을 방지하여, 기판 위에 주변 회로를 확실히 전사할 수 있는 배선 기판의 제조 방법을 제공하는 것이다.
본 실시예에 따른 배선 기판의 제조 방법은, 화소 영역(101)에 돌기부(12)가 형성된 가요성(可撓性) 기판(11)과, 주변 회로를 구성하는 전자 소자(15)가 배치된 기판(40)을, 화소 영역(101)의 주위에 전자 소자(15)가 대향하도록 하여 접합시키는 공정과, 가요성 기판(11)에 전자 소자(15)를 남기고, 가요성 기판(11)으로부터 기판(40)을 분리하는 공정을 가지며, 가요성 기판(11)과 기판(40)을 접합시키는 공정에 있어서, 전자 소자(15)를 가요성 기판(11)에 압착하고, 화소 영역(101)에서 돌기부(12)를 기판(40)에 접촉시킨다.
가요성 기판, 이방성 도전 접착제, 액티브 매트릭스 회로

Description

배선 기판과 그 제조 방법 및 전자 기기{WIRING SUBSTRATE, METHOD OF MANUFACTURING WIRING SUBSTRATE, AND ELECTRONIC APPARATUS}
본 발명은 배선 기판과 그 제조 방법 및 전자 기기에 관한 것으로, 특히, 디스플레이용의 배선 기판의 제조 방법, 및 당해 배선 기판을 구비한 전자 기기에 관한 것이다.
최근, 자유롭게 구부러지는 전자 기기가 주목받고 있다. 예를 들면, 플렉시블 디스플레이는 운반의 가벼움, 충격의 흡수성, 손에 맞는 유연성 등 유비쿼터스(ubiquitous) 사회의 일역을 담당하는 전자 기기가 될 수 있다.
플렉시블 디스플레이의 제조 방법으로서, 다른 기판(전사원(轉寫元) 기판)에 미리 박막 트랜지스터(TFT) 등을 이용하여 회로 소자를 복수 형성해 두고, 가요성(可撓性) 기판과 전사원 기판을 대향 배치하여, 기판간에 압력을 가함으로써, 복수의 회로 소자를 가요성 기판 위에 한번에 전사하는 방법이 알려져 있다(예를 들면, 특허문헌 1 참조).
회로 소자는, 예를 들면, 페이스 다운(기판측에 단자를 향하는 것)으로 이방성(異方性) 도전 접착제를 통하여 가요성 기판 위에 고정된다. 이방성 도전 접착 제는 접착제(바인더) 중에 도전성 입자가 분산되어 있어, 회로 소자에 압력을 걸어서, 바인더를 넓히고, 회로 소자와 가요성 기판의 전극간에 도전성 입자를 적어도 1개 이상 끼워넣음으로써, 회로 소자의 전기적 도통 및 기계적 접합을 얻을 수 있다. 따라서, 복수의 회로 소자를 한번에 전사하는 경우에는, 모든 회로 소자에 대해서 균일하게 원하는 압력을 가할 필요가 있다.
[특허문헌 1] 일본국 특허공개 2003-297974호 공보
그러나, 예를 들면, 화소 영역 주위의 주변 회로를 전사하는 경우, 기판의 대부분을 차지하는 화소 영역에 화소 회로가 형성되어 있지 않은 상태에서는, 대향하는 2매의 기판을 가압한 경우에, 화소 영역에서 양쪽의 기판이 접촉되어 버리는 경우가 있었다. 이 경우, 주변 회로 및 그 접속부에 인가되어야 할 압력이 방출되어 버려, 주변 회로에 필요한 압력이 걸리지 않게 되어, 주변 회로의 전기적 도통을 얻을 수 없다는 결함이 있었다.
이방성 도전 접착제를 사용하지 않고 주변 회로와 기판 위의 배선을 직접 접속하는 경우나, 접착제를 이용하여 주변 회로를 기판 위에 전사한 후에 접속 배선을 형성하는 경우라도, 주변 회로를 전사하기 위해서는 필요한 압력을 균일하게 가하는 것이 요구된다.
본 발명의 목적은, 전사시에 대향하는 2개의 기판이 화소 영역에서 접촉하는 것을 방지하여, 기판 위에 주변 회로를 확실히 전사할 수 있는 배선 기판의 제조 방법을 제공하는 것에 있다.
본 발명의 다른 목적은, 상기의 배선 기판의 제조 방법에 의해 제조되어, 신뢰성이 있는 배선 기판, 및 당해 배선 기판을 구비하는 전자 기기를 제공하는 것에 있다.
본 발명에 따른 배선 기판의 제조 방법은, 화소 영역과, 상기 화소 영역의 주위에 위치하는 구동 영역을 포함하며, 상기 화소 영역에 돌기부가 형성된 제 1 기판과, 주변 회로가 배치된 제 2 기판을, 상기 구동 영역에 상기 주변 회로가 대향하도록 하여 접합시키는 공정과, 상기 제 1 기판에 상기 주변 회로를 남기고, 상기 제 1 기판으로부터 상기 제 2 기판을 분리하는 공정을 가지며, 상기 제 1 기판과 상기 제 2 기판을 접합시키는 공정에서, 상기 주변 회로를 상기 제 1 기판에 압착(壓着)하여, 상기 화소 영역에서 상기 돌기부를 상기 제 2 기판에 접촉시킨다.
이것에 의하면, 제 1 기판과 제 2 기판을 접합시켰을 때에, 화소 영역에서 돌기부가 제 2 기판에 접촉하기 때문에, 화소 영역에서 기판끼리가 접촉하는 것을 방지할 수 있다. 이 결과, 기판 간격을 일정하게 할 수 있어, 주변 회로에 균일하면서도 필요한 압력을 가할 수 있다. 거의 균일한 압력으로 주변 회로를 압착할 수 있기 때문에, 주변 회로를 확실히 제 1 기판 위에 전사할 수 있다.
상기 분리하는 공정 후에, 상기 제 1 기판의 상기 화소 영역에 화소 회로를 형성하는 공정을 더 갖는 것이 바람직하다. 이와 같이, 특히 접합 공정에서 화소 영역에 화소 회로가 형성되어 있지 않은 경우에는, 화소 영역에 돌기부를 형성해 두는 것에 의한 이점이 크다. 또한, 상기 접합시키는 공정 전에, 상기 제 1 기판의 상기 화소 영역에 화소 회로를 형성하는 공정을 갖는 것이라도 좋다.
상기 화소 회로를 형성하는 공정에서, 상기 돌기부를 피해서 상기 화소 회로를 형성하는 것이 바람직하다. 이에 따라, 돌기부를 형성하는 것에 의한 화소 회로의 특성에 대한 영향도 없다.
상기 화소 영역에 복수의 상기 돌기부가 산재(散在)된 상기 제 1 기판을 사 용하는 것이 바람직하다. 복수의 돌기부를 산재시킴으로써, 접합 공정에서의 기판 간격을 보다 일정하게 유지할 수 있다. 여기서 산재란, 적당한 간격을 두고 배치되어 있는 것을 말하지만, 반드시 균등한 간격이 아니라도 좋다.
상기 주변 회로의 두께와 상기 돌기부의 두께가 동일한 것이 바람직하다. 이에 따라, 제 1 기판과 제 2 기판을 접합시킬 때, 이들의 거리를 넓은 범위에서 일정하게 유지할 수 있어, 접촉을 방지할 수 있다.
상기 주변 회로와 상기 제 2 기판 사이에 박리층이 형성되어 있고, 상기 접합시키는 공정 후, 상기 분리하는 공정 전에, 상기 박리층에 에너지를 공급하여, 상기 주변 회로와 상기 제 2 기판의 접착력을 감소시키는 공정을 더 갖는 것이 바람직하다. 이에 따라, 용이하게 제 2 기판으로부터 주변 회로를 박리시킬 수 있다.
상기 접합시키는 공정에서, 상기 제 1 기판과 상기 주변 회로 사이에 도전성 접착제를 개재시켜서, 상기 제 1 기판과 상기 제 2 기판을 접합시키는 것이 바람직하다. 이에 따라, 전사와 동시에, 주변 회로의 전기적 도통이 얻어진다.
상기 제 1 기판으로서, 가요성을 갖는 기판을 사용하는 것이 바람직하다. 이에 따라, 유연한 배선 기판을 형성할 수 있다.
본 발명에 따른 배선 기판은, 상술한 제조 방법으로 제조된 것이다. 화소 영역에 돌기부가 형성되어 있음으로써, 상기한 바와 같이, 주변 회로가 확실히 전사된 배선 기판을 실현할 수 있다.
본 발명에 따른 전자 기기는, 상술한 배선 기판을 구비한다. 이에 따라, 신 뢰성이 향상된 전자 기기를 실현할 수 있다.
이하에, 본 발명의 실시예에 대해서, 도면을 참조하여 설명한다.
도 1은 본 실시예에 따른 배선 기판의 단면도이다.
가요성 기판(11)의 화소 영역(101)에는, 유기 박막 트랜지스터(20)를 사용하여 액티브 매트릭스 회로가 형성되어 있다. 도 1에서는, 1개의 유기 박막 트랜지스터(20)만을 도시하고 있지만, 도시하지 않은 영역에서 복수의 유기 박막 트랜지스터(20)가 형성되어 있다. 액티브 매트릭스 회로는, 본 발명의 화소 회로의 일 실시예이며, 이것에 한정되는 것은 아니다. 가요성 기판(11)의 화소 영역(101) 위에는, 돌기부(12)가 형성되어 있다. 본원 명세서에서는, 화소가 배치될 영역을 화소 영역(101)이라고 칭하고, 화소의 형성 전 또는 형성 후의 양쪽을 포함한다.
화소 영역(101)의 주위에 위치하는 구동 영역에서의 가요성 기판(11) 위에는, 주변 회로를 구성하는 전자 소자(15)가 실장되어 있다. 도 1에서는, 1개의 전자 소자(15)만을 도시하고 있지만, 복수의 전자 소자(15)가 실장되어 있어도 좋다. 전자 소자(15)는 이방성 도전 접착제(14)를 통하여 가요성 기판(11) 위의 배선(13)에 전기적으로 접속되어 있다. 이하에, 각 구성 요소에 대해서 상세하게 설명한다.
가요성 기판(11)은 가요성을 갖는 재료, 예를 들면, 수지 또는 금속으로 이루어진다. 수지로서는, 시클로올레핀 수지, 폴리카보네이트 수지, 폴리이미드 수지, 에폭시 수지, 아크릴 수지, 폴리이미드 수지, 우레탄 수지, 아크릴레이트 수지 등을 들 수 있지만, 특별히 한정은 없다. 가요성 기판(11)의 두께는, 가요성을 확보할 수 있는 한에서 한정은 없지만, 예를 들면, 100nm이다. 단, 본 발명의 기판(제 1 기판)으로서, 가요성을 갖지 않는 기판을 사용하는 것도 가능하다.
배선(13)은 가요성 기판(11)의 한쪽 면 위에 형성되어 있다. 또한, 배선(13)은 가요성 기판(11)의 다른 쪽 면 위에도 형성되어 있어도 좋다. 배선(13)은 도전성 재료, 예를 들면, Au, Ta, Cu, Ti, Ni, Ag 등의 단층막 또는 다층막에 의해 형성되어 있다. 배선(13)의 두께는, 예를 들면, 100nm 이하이다. 도시는 하지 않았지만, 배선(13)은 전자 소자(15)와의 접속부에서 폭이 넓은 형상(패드 형상)으로 형성되어 있다.
유기 박막 트랜지스터(20)는 화소 영역(101)에서 매트릭스 형상으로 복수 형성되어 있고, 유기 박막 트랜지스터(20)를 사용하여 액티브 매트릭스 회로가 형성되어 있다. 액티브 매트릭스 회로는, 후술하는 바와 같이, 게이트선 등의 배선과, 화소 전극과, 스위칭 소자로서의 유기 박막 트랜지스터(20)를 갖는다.
돌기부(12)는 화소 영역(101)에 복수 형성되어 있다. 돌기부(12)는 후술하는 바와 같이 전자 소자(15)의 실장시에, 대향하는 2매의 기판 간격을 일정하게 유지하는 기능을 한다. 이 때문에, 돌기부(12)의 두께와, 전자 소자(15)의 두께를 거의 동일하게 형성하는 것이 바람직하다. 또한, 기판 간격을 일정하게 유지하기 위해서, 돌기부(12)는 화소 영역(101)의 1개소에 편재되어 있는 것 보다도, 화소 영역(101)에 산재되어 있는 것이 바람직하다. 여기서 산재란, 적당한 간격을 두고 배치되어 있는 것을 말하지만, 반드시 균등한 간격이 아니라도 좋다. 또한, 돌기 부(12)는 액티브 매트릭스 회로의 간격에 형성된다, 즉, 액티브 매트릭스 회로를 구성하는 배선, 화소 전극 및 박막 트랜지스터에 겹치지 않는 위치에 산재되어 있는 것이 바람직하다.
돌기부(12)는 대향 기판의 가압에 의해 찌그러지지 않을 정도의 강성(剛性)을 확보할 수 있는 재료이면 특별히 한정은 없으며, 페놀 수지, 시클로올레핀 수지, 폴리카보네이트 수지, 폴리이미드 수지, 에폭시 수지, 아크릴 수지, 폴리이미드 수지, 우레탄 수지, 아크릴레이트 수지 등의 유기물이거나, SiO2, SiN 등의 무기물이라도 좋다. 또한, 돌기부(12)로서 감광성 수지를 이용해도 좋다.
전자 소자(15)는 주변 회로를 구성하는 것으로서, 배선(13)과 전기적으로 접속하고, 또한, 가요성 기판(11)에 접합되어 있다. 전자 소자(15)는, 예를 들면, 박막 트랜지스터(16)를 포함하여, 표면에 금 범프 등으로 이루어지는 돌기 형상의 단자(17)가 형성되어 있다. 단자(17)는 박막 트랜지스터(16)에 전기적으로 접속되어 있다. 전자 소자(15)의 단자(17)가 배선(13)의 일부와 접속되어 있다. 단자(17)의 두께는 2㎛정도이며, 전자 소자(15)의 두께는 2∼3㎛ 정도이다.
또한, 박막 트랜지스터(16)는 전자 소자(15)에 포함되는 전자 회로의 예시이다. 전자 소자(15)에 특별히 한정은 없으며, 트랜지스터나 다이오드 등의 능동 소자, 저항이나 콘덴서 등의 수동 소자, 그 외에, 커넥터, 단자 등의 보조 소자라도 좋다. 또한, 전자 소자(15)는 반도체 레이저나, 발광 다이오드라도 좋다. 전자 소자(15)는 반도체 소자 이외의 소자라도 좋다. 또한, 복수의 소자를 포함하는 회 로라도 좋다.
가요성 기판(11)과 전자 소자(15) 사이에는, 전자 소자(15)의 전기적 접속 및 기계적 접합을 얻기 위해서, 도전성 접착제, 예를 들면, 이방성 도전 접착제(14)가 설치되어 있다.
도 2는 전자 소자(15)와 가요성 기판(11) 사이의 영역의 확대 단면도이다.
이방성 도전 접착제(14)는 주로 도전성 입자(14a)와 접착제(바인더)(14b)로 구성되어 있고, 전자는 대향하는 전극끼리를 전기적으로 도통시키는 것, 후자는 접속부를 기계적으로 고정하기 위한 역할을 담당한다. 단, 접착 기능과 도전성을 겸비하는 것이면, 상기 구성 이외의 도전성 접착제를 이용해도 좋다.
도전성 입자(14a)에는, 전기적 도통뿐만 아니라, 인접하는 전극간에 접촉하지 않는 형상 및 적당한 분산율이 요구된다. 도전성 입자(14a)는 금속핵(니켈(Ni) 단체나 금 도금 처리를 행한 Ni)과 수지핵(스티렌, 아크릴 및 산화티탄 등)에 금 도금 처리한 것, 게다가, 이들 입자 위에 열이나 압력으로 파괴, 용융되는 절연 피막을 가진 것 등 여러 종류가 있다. 형상은 구형(球形)에 가까운 것이 선택되고, 사용되는 제품에 맞추어, 수 ㎛에서 수 십 ㎛까지의 입경(粒徑)의 재료가 사용되고 있다. 또한, 바인더(14b)에는, 합성 고무, 열가소성 수지, 열경화성 수지 등이 사용된다.
접속 원리는 어느 일정 시간, 열과 압력을 가함(열압착 가공)으로써, 바인더를 넓히고, 대향 전극간(본 예에서는 단자(17)와 배선(13)간)에 도전성 입자를 적어도 1개 이상 끼워넣음으로써, 압착부에서의 두께 방향에 대해서는 도전성, 한편, 면 방향에 대해서는 절연성이라는 전기적 이방성이 얻어진다.
이상과 같이, 가요성 기판(11)의 화소 영역(101)에 유기 박막 트랜지스터(20)를 사용하여 액티브 매트릭스 회로가 형성되고, 화소 영역(101)의 주위에 전자 소자(15)를 사용하여 주변 회로가 형성되어, 배선 기판(10)이 구성되어 있다. 또한, 도 1에서는, 가요성 기판(11) 위에 1개의 전자 소자(15)만이 실장되어 있는 예를 도시하고 있지만, 다른 전자 소자가 실장되어 있어도 좋다.
도 3∼도 9를 참조하여, 본 실시예에 따른 배선 기판의 제조 방법에 관하여 설명한다.
우선, 도 3의 (a)에 나타낸 바와 같이, 화소 영역(101)에서, 복수의 돌기부(12)를 형성한다. 돌기부(12)는 화소 회로를 구성하는 배선, 화소 전극, 유기 박막 트랜지스터(20) 등의 요소가 배치되지 않은 위치에 형성하는 것이 바람직하다. 예를 들면, 가요성 기판(11) 위에 감광성 수지를 성막하고, 노광 및 현상에 의해 감광성 수지를 패터닝하고, 가열함으로써, 단면이 반구(半球) 형상인 돌기부(12)를 형성한다. 감광성 재료 이외의 재료를 사용하는 경우에는, 가요성 기판(11) 위에 비감광성의 재료막을 성막하고, 레지스트 도포, 노광, 현상 및 에칭에 의해 재료막을 패터닝하고, 가열함으로써, 단면이 반구 형상인 돌기부(12)를 형성한다. 돌기부(12)의 두께나 산재시키는 방법에 대해서는, 상술한 바와 같다.
다음에, 도 3의 (b)에 나타낸 바와 같이, 돌기부(12)에 겹치지 않는 위치에 배선(13)을 형성한다. 배선(13)은, 예를 들면, 가요성 기판(11) 위에 금속막을 성막하고, 금속막을 패터닝함으로써 형성된다. 도시하지 않았지만, 배선(13)은 전자 소자(15)의 단자(17)와의 접속부에서 폭이 넓은 패드 형상이 되도록 패터닝된다. 이 때의 배선(13)의 형성 공정에서, 화소 영역(101)의 배선이나, 화소 전극도 동시에 형성해도 좋다. 금속막의 재료에 대해서는, 상술한 바와 같다. 또는, 배선(13)은, 예를 들면, 도전성 재료를 포함하는 용액을 도포하고, 도포막에 대해서 가열 등의 처리를 행한 후, 도포막을 패터닝함으로써 형성해도 좋다. 게다가, 배선(13)은 인쇄법을 이용하여 형성할 수도 있다. 인쇄법에서는, 도전성 재료를 포함하는 용액의 액적을 이용하여 원하는 패턴을 묘화(描畵)할 수 있기 때문에, 패터닝이 불필요하게 된다.
다음에, 도 3의 (c)에 나타낸 바와 같이, 가요성 기판(11)을 이것보다 단단한 지지 기판(30)에 부착한다. 지지 기판(30)에 가요성 기판(11)을 부착하는 것은, 전자 소자(15)(부재)의 실장 공정에서의 얼라인먼트를 용이하게 하고, 또한, 가압시에 걸리는 하중을 분산시키기 위함이다. 지지 기판(30)으로서, 상기 작업을 행하는데 적합한 강성을 갖는 재료, 예를 들면, 유리 기판을 사용한다.
다음에, 도 3의 (d)에 나타낸 바와 같이, 가요성 기판(11)에서의 전자 소자(15)의 배치 영역에 이방성 도전 접착제(14)를 형성한다. 예를 들면, 이방성 도전 접착제(14)를 스크린 인쇄 등으로 형성한다. 이방성 도전 접착제(14)의 두께는, 예를 들면, 2∼5㎛이다. 또한, 이방성 도전 접착제(14)를 스크린 인쇄 이외, 예를 들면, 디스펜스 기술을 이용하여 형성해도 좋다. 또한, 이방성 도전 접착제(14)는 페이스트 형상, 필름 형상 양쪽을 사용할 수 있다.
도 4의 (a)는 도 3의 (a)∼(d)의 공정을 거친 가요성 기판(11)의 평면도이 다.
화소 영역(101)의 주위에는, 배선(13)이 형성되어 있다. 화소 영역(101)에는, 복수의 화소 전극(22)이 매트릭스 형상으로 형성되고, 열 방향으로 연장되는 데이터선(21)이 복수 형성되어 있다. 데이터선(21) 및 화소 전극(22)은 배선(13)과 동시에 형성된다. 단, 데이터선(21) 및 화소 전극(22)은 이 시점에서 형성되어 있지 않아도 좋다. 이 경우에는, 후술하는 유기 박막 트랜지스터(20)의 형성 공정에서, 데이터선(21) 및 화소 전극(22)을 형성한다. 예를 들면, 도 4의 (a)의 사선부에 나타낸 바와 같이 이방성 도전 접착제(14)를 배치한다.
도 4의 (b)는 화소 영역(101)에서의 요부 평면도이다.
도 4의 (b)에 나타낸 바와 같이, 각 화소 전극(22)의 부위에서, 데이터선(21)에는 유기 박막 트랜지스터의 소스 전극(21a)이 일체로 형성되어 있다. 화소 전극(22)은 유기 박막 트랜지스터(20)의 드레인 전극이 된다. 화소 전극(22) 및 데이터선(21)의 간격, 보다 상세하게는 이후에 형성되는 유기 박막 트랜지스터(20) 및 게이트선(25)에도 겹치지 않는 위치에, 복수의 돌기부(12)가 산재되어 있다. 본 실시예에서는 입자 형상의 돌기부(12)를 형성하는 예에 관하여 설명하지만, 돌기부(12)는 선 형상, 십자형 등이라도 좋으며, 평면 형상에 한정되는 것은 아니다.
한편, 다른 기판 위에, 예를 들면, 박막 트랜지스터를 구비하는 전자 소자를 형성한다. 이하에, 박막 트랜지스터(TFT)로서 폴리실리콘 TFT의 제조 프로세스의 일례에 관하여 설명한다.
도 5의 (a)에 나타낸 바와 같이, 석영이나 유리 등으로 이루어지는 기판(40) 위에, SiH4을 사용한 플라스마 CVD나, Si2H6을 사용한 LPCVD법에 의해, 비정질 실리콘으로 이루어지는 박리층(41)을 형성한다. 이어서, 박리층(41) 위에 산화실리콘으로 이루어지는 하지층(下地層)(42)을 형성한 후, 하지층(42) 위에 비정질 실리콘층(43a)을 형성한다.
다음에, 도 5의 (b)에 나타낸 바와 같이, 비정질 실리콘층(43a)에 레이저를 조사함으로써, 비정질 실리콘을 결정화시켜서 폴리실리콘층(43)을 형성한다. 이어서, 폴리실리콘층(43)을 패터닝한 후, 폴리실리콘층(43) 위에 예를 들면, 산화실리콘으로 이루어지는 게이트 절연막(44)을 형성한다.
다음에, 도 5의 (c)에 나타낸 바와 같이, 게이트 절연막(44) 위에 금속막을 성막하고, 당해 금속막을 패터닝함으로써 게이트 전극(45)을 형성한다. 이어서, 게이트 절연막(44) 및 게이트 전극(45) 위에, 예를 들면, 산화실리콘으로 이루어지는 층간 절연막(46)을 형성한다.
다음에, 도 5의 (d)에 나타낸 바와 같이, 층간 절연막(46) 및 게이트 절연막(44)에 폴리실리콘층(43)에 달하는 2개의 콘택트 홀을 형성한다. 이어서, 그 콘택트 홀 내를 매립하는 금속막을 층간 절연막(46) 위에 형성하고, 그 금속막을 패터닝함으로써, 소스 전극(47) 및 드레인 전극(48)을 형성한다.
이상에 의해, 기판(40) 위에 박리층(41)을 통하여 폴리실리콘 TFT로 이루어지는 박막 트랜지스터(16)가 형성된다.
도 6의 (a)에 나타낸 바와 같이, 상기의 박막 트랜지스터(16)의 형성 프로세스에 의해, 기판(40) 위에 박리층(41)을 통하여 전자 소자(15)가 형성된다. 전자 소자(15)는 통상, 복수의 박막 트랜지스터(16)를 구비하고 있고, 복수의 박막 트랜지스터(16)에 의해 원하는 기능을 실현하는 회로가 형성되어 있다. 도시하지 않은 영역에서, 기판(40) 위에는 복수의 전자 소자(15)가 형성되어 있다. 전자 소자(15)의 상면에는, 박막 트랜지스터(16)에 접속하는 돌기 형상의 단자(17)가 형성된다. 본 실시예에서는, 전자 소자(15)로서, 플렉시블 디스플레이용의 주변 회로를 구성하는 CPU, 메모리, 드라이버를 각각 제작한다.
도 6의 (b)에 나타낸 바와 같이, 화소 영역(101)에 돌기부(12)가 형성된 가요성 기판(11)과, 화소 영역(101)의 주위에 대향해서 전자 소자(15)가 배치된 기판(40)을 소정의 압력으로 접합시키고, 이방성 도전 접착제(14)에 에너지(예를 들면, 열)를 공급하여 경화시킨다. 이에 따라, 이방성 도전 접착제(14)를 통하여, 전자 소자(15)의 단자(17)와 배선(13)의 전기적 접속 및 전자 소자(15)와 가요성 기판(11)의 기계적 접합이 이루어진다. 본 예에서는, 전자 소자(15)로서, 주변 회로를 구성하는 복수의 소자가 동시에 전사된다. 또한, 주변 회로를 구성하는 복수의 소자를 복수 회로 나누어 전사해도 좋다.
당해 공정에서, 주변 영역에서 전자 소자(15)가 이방성 도전 접착제(14)를 통하여 가요성 기판(11)에 가압되는 한편, 화소 영역에서 돌기부(12)가 기판(40)에 접촉한다. 이 때문에, 가요성 기판(11)의 대부분을 차지하는 화소 영역(101)에서 양쪽의 기판이 접촉하는 것을 방지할 수 있다. 이 결과, 양쪽의 기판(11, 40)의 기판 간격을 일정하게 할 수 있어, 모든 전자 소자(15)에 균일하게 또한 필요한 압력을 가할 수 있기 때문에, 모든 전자 소자(15)에 대해서, 이방성 도전 접착제(14)를 통한 전기적 도통이 얻어진다. 돌기부(12)는 이 목적을 달성하기 위해서, 화소 영역(101) 내에서 복수 산재되어 있는 것이 바람직하다.
다음에, 도 7의 (a)에 나타낸 바와 같이, 실장할 전자 소자(15)와 기판(40) 사이의 박리층(41)에 에너지를 공급한다. 예를 들면, 비정질 실리콘으로 이루어지는 박리층(41)에 엑시머 레이저 광을 조사하는 경우, 박리층(41) 중의 Si-H 결합이 끊어져, 수소가 발생하고, 박리층(41)의 밀도가 저하된다. 이에 따라, 경미한 힘으로 전자 소자(15)가 벗겨지기 쉬운 상태가 된다. 또한, 박리층(41)의 박리에 필요한 에너지를 공급할 수 있으면, 엑시머 레이저 광 이외의 레이저광을 이용해도 좋다.
다음에, 도 7의 (b)에 나타낸 바와 같이, 가요성 기판(11)으로부터 기판(40)을 분리함으로써, 박리층(41)을 경계로 하여 전자 소자(15)를 기판(40)으로부터 박리할 수 있어, 가요성 기판(11) 위에 전자 소자(15)를 전사할 수 있다.
본 실시예에서는 플렉시블 디스플레이용의 배선 기판(10)을 제조하기 위해서, 가요성 기판(11)의 화소 영역(101)에, 스위칭 소자로서의 유기 박막 트랜지스터를 형성함으로써, 액티브 매트릭스 회로(화소 회로)를 형성한다. 이하에, 유기 박막 트랜지스터의 제조 프로세스의 일례에 관하여 설명한다. 또한, 전자 소자(15)를 전사한 후에, 데이터선(21) 및 화소 전극(22)을 형성해도 좋다.
도 8의 (a)에 나타낸 바와 같이, 화소 영역(101)에서의 가요성 기판(11) 위 에는, 소스 전극(21a) 및 드레인 전극(22a)이 형성되어 있다. 이들은, 배선(13)과 동시에 형성된다. 또한, 도시하지 않은 영역에서, 데이터선(21) 및 화소 전극(22)도 동일하게 형성되어 있다(도 4 참조). 또한, 화소 영역(101)에서 어떤 소자도 형성되어 있지 않은 경우에는, 당해 공정에서, 소스 전극(21a) 및 데이터선(21)을 형성하면 좋다.
다음에, 도 8의 (b)에 나타낸 바와 같이, 소스 전극(21a) 및 드레인 전극(22a), 및 그 사이에서의 가요성 기판(11) 위에, 유기 반도체층(23)을 형성한다. 유기 반도체층(23)은, 예를 들면, 유기 반도체 재료 또는 그 전구체를 포함하는 용액을 도포(공급)한 후, 필요에 따라서 이 도포막에 대해서 가열 등의 처리를 실시하고, 패터닝함으로써 형성할 수 있다. 또한, 유기 반도체층(23)은 인쇄법을 이용하여 형성할 수도 있다. 유기 반도체 재료로서는, 펜타센, 헥사센, 프탈로시아닌 등의 저분자의 유기 반도체 재료를 이용하거나, 폴리티오펜, 폴리(p-페닐렌 비닐렌)와 같은 고분자의 유기 반도체 재료(공역계 고분자 재료)를 이용해도 좋다.
다음에, 도 8의 (c)에 나타낸 바와 같이, 적어도 유기 반도체층(23)을 덮도록 게이트 절연층(24)을 형성한다. 게이트 절연층(24)은 절연 재료 또는 그 전구체를 포함하는 용액을 도포(공급)한 후, 필요에 따라서 이 도포막에 대해서 가열 등의 처리를 실시함으로써 형성할 수 있다. 또한, 게이트 절연층(24)은 인쇄법을 이용하여 형성할 수도 있다. 게이트 절연층(24)은 SiO2 등의 무기 절연 재료나, 폴리스티렌, 폴리이미드, 폴리카보네이트(PC), 폴리메틸 메타크릴레이트(PMMA)와 같 은 유기 절연 재료를 이용해도 좋다.
다음에, 도 8의 (d)에 나타낸 바와 같이, 게이트 절연층(24) 위에, 게이트 전극(25a)을 형성한다. 게이트 전극(25a)은, 예를 들면, 도전성 재료를 포함하는 용액을 도포하고, 도포막에 대해서 가열 등의 처리를 행한 후, 도포막을 패터닝함으로써 형성할 수 있다. 또한, 게이트 전극(25a)은 인쇄법을 이용하여 형성할 수도 있다. 도전성 재료로서는, Pd, Pt, Au, W, Ta, Mo, Al, Cr, Ti, Cu, Ag 또는 이들을 포함하는 합금 등의 금속 재료를 이용하거나, 인듐틴 옥사이드(ITO) 등의 금속 산화물 재료 등을 이용해도 좋다.
이상에 의해, 가요성 기판(11) 위에 유기 박막 트랜지스터(20)가 형성된다. 이 유기 박막 트랜지스터(20)의 형성 프로세스에 의해, 액티브 매트릭스 회로(18)가 형성된다.
도 9의 (a)는 액티브 매트릭스 회로(18)를 나타낸 요부 평면도이다. 도 9의 (a)에 나타낸 바와 같이, 데이터선(21)과 화소 전극(22) 사이에 유기 박막 트랜지스터(20)가 형성되고, 유기 박막 트랜지스터(20)의 게이트 전극(25a)과 접속하는 게이트선(25)이, 데이터선(21)과 교차하는 방향으로 형성된다. 게이트선(25)은 게이트 전극(25a)과 동시에 형성된다.
이상과 같이 하여, 디스플레이용의 배선 기판이 제조된다. 전기 영동 표시 디바이스용의 배선 기판을 형성하는 경우에는, 이하의 공정을 더 거치면 좋다.
도 9의 (b)에 나타낸 바와 같이, 액티브 매트릭스 회로(18)의 상층에 예를 들면, 마이크로캡슐(27)을 분산시킨 필름을 형성한다. 마이크로캡슐(27) 내에는, 각각 특성이 다른 복수 종의 전기 영동 입자, 예를 들면, 전하 및 색이 다른 2종의 전기 영동 입자를 포함하는 전기 영동 분산액이 봉입되어 있다. 이어서, 마이크로캡슐을 포함하는 필름 위에, 대향 전극(28)을 형성한다. 예를 들면, ITO 등의 투명 전극 재료로 이루어지는 시트를 라미네이트한다. 또한, 대향 전극(28)을 포함하는 대향 기판을 배선 기판에 부착해도 좋다. 이 경우에는, 가요성을 갖는 대향 기판을 사용한다.
이상과 같이 하여, 전기 영동 표시 디바이스용의 배선 기판이 제조된다. 또한, 본 발명에 따른 배선 기판은 유기 EL 디바이스용, 액정 디바이스용 등에도 사용할 수 있으며, 표시 방식에 한정은 없다.
전기 영동 표시 디바이스에서는, 게이트선(25)에 선택 신호(선택 전압)가 공급되면, 이 선택 신호가 공급된 게이트선(25)에 접속하는 유기 박막 트랜지스터(20)가 온 상태가 된다. 이에 따라, 당해 유기 박막 트랜지스터(20)에 접속되어 있는 데이터선(21)과 화소 전극(22)은 실질적으로 도통한다. 이 때, 데이터선(21)에 원하는 데이터(전압)를 공급한 상태이면, 이 데이터(전압)는 화소 전극(22)에 공급된다. 이 때, 화소 전극(22)과 대향 전극(28) 사이에 전계가 생기고, 이 전계의 방향, 세기 등에 따라, 마이크로캡슐(27) 내의 전기 영동 입자는 어느 한 전극(22) 또는 (28)을 향하여 전기 영동된다.
한편, 이 상태로부터, 게이트선(25)으로의 선택 신호의 공급을 정지하면, 유기 박막 트랜지스터(20)는 오프가 되고, 이러한 유기 박막 트랜지스터(20)에 접속되어 있는 데이터선(21)과 화소 전극(22)은 비도통 상태가 된다. 따라서, 게이트 선(25)으로의 선택 신호의 공급 및 정지, 또는, 데이터선(21)으로의 데이터의 공급 및 정지를 적절히 조합시켜서 행함으로써, 전기 영동 표시 장치의 표시 화소에는 원하는 화상을 표시시킬 수 있다.
도 10은 본 발명의 전자 기기의 예로서, 플렉시블 디스플레이의 개략 구성을 나타낸 도면이다. 도 10에서는, 비접촉으로 화상 정보가 배열 송신되는 타입의 플렉시블 디스플레이의 예를 나타내지만, 이것에 한정되는 것은 아니다.
플렉시블 디스플레이(100)는 가요성 기판(11) 위에 형성된 화소부(101)와, 수직 드라이버(102)와, 수평 드라이버(103)와, CPU(104)와, RAM(105), RF 회로(106)와 안테나(107)를 갖는다. 각 부(101∼107)는 가요성 기판(11) 위에 형성된 배선(13)에 접속되어 있다.
화소부(101)는 도 9에 나타낸 액티브 매트릭스 회로(18), 마이크로캡슐(27), 대향 전극(28)에 의해 구성된다.
수직 드라이버(102)는 화소부(101)의 게이트선(25)에 전기적으로 접속되어 있고, CPU(104)로부터의 신호에 의거하여 화소부(101)의 화소를 선택하기 위한 선택 신호를 출력한다. 수직 드라이버(102)는 게이트선(25)의 수만큼 출력 가능한 시프트 레지스터를 구비한다.
수평 드라이버(103)는 화소부(101)의 데이터선(21)에 전기적으로 접속되어 있고, 화소부(101)의 화소에 의해 표시할 데이터에 대응하는 데이터 신호를 출력한다. 수평 드라이버(103)는 데이터선(21)의 수만큼 출력 가능한 시프트 레지스터를 구비한다.
CPU(104)는 중앙 처리 장치이며, 원하는 소프트웨어 프로그램을 실행함으로써, 장치 전체의 표시 동작을 제어한다. RAM(105)은 CPU(104)의 일시적인 작업 영역으로서 사용된다.
RF 회로(106)는 안테나(107)에 신호를 출력하는 송신 회로와, 안테나(107)로부터의 신호를 수신하는 수신 회로를 갖는다. 안테나(107)는 가요성 기판(11)의 주위에 루프 형상으로 설치되어 있다.
태양 전지(108)는 광 에너지를 표시 동작에 필요한 전력으로 변환한다. 당해 전력은 CPU(104) 등에 공급된다. 태양 전지(108)는, 예를 들면, pn 접합형, 또는 색소 증감형의 구조를 갖는다. pn 접합형의 경우에는, 예를 들면, 폴리실리콘 등의 실리콘계 재료를 이용하여 태양 전지가 형성된다. 색소 증감형의 경우에는, 유기 재료를 이용하여, 가요성 기판(11)에 직접 태양 전지가 형성된다.
도 10에 나타낸 플렉시블 디스플레이에서는, 안테나(107)에 의해 외부로부터의 전파를 수신하면, 당해 전파에 실려 있는 화상 정보가 RF 회로에 의해 검색되고, CPU(104)에 의해 당해 화상 신호가 선택 신호와 데이터 신호로 나누어져, 각각 수직 드라이버(102)와 수평 드라이버(103)로 배분되어 출력된다.
상기의 본 실시예에 따른 플렉시블 디스플레이에서는, 도 1에 나타낸 전자 소자(15)를 실장함으로써, 화소부(101)의 주변 회로, 예를 들면, 수직 드라이버(102), 수평 드라이버(103), CPU(104), RAM(105), RF 회로(106)가 형성된다. 또한, 화소부(101)는 가요성 기판(11) 위에 직접 형성된다. 태양 전지(108)는 가요성 기판(11) 위에 직접 형성하거나, 다른 주변 회로와 마찬가지로 가요성 기판(11) 위에 전사해도 좋다.
이상에서 설명한 바와 같이, 본 실시예에 따른 배선 기판의 제조 방법에 의하면, 가요성 기판(11)과 기판(40)을 접합했을 때에, 화소 영역(101)에서 돌기부(31)가 기판(40)에 닿기 때문에, 화소 영역(101)에서 기판끼리가 접촉하는 것을 방지할 수 있다. 이 결과, 양쪽의 기판(11, 40)의 기판 간격을 일정하게 할 수 있어, 모든 전자 소자(15)에 균일하게 또한 필요한 압력을 가할 수 있다. 따라서, 모든 전자 소자(15)에 대해서, 이방성 도전 접착제(14)를 통한 전기적 도통 및 기계적 접합을 얻을 수 있다. 화소 영역(101)의 액티브 매트릭스 회로와 겹치지 않는 위치에 돌기부(12)를 형성함으로써, 액티브 매트릭스 회로의 특성에 영향을 주는 일도 없다. 따라서, 배선 기판의 신뢰성을 향상시킬 수 있다.
또한, 상기 배선 기판을 구비함으로써, 신뢰성을 향상시킨 디스플레이를 실현할 수 있다. 폴리실리콘 TFT를 포함하는 전자 소자(15)를 사용하여 주변 회로를 형성함으로써, 유기 TFT를 사용하는 경우에 비하여, 구동 능력을 향상시킨 디스플레이를 실현할 수 있다.
또한, 가요성 기판(11)의 화소 영역(101)에 스위칭 소자로서 유기 TFT를 구비하는 액티브 매트릭스 회로(18)를 형성함으로써, 액티브 매트릭스 회로(18)를 도포법이나 인쇄법에 의해 형성할 수 있어, 재료나 에너지의 소비를 억제할 수 있다. 이 때문에, 환경에 대한 부하(負荷)도 적어, 저렴하게 제조할 수 있다. 또한, 화소 영역(101)은 디스플레이 전체의 구동 능력에는 영향이 적기 때문에, 디스플레이의 구동 능력을 저하시키지 않아, 상술한 제조상의 이점을 얻을 수 있다.
단, 본 발명의 전자 기기는, 상술한 가요성을 갖는 배선 기판을 구비하고 있으면 좋고, 전자 페이퍼 이외의 표시 장치, 예를 들면, 액정 표시 장치, 유기 EL 표시 장치 등에 적용할 수도 있다.
본 발명은 상기 실시예의 설명에 한정되지 않는다.
또한, 가요성 기판(11)과 기판(40)을 접합시키는 공정 전, 즉, 전자 소자(15)를 전사하는 공정 전에, 액티브 매트릭스 회로(화소 회로)의 일부 또는 전부를 형성해 두어도 좋다.
그 밖에, 본 발명의 요지를 일탈하지 않는 범위에서, 각종 변경이 가능하다.
도 1은 제 1 실시예에 따른 배선 기판의 단면도.
도 2는 전자 소자와 가요성 기판 사이의 영역에서의 확대 단면도.
도 3은 제 1 실시예에 따른 배선 기판의 제조에서의 공정 단면도.
도 4는 제 1 실시예에 따른 배선 기판의 제조에서의 공정도.
도 5는 제 1 실시예에 따른 배선 기판의 제조에서의 공정 단면도.
도 6은 제 1 실시예에 따른 배선 기판의 제조에서의 공정 단면도.
도 7은 제 1 실시예에 따른 배선 기판의 제조에서의 공정 단면도.
도 8은 제 1 실시예에 따른 배선 기판의 제조에서의 공정 단면도.
도 9는 제 1 실시예에 따른 배선 기판의 제조에서의 공정도.
도 10은 전자 기기의 예로서, 플렉시블 디스플레이의 개략 구성을 나타낸 도면.
도면의 주요 부분에 대한 부호의 설명
10 : 배선 기판 11 : 가요성 기판
12 : 돌기부 13 : 배선
14 : 이방성 도전 접착제 14a : 도전성 입자
14b : 바인더 15 : 전자 소자
16 : 박막 트랜지스터 17 : 단자
18 : 액티브 매트릭스 회로 20 : 유기 박막 트랜지스터
21a : 소스 전극 21 : 데이터선
22a : 드레인 전극 22 : 화소 전극
23 : 유기 반도체층 24 : 게이트 절연층
25a : 게이트 전극 25 : 게이트선
27 : 마이크로캡슐 28 : 대향 전극
30 : 지지 기판 40 : 기판
41 : 박리층 42 : 하지층
43a : 비정질 실리콘층 43 : 폴리실리콘층
44 : 게이트 절연막 45 : 게이트 전극
46 : 층간 절연막 47 : 소스 전극
48 : 드레인 전극 100 : 플렉시블 디스플레이
101 : 화소부 102 : 수직 드라이버
103 : 수평 드라이버 104 : CPU
105 : RAM 106 : RF 회로
107 : 안테나 108 : 태양 전지

Claims (11)

  1. 화소 영역과, 상기 화소 영역의 주위에 위치하는 구동 영역을 포함하며, 상기 화소 영역에 돌기부가 형성된 제 1 기판과, 주변 회로가 배치된 제 2 기판을, 상기 구동 영역에 상기 주변 회로가 대향하도록 하여 접합시키는 공정과,
    상기 제 1 기판에 상기 주변 회로를 남기고, 상기 제 1 기판으로부터 상기 제 2 기판을 분리하는 공정을 가지며,
    상기 제 1 기판과 상기 제 2 기판을 접합시키는 공정에서, 상기 주변 회로를 상기 제 1 기판에 압착(壓着)하여, 상기 화소 영역에서 상기 돌기부를 상기 제 2 기판에 접촉시키는 배선 기판의 제조 방법.
  2. 제 1 항에 있어서,
    상기 분리하는 공정 후에, 상기 제 1 기판의 상기 화소 영역에 화소 회로를 형성하는 공정을 더 갖는 배선 기판의 제조 방법.
  3. 제 1 항에 있어서,
    상기 접합시키는 공정 전에, 상기 제 1 기판의 상기 화소 영역에 화소 회로를 형성하는 공정을 더 갖는 배선 기판의 제조 방법.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 화소 회로를 형성하는 공정에서, 상기 돌기부를 피해서 상기 화소 회로를 형성하는 배선 기판의 제조 방법.
  5. 제 1 항에 있어서,
    상기 화소 영역에 복수의 상기 돌기부가 산재(散在)된 상기 제 1 기판을 사용하는 배선 기판의 제조 방법.
  6. 제 1 항에 있어서,
    상기 주변 회로의 두께와 상기 돌기부의 두께가 동일한 배선 기판의 제조 방법.
  7. 제 1 항에 있어서,
    상기 주변 회로와 상기 제 2 기판 사이에 박리층이 형성되어 있고,
    상기 접합시키는 공정 후, 상기 분리하는 공정 전에, 상기 박리층에 에너지를 공급하여, 상기 주변 회로와 상기 제 2 기판의 접착력을 감소시키는 공정을 더 갖는 배선 기판의 제조 방법.
  8. 제 1 항에 있어서,
    상기 접합시키는 공정에서, 상기 제 1 기판과 상기 주변 회로 사이에 도전성 접착제를 개재시켜서, 상기 제 1 기판과 상기 제 2 기판을 접합시키는 배선 기판의 제조 방법.
  9. 제 1 항에 있어서,
    상기 제 1 기판으로서, 가요성(可撓性)을 갖는 기판을 사용하는 배선 기판의 제조 방법.
  10. 제 1 항의 제조 방법으로 제조된 배선 기판.
  11. 제 10 항 기재의 배선 기판을 구비하는 전자 기기.
KR1020070114739A 2006-11-15 2007-11-12 배선 기판과 그 제조 방법 및 전자 기기 KR101414089B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00309239 2006-11-15
JP2006309239A JP4292424B2 (ja) 2006-11-15 2006-11-15 配線基板およびその製造方法、並びに電子機器

Publications (2)

Publication Number Publication Date
KR20080044166A true KR20080044166A (ko) 2008-05-20
KR101414089B1 KR101414089B1 (ko) 2014-07-02

Family

ID=39367780

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070114739A KR101414089B1 (ko) 2006-11-15 2007-11-12 배선 기판과 그 제조 방법 및 전자 기기

Country Status (4)

Country Link
US (1) US8127438B2 (ko)
JP (1) JP4292424B2 (ko)
KR (1) KR101414089B1 (ko)
CN (1) CN101183652A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190067180A (ko) * 2016-10-19 2019-06-14 가부시키가이샤 오르가노 서킷 액티브 매트릭스 led 디스플레이

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8188374B2 (en) * 2008-07-16 2012-05-29 The Boeing Company Circuit obfuscation
US7816856B2 (en) * 2009-02-25 2010-10-19 Global Oled Technology Llc Flexible oled display with chiplets
JP2011049362A (ja) * 2009-08-27 2011-03-10 Seiko Epson Corp 半導体回路装置の製造方法、半導体回路装置、及び電気光学装置
EP2355144A1 (en) * 2010-02-09 2011-08-10 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Component placement on flexible and/or stretchable substrates
KR101989001B1 (ko) 2012-09-07 2019-06-14 삼성디스플레이 주식회사 표시 장치
JP2015156492A (ja) * 2015-03-05 2015-08-27 セイコーエプソン株式会社 半導体回路、転写元基板、転写先基板、半導体回路装置、及び電気光学装置
KR101925743B1 (ko) * 2015-12-11 2018-12-05 선전 로욜 테크놀로지스 컴퍼니 리미티드 가요성 디스플레이 모듈 결합 방법
WO2023080252A1 (ja) * 2021-11-08 2023-05-11 大日本印刷株式会社 モジュール、画像表示装置用積層体、画像表示装置、モジュールの製造方法及び配線基板

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206749A (en) * 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
US5528397A (en) * 1991-12-03 1996-06-18 Kopin Corporation Single crystal silicon transistors for display panels
US5362671A (en) * 1990-12-31 1994-11-08 Kopin Corporation Method of fabricating single crystal silicon arrayed devices for display panels
US5258325A (en) * 1990-12-31 1993-11-02 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
JPH09503622A (ja) * 1993-09-30 1997-04-08 コピン・コーポレーシヨン 転写薄膜回路を使用した３次元プロセッサー
GB9401770D0 (en) * 1994-01-31 1994-03-23 Philips Electronics Uk Ltd Manufacture of electronic devices comprising thin-film circuits
US5473222A (en) * 1994-07-05 1995-12-05 Delco Electronics Corporation Active matrix vacuum fluorescent display with microprocessor integration
US6114188A (en) * 1996-04-12 2000-09-05 Northeastern University Method of fabricating an integrated complex-transition metal oxide device
US6027958A (en) * 1996-07-11 2000-02-22 Kopin Corporation Transferred flexible integrated circuit
FR2771852B1 (fr) * 1997-12-02 1999-12-31 Commissariat Energie Atomique Procede de transfert selectif d'une microstructure, formee sur un substrat initial, vers un substrat final
US6544862B1 (en) * 2000-01-14 2003-04-08 Silicon Genesis Corporation Particle distribution method and resulting structure for a layer transfer process
US6606247B2 (en) * 2001-05-31 2003-08-12 Alien Technology Corporation Multi-feature-size electronic structures
JP4092894B2 (ja) * 2001-06-29 2008-05-28 カシオ計算機株式会社 液晶セルおよびその集合体
TW554398B (en) * 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
JP2003297974A (ja) 2002-03-29 2003-10-17 Seiko Epson Corp 半導体装置、電気光学装置および半導体装置の製造方法
US6813059B2 (en) * 2002-06-28 2004-11-02 Silicon Light Machines, Inc. Reduced formation of asperities in contact micro-structures
JP2005114917A (ja) 2003-10-06 2005-04-28 Seiko Epson Corp 基板接合体、基板接合体の製造方法、電気光学装置、及び電気光学装置の製造方法
JP2005191271A (ja) 2003-12-25 2005-07-14 Seiko Epson Corp 基板、電気光学装置、電子機器、転写方法及び実装基板の製造方法
JP3841087B2 (ja) * 2004-03-17 2006-11-01 セイコーエプソン株式会社 電気光学装置用パネル及びその製造方法、電気光学装置、並びに電子機器
JP2006072372A (ja) 2005-09-02 2006-03-16 Seiko Epson Corp 液晶パネル用基板及び液晶パネル

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190067180A (ko) * 2016-10-19 2019-06-14 가부시키가이샤 오르가노 서킷 액티브 매트릭스 led 디스플레이
KR20200124781A (ko) * 2016-10-19 2020-11-03 가부시키가이샤 오르가노 서킷 액티브 매트릭스 led 디스플레이

Also Published As

Publication number Publication date
JP2008124387A (ja) 2008-05-29
US8127438B2 (en) 2012-03-06
CN101183652A (zh) 2008-05-21
JP4292424B2 (ja) 2009-07-08
US20080110017A1 (en) 2008-05-15
KR101414089B1 (ko) 2014-07-02

Similar Documents

Publication Publication Date Title
KR101414089B1 (ko) 배선 기판과 그 제조 방법 및 전자 기기
KR20170130003A (ko) 이방성 도전 필름을 포함하는 표시 장치 및 이방성 도전 필름의 제조 방법
US6693384B1 (en) Interconnect structure for electronic devices
US6863219B1 (en) Apparatuses and methods for forming electronic assemblies
KR100352566B1 (ko) 액티브 매트릭스 액정 표시 장치
JP4888462B2 (ja) 電子部品の実装構造
CN111200914B (zh) 电子装置及具有该电子装置的拼接电子系统
JP2006504251A (ja) 小さなサイズの構成要素と大きなサイズの構成要素を組み込んでいる装置およびその作成方法
TW200816433A (en) Chip film package and display panel assembly having the same
JP4277233B2 (ja) 配線基板の製造方法
JP2009054833A (ja) 電子デバイスとその製造方法、電気光学装置および電子機器
JP4273551B2 (ja) 映像装置及びその製造方法
US8773859B2 (en) Driver package
CN101426343B (zh) 电子部件的安装构造
JP2006509252A (ja) 薄膜トランジスタ基板、これの製造方法、これを有する液晶表示装置及びこれの製造方法
US10825787B2 (en) Electronic element and electronic device comprising the same
KR20090029084A (ko) 이방성 전도 필름 및 그를 포함하는 표시 장치
JP2008118056A (ja) 配線基板の製造方法および電子機器
JP2008116652A (ja) 配線基板およびその製造方法、並びに電子機器
US11036263B2 (en) Display device having an anisotropic conductive film
JP4844738B2 (ja) 配線基板の製造方法
US20080252837A1 (en) Liquid crystal display device and manufacturing method thereof
JP4370994B2 (ja) 実装基板、および表示装置
KR20220005922A (ko) 디스플레이 모듈 및 그 제조 방법
JPH06180459A (ja) 液晶表示装置の実装構造及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee