KR20080043696A - 강자성 터널 접합 소자, 그 제조 방법, 및 그것을 이용한자기 헤드, 자기 메모리 - Google Patents

강자성 터널 접합 소자, 그 제조 방법, 및 그것을 이용한자기 헤드, 자기 메모리 Download PDF

Info

Publication number
KR20080043696A
KR20080043696A KR1020070096414A KR20070096414A KR20080043696A KR 20080043696 A KR20080043696 A KR 20080043696A KR 1020070096414 A KR1020070096414 A KR 1020070096414A KR 20070096414 A KR20070096414 A KR 20070096414A KR 20080043696 A KR20080043696 A KR 20080043696A
Authority
KR
South Korea
Prior art keywords
layer
free layer
tunnel junction
junction element
ferromagnetic tunnel
Prior art date
Application number
KR1020070096414A
Other languages
English (en)
Other versions
KR100917560B1 (ko
Inventor
마사시게 사또오
신지로오 우메하라
다까히로 이부스끼
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20080043696A publication Critical patent/KR20080043696A/ko
Application granted granted Critical
Publication of KR100917560B1 publication Critical patent/KR100917560B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
    • G11B5/3909—Arrangements using a magnetic tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/093—Magnetoresistive devices using multilayer structures, e.g. giant magnetoresistance sensors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/098—Magnetoresistive devices comprising tunnel junctions, e.g. tunnel magnetoresistance sensors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3295—Spin-exchange coupled multilayers wherein the magnetic pinned or free layers are laminated without anti-parallel coupling within the pinned and free layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F41/303—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices with exchange coupling adjustment of magnetic film pairs, e.g. interface modifications by reduction, oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/3204—Exchange coupling of amorphous multilayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/11—Magnetic recording head
    • Y10T428/1107—Magnetoresistive
    • Y10T428/1114—Magnetoresistive having tunnel junction effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Magnetic Heads (AREA)
  • Thin Magnetic Films (AREA)

Abstract

양호한 자기 특성을 갖고, 또한 터널 저항 변화율의 저하를 억제할 수 있는 강자성 터널 접합 소자를 제공한다. 자화 방향이 고정된 강자성 재료로 이루어지는 핀드층(20, 22) 상에, 전자가 터널 현상에 의해 투과하는 두께의 배리어층이 배치되어 있다. 배리어층 상에, 외부 자장의 영향을 받아 자화 방향이 변화되는 비정질 또는 미결정질의 연자성 재료로 형성된 제1 프리층이 배치되어 있다. 제1 프리층 상에, 외부 자장의 영향을 받아서 자화 방향이 변화되는 동시에, 제1 프리층과 교환 결합한 결정질의 연자성 재료로 형성된 제2 프리층이 배치되어 있다.
Figure P1020070096414
자기 특성, 터널 저항 변화율, 비정질, 프리층, 터널 접합 소자

Description

강자성 터널 접합 소자, 그 제조 방법, 및 그것을 이용한 자기 헤드, 자기 메모리 {TUNNELING MAGNETORESISTANCE(TMR) DEVICE, ITS MANUFACTURE MEHTOD, MAGNETIC HEAD AND MAGNETIC MEMORY USING TMR DEVICE}
본 발명은, 강자성 터널 접합 소자 및 그 제조 방법에 관한 것으로, 특히 자기 기록 장치의 재생 헤드나 자기 메모리에 적용되며, 외부 자장에 따라 전기 저항이 변화되는 강자성 터널 접합 소자 및 그 제조 방법에 관한 것이다.
절연막을 금속 사이에 둔 「금속/절연막/금속」 구조를 갖는 접합에 있어서, 양측의 금속간에 전압을 인가하면, 절연막이 충분히 얇은 경우에는 전류가 조금 흐른다. 통상적으로, 절연막은 전류를 통과시키지 않지만, 그 두께가 충분히 얇을 경우, 예를 들어 두께가 수㎚ 이하인 경우에는, 양자 역학적 효과에 의해, 임의의 확률로 전자가 절연막을 투과하기 때문이다. 절연막을 투과하는 전자에 의한 전류를 「터널 전류」라고 하며, 이 구조를 「터널 접합」이라고 한다.
터널 접합의 절연막으로서, 통상적으로, 금속의 산화막이 이용된다. 예를 들어, 알루미늄의 표층부를 자연 산화, 플라즈마 산화, 또는 열산화함으로써, 산화 알루미늄으로 이루어지는 얇은 절연막이 형성된다. 산화 조건을 조절함으로써, 터 널 접합에 적용 가능한 두께 수㎚ 이하의 절연막을 형성할 수 있다.
터널 접합을 갖는 소자는, 비선형의 전류 전압 특성을 나타내기 때문에, 비선형 소자로서 이용되어 왔다.
터널 접합의 양측의 금속을 강자성 재료로 형성한 구조는, 「강자성 터널 접합」이라고 한다. 강자성 터널 접합에 있어서는, 터널 확률(터널 저항)이, 양측의 강자성 재료의 자화 상태에 의존한다. 이로 인해, 외부 자장을 발생시켜 자화 상태를 변화시킴으로써, 터널 저항을 제어할 수 있다. 한쪽의 강자성 재료의 자화 방향과 다른 쪽의 강자성 재료의 자화 방향과의 상대 각도를 θ로 하면, 터널 저항R은, 하기의 식으로 나타낸다.
R=Rs+0.5ΔR(1-cosθ)
여기서, Rs는, 자화 방향의 상대 각도 θ가 0, 즉 자화 방향이 평행할 때의 터널 저항을 나타내고, ΔR은, 자화 방향의 상대 각도가 180°, 즉 자화 방향이 반 평행할 때의 터널 저항과, 자화 방향이 평행할 때의 터널 저항과의 차를 나타낸다.
강자성 재료의 자화 방향에 의해 터널 저항이 변화되는 현상은, 강자성 재료 내의 전자가 분극하고 있는 것에 기인한다. 금속 내에는, 통상적으로, 상향의 스핀 상태의 전자(업 전자)와, 하향의 스핀 상태의 전자(다운 전자)가 존재한다. 비자성 금속 내에는, 업 전자와 다운 전자가 동수 존재하기 때문에, 전체적으로 자성을 나타내지 않는다. 한편, 강자성 재료 내에서는, 업 전자수(Nup)와, 다운 전자수(Ndown)가 상이하기 때문에, 강자성 재료는, 전체적으로 업 또는 다운의 자성을 나타낸다.
전자가 터널 현상에 의해 배리어층을 투과할 때, 전자의 스핀 상태가 유지되는 것이 알려져 있다. 이로 인해, 터널끝의 강자성 재료 내에 빈 전자 상태가 존재하면, 전자는 배리어층을 투과하는 것이 가능하지만, 빈 전자 상태가 없으면, 전자는 배리어층을 투과할 수는 없다.
터널 저항의 변화율 ΔR/Rs는, 하기의 식으로 나타낸다.
ΔR/Rs=2P1P2/(1-P1P2)
여기서, P1 및 P2는, 각각 배리어층의 양측의 강자성 재료의 편극율이다. 편극율(P)은, 하기의 식으로 제공된다.
P=2(Nup-Ndown)/(Nup+Ndown)
예를 들어, NiFe, Co, 및 CoFe의 편극율은 각각 0.3, 0.34, 및 0.46이다. 따라서, 이론적으로는, 각각 약 20％, 26％, 및 54％의 터널 저항의 변화율을 실현할 수 있다. 이 터널 저항의 변화율은, 이방성 자기 저항 효과(AMR)나 거대 자기 저항 효과(GMR)에 의한 저항 변화율보다도 크다. 이로 인해, 강자성 터널 접합 소자를 이용한 자기 헤드는, 고분해 가능한 자기 기록 재생에 유효하다고 기대되고 있다(예를 들어, 특허 문헌1 참조).
배리어층에 산화마그네슘(MgO)을 이용하고, 강자성층에 단결정의 철(Fe)을 이용한 Fe(001)/MgO(001)/Fe(001) 적층체를 갖는 강자성 터널 접합 소자가 제안되고 있다(비특허문헌1 참조). 여기서, 「(001)」은, 단결정의 (001)면이 기판면에 평행하게 배향하고 있는 것을 의미한다. 이 강자성 터널 접합 소자가, 실온에 있 어서, 200％ 이상의 터널 저항 변화율을 나타내는 것이 보고되고 있다.
또한, 단결정의 Fe 대신에, 비정질의 CoFe를 이용한 CoFe/MgO(001)/CoFe 적층체로 이루어지는 강자성 터널 접합 소자가, 실온에 있어서 220％의 터널 저항 변화율을 나타내는 것이 보고되고 있다(비특허문헌2 참조). 또한, CoFeB/MgO/CoFeB 적층체로 이루어지는 강자성 터널 접합 소자도, 매우 높은 터널 저항 변화율을 나타내는 것이 보고되어 있다(비특허 문헌3 참조).
도9a에, CoFeB/MgO/CoFeB 적층체로 이루어지는 강자성 터널 접합 소자의 일례를 도시한다. Si나 SiO2로 이루어지는 지지 기판(100) 상에, Ta로 이루어지는 두께 50㎚의 하지층(101), PtMn로 이루어지는 두께 15㎚의 피닝층(102), CoFe로 이루어지는 두께 3㎚의 제1 핀드층(103), Ru로 이루어지는 두께 0.8㎚의 비자성 결합층(104), CoFeB로 이루어지는 두께 3㎚의 제2 핀드층(105), MgO로 이루어지는 두께2㎚의 배리어층(106), CoFeB로 이루어지는 두께 3㎚의 프리층(107), Ta로 이루어지는 두께 10㎚의 제1 캡층(108), 및 Ru로 이루어지는 두께 10㎚의 제2 캡층(109)이 이 순서대로 적층되어 있다.
도9b에, 외부 자장과 저항 변화율과의 관계를 나타낸다. 핀드층(103, 105)의 자화 방향과, 프리층(107)의 자화 방향이 평행일 때의 소자 저항을 Rs, 외부 자장을 인가했을 때의 소자 저항을 R로 했을 때, 저항 변화율은, (R-Rs)/Rs로 정의된다. 최대값이 약 200％인 저항 변화율이 얻어지는 것을 알 수 있다.
<특허 문헌1> 일본 특허 제2871670호 공보
<비특허문헌1> Yuasa et al., Nature Materials vol.3(2004) p.868-p.871
<비특허문헌2> Parkin et al., Nature Materials vol.3(2004) p.862-p.867
<비특허문헌3> Tsunekawa et al., Effect of Capping Layer Material on Tunnel Magneto resistance in CoFeB/MgO/CoFeB magnetic Tunnel Junctions International Magnetic Conference 2005, HP-08, p.992
강자성 터널 접합 소자를 자기 헤드에 적용할 경우, 자화 특성, 자화 왜곡 특성, 보자력, 이방성 등의 자기 특성을 원하는 특성으로 하는 것이 요구된다. 예를 들어, 도9b에 도시한 측정 결과로부터, 이 강자성 터널 접합 소자의 프리층(107)의 자화를 반전시키는데 필요한 자장(보자력)이 약 50Oe인 것을 알았다. 자기 헤드에 적용하기에는 보자력을 보다 작게 할 필요가 있다. CoFeB로 이루어지는 프리층(107) 상에, 보다 보자력이 작은 연자성 재료를 적층함으로써, 실효적인 보자력을 작게 하는 것이 가능하다.
그런데, CoFeB로 이루어지는 프리층 상에, 보자력이 작은 NiFe 등의 연자성 재료로 이루어지는 층을 적층하면, 저항 변화율이 저하되는 것이, 상기 비특허문헌3에 보고되어 있다.
본 발명의 목적은, 양호한 자기 특성을 갖고, 또한 터널 저항 변화율의 저하를 억제할 수 있는 강자성 터널 접합 소자를 제공하는 것이다. 본 발명의 다른 목적은 이러한 강자성 터널 접합 소자의 제조 방법을 제공하는 것이다.
본 발명의 한 관점에 의하면,
자화 방향이 고정된 강자성 재료로 이루어지는 핀드층과,
상기 핀드층 상에 배치되고, 전자가 터널 현상에 의해 투과하는 두께의 배리어층과,
상기 배리어층 상에 배치되고, 외부 자장의 영향을 받아 자화 방향이 변화되는 비정질 또는 미결정질의 연자성 재료로 형성된 제1 프리층과,
상기 제1 프리층 상에 배치되고, 외부 자장의 영향을 받아서 자화 방향이 변화되는 동시에, 상기 제1 프리층과 교환 결합한 결정질의 연자성 재료로 형성된 제2 프리층을 갖는 강자성 터널 접합 소자가 제공된다.
본 발명의 다른 관점에 의하면,
(a) 지지 기판 상에, 반강자성 재료로 이루어지는 피닝층을 형성하는 공정과,
(b) 상기 피닝층 상에, 상기 피닝층과의 교환 상호 작용에 의해 자화 방향이 고정된 강자성 재료로 이루어지는 핀드층을 형성하는 공정과,
(c) 상기 핀드층 상에, 전자가 터널 현상에 의해 투과하는 두께의 배리어층을 형성하는 공정과,
(d) 상기 배리어층 상에, 비정질 또는 미결정질의 연자성 재료로 이루어지 제1 프리층을 형성하는 공정과,
(e) 상기 제1 프리층의 표면을, 질소 플라즈마에 노출시키는 공정과,
(f) 질소 플라즈마에 노출된 상기 제1 프리층 상에, 결정질의 연자성 재료로 이루어지는 제2 프리층을 형성하는 공정과,
(g) 상기 지지 기판부터 제2 프리층까지의 적층 구조체를 자장 중에 배치하고, 상기 피닝층의 규칙화 열처리를 행하는 공정을 갖는 강자성 터널 접합 소자의 제조 방법이 제공된다.
본 발명의 또 다른 관점에 의하면,
(a) 지지 기판 상에, 반강자성 재료로 이루어지는 피닝층을 형성하는 공정과,
(b) 상기 피닝층 상에, 상기 피닝층과의 교환 상호 작용에 의해 자화 방향이 고정된 강자성 재료로 이루어지는 핀드층을 형성하는 공정과,
(c) 상기 핀드층 상에, 전자가 터널 현상에 의해 투과하는 두께의 배리어층을 형성하는 공정과,
(d) 상기 배리어층 상에, 비정질 또는 미결정질의 연자성 재료로 이루어지는 제1 프리층을 형성하는 공정과,
(e) 상기 제1 프리층 상에, 결정화 억제층을 형성하는 공정과,
(f) 상기 결정화 억제층 상에, 결정질의 연자성 재료로 이루어지는 제2 프리층을 형성하는 공정과,
(g) 상기 지지 기판부터 제2 프리층까지의 적층 구조체를 자장 중에 배치하고, 상기 피닝층의 규칙화 열처리를 행하는 공정
을 갖고, 상기 결정화 억제층은, 상기 공정(g)에 있어서, 상기 제2 프리층의 결정 구조를 이어받아 상기 제1 프리층이 결정화되는 것을 억제하는 강자성 터널 접합 소자의 제조 방법이 제공된다.
본 발명의 또 다른 관점에 의하면, 상기 강자성 터널 접합 소자를 구비한 자기 헤드가 제공된다.
본 발명의 또 다른 관점에 의하면,
상기 강자성 터널 접합 소자와,
상기 강자성 터널 접합 소자에 자장을 인가하여, 상기 강자성 터널 접합 소자의 제1 및 제2 프리층의 자화 방향을 변화시키는 기입 수단과,
상기 강자성 터널 접합 소자에 센스 전류를 흘려, 상기 강자성 터널 접합 소자의 저항을 검출하는 판독 수단을 갖는 자기 메모리가 제공된다.
제1 프리층이 비정질 또는 미결정질이기 때문에, (111) 배향하고 있는 경우에 비하여, 큰 저항 변화율을 실현할 수 있다.
제1 프리층의 표면을 질소 플라즈마에 노출시킴으로써, 또는, 제1 프리층 상에 결정화 억제층을 배치함으로써, 제1 프리층과 제2 프리층과의 계면으로부터, 제1 프리층 내로의 결정화의 진행을 억제할 수 있다. 이에 의해, 제1 프리층을, 비정질 또는 미결정질로 유지하는 것이 가능하게 된다.
도1a 및 도1b에, 각각 제1 실시예에 의한 강자성 터널 접합 소자의 단면도 및 평면도를 도시한다. 도1b의 일점쇄선(1A-1A)에 있어서의 단면도가 도1a에 대응 한다.
도1a에 도시한 바와 같이 Si 상에 SiO2막이 형성된 지지 기판(10) 상에, NiFe로 이루어지는 도전층(12)이 형성되어 있다. 지지 기판(10)으로서, 그 밖의 재료, 예를 들어 AlTiC 등의 세라믹 재료, 석영 글래스 등을 이용하는 것도 가능하다. NiFe 도전층(12)의 표면은, 화학 기계 연마(CMP)에 의해 평탄화되어 있다. 도전층(12)의 일부의 영역 상에, 원기둥 모양의 강자성 터널 접합 소자(40)가 형성되어 있다.
강자성 터널 접합 소자(40)는, 제1 하지층(13), 제2 하지층(14), 피닝층(18), 제1 핀드층(20), 비자성 결합층(21), 제2 핀드층(22), 배리어층(25), 제1 프리층(30), 제2 프리층(32), 제1 캡층(35), 및 제2 캡층(36)이 이 순서대로 적층되어서 구성된다.
제1 하지층(13)은, Ta로 형성되어 있으며, 그 두께는 약 5㎚이다. 제1 하지층(13)을, Cu 또는 Au로 형성해도 되고, 이들 재료로 이루어지는 층의 적층체로 해도 된다. 제2 하지층(14)은, Ru로 형성되어 있으며, 그 두께는 약 2㎚이다.
피닝층(18)은, IrMn으로 형성되어 있으며, 그 두께는 약 7㎚이다. 또한, 피닝층(18)은, IrMn 이외의 반강자성 재료, 예를 들어 Pt, Pd, Ni, Ir, 및 Rh로 이루어지는 군으로부터 선택된 적어도 1개의 원소와 Mn과의 합금으로 형성하여도 된다. 피닝층(18)의 두께는, 5㎚ 내지 30㎚의 범위 내로 하는 것이 바람직하고, 10㎚ 내지 20㎚의 범위 내로 하는 것이 보다 바람직하다. 피닝층(18)은, 성막 후에 자장 중에서 열처리함으로써, 규칙화되어 있고, 반강자성이 출현하고 있다.
제1 핀드층(20)은, Co74Fe26로 형성되어 있으며, 그 두께는, 예를 들어 2㎚이다. 비자성 결합층(21)은, Ru로 형성되어 있으며, 그 두께는, 예를 들어 0.8㎚이다. 제2 핀드층(22)은, Co60Fe20B20으로 형성되어 있으며, 그 두께는, 예를 들어 2㎚이다. 제1 핀드층(20)의 자화 방향은, 피닝층(18)과의 교환 상호 작용에 의해, 소정의 방향으로 고정된다. 즉, 제1 핀드층(20)은, 외부 자장이 인가되어도, 그 자장 강도가 교환 상호 작용보다도 약한 범위이면, 자화 방향이 변화되지 않는다. 제1 핀드층(20)과 제2 핀드층(22)은, 비자성 결합층(21)을 개재하여 반강자성적으로 교환 결합한다.
비자성 결합층(21)의 두께는, 제1 핀드층(20)과 제2 핀드층(22)이 반강자성적으로 교환 결합하는 범위로 설정된다. 그 범위는, 0.4㎚ 내지 1.5㎚이며, 바람직하게는 0.4㎚ 내지 0.9㎚이다. 제1 핀드층(20) 및 제2 핀드층(22)은, Co, Ni, 및 Fe 중 어느 하나를 포함하는 강자성 재료로 형성하여도 된다. 비자성 결합층(21)은, Ru 이외에, Rh, Ir, Ru계 합금, Rh계 합금, Ir계 합금 등의 비자성 재료로 형성하여도 된다. Ru계 합금의 예로서, Co, Cr, Fe, Ni, 및 Mn으로 이루어지는 군으로부터 선택된 적어도 1개의 원소와 Ru와의 합금을 예로 들 수 있다.
제1 핀드층(20)의 자화 방향과, 제2 핀드층(22)의 자화 방향이 반평행하게 되기 때문에, 제1 및 제2 핀드층(20, 22)으로부터의 정미의 누설 자장의 강도가 저하된다. 이로 인해, 누설 자장이, 제1 및 제2 프리층(30, 32)의 자화 방향을 변화시키는 악영향이 억제된다. 이에 의해, 제1 및 제2 프리층(30, 32)의 자화가, 자 기 기록 매체로부터의 누설 자장에 정확하게 반응할 수 있어, 자기 기록 매체에 기록되어 있는 자화의 검출 정밀도가 향상된다.
배리어층(25)은, MgO로 형성되어 있으며, 그 두께는, 예를 들어 1.0㎚이다. 배리어층(25)을 형성하는 MgO는 결정질인 것이 바람직하고, 특히 MgO의 (001)면이, 기판면에 거의 평행해지도록 배향하고 있는 것이 바람직하다. 또한, 배리어층(25)의 두께는, 그 막질이 양호한 관점에서 보면, 0.7㎚ 내지 2.0㎚의 범위 내로 하는 것이 바람직하다. 또한, 배리어층(25)을, MgO 이외에, AlOx, TiOx, ZrOx, AlN, TiN, ZrN 등으로 형성하여도 된다. 배리어층(25)을 MgO 이외의 재료로 형성할 경우에는, 그 두께를 0.5㎚ 내지 2.0㎚의 범위 내로 하는 것이 바람직하고, 0.7㎚ 내지 1.2㎚의 범위 내로 하는 것이 보다 바람직하다.
제1 프리층(30)은, 비정질의 Co60Fe20B20으로 형성되고, 그 두께는, 약 2㎚이다. 제1 프리층(30)을 비정질로 시키기 쉽다는 관점에서 보면, B의 농도를 10원자％ 내지 25원자％의 범위 내로 하는 것이 바람직하다. 또한, 제1 프리층(30)을, CoFeB 외에, CoFe에, B, C, Al, Si, 및 Zr로 이루어지는 군으로부터 선택된 적어도 1개의 원소가 첨가된 연자성 재료로 형성하여도 된다.
제2 프리층(32)은, Ni80Fe20으로 형성되고, 그 두께는, 예를 들어 4㎚이다. 제2 프리층(32)은, 제1 프리층(30)보다도 보자력이 작은 연자성 재료로 형성된다. 제2 프리층(32)의 재료의 예로서, NiFe 외에, 면심 입방 구조를 갖는 조성 범위의 CoNiFe를 들 수 있다. 또한，NiFe나 CoNiFe에, B, C, Al, Si, 및 Zr로 이루어지는 군으로부터 선택된 적어도 1개의 원소를 첨가하여도 된다. 단, 첨가 원소의 농도 는, 제1 프리층(30)의 첨가 원소의 농도보다도 낮게 한다.
제1 프리층(30)에, 보자력이 작은 제2 프리층(32)을 강자성적으로 결합시킴으로써, 외부 자장의 변화에 대한 감도를 향상시킬 수 있다. 일반적으로, 강자성막은, 그 보자력이 작을수록, 외부 자장의 방향의 변화에 반응하기 쉬워진다. 제2 프리층(32)의 보자력이 제1 프리층(30)의 보자력보다도 작기 때문에, 외부 자장의 방향이 변화되면, 제1 프리층(30)의 자화 방향의 변화보다도 먼저, 제2 프리층(32)의 자화 방향이 변화된다. 제1 프리층(30)은, 제2 프리층(32)과 강자성적으로 교환 결합하고 있기 때문에, 제1 프리층(30)의 자화 방향이, 제2 프리층(32)의 자화 방향의 변화에 추종해서 변화된다. 이로 인해, 제1 프리층(30)의 자화 방향이, 외부 자장의 방향의 변화의 영향을 받기 쉽게 된다. 제1 프리층(30)의 자화 방향이 저항 변화율에 기여하기 때문에, 제2 프리층(32)을 배치함으로써, 강자성 터널 접합 소자의 감도를 높일 수 있다.
제1 캡층(35)은 Ta로 형성되어 있으며, 그 두께는, 예를 들어 5㎚이다. 제2 캡층(36)은 Ru로 형성되어 있으며, 그 두께는, 예를 들어 10㎚이다. 제1 캡층(35) 및 제2 캡층(36)은, 열처리 시에, 그 아래의 강자성층 등이 산화되는 것을 방지한다. 또한, 제1 캡층(35)을 Ru로 형성하고, 제2 캡층(36)을 Ta로 형성하여도 된다. 또한，보다 일반적으로, 갭층을, Au, Ta, Al, W, Ru 등의 비자성 금속으로 형성해도 되고, 이들 금속층의 적층 구조로 해도 된다. 캡층의 두께는, 합계 5㎚ 내지 30㎚의 범위 내로 하는 것이 바람직하다.
도전층(12)의 표면 중, 강자성 터널 접합 소자(40)가 배치되지 않은 영역이, SiO2 등의 절연 재료로 이루어지는 절연막(48)으로 덮혀 있다. 강자성 터널 접합 소자(40) 및 절연막(48) 상에, 제1 전극(45)이 형성되어 있다. 제1 전극(45)은, 제2 캡층(36)에 전기적으로 접속되어 있다. 절연막(48)에, 도전층(12)까지 도달하는 비어 홀이 형성되어 있으며, 그 중에 제2 전극(46)이 충전되어 있다. 제2 전극(46)은, 도전층(12)에 전기적으로 접속되어 있다. 제1 전극(45) 및 제2 전극(46)은, 예를 들어 Cu로 형성된다.
다음에 도2a 내지 도2d를 참조하여, 제1 실시예에 의한 강자성 터널 접합 소자의 제조 방법에 대해서 설명한다.
도2a에 도시한 바와 같이 지지 기판(10) 상에, 도전층(12)부터 제1 프리층(30)까지의 각 층을, 마그네트론 스퍼터링 장치를 이용해서 성막한다.
도2b에 도시한 바와 같이 제1 프리층(30)을, 질소 플라즈마(38)에 노출시킨다. 이 플라즈마 처리는, 예를 들어, 이하의 조건에서 행한다.
·질소 가스 유량:100sccm
·RF 전력:50W
·처리 시간:30초
도2c에 도시한 바와 같이 질소 플라즈마에서 표면 처리된 제1 프리층(30) 상에, 제2 프리층(32), 제1 캡층(35), 및 제2 캡층(36)을, 마그네트론 스퍼터링 장치를 이용해서 성막한다. 그 후에 기판을 진공 중에 배치하고, 자장을 인가한 상태에서, 피닝층(18)의 규칙화 열처리를 행한다. 열처리 온도는, 예를 들어 270℃로 하고, 열처리 시간은, 예를 들어 4시간으로 한다. 또한, 열처리 온도를 250℃ 내지 400℃의 범위 내로 해도 된다.
도2d에 도시한 바와 같이 제1 하지층(13)부터 제2 캡층(36)까지의 층을 패터닝함으로써, 원기둥 모양의 강자성 터널 접합 소자(40)를 형성한다. 이들 층의 패터닝에는, Ar 이온밀링을 이용할 수 있다. 그 후에 도1a에 도시한 바와 같이, 절연막(48)의 형성, 제1 전극(45)의 형성, 절연막(48)을 관통하는 비아 홀의 형성, 및 제2 전극(46)의 형성을 행한다.
도3a에, 상기 제1 실시예에 의한 방법으로 제작한 강자성 터널 접합 소자의 저항 변화율을 도시한다. 참고로, 도2b에 도시한 질소 플라즈마 처리를 행하지 않고 제작한 비교예의 저항 변화율을 도시한다. 질소 플라즈마 처리를 행하지 않은 비교예의 강자성 터널 접합 소자는, 저항 변화율의 최대값이 약 20％인 것에 대해, 제1 실시예에 의한 방법으로 제작한 강자성 터널 접합 소자는, 저항 변화율의 최대값이 약 60％이다. 어느 한 소자에 있어서도, 제1 프리층(30) 상에, 보자력이 작은 제2 프리층(32)을 배치함으로써, 프리층의 실효적인 보자력은 5Oe 이하이다. 도9a에 도시한 강자성 터널 접합 소자의 프리층(107)의 보자력이 약 50Oe이었던 것과 대비하면, 제2 프리층(32)을 배치한 것의 효과가 명백하다.
제2 프리층(32)을 배치하면, 보자력을 작게 할 수 있지만, 단순히 제1 프리층(30) 상에 제2 프리층(32)을 형성한 것만으로는, 도3b에 도시한 바와 같이, 저항 변화율이 저하된다. 제1 실시예와 같이, 제1 프리층(30)을 형성한 후, 제2 프리층(32)을 형성하기 전에, 제1 프리층(30)을 질소 플라즈마(38)에 노출시킴으로써, 저항 변화율을 높게 유지할 수 있다. 이하, 저항 변화율을 높게 유지할 수 있는 이유에 대해서 고찰한다.
도4a 및 도4b에, 각각 제1 실시예 및 비교예에 의한 강자성 터널 접합 소자의 단면의 투과형 전자 현미경(TEM) 사진을 나타낸다. 비교예에 있어서는, 도4b에 도시한 바와 같이 CoFeB로 이루어지는 제1 프리층(30)이 다결정화되어 있는 것을 알 수 있다. 피닝층(18)의 규칙화 열처리 시 등에, 제1 프리층(30)과 제2 프리층(32)과의 계면으로부터, 제1 프리층(30) 내를 향하여 결정화가 진행된다고 생각되어진다. 이로 인해, 제1 프리층(30)은, 성막 직후에는 비정질이지만, 그 후의 열처리에 의해, 결정화된다. 제1 프리층(30)을 형성하는 CoFeB는, TEM 사진에 나타나 있는 결정면의 간격으로부터, 그 (111)면이 기판면에 평행해지도록 우선적으로 배향하고 있는 것을 알 수 있다.
도4a에 도시한 바와 같이 제1 실시예의 경우에는, 제1 프리층(30) 내에 결정 구조가 관찰되지 않고, 제1 프리층(30)이 비정질로 되어 있다. 배리어층(25)에 접하는 강자성층이, (111) 배향하고 있으면, 저항 변화율이 저하되는 것이 알려져 있다. 제1 실시예에서는, 제1 프리층(30)을 비정질로 함으로써, 저항 변화율의 저하가 억제되고 있다.
제1 실시예에 의한 강자성 터널 접합 소자의 제2 프리층(32)을 형성하는 NiFe는, TEM 사진으로부터 (111)배향하고 있는 것을 알 수 있다. 그런데, 제2 프리층(32)은, 배리어층(25)에 접하지 않기 때문에, 제2 프리층(32)이 (111) 배향하고 있는 것은, 저항 변화율 저하의 요인은 되지 않는다.
제1 실시예에서는, 제2 프리층(32)이, 면심 입방 구조를 갖는 결정질의 강자성 재료이며, 또한 (111) 배향하고 있다. 제1 프리층(30)을 형성한 후, 그 표면을 플라즈마 처리함으로써, 제1 프리층(30)이, 그 위에 제2 프리층(32)의 결정 구조를 이어받아서 결정화되는 것을 방지할 수 있다. 또한, 제2 프리층(32)의 결정립의 배향 방향이 랜덤한 경우에도, 제1 프리층(30)을 비정질로 함으로써, 저항 변화율의 저하를 억제할 수 있다.
제1 실시예에서는, 제1 프리층(30)을 형성하는 Co, Fe, 및 B의 조성비를, 각각 60원자％, 20원자％, 및 20원자％로 했다. B는, CoFe 합금을 비정질로 하기 위해 첨가되어 있다. 제1 프리층(30)을 비정질로 하기 위해, B의 농도를 10원자％ 이상으로 하는 것이 바람직하다.
일반적으로, 비정질과 미결정질을 명확하게 구별하는 것은 곤란하다. 도4b에 도시한 바와 같이 제1 프리층(30) 내에 명료한 결정 격자상을 관찰할 수 있는 경우에는, 제1 프리층(30)은 결정질이라고 할 수 있다. 명료한 결정 격자상을 관찰할 수 없는 경우에는, 제1 프리층(30)은, 비정질이거나 또는 미결정질이라고 할 수 있다. 제1 프리층(30)이 미결정질이어도, 결정질인 경우에 비하여, 저항 변화율의 저하를 억제하는 것이 가능하다. 또한, 제1 프리층(30)을 구성하는 CoFeB의 X선 회절 패턴으로, 예리한 피크가 나타나지 않을 경우에는, 제1 프리층(30)은, 비정질이거나 또는 미결정질이라고 할 수 있다.
또한, 배리어층(25)과 제1 프리층(30)과의 계면 근방의 매우 얇은 부분은 결정화될 경우도 있지만, 제1 프리층(30)의 대부분이 비정질 또는 미결정질이면, 저 항 변화율의 저하를 억제하는 충분한 효과가 얻어진다. 결정화되어 있는 매우 얇은 부분의 두께가 0.5㎚ 정도이면, 제1 프리층(30)은, 전체적으로 비정질 또는 미결정질이라고 할 수 있다.
도5에, 제2 실시예에 의한 강자성 터널 접합 소자의 단면도를 도시한다. 제2 실시예에 있어서는, 제1 프리층(30)과 제2 프리층(32)의 사이에, 결정화 억제층(50)이 삽입되어 있다. 결정화 억제층(50)은, 예를 들어 두께 0.2㎚의 Ta층이며, 마그네트론 스퍼터링에 의해 형성된다. 제2 실시예에서는, 제1 실시예의 도2b에 도시한 질소 플라즈마에 의한 제1 프리층(30)의 표면 처리는 행해지지 않는다.그 밖의 구성은, 제1 실시예의 구성과 동일하다.
제2 실시예에서는, 피닝층(18)의 규칙화 열처리 시에, 결정화 억제층(50)이, 제1 프리층(30)의 결정화를 억제한다. 이로 인해, 제1 실시예의 경우와 마찬가지로, 제1 프리층(30)을 비정질의 상태로 유지할 수 있다. 제1 프리층(30)과 제2 프리층(32)을 교환 결합시키기 위해, 결정화 억제층(50)의 두께를 0.5㎚ 이하로 하는 것이 바람직하다. 또한, 결정화 억제층(50)은, 결정화의 억제 효과가 얻어지면, 1 원자층까지 얇게 하는 것도 가능하다.
도6a에, 제2 실시예에 의한 강자성 터널 접합 소자의 저항 변화율과 인가 자장의 관계를 나타낸다. 비교를 위하여, 도6b에, 결정화 억제층(50)을 배치하지 않은 강자성 터널 접합 소자의 저항 변화율과 인가 자장과의 관계를 나타낸다. 제2 실시예에 의한 강자성 터널 접합 소자의 저항 변화율의 최대값이 약 62％인 것에 대해, 비교예의 저항 변화율의 최대값은 17％정도였다. 또한, 제2 실시예 및 비교 예의 강자성 터널 접합 소자의 보자력은, 각각 4.9Os 및 4.3Os이었다. 결정화 억제층(50)을 배치함으로써, 큰 저항 변화율이 얻어지는 것을 알 수 있다.
또한, 결정화 억제층(50)으로서, 제1 프리층(30)의 결정화를 억제할 수 있는 다른 도전성 재료를 이용해도 된다. 사용 가능한 재료로서, 예를 들어, Hf, Zr, Pd 등을 예로 들 수 있다.
도7에, 상기 제1 및 제2 실시예에 의한 강자성 터널 접합 소자를 적용한 자기 헤드의, 자기 기록 매체에 대향하는 면의 주요부를 도시한다. Al2O3-TiC 등으로 이루어지는 기체(75) 상에 알루미나막(76)이 형성되어 있다. 알루미나막(76) 상에, 재생 소자(80)가 배치되고, 그 위에 유도형 기록 소자(90)가 배치되어 있다.
유도형 기록 소자(90)는, 하부 자극(91)과 상부 자극(92), 및 양자간에 배치된 기록 갭층(93)을 포함한다. 상부 자극(92)은, 자기 기록 매체의 트랙폭에 상당하는 폭을 갖는다. 또한, 하부 자극(91)과 상부 자극(92)을 자기적으로 결합하는 요크(도시하지 않음), 및 요크에 감긴 코일(도시하지 않음)을 포함한다. 코일에 기록 전류를 흘림으로써, 기록 자계가 유기된다.
하부 자극(91) 및 상부 자극(92)은, 연자성 재료로 형성되어 있다. 하부 자극(91) 및 상부 자극(92)의 재료로서, 포화 자속 밀도가 큰 재료, 예를 들어 Ni80Fe20, CoZrNb, FeN, FeSiN, FeCo 합금 등을 이용하는 것이 바람직하다. 또한, 유도형 기록 소자(90)로서, 다른 구조의 것을 이용하는 것도 가능하다.
다음에 재생 소자(80)의 구조에 대해서 설명한다. 알루미나막(76) 상에 하 부 전극(81)이 형성되어 있다. 하부 전극(81)의 일부의 영역 상에, 강자성 터널 접합 소자(85)가 형성되어 있다. 강자성 터널 접합 소자(85)는, 제1 또는 제2 실시예에 의한 강자성 터널 접합 소자와 동일한 구성을 갖는다.
강자성 터널 접합 소자(85)의 측면, 및 그것에 연속하는 하부 전극(81)의 표면이, 절연막(82)으로 덮혀 있다. 또한, 강자성 터널 접합 소자(85)의 양측에, 자구 제어막(83)이 배치되어 있다. 자구 제어막(83)은, 예를 들어, 하부 전극(81)측으로부터 Cr막 및 강자성의 CoCrPt막이 적층된 적층 구조를 갖는다. 자구 제어막(83)은, 강자성 터널 접합 소자(85)를 구성하는 핀드층 및 프리층의 단자구화를 도모함으로써, 벌크 하우젠 노이즈의 발생을 방지한다.
강자성 터널 접합 소자(85) 및 자구 제어막(83) 상에, 알루미나막(86)이 형성되고, 그 위에 상부 전극(87)이 형성되어 있다. 상부 전극(87)의 일부가, 알루미나막(86)을 관통하여 강자성 터널 접합 소자(85)의 상면에 전기적으로 접속되어 있다.
하부 전극(81) 및 상부 전극(87)은, NiFe, CoFe 등의 연자성 합금으로 형성되어 있으며, 센스 전류의 유로로서의 기능 외에 자기 실드로서의 기능도 더불어 갖는다. 또한, 하부 전극(81)과 강자성 터널 접합 소자(85)의 계면에, Cu, Ta, 또는 Ti 등으로 이루어지는 도전막을 배치하여도 된다.
재생 소자(80) 및 유도형 기록 소자(90)는, 부식 등을 방지하기 위해, 알루미나막이나 수소화 카본 막 등으로 덮힌다.
강자성 터널 접합 소자(85)를, 그 두께 방향으로 센스 전류가 흐른다. 강자 성 터널 접합 소자(85)의 터널 저항의 변화가, 전압 변화로서 검출된다.
도8a에, 제1 및 제2 실시예에 의한 강자성 터널 접합 소자를 이용한 자기 랜덤 액세스 메모리(MRAM)의 단면도를 도시하고, 도8b에 그 등가 회로도를 도시한다. 실리콘 기판(60) 상에, 판독용 워드선(62), MOS 트랜지스터(63), 기입용 워드선(68), 비트선(69), 및 강자성 터널 접합 소자(70)가 배치되어 있다. 판독용 워드선(62)과 기입용 워드선(68)은, 1대1로 대응하여, 제1 방향(도8a에 있어서 지면에 수직한 방향, 도8b에 있어서 종방향)으로 연장한다. 비트선(69)은, 제1 방향과 교차하는 제2 방향(도8a 및 도8b에 있어서 횡방향)으로 연장한다.
MOS 트랜지스터(63)는, 판독용 워드선(62)과 비트선(69)의 교차 개소에 배치되어 있다. 판독용 워드선(62)이, MOS 트랜지스터(63)의 게이트 전극을 겸한다. 즉, 판독용 워드선(62)에 부여되는 전압에 의해, MOS 트랜지스터(63)의 도통 상태가 제어된다.
강자성 터널 접합 소자(70)는, 기입용 워드선(68)과 비트선(69)과의 교차 개소에 배치되어 있으며, 상기 제1 또는 제2 실시예에 의한 강자성 터널 접합 소자 와 동일한 구조를 갖는다.
기입용 워드선(68)과 비트선(69)에 기입용 전류를 흘리면, 그 교차 개소에 위치하는 강자성 터널 접합 소자(70)의 프리층의 자화 방향이 변화된다. 이에 의해, 데이터의 기입이 행해진다. 기입용 전류가 흐르는 기입용 워드선(68)과 비트선(69)과의 교차 개소 이외에 배치된 강자성 터널 접합 소자(70)에 있어서는, 프리층의 자화 방향을 변화시키는데 필요한 크기의 자장이 발생하지 않아, 기입은 행해 지지 않는다.
강자성 터널 접합 소자(70)의 최하층의 도전막이, 배선(67), 다층 배선층을 관통하는 복수의 플러그(64) 및 고립 배선(65)을 통하여, MOS 트랜지스터(63)의 한쪽의 불순물 확산 영역(61)에 접속되어 있다. 강자성 터널 접합 소자(70)의 최상층의 도전막이, 비트선(69)에 접속되어 있다. 즉, 배선(67) 및 비트선(69)이, 강자성 터널 접합 소자(70)에, 그 두께 방향의 센스 전류를 흘리는 전극으로 된다.
MOS 트랜지스터(63)의 다른 한쪽의 불순물 확산 영역(61)이, 플러그(64)를 통해서 플레이트선(66)에 접속되어 있다. MOS 트랜지스터(63)를 도통 상태로 하면, 비트선(69)과 플레이트선(66) 사이에, 강자성 터널 접합 소자(70)의 저항에 따른 전류가 흐른다. 이 전류의 크기를 판정함으로써, 데이터의 판독을 행할 수 있다.
강자성 터널 접합 소자(70)를, 전술한 제1 또는 제2 실시예의 구조와 동일하게 함으로써, 그 프리층의 보자력을 저하시키고, 또한 전류 변화량을 크게 할 수 있다. 이에 의해, 기입 전류를 작게 할 수 있으며, 또한 기억된 데이터의 판독 시에 큰 마진을 확보할 수 있다.
이상 실시예에 따라 본 발명을 설명했지만, 본 발명은 이들에 제한되는 것은 아니다. 예를 들어, 다양한 변경, 개량, 조합 등이 가능한 것은 당업자에게 자명할 것이다.
상기 실시예로부터, 이하의 부기에 설명하는 발명이 도출된다.
(부기1)
자화 방향이 고정된 강자성 재료로 이루어지는 핀드층과,
상기 핀드층 상에 배치되고, 전자가 터널 현상에 의해 투과하는 두께의 배리어층과,
상기 배리어층 상에 배치되고, 외부 자장의 영향을 받아 자화 방향이 변화되는 비정질 또는 미결정질의 연자성 재료로 형성된 제1 프리층과,
상기 제1 프리층 상에 배치되고, 외부 자장의 영향을 받아서 자화 방향이 변화되는 동시에, 상기 제1 프리층과 교환 결합한 결정질의 연자성 재료로 형성된 제2 프리층을 갖는 강자성 터널 접합 소자.
(부기2)
상기 제1 프리층은, CoFe에, B, C, Al, Si, 및 Zr로 이루어지는 군으로부터 선택된 적어도 1개의 첨가 원소를 함유시킨 연자성 재료로 형성되어 있는 부기1에 기재된 강자성 터널 접합 소자.
(부기3)
상기 제1 프리층은, CoFeB로 형성되어 있으며, B 농도가 10원자％ 이상인 부기1에 기재된 강자성 터널 접합 소자.
(부기4)
상기 제2 프리층은, 면심 입방 구조를 갖는 다결정질이며, 무배향 또는 (111)면이 우선적으로 기판 표면에 평행하게 배향하고 있는 부기1 내지 3 중 어느 한 항에 기재된 강자성 터널 접합 소자.
(부기5)
상기 제2 프리층의 보자력이, 상기 제1 프리층의 보자력보다도 작은 부기1 내지 4 중 어느 한 항에 기재된 강자성 터널 접합 소자.
(부기6)
또한, 상기 제2 프리층의 결정 구조를 이어받아서 상기 제1 프리층이 결정화되는 것을 방지하는 결정화 억제층이, 상기 제1 프리층과 제2 프리층 사이에 배치되어 있는 부기1 내지 5 중 어느 한 항에 기재된 강자성 터널 접합 소자.
(부기7)
상기 결정화 억제층이 Ta로 형성되어 있는 부기6에 기재된 강자성 터널 접합 소자.
(부기8)
(a) 지지 기판 상에, 반강자성 재료로 이루어지는 피닝층을 형성하는 공정과,
(b) 상기 피닝층 상에, 상기 피닝층과의 교환 상호 작용에 의해 자화 방향이 고정된 강자성 재료로 이루어지는 핀드층을 형성하는 공정과,
(c) 상기 핀드층 상에, 전자가 터널 현상에 의해 투과하는 두께의 배리어층을 형성하는 공정과,
(d) 상기 배리어층 상에, 비정질 또는 미결정질의 연자성 재료로 이루어지는 제1 프리층을 형성하는 공정과,
(e) 상기 제1 프리층의 표면을, 질소 플라즈마에 노출시키는 공정과,
(f) 질소 플라즈마에 노출된 상기 제1 프리층 상에, 결정질의 연자성 재료로 이루어지는 제2 프리층을 형성하는 공정과,
(g) 상기 지지 기판부터 제2 프리층까지의 적층 구조체를 자장 중에 배치하고, 상기 피닝층의 규칙화 열처리를 행하는 공정을 갖는 강자성 터널 접합 소자의 제조 방법.
(부기9)
상기 공정(g)는, 상기 제1 프리층과 제2 프리층과의 계면으로부터 상기 제1 프리층 내를 향하여 결정화가 진행되지 않는 조건에서 행하는 부기8에 기재된 강자성 터널 접합 소자의 제조 방법.
(부기10)
상기 제1 프리층은, CoFe에, B, C, Al, Si, 및 Zr로 이루어지는 군으로부터 선택된 적어도 1개의 첨가 원소를 함유시킨 연자성 재료로 형성되는 부기8 또는 9에 기재된 강자성 터널 접합 소자의 제조 방법.
(부기11)
상기 제1 프리층은, CoFeB로 형성되어 있으며, B 농도가 10원자％ 이상인 부기8 또는 9에 기재된 강자성 터널 접합 소자의 제조 방법.
(부기12)
상기 제2 프리층은, 면심 입방 구조를 갖는 다결정질이며, 무배향 또는 (111)면이 우선적으로 기판 표면에 평행하게 배향하는 조건에서 성막되는 부기8 내지 11 중 어느 한 항에 기재된 강자성 터널 접합 소자의 제조 방법.
(부기13)
상기 제2 프리층의 보자력이, 상기 제1 프리층의 보자력보다도 작은 부기8 내지 12 중 어느 한 항에 기재된 강자성 터널 접합 소자의 제조 방법.
(부기14)
(a) 지지 기판 상에, 반강자성 재료로 이루어지는 피닝층을 형성하는 공정과,
(b) 상기 피닝층 상에, 상기 피닝층과의 교환 상호 작용에 의해 자화 방향이 고정된 강자성 재료로 이루어지는 핀드층을 형성하는 공정과,
(c) 상기 핀드층 상에, 전자가 터널 현상에 의해 투과하는 두께의 배리어층을 형성하는 공정과,
(d) 상기 배리어층 상에, 비정질 또는 미결정질의 연자성 재료로 이루어지는 제1 프리층을 형성하는 공정과,
(e) 상기 제1 프리층 상에, 결정화 억제층을 형성하는 공정과,
(f) 상기 결정화 억제층 상에, 결정질의 연자성 재료로 이루어지는 제2 프리층을 형성하는 공정과,
(g) 상기 지지 기판부터 제2 프리층까지의 적층 구조체를 자장 중에 배치하고, 상기 피닝층의 규칙화 열처리를 행하는 공정
을 갖고, 상기 결정화 억제층은, 상기 공정(g)에 있어서, 상기 제2 프리층의 결정 구조를 이어받아서 상기 제1 프리층이 결정화되는 것을 억제하는 강자성 터널 접합 소자의 제조 방법.
(부기15)
상기 제1 프리층은, CoFe에, B, C, Al, Si, 및 Zr로 이루어지는 군으로부터 선택된 적어도 1개의 첨가 원소를 함유시킨 연자성 재료로 형성되는 부기14에 기재된 강자성 터널 접합 소자의 제조 방법.
(부기16)
상기 제1 프리층은, CoFeB로 형성되어 있으며, B 농도가 10원자％ 이상인 부기14에 기재된 강자성 터널 접합 소자의 제조 방법.
(부기17)
상기 제2 프리층은, 면심 입방 구조를 갖는 다결정질이며, 무배향 또는 (111)면이 우선적으로 기판 표면에 평행하게 배향하는 조건에서 성막되는 부기14 내지 16 중 어느 한 항에 기재된 강자성 터널 접합 소자의 제조 방법.
(부기18)
상기 제2 프리층의 보자력이, 상기 제1 프리층의 보자력보다도 작은 부기14 내지 17 중 어느 한 항에 기재된 강자성 터널 접합 소자의 제조 방법.
(부기19)
부기1 내지 7 중 어느 한 항에 기재된 강자성 터널 접합 소자를 구비한 자기 헤드.
(부기20)
부기1 내지 7 중 어느 한 항에 기재된 강자성 터널 접합 소자와,
상기 강자성 터널 접합 소자에 자장을 인가하여, 상기 강자성 터널 접합 소자의 제1 및 제2 프리층의 자화 방향을 변화시키는 기입 수단과,
상기 강자성 터널 접합 소자에 센스 전류를 흘려, 상기 강자성 터널 접합 소자의 저항을 검출하는 판독 수단을 갖는 자기 메모리.
도1a 및 도1b는, 각각 제1 실시예에 의한 강자성 터널 접합 소자의 단면도 및 평면도.
도2a 및 도2b는, 제1 실시예에 의한 강자성 터널 접합 소자의 제조 도중 단계에 있어서의 단면도.
도2c 및 도2d는, 제1 실시예에 의한 강자성 터널 접합 소자의 제조 도중 단계에 있어서의 단면도.
도3a 및 도3b는, 각각 제1 실시예 및 비교예에 의한 강자성 터널 접합 소자의 저항 변화율과 인가 자장과의 관계를 나타내는 그래프.
도4a 및 도4b는, 각각 제1 실시예 및 비교예에 의한 강자성 터널 접합 소자의 단면 TEM 사진.
도5는 제2 실시예에 의한 강자성 터널 접합 소자의 단면도.
도6a 및 도6b는, 각각 제2 실시예 및 비교예에 의한 강자성 터널 접합 소자의 저항 변화율과 인가 자장과의 관계를 나타내는 그래프.
도7은 제1 및 제2 실시예에 의한 강자성 터널 접합 소자를 이용한 자기 헤드의 정면도.
도8a는, 제1 및 제2 실시예에 의한 강자성 터널 접합 소자를 이용한 MRAM의 단면도이며, 도8b는 그 등가 회로도.
도9a는, 종래의 강자성 터널 접합 소자의 단면도이며, 도9b는, 그 저항 변화율과 인가 자장과의 관계를 나타내는 그래프.
<도면의 주요 부분에 대한 부호의 설명>
10 : 지지 기판
12 : 도전층
13 : 제1 하지층
14 : 제2 하지층
18 : 피닝층
20 : 제1 핀드층
21 : 비자성 결합층
22 : 제2 핀드층
25 : 배리어층
30 : 제1 프리층
32 : 제2 프리층
35 : 제1 캡층
36 : 제2 캡층
38 : 질소 플라즈마
40, 70, 85 : 강자성 터널 접합 소자
45 : 제1 전극
46 : 제2 전극
48, 82 : 절연막
50 : 결정화 억제층
60 : 반도체 기판
61 : 불순물 확산층
62 : 판독용 워드선
63 : MOS 트랜지스터
64 : 플러그
65 : 고립 배선
66 : 플레이트선
67 : 배선
68 : 기입용 워드선
69 : 비트선
75 : 기체
76, 86 : 알루미나막
80 : 재생 소자
81 : 하부 전극
83 : 자구 제어막
87 : 상부 전극
90 : 유도형 기록 소자
91 : 하부 자극
92 : 상부 자극
93 : 기록 갭층

Claims (10)

  1. 자화 방향이 고정된 강자성 재료로 이루어지는 핀드층과,
    상기 핀드층 상에 배치되고, 전자가 터널 현상에 의해 투과하는 두께의 배리어층과,
    상기 배리어층 상에 배치되고, 외부 자장의 영향을 받아 자화 방향이 변화되는 비정질 또는 미결정질의 연자성 재료로 형성된 제1 프리층과,
    상기 제1 프리층 상에 배치되고, 외부 자장의 영향을 받아서 자화 방향이 변화되는 동시에, 상기 제1 프리층과 교환 결합한 결정질의 연자성 재료로 형성된 제2 프리층을 갖는 강자성 터널 접합 소자.
  2. 제1항에 있어서, 상기 제1 프리층은, CoFe에, B, C, Al, Si, 및 Zr로 이루어지는 군으로부터 선택된 적어도 1개의 첨가 원소를 함유시킨 연자성 재료로 형성되어 있는 강자성 터널 접합 소자.
  3. 제1항에 있어서, 상기 제1 프리층은, CoFeB로 형성되어 있으며, B 농도가 10원자％ 이상인 강자성 터널 접합 소자.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제2 프리층은, 면심 입방 구조를 갖는 다결정질이며, 무배향 또는 (111)면이 우선적으로 기판 표면에 평행하 게 배향하고 있는 강자성 터널 접합 소자.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제2 프리층의 보자력이, 상기 제1 프리층의 보자력보다도 작은 강자성 터널 접합 소자.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서, 또한, 상기 제2 프리층의 결정 구조를 이어받아 상기 제1 프리층이 결정화되는 것을 방지하는 결정화 억제층이, 상기 제1 프리층과 제2 프리층 사이에 배치되어 있는 강자성 터널 접합 소자.
  7. (a) 지지 기판 상에, 반강자성 재료로 이루어지는 피닝층을 형성하는 공정과,
    (b) 상기 피닝층 상에, 상기 피닝층과의 교환 상호 작용에 의해 자화 방향이 고정된 강자성 재료로 이루어지는 핀드층을 형성하는 공정과,
    (c) 상기 핀드층 상에, 전자가 터널 현상에 의해 투과하는 두께의 배리어층을 형성하는 공정과,
    (d) 상기 배리어층 상에, 비정질 또는 미결정질의 연자성 재료로 이루어지는 제1 프리층을 형성하는 공정과,
    (e) 상기 제1 프리층의 표면을, 질소 플라즈마에 노출시키는 공정과,
    (f) 질소 플라즈마에 노출된 상기 제1 프리층 상에, 결정질의 연자성 재료로 이루어지는 제2 프리층을 형성하는 공정과,
    (g) 상기 지지 기판부터 제2 프리층까지의 적층 구조체를 자장 중에 배치하고, 상기 피닝층의 규칙화 열처리를 행하는 공정을 갖는 강자성 터널 접합 소자의 제조 방법.
  8. (a) 지지 기판 상에, 반강자성 재료로 이루어지는 피닝층을 형성하는 공정과,
    (b) 상기 피닝층 상에, 상기 피닝층과의 교환 상호 작용에 의해 자화 방향이 고정된 강자성 재료로 이루어지는 핀드층을 형성하는 공정과,
    (c) 상기 핀드층 상에, 전자가 터널 현상에 의해 투과하는 두께의 배리어층을 형성하는 공정과,
    (d) 상기 배리어층 상에, 비정질 또는 미결정질의 연자성 재료로 이루어지는 제1 프리층을 형성하는 공정과,
    (e) 상기 제1 프리층 상에, 결정화 억제층을 형성하는 공정과,
    (f) 상기 결정화 억제층 상에, 결정질의 연자성 재료로 이루어지는 제2 프리층을 형성하는 공정과,
    (g) 상기 지지 기판부터 제2 프리층까지의 적층 구조체를 자장 중에 배치하고, 상기 피닝층의 규칙화 열처리를 행하는 공정을 갖고,
    상기 결정화 억제층은, 상기 공정(g)에 있어서, 상기 제2 프리층의 결정 구조를 이어받아서 상기 제1 프리층이 결정화되는 것을 억제하는 강자성 터널 접합 소자의 제조 방법.
  9. 제1항 내지 제3항 중 어느 한 항에 기재된 강자성 터널 접합 소자를 구비한 자기 헤드.
  10. 제1항 내지 제3항 중 어느 한 항에 기재된 강자성 터널 접합 소자와,
    상기 강자성 터널 접합 소자에 자장을 인가하여, 상기 강자성 터널 접합 소자의 제1 및 제2 프리층의 자화 방향을 변화시키는 기입 수단과,
    상기 강자성 터널 접합 소자에 센스 전류를 흘려, 상기 강자성 터널 접합 소자의 저항을 검출하는 판독 수단을 갖는 자기 메모리.
KR1020070096414A 2006-11-14 2007-09-21 강자성 터널 접합 소자, 그 제조 방법, 및 그것을 이용한자기 헤드, 자기 메모리 KR100917560B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00307987 2006-11-14
JP2006307987A JP5003109B2 (ja) 2006-11-14 2006-11-14 強磁性トンネル接合素子、その製造方法、及びそれを用いた磁気ヘッド、磁気メモリ

Publications (2)

Publication Number Publication Date
KR20080043696A true KR20080043696A (ko) 2008-05-19
KR100917560B1 KR100917560B1 (ko) 2009-09-16

Family

ID=39368955

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070096414A KR100917560B1 (ko) 2006-11-14 2007-09-21 강자성 터널 접합 소자, 그 제조 방법, 및 그것을 이용한자기 헤드, 자기 메모리

Country Status (4)

Country Link
US (2) US20080112093A1 (ko)
JP (1) JP5003109B2 (ko)
KR (1) KR100917560B1 (ko)
CN (1) CN101183704B (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008133107A1 (ja) * 2007-04-24 2008-11-06 Nec Corporation 磁気抵抗素子、ｍｒａｍ、及び磁気センサー
US8164863B2 (en) * 2008-03-26 2012-04-24 Hitachi Global Storage Technologies Netherlands B.V. Current-perpendicular-to-plane (CPP) read sensor with multiple ferromagnetic sense layers
US8536669B2 (en) 2009-01-13 2013-09-17 Qualcomm Incorporated Magnetic element with storage layer materials
CN102074329B (zh) * 2009-11-23 2012-04-18 中国科学院物理研究所 一种磁性多层膜及其磁逻辑元件和磁性随机存取存储器
JP2011123923A (ja) * 2009-12-08 2011-06-23 Hitachi Global Storage Technologies Netherlands Bv 磁気抵抗効果ヘッド、磁気記録再生装置
KR101209328B1 (ko) * 2010-01-14 2012-12-06 고려대학교 산학협력단 수직자기이방성을 가지는 코발트-철-보론/팔라듐 다층박막 및 이를 이용하여 제조한 자기 랜덤 액세스 메모리
KR101093976B1 (ko) * 2010-01-14 2011-12-15 고려대학교 산학협력단 수직자기이방성을 가지는 코발트-철-보론 박막 제조 방법 및 이를 이용하여 제조한 자기 랜덤 액세스 메모리
JP5175886B2 (ja) * 2010-03-17 2013-04-03 株式会社東芝 磁気抵抗効果素子および磁気メモリ
US8432009B2 (en) * 2010-12-31 2013-04-30 Grandis, Inc. Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories
US9478730B2 (en) 2010-12-31 2016-10-25 Samsung Electronics Co., Ltd. Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories
TWI452743B (zh) * 2011-03-03 2014-09-11 Voltafield Technology Corp 磁阻感測器的製造方法
US8450722B2 (en) * 2011-07-15 2013-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive random access memory and method of making the same
KR20130015927A (ko) * 2011-08-05 2013-02-14 에스케이하이닉스 주식회사 멀티 레벨을 갖는 자기 저항 메모리 장치 및 그 구동방법
US8879214B2 (en) * 2011-12-21 2014-11-04 HGST Netherlands B.V. Half metal trilayer TMR reader with negative interlayer coupling
US8570792B2 (en) 2012-01-24 2013-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetoresistive random access memory
US8884386B2 (en) 2012-02-02 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM device and fabrication method thereof
RU2522714C2 (ru) * 2012-08-09 2014-07-20 Федеральное государственное унитарное предприятие федеральный научно-производственный центр "Научно-исследовательский институт измерительных систем им. Ю.Е. Седакова" Способ формирования магниторезистивного элемента памяти на основе туннельного перехода и его структура
US8988923B2 (en) * 2012-09-11 2015-03-24 The Regents Of The University Of California Nonvolatile magneto-electric random access memory circuit with burst writing and back-to-back reads
JP2014090109A (ja) 2012-10-31 2014-05-15 Hitachi High-Technologies Corp 磁気抵抗素子の製造方法
US10096767B2 (en) * 2013-03-09 2018-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Elongated magnetoresistive tunnel junction structure
US9142756B2 (en) * 2013-09-06 2015-09-22 Makoto Nagamine Tunneling magnetoresistive element having a high MR ratio
US20160072047A1 (en) * 2014-09-08 2016-03-10 Satoshi Seto Semiconductor memory device and manufacturing method thereof
US9099124B1 (en) * 2014-09-28 2015-08-04 HGST Netherlands B.V. Tunneling magnetoresistive (TMR) device with MgO tunneling barrier layer and nitrogen-containing layer for minimization of boron diffusion
US9958511B2 (en) * 2014-12-08 2018-05-01 Infineon Technologies Ag Soft switching of magnetization in a magnetoresistive sensor
US9177573B1 (en) * 2015-04-30 2015-11-03 HGST Netherlands B.V. Tunneling magnetoresistive (TMR) device with magnesium oxide tunneling barrier layer and free layer having insertion layer
WO2017221896A1 (ja) * 2016-06-20 2017-12-28 国立大学法人東北大学 トンネル磁気抵抗素子及びその製造方法
US10534047B2 (en) * 2017-03-30 2020-01-14 Qualcomm Incorporated Tunnel magneto-resistive (TMR) sensors employing TMR devices with different magnetic field sensitivities for increased detection sensitivity
US20190178954A1 (en) * 2017-12-11 2019-06-13 Allegro Microsystems, Llc Magnetoresistance Element Having Selected Characteristics To Achieve A Desired Linearity
US10777734B2 (en) * 2018-12-19 2020-09-15 Globalfoundries Singapore Pte. Ltd. Magnetic memory devices with magnetic field sensing and shielding
CN111613720B (zh) * 2019-02-25 2022-09-09 上海磁宇信息科技有限公司 一种磁性随机存储器存储单元及磁性随机存储器
US10950260B1 (en) 2020-04-17 2021-03-16 Western Digital Technologies, Inc. Magnetoresistive sensor with improved magnetic properties and magnetostriction control
CN113866691B (zh) * 2021-12-02 2022-09-23 北京芯可鉴科技有限公司 隧穿磁电阻传感器及其制备方法、使用方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3327375B2 (ja) * 1996-04-26 2002-09-24 富士通株式会社 磁気抵抗効果型トランスデューサ、その製造方法及び磁気記録装置
JP2871670B1 (ja) 1997-03-26 1999-03-17 富士通株式会社 強磁性トンネル接合磁気センサ、その製造方法、磁気ヘッド、および磁気記録／再生装置
US6181537B1 (en) * 1999-03-29 2001-01-30 International Business Machines Corporation Tunnel junction structure with junction layer embedded in amorphous ferromagnetic layers
US6436526B1 (en) * 1999-06-17 2002-08-20 Matsushita Electric Industrial Co., Ltd. Magneto-resistance effect element, magneto-resistance effect memory cell, MRAM and method for performing information write to or read from the magneto-resistance effect memory cell
JP2001068760A (ja) * 1999-08-31 2001-03-16 Hitachi Ltd 強磁性トンネル接合素子
JP2002092829A (ja) * 2000-09-21 2002-03-29 Fujitsu Ltd 磁気抵抗センサ及び磁気抵抗ヘッド
JP4780878B2 (ja) * 2001-08-02 2011-09-28 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
JP4428051B2 (ja) * 2001-10-12 2010-03-10 ソニー株式会社 磁気抵抗効果素子、磁気メモリ素子、磁気メモリ装置
US6531723B1 (en) * 2001-10-16 2003-03-11 Motorola, Inc. Magnetoresistance random access memory for improved scalability
JP2003218424A (ja) * 2002-01-18 2003-07-31 Fujitsu Ltd 磁気抵抗効果膜
US6674617B2 (en) * 2002-03-07 2004-01-06 International Business Machines Corporation Tunnel junction sensor with a multilayer free-layer structure
JP2003289133A (ja) 2002-03-28 2003-10-10 Sony Corp 磁気メモリ素子、そのメモリ素子を含む集積回路または磁気メモリ装置、その集積回路または磁気メモリ装置を組み込んだ電子機器
JP2003304012A (ja) * 2002-04-10 2003-10-24 Matsushita Electric Ind Co Ltd トンネル磁気抵抗効果素子
JP4178867B2 (ja) * 2002-08-02 2008-11-12 ソニー株式会社 磁気抵抗効果素子及び磁気メモリ装置
US20040229430A1 (en) * 2003-05-14 2004-11-18 Frank Findeis Fabrication process for a magnetic tunnel junction device
KR100512180B1 (ko) 2003-07-10 2005-09-02 삼성전자주식회사 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합 및 그의형성방법
US20050110004A1 (en) * 2003-11-24 2005-05-26 International Business Machines Corporation Magnetic tunnel junction with improved tunneling magneto-resistance
US7246427B2 (en) * 2004-02-03 2007-07-24 Headway Technologies, Inc. Method to achieve both narrow track width and effective longitudinal stabilization in a CPP GMR read head
US7149105B2 (en) * 2004-02-24 2006-12-12 Infineon Technologies Ag Magnetic tunnel junctions for MRAM devices
US6977181B1 (en) * 2004-06-17 2005-12-20 Infincon Technologies Ag MTJ stack with crystallization inhibiting layer
US7081658B2 (en) * 2004-06-28 2006-07-25 International Business Machines Corporation Techniques for reducing Neel coupling in toggle switching semiconductor devices
EP1701357B1 (en) * 2005-03-09 2008-10-29 Korea University Foundation Magnetic tunnel junction structure with amorphous NiFeSiB free layer
US7791844B2 (en) * 2005-12-14 2010-09-07 Hitachi Global Storage Technologies Netherlands B.V. Magnetoresistive sensor having a magnetically stable free layer with a positive magnetostriction
US7800868B2 (en) * 2005-12-16 2010-09-21 Seagate Technology Llc Magnetic sensing device including a sense enhancing layer
US7746602B2 (en) * 2006-06-21 2010-06-29 Hitachi Global Storage Technologies Netherlands B.V. Magnetic read head with reduced shunting
US7760474B1 (en) * 2006-07-14 2010-07-20 Grandis, Inc. Magnetic element utilizing free layer engineering
US7663848B1 (en) * 2006-07-14 2010-02-16 Grandis, Inc. Magnetic memories utilizing a magnetic element having an engineered free layer
US7595520B2 (en) * 2006-07-31 2009-09-29 Magic Technologies, Inc. Capping layer for a magnetic tunnel junction device to enhance dR/R and a method of making the same
US7751156B2 (en) * 2006-09-29 2010-07-06 Hitachi Global Storage Technologies Netherlands, B.V. Dual-layer free layer in a tunneling magnetoresistance (TMR) element
US7746603B2 (en) * 2006-12-19 2010-06-29 Hitachi Global Storage Technologies Netherlands B.V. CPP Magnetoresistive head with different thickness free layers for improved signal to noise ratio
US7791845B2 (en) * 2006-12-26 2010-09-07 Hitachi Global Storage Technologies Netherlands B.V. Tunneling magnetoresistive sensor having a high iron concentration free layer and an oxides of magnesium barrier layer
JP2008192827A (ja) * 2007-02-05 2008-08-21 Alps Electric Co Ltd トンネル型磁気検出素子

Also Published As

Publication number Publication date
CN101183704A (zh) 2008-05-21
US20110164448A1 (en) 2011-07-07
CN101183704B (zh) 2012-05-23
US20080112093A1 (en) 2008-05-15
US8072714B2 (en) 2011-12-06
JP5003109B2 (ja) 2012-08-15
JP2008124322A (ja) 2008-05-29
KR100917560B1 (ko) 2009-09-16

Similar Documents

Publication Publication Date Title
KR100917560B1 (ko) 강자성 터널 접합 소자, 그 제조 방법, 및 그것을 이용한자기 헤드, 자기 메모리
US20210234092A1 (en) Reduction of Barrier Resistance X Area (RA) Product and Protection of Perpendicular Magnetic Anisotropy (PMA) for Magnetic Device Applications
JP5069034B2 (ja) 磁気トンネル接合素子およびその形成方法
JP5433284B2 (ja) Ｍｔｊ素子およびその形成方法、ｓｔｔ−ｒａｍの製造方法
JP3625199B2 (ja) 磁気抵抗素子
US7046490B1 (en) Spin valve magnetoresistance sensor and thin film magnetic head
JP2771128B2 (ja) 磁気抵抗効果素子、これを用いた磁気抵抗効果型ヘッド、メモリー素子、及び増幅素子
US20090097170A1 (en) Ferromagnetic tunnel junction element, magnetic recording device and magnetic memory device
KR100894521B1 (ko) 터널 자기 저항 소자, 자기 헤드 및 자기 메모리
JP2009152333A (ja) 強磁性トンネル接合素子、磁気ヘッド、及び磁気記憶装置
JP2005539376A (ja) 磁気デバイス用アモルファス合金
JP2007273504A (ja) 磁気抵抗効果素子、磁気ヘッド、磁気記録装置、磁気ランダムアクセスメモリ
JP2011123923A (ja) 磁気抵抗効果ヘッド、磁気記録再生装置
JP2006190838A (ja) 記憶素子及びメモリ
JP2010080788A (ja) 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気ヘッドアセンブリ及び磁気記録再生装置
US11257516B2 (en) Storage device, storage apparatus, magnetic head, and electronic apparatus
JP2010080789A (ja) 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気ヘッドアセンブリ及び磁気記録再生装置
JP4406242B2 (ja) 磁気メモリ
JPWO2008143118A1 (ja) トンネル型磁気検出素子
JP2004146480A (ja) ホイスラー磁性層と体心立方構造の非磁性中間層を積層した磁気抵抗効果素子および磁気ヘッド
JP5034317B2 (ja) 記憶素子及びメモリ
JP2010080496A (ja) トンネル磁気抵抗素子、磁気メモリ装置及びその製造方法
JP2012074716A (ja) 記憶素子及びメモリ
CN100367352C (zh) 磁阻磁头以及磁记录-复制装置
US8081402B2 (en) Magnetoresistive head having a current screen layer for confining current therein and method of manufacture thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140825

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150819

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee