KR20080015142A - 반도체 칩 모듈 - Google Patents

반도체 칩 모듈 Download PDF

Info

Publication number
KR20080015142A
KR20080015142A KR1020087000395A KR20087000395A KR20080015142A KR 20080015142 A KR20080015142 A KR 20080015142A KR 1020087000395 A KR1020087000395 A KR 1020087000395A KR 20087000395 A KR20087000395 A KR 20087000395A KR 20080015142 A KR20080015142 A KR 20080015142A
Authority
KR
South Korea
Prior art keywords
optical waveguide
optical
waveguide
light
semiconductor chip
Prior art date
Application number
KR1020087000395A
Other languages
English (en)
Other versions
KR101054174B1 (ko
Inventor
마사유끼 가또
시게노리 아오끼
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20080015142A publication Critical patent/KR20080015142A/ko
Application granted granted Critical
Publication of KR101054174B1 publication Critical patent/KR101054174B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/03—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on ceramics or electro-optical crystals, e.g. exhibiting Pockels effect or Kerr effect
    • G02F1/035—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on ceramics or electro-optical crystals, e.g. exhibiting Pockels effect or Kerr effect in an optical waveguide structure
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/21—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  by interference
    • G02F1/225—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  by interference in an optical waveguide structure
    • G02F1/2257—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  by interference in an optical waveguide structure the optical waveguides being made of semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

코스트를 낮게 억제하면서, 반도체 칩(예를 들면 LSI)의 근방에 광 도파로 소자를 다수 또한 고밀도로 실장할 수 있도록 하고, 또한, 고속 변조가 가능하며, 저레이턴시(저지연)의 광 인터커넥션을 실현할 수 있도록 하기 위해서, 반도체 칩 모듈에서, 회로 기판(1) 상의 반도체 칩(2)의 측면 근방에 실장하는 송신용 광 도파로 소자(3)를, 외부 광원으로부터의 광이 입력되는 입력광 도파로와, 입력광 도파로에 대하여 회로 기판에 실장된 상태에서 회로 기판의 표면에 수직한 방향으로 어긋난 위치에 설치되며, 다른 디바이스에 광 신호를 출력하는 출력광 도파로와, 입력광 도파로를 따라 유도된 광을 출력광 도파로에 유도하기 위한 광로 절환 구조와, 입력광 도파로 또는 출력광 도파로에 설치되며, 반도체 칩으로부터의 전기 신호에 기초하여 외부 광원으로부터의 광을 변조하는 광 변조기를 갖는 것으로 한다.
회로 기판, 광 도파로 소자, 폴리머 광 도파로, 광 변조기, 광 파이버

Description

반도체 칩 모듈{SEMICONDUCTOR CHIP MODULE}
본 발명은, 예를 들면, IT(Information Technology) 기기의 LSI(Large Scale Integration) 사이에서 대용량의 고속 신호 전송을 실현하기 위한 실장 기술, 특히, 광을 이용하여 LSI 사이의 고속 신호 전송을 실현하기 위한 광·전기 배선 구조(예를 들면 광 배선 LSI 모듈)에 이용하기에 바람직한 반도체 칩 모듈에 관한 것이다.
최근, 데이터 통신에 이용되는 전송 대역은 증대의 일로를 걷고, 고속·대용량화가 진행되고 있다.
현재, 예를 들면 서버의 케이싱 사이 등과 같이, 전송 거리가 수십미터 이상인 인터커넥션에는, 전송 대역이 넓어, 외란을 받기 어려운 광 링크(광 파이버를 이용한 데이터 전송)가 이용되고 있다.
한편, 예를 들면 CPU나 메모리(예를 들면 DRAM) 등의 LSI의 처리 능력이 증대하고, 고속화함에 따라서, 예를 들면 서버 등의 정보 기기에서는, LSI 사이의 신호 전송을 고속으로 행하는 광 인터커넥션을 실현하기 위해, 전송 대역폭을 확대하는 것이 필요하게 되어 오고 있다.
종래, CPU와 메모리(여기서는 DRAM) 사이에서 고속·대용량의 신호 전송(데 이터 전송)을 행하기 위해서, 예를 들면 도 15의 (A)에 도시한 바와 같이, 서버의 시스템 보드(100)(이하, 간단히 기판이라고 함) 상에 패키지 기판(101)을 개재하여 CPU(102)를 실장함과 함께, 기판(100) 상의 패키지 기판(101)의 근방에 복수의 메모리(103)(여기서는 DRAM)를 실장하도록 하고 있다.
이 경우, CPU(102)와 DRAM(103)은, 도 15의 (B)[도 15의 (A)의 X-X'선을 따라 취한 모식적 단면도]에 도시한 바와 같이, 기판(100) 내에 형성된 다층의 전기 배선(104)에 의해 접속되게 된다.
이러한 구성에서, CPU(102)와 메모리(103) 사이의 전송 대역폭을 대폭 확대 하기 위해서는, 단일 배선에서의 전송 속도를 높이고, 배선 개수를 늘리는 것이 필요하게 된다.
또한, 광 인터커넥션이나 광 변조기에 관한 것으로, 선행 기술 조사를 행한 결과, 이하의 특허 문헌1∼7이 얻어졌다.
특허 문헌1에는, 광 도파로의 끝부에 반사 구조 및 제어용 전극을 설치하고, 광로를 소형·저손실로 반전시키는 구조가 개시되어 있다(예를 들면 도 2 참조). 구체적으로는, 방향성 결합기에 적용하는 예가 개시되어 있다.
특허 문헌2에는, 고속 데이터 전송을 행하기 위해서, 전기 광학 효과를 이용한 광 변조기에서 전기 신호로부터 광 신호를 생성하는 인터페이스 구성이 개시되어 있다(예를 들면 도 1 참조).
특허 문헌3에는, 광 도파로 기판 내를 전반하는 광 신호를 기판의 외부에 출사시켜, 광 파이버에 접속하는 구성(예를 들면 도 4 참조), 및, 다층의 광 도파로 구조에서, 전압 인가에서 생긴 굴절률 변화(전기 광학 효과)를 이용하여, 상하층 간에서 광 신호를 스위칭시키는 구성이 개시되어 있다(예를 들면 도 13 참조).
특허 문헌4에는, 파장 변화를 검출함에 따른 왜곡 측정 장치에 관한 것으로, 광 도파로를 이용한 광 회로 구성에서, 반사 구조로서 플래그 반사형 도파로를 이용하는 구성이 개시되어 있다(예를 들면 도 2 참조).
특허 문헌5에는, 광 전자 집적 소자로서, LSI, 광 소자, 광 소자를 제어하기 위한 구동 회로, 광 소자와의 사이의 배선 수단(광 도파로)을 동일 패키지 내에 수납한 구성이 개시되어 있다(예를 들면 도 1 참조).
특허 문헌6에는, 파장 다중 네트워크에서 반사형 광 변조기를 이용하는 구성이 개시되어 있다(예를 들면 도 17 참조).
특허 문헌7에는, 유기계의 전기 광학 재료를 이용한 도파로형 광 변조기(구체적으로는 마흐젠더형의 광 변조기)가 개시되어 있다(예를 들면 도 1 참조).
[특허 문헌1] 일본 특개평 5-2116호 공보
[특허 문헌2] 일본 특개 2000-250671호 공보
[특허 문헌3] 일본 특개평 6-69490호 공보
[특허 문헌4] 일본 특개평 8-94328호 공보
[특허 문헌5] 일본 특개 2001-36197호 공보
[특허 문헌6] 일본 특개 2001-197006호 공보
[특허 문헌7] 일본 특개 2004-109457호 공보
<발명의 개시>
<발명이 해결하고자 하는 과제>
그러나, 전술한 CPU(102)와 메모리(여기서는 DRAM)(103) 사이의 접속(LSI 사이의 접속)에 이용되고 있는 회로 기판(100)에 의한 전기 배선은, 전송 속도가 수㎓를 초과하면, 파형 둔화나 감쇠가 현저히 증대한다.
이 경우, 차동 전송 방식으로 하고, 프리엠퍼시스나 이퀄라이징 기술을 조합하여, 파형 정형이나 증폭을 행함으로써, 어느 정도의 고주파 대응은 가능하지만, LSI 사이 신호 전송에 필요한 전력이 증대하게 되게 된다. 또한, 실장 상의 형편에서 LSI 사이의 배선 길이가 길어지면, 전술한 바와 같은 대응은 매우 어렵게 된다. 또한, 배선 개수를 늘린 경우, 고주파수화에 수반하는 배선 간의 전자 간섭이 문제로 되어 온다.
이와 같은 전기 배선에 의한 과제를 해결하는 방법의 하나로서, 고속 전송이 가능하며, 상호 간섭하지 않는 광을 신호 전송에 이용하는 광 인터커넥션 구성이 생각된다.
예를 들면 CPU와 다른 디바이스(메모리 등의 LSI를 포함함) 사이의 접속을 광 인터커넥션 구성으로 하는 경우, 도 16에 도시한 바와 같이, 기판(110) 상에 CPU(111)를 실장함과 함께, CPU(111)의 근방에 복수의 광 트랜시버(112)를 실장하고, 각 광 트랜시버(112)와 다른 디바이스(도시하지 않음)를 예를 들면 다심의 광 파이버나 광 도파로를 통하여 접속하는 것이 생각된다.
이 경우, 광 트랜시버(112)는, 예를 들면, CPU(111)로부터 다른 디바이스에 송신되는 전기 신호를 광 신호로 변환하기 위한 광원과, 다른 디바이스로부터 CPU(111)에 송신되어 온 광 신호를 전기 신호로 변환하기 위한 광 검지기와, 이들을 구동 제어하기 위한 구동 제어 회로를 일체로 구성한 것으로 하는 것이 생각된다.
이러한 광 인터커넥션 구성은, 기술적으로는 실현 가능하지만, 실제로 제품화함에 있어서는, 코스트가 높아지게 되게 된다.
또한, 전술한 바와 같은 광 인터커넥션 구성에서는 사이즈도 커지게 된다. 실제로는, 전술한 바와 같이, CPU(111)는, 기판(시스템 보드)(110) 상에 직접 납땜하지 않고, 접속 피치를 조정하기 위해 패키지 기판을 개재하여 실장된다. 이 때문에, 패키지 기판의 사이즈가 커지게 되어, 패키지 기판의 사이즈분만큼 큰 실장 면적이 필요하게 되게 된다. 또한, CPU의 방열 핀(도시하지 않음)도 필요하며, 그 장착 면적도 필요하다.
이 점, 사이즈에 관해서는, 소형의 광 트랜시버를 제작하면, 면적적으로는 종래와 동등 레벨로 하는 것도 가능하다고 생각되지만, 코스트에 관해서는, 1개의 배선마다 광원 및 광 검지기를 설치하면 현격한 차이로 코스트가 높아지게 되기 때문에, 실용화에 이르지 않는 상황이다.
또한, 광 인터커넥션에 관해서는, LSI와 패키지 기판 사이에 광 소자를 탑재한 인터포저를 이용하는 방법도 제안되어 있다(예를 들면 상기 특허 문헌 5 참조).
그러나, LSI의 기판 실장부에는 수천핀의 단자가 존재하기 때문에, 칩 바로 아래에 광 소자나 광 도파로 등의 광 배선을 배치하는 것은 득책이 아니다.
그런데, 실리콘 포토닉스의 연구 분야에서는, 광 인터커넥션이 고코스트라고 하는 과제를 해결하는 방법으로서, 광원이나 광 검지기를 실리콘 LSI의 내부에 형성하는 연구가 이루어지고 있으며, 이것이 실현하면, 광 인터커넥션의 현저한 저코스트화가 실현하여, 보다 단거리의 전송에도 적용할 수 있게 된다고 생각된다.
그러나, 현시점에서는 10Gbps를 초과하는 직접 변조는 실현되어 있지 않고, 실용화의 전망도 서있지 않다. 가령 실현할 수 있었다고 하여도, 반도체 레이저의 직접 변조는, 발광의 상승에 100피코초 이상을 요하기 때문에, 예를 들면 CPU와 메모리 사이의 전송에서는, 지연 시간이 문제로 된다고 생각된다. 이 점, 현실에는 전술한 특허 문헌5의 실용화도 어렵다고 생각된다.
한편, 외부에 설치된 공통 광원으로부터의 광을 복수로 분할하고, 각각을 외부 변조기에서 변조하여 광 신호를 생성하는 방식(예를 들면 전술한 특허 문헌2 참조)을 채용하는 것도 고려된다.
그러나, 종래의 외부 변조기는 통신 장치에 이용하기 위하여 개발된 것이기 때문에, LSI의 근방에 배치하고, 다수 또한 고밀도로 실장할 수 있는 형태의 것은 존재하지 않는다. 따라서, 종래의 광 변조기를 광 인터커넥션에 적용함에 있어서는 어떠한 연구가 필요하다.
본 발명은, 이러한 과제를 감안하여 창안된 것으로서, 코스트를 낮게 억제하면서, 반도체 칩(예를 들면 LSI)의 근방에 광 도파로 소자를 다수 또한 고밀도로 실장할 수 있도록 하여 사이즈를 작게 하고, 또한, 고속 변조가 가능하며, 저레이턴시(저지연)의 광 인터커넥션을 실현할 수 있도록 한, 반도체 칩 모듈을 제공하는 것을 목적으로 한다.
<과제를 해결하기 위한 수단>
이 때문에, 본 발명의 반도체 칩 모듈은, 회로 기판 상에 실장된 반도체 칩과, 외부 광원으로부터의 광을 변조하여 얻어진 광 신호를 다른 디바이스에 송신하는 송신용 광 도파로 소자를 구비하고, 송신용 광 도파로 소자가, 외부 광원으로부터의 광이 입력되는 입력광 도파로와, 입력광 도파로에 대하여, 회로 기판에 실장된 상태에서 회로 기판의 표면에 수직한 방향으로 어긋난 위치에 설치되고, 다른 디바이스에 광 신호를 출력하는 출력광 도파로와, 입력광 도파로를 따라 유도된 광을 출력광 도파로에 유도하기 위한 광로 절환 구조와, 입력광 도파로 또는 출력광 도파로에 설치되고, 반도체 칩으로부터의 전기 신호에 기초하여 외부 광원으로부터의 광을 변조하는 광 변조기를 갖는 것을 특징으로 하고 있다.
특히, 입력광 도파로 및 출력광 도파로가, 모두 반도체 칩측의 소자 끝면까지 연장하도록 구성하고, 광로 절환 구조를, 소자 끝면의 광 반사면과, 입력광 도파로의 경사 도파로부와, 입력광 도파로의 경사 도파로부에 광 반사면을 통하여 접속되는 출력광 도파로의 경사 도파로부를 구비하는 것으로 하고, 입력광 도파로의 경사 도파로부를 따라 유도된 광이 광 반사면에서 반사하여 출력광 도파로의 경사 광 도파로부에 유도되도록 구성하는 것이 바람직하다.
또한, 광로 절환 구조를, 입력광 도파로 및 출력광 도파로의 반도체 칩측의 소자 끝면 근방에 설치되는 그레이팅 커플러를 구비하는 것으로 하고, 입력광 도파로를 따라 유도된 광이 그레이팅 커플러에 의해 출력광 도파로에 유도되도록 구성하여도 된다.
바람직하게는, 다른 디바이스로부터의 광 신호를 반도체 칩측의 소자 끝면까지 유도하는 수신용 입력광 도파로를 구비하는 수신용 광 도파로 소자와, 수신용 입력광 도파로에 접속되도록 회로 기판 상에 실장되고, 광 신호를 전기 신호로 변환하는 광전 변환 소자를 구비하는 것으로서 구성한다.
이 경우, 수신용 광 도파로 소자를, 수신용 입력광 도파로에 접속되도록 소자 끝면에서 반사한 광을 흡수하는 광 흡수 구조를 갖는 반사광 처리용 광 도파로를 구비하는 것으로 하는 것이 바람직하다. 또한, 수신용 광 도파로 소자를, 수신용 입력광 도파로에 대하여 회로 기판에 실장된 상태에서 회로 기판의 표면에 수직한 방향으로 어긋난 위치에 설치하는 것이 바람직하다.
여기에서, 송신용 광 도파로 소자와 수신용 광 도파로 소자는, 회로 기판의 표면에 평행한 방향으로 배열하여 설치하는 것이 바람직하다.
또한, 송신용 광 도파로 소자를 복수개 구비하는 것으로 하고, 복수의 송신용 광 도파로 소자를 회로 기판의 표면에 평행한 방향으로 배열하여 설치하는 것이 바람직하다.
또한, 외부 광원으로서, 복수의 송신용 광 도파로 소자의 각각에 광을 공급할 수 있는 공통 광원을 구비하는 것이 바람직하다.
한편, 수신용 광 도파로 소자를 복수개 구비하는 것으로 하고, 복수의 수신용 광 도파로 소자를 회로 기판의 표면에 평행한 방향으로 배열하여 설치하는 것도 바람직하다.
특히, 송신용 광 도파로 소자를, 광 변조기의 전극으로부터 회로 기판에 실 장된 상태에서 소자 저면까지 연장하는 전기 배선과, 소자 저면에 형성되고, 전기 배선이 접속되는 전극 패드를 구비하는 것으로 하고, 반도체 칩에 전기적으로 접속되도록, 전극 패드를 통하여 회로 기판에 형성된 전기 배선에 접속되도록 하는 것이 바람직하다.
또한, 광전 변환 소자를, 반도체 칩에 전기적으로 접속되도록, 전기 배선을 갖는 배선 블록을 통하여 회로 기판 상에 실장하는 것이 바람직하다.
또한, 광 변조기를, 전기 광학 효과를 생기게 할 수 있는 재료에 의해 구성하는 것이 바람직하다. 또한, 송신용 광 도파로 소자 또는 수신용 광 도파로 소자는 폴리머 광 도파로 소자인 것이 바람직하다.
본 발명의 반도체 칩 모듈은, 전술한 반도체 칩 모듈을 복수개 구비하고, 복수의 반도체 칩 모듈을 광 파이버에 의해 서로 접속하여 구성되는 것을 특징으로 한다.
특히, 회로 기판 상에 반도체 칩 및 송신용 광 도파로 소자를 복수개 구비하는 것으로 하는 것이 바람직하다.
또한, 회로 기판 상에 수신용 광 도파로 소자를 복수개 구비하는 것으로 하는 것이 바람직하다.
<발명의 효과>
따라서, 본 발명의 반도체 칩 모듈에 따르면, 코스트를 낮게 억제하면서, 반도체 칩(예를 들면 LSI)의 근방에 광 도파로 소자를 다수 또한 고밀도로 실장할 수 있도록 하여 사이즈를 작게 하고, 또한, 고속 변조가 가능하며, 저레이턴시(저지 연)의 광 인터커넥션을 실현할 수 있다고 하는 이점이 있다.
도 1은 본 발명의 제1 실시 형태에 따른 반도체 칩 모듈의 전체 구성을 도시하는 모식도.
도 2는 본 발명의 제1 실시 형태에 따른 반도체 칩 모듈에 실장되는 구성 부품의 구성을 도시하는 모식도.
도 3의 (A), 도 3의 (B)는, 본 발명의 제1 실시 형태에 따른 반도체 칩 모듈을 구성하는 광 도파로 소자의 구성을 도시하는 모식도.
도 4는 본 발명의 제1 실시 형태에 따른 반도체 칩 모듈을 구성하는 광 도파로 소자의 구성을 도시하는 모식적 단면도로서, 도 3의 (B)의 X-X선을 따라 취한 단면도.
도 5는 본 발명의 제1 실시 형태에 따른 반도체 칩 모듈에 구비되는 광 변조기의 구동 전압을 설명하기 위한 도면.
도 6의 (A)∼도 6의 (F)는, 본 발명의 제1 실시 형태에 따른 반도체 칩 모듈을 구성하는 광 도파로 소자의 제조 방법을 설명하기 위한 모식적 단면도.
도 7은 본 발명의 제1 실시 형태에 따른 반도체 칩 모듈을 구성하는 광 도파로 소자의 구성을 도시하는 모식적 저면도.
도 8은 본 발명의 제1 실시 형태에 따른 반도체 칩 모듈을 구성하는 포토 디텍터의 실장 상태를 도시하는 모식도.
도 9는 본 발명의 제1 실시 형태에 따른 반도체 칩 모듈의 실장 상태를 도시 하는 모식적 단면도.
도 10의 (A)는, 본 발명의 제1 실시 형태에 따른 반도체 칩 모듈로서의 CPU 칩 모듈과 메모리 칩 모듈 사이의 광 인터커넥션의 구성예의 전체 구성을 도시하는 도면이며, 도 10의 (B)는, 도 10의 (A) 중, 참조 부호 A로 나타내는 영역의 상세를 도시하는 모식도.
도 11은 본 발명의 제1 실시 형태에 따른 반도체 칩 모듈로서의 CPU 칩 모듈을 복수 접속하는 경우의 광 인터커넥션의 구성예를 도시하는 모식도.
도 12는 본 발명의 제1 실시 형태에 따른 반도체 칩 모듈로서의 CPU 칩 모듈을 복수 접속한 멀티 칩 모듈에서의 광 인터커넥션의 구성예를 도시하는 모식도.
도 13은 본 발명의 제2 실시 형태에 따른 반도체 칩 모듈을 구성하는 광 도파로 소자를 도시하는 모식적 단면도.
도 14는 본 발명의 제2 실시 형태에 따른 반도체 칩 모듈을 구성하는 광 도파로 소자의 구성을 도시하는 모식 사시도.
도 15의 (A)는, CPU와 DRAM을 전기 배선에 의해 접속하는 종래의 반도체 칩 모듈을 도시하는 모식적 평면도이며, 도 15의 (B)는 도 15의 (A)의 X-X'선을 따라 취한 단면도.
도 16은 반도체 칩 간의 광 인터커넥션의 구성예를 도시하는 모식도.
<부호의 설명>
1 : 패키지 기판(회로 기판)
2 : 반도체 칩
2A : CPU
2B : 메모리
3 : 광 송수신용 소자
4 : 광 파이버
5 : 외부 광원
6 : 송신용 광 도파로 소자
6A, 6B : 소자 단면
7 : 수신용 광 도파로 소자
8 : 광전 변환 소자
8A : 수광면
9 : 광 파이버 커넥터
10 : 입력광 도파로
11 : 출력광 도파로
10A, 11A : 평행 도파로부
10B, 11B : 경사 도파로부
11C, 11D : 광 도파로 암
10Z, 11CZ, 11DZ : 광 도파로 코어층(코어층)
11X : 상부 클래드층
11Y : 하부 클래드층
12 : 광로 절환 구조(광 진행 방향 전환 구조)
13 : 광 변조기(광 변조 수단)
14 : 광 반사면(접속부, 도파로 끝면)
15 : 마흐젠더형 광 도파로
16A, 16B : 변조용 전극(신호 전극, 구동 전극)
16C : 그라운드 전극
17A, 17B : 변조용 인출 배선
17C : 그라운드용 인출 배선
18A, 18B : 변조용 전극 패드
18C : 그라운드 전극 패드
19 : 광 도파로용 기판
20 : 광 파이버 어레이
22 : 전기 배선
23 : 배선 패드
24 : 광학 접착제
30 : 배선 블록
31 : 신호 전극
32A : 전극 패드(신호 전극 패드)
32B : 전극 패드(그라운드 전극 패드)
33A : 신호 전극용 인출 배선(전기 배선)
33B : 그라운드 전극용 인출 배선(전기 배선)
40 : 입력광 도파로(수신용 입력광 도파로)
50 : 시스템 보드
52 : 그레이팅 커플러(광 진행 방향 전환 구조, 광로 절환 구조)
53 : 제1 클래드층
54 : 제1 그레이팅층
55 : 제1 코어층
56 : 제2 클래드층
57 : 제2 코어층
58 : 제2 그레이팅층
60 : 광 배선 송신 어레이
70 : 광 배선 수신 어레이
70A : PD 접속면
75 : 광 배선 송수신 어레이
80 : 포토 디텍터 칩(PD 칩, 광 검지기 칩, 광전 변환 소자 어레이, 광 검지기 어레이)
<발명을 실시하기 위한 최량의 형태>
이하, 도면에 의해, 본 발명의 실시 형태에 따른 반도체 칩 모듈에 대하여 설명한다.
[제1 실시 형태]
우선, 본 발명의 제1 실시 형태에 따른 반도체 칩 모듈에 대해서, 도 1, 도 2를 참조하면서 설명한다.
본 실시 형태에 따른 반도체 칩 모듈은, 도 1에 도시한 바와 같이, 패키지 기판(회로 기판)(1) 상에 실장된 반도체 칩(2)과, 패키지 기판(1) 상의 반도체 칩(2)의 측면 근방에 실장된 광 도파로 소자 및 광전 변환 소자를 포함하는 광 송수신용 소자(입출력용 소자)(3)를 구비한다.
그리고, 반도체 칩 모듈은, 광 파이버(4)(예를 들면 광 파이버 시트)를 통하여 외부 광원(5) 및 다른 디바이스(도시하지 않음;다른 시스템이나 반도체 칩을 포함함)에 접속되어 있다.
또한, 여기에서는, 4개의 광 송수신용 소자(3)를 반도체 칩(2)의 각 측면 근방에 실장하고, 4개의 다른 디바이스에 접속한 구성예(도 1 중, 각 입출력부를, 각각 I/O#1, I/O#2, I/O#3, I/O#4로 나타내고 있음)를 나타내고 있다.
여기에서, 반도체 칩(2)은, 예를 들면 CPU, 메모리(예를 들면 DRAM) 등의 LSI를 포함하는 IC칩이다.
또한, 광 송수신용 소자(3)는, 도 2에 도시한 바와 같이, 복수(여기서는 2개)의 송신용 광 도파로 소자(6)와, 복수(여기서는 2개)의 수신용 광 도파로 소자(7)와, 광전 변환 소자(8)와, 광 파이버 커넥터(9)를 포함하는 것으로서 구성된다.
이 중, 송신용 광 도파로 소자(6)는, 외부에 설치되어 있는 외부 광원(5)으로부터의 광을 변조하여 얻어진 광 신호를 다른 디바이스에 송신하기 위해 이용되는 것이다. 여기에서는, 예를 들면 폴리머 광 도파로 소자로서 구성된다.
본 실시 형태에서는, 송신용 광 도파로 소자(6)는, 도 3의 (A), 도 3의 (B)에 도시한 바와 같이, 외부 광원(5)으로부터의 광이 입력되는 입력광 도파로(10)와, 다른 디바이스에 광 신호를 출력하는 출력광 도파로(11)와, 입력광 도파로(10)를 따라 유도된 광을 출력광 도파로(11)에 유도하기 위한 광로 절환 구조(12)와, 출력광 도파로(11)에 설치되고, 반도체 칩(2)으로부터의 전기 신호에 기초하여 외부 광원(5)으로부터의 광을 변조하는 광 변조기(13)를 구비한다. 이 송신용 광 도파로 소자(6)는 광 변조기(13)를 구비하기 때문에, 광 변조 소자라고도 한다.
또한, 도 3의 (A) 중, 참조 부호 60은 복수의 송신용 광 도파로 소자(6)를 일체화한 광 배선 송신 어레이를 나타내고 있다. 또한, 도 3의 (A) 중, 참조 부호 70은 복수의 수신용 광 도파로 소자(7)를 일체화한 광 배선 수신 어레이를 나타내고 있다. 도 3의 (A) 중, 참조 부호 75는 복수의 송신용 광 도파로 소자(6) 및 복수의 수신용 광 도파로 소자(7)를 일체화한 광 배선 송수신 어레이를 나타내고 있다.
또한, 도 2, 도 3의 (A), 도 3의 (B)에서는, 설명을 알기 쉽게 하기 위해서, 송신용 광 도파로 소자(6) 및 수신용 광 도파로 소자(7)를 각각 2개씩 설치하고 있지만, 이들 광 도파로 소자의 수는 이에 한정되는 것은 아니다.
여기에서는, 입력광 도파로(10) 및 출력광 도파로(11)는, 도 2, 도 3의 (A), 도 3의 (B)에 도시한 바와 같이, 모두, 광 파이버 커넥터(9)에 접속되는 소자 끝면(6A)으로부터 반도체 칩(2)측의 소자 끝면(6B)까지 연장되어 있다.
특히, 출력광 도파로(11)는, 도 3의 (A), 도 3의 (B)에 도시한 바와 같이, 입력광 도파로(10)에 대하여, 패키지 기판(1)에 실장된 상태에서 기판 표면에 수직한 방향(반도체 칩(2)의 두께 방향)으로 어긋난 위치(서로 다른 위치)에 평행하게 설치되어 있다. 즉, 입력광 도파로(10) 및 출력광 도파로(11)는, 다층 구조로 되어 있고, 소자 높이 방향으로 간격을 두고 서로 평행한 평행 도파로부(10A, 11A)를 갖는다.
한편, 입력광 도파로(10)는, 반도체 칩(2)측의 소자 끝면(6B) 근방에 수직 방향 상측으로 경사진 경사 도파로부(10B)(예를 들면 굴곡 도파로)를 구비한다. 마찬가지로, 출력광 도파로(11)는, 반도체 칩(2)측의 소자 끝면(6B) 근방에 수직 방향 하측으로 경사진 경사 도파로부(11B)(예를 들면 굴곡 도파로)를 구비한다. 그리고, 입력광 도파로(10)의 경사 도파로부(10B)의 끝부와 출력광 도파로(11)의 경사 도파로부(11B)의 끝부가, 반도체 칩(2)측의 소자 끝면(6B)에서 교차하여 접속되어 있다. 이들 경사 도파로부(10B, 11B)의 접속부(도파로 끝면)(14)는 소자 끝면(6B)에서 외부에 노출되어 있기 때문에, 이 부분은 광 반사면으로서 기능하게 된다.
또한, 소자 끝면(6B)의 광 반사면(14)의 반사율을 높이기 위해서, 이 부분에 예를 들면 금속막이나 유전체 다층막 등을 예를 들면 증착법이나 스퍼터링법에 의해 형성하는 것이 바람직하다.
이에 의해, 입력광 도파로(10)의 평행 도파로부(10A)를 전반해 온 광은, 반도체 칩(2)측의 소자 끝면(6B) 근방에서 경사 도파로부(10B)에 유도되고, 소자 끝면(6B)에 수직 방향 상측으로부터 경사져서 입사하고, 소자 끝면(6B)에서 수직 방 향 하측으로 경사져서 반사하고, 출력광 도파로(11)의 경사 도파로부(11B)에 유도되고, 출력광 도파로(11)의 평행 도파로부(11A)를, 입력광 도파로(10)를 전반하는 광의 전반 방향에 대하여 반대 방향으로 전반해 가도록 되어 있다.
이와 같이, 본 실시 형태에서는, 소자 끝면(6B)에서 광을 수직 방향으로 경사져서 반사시키는 광 반사 구조(광로 절환 구조)(12)에 의해, 다층의 광 도파로 간에서의 광의 이동(광로의 절환)을 실현하고, 입력광 도파로(10)를 전반해 온 광의 진행 방향(광의 전반 방향)을 절환하여, 입력광 도파로(10)를 전반하는 광의 진행 방향에 대하여, 출력광 도파로(11)를 전반하는 광의 진행 방향이 반대로 되도록 구성함으로써, 복수의 송신용 광 도파로 소자(6)를, LSI 등의 반도체 칩(2)을 실장하는 패키지 기판(1) 상의 반도체 칩(2)의 근방에 고밀도로 집적할 수 있도록 하고 있다.
이 때문에, 본 실시 형태에서는, 광로 절환 구조(광 진행 방향 전환 구조)(12)는, 소자 끝면의 광 반사면과, 입력광 도파로(10)의 경사 도파로부(10B)와, 입력광 도파로(10)의 경사 도파로부(10B)에 광 반사면(14)을 통하여 접속되는 출력광 도파로(11)의 경사 도파로부(11B)를 구비하고, 입력광 도파로(10)의 경사 도파로부(10B)를 따라 유도된 광이 광 반사면(14)에서 반사하여 출력광 도파로(11)의 경사 광 도파로부(11B)에 유도되도록 구성되어 있는 것으로 된다.
또한, 출력광 도파로(11)에는, 그 일부에 도파로 내를 전반하는 광의 강도를 변조하는 도파로형의 광 변조기(광 변조 수단)(13)가 설치되어 있다. 이와 같이, 광 변조기(13)를 송신용 광 도파로 소자(6)의 일부에 형성함으로써, LSI 등의 반도 체 칩(2)을 실장하는 패키지 기판(1)과 일체화할 수 있도록 하고 있다.
본 실시 형태에서는, 광 변조기(13)는, 전기 광학 효과에 의한 굴절률 변화를 이용한 광 변조기로서 구성하고 있다. 이 때문에, 출력광 도파로(11) 중 적어도 광 변조기(13)의 부분은 전기 광학 효과를 생기게 할 수 있는 재료에 의해 형성되어 있다.
예를 들면, 전기 광학 효과를 생기게 할 수 있는 재료로서는, 전기 광학 효과를 생기게 할 수 있는 유기계 재료나 전기 광학 효과를 생기게 할 수 있는 무기계 재료를 이용할 수 있다.
여기에서, 전기 광학 효과를 생기게 할 수 있는 유기계 재료로서는, 예를 들면, 전기 광학 효과를 발현할 수 있는 유기 색소를 폴리머 재료에 혼합함으로써 얻어지는 것을 이용할 수 있다. 이 경우, 베이스로 되는 폴리머 재료의 조성 조정에 따라 굴절률을 바꿀 수 있다. 이 때문에, 폴리머 재료의 조성 조정에 의해, 광 도파로를 구성하는 코어 및 클래드의 쌍방의 재료를 얻을 수 있다. 또한, 전기 광학 효과를 생기게 할 수 있는 유기계 재료로 이루어지는 광 도파로는, 기판 상에 액상의 유기계 재료를 스핀코트하고, 포토리소그래피 기술 등을 이용하여 형성할 수 있다.
한편, 전기 광학 효과를 생기게 할 수 있는 무기계 재료로서는, 예를 들면, 전기 광학 효과를 갖는 결정 재료인 니오븀산 리튬, 란탄 첨가 티탄산 지르콘산 납(PLZT), 티탄산 지르콘산 납(PZT) 등을 이용할 수 있다. 단, PLZT나 PZT는, 전반 손실이 광의 편광 상태에 의존하지 않도록 결정축을 선택할 수 있기 때문에, 이 들을 이용하는 것이 바람직하다. 이 경우, 란탄 La의 농도를 바꿈으로써 굴절률을 바꿀 수 있다(La 농도가 증가하면, 굴절률이 내려감). 이 때문에, La 농도의 조정에 의해, 광 도파로를 구성하는 코어 및 클래드의 쌍방의 재료를 얻을 수 있다. 또한, 전기 광학 효과를 생기게 할 수 있는 무기계 재료로 이루어지는 광 도파로는, 예를 들면 졸겔법, MOCVD법 등의 결정 성막법을 이용하여 형성할 수 있다. 단, 코어의 형성에 대해서는, 에칭 프로세스가 필요하다.
구체적으로는, 광 변조기(13)는, 전압을 인가하면 굴절률이 변화되는 전기 광학 효과를 갖는 재료에 의해, 이하와 같이 구성하면 된다.
즉, 예를 들면 도 3의 (B)에 도시한 바와 같이 출력광 도파로(11)의 일부를 분기시켜서, 2개의 광 도파로 암(분기 도파로부)(11C, 11D)을 갖는 마흐젠더형 광 도파로(15)를 구비하는 것으로 하고, 각각의 광 도파로 암(11C, 11D)을 사이에 두도록, 변조용 전극(신호 전극, 구동 전극)(16A, 16B) 및 그라운드 전극(16C)을 설치한다. 그리고, 이들 변조용 전극(16A, 16B)에 전압(신호 전압, 구동 전압)을 인가하고, 각각의 광 도파로 암(11C, 11D)에 전계를 걸어, 각각의 암(11C, 11D) 내를 전반하는 광의 위상을 바꾸어서 광의 강도를 변조하는 마흐젠더형 광 변조기로서 구성하면 된다. 또한, 도 3의 (B) 중, 참조 부호 17A, 17B, 17C는, 각각 변조용 전극(16A, 16B) 및 그라운드 전극(16C)에 접속된 변조용 인출 배선 및 그라운드 용 인출 배선이다. 또한, 참조 부호 18A, 18B, 18C는, 각각 변조용 인출 배선 및 그라운드 용 인출 배선(17A, 17B, 17C)의 끝부에 형성된 변조용 전극 패드 및 그라운드 전극 패드이다.
여기에서는, 도 4에 도시한 바와 같이, 광 도파로 암(11C)은, 광 도파로용 기판(19) 상에, 하부 클래드층(11Y), 광 도파로 코어층(코어층)(11CZ), 상부 클래드층(11X)을 순서대로 적층시켜서 구성한다. 또한, 광 도파로 암(11D)은, 광 도파로용 기판(19) 상에, 하부 클래드층(11Y), 광 도파로 코어층(코어층)(11DZ), 상부 클래드층(11X)을 순서대로 적층시켜서 구성한다. 또한, 입력광 도파로(10)는, 광 도파로용 기판(19) 상에, 상부 클래드층(11X), 광 도파로 코어(코어층)(10Z), 하부 클래드층(11Y)를 순서대로 적층시켜서 구성한다.
그리고, 광 도파로 암(11C)을 구성하는 광 도파로 코어(11CZ)의 상방의 상부 클래드층(11X)의 상측에 변조용 전극(16A)을 설치하고 있다. 또한, 광 도파로 암(11D)을 구성하는 광 도파로 코어(코어층)(11DZ)의 상방의 상부 클래드층(11X)의 상측에 변조용 전극(16B)을 설치하고 있다. 또한, 쌍방의 광 도파로 암(11C, 11D)을 구성하는 광 도파로 코어(11CZ, 11DZ)의 하방의 하부 클래드층(11Y)의 하측에 공통 전극으로서의 그라운드 전극(16C)을 설치하고 있다.
또한, 여기에서는, 쌍방의 광 도파로 암(11C, 11D)에 변조용 전극(16A, 16B) 및 그라운드 전극(16C)을 설치하고 있지만, 어느 한쪽의 광 도파로 암에 변조용 전극 및 그라운드 전극을 설치하도록 하여도 된다.
이와 같이 구성되는 마흐젠더형 광 변조기(13)에서는, 한쪽 또는 쌍방의 광 도파로 암(여기서는 쌍방의 광 도파로 암(11C, 11D))에 전계를 가하고, 전기 광학 효과에 의해 굴절률을 변화시켜서, 각각의 광 도파로 암(11C, 11D) 내를 전반하는 광의 위상을 시프트시키고, 2개의 광 도파로 암(11C, 11D)이 결합하는 부위에서 광 을 간섭시켜서, 광의 진폭을 최대 또는 최소로 절환하고, 광 신호를 생성하게 된다.
또한, 분기된 2개의 광 도파로 암은, 광 도파로의 형성 프로세스에서 발생하는 근소한 굴절률의 차나 길이의 차에 의해, 그 실효적인 광로 길이가 변하게 되어, 전극에 전압을 인가하지 않은 상태(변조 신호 오프 상태)에서, 각각의 광 도파로 암(11C, 11D) 내를 전반하는 광에 위상차가 생겨서, 간섭 후의 광 출력이 최대 또는 최소로 되지 않는 경우가 있다(도 5 참조). 이 경우, 한쪽의 광 도파로 암에 미조정용의 전압(바이어스 전압)을 인가하여 차동 동작시킴으로써 위상차가 생기지 않도록 하면 된다.
예를 들면 도 5에 도시한 바와 같이, 실효적인 광로 길이 차에 의해 간섭 후의 광 출력의 최소값에 오프셋이 생기고 있는 경우, 한쪽의 전극[여기서는 미조정용 전극(바이어스 전극)(16A)]에 미조정용의 전압(바이어스 전압)을 인가함으로써, 오프셋이 생기지 않도록 하면 된다.
본 실시 형태에서는, 2개의 광 도파로 암(11C, 11D)의 쌍방에 변조용 전극(16A, 16B) 및 그라운드 전극(16C)을 설치하고, 한쪽의 광 도파로 암(11C)에 설치된 변조용 전극(16A)에 미조정용의 전압(바이어스 전압)을 정상적으로 인가해 두도록 하고, 다른 쪽의 광 도파로 암(11D)에 설치된 변조용 전극(16B)에 전압을 인가하지 않은 상태(변조 신호 오프 상태)에서, 각각의 광 도파로 암(11C, 11D) 내를 전반해 온 광이 간섭하여, 광 출력이 거의 제로로 되도록 하고 있다. 또한, 한쪽의 광 도파로 암(11C)에 설치된 변조용 전극(16A)에는, 미조정용의 전압(바이어스 전압)이 인가되기 때문에, 이 전극(16A)을 미조정용 전극(바이어스 전극)이라고도 한다. 또한, 변조용 전극(16A, 16B)과는 별도로 바이어스 전극을 설치하여도 된다.
또한, 도 5는, 변조용 전극(16B)에의 인가 전압과 간섭 후의 광 출력의 강도와의 관계를 나타내고 있다. 도 5에 도시한 바와 같이, 광의 강도를 변조하는 경우에, 변조용 전극(16B)에 인가하는 전압(구동 전압)의 범위로서는, 도 5 중, 참조 부호 1, 2, 3, 4 …로 도시한 바와 같은 복수의 범위를 선택할 수 있지만, 고속 변조가 가능하며, 되도록이면 저전압의 영역을 선택하는 것이 바람직하다.
또한, 여기에서는, 광 변조기(13)를 출력광 도파로(11)에 설치하고 있지만, 이에 한정되는 것은 아니고, 입력광 도파로(10)에 설치하여도 된다.
전술한 바와 같이 구성되는 광 변조기(13)를 구비하는 송신용 광 도파로 소자(6)는, 도 6의 (A)∼도 6의 (F)에 도시한 바와 같이, 이하와 같이 하여 제작된다. 또한, 도 6의 (A)∼도 6의 (F)는, 도 3의 (B)의 X-X선을 따라 취한 단면도를 도시하고 있다.
우선, 도 6의 (A)에 도시한 바와 같이, 송신용 광 도파로 소자(6)를 형성하기 위해 이용하는 광 도파로용 기판(19)을 준비한다.
여기에서, 광 도파로용 기판(19)은, 광 배선을 행하기 위해 이용되는 광 파이버 어레이(예를 들면 광 파이버 시트)의 피치(예를 들면 250㎛)로부터, 복수의 송신용 광 도파로 소자(6)를 접착하여 광 배선 송신 어레이로 할 때에 형성되는 접착층의 두께(예를 들면 5㎛)를 뺀 값에 상당하는 두께를 갖는 것으로 한다.
다음으로, 도 6의 (B)에 도시한 바와 같이, 광 도파로용 기판(19) 상의 광 변조기(13)를 형성하는 영역에, 그라운드 전극(16C)(기판 측면까지 연장되는 인출 배선(17C)을 포함함)을, 예를 들면 스퍼터법과 에칭을 조합하여 형성한다. 여기에서, 그라운드 전극(16C)은, 예를 들면 Cr(크롬), Ni(니켈), Au(금) 등으로 이루어지는 다층 구조의 전극으로서 구성하면 된다.
다음으로, 도 6의 (C)에 도시한 바와 같이, 전기 광학 효과(EO 효과)를 갖는 광 도파로 재료(여기서는 EO 폴리머)를 이용하여, 예를 들면 스핀코트법에 의해, 하부 클래드층(11Y)을 형성한다.
다음으로, 하부 클래드층(11Y)보다도 굴절률을 높게 한 전기 광학 효과를 갖는 광 도파로 재료를 이용하여 코어층을 형성한 후, 예를 들면 포토리소그래피 기술을 이용하여 패터닝을 행하여, 입력광 도파로(10) 및 출력광 도파로(11)를 구성하는 광 도파로 코어의 패턴을 형성한다.
본 실시 형태에서는, 도 6의 (D)에 도시한 바와 같이, 출력광 도파로(11)에 설치되는 광 변조기(13)를 마흐젠더형 광 변조기로서 구성하기 위해서, 2개의 광 도파로 암(11C, 11D)을 구성하는 광 도파로 코어(11CZ, 11DZ)가 형성된다. 또한, 도 6의 (D) 중, 참조 부호 10Z는 입력광 도파로(10)를 구성하는 광 도파로 코어를 나타내고 있다.
다음으로, 도 6의 (E)에 도시한 바와 같이, 하부 클래드층(11Y)과 동일한 재료를 이용하여, 예를 들면 스핀코트법에 의해, 패터닝된 광 도파로 코어(10Z, 11CZ, 11DZ)를 매립하도록 상부 클래드층(11X)을 형성한다.
다음으로, 도 6의 (F)에 도시한 바와 같이, 마흐젠더형 광 변조기(13)의 2개의 광 도파로 암(11C, 11D)을 구성하는 광 도파로 코어(11CZ, 11DZ)의 상방의 상부 클래드층(11X)의 표면 상에, 각각 변조용 전극(16A, 16B)을 형성한다. 이와 같이 하여, 송신용 광 도파로 소자(6)가 제작된다.
그런데, 본 실시 형태에서는, 전술한 바와 같이 구성되는 송신용 광 도파로 소자(6)를 복수개 준비하고, 패키지 기판(1)의 표면에 평행한 방향으로 배열하고 있다. 즉, 본 실시 형태에서는, 전술한 바와 같이 구성되는 송신용 광 도파로 소자(6)를 단위 구조로 하고, 도 3의 (A)에 도시한 바와 같이, 복수의 송신용 광 도파로 소자(6)를 일체화하여, 다채널의 광 배선 송신 어레이(광 신호 송신부)(60)로 하고, 도 9에 도시한 바와 같이, 반도체 칩(2)과 함께, 패키지 기판(1) 상에 실장하고 있다.
구체적으로는, 일반적인 광 도파로 기술을 이용하여, 전술한 바와 같이 하여 [도 6의 (A)∼(F) 참조], 소정의 두께(예를 들면 0.25mm; 광 파이버 어레이의 피치에 상당하는 두께)를 갖는 평판 형상의 송신용 광 도파로 소자(6)를 복수개 제작한다. 다음으로, 복수(여기서는 2개)의 송신용 광 도파로 소자(6)를 세운 상태에서(즉, 송신용 광 도파로 소자(6)의 한쪽의 측면이 하측으로 되도록 하여), 끝면을 맞추면서, 하나의 송신용 광 도파로 소자(6)의 표면과 다른 송신용 광 도파로 소자(6)의 이면을 서로 접착하여 광 배선 송신 어레이(60)를 제작한다[도 3의 (A) 참조]. 그리고, 도 3의 (A), 도 3의 (B), 도 9에 도시한 바와 같이, 입력광 도파로(10)와 출력광 도파로(11)가 기판 표면에 수직한 방향(반도체 칩(2)의 두께 방 향)으로 어긋난 위치에 오도록, 광 배선 송신 어레이(60)의 저면(송신용 광 도파로 소자(6)의 측면)과 패키지 기판(1)의 표면을 대향시켜서, 광 배선 송신 어레이(60)를 패키지 기판(1) 상에 실장하고 있다. 또한, 도 3의 (A)에서는 접착층은 생략 하고 있다.
이 경우, 각 송신용 광 도파로 소자(6)에 구비되는 입력광 도파로(10) 사이의 피치는, 송신용 광 도파로 소자(6)의 두께(예를 들면 0.25mm)와 동등하게 된다.
본 실시 형태에서는, 입력광 도파로(10)와 출력광 도파로(11)가, 패키지 기판(1) 상에, 광 배선 송신 어레이(60)의 두께 방향(기판 표면에 수직한 방향)의 서로 다른 위치에 일치시켜 형성되어 있기 때문에, 광 배선 송신 어레이(60)는, 광 파이버를 2단으로 겹쳐 쌓아서 일체화된 광 파이버 어레이(20)(예를 들면 2매의 광 파이버 시트)에 예를 들면 광 파이버 커넥터(9)를 통하여 접합할 수 있다(도 9 참조). 여기에서, 접속법으로서는, 일반적인 광학 접착제를 이용한 버트 조인트법을 이용할 수 있다.
그리고, 도 1에 도시한 바와 같이, 광 파이버 어레이(20)를 구성하는 각 광 파이버의 타단을, 1개의 외부 광원(공통 광원)(5)에 접속하고, 각각의 송신용 광 도파로 소자(6)에 대하여 공통 광원(5)으로부터의 광을 공급하고, 도 3의 (A), 도 3의 (B)에 도시한 바와 같이, 각각의 송신용 광 도파로 소자(6)에 구비되는 광 변조기(13)에서 변조하도록 하고 있다. 즉, 1개의 외부 광원(5)으로부터의 광을, 복수로 분기하고, 복수의 광 파이버를 통하여 각각의 송신용 광 도파로 소자(6)에 입력하고, 각각의 송신용 광 도파로 소자(6)에 구비되는 광 변조기(13)에 의해 변조 하도록 하고 있다.
또한, 여기에서는, 외부 광원(5)으로서 1개의 공통 광원을 이용하고 있지만, 이에 한정되는 것은 아니다. 예를 들면, 하나의 공통 광원이 고장나게 된 경우의 백업으로서 이용할 수 있도록, 복수의 공통 광원을 설치하여도 된다.
그런데, 본 실시 형태에서는, 광 변조기(13)의 변조용 전극(16A, 16B)이 반도체 칩(2)의 단자(예를 들면 LSI 단자)에 전기적으로 접속되어 있고, 광 변조기(13)는, LSI(예를 들면 CMOS) 등의 반도체 칩(2)의 신호 전압(저전압 신호;출력 신호)에 의해 직접 구동되도록 되어 있다.
여기에서는, 도 3의 (B)에 도시한 바와 같이, 광 변조기(13)를 구성하는 2개의 광 도파로 암(11C, 11D)에 설치되어 있는 변조용 전극(16A, 16B)으로부터 송신용 광 도파로 소자(6)의 측면(패키지 기판(1)에 실장한 상태에서는 저면으로 됨)까지 연장하도록, 송신용 광 도파로 소자(6)의 표면에 변조용 인출 배선(전기 배선)(17A, 17B)이 형성되어 있다. 또한, 2개의 광 도파로 암(11C, 11D)에 설치되어 있는 공통의 그라운드 전극(16C)으로부터 송신용 광 도파로 소자(6)의 측면까지 연장하도록, 송신용 광 도파로 소자(6)의 내부에 그라운드용 인출 배선(전기 배선)(17C)이 형성되어 있다. 또한, 송신용 광 도파로 소자(6)의 측면까지 연장하는 각 인출 배선(17A, 17B, 17C)의 끝부에는, 접속 포인트로서 변조용 전극 패드(18A, 18B), 그라운드 전극 패드(18C)가 형성되어 있다.
여기서, 복수(여기서는 2개)의 송신용 광 도파로 소자(6)를 일체화하여 광 배선 송신 어레이(60)로 한 경우, 도 7에 도시한 바와 같이, 광 배선 송신 어레 이(60)의 저면은, 각 송신용 광 도파로 소자(6)의 측면에 형성된 각 전극 패드가 배열된 전극 패드면으로 된다.
한편, 반도체 칩(예를 들면 LSI)(2)이 실장되는 패키지 기판(1)에는, 도 9에 도시한 바와 같이, 반도체 칩(2)이 실장되는 영역으로부터 광 배선 송신 어레이(60)나 포토 디텍터(PD)(8)가 실장된 배선 블록(30)을 실장하는 영역까지 연장하는 전기 배선(22)(여기서는 3차원적인 배선 구조의 다층 배선으로 함)이 형성되어 있다. 패키지 기판(1)으로서는, 예를 들면 일반적인 다층 프린트 기판을 이용하면 된다. 또한, 패키지 기판(1)의 내부에 형성되는 전기 배선(22)은, 각각의 실장 영역에서 기판 표면까지 연장되어 있고, 그 끝부에 배선 패드(23)가 형성되어 있다.
그리고, 반도체 칩 실장 영역(예를 들면 LSI 실장 영역)에서는, 기판 표면에 형성된 배선 패드(23)에 반도체 칩(2)의 단자(예를 들면 LSI 단자)를 접속함에 의해, 반도체 칩(2)이 패키지 기판(1) 상에 실장된다. 예를 들면 LSI(2)는 패키지 기판(1) 상에 볼 그리드 어레이(BGA; Ball Grid Array) 실장되게 된다.
한편, 반도체 칩(2)과 마찬가지로, 광 배선 송신 어레이 실장 영역에서, 기판 표면에 형성된 배선 패드(23)와, 각 송신용 광 도파로 소자(6)의 측면(광 배선 송신 어레이(60)의 저면)에 형성된 전극 패드(18A∼18C)를, 예를 들면 땜납 접합 함으로써, 광 배선 송신 어레이(60)가 패키지 기판(1) 상에 실장되게 된다. 또한, 배선 패드(23)와 전극 패드(18A∼18C)의 접합은 예를 들면 도전 페이스트를 이용하여 행하여도 된다.
이에 의해, 각 광 변조기(13)의 변조용 전극(16A, 16B)과 반도체 칩(2)의 단 자(예를 들면 LSI 단자)가 전기 배선에 의해 전기적으로 접속되고, 광 변조기(13)에 반도체 칩(2)으로부터의 전기 신호(LSI 신호)가 공급되도록 되어 있다.
또한, 전기 배선(22)을 가능한 한 짧게 하기 위해, 광 변조기(13)는 송신용 광 도파로 소자(6)의 반도체 칩(2)측의 소자 끝면 근방에 설치하는 것이 바람직하다. 예를 들면 수밀리 이내의 배선 거리를 실현할 수 있다.
그런데, 수신용 광 도파로 소자(7)는, 패키지 기판(1) 상의 반도체 칩(2)의 측면 근방에 설치되고, 다른 디바이스로부터의 광 신호를 수신하기 위해 이용되는 것이다. 여기에서는, 예를 들면 폴리머 광 도파로 소자로서 구성된다.
본 실시 형태에서는, 수신용 광 도파로 소자(7)는, 다른 디바이스로부터의 광 신호를 반도체 칩(2)측의 소자 끝면까지 유도하는 입력광 도파로(수신용 입력광 도파로)와, 입력광 도파로에 소자 끝면을 통하여 접속되고, 소자 끝면에서 광전 변환 소자에 의해 수광되지 않고 반사한 광을 흡수하는 광 흡수 구조(예를 들면 광 흡수 재료를 도포하는 등의 광을 흡수하는 처리를 다른 말단 등에 실시해 두면됨)를 갖는 반사광 처리용 광 도파로를 구비한다.
여기서, 수신용 입력광 도파로는, 전술한 송신용 광 도파로 소자(6)의 입력광 도파로(10)와 마찬가지로 형성하고 있다. 또한, 반사광 처리용 광 도파로는, 전술한 송신용 광 도파로 소자(6)의 출력광 도파로(11)와 마찬가지로 형성하고 있다. 또한, 수신용 광 도파로 소자(7)의 제작 방법은, 전술한 송신용 광 도파로 소자(6)의 제작 방법과 마찬가지이다.
단, 당연히, 수신용 광 도파로 소자(7)에는 광 변조기를 설치할 필요는 없 다. 또한, 수신용 입력광 도파로의 경사 도파로부의 끝부와 반사광 처리용 광 도파로의 경사 도파로부의 끝부가 교차하는 소자 끝면(도파로 끝면)에는 반사막은 형성하지 않고, 이 도파로 끝면에는, 도 9에 도시한 바와 같이, 후술하는 광전 변환 소자(8)의 수광면을 예를 들면 광학 접착제(24) 등으로 접착하고 있다. 이와 같이, 광전 변환 소자(8)와 도파로 끝면 사이에 투명 매체(광학 접착제)를 충전함으로써, 수신용 입력광 도파로를 전반해 온 광이 반사하는 것을 억제하여, 광을 효율적으로 광전 변환 소자(8)의 수광면에 유도할 수 있도록 하고 있다.
여기서, 수신용 입력광 도파로를, 경사 도파로부를 갖는 것으로서 구성하고, 또한, 반사광 처리용 광 도파로를 설치하고 있는 것은, 귀환 광이나 미광의 영향을 가능한 한 억제하기 위함이다.
본 실시 형태에서는, 전술한 바와 같이 구성되는 수신용 광 도파로 소자(7)를 복수개(여기서는 2개) 준비하고, 패키지 기판(1)의 표면에 평행한 방향으로 배열하고 있다. 즉, 본 실시 형태에서는, 전술한 바와 같이 구성되는 수신용 광 도파로 소자(7)를 단위 구조로 하고, 도 3의 (A)에 도시한 바와 같이, 복수의 수신용 광 도파로 소자(7)를 일체화하여, 다채널의 광 배선 수신 어레이(광 신호 수신부)(70)로 하고, 도 9에 도시한 바와 같이, 반도체 칩(2)과 함께, 패키지 기판(1) 상에 실장하고 있다. 또한, 광 배선 수신 어레이(70)는, 전술한 광 배선 송신 어레이(60)와 마찬가지로 형성되고, 실장된다.
구체적으로는, 광 배선 수신 어레이(70)와 전술한 광 배선 송신 어레이(60)를 일체화하여 광 배선 송수신 어레이(광 신호 송수신부)(75)로 하고, 이를, 반도 체 칩(2)와 함께, 패키지 기판(1) 상에 실장하고 있다[도 3의 (A) 참조].
그 결과, 복수(여기서는 2개)의 송신용 광 도파로 소자(6)와 복수(여기서는 2개)의 수신용 광 도파로 소자(7)가, 패키지 기판(1)의 표면에 평행한 방향으로 배열하여 설치되게 된다(도 2, 도 9 참조).
본 실시 형태에서는, 전술한 광 배선 송신 어레이(60)의 경우와 마찬가지로, 입력광 도파로와 반사광 처리용 광 도파로는, 패키지 기판(1) 상에, 광 배선 수신 어레이(70)의 두께 방향(기판 표면에 수직한 방향; 반도체 칩(1)의 두께 방향)으로 어긋난 위치(서로 다른 위치)에 일치시켜서 설치되어 있기 때문에, 광 배선 수신 어레이(70)는, 광 파이버(예를 들면 광 파이버 시트)를 2단으로 겹쳐 쌓아서 일체화된 광 파이버 어레이(20)에 예를 들면 광 파이버 커넥터(9)를 통하여 접합할 수 있다(도 9 참조). 또한, 광 파이버 어레이(20)를 구성하는 각 광 파이버의 타단은, 다른 디바이스에 접속되어 있다.
또한, 본 실시 형태에서는, 광전 변환 소자(8)와 광학 접착제(24)에서 굴절률이 서로 달라서, 계면에서의 반사를 해소하는 것이 어려운 것을 고려하고, 반사광이 광학계 전체에 있어서 노이즈가 안되도록, 광 흡수 구조를 갖는 반사광 처리용 광 도파로를 설치하고 있지만, 이것에 한정되는 것은 아니다. 예를 들면, 수신용 광 도파로 소자(7)는, 반사광 처리용 광 도파로를 구비하지 않고, 입력광 도파로만을 구비하는 것으로서 구성하여도 된다.
광전 변환 소자(8)는, 광 신호를 전기 신호로 변환하는 소자이다. 여기에서는, 광전 변환 소자(8)는, 수신용 광 도파로 소자(7)의 반도체 칩(2)측의 소자 끝 면에 접속되도록, 패키지 기판(1) 상에 실장되어 있다.
광전 변환 소자(8)로서는, 예를 들면 포토다이오드 등의 광 검지기(포토 디텍터;PD)를 이용하면 된다. 여기에서는, 도 8에 도시한 바와 같이, 복수(여기서는 2개)의 포토 디텍터(8)의 수광면(8A)이 어레이 형상(예를 들면 피치 0.25㎜)으로 배열하도록 일체 형성된 어레이 형상의 포토 디텍터 칩(80)(PD 칩; 광 검지기 칩; 광전 변환 소자 어레이; 광 검지기 어레이)을 이용하고 있다. 이 어레이 형상의 포토 디텍터 칩(80)은, 복수의 수신용 광 도파로 소자(7)의 각각에 대하여 광전 변환 소자(8)가 1개씩 설치되도록 구성된다.
또한, 광전 변환 소자(8)는, 반도체 칩(2)의 단자(예를 들면 LSI 단자)에 전기적으로 접속되어 있고, 수신한 광 신호를 변환하여 얻어진 전기 신호를 반도체 칩(예를 들면 LSI)에 송신할 수 있도록 되어 있다.
여기에서는, 도 8에 도시한 바와 같이, 우선 어레이 형상의 PD 칩(80)을 배선 블록(30)에 접합하여, 배선 블록(30) 상에 어레이 형상의 PD 칩(80)을 실장하고 있다. 이 경우, PD 칩(80)을 구성하는 각 PD(8)의 수광면(8A) 근방에 형성되어 있는 신호 전극(31)은, 배선 블록(30)의 저면의 전극 패드(신호 전극 패드)(32A)까지 연장하는 신호 전극용 인출 배선(전기 배선)(33A)에 예를 들면 와이어 본딩으로 접속된다. 한편, PD 칩(80)의 기판은, 배선 블록(30)의 저면의 전극 패드(그라운드 전극 패드)(32B)까지 연장하는 그라운드 전극용 인출 배선(전기 배선)(33B)에 접속되고, 이에 의해, 각각의 PD(8)가 공통의 인출 배선(33B)을 통하여 접지되도록 하고 있다. 또한, 배선 블록(30)의 저면은 전극 패드(32A, 32B)가 집약된 전극 패드 면으로 되어 있다.
그리고, 반도체 칩(예를 들면 LSI)(2)과 마찬가지로, 패키지 기판(1) 상의 PD 실장 영역에서, 패키지 기판(1)의 기판 표면에 형성된 배선 패드(23)와, 배선 블록(30)의 저면에 형성된 전극 패드(32A, 32B)를, 예를 들면 땜납 접합함으로써, 어레이 형상의 PD 칩(80)이 마운트된 배선 블록(30)이, 패키지 기판(1) 상에 실장되게 된다(도 9 참조). 또한, 배선 패드(23)와 전극 패드(32A, 32B)와의 접합은 예를 들면 도전 페이스트를 이용하여 행하여도 된다.
이에 의해, 각 광전 변환 소자(여기서는 PD)(8)의 단자(전극)와, 반도체 칩(2)의 단자(예를 들면 LSI 단자)가 전기 배선에 의해 전기적으로 접속되고, 각 광전 변환 소자(8)에 의해 수신되어 변환된 전기 신호가, 반도체 칩(예를 들면, LSI)(2)에 송신되도록 되어 있다.
본 실시 형태에서는, 도 9에 도시한 바와 같이, 광전 변환 소자(8)는, 그 수광면이 수신용 광 도파로 소자(7)의 반도체 칩(2)측의 소자 끝면에 노출되어 있는 도파로 끝면에 접하도록, 수신용 광 도파로 소자(7)의 반도체 칩(2)측의 소자 끝면에 예를 들면 광학 접착제(24)에 의해 접착되어 있다. 즉, 본 실시 형태에서는, 반도체 칩(2)의 측면 근방에 수신용 광 도파로 소자(7)가 설치되어 있는데, 광전 변환 소자(8)의 수광면(광 검지면)(8A)이 수신용 광 도파로 소자(7)의 도파로 끝면에 접하도록, 광전 변환 소자(8)가, 반도체 칩(2)의 측면과 수신용 광 도파로 소자(7)의 소자 끝면 사이에 배설되어 있다. 또한, 수신용 광 도파로 소자(7)(광 배선 수신 어레이(70))에 광전 변환 소자(8)(광전 변환 소자 어레이(80))를 접착한 것을, 광 도파로 복합체 구조라고 한다.
또한, 여기에서는, 광전 변환 소자(8)의 수광면(8A)이 수신용 광 도파로 소자(7)의 도파로 끝면에 접하도록 하고 있지만, 이에 한하는 것은 아니다. 예를 들면, 수신용 광 도파로 소자(7)의 도파로 끝면으로부터 출사된 광을 수광할 수 있는 것이라면, 광전 변환 소자(8)의 수광면(8A)이 수신용 광 도파로 소자(7)의 도파로 끝면으로부터 벗어나 있어도 된다. 또한, 예를 들면 렌즈를 이용하여, 수신용 광 도파로 소자(7)의 도파로 끝면으로부터 출사된 광을, 광전 변환 소자(8)의 수광면(8A)에 광학적으로 결합시키도록 하여도 된다.
이와 같이, 본 실시 형태에서는, 도 9에 도시한 바와 같이, 패키지 기판(1) 상에, 반도체 칩(2), 광 배선 송신 어레이(60), 광 배선 수신 어레이(70) 및 광전 변환 소자(8)(광전 변환 소자 칩(80))를 일체로 탑재한 것으로서, 반도체 칩 모듈이 구성된다.
여기에서, 각각의 부품을 패키지 기판(1) 상에 실장 시에서는, 일반적인 전자 부품의 표면 실장 기술을 이용할 수 있다. 이 경우, 고정밀도의 광학 얼라인먼트는 불필요하기 때문에, 저코스트화를 향하고 있다.
특히, 본 실시 형태에서는, 반도체 칩(2)의 두께 방향(기판 표면에 수직한 방향)으로 어긋난 위치(서로 다른 위치)에 평행하게 입력광 도파로(10) 및 출력광 도파로(11)를 설치하고, 반도체 칩(2) 근방에 위치하는 송신용 광 도파로 소자(6)의 끝면에서의 반사를 이용하여 광의 진행 방향을 전환하고, 입력광 도파로(10)와 출력광 도파로(11)에서 광의 진행 방향(광의 전반 방향)이 반대로 되도록 구성함으 로써, 외부 광원(5)으로부터의 광을, 일단, 반도체 칩(2) 근방까지 유도하고, 반도체 칩(2) 근방에서 변조한 후, 변조된 광 신호를 다른 디바이스를 향하여 송신할 수 있도록 하고 있다. 이와 같이 하여, 반도체 칩(2) 주위에 광 인터커넥션에 필요한 광학계를 고밀도로 실장할 수 있도록 하고 있다.
본 실시 형태에 따른 반도체 칩 모듈은, 전술한 바와 같이 구성되기 때문에, 외부에 설치된 공통 광원(5)에 의해 공급되고, 복수로 분할된 광이, 반도체 칩(2)(예를 들면 LSI) 근방에 고밀도로 배치된 광 배선 송신 어레이(60)의 광 변조기(13)까지 유도되고, 반도체 칩(2)의 구동 신호(저전압 신호)에 의해 직접 변조되어 광 신호(송신 신호)가 생성되고, 다른 디바이스를 향하여 송신되게 된다.
한편, 다른 디바이스로부터 송신되어 온 광 신호는, 반도체 칩(2) 근방에 고밀도로 배치된 광 배선 수신 어레이(70)를 통하여 광전 변환 소자(8)까지 유도되고, 광전 변환 소자(8)에서 생성된 광 전류가 반도체 칩(2)으로 보내져, 반도체 칩(2)에 내장된 증폭 회로에서 증폭되어, 전기 신호(수신 신호)로서 수신되게 된다.
따라서, 본 실시 형태에 따른 반도체 칩 모듈에 따르면, 코스트를 낮게 억제하면서, 반도체 칩(2)(예를 들면 LSI)의 근방에 다수 또한 고밀도로 실장할 수 있도록 하여 사이즈를 작게 한 광 인터커넥션을 실현할 수 있다고 하는 이점이 있다.
특히, 본 실시 형태에서는, 광 배선 구조를 모두 반도체 칩(2)(예를 들면 LSI) 근방에 고밀도로 배치하는 것이 가능하며, 또한, 예를 들면 고속 광 변조의 드라이버 IC 등이 불필요하기 때문에, 소형이며 저코스트의 광 인터커넥션을 실현 할 수 있다. 또한, 공통 광원(5)을 이용한 광 인터커넥션으로 하고 있기 때문에, 광원에 드는 코스트를 낮게 억제할 수 있다.
또한, 반도체 칩(2)의 바로 아래는, 종래와 마찬가지로, 반도체 칩(2)의 신호 단자, 전원 단자, 어스 단자 등의 다수의 단자와 패키지 기판(1)과의 접속에 이용할 수 있도록 하고 있다. 이 때문에, 예를 들면 광 소자 등을 내장하는 반도체 칩(2)(예를 들면 LSI)을 새롭게 설계할 필요가 없어, 종래 설계 그대로의 반도체 칩(2)(예를 들면 LSI)을 이용하는 것이 가능하게 된다.
또한, 본 실시 형태에서는, 반도체 칩(2)의 구동 신호(예를 들면 LSI 신호)를 이용하여 직접적으로 광의 변조를 행하여 광 신호를 생성하도록 하고 있기 때문에, 고속 변조가 가능하여, 저레이턴시(저지연)의 광 인터커넥션을 실현할 수 있다고 하는 이점도 있다.
또한, 본 실시 형태에서는, 반도체 칩 모듈을, 수신용 광 도파로 소자(7)나 광전 변환 소자(8)도 구비하는 것으로서 구성하고 있지만, 이에 한정되는 것은 아니고, 예를 들면, 반도체 칩(2) 및 송신용 광 도파로 소자(6)를 구비하는 것으로서 구성할 수도 있다.
그런데, 전술한 바와 같이 구성되는 본 실시 형태에 따른 반도체 칩 모듈을 이용하면, 하나의 LSI 광 모듈을 구성하는 광 배선 송신 어레이(60)와, 다른 LSI 광 모듈을 구성하는 광 배선 수신 어레이(70)를, 광 파이버 어레이(20)(예를 들면 광 파이버 시트)를 이용하여 접속함으로써, 복수의 LSI 광 모듈 간의 광 인터커넥션을 실현할 수 있다.
이하, 전술한 본 실시 형태에 따른 반도체 칩 모듈을 이용한 광 접속의 구성예를 설명한다.
[제1 구성예]
제1 구성예는, 도 10의 (A), (B)에 도시한 바와 같이, CPU(2A)와 메모리(2B) 사이를 광 접속하는 경우의 구성예이다. 또한, 도 10의 (B)는, 도 10의 (A)의 A부를 확대한 것이다.
본 구성예에서는, 도 10의 (A), (B)에 도시한 바와 같이, 전술한 실시 형태에서의 반도체 칩 모듈로서, CPU 모듈과, 메모리 모듈을 준비하고, 이들을, 광 파이버 어레이(20)(예를 들면 광 파이버 시트)를 이용하여 접속하고 있다.
여기에서, CPU 모듈은, 도 10의 (A), (B)에 도시한 바와 같이, 패키지 기판(1) 상에, CPU(2A), 광 변조기(13) 및 광 반사면(14)을 구비하는 광 배선 송신 어레이(60), 광 배선 수신 어레이(70), 광 파이버 커넥터[예를 들면 MT(Mechanically Transferable) 커넥터](9), 및, 광 배신 수신 어레이(70)의 PD 접속면(70A)에 접속되는 PD 어레이(80)를 실장한 것으로서 구성된다.
메모리 모듈은, 도 10의 (A), (B)에 도시한 바와 같이 패키지 기판(1) 상에, 메모리(2B), 광 변조기(13)를 구비하는 광 배선 송신 어레이(60), 광 배선 수신 어레이(70), 광 파이버 커넥터(9), 및, 광 배신 수신 어레이(70)의 PD 접속면(70A)에 접속되는 PD 어레이(80)를 실장한 것으로서 구성된다.
또한, 도 10의 (A), (B)에서는, 설명을 알기 쉽게 하기 위해, 광 배선 송신 어레이(60) 및 광 배선 수신 어레이(70)를 구성하는 광 도파로를, 각각 1개 씩 모 식적으로 나타내고 있지만, 실제로는, 광 배선 송신 어레이(60) 및 광 배선 수신 어레이(70)는, 복수의 광 도파로(경우에 따라서는 반사광 처리용 광 도파로도 포함함)를 어레이 형상으로 배열된 것으로 하여 구성된다.
또한, 광 배선 송신 어레이(60)나 광 배선 수신 어레이(70)의 접속면은, 광 파이버 커넥터(예를 들면 MT 커넥터)(9)와 접속할 수 있도록, 표준화된 인터페이스를 갖는 것으로 하고 있다.
또한, 외부 광원(5)으로부터의 광을 유도하기 위한 광 파이버는, 주어진 개수만큼 준비하고(분기하고), CPU 모듈 및 메모리 모듈의 각각에 접속하면 된다.
이와 같이 하여 CPU(2A)와 메모리(2B) 사이를 광 접속하는 경우, 이하와 같이 동작한다.
외부 광원(5)으로부터 광 파이버 어레이(20)(예를 들면 광 파이버 시트)를 구성하는 광 파이버 및 광 파이버 커넥터(예를 들면 MT 커넥터)(9)를 통하여 공급된 광은, CPU 모듈을 구성하는 광 배선 송신 어레이(60)의 입력광 도파로(10)에 유도되고, 광 배선 송신 어레이(60)의 끝면에 형성된 광 반사면(14)에서 반사되고, 입력광 도파로(10)에 대하여 기판 표면에 수직한 방향으로 어긋난 위치에 설치되어 있는 출력광 도파로(11)에 유도된다. 그리고, 출력광 도파로(11)에 설치되어 있는 광 변조기(13)가 CPU(2A)로부터의 전기 신호에 의해 구동되며, 출력광 도파로(11)를 전반하는 광이 변조되고, 변조된 광 신호가, 광 파이버 커넥터(9) 및 광 파이버 어레이(20)(예를 들면 광 파이버 시트)를 구성하는 광 파이버를 통하여 메모리 모듈을 향하여 송신된다.
여기에서는, CPU 모듈의 출력광 도파로(11)는, 광 파이버 커넥터(9) 및 광 파이버 어레이(20)(예를 들면 광 파이버 시트)를 구성하는 광 파이버를 통하여, 메모리 모듈을 구성하는 광 배선 수신 어레이(70)의 입력광 도파로(수신용 입력광 도파로)(40)에 접속되어 있기 때문에, CPU 모듈의 광 변조기(13)에서 변조된 광 신호는, 메모리 모듈의 입력광 도파로(40)에 유도되고, 광 배선 수신 어레이(70)의 끝면의 PD 접속면(70A)을 통하여, PD 어레이(80)를 구성하는 PD의 수광면에 입사하고, PD에서 전기 신호로 변환되어, 메모리(2B)에 보내진다.
한편, 외부 광원(5)으로부터 광 파이버 어레이(20)(예를 들면 광 파이버 시트)를 구성하는 광 파이버 및 광 파이버 커넥터(9)를 통하여 공급된 광은, 메모리 모듈을 구성하는 광 배선 송신 어레이(60)의 입력광 도파로(10)에 유도되고, 광 배선 송신 어레이(60)의 끝면에 형성된 광 반사면(14)에서 반사되고, 입력광 도파로(10)에 대하여 기판 표면에 수직한 방향으로 어긋난 위치에 설치되어 있는 출력광 도파로(11)에 유도된다. 그리고, 출력광 도파로(11)에 설치되어 있는 광 변조기(13)가 메모리(2B)로부터의 전기 신호에 의해 구동되어, 출력광 도파로(11)를 전반하는 광이 변조되고, 변조된 광 신호가, 광 파이버 커넥터(9) 및 광 파이버 어레이(20)(예를 들면 광 파이버 시트)를 구성하는 광 파이버를 통하여 CPU 모듈을 향하여 송신된다.
여기에서는, 메모리 모듈의 출력광 도파로(11)는, 광 파이버 커넥터(9), 광 파이버 어레이(20)(예를 들면 광 파이버 시트)를 구성하는 광 파이버를 통하여, CPU 모듈을 구성하는 광 배선 수신 어레이(70)의 입력광 도파로(40)에 접속되어 있 기 때문에, 메모리 모듈의 광 변조기(13)에서 변조된 광 신호는, CPU 모듈의 입력광 도파로(40)에 유도되고, 광 배선 수신 어레이(70)의 끝면의 PD 접속면(70A)을 통하여, PD 어레이(80)를 구성하는 PD의 수광면에 입사하고, PD에서 전기 신호로 변환되어, CPU로 보내진다.
[제2 구성예]
제2 구성예는, 도 11에 도시한 바와 같이, 복수(여기서는 4개)의 CPU(2A)를 서로 광 접속하는 경우의 구성예이다.
본 구성예에서는, 도 11에 도시한 바와 같이, 전술한 실시 형태에서의 반도체 칩 모듈로서, 복수(여기서는 4개)의 CPU 모듈을 준비하고, 광 파이버 어레이(20)(예를 들면 광 파이버 시트)를 이용하여, 이들을 서로 접속함과 함께, 외부 광원(5)에도 접속하고, 1매의 시스템 보드(50) 상에 실장하고 있다. 또한, 도 11 중, 시스템 보드(50)는 그 일부의 영역만을 나타내고 있다.
여기서, 각 CPU 모듈은, 패키지 기판(1) 상에, CPU(2A)와, 광 배선 송신 어레이, 광 배선 수신 어레이, 광 파이버 커넥터(예를 들면 MT 커넥터) 및 PD 어레이를 포함하는 광 송수신용 소자(3)를 실장한 것으로서 구성된다.
이와 같이, 복수의 CPU 모듈을 서로 접속하는 경우, 각 CPU 모듈을 구성하는 CPU(2A)의 각각의 측면 근방에 광 배선 송신 어레이 및 광 배선 수신 어레이를 실장하게 된다. 여기에서는, 4개의 CPU 모듈을 서로 접속하고 있기 때문에, 하나의 CPU 모듈을 구성하는 CPU(2A)의 2개의 측면 근방에 각각 1개씩 광 배선 송신 어레이 및 광 배선 수신 어레이를 실장하고 있다.
여기에서는, 외부 광원(5)으로부터의 광을 각 CPU 모듈에 공급하는 광 파이버 어레이(20)(예를 들면 광 파이버 시트)와, 각 CPU(2A) 사이를 서로 접속하는 광 파이버 어레이(20)(예를 들면 광 파이버 시트)를 서로 겹치게 하여(일체화하여), 광 공급계를 구성하고 있다.
또한, 여기에서는, CPU(2A) 사이의 고속 전송선을 광 접속으로 하고, 그 밖의 전원, 그라운드, 다른 디바이스와의 접속 등은 기판 내의 전기 배선에 의한 전기적인 접속으로 하고 있다.
또한, 그 밖의 구성 및 동작 등은, 전술한 제1 구성예와 마찬가지이다.
[제3 구성예]
제3 구성예는, 도 12에 도시한 바와 같이, 전술한 제2 구성예의 구성을 멀티 칩 모듈(MCM)로 한 경우의 구성예이다.
본 구성예에서는, 도 12에 도시한 바와 같이, 전술한 실시 형태에서의 반도체 칩 모듈로서, 1매의 공통의 패키지 기판 상에 복수(여기서는 4개)의 CPU(2A)를 실장하고, 이들을, 광 파이버 어레이(20)(예를 들면 광 파이버 시트)를 이용하여 접속하고 있다.
이와 같이, 복수의 CPU(2A)를 서로 접속하는 경우, 각 CPU(2A)의 각각의 측면 근방에, 광 배선 송신 어레이, 광 배선 수신 어레이, 광 파이버 커넥터 및 PD 어레이를 포함하는 광 송수신용 소자(3)를 실장하게 된다. 여기에서는, 4개의 CPU(2A)를 서로 접속하고 있기 때문에, 하나의 CPU(2A)의 2개의 측면 근방에 각각 1개씩 광 송수신용 소자(3)를 실장하고 있다.
또한, 그 밖의 구성이나 동작 등은, 전술한 제1 구성예 및 제2 구성예로 마찬가지이다.
이와 같이, 멀티 칩 모듈로서 구성하면, 전기 배선의 미세화, 배선 길이의 단축이 가능하며, 전체의 사이즈를 작게 할 수 있다고 하는 이점이 있다.
[제2 실시 형태]
다음으로, 본 발명의 제2 실시 형태에 따른 반도체 칩 모듈에 대해서, 도 13를 참조하면서 설명한다.
본 실시 형태에 따른 반도체 칩 모듈은, 도 13에 도시한 바와 같이, 전술한 제1 실시 형태의 것에 대하여, 송신용 광 도파로 소자(6)의 광 진행 방향 전환 구조(광로 절환 구조)(12)로서, 그레이팅 커플러(52)를 이용하고 있는 점이 서로 다르다.
이 때문에, 본 반도체 칩 모듈은, 송신용 광 도파로 소자(6)의 광 도파로 구조가 서로 다르다.
즉, 본 실시 형태에서는, 송신용 광 도파로 소자(6)의 광 도파로 구조는, 도 13에 도시한 바와 같이, 광 도파로용 기판(19) 상에, 제1 클래드층(53), 제1 그레이팅층(54), 제1 코어층(55), 제2 클래드층(56), 제2 코어층(57), 제2 그레이팅층(58)을 순서대로 적층시킨 구조로 되어 있다. 또한, 도 13에서는, 송신용 광 도파로 소자(6)의 반도체 칩측의 소자 끝면(6B)의 근방 영역의 일부를 나타내고 있다.
여기서, 제1 클래드층(53), 제1 그레이팅층(54), 제1 코어층(55)(도파로 코 어), 제2 클래드층(56)에 의해, 외부 광원으로부터의 광이 입력되는 입력광 도파로(10)가 구성되고, 제2 클래드층(56), 제2 코어층(57)(도파로 코어), 제2 그레이팅층(58)에 의해, 다른 디바이스에 광 신호를 출력하는 출력광 도파로(11)가 구성된다.
특히, 본 실시 형태에서는, 입력광 도파로(10)와 출력광 도파로(11)는, 상하 2층 구조로 되어 있고, 반도체 칩측의 소자 끝면(6B)의 근방 영역에서 그레이팅 커플러(52)에 의해 접속되어 있다.
즉, 입력광 도파로(10)의 도파로 코어(55)와 출력광 도파로(11)의 도파로 코어(57)는, 반도체 칩의 두께 방향(기판 표면에 수직한 방향)으로 어긋난 위치(서로 다른 위치)에 평행하게 설치되어 있다. 또한, 입력광 도파로(10)의 제1 그레이팅층(54) 및 출력광 도파로(11)의 제2 그레이팅층(58)에는, 반도체 칩 근방에 위치하는 소자 끝면 근방의 도파로 코어 근접 영역에 그레이팅이 설치되어 있다. 이에 의해, 입력광 도파로(10)와 출력광 도파로(11)가, 소자 끝면(6B)의 근방 영역에서 그레이팅 커플러(52)에 의해 접속되게 된다.
여기서, 그레이팅은, 광의 진행 방향에 대하여 굴절률의 주기 구조를 갖도록, 도파로 코어(광 도파로)를 따라 주기적으로 굴절률을 변화시킴으로써 형성할 수 있다.
또한, 그레이팅 커플러(52)로서는, 예를 들면 전자 정보 통신 학회 논문지 C-I, Vol.J80-C-I, No.10, pp.461-468(1997)에 개시되어 있는 것을 이용할 수 있다.
이와 같이 구성하면, 하층의 입력광 도파로(10)를 전반해 온 광은, 그레이팅 커플러(52)에 의해, 상층의 출력광 도파로(11)로 옮겨서, 출력광 도파로(11)를 반대 방향으로 전반해 가게 된다.
이와 같이, 본 실시 형태에서는, 그레이팅 커플러(52)에 의한 도파광과 방사광의 결합을 이용하여, 다층의 광 도파로(10, 11) 사이에서의 광의 이동(광로의 절환)을 실현하고, 입력광 도파로(10)를 전반해 온 광의 진행 방향(광의 전반 방향)을 전환하여, 입력광 도파로(10)를 전반하는 광의 진행 방향에 대하여, 출력광 도파로(11)를 전반하는 광의 진행 방향이 반대로 되도록 구성함으로써, 외부 광원으로부터의 광을, 일단, 반도체 칩 근방까지 유도하고, 반도체 칩 근방에서 변조한 후, 변조된 광 신호를 다른 디바이스를 향하여 송신할 수 있도록 하고 있다. 이에 의해, LSI 등의 반도체 칩을 실장하는 기판(패키지 기판) 상의 반도체 칩의 근방에 광 인터커넥션에 필요한 광학계를 고밀도로 실장할 수 있게 된다.
이 때문에, 본 실시 형태에서는, 광로 절환 구조(광 진행 방향 전환 구조)(12)는, 입력광 도파로(10) 및 출력광 도파로(11)의 반도체 칩측의 소자 끝면(6B)의 근방에 설치되는 그레이팅 커플러(52)를 구비하고, 입력광 도파로(10)를 따라 유도된 광이 그레이팅 커플러(52)에 의해 출력광 도파로(11)에 유도되도록 구성되어 있게 된다.
또한, 본 실시 형태에서는, 소자 끝면에서의 반사를 이용하지 않기 때문에, 전술한 제1 실시 형태인 경우와 비교하여, 소자 끝면의 가공 정밀도를 완화할 수 있다. 또한, 각각의 광 도파로의 끝부를 소자 끝면에 노출시키지 않아도 된다.
그런데, 본 실시 형태에서는, 전술한 바와 같이 입력광 도파로(10)와 출력광 도파로(11)를 적층시킨 2층 구조로 하고 있기 때문에, 광 변조기의 전극의 형성을 쉽게 하기 위해서, 도 14에 도시한 바와 같이, 입력광 도파로(10)를 하측에 설치하고, 출력광 도파로(11)를 상측에 설치하고, 상측의 출력광 도파로(11)에 광 변조기(13)를 설치하는 것이 바람직하다.
또한, 본 실시 형태에서는, 전술한 바와 같이, 입력광 도파로(10)와 출력광 도파로(11)를 적층시켜서 형성함으로써, 입력광 도파로(10)의 도파로 코어와 출력광 도파로(11)의 도파로 코어가 반도체 칩의 두께 방향(기판 표면에 수직한 방향)으로 어긋난 위치(서로 다른 위치)에 평행하게 설치되는 것이기 때문에, 복수의 송신용 광 도파로 소자(6)는 동일 기판(19) 상에 일체적으로 형성되고, 광 도파로용 기판(19)을 아래로 한 상태에서, 그대로 패키지 기판(1) 상에 실장된다. 이 경우, 광 배선 송신 어레이가 동일 기판(19) 상에 형성되게 된다. 또한, 광 배선 송신 어레이의 일부로서 복수의 송신용 광 도파로 소자(6)가 형성되게 된다.
이 경우, 마흐젠더형 광 변조기(13)는, 전술한 제1 실시 형태와 마찬가지로 형성하기 위해서, 마흐젠더형 광 변조기(13)의 2개의 광 도파로 암(11C, 11D)은 광 도파로용 기판(19)의 표면에 평행한 방향으로 배열하게 된다. 여기에서, 인접하는 송신용 광 도파로 소자(6)에서 마흐젠더형 광 변조기(13)의 위치를 광 도파로 길이 방향으로 어긋나게 함으로써, 송신용 광 도파로 소자(6)를 보다 고밀도로 실장할 수 있도록 된다. 또한, 2개의 광 도파로 암(11C, 11D)이 광 도파로 기판(19)의 표면에 수직한 방향으로 배열하도록, 마흐젠더형 광 변조기를 형성하여도 된다.
또한, 각각의 전극(변조용 전극(16A, 16B), 그라운드 전극(16C))에 접속되는 인출 배선(전기 배선)(17A∼17C)은, 광 변조기(13)의 전극(16A∼16C)으로부터 송신용 광 도파로 소자(6)의 반도체 칩 근방에 위치하는 소자 끝면(6B)의 표면을 거쳐서 광 도파로용 기판(19)의 이면측까지 연장해 있고, 그 말단에 전극 패드(18A∼18C)가 형성되어 있다.
한편, 복수의 수신용 광 도파로 소자(7)도, 전술한 송신용 광 도파로 소자(6)와 마찬가지로, 동일 기판(19) 상에 일체적으로 형성한다. 이 경우, 광 배선 수신 어레이가 동일 기판(19) 상에 형성되게 된다. 또한, 광 배선 수신 어레이의 일부로서 복수의 수신용 광 도파로 소자(7)가 형성되게 된다. 전술한 송신용 광 도파로 소자(6)에서는, 상하로 2개의 광 도파로를 형성하고 있지만, 수신용 광 도파로 소자(7)에서는, 적어도 수신용 입력광 도파로만을 형성하면 된다.
특히, 수신용 입력광 도파로를 전반해 온 광이 소자 끝면(6B)(PD 수광면)에서 반사하고, 이것이 귀환광으로 되어 영향을 주지 않도록, 수신용 입력광 도파로는, 반도체 칩측의 소자 끝면 근방에서, 광 도파로용 기판(19)의 표면에 평행한 방향(수평 방향)으로 경사진 경사 도파로부(예를 들면 굴곡 도파로부)를 갖는 것으로서 구성하는 것이 바람직하다.
또한, 전술한 제1 실시 형태와 마찬가지로, 반사광 처리용 광 도파로를 설치하는 것도 바람직하다. 즉, 수신용 입력광 도파로에 대하여 광 도파로용 기판(19)의 표면에 평행한 방향(수평 방향)으로 어긋난 위치(서로 다른 위치)에 평행하게 반사광 처리용 광 도파로를 설치하는 것도 바람직하다. 이 경우, 반사광 처리용 광 도파로는 소자 끝면 근방에서 곧바로 종단시키도록 하면, 개개의 수신용 입력광 도파로의 간격을 좁게 할 수 있어, 수신용 광 도파로 소자(7)를 보다 고밀도로 실장할 수 있게 된다.
또한, 그 밖의 구성이나 동작에 대해서는, 전술한 제1 실시 형태와 마찬가지이다.
따라서, 본 실시 형태에 따른 반도체 칩 모듈에 따르면, 전술한 제1 실시 형태와 마찬가지로, 코스트를 낮게 억제하면서, 반도체 칩(예를 들면 LSI)의 근방에 다수 또한 고밀도로 실장할 수 있도록 하여 사이즈를 작게 한 광 인터커넥션을 실현할 수 있다고 하는 이점이 있다.
[기타]
또한, 전술한 각 실시 형태에서는, 송신용 광 도파로 소자(6)의 광 진행 방향 전환 구조(광로 절환 구조)로서, 광반사 구조나 그레이팅 커플러를 이용하고 있지만, 이들 구성에 한정되는 것은 아니고, 입력광 도파로(10)를 따라 유도된 광을 출력광 도파로(11)에 유도하기 위한 구조이면 다른 구성을 이용하여도 된다.
또한, 본 발명은, 전술한 각 실시 형태에 한정되는 것은 아니고, 본 발명의 취지를 일탈하지 않는 범위에서 여러 가지 변형할 수 있다.

Claims (18)

  1. 회로 기판 상에 실장된 반도체 칩과,
    외부 광원으로부터의 광을 변조하여 얻어진 광 신호를 다른 디바이스에 송신하는 송신용 광 도파로 소자
    를 구비하고,
    상기 송신용 광 도파로 소자는,
    상기 외부 광원으로부터의 광이 입력되는 입력광 도파로와,
    상기 입력광 도파로에 대하여, 상기 회로 기판에 실장된 상태에서 상기 회로 기판의 표면에 수직한 방향으로 어긋난 위치에 설치되고, 상기 다른 디바이스에 광 신호를 출력하는 출력광 도파로와,
    상기 입력광 도파로를 따라 유도된 광을 상기 출력광 도파로에 유도하기 위한 광로 절환 구조와,
    상기 입력광 도파로 또는 상기 출력광 도파로에 설치되고, 상기 반도체 칩으로부터의 전기 신호에 기초하여 상기 외부 광원으로부터의 광을 변조하는 광 변조기
    를 갖는 것을 특징으로 하는 반도체 칩 모듈.
  2. 제1항에 있어서,
    상기 입력광 도파로 및 상기 출력광 도파로가, 모두 상기 반도체 칩측의 소 자 끝면까지 연장되어 있고,
    상기 광로 절환 구조가, 상기 소자 끝면의 광 반사면과, 상기 입력광 도파로의 경사 도파로부와, 상기 입력광 도파로의 경사 도파로부에 상기 광 반사면을 통하여 접속되는 상기 출력광 도파로의 경사 도파로부를 구비하고, 상기 입력광 도파로의 경사 도파로부를 따라 유도된 광이 상기 광 반사면에서 반사하여 상기 출력광 도파로의 경사 광 도파로부에 유도되도록 구성되는 것을 특징으로 하는 반도체 칩 모듈.
  3. 제1항에 있어서,
    상기 광로 절환 구조가, 상기 입력광 도파로 및 상기 출력광 도파로의 상기 반도체 칩측의 소자 끝면 근방에 설치되는 그레이팅 커플러를 구비하고, 상기 입력광 도파로를 따라 유도된 광이 상기 그레이팅 커플러에 의해 상기 출력광 도파로에 유도되도록 구성되는 것을 특징으로 하는 반도체 칩 모듈.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 다른 디바이스로부터의 광 신호를 상기 반도체 칩측의 소자 끝면까지 유도하는 수신용 입력광 도파로를 구비하는 수신용 광 도파로 소자와,
    상기 수신용 입력광 도파로에 접속되도록 상기 회로 기판 상에 실장되고, 광 신호를 전기 신호로 변환하는 광전 변환 소자를 구비하는 것을 특징으로 하는 반도체 칩 모듈.
  5. 제4항에 있어서,
    상기 수신용 광 도파로 소자가, 상기 수신용 입력광 도파로에 접속되도록 상기 소자 끝면에서 반사한 광을 흡수하는 광 흡수 구조를 갖는 반사광 처리용 광 도파로를 구비하는 것을 특징으로 하는 반도체 칩 모듈.
  6. 제4항 또는 제5항에 있어서,
    상기 수신용 광 도파로 소자가, 상기 수신용 입력광 도파로에 대하여 상기 회로 기판에 실장된 상태에서 상기 회로 기판의 표면에 수직한 방향으로 어긋난 위치에 설치되어 있는 것을 특징으로 하는 반도체 칩 모듈.
  7. 제4항 내지 제6항 중 어느 한 항에 있어서,
    상기 송신용 광 도파로 소자와 상기 수신용 광 도파로 소자가, 상기 회로 기판의 표면에 평행한 방향으로 배열하여 설치되어 있는 것을 특징으로 하는 반도체 칩 모듈.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 송신용 광 도파로 소자를 복수개 구비하고,
    상기 복수의 송신용 광 도파로 소자가, 상기 회로 기판의 표면에 평행한 방향으로 배열하여 설치되어 있는 것을 특징으로 하는 반도체 칩 모듈.
  9. 제8항에 있어서,
    상기 외부 광원으로서, 상기 복수의 송신용 광 도파로 소자의 각각에 광을 공급할 수 있는 공통 광원을 구비하는 것을 특징으로 하는 반도체 칩 모듈.
  10. 제4항 내지 제9항 중 어느 한 항에 있어서,
    상기 수신용 광 도파로 소자를 복수개 구비하고,
    상기 복수의 수신용 광 도파로 소자가 상기 회로 기판의 표면에 평행한 방향으로 배열하여 설치되어 있는 것을 특징으로 하는 반도체 칩 모듈.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 송신용 광 도파로 소자는, 상기 광 변조기의 전극으로부터 상기 회로 기판에 실장된 상태에서 소자 저면까지 연장되는 전기 배선과, 상기 소자 저면에 형성되고, 상기 전기 배선이 접속되는 전극 패드를 구비하고, 상기 반도체 칩에 전기적으로 접속되도록, 상기 전극 패드를 통하여 상기 회로 기판에 형성된 전기 배선에 접속되어 있는 것을 특징으로 하는 반도체 칩 모듈.
  12. 제4항 내지 제11항 중 어느 한 항에 있어서,
    상기 광전 변환 소자가, 상기 반도체 칩에 전기적으로 접속되도록, 전기 배선을 갖는 배선 블록을 통하여 상기 회로 기판 상에 실장되어 있는 것을 특징으로 하는 반도체 칩 모듈.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    상기 광 변조기가, 전기 광학 효과를 생기게 할 수 있는 재료에 의해 구성되어 있는 것을 특징으로 하는 반도체 칩 모듈.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서,
    상기 송신용 광 도파로 소자는, 폴리머 광 도파로 소자인 것을 특징으로 하는 반도체 칩 모듈.
  15. 제4항 내지 제14항 중 어느 한 항에 있어서,
    상기 수신용 광 도파로 소자는, 폴리머 광 도파로 소자인 것을 특징으로 하는 반도체 칩 모듈.
  16. 제1항 내지 제15항 중 어느 한 항의 반도체 칩 모듈을 복수개 구비하고,
    상기 복수의 반도체 칩 모듈을 광 파이버로 서로 접속하여 구성되는 것을 특징으로 하는 반도체 칩 모듈.
  17. 제1항 내지 제15항 중 어느 한 항에 있어서,
    상기 회로 기판 상에 상기 반도체 칩 및 상기 송신용 광 도파로 소자를 복수 개 구비하는 것을 특징으로 하는 반도체 칩 모듈.
  18. 제17항에 있어서,
    상기 회로 기판 상에 상기 수신용 광 도파로 소자를 복수개 구비하는 것을 특징으로 하는 반도체 칩 모듈.
KR1020087000395A 2005-07-25 2005-07-25 반도체 칩 모듈 및 모듈 KR101054174B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/013588 WO2007013128A1 (ja) 2005-07-25 2005-07-25 半導体チップモジュール

Publications (2)

Publication Number Publication Date
KR20080015142A true KR20080015142A (ko) 2008-02-18
KR101054174B1 KR101054174B1 (ko) 2011-08-03

Family

ID=37683038

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087000395A KR101054174B1 (ko) 2005-07-25 2005-07-25 반도체 칩 모듈 및 모듈

Country Status (4)

Country Link
US (1) US7536066B2 (ko)
JP (1) JP4603581B2 (ko)
KR (1) KR101054174B1 (ko)
WO (1) WO2007013128A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150008341A (ko) * 2013-07-11 2015-01-22 가부시키가이샤 어드밴티스트 디바이스 인터페이스 장치, 시험 장치 및 시험 방법

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4425936B2 (ja) * 2006-02-20 2010-03-03 Ｎｅｃエレクトロニクス株式会社 光モジュール
KR100810665B1 (ko) * 2007-03-30 2008-03-07 전자부품연구원 광전변환모듈 및 그 제조방법
US7641400B2 (en) * 2008-04-29 2010-01-05 Oclaro Inc. Electro-optic device packages
WO2010080157A1 (en) * 2009-01-09 2010-07-15 Hewlett-Packard Development Company, L.P. Optical engine for point-to-point communications
US20110206379A1 (en) * 2010-02-25 2011-08-25 International Business Machines Corporation Opto-electronic module with improved low power, high speed electrical signal integrity
JP5314634B2 (ja) 2010-05-17 2013-10-16 株式会社アドバンテスト 試験装置、試験方法、およびデバイスインターフェイス
JP5379742B2 (ja) 2010-05-17 2013-12-25 株式会社アドバンテスト 試験装置、試験方法、およびデバイスインターフェイス
JP5735755B2 (ja) 2010-05-17 2015-06-17 株式会社アドバンテスト 試験装置及び試験方法
JP5603705B2 (ja) 2010-08-06 2014-10-08 株式会社アドバンテスト デバイスインターフェイス装置および試験装置
KR20120070732A (ko) * 2010-12-22 2012-07-02 삼성전기주식회사 광도파로용 인쇄회로기판의 제조 방법
KR102008909B1 (ko) * 2012-05-04 2019-08-08 삼성전자주식회사 광 커넥터 및 이를 구비하는 스택 모듈
US9177884B2 (en) 2012-10-09 2015-11-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Two-sided-access extended wafer-level ball grid array (eWLB) package, assembly and method
US9477134B2 (en) * 2012-12-28 2016-10-25 Futurewei Technologies, Inc. Hybrid integration using folded Mach-Zehnder modulator array block
US9473245B2 (en) 2013-02-28 2016-10-18 Sumitomo Electric Industries, Ltd. Optical module including semiconductor optical modulator
CA2907710C (en) * 2013-03-22 2019-04-16 Canadian Microelectronics Corporation Wafer-level fiber to coupler connector
EP3026472B1 (en) 2013-07-22 2019-04-10 AIO Core Co., Ltd. Optical transmitter provided to opto-electric hybrid board
JP6033196B2 (ja) * 2013-10-08 2016-11-30 日本碍子株式会社 光学部品の製造方法
US9142746B2 (en) 2013-11-11 2015-09-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Light-emitting diodes on a wafer-level package
JP5861724B2 (ja) * 2014-01-31 2016-02-16 住友大阪セメント株式会社 光デバイス
JP2015169524A (ja) 2014-03-06 2015-09-28 株式会社アドバンテスト 試験装置、キャリブレーションデバイス、キャリブレーション方法、および試験方法
US9305908B2 (en) 2014-03-14 2016-04-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Methods for performing extended wafer-level packaging (eWLP) and eWLP devices made by the methods
US9443835B2 (en) 2014-03-14 2016-09-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Methods for performing embedded wafer-level packaging (eWLP) and eWLP devices, packages and assemblies made by the methods
US9541503B2 (en) 2014-03-14 2017-01-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Compact systems, compact devices, and methods for sensing luminescent activity
JP2017173346A (ja) * 2014-08-04 2017-09-28 古河電気工業株式会社 光変調器
TWI615647B (zh) * 2014-10-27 2018-02-21 藝蘭能工藝有限責任公司 電子電路之光子介面
US9541717B2 (en) 2015-01-30 2017-01-10 Avago Technologies General IP (Singapore) Pta. Ltd. Optoelectronic assembly incorporating an optical fiber alignment structure
JP6608951B2 (ja) * 2015-11-30 2019-11-20 オリンパス株式会社 内視鏡および内視鏡システム
JP7030444B2 (ja) * 2017-08-07 2022-03-07 株式会社ジャパンディスプレイ 表示装置
US11262605B2 (en) * 2017-08-31 2022-03-01 Lightwave Logic Inc. Active region-less polymer modulator integrated on a common PIC platform and method
US10527786B2 (en) * 2017-08-31 2020-01-07 Lightwave Logic Inc. Polymer modulator and laser integrated on a common platform and method
CN107677455B (zh) * 2017-09-29 2019-11-08 武汉光迅科技股份有限公司 一种多通道光波导芯片条自动测试装置及方法
US10511146B2 (en) * 2017-11-14 2019-12-17 Lightwave Logic Inc. Guide transition device with digital grating deflectors and method
CN113994250A (zh) * 2019-06-07 2022-01-28 三菱电机株式会社 光通信用器件及发送模块
US11320720B2 (en) * 2019-10-21 2022-05-03 Honeywell International Inc. Integrated photonics mode splitter and converter
US11079542B2 (en) 2019-10-21 2021-08-03 Honeywell International Inc. Integrated photonics source and detector of entangled photons
US11429006B2 (en) * 2020-11-05 2022-08-30 Electronics And Telecommunications Research Institute Silicon photonics-based optical transmission apparatus
KR102557200B1 (ko) * 2020-11-05 2023-07-21 한국전자통신연구원 실리콘 포토닉스 기반 광송신기
CN114520689A (zh) * 2020-11-19 2022-05-20 南京中兴软件有限责任公司 光纤的连接方法及装置、存储介质、电子装置
US20220206355A1 (en) * 2020-12-29 2022-06-30 Semiconductor Components Industries, Llc Lidar systems with improved tunable optical delay lines
US11719898B2 (en) * 2021-03-03 2023-08-08 Marvell Asia Pte Ltd. Methods for co-packaging optical modules on switch package substrate
US11923269B2 (en) 2021-04-07 2024-03-05 International Business Machines Corporation Co-packaged optical module
CN114488439B (zh) * 2022-03-07 2023-09-19 青岛海信宽带多媒体技术有限公司 一种光模块

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH052116A (ja) 1991-06-17 1993-01-08 Nippon Telegr & Teleph Corp <Ntt> 光導波路
JPH0669490A (ja) * 1992-08-14 1994-03-11 Fujitsu Ltd 電子光回路
SE470454B (sv) * 1992-08-26 1994-04-11 Ericsson Telefon Ab L M Optisk filteranordning
EP0617314A4 (en) 1992-09-10 1995-10-18 Fujitsu Ltd SYSTEM WITH OPTICAL SWITCHING AND ITS COMPONENTS.
JP2669359B2 (ja) 1994-07-29 1997-10-27 日立電線株式会社 歪み測定方法及びその装置
JP3250712B2 (ja) * 1995-06-26 2002-01-28 日本電信電話株式会社 偏波無依存光制御素子
US5835646A (en) * 1995-09-19 1998-11-10 Fujitsu Limited Active optical circuit sheet or active optical circuit board, active optical connector and optical MCM, process for fabricating optical waveguide, and devices obtained thereby
US6343171B1 (en) * 1998-10-09 2002-01-29 Fujitsu Limited Systems based on opto-electronic substrates with electrical and optical interconnections and methods for making
JP2000250671A (ja) 1999-02-26 2000-09-14 Tokin Corp インターフェース
JP3728147B2 (ja) * 1999-07-16 2005-12-21 キヤノン株式会社 光電気混載配線基板
JP3557966B2 (ja) * 1999-11-09 2004-08-25 日本電気株式会社 遮光フィルタ付き光通信モジュール
JP3593291B2 (ja) 2000-01-14 2004-11-24 日本電信電話株式会社 波長多重ネットワーク
US6222951B1 (en) * 2000-04-03 2001-04-24 Fengyi Huang Silicon-based silicon-germanium integrated-circuit optical network unit
US7058245B2 (en) * 2000-04-04 2006-06-06 Waveguide Solutions, Inc. Integrated optical circuits
JP3844991B2 (ja) * 2001-10-22 2006-11-15 富士通株式会社 光配線接続構造
JP2004109457A (ja) 2002-09-18 2004-04-08 Ricoh Co Ltd 有機導波路型光変調器および光集積回路
JP4295546B2 (ja) 2003-04-11 2009-07-15 三菱電機株式会社 差動駆動型半導体光変調器
US6961166B2 (en) * 2003-05-30 2005-11-01 Jds Uniphase Corporation Optical digital external modulator
US20060210215A1 (en) * 2005-03-15 2006-09-21 Shigenori Aoki Optical transceiver array
US7171065B2 (en) * 2005-03-17 2007-01-30 Fujitsu Limited Compact optical devices and methods for making the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150008341A (ko) * 2013-07-11 2015-01-22 가부시키가이샤 어드밴티스트 디바이스 인터페이스 장치, 시험 장치 및 시험 방법

Also Published As

Publication number Publication date
US20080118202A1 (en) 2008-05-22
KR101054174B1 (ko) 2011-08-03
JP4603581B2 (ja) 2010-12-22
WO2007013128A1 (ja) 2007-02-01
JPWO2007013128A1 (ja) 2009-02-05
US7536066B2 (en) 2009-05-19

Similar Documents

Publication Publication Date Title
KR101054174B1 (ko) 반도체 칩 모듈 및 모듈
US11424837B2 (en) Method and system for large silicon photonic interposers by stitching
US20200310054A1 (en) Optical transceiver
US7406229B2 (en) Optical module
JP5445579B2 (ja) 光導波路モジュール
JP5568044B2 (ja) 光インターコネクトモジュールおよび光電気ハイブリッド混載ボード
JP2020521186A (ja) 光相互接続装置及び光相互接続装置の作製方法
JP5439080B2 (ja) 光ｉ／ｏアレイモジュール
US20020039464A1 (en) Optical reflective structures and method for making
US7657136B2 (en) Optoelectronic integrated circuit device and communications equipment using same
US20020028045A1 (en) Optical coupling structures and the fabrication processes
US10996401B2 (en) Method and apparatus for optical coupling of optical signals for a photonic integrated circuit
JP2010191365A (ja) 光インターコネクション実装回路
JP6115067B2 (ja) 光モジュール
WO2006025523A1 (ja) 光電気複合モジュール
US20210104637A1 (en) Opto-electronic integrated circuit and computing apparatus
CN101128761A (zh) 包含基于soi的光学部件的多个集成电路的垂直堆叠
JP2001042171A (ja) アクティブ光配線装置
US20030038297A1 (en) Apparatus,system, and method for transmission of information between microelectronic devices
JP2001042145A (ja) 光電気配線基板
JP2001141966A (ja) 光転轍装置および光送受信装置ならびにそれらの製造方法
US20240369762A1 (en) Apparatus for optical coupling
US11762145B2 (en) Apparatus for optical coupling and system for communication
WO2022259518A1 (ja) 光導波路デバイスの実装構造
WO2015097764A1 (ja) 受光装置及びそれを用いた光送受信システム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140716

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150626

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee