KR20080013836A - 발광장치 - Google Patents

발광장치 Download PDF

Info

Publication number
KR20080013836A
KR20080013836A KR1020070120871A KR20070120871A KR20080013836A KR 20080013836 A KR20080013836 A KR 20080013836A KR 1020070120871 A KR1020070120871 A KR 1020070120871A KR 20070120871 A KR20070120871 A KR 20070120871A KR 20080013836 A KR20080013836 A KR 20080013836A
Authority
KR
South Korea
Prior art keywords
layer
electrode
light emitting
region
electron transport
Prior art date
Application number
KR1020070120871A
Other languages
English (en)
Other versions
KR100968515B1 (ko
Inventor
타케시 니시
사토시 세오
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20080013836A publication Critical patent/KR20080013836A/ko
Application granted granted Critical
Publication of KR100968515B1 publication Critical patent/KR100968515B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H10K50/155—Hole transporting layers comprising dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H10K50/165—Electron transporting layers comprising dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/611—Charge transfer complexes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/173—Passive-matrix OLED displays comprising banks or shadow masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/30—Doping active layers, e.g. electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H10K85/1135—Polyethylene dioxythiophene [PEDOT]; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/141—Organic polymers or oligomers comprising aliphatic or olefinic chains, e.g. poly N-vinylcarbazol, PVC or PTFE
    • H10K85/143—Polyacetylene; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/311—Phthalocyanine
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/321—Metal complexes comprising a group IIIA element, e.g. Tris (8-hydroxyquinoline) gallium [Gaq3]
    • H10K85/324—Metal complexes comprising a group IIIA element, e.g. Tris (8-hydroxyquinoline) gallium [Gaq3] comprising aluminium, e.g. Alq3
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/341—Transition metal complexes, e.g. Ru(II)polypyridine complexes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/341—Transition metal complexes, e.g. Ru(II)polypyridine complexes
    • H10K85/342—Transition metal complexes, e.g. Ru(II)polypyridine complexes comprising iridium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/631—Amine compounds having at least two aryl rest on at least one amine-nitrogen atom, e.g. triphenylamine
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/649—Aromatic compounds comprising a hetero atom
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/649—Aromatic compounds comprising a hetero atom
    • H10K85/652—Cyanine dyes

Abstract

음극에 접하는 유기 화합물층에 전자 공여체(도너)로서 기능하는 유기 화합물(도너성 분자)을 도핑함으로써, 음극과 유기 화합물층 사이에 최저 공분자 궤도(LUMO) 준위 사이의 도너 준위를 형성할 수 있고, 이에 따라, 음극으로부터의 전자의 주입 및 주입된 전자의 전달을 효과 좋게 행할 수 있다. 또한, 전자 이동에 의한 에너지의 불필요한 손실이나 유기 화합물층 자체의 변질 등이 발생할 문제가 없으므로, 음극 재료의 일 함수에 관계없이 전자 주입성을 향상시킴과 동시에 구동 전압의 저하를 실현할 수 있다.
발광장치, 유기 화합물, 전자 수송층, 정공 수송층, 전자 전달 영역, 정공 전달 영역, 도너성 분자, 억셉터성 분자

Description

발광장치{Light emitting divice}
본 발명은, 한 쌍의 전극 사이에 유기 화합물을 함유하는 막(이하, 「유기 화합물층」이라 함)을 가지고 전계를 받음으로써 형광 또는 인광을 제공을 수 있는 발광소자를 사용한 발광장치 및 그의 제조방법에 관한 것이다. 본 명세서에서 말하는 발광장치란, 화상 표시장치, 발광장치 및 광원을 가리킨다. 또한, 발광소자에 커넥터, 예를 들어, FPC(Flexible Printed Circuit) 또는 TAB(Tape Automated Bonding) 테이프 또는 TCP(Tape Carrier Package)가 장착되어 있는 모듈, TAB 테이프이나 TCP의 팁(tip)에 인쇄 배선판이 마련된 모듈, 또는 발광소자에 COG(Chip On Glass) 방식에 의해 IC(집적회로)가 직접 실장된 모듈도 모두 발광장치에 포함되는 것으로 한다.
본 발명에서 말하는 발광소자란, 전계를 가함으로써 발광하는 소자이다. 그의 발광 메카니즘은, 전극들 사이에 유기 화합물층을 끼우고 전압을 인가함으로써 음극으로부터 주입된 전자와 양극으로부터 주입된 정공이 유기 화합물층 내에서 재결합하여 여기 상태의 분자(이하, 「분자 여기자」라 함)를 생성하고, 그 분자 여기자가 기저 상태로 복귀할 때 에너지를 방출하여 발광하는 것으로 알려져 있다.
이와 같은 발광소자의 경우, 통상적으로, 유기 화합물은 두께 1 ㎛ 미만의 박막으로 형성된다. 또한, 발광소자는 유기 화합물층 자체가 광을 방출하는 자기발광형의 소자이므로, 종래의 액정 디스플레이에 사용되는 백라이트가 필요 없다. 따라서, 발광소자는 매우 박형 경량으로 제조될 수 있는 것이 큰 장점이다.
또한, 예를 들어, 100∼200 nm 정도의 두께를 가지는 유기 화합물층에서 캐리어 주입 후 재결합에 이르기까지의 시간은 유기 화합물층의 캐리어 이동도를 고려할 때, 수십 나노초 정도이고, 캐리어의 재결합으로부터 발광까지의 과정을 포함해도 발광은 마이크로초 정도 이내에 이루어진다. 따라서, 응답 속도가 매우 빠른 것도 장점 중 하나이다.
이러한 박형 경량ㆍ고속 응답성ㆍ직류 저전압 구동 등의 특성으로, 발광소자는 차세대 플랫 패널 디스플레이 소자로서 주목을 받고 있다. 또한, 자기발광형이고 시야각이 넓고 시인성(視認性)도 비교적 양호하여, 휴대형 전자 기기의 표시 화면에 사용하는 소자로서 효과적이라 할 수 있다.
Eastman Kodak Company의 Tang 등은, 소자의 특성 향상을 위해 캐리어 수송성이 다른 유기 화합물을 적층하고, 정공과 전자가 각각 양극과 음극으로부터 균형성 높게 주입되는 구조로 하고, 또한, 유기층의 막 두께를 200 nm 이하로 함으로써, 10 V 이하의 인가 전압에서 1000 cd/m2의 휘도와 외부 양자 효율 1%의 실용화에 충분한 고휘도 및 고효율을 얻는데 성공하였다(문헌 1: Appl.Phys.Lett.,51, 913(1987)). 또한, 이 고효율 소자에서, Tang 등은 금속 전극으로부터 전자를 주 입할 때 발생하는 에너지 장벽을 저하시키기 위해, 기본적으로 절연체로 간주되는 유기 화합물에 대해 일 함수가 작은 Mg(마그네슘)을 사용했으나, Mg은 산화되기 쉽고 불안정하고 유기 표면에 대한 접착성이 부족한 점 등으로 인해, 비교적 안정적이고 유기 표면에 대한 밀착성이 우수한 Ag(은)과 공층착(共蒸着)에 의해 합금화시킨 것을 사용해 왔다.
또한, Toppan Printing Company의 그룹은, Mg보다 일 함수가 더욱 작은 Li(리튬)을 Al(알루미늄)과 합금화함으로써 안정화시키고 음극으로서 사용함으로써, Mg 합금을 사용한 소자보다 낮은 구동 전압과 높은 발광 휘도를 달성한 것을 보고하였다(문헌 2: 제51회 응용물리학회 학술강연회, 강연예고집 28a-PB-4, p.1040).
상기한 합금 전극을 배경으로 하여, 더욱 안정적인 음극의 개발이 요망되어 왔으나, 최근, 초박막의 절연층(0.5 nm)으로서 불화 리튬(LiF) 등의 음극 버퍼층을 개재시킴으로써, 알루미늄 음극에서도 Mg:Ag 등의 합금을 사용하여 형성된 음극과 동등 이상의 발광 특성을 얻을 수 있음이 보고되어 있다(문헌 3: L.S.Hung, C.W.Tang and M.G.Mason:Appl.Phys.Lett.,72,152(1997)).
이 음극 버퍼층을 형성함에 따른 특성 향상의 메카니즘은, 음극 버퍼층을 구성하는 LiF이 유기 화합물층의 전자 수송층을 구성하는 Alq3와 접하여 형성되었을 때 Alq3의 에너지 밴드를 휘게 하여 전자 주입 장벽을 저하시키기 때문인 것으로 여겨지고 있다.
이외에도, 발광소자의 음극에 접하는 유기 화합물층에, 일 함수가 4.2 eV 이상인 알칼리 금속이나 알칼리토류 금속, 희토류 금속을 포함하는 천이 금속의 어느 하나 이상으로 이루어지는 금속 도핑층을 형성함으로써, 음극으로부터 유기 화합물층에 대한 전자 주입 장벽을 작게 하여, 음극으로부터의 전자 주입성을 향상시키는 기술도 보고되어 있다(일본국 공개특허공고 평10-270171호 공보).
이상과 같이, 양극, 음극 및 유기 화합물층으로 이루어지는 발광소자에서, 전극으로부터의 캐리어 주입성을 향상시키는 고안을 강구함으로써, 발광소자의 소자 특성의 향상을 도모하였다.
그 밖에도, 발광소자의 양극과 접하는 정공 수송층에 전자 수용성 재료를 도핑함으로써, 정공 주입성 향상에 따른 캐리어 밀도와 도전성을 증가시킬 수 있고, 이에 따라, 저전압 구동이 가능하게 된다는 보고가 있다(문헌 4: J. Blochwitz, M. Pfeiffer, T. Fritz, and K. Leo:Applied. Physics. Letters.,73, 6, 729(1998)).
그러나, 액티브 매트릭스형 발광장치에서, 유기 화합물층과 음극 사이에 상기한 바와 같은 음극 버퍼층이나 금속 도핑층을 제공하여 발광소자의 특성 향상을 도모하고자 할 경우, 음극으로부터의 주입성은 향상되는 반면, 음극 버퍼층과 금속 도핑층의 일부에 함유된 알칼리 금속 및 알칼리토류 금속이 확산되어 드리프트(drift)하기 때문에, 발광소자에 접속된 TFT에 영향을 미쳐 그의 특성이 저하되는 문제가 발생한다. 즉, 발광소자의 특성이 향상되는 반면, TFT의 특성이 저하되는 문제가 발생한다.
또한, 전자 수용성 재료를 도핑함으로써, 정공 주입성 향상에 따른 캐리어 밀도의 증가와 도전성을 증가시킬 수 있는 반면, 억셉터(전자 수용체)로서 기능하는 유기 화합물은 전하 이동 착체를 형성할 가능성이 있다. 그리고, 이 전하 이동 착체가 발광층과의 경계에 존재할 경우에는, 발광층에서 발생한 캐리어의 재결합에 의한 에너지가 비발광성 전하 이동 착체로 이동하여 소광(消光)하는 문제가 발생한다. 이는, 전자 공여성의 재료를 도핑함으로써 전자 주입성을 향상시키는 도너(전자 공여체)에 대해서도 동일하게 적용된다고 할 수 있다.
따라서, 본 발명은, 이제까지 사용해 왔던 알칼리 금속이나 알칼리토류 금속 등의, TFT 특성에 영향을 미치는 재료를 사용하지 않고, 캐리어 주입성을 향상시킴과 동시에, 발광층에서 캐리어의 재결합에 의해 발생하는 에너지가 전하 이동 착체로 이동함에 따른 발광소자의 소광을 방지하는 구조를 가지는 발광소자를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명은, 음극과 유기 화합물층 사이에 각각 최저 공분자 궤도(LUMO: Lowest Unoccupied Molecular Orbital) 준위 사이의 도너 준위를 형성할 수 있다. 이것은, 음극에 접하는 유기 화합물층에 전자 공여체(도너)로서 기능하는 유기 화합물(이하, 도너성 분자라 칭함)을 도핑함으로써 달성된다. 따라서, 음극으로부터의 전자 주입 및 주입된 전자의 전달을 효율 좋게 행할 수 있다. 또한, 전자 이동에 따른 에너지의 불필요한 손실이나 유기 화합물층 자 체의 변질 등의 문제도 없으므로, 음극 재료의 일 함수에 관계없이 전자 주입성을 향상시킴과 동시에, 구동 전압의 저하를 실현할 수 있다.
또한, 이러한 도너성 분자들이 확산하여 TFT의 특성을 저하시키는 문제가 없으므로, 알칼리 금속이나 알칼리토류 금속을 사용한 경우에 존재하는 위험성 없이 발광소자의 특성을 향상시킬 수 있다.
본 발명에서는, 유기 화합물층에 함유된 전자 수송층의 일부에 도너성 분자를 도핑함으로써 전자 전달 영역을 형성한다. 여기서 형성되는 전자 전달 영역은 발광소자의 음극과 접하여 형성되기 때문에, 음극으로부터의 전자 주입성을 향상시킬 수 있다. 또한, 도너성 분자가 도핑되어 있지 않은 전자 수송층을 가지고 있으므로, 전자 전달 영역과 발광층이 직접 접하지 않는 구조를 형성할 수 있다.
이 구조는, 전자 전달 영역에서 도너성 분자가 전하 이동 착체를 형성한 경우, 전하 이동 착체가 발광층과의 계면에 존재하면, 발광층에서의 캐리어의 재결합에 의해 발생하는 에너지가 비발광성 전하 이동 착체로 이동하여 소광되는 문제를 방지할 수 있다.
즉, 본 발명의 발광장치는, 유기 화합물층이 양극과 음극 사이에 형성되어 잇고, 발광층과, 도너성 분자를 함유히는 전자 전달 영역을 가지고 있으며, 그 전자 전달 영역이 발광층과 접하지 않고 음극과 접하도록 형성되는 것을 특징으로 한다.
본 발명의 일 구성에 따르면, 양극, 음극, 양극과 음극 사이의 유기 화합물층을 포함하는 발광소자에 있어서, 유기 화합물층은 발광층과 전자 수송층을 가지 고, 이 전자 수송층의 적어도 일부가 전자 전달 영역을 통해 음극과 접하고, 이 전자 전달 영역은 도너성 분자를 함유하고, 발광층과 접하지 않고 음극과 접하도록 형성되는 것을 특징으로 하는 발광장치가 제공된다.
또한, 본 발명의 다른 구성에 따르면, 절연 표면 상에 형성된 TFT; 그 TFT 상에 형성된 층간절연막; 그 층간절연막 상에 형성된 제1 전극; 그 제1 전극의 엣지부를 덮도록 형성된 절연층; 제1 전극 상에 형성된 유기 화합물층; 및 그 유기 화합물층 상에 형성된 제2 전극을 포함하는 발고아장치로서, 상기 TFT가 소스 영역 및 드레인 영역을 가지고, 상기 제1 전극이 상기 소스 영역과 드레인 영역 중 하나에 전기적으로 접속되어 있고, 상기 유기 회합물층은 발광층과 전자 수송층을 가지고, 상기 전자 수송층의 적어도 일부가 전자 전달 영역을 통해 상기 음극과 접하여 있고, 상기 전자 전달 영역은 상기 음극과 접하여 있는 것을 특징으로 하는 발광장치가 제공된다.
또한, 상기한 구성들 중 하나에 따른 발광장치에서, 제1 전극이 양극이고 제2 전극이 음극인 경우, 전자 전달 영역은 제2 전극과 접하도록 형성되는 반면, 제1 전극이 음극이고 제2 전극이 양극인 경우에는 전자 전달 영역이 제1 전극과 접하도록 형성된다.
또한, 상기 각 구성에서, 유기 화합물층은, 정공 주입층, 정공 수송층, 발광층, 블로킹(blocking)층, 전자 수송층, 및 그 전자 수송층의 일부에 형성된 전자 전달 영역 중에서, 발광층과, 전자 수송층과, 전자 전달 영역을 포함하고, 전자 전달 영역은 도너성 분자를 함유하는 유기 화합물로 이루어져 있는 것을 특징으로 한 다.
또한, 상기 각 구성에서, 정공 주입층 또는 정공 수송층의 일부에, 억셉터성 분자를 함유하는 정공 전달 영역이 형성되어 있을 수도 있다. 또한, 정공 전달 영역이 형성되는 경우, 그 정공 전달 영역이 양극과 접하도록 형성하고, 또한, 정공 전달 영역과 발광층이 직접 접하지 않는 구조를 가진다.
또한, 본 발명의 발광장치는 TFT와 전기적으로 접속된 발광소자를 가지는 액티브 매트릭스형 발광장치에 적합한 구성을 가지지만, 패시브 매트릭스형 발광장치에서도 실시 가능하다.
또한, 본 발명의 발광장치로부터 얻어지는 발광은 일중항 여기 상태와 삼중항 여기 상태 중의 어느 하나 또는 그 모두로부터의 발광을 포함하는 것으로 한다.
본 발명에 의하면, 유기 화합물층의 일부에 도너성 분자를 함유하는 전자 전달 영역을 형성하고, 이 전자 전달 영역을 음극과 접하게 함으로써, 음극과 유기 화합물층 사이에 각각의 LUMO 준위의 중간에 위치하는 도너 준위를 형성하고, 음극으로부터 주입된 전자의 전달을 효율 좋게 행할 수있으므로, TFT를 가지는 액티브 매트릭스형 발광장치의 경우 TFT의 특성에 악영향을 미치지 않고 발광소자의 특성을 향상시킬 수 있다.
또한, 본 발명에서는, 전자 전달 영역을 유기 화합물층에 포함된 발광층과 접하지 않도록 형성함으로써, 발광층에서의 캐리어의 재결합에 의해 발생하는 에너지가 도너성 분자를 함유하는 전자 전달 영역에서 발생하는 전하 이동 착체로 이동 하여, 발광소자가 소광하는 것을 방지할 수 있어, 발광 효율의 저하를 막을 수 있다.
[실시형태 1]
본 발명의 발광장치의 소자 구조에 대하여 도 1을 사용하여 설명한다.
도 1에서, 양극(102) 상에 유기 화합물층(103)이 형성되고, 이 유기 화합물층(103) 상에 음극(104)이 형성되어 있다. 또한, 양극(102)으로부터 유기 화합물층(103)으로 정공이 주입되고, 음극(104)으로부터는 유기 화합물층(103)으로 전자가 주입된다. 그리고, 유기 화합물층(103)에서 정공과 전자가 재결합함으로써 발광이 얻어진다.
또한, 유기 화합물층(103)은 적어도 정공 수송층(111), 발광층(112), 전자 수송층(113), 및 전자 수송층의 일부에 형성되는 전자 전달 영역(114)을 포함하고, 정공 주입층, 정공 수송층 및 블로킹층 등, 캐리어에 대한 기능이 다른 층들 중 어느 하나 또는 다수를 적층함으로써 형성된다. 본 실시형태에서는, 유기 화합물층(103)이 정공 수송층(111), 발광층(112), 전자 수송층(113) 및 전자 전달 영역(114)으로 이루어지는 적층 구조를 가지는 경우에 대해 설명한다.
또한, 본 발명에서, 유기 화합물층에서 발생한 광은 양극측으로부터 출사시킬 수도 있고, 음극측으로부터 출사시킬 수도 있다. 또한, 양극측으로부터 광을 출사시키는 경우에는, 양극을 투광성 재료로 형성하는 것이 필수이고, 음극을 차광성 재료로 형성함으로써 소자 특성을 더욱 향상시킬 수 있다. 또한, 음극측으로부 터 광을 출사시키는 경우에는, 음극을 투광성 재료로 형성하고, 양극을 차광성 재료로 형성하는 것이 바람직하다.
양극(102)을 형성하는 재료로서는, 양극으로부터의 정공 주입성을 방해하지 않도록 4.5 eV 이상인 큰 일 함수를 가지는 재료를 사용한다. 또한, 양극이 투광성을 가지는 경우와 차광성을 가지는 경우에 따라 적합한 재료가 달라진다.
양극(102)을 투광성 재료로 형성하는 경우에는, 산화 인듐·주석(ITO)막, 산화 인듐에 2∼20%의 산화 아연(ZnO)을 혼합한 투명 도전막, IZO, 및 산화인듐과 산화아연으로 구성되는 재료(In2O3-ZnO) 등의 투명 도전막을 사용하여 양극(102)을 형성할 수 있다.
한편, 양극(102)을 차광성 재료로 형성하는 경우에는, 원소 주기율표의 4족, 5족, 또는 6족에 속하는 금속 원소의 질화물 또는 탄화물인 금속 화합물을 사용할 수 있다. 바람직하게는, 질화 티탄, 질화 지르코늄, 탄화 티탄, 탄화 지르코늄, 질화 탄탈, 탄화 탄탈, 질화 몰리브덴, 탄화 몰리브덴을 사용하여 양극(102)을 형성할 수 있다.
또한, 이들 금속 화합물은 일 함수가 4.7 eV 이상이다. 예를 들어, 질화 티탄(TiN)은 일 함수가 4.7 eV이다. 또한, 금속 화합물은 오존 분위기 하의 자외선 조사 처리(UV 오존 처리)에 의해 일 함수를 더욱 크게 할 수 있다.
이어서, 유기 화합물층(103)이 형성된다. 또한, 유기 화합물층(103)을 형성하는 재료로서는, 저분자계, 고분자계, 또는 중분자계의 공지의 유기 화합물을 사 용할 수 있다. 또한, 여기서 말하는 중분자계 화합물은, 승화성 또는 용융성을 갖지 않고 (분자수가 10 이하) 또는 연쇄하는 분자의 길이가 5 ㎛ 이하(바람직하게는 50 nm 이하)인 유기 화합물을 말한다.
또한, 본 실시형태에서 형성되는 발광소자의 유기 화합물층(103)에는, 아래에 나타내는 것과 같은 유기 화합물을 사용할 수 있다.
유기 화합물층(103)은, 정공 수송성을 가지는 재료로 된 정공 수송층(111), 발광성을 가지는 재료로 된 발광층(112), 전자 수송성을 가지는 재료로 된 전자 수송층(113), 및 그 전자 수송층의 일부에 도너성 분자를 함유하는 전자 전달 영역(114)을 적층하여 형성된다. 또한, 본 발명에서의 유기 화합물층의 적층 구조는 여기서 나타내는 구성에 한정되는 것은 아니고, 이 밖에도, 정공 주입성 재료로 된 정공 주입층이나, 정공 저지성을 가지는 재료로 된 블로킹층(정공 저지층)을 포함한 적층 구조로 하는 것도 가능하다. 각 층에 적합한 재료를 아래에 열거한다. 그러나, 본 발명의 발광소자에 사용하는 재료는 이에 한정되지 않는다.
정공 수송층(111)을 형성하는 정공 수송성 재료로서는, 방향족 아민계 화합물(즉, 벤젠환-질소의 결합을 가지는 것)이 적합한다. 널리 사용되고 있는 재료로서는, 예를 들어, 앞에서 설명한 TPD 외에, 그의 유도체인 4,4'-비스[N-(1-나프틸)-N-페닐-아미노]-비페닐(이하, 「α-NPD」라 표기함), 4,4',4''-트리스(N,N-디페닐-아미노)-트리페닐 아민(이하,「TDATA」라 표기함), 4,4',4''-트리스[N-(3-메틸페닐)-N-페닐-아미노]-트리페닐 아민(이하,「MTDATA」라 표기함) 등의 스타버스트(star burst)형 방향족 아민 화합물을 들 수 있다.
발광층(112)을 형성하는 발광재료의 구체 예로서는, 트리스(8-퀴놀리놀레이트)알루미늄(이하, Alq3라 함), 트리스(4-메틸-8-퀴놀리놀레이트)알루미늄(이하, Almq3라 함), 비스(10-하이드록시벤조[h]-퀴놀리네이트)베릴륨(이하, BeBq2라 함), 비스(2-메틸-8-퀴놀리놀레이트)-(4-하이드록시-비페닐릴)-알루미늄(이하, BAlq라 함), 비스[2-(2-하이드록시페닐)-벤조옥사졸레이트]아연(이하, Zn(BOX)2라 함), 비스[2-(2-하이드록시페닐)-벤조티아졸레이트]아연(이하, Zn(BTZ)2라 함) 등의 금속 착제를 들 수 있고, 또한, 각종 형광 색소도 효과적이다. 또한, 삼중항 발광재료도 사용 가능하고, 백금이나 이리듐을 중심 금속으로 하는 착체를 주된 예로 들 수 있다. 삼중항 발광재료로서는, 트리스(2-페닐피리딘)이리듐(이하, Ir(ppy)3라 함), 2,3,7,8,12,13,17,18-옥타에틸-21H, 23H-포르피린-백금(이하, PtOEP라 함) 등이 알려져 있다.
전자 수송성 재료로서는, 금속 착체가 주로 사용되고, 앞에서 말한 ALq3, Almq3, BeBq2 등의 퀴놀린 골격 또는 벤조퀴놀린 골격을 가지는 금속 착체나, 혼합 배위자 착체인 BAlq 등이 적합하다. 또한, Zn(BOX)2, Zn(BTZ)2 등의 옥사졸계 및 티아졸계 배위자를 가지는 금속 착체도 있다. 또한, 금속 착체 이외에도, 2-(4-비페닐)-5-(4-테르트-부틸페닐)-1,3,4-옥사디아졸(이하, PBD라 함), 1,3-비스[5-(p-테르트-부틸페닐)-1,3,4-옥사디아졸-2-일]벤젠(이하, OXD-7라 함) 등의 옥사디아졸 유도체, 3-(4-tert-부틸페닐)-4-페닐-5-(4-비페닐릴)-1,2,4-트리아졸(이하, TAZ라 함), 3-(4-tert-부틸페닐)-4-(4-에틸페닐)-5-(4-비페닐릴)-1,2,4-트리아졸(이하, p-EtTAZ라 함) 등의 트리아졸 유도체, 바소페난트롤린(이하, BPhen이라 함), 바소큐프로인(이하, BCP라 함) 등의 페난트롤린 유도체가 전자 수송성의 재료이다.
상기한 유기 재료 외에도, 본 발명의 유기 화합물층(103)의 정공 수송층(111), 발광층(112), 전자 수송층(113)의 일부에 사용하는 재료로서, 무기 재료(특히, Si 및 Ge 산화물, 질화 탄소(CxNy), 알칼리 금속 원소, 알칼리토류 금속 원소, 그리고, 란탄원소 산화물을 Zn, Sn, V, Ru, Sm, 또는 Ir과 결합한 재료 등)를 사용할 수도 있다.
전자 전달 영역(114)은, 이하의 구조식 (D1)∼(D7)로 표시되는 분자 골격을 적어도 일부에 포함하는 도너성 분자와, 전자 수송성 재료를 사용하여 형성된다. 또한, 상기 도너성 분자는, 전자 주입층에 주입된 전자 수송성의 향상 및 전자 전달 영역의 유도성의 향상의 관점에서, 전체 전자 전달 영역(114)의 50% 이상으로 포함되도록 형성하는 것이 바람직하다.
구조식 (D1) : 풀바렌형 도너
Figure 112007084817234-PAT00001
구조식 (D2) : 황 함유 헤테로 환식 도너
Figure 112007084817234-PAT00002
구조식 (D3) : 아민형 도너
Figure 112007084817234-PAT00003
구조식 (D4) : 금속 착체형 도너
Figure 112007084817234-PAT00004
구조식 (D5) : 시아닌 색소 도너
Figure 112007084817234-PAT00005
구조식 (D6) : 질소 함유 헤테로 환식 도너
Figure 112007084817234-PAT00006
구조식 (D7) : 폴리머형 도너
Figure 112007084817234-PAT00007
이 밖에, 유기 화합물층이 정공 주입층을 포함하는 경우에는, 정공 주입층을 형성하는 정공 주입 재료로서, 유기 화합물이면 포르피린계의 화합물이 효과적이고, 프탈로시아민(이하, H2-Pc라 함), 구리 프탈로시아민(이하, Cu-Pc라 함) 등이 사용될 수도 있다. 도전성 고분자계 화합물로서는, 화학 도핑을 실시한 재료도 있고, 폴리스티렌 술폰(이하, PSS라 함)을 도핑한 폴리에틸렌 디옥시티오펜(이하, PEDOT라 함)이나, 폴리아닐린, 폴리비닐 카르바졸(이하, PVK라 함) 등을 예로 들 수 있다.
또한, 유기 화합물층이 블로킹층을 포함하는 경우에는, 블로킹층을 형성하는 정공 저지 재료로서, 위에서 설명한 BAlq, OXD-7, TAZ, p-EtTAZ, BPhen, BCP 등이 여기 에너지 레벨이 높기 때문에 효과적이다.
본 발명에서는, 정공 수송층(111)과 발광층(112)을 형성하는데 사용한 재료를 공증착시켜, 그 두 층 사이의 계면에 혼합층을 형성하여 이루어지는 구조를 사용할 수 있다. 이와 유사하게, 발광층(112)과 전자 수송층(113) 사이의 계면에 혼합층을 형성하여 이루어지는 구조를 사용하는 것도 가능하다.
다음에, 음극(104)이 형성된다. 음극(104)을 형성하는 재료로서는, 음극(104)으로부터의 전자 주입성을 향상시키기 위해, 3.8 eV 이하의 작은 일 함수를 가지는 재료를 사용한다. 또한, 음극(104)이 투광성을 가지는 경우에는, 음극(214)의 가시광에 대한 투과율은 40% 이상인 것이 바람직하다. 한편, 음극(104)이 차광성을 가지는 경우에는, 음극(104)을 가시광 투과율이 10% 미만인 막으로 형성한다. 예를 들어, 음극(104)은 Al, Ti, W 등으로 이루어지는 단층 막이나, 일 함수가 작은 재료와의 적층 막으로 형성할 수도 있다.
이상에 의해, 양극(102), 유기 화합물층(103) 및 음극(104)으로 이루어지고 유기 화합물층(103)이 음극과 접하는 영역에 전자 전달 영역(114)이 형성된 본 발명의 발광소자가 형성될 수 있다.
또한, 여기서는 나타내지 않았으나, 본 발명에서는, 전자 전달 영역 뿐만 아니라 정공 전달 영역을 형성하는 것도 가능하다. 정공 전달 영역은, 아래의 구조식 (A1)∼(A4)로 표시되는 분자 골격을 적어도 일부에 포함하는 억셉터성 분자와, 정공 수송성 재료 또는 정공 주입성 재료를 사용하여 형성된다. 또한, 그 억셉터성 분자는, 주입된 정공의 수송성 향상 및 정공 전달 영역의 도전성의 향상의 관점에서, 전체 정공 전달 영역의 50% 이상으로 포함되는 것이 바람직하다.
구조식 (A1) : 시아노형 억셉터
Figure 112007084817234-PAT00008
구조식 (A2) : 퀴논형 억셉터
Figure 112007084817234-PAT00009
구조식 (A3) : 니트로화합물형 억셉터
Figure 112007084817234-PAT00010
구조식 (A4) : 퀴노디이민형 억셉터
Figure 112007084817234-PAT00011
[실시형태 2]
본 발명에 따라 형성되는 발광장치에서의 발광소자의 소자 구조에 대하여 도 2(A) 및 도 2(B)를 사용하여 설명한다. 도 2(A)는 발광장치의 화소부의 단면 구조를 나타낸 것이고, 도 2(B)는 발광소자의 소자 구조를 나타낸 것이다. 구체적으로 는, 전류 제어용 TFT에 전기적으로 접속된 한쪽 전극과 다른쪽 전극 사이에 유기 화합물층이 형성되고, 그 다른쪽 전극이 투광성 재료로 된 음극인 경우의 상방 출사형 소자 구조에 대해 설명한다.
도 2(A)에서, 기판(201)상에 박막트랜지스터(TFT)가 형성되어 있다. 여기서는, 발광소자(215)의 제1 전극(210)에 전기적으로 접속되고, 발광소자(215)에 공급되는 전류를 제어하는 기능을 가지는 전류 제어용 TFT(222)와, 이 전류 제어용 TFT(222)의 게이트 전극에 인가되는 비디오 신호를 제어하기 위한 스위치용 TFT(221)를 나타내고 있다.
여기서, 기판(201)으로서는, 차광성을 가지는 실리콘 기판을 사용하지만, 유리 기판, 석영 기판, 수지 기판 또는 가요성 기판 재료(플라스틱)를 사용할 수도 있다. 또한, 각 TFT의 활성층은 적어도 채널 형성 영역(202), 소스 영역(203), 및 드레인 영역(204)을 구비하고 있다.
또한, 각 TFT의 활성층은 게이트 절연막(205)으로 덮여 있고, 그 게이트 절연막(205)을 사이에 두고 채널 형성 영역(202)과 겹치도록 게이트 전극(206)이 형성되어 있다. 또한, 게이트 전극(206)을 덮도록 층간절연막(208)이 형성되어 있다. 또한, 층간절연막(208)을 형성하는 재료로서는, 산화규소, 질화규소 및 산화질화규소 등의 규소를 함유하는 절연막 이외에, 폴리이미드, 폴리아미드, 아크릴(감광성 아크릴을 포함), BCB(벤조시클로부텐) 등의 유기 수지막을 사용할 수 있다.
이어서, 층간절연막(208) 상에, 전류 제어용 TFT(222)의 소스 영역(203)에 전기적으로 접속되는 배선(207)과, 드레인 영역(204)에 전기적으로 접속되는 제1 전극(211)이 형성된다. 본 실시형태에서는, 제1 전극(211)은 양극이 되도록 형성되어 있다. 따라서, 제1 전극(양극)(211)은 양극으로서 기능하고 일 함수가 큰 재료를 사용한다. 또한, 제1 전극(211)을 형성하는 재료로서는, 차광성을 가지고 반사율이 높은 도전성 재료를 사용하는 것이 바람직하다. 또한, 전류 제어용 TFT(222)는 p채널형 TFT로 형성되는 것이 바람직하다.
또한, 제1 전극(양극)(211)의 엣지(edge)부 및 배선(207) 등을 덮도록 절연층(209)이 형성된다. 이어서, 제1 전극(양극)(211) 상에 유기 화합물층(213)을 형성하고, 그 유기 화합물층 위에, 음극이 되는 제2 전극(214)을 형성함으로써, 발광소자(215)를 완성시킬 수 있다. 본 실시형태에서는, 제2 전극(음극)(214)을 투광성을 가지도록 형성해야 하므로, 이 제2 전극(음극)(214)은 광(가시광)을 투과할 정도의 막 두께로 형성된다.
본 실시형태에서는, 제2 전극(음극)(214)이 투광성을 가지므로, 유기 화합물층(213)에서의 캐리어의 재결합에 의해 발생하는 광이 제2 전극(음극)(214) 측으로부터 출사되는 상면 출사 구조가 된다.
다음에, 도 2(A)에서 설명한 발광장치의 발광소자에서의 소자 구조에 대해 도 2(B)를 사용하여 상세히 설명한다. 특히, 유기 화합물층에 저분자계 화합물을 사용하여 형성한 소자 구조에 대해 설명한다.
제1 전극(양극)(211)은 차광성의 금속 화합물막으로 형성된다. 본 실시형태에서, 제1 전극(양극)(211)은 도 2(A)에서 나타낸 바와 같이 전류 제어용 TFT(222) 와 전기적으로 접속된 전극이고, 본 실시형태에서는 TiN을 사용하여 스퍼터링법에 의해 120 nm의 막 두께로 형성된다. 또한, 여기서 사용하는 스퍼터링법으로서는, 2극 스퍼터링법, 이온 빔 스퍼터링법, 또는 대향 타겟 스퍼터링법 등이 있다.
그 다음, 제1 전극(양극)(211) 상에 유기 화합물층(213)이 형성되는데, 맨 먼저, 양극으로부터의 정공 주입성을 향상시키는 기능을 가지는 정공 주입층(231)이 형성된다. 본 실시형태에서는, 정공 주입층(231)으로서, 구리 프탈로시아민(이하, Cu-Pc라 함)을 30 nm의 막 두께로 증착법에 의해 성막한다.
이어서, 정공 수송성이 우수한 재료에 의해 정공 수송층(232)을 형성한다. 여기서는, 4,4'-비스[N-(1-나프틸)-N-페닐-아미노]-비페닐(이하, α-NPD라 함)을 40 nm의 막 두께로 증착법에 의해 성막한다.
이어서, 발광층(233)이 형성된다. 본 실시형태에서는, 발광층(233)에서 정공과 전자가 재결합하여 발광을 발생시킨다. 발광층(233)은, 정공 수송성을 가지는 호스트 재료로서 4,4'-디카르바졸-비페닐(이하, CBP라 함)을 사용하고, 발광성을 가지는 유기 화합물인 트리스(2-페닐피리딘)이리듐(이하, Ir(ppy)3라 함)와 함께 공증착함으로써, 30 nm의 막 두께로 성막된다.
또한, 블로킹층(234)이 형성된다. 블로킹층(235)은 정공 저지층으로도 불리고, 발광층(233)에 주입된 정공이 전자 수송층을 통과하여 음극에 도달함으로써 재결합에 관여하지 않는 불필요한 전류가 흐르는 것을 방지하기 위한 층이다. 본 실시형태에서는, 블로킹층(234)으로서, 바소큐프로인(이하, BCP라 함)을 10 nm의 막 두께로 증착법에 의해 성막한다.
그 다음, 전자 수송층(235)이 형성된다. 전자 수송층(235)은 전자 수용성을 가지는 전자 수송성 재료에 의해 형성된다. 본 실시형태에서는, 전자 수송층(235)으로서, Alq3를 40 nm의 막 두께로 증착법에 의해 성막한다.
또한, 전자 수송성 재료와 도너성 분자를 공증착함으로써 전자 전달 영역(236)을 형성할 수 있다. 이상에 의해, 적층 구조를 가지는 유기 화합물층(213)이 완성된다. 전자 전달 영역(236)은 상기한 구조식 (D1)∼(D7)로 나타내어지는 분자 골격을 적어도 일부에 포함하는 도너성 분자를 사용하여 형성된다. 본 실시형태에서는, 전자 전달 영역(236)으로서, 도너성 분자인 3,3',5,5'-테트라메틸벤지딘(이하, TMB라 함)와 전자 수송성 재료인 Alq3를 5 nm의 막 두께로 공증착함으로써 성막한다.
이어서, 음극이 되는 제2 전극(214)이 형성된다. 본 실시형태에서, 제2 전극(음극)(214)은 유기 화합물층(213)에서 발생한 광을 투과시키는 전극이므로, 투광성을 가지는 재료로 형성된다. 또한, 제2 전극(음극)(214)은 전자를 유기 화합물층(213)에 주입하는 전극이므로, 일 함수가 작은 재료로 형성할 필요가 있다. 따라서, 본 실시형태에서는, 알루미늄(Al)을 20 nm의 막 두께로 성막하여 제2 전극(음극)(214)을 형성한다.
또한, 본 실시형태에서는, 음극에서의 투과율을 40% 이상 확보하기 위해 음극을 10∼30 nm 정도의 초박막으로 형성하고 있으나, 음극으로서의 기능을 충분히 가지고, 또한, 투과율을 40% 이상 확보하는 것이 가능한 재료이면, 반드시 막 두께를 얇게 할 필요는 없다.
또한, 본 실시형태의 소자 구조를 가지는 발광장치에서의 유기 화합물층의 형성에 고분자계 화합물과 저분자계 화합물을 사용한 경우의 소자 구조에 대하여 도 3을 사용하여 설명한다.
도 2(B)와 마찬가지로, 제1 전극(양극)(301)은 차광성을 가지는 금속 화합물막으로 형성된다. 그러나, 제1 전극(양극)(301) 상에 형성된 유기 화합물층(302)은 도 2(B)와 달리, 정공 수송층(303), 발광층(304), 전자 수송층(305), 및 이 전자 수송층(305)의 일부에 형성된 전자 전달 영역(306)의 적층 구조로 이루어진다. 또한, 여기서는, 정공 수송층(303) 및 발광층(403)에 고분자계 화합물을 사용한 경우에 대해 설명한다.
정공 수송층(303)은 PEDOT (폴리(3,4-에틸렌 디옥시티오펜)와 폴리스티렌 술폰(이하, PSS라 함) 모두를 사용하여 형성될 수 있고, 또한, 폴리아닐린(이하, PANI라 함)과 장뇌 술폰산(이하, CSA라 함) 모두를 사용하여 형성될 수도 있다. 또한, 이들 재료는 수용성이므로, 물을 용매로 하여 제조한 도포액을 스핀 코팅법에 의해 도포하여 성막한다. 또한, 본 실시형태에서는, 정공 수송층(303)이 PEDOT 및 PSS로 이루어지는 막에 의해 30 nm의 막 두께로 형성된다.
또한, 발광층(304)에는, 폴리파라페닐렌 비닐렌계, 폴리파라페닐렌계, 폴리티오펜계, 또는 폴리플루오렌계의 재료를 사용할 수도 있다.
폴리파라페닐렌 비닐렌계 재료로서는, 오렌지색 발광을 얻을 수 있는 폴리파 라페닐렌 비닐렌(이하, PPV라 함), 또는, 폴리[2-(2'-에틸-헥속시)-5-메톡시-1,4-페닐렌 비닐렌](이하, MEH-PPV라 함), 녹색 발광을 얻을 수 있는 폴리[2-(디알콕시페닐)-1,4-페닐렌 비닐렌](이하, ROPh-PPV라 함) 등을 사용할 수 있다.
폴리파라페닐렌계 재료로서는, 청색 발광을 얻을 수 있는 폴리[2,5-디알콕시-1,4-페닐렌](이하, RO-PPP라 함), 폴리(2,5-디헥속시-1,4-페닐렌) 등을 사용할 수 있다.
또한, 폴리티오펜계 재료로서는, 적색 발광을 얻을 수 있는 폴리[3-알킬티오펜](이하, PAT라 함), 폴리[3-헥실티오펜](이하, PHT라 함), 폴리[3-시클로헥실티오펜](이하, PCHT라 함), 폴리[3-시클로헥실-4-메틸티오펜](이하, PCHMT라 함), 폴리[3,4-디시클로헥실티오펜](이하, PDCHT라 함), 폴리[3-(4-옥틸페닐)-티오펜](이하, POPT라 함), 폴리[3-(4-옥틸페닐)-2,2-바이티오펜](이하, PTOPT라 함) 등을 사용할 수있다.
또한, 폴리플루오렌계 재료로서는, 청색 발광을 얻을 수 있는 폴리(9,9-디알킬플루오렌)(이하, PDAF라 함), 폴리(9,9-디옥틸플루오렌(이하, PDOF라 함) 등을 사용할 수 있다.
또한, 이들 재료는 유기 용매에 용해시킨 용액을 도포법에 의해 도포하여 성막된다. 여기서 사용하는 유기 용매로서는, 톨루엔, 벤젠, 클로로벤젠, 디클로로벤젠, 클로로포름, 테트랄린, 크실렌, 디클로로메탄, 시클로헥산, NMP (N-메틸-2-피롤리돈), 디메틸 술폭시드, 시클로헥사논, 디옥산, THF (테트라히드로퓨란) 등이 있다.
또한, 본 실시형태에서는, 발광층(304)을, PPV를 톨루엔에 용해시켜 제조한 도포액을 스핀 코팅법에 의해 도포하여 80 nm의 막 두께로 형성한다.
이어서, 발광층(304) 상에 전자 수송층(305)을 형성한다. 여기서는, 전자 수송층(305)을 형성하는 재료로서, 저분자계 화합물인 Alq3를 사용하여 증착법에 의해 40 nm의 막 두께로 형성한다.
또한, 전자 수송층(305)을 형성하는 전자 수송성 재료와 도너성 분자와의 공증착에 의해 형성되는 전자 전달 영역(306)을 형성함으로써, 적층 구조를 가지는 유기 화합물층(302)이 완성된다. 여기서도 도 2(B)와 마찬가지로, 전자 전달 영역(306)으로서 TMB와 Alq3를 공증착에 의해 5 nm의 막 두께로 형성한다.
마지막으로, 제2 전극(음극)(307)이 형성되어, 발광소자가 완성된다. 또한, 여기서 형성되는 제2 전극(음극)(307)은 도 2(B)에서 설명한 경우와 마찬가지로 20 nm의 Al의 적층에 의해 형성된다.
[실시형태 3]
본 실시형태에서는, 실시형태 2에서 설명한 발광장치와는 발광소자의 소자 구조가 다른 발광장치에 대해 도 4(A) 및 도 4(B)를 사용하여 설명한다. 도 4(A)는 발광장치의 화소부의 단면 구조를 나타내는 도면이고, 도 4(B)는 발광소자의 소자 구조를 나타내는 도면이다. 구체적으로는, 전류 제어용 TFT에 전기적으로 접속된 한쪽 전극과 다른쪽 전극 사이에 유기 화합물층이 형성되고, 그 다른쪽 전극이 투광성 재료로 된 양극인 경우의 상방 출사형 소자 구조에 대해 설명한다.
또한, 본 실시형태의 발광장치도 실시형태 2와 마찬가지로, 전류 제어용 TFT(422) 및 스위칭용 TFT(421)를 기판(401) 상에 가지고 있고, 본 실시형태의 경우에는, 전류 제어용 TFT(422)는 n채널형 TFT로 형성되는 것이 바람직하다.
전류 제어용 TFT(422) 및 스위칭용 TFT(421)을 덮도록 층간절연막(408)이 형성되고, 이 층간절연막(408) 상에는, 전류 제어용 TFT(422)의 소스 영역(403)에 전기적으로 접속되는 배선(407)과, 전류 제어용 TFT(422)의 드레인 영역(404)에 전기적으로 접속되는 제1 전극(411)이 형성되어 있다. 또한, 본 실시형태에서는, 제1 전극(411)은 음극이 되도록 형성되어 있다. 제1 전극(411)의 엣지부와 배선(407) 등을 덮도록 절연층(412)이 형성된다. 따라서, 제1 전극(음극)(411)은 음극으로서 기능하는 일 함수가 작은 재료를 사용한다. 또한, 제1 전극(음극)(411)을 형성하는 재료로서는, 차광성을 가지고, 또한, 반사율이 높은 도전성 재료를 사용하는 것이 바람직하다. 부호 402는 채널 형성 영역을 나타내고, 부호 405는 게이트 절연막을 나타내고, 부호 406은 게이트 전극을 나타낸다.
또한, 제1 전극(음극)(411) 상에 유기 화합물층(413)이 형성되고, 그 유기 화합물층 위에, 양극이 되는 제2 전극(414)을 형성함으로써, 발광소자(415)를 완성시킬 수 있다. 본 실시형태에서는, 제2 전극(양극)(414)이 투광성을 가지도록 형성되어야 하므므로, 제2 전극(양극)(414)은 광(가시광)을 투과하는 투명 도전막으로 형성된다.
본 실시형태에서는, 제2 전극(양극)(414)에 투명 도전막을 사용하므로, 유기 화합물층(413)에서의 캐리어의 재결합에 의해 발생하는 광이 제2 전극(양극)(414) 측으로부터 출사되는 상면 출사 구조가 된다. 또한, 본 실시형태에서는, 제1 전극(음극)(411)을 차광성 재료로 형성하는 것이 바람직하다.
디음에, 도 4(A)에서 설명한 발광장치의 발광소자의 소자 구조에 대해 도4(B)를 사용하여 상세히 설명한다. 특히, 유기 화합물층에 저분자계 화합물을 사용하여 형성한 소자 구조에 대해 설명한다.
제1 전극(음극)(411)은 차광성을 가지는 도전막에 의해 형성된다. 본 실시형태에서, 제1 전극(음극)(411)은 도 4(A)에서 도시한 바와 같이 전류 제어용 TFT(422)에 전기적으로 접속된 전극이고, 본 실시형태에서는 110 nm의 막 두께로 형성된 Al에 의해 형성된다. 또한, 이때의 성막에는 증착법을 사용한다.
그 다음, 제1 전극(음극)(411) 상에 유기 화합물층(413)이 형성되는데, 맨 먼저, 전자 전달 영역(431)이 형성된다. 전자 전달 영역(431)은 상기한 구조식 (D1)∼(D7)로 표시되는 분자 골격을 적어도 일부에 포함하는 도너성 분자와, 이어서 형성되는 전자 수송층(432)을 형성하는 전자 수송성 재료를 공증착함으로써 형성된다. 본 실시형태에서는, 전자 전달 영역(431)이 TMB와 Alq3를 5 nm의 막 두께로 공증착함으로써 형성된다.
이어서, 전자 수송성을 높이는 기능을 하는 전자 수송층(432)을 형성한다. 전자 수송층(432)은 전자 수용성을 가지는 전자 수송성 재료에 의해 형성된다. 본 실시형태에서는, 전자 수송층(432)으로서, Alq3를 40 nm의 막 두께로 증착법에 의해 성막한다.
이어서, 블로킹층(433)이 형성된다. 블로킹층(433)은 정공 저지층이라고도 불리고, 발광층(434)에 주입된 정공이 전자 수송층(432)을 통과하여 제1 전극(음극)(411)에 도달한 경우 재결합에 관여하지 않는 불필요한 전류가 흐르는 것을 방지하기 위한 층이다. 본 실시형태에서는, 블로킹층(433)으로서, BCP를 10 nm의 막 두께로 증착법에 의해 성막한다.
이어서, 발광층(434)이 형성된다. 본 실시형태에서는, 발광층(434)에서 정공과 전자가 재결합하여 발광을 발생시킨다. 발광층(434)은, 정공 수송성을 가지는 호스트 재료로서 CBP를 사용하고, 발광성 유기 화합물인 Ir(ppy)3와 공증착함으로써 30 nm의 막 두께로 형성된다.
이어서, 정공 수송성이 우수한 재료에 의해 정공 수송층(435)이 형성된다. 여기서는 α-NPD를 40 nm의 막 두께로 증착법에 의해 성막한다.
마지막으로, 정공 주입층(436)을 형성함으로써, 적층 구조를 가지는 유기 화합물층(413)이 완성된다. 정공 주입층(436)은 양극으로부터의 정공의 주입성을 향상시키는 기능을 한다. 본 실시형태에서는, 정공 주입층(436)으로서, Cu-Pc를 30 nm의 막 두께로 성막하여 형성한다. 이 성막에 증착법을 사용한다.
이어서, 양극이 되는 제2 전극(414)이 형성된다. 본 실시형태에서 제2 전극(양극)(414)은 유기 화합물층(413)에서 발생한 광을 투과시키는 전극이므로, 투광성을 가지는 재료로 형성된다. 또한, 제2 전극(양극)(414)은 정공을 유기 화합물층(413)에 주입하는 전극이므로, 일 함수가 큰 재료로 형성할 필요가 있다.
또한, 본 실시형태에서는, 제2 전극(양극)(414)를 형성하는 재료로서, ITO막이나, 산화 인듐에 2∼20%의 산화 아연(ZnO)을 혼합한 투명 도전막을 사용하고, 스퍼터링법에 의해 100 nm의 막 두께로 형성한다. 또한, 일 함수가 큰 투명 도전막이라면, 공지의 다른 재료(IZO, 산화인듐과 산화아연으로 된 재료 등)를 사용하여 제2 전극(양극)(414)을 형성할 수도 있다.
또한, 본 실시형태의 소자 구조를 가지는 발광장치에서의 유기 화합물층을 고분자계 화합물과 저분자계 화합물을 사용하여 형성한 경우의 소자 구조에 대하여 도 5를 사용하여 설명한다.
도 4(B)와 마찬가지로, 제1 전극(음극)(501)은 차광성을 가지는 도전막에 의해 형성된다. 그러나, 제1 전극(음극)(501) 상에 형성되는 유기 화합물층(502)은 도 4(B)와 달리, 전자 전달 영역(503), 전자 수송층(504), 발광층(505), 및 정공 수송층(506)의 적층 구조로 이루어진다. 또한, 여기서는, 발광층(505) 및 정공 수송층(506)에 고분자계 화합물을 사용한 경우에 대해 설명한다.
제1 전극(음극)(501)상에 전자 전달 영역(503)이 형성된다. 여기서는, 도 4(B)에서 설명한 것과 마찬가지로, 전자 전달 영역(503)으로서, TMB와 Alq3를 공증착에 의해 5 nm의 막 두께로 성막한다.
이어서, 전자 전달 영역(503)상에 전자 수송층(504)을 형성한다. 여기서는, 전자 수송층(504)을 형성하는 재료로서, 저분자계 화합물인 Alq3를 사용하여 증착법에 의해 40 nm의 막 두께로 형성한다.
이어서, 발광층(505)으로서, PPV를 톨루엔에 용해시켜 제조한 도포액을 스핀 코팅법에 의해 도포하여 80 nm의 막 두께로 형성한다.
이어서, 정공 수송층(506)을 형성함으로써, 적층 구조를 가지는 유기 화합물층(502)이 완성된다. 본 실시형태에서는, PEDOT와 PSS를 물에 용해시켜 제조한 도포액을 스핀 코팅법에 의해 도포하여 정공 수송층(506)을 성막한다. 또한, 본 실시형태에서는, 정공 수송층(506)을 30 nm의 막 두께로 형성한다.
마지막으로, 제2 전극(양극)(507)이 형성되어, 발광소자가 완성된다. 여기서 형성되는 제2 전극(양극)(507)은 도 4(B)에 도시한 경우와 마찬가지로, 산화 인듐ㆍ주석(ITO)막이나, 산화 인듐에 2∼20%의 산화 아연(ZnO)을 혼합한 투명 도전막을 스퍼터링법에 의해 성막하여 형성한다.
[실시형태 4]
본 실시형태에서는, 실시형태 2 또는 실시형태 3에서 설명한 발광장치와는 발광소자의 소자 구조가 다른 발광장치에 대해 도 6(A) 및 도 6(B)를 사용하여 설명한다. 도 6(A)는 발광장치의 화소부의 단면 구조를 나타내는 도면이고, 도 6(B)는 발광소자의 소자 구조를 나타내는 도면이다. 구체적으로는, 전류 제어용 TFT에 전기적으로 접속된 한쪽 전극이 투광성을 가지는 재료로 된 양극인 경우의 하방 출사형 소자 구조에 대해 설명한다.
본 실시형태의 발광장치도 실시형태 2 및 실시형태 3과 마찬가지로, 전류 제어용 TFT(622) 및 스위칭용 TFT(621)을 기판(601) 상에 가지고 있으나, 본 실시형태의 경우에는 전류 제어용 TFT(622)는 p채널형 TFT로 형성되는 것이 바람직하다.
전류 제어용 TFT(622) 및 스위칭용 TFT(621)을 덮도록 형성된 층간절연막(608) 상에, 전류 제어용 TFT(622)의 소스 영역(603)에 전기적으로 접속되는 배선(607)과, 전류 제어용 TFT(622)의 드레인 영역(604)에 전기적으로 접속되는 제1 전극(611)이 형성되어 있다. 본 실시형태에서는, 제1 전극(611)은 양극이 되도록 형성되어 있다. 따라서, 제1 전극(양극)(611)은 양극으로서 기능하는 일 함수가 큰 재료를 사용하여 형성된다. 제1 전극(양극)(611)의 엣지부와 배선(607) 등을 덮도록 절연층(612)이 형성된다. 제1 전극(양극)(611)을 형성하는 재료로서는, 투광성을 가지는 도전성 재료를 사용하는 것이 바람직하다. 부호 602는 채널 형성 영역을 나타내고, 부호 605는 게이트 절연막을 나타내고, 부호 606은 게이트 전극을 나타낸다.
또한, 기판(601)으로서는, 투광성을 가지는 기판으로서 유리 기판을 사용하지만, 석영 기판도 사용 가능하다.
또한, 제1 전극(양극)(611) 상에 유기 화합물층(613)이 형성되고, 그 유기 화합물층 위에, 음극이 되는 제2 전극(614)을 형성함으로써, 발광소자(615)를 완성시킬 수 있다. 본 실시형태에서는, 제1 전극(양극)(611)이 투광성을 가지도록 형성되어야 하므므로, 제1 전극(양극)(611)은 광(가시광)을 투과하는 투명 도전막으로 형성된다. 또한, 제2 전극(음극)(614)은 차광성을 가지는 재료로 형성되는 것이 바람직하다.
본 실시형태에서는, 제1 전극(양극)(611)에 투명 도전막을 사용하므로, 유기 화합물층(613)에서의 캐리어의 재결합에 의해 발생한 광이 제1 전극(양극)(611)측 으로부터 출사되는 하면 출사 구조가 된다.
다음에, 도 6(A)에서 설명한 발광장치의 발광소자에서의 소자 구조에 대해 도 6(B)를 사용하여 상세히 설명한다. 특히, 유기 화합물층에 저분자계 화합물을 사용하여 형성한 소자 구조에 대해 설명한다.
제1 전극(양극)(611)은 투광성을 가지는 투명 도전막에 의해 형성된다. 본 실시형태에서, 제1 전극(양극)(611)은 도 6(A)에서 나타낸 바와 같이 전류 제어용 TFT(622)에 전기적으로 접속된 전극으로, 본 실시형태에서는, 제1 전극(양극)(611)을 형성하는 재료로서, ITO막이나, 산화 인듐에 2∼20%의 산화 아연(ZnO)을 혼합한 투명 도전막을 사용하고, 스퍼터링법에 의해 100 nm의 막 두께로 성막된다.
그 다음, 제1 전극(양극)(611) 상에 유기 화합물층(613)이 형성되는데, 맨먼저, 양극으로부터의 정공의 주입성을 향상시키는 기능을 가지는 정공 주입층(631)이 형성된다. 본 실시형태에서는, 정공 주입층(631)으로서, Cu-Pc를 30 nm의 막 두께로 증착법에 의해 성막한다.
이어서, 정공 수송성이 우수한 재료로 정공 수송층(632)을 형성한다. 여기서는 두께 40 nm의 α-NPD막을 스퍼터링법에 의해 형성한다.
이어서, 발광층(633)이 형성된다. 본 실시형태에서는, 발광층(633)에서 정공과 전자가 재결합하여 발광을 발생시킨다. 발광층(633)은 정공 수송성을 가지는 호스트 재료로서 CBP를 사용하고, 발광성 유기 화합물인 Ir(ppy)3와 함께 공증착함으로써, 30 nm의 막 두께로 형성된다.
이어서, 블로킹층(634)이 형성된다. 블로킹층(634)은 정공 저지층으로도 불리고, 발광층(633)에 주입된 정공이 전자 수송층을 통과하여 음극에 도달한 경우 재결합에 관여하지 않는 불필요한 전류가 흐르는 것을 방지하기 위한 층이다. 본 실시형태에서는, 블로킹층(634)으로서, BCP를 10 nm의 막 두께로 증착법에 의해 성막한다.
이어서, 전자 수송층(635)이 형성된다. 전자 수송층(635)은 전자 수용성을 가지는 전자 수송성 재료에 의해 형성된다. 본 실시형태에서는, 전자 수송층(635)으로서, Alq3를 40 nm의 막 두께로 증착법에 의해 성막한다.
또한, 전자 수송성을 가지는 재료와 도너성 분자를 공증착함으로써, 전자 전달 영역(636)을 형성할 수 있고, 이상의 과정에 의해, 적층 구조를 가지는 유기 화합물층(613)이 완성된다. 또한, 전자 전달 영역(636)은 상기한 구조식 (D1)∼(D7)로 표시되는 분자 골격을 적어도 일부에 포함하는 도너성 분자와, 전자 수송성을 가지는 재료를 공증착함으로써 형성된다. 본 실시형태에서는, 전자 전달 영역(636)으로서, TMB와 Alq3를 공증착에 의해 5 nm의 막 두께로 성막한다.
이어서, 음극이 되는 제2 전극(614)이 형성된다. 본 실시형태에서, 제2 전극(음극)(614)은 전자를 유기 화합물층(613)에 주입하는 전극이므로, 일 함수가 작은 재료로 형성할 필요가 있다. 따라서, 본 실시형태에서는, 제2 전극(음극)(614)을 Al으로부터 110 nm의 막 두께로 형성한다. 이때의 성막에는 증착법을 사용한다.
또한, 본 실시형태의 소자 구조를 가지는 발광장치에 있어서 유기 화합물층에 고분자계 화합물과 저분자계 화합물을 사용하여 형성한 경우의 소자 구조에 대하여 도 7을 사용하여 설명한다.
도 6(B)과 같은 과정을 통해 제1 전극(양극)(701)이 투광성을 가지는 투명 도전막에 의해 형성된다. 그러나, 제1 전극(양극)(701) 상에 형성되는 유기 화합물층(702)은 정공 수송층(703), 발광층(704), 전자 수송층(705) 및 전자 전달 영역(706)의 적층 구조로 이루어진다. 또한, 여기서는 정공 수송층(703) 및 발광층(704)에 고분자계 화합물을 사용한 경우에 대해 설명한다.
제1 전극(양극)(701)상에 정공 수송층(703)이 형성된다. 여기서는, 정공 수송층(703)으로서, PEDOT와 PSS를 물에 용해시켜 제조한 도포액을 스핀 코팅법에 의해 도포하여 성막한다. 본 실시형태에서는, 정공 수송층(703)을 30 nm의 막 두께로 형성한다.
이어서, 정공 수송층(703) 상에 발광층(704)이 형성된다. 여기서는, 발광층(704)으로서, PAT를 톨루엔에 용해시켜 제조한 도포액을 스핀 코팅법에 의해 도포하여 80 nm의 막 두께로 형성한다.
이어서, 발광층(704) 상에 전자 수송층(705)이 형성된다. 여기서는, 전자 수송층(705)을 형성하는 재료로서, 저분자계 화합물인 Alq3를 사용하여 증착법에 의해 40 nm의 막 두께로 전자 수송층(705)을 형성한다.
이어서, 전자 전달 영역(706)이 형성된다. 여기서는, 도 6(B)에서 설명한 바와 같이, 전자 전달 영역(706)이 TMB와 Alq3를 공증착에 의해 5 nm의 막 두께로 형성된다.
마지막으로, 제2 전극(음극)(707)이 형성되어, 발광소자가 완성된다. 또한, 여기서 형성되는 제2 전극(음극)(707)은 도 6(B)에서 도시한 것과 같은 과정을 통해 110 nm의 막 두께로 Al에 의해 형성된다.
[실시형태 5]
본 실시형태에서는, 도 8(A)에 도시한 바와 같이, 양극이 되는 제1 전극(802)과 유기 화합물층(803)이 접하는 영역에 정공 전달 영역(805)을 가지고, 음극이 되는 제2 전극(804)과 유기 화합물층(803)이 접하는 영역에 전자 전달 영역(809)을 가지는 발광소자의 소자 구조에 대해 설명한다. 부호 806은 정공 수송층을 나타내고, 부호 807은 발광층을 나타내고, 부호 808은 전자 수송층을 나타낸다.
도 8(B)에는, 실시형태 2에서 설명한 상방 출사형 발광소자에 추가로, 양극인 제1 전극(802)과 유기 화합물층(803)이 접하는 영역에 정공 전달 영역(821)을 가지는 구조가 도시되어 있다.
즉, 제1 전극(양극)(802)상에, 정공 전달 영역(821)이 억셉터성 분자인 TCNQ와 정공 수송성을 가지는 재료인 α-NPD를 공증착함으로써 30 nm의 막 두께로 형성된다.
그리고, 정공 전달 영역(821) 상에, 정공 수송층(822)이 α-NPD를 40 nm의 막 두께로 증착함으로써 형성된다.
또한, 정공 수송층(822) 상에는, 도 2(B)에 도시한 것과 마찬가지로, 발광층(823), 블로킹층(824), 전자 수송층(825) 및 전자 전달 영역(826)이 형성되어, 적층 구조를 가지는 유기 화합물층(803)이 형성된다.
마지막으로, Al을 20 nm의 막 두께로 성막하여 제2 전극(음극)(804)이 형성되고, 이에 따라, 정공 전달 영역(821) 및 전자 전달 영역(826)을 가지는 상방 출사형 발광장치가 형성된다.
다음에, 도 9(A)에 도시된 바와 같이, 실시형태 3에서 설명한 상방 출사형 발광소자에 추가로, 양극인 제2 전극(904)과 유기 화합물층(903)이 접하는 영역에 정공 전달 영역(916)을 가지는 발광소자의 소자 구조에 대해 설명한다.
또한, Al을 110 nm의 막 두께로 성막하여 형성된 제1 전극(902) 상에, 도 4(B)에 도시한 것과 마찬가지로, 전자 전달 영역(911), 전자 수송층(912), 블로킹층(913), 발광층(914) 및 정공 수송층(915)이 형성된다.
그리고, 정공 수송층(915) 상에, 정공 전달 영역(916)이 억셉터성 분자인 TCNQ와 정공 수송성 재료인 α-NPD를 공증착함으로써 30 nm의 막 두께로 형성된다.
마지막으로, ITO를 120 nm의 막 두께로 성막하여 제2 전극(양극)(904)이 형성되고, 이에 따라, 전자 전달 영역(911) 및 정공 전달 영역(916)을 가지는 상방 출사형 발광장치가 형성된다.
다음에, 도 9(B)에 도시된 바와 같이, 실시형태 4에서 설명한 하방 출사형 발광소자에 추가로, 양극인 제1 전극(922)과 유기 화합물층(923)이 접하는 영역에 정공 전달 영역(931)을 가지는 발광소자의 소자 구조에 대해 설명한다.
즉, ITO를 120 nm의 막 두께로 성막하여 형성된 제1 전극(양극)(922)상에, 정공 전달 영역(931)이 억셉터성 분자인 TCNQ와 정공 수송성을 가지는 재료인 α-NPD를 공증착함으로써 30 nm의 막 두께로 형성된다
그리고, 정공 전달 영역(931) 상에, 정공 수송층(932)이 α-NPD를 40 nm의 막 두께로 증착함으로써 형성된다.
또한, 정공 수송층(932)상에는, 도 6(B)에서 도시한 것과 같은 과정을 통해 발광층(933), 블로킹층(934), 전자 수송층(935), 및 전자 전달 영역(936)이 형성되어, 적층 구조를 가지는 유기 화합물층이 형성된다.
마지막으로, Al을 110 nm의 막 두께로 성막하여 제2 전극(음극)(924)이 형성되어, 정공 전달 영역(931) 및 전자 전달 영역(936)을 가지는 상방 출사형 발광장치를 형성한다.
[실시형태 6]
본 실시형태에서는, 동일 기판상에 화소부와 화소부의 주변에 제공되는 구동회로의 TFT(n채널형 TFT 및 p채널형 TFT)를 동시에 제조하는 방법에 대해 도 10∼도 13을 참조하여 설명한다. 또한, 본 실시형태에서는, 실시형태 2에서 나타낸 소자 구조를 가지는 발광소자를 형성한다.
먼저, 기판(600) 상에 하지 절연막(601)을 형성하고, 결정 구조를 가지는 제1 반도체막을 얻은 후, 소망의 형상으로 에칭 처리하여, 섬 형상으로 분리된 반도체층(602∼605)을 형성한다.
기판(600)으로서는 유리 기판(#1737)을 사용하고, 하지 절연막(601)으로서는, 플라즈마 CVD법에 의해 성막 온도 400℃, 원료 가스 SiH4, NH3, N20로 제조되는 산화질화규소막(601a)(조성비: Si=32%, O=27%, N=24%, H=7%)을 하지 절연막의 하층으로서 50 nm(바람직하게는 10∼200 nm)의 두께로 형성한다. 이어서, 그 막의 표면을 오존수로 세정한 후, 표면의 산화막을 희석된 불산(1/100 희석)으로 제거한다. 이어서, 플라즈마 CVD법에 의해 성막 온도 400℃, 원료 가스 SiH4, N2O로 제조되는 산화질화규소막(601b)((조성비: Si=32%, O=59%, N=7%, H=2%)을 하지 절연막의 상층으로서 100 nm(바람직하게는 50∼200 nm)의 두께로 적층 형성한다. 그 하지 절연막 상에, 대기에의 노출 없이 플라즈마 CVD법에 의해 성막 온도 300℃, 성막 가스 SiH4에 의해 비정질 구조를 가지는 반도체막(여기서는 비정질 규소막)을 54 nm의 두께(바람직하게는 25∼80 nm)로 형성한다.
본 실시형태에서는, 하지막(601)을 2층 구조로 형성하였으나, 상기 절연막의 단층막 또는 2층 이상 적층시킨 구조로 형성할 수도 있다. 또한, 반도체막의 재료에 제한은 없으나, 바람직하게는, 규소 또는 규소 게르마늄(SixGe1 -x(x = 0.0001∼0.02)) 합금 등을 사용하여 공지의 수단(스퍼터링법, LPCVD법, 또는 플라즈마 CVD법 등)에 의해 형성하면 좋다. 또한, 플라즈마 CVD 장치는 매엽식(枚葉式) 장치일 수도 있고, 배치(batch)식 장치일 수도 있다. 또한, 동일한 성막실에서 대기에 접하지 않고 하지 절연막과 반도체막을 연속적으로 성막할 수도 있다.
이어서, 비정질 구조를 가지는 반도체막의 표면을 세정한 후, 오존수로 표면 에 약 2 nm의 초박막의 산화막을 형성한다. 이어서, TFT의 스레시홀드값을 제어하기 위해 상기 반도체막에 미량의 불순물 원소(붕소 또는 인)의 도핑을 행한다. 여기서는, 디보란(B2H6)을 질량 분리 없이 플라즈마 여기하는 이온 도핑법을 사용하여 비정질 규소막에 붕소를 도핑하였다. 도핑 조건은, 가속 전압을 15 kV로 하고, 디보란을 수소로 1%로 희석한 가스의 유량을 30 sccm으로 하고, 도즈량을 2×1012 /cm2로 하였다.
이어서, 중량 환산으로 10 ppm의 니켈을 함유하는 초산 니켈염 용액을 스피너에 의해 도포한다. 도포 대신에, 니켈 원소를 스퍼터링에 의해 전면에 산포하는 방법을 사용할 수도 있다.
이어서, 반도체막에 가열 처리를 행하여 결정화시켜, 결정 구조를 가지는 반도체막을 형성한다. 이 가열 처리는 전기로의 열처리 또는 강광(强光)의 조사를 사용하면 좋다. 전기로의 열처리를 채용하는 경우, 500∼650℃에서 4∼24시간 처리하면 좋다. 여기서는, 탈수소화를 위한 열처리(500℃, 1시간) 후, 결정화를 위한 열처리(550℃, 4시간)를 행하여, 결정 구조를 가지는 규소막을 얻었다. 또한, 여기서는, 전기로를 사용한 열처리를 사용하여 결정화를 행하였으나, 단시간에 결정화가 가능한 램프 어닐 장치로 결정화를 행할 수도 있다. 또한, 여기서는, 규소의 결정화를 조장하는 금속 원소로서 니켈을 사용한 결정화 기술을 채용하였으나, 다른 공지의 결정화 기술, 예를 들어, 고상 성장법이나 레이저 결정화법을 채용할 수도 있다.
이어서, 결정 구조를 가지는 규소막의 표면의 산화막을 희불산 등으로 제거한 후, 결정화율을 높이고 결정립 내에 남게 되는 결함을 보수하기 위한 제1 레이저광(XeCI: 파장 308 nm)의 조사를 대기 중 또는 산소 분위기에서 행한다. 사용하는 레이저로서는, 연속 발진 또는 펄스 발진의 고체 레이저 또는 기체 레이저 또는 금속 레이저가 바람직하다. 또한, 상기 고체 레이저로서는, 연속 발진 또는 펄스 발진의 YAG 레이저, YVO4 레이저, YLF 레이저, YAlO3 레이저, 유리 레이저, 루비 레이저, 알렉산드라이트 레이저, Ti:사파이어 레이저 등이 있고, 상기 기체 레이저로서는, 연속 발진 또는 펄스 발진의 엑시머 레이저, Ar 레이저, Kr 레이저, CO2 레이저 등이 있고, 상기 금속 레이저로서는, 연속 발진 또는 펄스 발진의 헬륨 카드뮴 레이저, 구리 증기 레이저, 금 증기 레이저를 들 수 있다. 또한, 레이저광을 비선형 광학 소자에 의해 제2 고조파 또는 제3 고조파로 변환하여 사용할 수도 있다. 또한, 펄스 발진 레이저를 사용하는 경우에는, 반복 주파수 1 Hz∼10 KHz 정도의 펄스 레이저광을 사용하고, 그 레이저광을 광학계에 의해 100∼150 mJ/cm3로 집광하여, 50∼98%의 오버랩율로 조사하고, 규소막 표면을 주사시키면 좋다. 여기서는, 반복 주파수 30 Hz, 에너지 밀도 393 mJ/cm2로 제1 레이저광의 조사를 대기 중에서 행한다. 또한, 연속 발진 레이저를 사용하는 경우에는, 에너지 밀도는 0.01∼100 MW/cm2 정도(바람직하게는, 0.1∼10 MW/cm2)가 필요하다. 그리고, 0.5∼2000 ㎝/s 정도의 속도로 기판을 레이저광에 대해 상대적으로 이동시켜 조사하면 좋다. 또 한, 대기 중 또는 산소 분위기에서 행하므로, 제1 레이저광의 조사에 의해 표면에 산화막이 형성된다.
또한, 레이저광의 조사에 의해 형성된 산화막을 불산으로 제거한 후, 제2 레이저광의 조사를 질소 분위기 또는 진공 중에서 행하여, 반도체막의 표면을 평탄화할 수도 있다. 이 경우에도, 상기한 바와 같은 연속 발진 또는 펄스 발진의 고체 레이저 또는 기체 레이저 또는 금속 레이저를 사용할 수 있다. 이 레이저광(제2 레이저광)도 마찬가지로 비선형 광학 소자에 의해 제2 고조파 또는 제3 고조파로 변환하여 사용할 수도 있다. 제2 레이저광의 에너지 밀도는 제1 레이저광의 에너지 밀도보다 크게 하는 것이 바람직하다.
또한, 여기서의 레이저광 조사는, 산화막을 형성하여 후의 스퍼터링에 의한 성막시 결정 구조를 가지는 규소막에 대한 희가스 원소의 첨가를 방지하고, 또한, 게터링 효과를 증대시키는데 있어 매우 중요하다. 이어서, 이 레이저광 조사에 의해 형성된 산화막과, 오존수로 표면을 120초 처리하여 형성된 산화막으로 합계 1∼5 nm의 두께의 배리어층을 형성한다.
이어서, 배리어층 상에 스퍼터링법으로 게터링 사이트가 되는 아르곤 원소를 함유하는 비정질 규소막을 150 nm의 막 두께로 형성한다. 여기서 비정질 규소막을 형성하는 조건은, 성막 압력을 0.3 Pa로 하고 가스(Ar) 유량을 50 sccm으로 하고 성막 파워를 3 kW로 하고 기판 온도를 150℃로 한다. 또한, 상기 조건 하에 형성된 비정질 규소막에 함유된 아르곤의 원자 농도는 3×1020∼6×1020 /cm3, 산소의 원 자 농도는 1×1019∼3×1019 /cm3이다. 그 후, 램프 어닐 장치를 사용하여 650℃, 3분의 열처리를 행하여 게터링한다.
이어서, 배리어층을 에칭 스토퍼로 하여, 게터링 사이트, 즉, 아르곤을 함유하는 비정질 규소막을 선택적으로 제거한 후, 배리어층을 희석된 불산으로 선택적으로 제거한다. 또한, 게터링시 니켈은 산소 농도가 높은 영역으로 쉽게 이동하는 경향이 있으므로, 산화막으로 이루어지는 배리어층을 게터링 후에 제거하는 것이 바람직하다.
이어서, 얻어진 결정 구조를 가지는 규소막(폴리실리콘막이라고도 칭함)의 표면에 오존수로 얇은 산화막을 형성한 후, 레지스트 마스크를 형성하고, 소망의 형상으로 에칭 처리하여, 섬 형상으로 분리된 반도체층을 형성한다. 이 반도체층을 형성한 후, 레지스트 마스크를 제거한다.
또한, 반도체층을 형성한 후, TFT의 스레시홀드값(Vth)을 제어하기 위해 반도체층에 p형 또는 n형 도전성을 부여하는 불순물 원소를 도핑할 수도 있다. p형 도전성을 부여하는 불순물 원소로서는, 붕소(B), 알루미늄(Al), 갈륨(Ga) 등의 주기율표 13족 원소가 알려져 있다. 또한, 반도체에 n형 도전성을 부여하는 불순물 원소로서는, 주기율표 15족에 속하는 원소, 전형적으로는 인(P) 또는 비소(As)가 알려져 있다.
이어서, 얻어진 결정 구조를 가지는 규소막(폴리실리콘막이라고도 칭함)의 표면에 오존수로 얇은 산화막을 형성한다. 그리고, 소망의 형상을 가지고 섬 형상 으로 분리된 반도체층(602∼605)을 얻는 에칭 처리를 위해 레지스트 마스크를 형성한다. 그 반도체층이 얻어진 후, 레지스트 마스크는 제거된다.
이어서, 불산을 함유하는 에천트로 산화막을 제거함과 동시에, 규소막의 표면을 세정한 후, 게이트 절연막(607)으로서, 규소를 주성분으로 하는 절연막을 형성한다. 게이트 절연막(607)의 형성을 위해, Si를 타겟으로 사용한 스퍼터링법에 의해 형성되는 산화규소막과 질화규소막, 플라즈마 CVD법에 의해 형성되는 산화질화규소막과 산화규소막의 적층막을 사용할 수 있다. 본 실시형태에서는, 게이트 절연막이 플라즈마 CVD법에 의해 115 nm의 두께로 형성된 산화질화규소막(조성비: Si=32%, O=59%, N=7%, H=2%)이다.
이어서, 도 10(A)에 도시한 바와 같이, 게이트 절연막(607) 상에, 막 두께 20∼100 nm의 제1 도전막(608)과 막 두께 100∼400 nm의 제2 도전막(609)을 적층 형성한다. 본 실시형태에서는, 게이트 절연막(607)상에, 막 두께 50 nm의 질화 탄탈막과 막 두께 370 nm의 텅스텐 막을 순차로 적층한다.
제1 도전막 및 제2 도전막을 형성하는 도전성 재료로서는, Ta, W, Ti, Mo, Al, Cu로부터 선택된 원소 또는 상기 원소를 주성분으로 하는 합금 재료 또는 화합물 재료를 사용한다. 또한, 제1 도전막 및 제2 도전막으로서, 인 등의 불순물 원소를 도핑한 다결정 규소막으로 대표되는 반도체막이나 Ag:Pd:Cu 합금막을 사용할 수도 있다. 또한, 본 발명은 2층 구조에 한정되지 않고, 예를 들어, 막 두께 50 nm의 텅스텐막, 막 두께 500 nm의 알루미늄-규소 합금(Al-Si)막, 막 두께 30 nm의 질화 티탄막을 순차로 적층한 3층 구조로 할 수도 있다. 또한, 3층 구조로 하는 경우, 제1 도전막의 텅스텐 대신에 질화 텅스텐을 사용할 수도 있고, 제2 도전막의 알루미늄-규소 합금(Al-Si)막 대신에 알루미늄-티탄 합금(Al-Ti)막을 사용할 수도 있고, 제3 도전막의 질화 티탄막 대신에 티탄막을 사용할 수도 있다. 또한, 단층 구조도 가능하다.
이어서, 도 10(B)에 도시한 바와 같이, 노광 공정에 의해 레지스트 마스크(610∼613)를 형성하고, 게이트 전극 및 배선을 형성하기 위한 제1 에칭 처리를 행한다. 제1 에칭 처리는 제1 및 제2 에칭 조건에 따라 행한다. 에칭에는 ICP(Inductively Coupled Plasma: 유도 결합형 플라즈마) 에칭법을 사용하면 좋다. ICP 에칭법을 사용하고, 에칭 조건(코일형 전극에 인가되는 전력량, 기판측 전극에 인가되는 전력량, 기판측 전극 온도 등)을 적절히 조절함으로써, 소망의 테이퍼 형상으로 막을 에칭할 수 있다. 또한, 에칭용 가스로서는, Cl2, BCl2, SiCl4, CCl4 등으로 대표되는 염소계 가스, 또는 CF4, SF6, NF3 등으로 대표되는 불소계 가스, 또는 02를 적절히 사용할 수 있다.
기판측(시료 스테이지)에도 150 W의 RF(13.56 MHz) 전력을 공급하여, 실질적으로 부(負)의 자기 바이어스 전압을 인가한다. 또한, 기판측 전극의 면적(크기)은 12.5 cm×12.5 cm이고, 코일형 전극(여기서는 코일이 제공된 석영 기판)은 직경 24 cm의 디스크이다. 이 제1 에칭 조건에 의해 W막을 에칭하여, 그 막의 엣지부를 테이퍼 형상으로 한다. 제1 에칭 조건에서의 W막에 대한 에칭 속도는 200.39 nm/min이고, TaN에 대한 에칭 속도는 80.32 nm/min이며, TaN막에 대한 W의 선택비 는 약 2.5이다. 또한, 이 제1 에칭 조건에 의해 W의 테이퍼각은 약 26°가 된다. 그 후, 레지스트 마스크(610∼613)를 제거하지 않고, 제1 에칭 조건을 제2 에칭 조건으로 변경하여, 에칭용 가스로 CF4와 Cl2를 사용하고, 각각 가스 유량비를 30/30 (sccm)으로 하고, 1 Pa의 압력에서 코일형 전극에 500 W의 RF(13.56 Mhz) 전력을 공급하여 플라즈마를 생성하여 30초 정도 에칭을 행한다. 기판측(시료 스테이지)에도 20 W의 RF(13.56 MHz) 전력을 공급하여, 실질적으로 부의 자기 바이어스 전압을 인가한다. CF4와 Cl2의 혼합 가스를 사용하는 제2 에칭 조건에서는, W막과 TaN막 모두 같은 정도로 에칭된다. 제2 에칭 조건에서의 W막에 대한 에칭 속도는 58.97 nm/min이고, TaN에 대한 에칭 속도는 66.43 nm/min이다. 또한, 게이트 절연막상에 잔유물을 남기지 않고 에칭하기 위해서는, 10∼20% 정도의 비율로 에칭 시간을 증가시키면 된다.
상기 제1 에칭 처리에서는, 레지스트 마스크의 형상을 적절한 것으로 함으로써 기판측에 인가하는 바이어스 전압의 효과에 의해 제1 도전층 및 제2 도전층의 엣지부가 테이퍼 형상이 된다. 이 테이퍼부의 각도는 15∼45°로 하면 좋다.
이렇게 하여, 제1 에칭 처리에 의해 제1 도전층과 제2 도전층으로 이루어지는 제1 형상의 도전층(615∼618)(제1 도전층(615a∼618a)과 제2 도전층(615b∼618b))이 형성된다. 게이트 절연막이 되는 절연막(607)은 10∼20 nm 정도 에칭되어, 제1 형상의 도전층(615∼618)으로 덮이 않은 영역이 얇아진 게이트 절연막(620)이 된다.
이어서, 레지스트 마스크를 제거하지 않고 제2 에칭 처리를 행한다. 여기서는, 에칭용 가스로서 SF6과 Cl2와 O2를 사용하고 각각의 가스 유량비를 24:12:24 sccm으로 하고 1.3 Pa의 압력에서 코일형 전극에 700 W의 RF(13.56 MHz) 전력을 공급하여 플라즈마를 생성하여 25초 정도 에칭을 행한다. 기판측(시료 스테이지)에도 10 W의 RF(13.56 MHz) 전력을 공급하여, 실질적으로 부의 자기 바이어스 전압을 인가한다. 제2 에칭 처리에서의 W막에 대한 에칭 속도는 227.3 nm/min이고, TaN에 대한 에칭 속도는 32.1 nm/min이며, TaN에 대한 W의 선택비는 7.1이고, 절연막(620)인 SiON에 대한 에칭 속도는 33.7 nm/min이고, SiON에 대한 W의 선택비는 6.83이다. 에칭용 가스로서 SF6을 사용한 경우, 상기와 같이 절연막(620)에 대한 선택비가 높으므로, 막 두께 감소를 억제할 수 있다. 본 실시형태에서는, 절연막(620)의 막 두께가 약 8 nm만이 감소되었다.
제2 에칭 처리에 의해, W의 테이퍼 각은 70°가 된다. 이 제2 에칭 처리에 의해, 제2 도전층(621b∼624b)이 형성된다. 한편, 제1 도전층은 거의 에칭되지 않고, 제1 도전층(621a∼624a)이 된다. 또한, 제1 도전층(621a∼624a)은 제1 도전층 (615a∼618a)과 거의 동일한 크기를 가진다. 실제로는, 제1 도전층의 폭은 제2 에칭 처리 전에 비해 약 0.3 ㎛ 정도, 즉, 선폭 전체에서 0.6 ㎛ 정도 감소하는 경우도 있지만, 제1 도전층의 크기에 거의 변화가 없다.
또한, 2층 구조 대신에, 막 두께 50 nm의 텅스텐막, 막 두께 500 nm의 알루미늄-규소 합금(Al-Si)막, 막 두께 30 nm의 질화타탄막을 순차로 적층한 3층 구조 로 한 경우, 제1 에칭 처리에서의 제1 에칭 조건으로서는, BCl3과 Cl2와 02를 원료 가스로 사용하고, 각각의 가스 유량비를 65/10/6 sccm으로 하고, 기판측(시료 스테이지)에 300 W의 RF(13.56 MHz) 전력을 공급하고, 1.2 Pa의 압력에서 코일형 전극에 450 W의 RF(13.56 MHz) 전력을 공급하여 플라즈마를 생성하여 117초간 에칭을 행하면 되고, 제1 에칭 처리에서의 제2 에칭 조건으로서는, CF4와 Cl2와 O2를 사용하고, 각각의 가스 유량비를 25/25/10 sccm으로 하고, 기판측(시료 스테이지)에도 20 W의 RF(13.56 MHz) 전력을 공급하고, 1 Pa의 압력에서 코일형 전극에 500 W의 RF(13.56 MHz) 전력을 공급하여 플라즈마 생성하여 약 30초간 에칭을 행하면 되고, 제2 에칭 처리에서는, BCl3와 Cl2를 사용하고, 각각의 가스 유량비를 20/60 sccm으로 하고, 기판측(시료 스테이지)에는 100 W의 RF(13.56 MHz) 전력을 공급하고, 1.2 Pa의 압력에서 코일형 전극에 600 W의 RF(13.56 MHz) 전력을 공급하여 플라즈마 생성하여 에칭을 행하면 된다.
이어서, 레지스트 마스크를 제거한 후, 제1 도핑 처리를 행하여, 도 11(A)의 상태를 얻는다. 이 도핑 처리는 이온 도핑법 또는 이온 주입법으로 행하면 된다. 이온 도핑법의 조건은, 도즈량을 1.5×1014 원자/cm2로 하고, 가속 전압을 60∼100 keV로 하여 행한다. n형 도전성을 부여하는 불순물 원소로서, 전형적으로는, 인(P) 또는 비소(As)를 사용한다. 이 경우, 제1 도전층 및 제2 도전층(621∼624)이 n형 도전성을 부여하는 불순물 원소에 대한 마스크가 되어, 자기정합적으로 제1 불순물 영역(626∼629)이 형성된다. 제1 불순물 영역(626∼629)에는 n형 도전성을 부여하는 불순물 원소가 1×1016∼1×1017 원자/cm3의 농도 범위로 첨가된다. 여기서는, 제1 불순물 영역과 동일한 농도 범위를 가지는 영역을 n-- 영역이라고도 부른다.
이어서, 본 실시형태에서는, 레지스트 마스크를 제거한 후 제1 도핑 처리를 행하지만, 레지스트 마스크를 제거하지 않고 제1 도핑 처리를 행할 수도 있다.
이어서, 도 11(B)에 도시한 바와 같이, 레지스트 마스크(631∼633)를 형성하고, 제2 도핑 처리를 행한다. 마스크(631)는 구동회로의 p채널형 TFT를 형성하는 반도체층의 채널 형성 영역 및 그 주변의 영역을 보호하는 마스크이고, 마스크(632)는 화소부의 TFT를 형성하는 반도체층의 채널 형성 영역 및 그 주변의 영역을 보호하는 마스크이다.
제2 도핑 처리에서의 이온 도핑 조건은, 도즈량을 1.5×1015 원자/cm2로 하고, 가속 전압을 60∼100 keV로 하여, 인(P)을 도핑한다. 여기서는, 제2 도전층(621b)을 마스크로 하여 각 반도체층에 불순물 영역이 자기정합적으로 형성된다. 물론, 마스크(631∼633)로 덮인 영역에는 인이 첨가되지 않는다. 이렇게 하여, 제2 불순물 영역(634, 635)과 제3 불순물 영역(637)이 형성된다. 제2 불순물 영역(634, 635)에는 n형 도전성을 부여하는 불순물 원소가 1×1020∼1×1021 원자/cm3의 농도 범위로 첨가되어 있다. 여기서는, 제2 불순물 영역과 동일한 농도 범위를 가지는 영역을 n+ 영역이라고도 부른다.
또한, 제3 불순물 영역은 제1 도전층에 의해 제2 불순물 영역보다 낮은 농도로 형성되고, 1×1018∼1×1019 원자/cm3의 농도 범위로 n형 도전성을 부여하는 불순물 원소가 첨가되게 된다. 또한, 제3 불순물 영역은, 테이퍼 형상인 제1 도전층의 부분을 통과시켜 도핑을 행하기 때문에, 테이퍼부의 단부 쪽으로 갈 수록 불순물 농도가 증가하는 농도 구배를 가진다. 여기서는, 제3 불순물 영역과 동일한 농도 범위를 가지는 영역을 n- 영역이라고도 부른다. 또한, 마스크(632)로 덮인 영역은 제2 도핑 처리에서 불순물 원소가 첨가되지 않고 제1 불순물 영역(638)이 된다.
이어서, 레지스트 마스크(631∼633)를 제거한 후, 새로이 레지스트 마스크(639, 640)를 형성하고, 도 11(C)에 도시한 바와 같이 제3 도핑 처리를 행한다.
구동회로에서, 상기 제3 도핑 처리에 의해, p채널형 TFT를 형성하는 반도체층 및 보유 용량을 형성하는 반도체층에, p형 도전성을 부여하는 불순물 원소가 첨가된 제4 불순물 영역(641, 642) 및 제5 불순물 영역(643, 644)이 형성된다.
또한, 제4 불순물 영역(641, 642)에는 p형을 부여하는 불순물 원소가 1×1020∼1×1021 원자/cm3의 농도 범위로 첨가되게 된다. 또한, 제4 불순물 영역(641, 642)은 앞의 공정에서 인(P)이 첨가된 영역(n-- 영역)이지만, p형 도전성을 부여하는 불순물 원소의 농도가 인의 농도의 1.5∼3배 첨가되어 있어, 도전형은 p형으로 되어 있다. 여기서는, 제4 불순물 영역과 동일한 농도 범위를 가지는 영역을 p+ 영역이라고도 부른다.
또한, 제5 불순물 영역(643, 644)은 제2 도전층(622a, 624a)의 테이퍼부와 겹치는 영역에 형성되는 것으로서, p형을 부여하는 불순물 원소가 1×1018∼1×1020 원자/cm3의 농도 범위로 첨가되게 된다. 여기서는, 제5 불순물 영역과 동일한 농도 범위를 가지는 영역을 p- 영역이라고도 부른다.
이상까지의 공정으로, 각각의 반도체층에 n형 또는 p형 도전성을 가지는 불순물 영역이 형성된다. 도전층(621∼624)은 TFT의 게이트 전극이 된다.
이어서, 거의 전면을 덮는 절연막(도시되지 않음)을 형성한다. 본 실시형태에서는, 플라즈마 CVD법에 의해 막 두께 50 nm의 산화규소막을 형성하였다. 물론, 이 절연막은 산화규소막에 한정되지 않고, 다른 규소를 함유하는 절연막을 단층 또는 적층 구조로 하여 사용할 수도 있다.
이어서, 각각의 반도체층에 첨가된 불순물 원소를 활성화하는 공정을 행한다. 이 활성화 공정에서는, 램프 광원을 사용한 급속 열 어닐법(RTA법) 또는 YAG 레이저 또는 엑시머 레이저로부터 사출된 레이저광을 배면으로부터 조사하는 방법 또는 노를 사용한 열처리 또는 이들 방법을 조합한 방법을 채용한다.
또한, 본 실시형태에서는, 상기 활성화 전에 절연막을 형성한 예를 나타내었으나, 상기 활성화를 행한 후 절연막을 형성하는 공정으로 할 수도 있다.
이어서, 질화규소막으로 된 제1 층간절연막(645)을 형성하고, 열처리(300∼550℃에서 1∼12시간의 열처리)를 행하여, 반도체층을 수소화하는 공정을 행한다(도 12(A)). 제1 층간절연막(645)은 플라즈마 CVD법에 의해 형성한 질화산화규소 막과 질화규소막으로 이루어진 적층 구조를 가질 수 있다. 이 공정은 제1 층간절연막(645)에 함유된 수소에 의해 반도체층의 댕글링 본드(dangling bond)를 종단시키는 공정이다. 산화규소막으로 된 절연막(도시되지 않음)의 존재에 관계없이 반도체층을 수소화할 수 있다. 그러나, 본 실시형태에서는, 제2 도전층으로서 알루미늄을 주성분으로 하는 재료를 사용하고 있으므로, 수소화하는 공정에서 제2 도전층이 견딜 수 있는 열처리 조건으로 하는 것이 중요하다. 수소화의 다른 수단으로서, 플라즈마 수소화(플라즈마에 의해 여기된 수소를 사용함)를 행할 수도 있다.
이어서, 제1 층간절연막(645) 상에 유기 절연 재료로 된 제2 층간절연막(646)을 형성한다. 본 실시형태에서는, 막 두께 1.6 ㎛의 아크릴 수지막을 형성한다.
이어서, 제2 층간절연막(646) 상에, 층간절연막의 내부에서 발생하는 산소 등의 탈가스나 수분 등이 방출되는 것을 방지하기 위해, 배리어막(647)을 형성한다. 배리어막(647)을 형성하는 재료로서는, 구체적으로, 질화 알루미늄(AlN), 질화산화 알루미늄(AINO), 산화질화 알루미늄(AINO), 질화규소(SiN), 질화산화규소(SiNO) 등의, 알루미늄 또는 규소를 함유하는 절연막을 사용하여, 0.2∼1 ㎛의 막 두께로 형성할 수 있는데, 본 실시형태에서는, 질화규소로 된 배리어막을 스퍼터링법에 의해 0.3 ㎛의 막 두께로 형성한다. 또한, 여기서 사용하는 스퍼터링법으로서는, 2극 스퍼터링법, 이온 빔 스퍼터링법, 또는 대향 타겟 스퍼터링법 등이 있다.
이어서, 각 불순물 영역에 도달하는 콘택트 홀을 형성한다. 본 실시형태에 서는, 다수의 에칭 처리를 순차로 행한다. 본 실시형태에서는, 제1 층간절연막을 에칭 스토퍼로 하여 제2 층간절연막을 에칭한 후, 절연막(도시되지 않음)을 에칭 스토퍼로 하여 제1 층간절연막을 에칭한 후, 절연막(도시되지 않음)을 에칭한다.
그리고, 각 고농도 불순물 영역(634, 635, 641, 642)에 각각 전기적으로 접속되는 배선(650∼656)과, 양극이 되는 제1 전극(657)을 형성한다. 본 실시형태에서는, 차광 효과를 가지는 도전성 재료를 사용하여 형성한다. 구체적으로는, 원소 주기율표의 4족, 5족 또는 6족에 속하는 원소로 이루어지는 도전성의 질화물, 산화물, 탄화물, 붕화물, 규화물을 사용할 수 있는데, 여기서는 질화티탄(TiN)을 사용하여 500 nm의 막 두께로 성막한 후, 이를 패터닝하여 배선(650∼656) 및 제1 전극(양극)(657)을 형성한다.
또한, 본 실시형태에서의 패터닝 시의 에칭 조건으로서는, 에칭용 가스로서 CF4와 Cl2의 혼합 가스를 사용하고 각각의 가스의 유량비를 40/40 sccm으로 하고 1.2 Pa의 압력에서 코일형 전극에 450 W의 RF(13.56 MHz) 전력을 공급하여 플라즈마를 생성하여 약 39초간 에칭을 행한다. 기판측(시료 스테이지)에도 100 W의 RF(13.56 MHz) 전력을 공급하여, 실질적으로 부의 자기 바이어스 전압을 인가한다.
또한, 본 실시형태에서는, 제1 전극(양극)(657)은 배선 형성과 동시에 형성되고, 고농도 불순물 영역(642)의 배선을 겸하도록 형성된다.
이상과 같이 하여, n채널형 TFT(701) 및 p채널형 TFT(702)를 가지는 구동회로(705)와, n채널형 TFT로 된 스위칭용 TFT(703)와 n채널형 TFT로 된 전류 제어용 TFT(704)를 가지는 화소부(706)를 동일 기판 상에 형성할 수 있다(도 12(C)). 본 명세서에서는, 이와 같은 기판을 편의상 액티브 매트릭스 기판이라 부른다.
화소부(706)에서, 스위칭용 TFT(703)(n채널형 TFT)는 채널 형성 영역(503), 게이트 전극을 형성하는 도전층(623)의 외측에 형성되는 제1 불순물 영역(n-- 영역)(638)과, 소스 영역 또는 드레인 영역으로서 기능하는 제2 불순물 영역(n+ 영역)(635)을 가지고 있다.
또한, 화소부(706)에서, 전류 제어용 TFT(704)(p채널형 TFT)는 채널 형성 영역(504), 게이트 전극을 형성하는 도전층(624)의 일부와 절연막을 사이에 두고 겹치는 제5 불순물 영역(p- 영역)(644)과, 소스 영역 또는 드레인 영역으로서 기능하는 제4 불순물 영역(p+ 영역)(642)을 가지고 있다.
또한, 구동회로(705)에서, n채널형 TFT(701)는 채널 형성 영역(501), 게이트 전극을 형성하는 도전층(621)의 일부와 절연막을 사이에 두고 겹치는 제1 불순물 영역(n- 영역)(637), 소스 영역 또는 드레인 영역으로서 기능하는 제2 불순물 영역(n+ 영역)(634)을 가지고 있다.
또한, 구동회로(705)에서, p채널형 TFT(702)는 채널 형성 영역(502), 게이트 전극을 형성하는 도전층(622)의 일부와 절연막을 사이에 두고 겹치는 제5 불순물 영역(p- 영역)(643), 소스 영역 또는 드레인 영역으로서 기능하는 제4 불순물 영 역(p+ 영역)(641)을 가지고 있다.
이들 TFT(701, 702)를 적절히 조합하여, 시프트 레지스터 회로, 버퍼 회로, 레벨 시프터 회로, 래치 회로 등을 형성하여, 구동회로(705)를 형성한다. 예를 들어, CMOS 회로를 형성하는 경우에는, n채녈형 TFT(701)와 p채널형 TFT(702)를 상보적으로 접속하여 형성한다.
또한, 신뢰성이 최우선시되는 회로에는, LDD(Lightly Doped Drain) 영역을 게이트 전극과 겹쳐 배치한, 이른바, GOLD(Gate-drain Overlapped LDD) 구조인 n채널형 TFT(701)의 구조가 적절하다.
또한, 구동회로(705)에서의 TFT(n채널형 TFT 및 p채널형 TFT)는 높은 구동 능력(온(on) 전류: Ion), 및 핫 캐리어 효과에 의한 열화를 방지하여 신뢰성을 향상시키는 것이 요구되고 있으므로, 본 실시형태에서는, 핫 캐리어에 의한 온 전류값의 열화를 방지하는데 효과적인 구조로서, 게이트 전극이 게이트 절연막을 사이에 두고 저농도 불순물 영역과 겹치는 영역(GOLD 영역)을 가지는 TFT를 사용하고 있다.
이에 반해, 화소부(706)에서의 TFT(703)는 낮은 오프 전류(Ioff)가 요구되고 있으므로, 오프 전류를 감소시키기 위한 TFT 구조로서, 게이트 전극이 게이트 절연막을 사이에 두고 저농도 불순물 영역과 겹치지 않는 영역(LDD 영역)을 가지는 TFT를 사용하고 있다.
이어서, 절연막을 1 ㎛의 두께로 성막한다. 또한, 본 실시형태에서는, 절연 막을 형성하는 재료로서, 산화규소, 질화규소, 및 산화질화규소 등의 규소를 함유하는 절연막을 사용할 수 있고, 또한, 폴리이미드, 폴리아미드, 아크릴(감광성 아크릴 포함), BCB(벤조시클로부텐) 등 유기 수지막을 사용할 수도 있다.
이 절연막의, 제1 전극(양극)(657)과 겹치는 위치에 개구부를 형성하고, 절연층(658)을 형성한다(도 13(A)).
구체적으로는, 감광성 폴리이미드를 사용하여 두께 1 ㎛의 절연막을 형성하고, 포토리소그래피법에 의해 패터닝을 행한 후, 에칭 처리를 행함으로써, 절연층(658)을 형성한다.
이어서, 절연층(658)의 개구부에서 노출하고 있는 제1 전극(양극)(657) 상에 유기 화합물층(659)을 증착법에 의해 형성한다(도 13(A)). 또한, 유기 화합물층(659)은 실시형태 2에서 기재한 구조와 동일한 적층을 행함으로써 형성할 수 있다.
여기서는, 1 화소만을 나타내었으나, 화소부에 다수 형성되는 각 화소에는, 적, 녹, 청의 3 종류의 발광을 나타내는 유기 화합물층 중 어느 하나가 형성된다. 그리하여, 풀 컬러 표시가 실현된다. 3 종류의 발광색을 나타내는 유기 화합물층을 형성하는 유기 화합물의 조합에 대하여 도 14(A)∼도 14(D)를 참조하여 설명한다.
도 14(A)에 도시한 발광소자는 제1 전극(양극)(1401), 유기 화합물층(1402), 및 제2 전극(음극)(1403)으로 이루어지고, 유기 화합물층(1402)은 정공 수송층(1404), 발광층(1405), 블로킹층(1406), 전자 수송층(1407), 및 전자 전달 영 역(1408)의 적층 구조를 가지고 있다. 또한, 적색 발광을 나타내는 발광소자를 구성하는 재료 및 막 두께에 대해서는 도 14(B)에 도시되고, 녹색 발광을 나타내는 발광소자를 구성하는 재료 및 막 두께에 대해서는 도 14(C)에 도시되고, 청색 발광을 나타내는 발광소자를 구성하는 재료 및 막 두께에 대해서는 도 14(D)에 도시되어 있다.
먼저, 적색 발광을 나타내는 유기 화합물층을 형성한다. 구체적으로는, 정공 수송층(1404)으로서 정공 수송성의 유기 화합물인 α-NPD를 40 nm의 막 두께로 성막하고, 발광층(1405)으로서는 발광성의 유기 화합물인 2,3,7,8,12,13,17,18-옥타에틸-21H,23H-포르피린-백금(이하, PtOEP라 함)을 호스트가 되는 유기 화합물(이하, 호스트 재료라 함)인 4,4'-디카르바졸-비페닐(이하, CBP라 함)과 함께 공증착하여 30 nm의 막 두께로 성막하고, 블로킹층(1406)으로서 블로킹성의 유기 화합물인 바소큐포린(이하, BCP라 함)을 10 nm의 막 두께로 성막하고, 전자 수송층(1407)으로서 전자 수송성의 유기 화합물인 Alq3를 40 nm의 막 두께로 성막하고, 전자 전달 영역(1408)은 TMB와 Alq3를 공증착하여 5 nm의 막 두께로 형성함으로써, 적색 발광의 유기 화합물층을 형성한다.
여기서는, 적색 발광의 유기 화합물층으로서, 기능이 다른 5 종류의 유기 화합물을 사용하여 형성하는 경우에 대해 설명하였으나, 본 발명은 이에 한정되지 않고, 적색 발광을 나타내는 유기 화합물로서 공지의 재료를 사용할 수 있다.
이어서, 녹색 발광을 나타내는 유기 화합물층을 형성한다. 구체적으로는, 정공 수송층(1404)으로서 정공 수송성의 유기 화합물인 α-NPD를 40 nm의 막 두께로 성막하고, 발광층(1405)으로서는 정공 수송성의 호스트 재료로서 사용되는 CBP를 트리스(2-페닐피리딘)이리듐(Ir(ppy)3)과 공증착하여 30 nm의 막 두께로 성막하고, 블로킹층(1406)으로서 블로킹성의 유기 화합물인 BCP를 10 nm의 막 두께로 성막하고, 전자 수송층(1407)으로서 전자 수성성의 유기 화합물인 Alq3를 40 nm의 막 두께로 성막하고, 전자 전달 영역(1408)은 TMB와 Alq3를 공증착하여 5 nm의 막 두께로 형성함으로써, 녹색 발광의 유기 화합물층을 형성할 수 있다.
여기서는, 녹색 발광의 유기 화합물층으로서, 기능이 다른 4 종류의 유기 화합물을 사용하여 형성하는 경우에 대해 설명하였으나, 본 발명은 이에 한정되지 않고, 녹색 발광을 나타내는 유기 화합물로서 공지의 재료를 사용할 수 있다.
이어서, 청색 발광을 나타내는 유기 화합물층을 형성한다. 구체적으로는, 발광층(1405)으로서 발광성 및 정공 수송성의 유기 화합물인 α-NPD를 40 nm의 막 두께로 성막하고, 블로킹층(1406)으로서 블로킹성의 유기 화합물인 BCP를 10 nm의 막 두께로 성막하고, 전자 수송층(1407)으로서 전자 수성성의 유기 화합물인 Alq3를 40 nm의 막 두께로 성막하고, 전자 전달 영역(1408)은 TMB와 Alq3를 공증착하여 5 nm의 막 두께로 형성함으로써, 청색 발광의 유기 화합물층을 형성할 수 있다.
여기서는, 청색 발광의 유기 화합물층으로서, 기능이 다른 3 종류의 유기 화합물을 사용하여 형성하는 경우에 대해 설명하였으나, 본 발명은 이에 한정되지 않 고, 청색 발광을 나타내는 유기 화합물로서 공지의 재료를 사용할 수 있다.
이상 설명한 유기 화합물을 제1 전극(양극) 상에 형성함으로써, 화소부에서 적색 발광, 녹색 발광 및 청색 발광을 나타내는 유기 화합물층을 형성할 수 있다.
이어서, 도 13(B)에 도시한 바와 같이, 유기 화합물층(659) 및 절연층(658)을 덮도록 제2 전극(음극)(660)을 형성한다. 본 실시형태에서는, 음극(660)이 투광성의 도전막에 의해 형성되어 있다. 구체적으로는, 음극은 전자 주입성을 향상시키기 위해, 일 함수가 작은 재료로 형성되는 것이 바람직하다. 본 실시형태에서, 제2 전극(음극)(660)은 알루미늄 또는 은으로 형성된다.
또한, 본 실시형태에서, 제2 전극(음극)(660)은 발광소자에서 발생한 광을 투과시키는 전극이므로, 투광성을 가질 필요가 있다. 이를 위해, 알루미늄막을 20 nm의 막 두께로 성막하여 제2 전극(음극)(660)을 형성한다.
이와 같이, 초박막으로 이루어지는 제2 전극(음극)(660)을 형성함으로써, 투광성을 가지는 전극을 형성할 수 있다. 또한, 일 함수가 작고 투광성인 도전막이라면, 공지의 다른 재료를 사용하여 제2 전극(음극)(660)을 형성할 수도 있다.
이렇게 하여, 도 13(B)에 도시한 바와 같이, 전류 제어용 TFT(704)에 전기적으로 접속된 제1 전극(양극)(657)과, 그 제1 전극(양극)(657)과 인접하는 전극(도시되지 않음)과 제1 전극(양극)(657)과의 사이에 형성된 절연막(658)과, 제1 전극(양극)(657)상에 형성된 유기 화합물층(659)과, 유기 화합물층(659) 및 절연층(658) 상에 형성된 제2 전극(음극)(660)으로 이루어지는 발광소자(661)를 가지는 소자 기판이 형성될 수 있다.
본 실시형태에서, TFT의 구동 전압은 1.2∼10 V이고, 바람직하게는 2.5∼5.5 V이다.
또한, 화소부의 표시가 동작하고 있을 때(동화상 표시의 경우)에는, 발광소자가 발광하고 있는 화소에 의해 배경 표시를 행하고, 발광소자가 비발광이 되는 화소에 의해 문자 표시를 행하면 좋지만, 화소부의 표시가 일정 기간 이상 정지하고 있을 경우(본 명세서에서는 대기 기간이라고 부름)에는, 전력을 절약하기 위해, 표시방법이 절환(반전)되도록 해 두면 좋다. 구체적으로는, 발광소자가 발광하고 있는 화소에 의해 문자를 표시하고(문자 표시라고도 함), 발광소자가 비발광이 되는 화소에 의해 배경을 표시(배경 표시라고도 함)하도록 한다.
여기서, 본 실시형태에서 설명한 발광장치의 화소부의 상세한 상면 구조를 도 15(A)에 나타내고, 회로도를 도 15(B)에 나타낸다. 도 15(A) 및 도 15(B)는 동일 부호를 사용하고 있다.
도 15(A) 및 도 15(B)에서, 기판 상에 마련된 스위칭용 TFT(1500)는 도 13의 스위칭용(n채널형) TFT(703)를 사용하여 형성된다. 따라서, 그의 구조의 설명은 스위칭용(n채널형) TFT(703)의 설명을 참조하면 된다. 또한, 부호 1502로 나타낸 배선은 스위칭용 TFT(1500)의 게이트 전극(1501)(1501a, 1501b)과 전기적으로 접속하는 게이트 배선이다.
또한, 본 실시형태에서는, 채널 형성 영역이 2개 형성되는 더블 게이트 구조로 하고 있으나, 채널 형성 영역이 하나 형성되는 싱글 게이트 구조 또는 3개 형성되는 트리플 게이트 구조도 가능하다.
또한, 스위칭용 TFT(1500)의 소스는 소스 배선(1503)에 접속되고, 드레인은 드레인 배선(1504)에 접속된다. 또한, 드레인 배선(1504)은 전류 제어용 TFT(1505)의 게이트 전극(1506)에 전기적으로 접속된다. 전류 제어용 TFT(1505)는 도 13의 전류 제어용(n채널형) TFT(704)를 사용하여 형성된다. 따라서, 그의 구조의 설명은 전류 제어용(n채널형) TFT(704)의 설명을 참조하면 된다. 또한, 본 실시형태에서는, 싱글 게이트 구조로 하고 있으나, 더블 게이트 구조 또는 트리플 게이트 구조도 가능하다.
또한, 전류 제어용 TFT(1505)의 소스는 전류 공급선(1507)에 전기적으로 접속되고, 드레인은 드레인 배선(1598)에 전기적으로 접속된다. 또한, 드레인 배선(1508)은 점선으로 나타낸 제1 전극(양극)(1509)에 전기적으로 접속된다.
또한, 부호 1510으로 나타낸 배선은 소거용 TFT(1511)의 게이트 전극(1512)과 전기적으로 접속되는 게이트 배선이다. 또한, 소거용 TFT(1511)의 소스는 전류 공급선 (1507)에 전기적으로 접속되고, 드레인은 드레인 배선(1504)에 전기적으로 접속된다.
또한, 소거용 TFT(1511)는 도 13의 전류 제어용(n채널형) TFT(704)와 동일하게 형성된다. 따라서, 그의 구조의 설명은 전류 제어용 (n채널형) TFT(704)의 설명을 참조하면 된다. 또한, 본 실시형태에서는, 싱글 게이트 구조로 하고 있으나, 더블 게이트 구조 또는 트리플 게이트 구조도 가능하다.
또한, 부호 1513으로 나타낸 영역에는 보유 용량(커패시터)가 형성된다. 이 커패시터(1513)는 전류 공급선(1507)에 전기적으로 접속된 반도체막(1514), 게이트 절연막과 동일 층의 절연막(도시되지 않음), 및 게이트 전극(1506)에 의해 형성된다. 또한, 게이트 전극(1506), 제1 층간절연막과 동일한 층(도시되지 않음), 및 전류 공급선(1507)으로 형성되는 커패시터도 보유 용량으로서 사용하는 것이 가능하다.
또한, 도 15(B)의 회로도에 도시한 발광소자(1515)는 음극(1509)과, 그 음극(1509) 상에 형성된 유기 화합물층(도시되지 않음)과, 그 유기 화합물층 상에 형성된 양극(도시되지 않음)으로 이루어진다. 본 발명에서, 음극(1509)은 전류 제어용 TFT(1505)의 소스 영역 또는 드레인 영역에 접속되어 있다.
발광소자(1515)의 양극에는 대향 전위가 부여되어 있다. 또한, 전원 공급선(V)에는 전원 전위가 부여되어 있다. 그리고, 대향 전위와 전원 전위의 전위차는, 전원 전위가 화소 전극에 가해졌을 때 발광소자가 발광할 정도의 전위차로 항상 유지되고 있다. 전원 전위와 대향 전위는 외장된 IC 등에 의해 제공되는 전원에 의해 본 발명의 발광장치에 부여된다. 또한, 대향 전위를 부여하는 전원을, 본 명세서에서는 특히 대향 전원(1516)이라 부른다.
[실시형태 7]
본 실시형태에서는, 본 발명의 액티브 매트릭스형 발광장치의 외관에 대해 도 16(A) 및 도 16(B)를 참조하여 설명한다. 도 16(A)는 발광장치의 상면도이고, 도 16(B)는 도 16(A)의 A-A'선을 따라 절단한 단면도이다. 점선으로 표시된 부호 1601은 소스 신호선 구동회로, 부호 1602는 화소부, 부호 1603은 게이트 신호선 구동회로이다. 또한, 부호 1604는 봉지(封止) 기판, 부호 1605는 시일(seal)재이고, 이 시일재(1605)로 둘러싸인 내측은 공간으로 되어 있다.
또한, 부호 1608은 소스 신호선 구동회로(1601) 및 게이트 신호선 구동회로(1604)에 입력되는 신호를 전송하기 위한 배선이고, 이 배선(1608)은 외부 입력 단자가 되는 FPC(가요성 인쇄 회로)(1609)로부터 비디오 신호나 클록 신호를 받는다. 또한, 여기서는 FPC 만을 도시하였으나 이 FPC에는 프린트 배선판(PWB)이 장착되어 있을 수도 있다. 본 명세서에서의 발광장치는, 발광장치 본체 뿐만 아니라 그러한 본체에 FPC 또는 PWB가 장착된 상태를 포함하는 것으로 한다.
이어서, 단면 구조에 대해 도 16(B)를 참조하여 설명한다. 기판(1610)상에는 구동회로들과 화소부가 형성되어 있으나, 도 16(B)에는, 구동회로들 중 하나로서의 소스 신호선 구동회로(1601)와 화소부(1602)가 도시되어 있다.
또한, 소스 신호선 구동회로(1601)에는 n채널형 TFT(1623)와 p채널형 TFT(1624)를 조합한 CMOS 회로가 형성되어 있다. 또한, 구동회로를 구성하는 TFT는 공지의 CMOS 회로, PMOS 회로 또는 NMOS 회로로 구성될 수도 있다. 또한, 본 실시형태에서는, 기판 상에 구동회로를 형성한 드라이버 일체형을 나타냈으나, 반드시 그럴 필요는 없고, 구동회로가 기판 상이 아니라 외부에 설치될 수도 있다.
또한, 화소부(1602)는 전류 제어용 TFT(1611)와 그 전류 제어용 TFT(1611)의 드레인에 전기적으로 접속된 제1 전극(1612)을 포함하는 다수의 화소로 이루어져 있다.
또한, 제1 전극(1612)의 각 단부 상에는 절연층(1613)이 형성되고, 제1 전극(1612)상에는 제1 유기 화합물층(1614)을 구성하는 유기 화합물층이 형성된다. 또한, 유기 화합물층(1614)상에는 제2 전극(1616)이 형성된다. 이에 의해, 제1 전극(1612), 유기 화합물층(1614), 및 제2 전극(1616)으로 이루어지는 발광소자(1618)가 완성된다.
제2 전극(1616)은 모든 화소에 의해 공유되는 공통 배선으로서도 기능하고, 접속 배선(1608)을 통하여 FPC(1609)에 전기적으로 접속되어 있다.
또한, 기판(1610) 위에 형성된 발광소자(1618)를 봉지(封止)하기 위해, 봉지 기판(1604)이 시일재(1605)에 의해 기판(1610)에 접합된다. 또한, 봉지 기판(1604)과 발광소자(1618) 사이의 간극을 유지하기 위해, 수지막으로부터 형성된 스페이서가 제공될 수도 있다. 그리고, 시일재(1605)의 내측의 공간(1607)에는 질소 등의 불활성 기체가 충전되어 있다. 또한, 시일재(1605)로서는 에폭시계 수지를 사용하는 것이 바람직하다. 또한, 시일재(1605)의 재료는 가능한 한 수분이나 산소를 투과시키지 않는 재료인 것이 바람직하다. 또한, 공간(1607)의 내부에 흡습성 또는 내산화성 물질을 배치할 수도 있다.
또한, 본 실시형태에서는, 봉지 기판(1604)을 구성하는 재료로서, 유리 기판이나 석영 기판을 사용하지만, 이외에, FRP(유리섬유 강화 플라스틱), PVF(폴리비닐 플루오라이드), 마일라, 폴리에스터, 아크릴 등의 플라스틱 기판을 사용하는 것도 가능하다. 시일재(1605)를 사용하여 기판(1610)에 봉지 기판(1604)을 접합한 후, 발광장치의 측면(노출면)을 봉지재로 추가로 덮고 봉지하는 것도 가능하다.
이상과 같이 하여 발광소자를 공간(1607)내에 봉입함으로써, 발광소자를 외부로부터 완전히 차단할 수 있어, 외부로부터 수분이나 산소 등, 유기 화합물층의 열화를 촉진하는 물질이 침입하는 것을 막을 수 있다. 따라서, 신뢰성이 높은 발광장치가 얻어질 수 있다.
본 실시형태의 구성은 실시형태 1 내지 실시형태 6에 기재한 구성 중 어느 것과도 자유롭게 조합될 수 있다.
[실시형태 8]
본 실시형태에서는, 본 발명의 소자 구성을 가지는 패시브형(단순 매트릭스형)의 발광장치를 제조하는 경우에 대하여 도 17를 참조하여 설명한다. 도 17에서, 부호 1701은 유리 기판, 부호 1702는 금속 화합물로 이루어지는 제1 전극(양극)을 나타낸다. 본 실시형태에서는, 금속 화합물로서 TiN을 스퍼터링법에 의해 형성한다. 또한, 도 17에서는 도시하지 않았으나, 다수의 양극이 지면(紙面)에 평행하게 줄무늬 형상으로 배열되어 있다. 또한, 패시브 매트릭스형 발광장치에서는, 액티브 매트릭스형 발광장치보다도 높은 도전성이 양극 재료에 요구되므로, 종래에 사용되는 ITO보다도 도전성이 높은 금속 화합물을 양극에 사용하는 것이 발광소자의 구동전압을 저하시키는데 효과적이다.
또한, 줄무늬 형상으로 배열된 제1 전극(양극)(1702)과 교차하도록 절연 재료로 된 뱅크(1703)가 형성된다. 뱅크(1703)는 제1 전극(양극)(1702)과 접하도록 지면에 수직인 방향으로 형성되어 있다.
이어서, 적어도 하나의 유기 화합물을 포함하는 층(1704)이 형성된다. 적어도 하나의 유기 화합물을 포함하는 층(1704)을 형성하는 재료로서는, 본 명세서에 기재한 재료 외에, 발광을 얻을 수 있는 공지의 재료를 사용할 수 있다.
예를 들어, 적색 발광을 나타내는 적어도 하나의 유기 화합물을 포함하는 층, 녹색 발광을 나타내는 적어도 하나의 유기 화합물을 포함하는 층, 청색 발광을 나타내는 적어도 하나의 유기 화합물을 포함하는 층을 형성함으로써, 3 종류의 발광을 제공하는 발광장치를 형성할 수 있다. 또한, 이들 층을 구성하는 적어도 하나의 유기 화합물을 포함하는 층(1704)은 뱅크(1703)에 형성된 홈을 따라 형성되므로, 그 층(1704)은 지면에 수직인 방향으로 줄무늬 형상으로 배열된다.
이어서, 유기 화합물층(1704) 상에 제2 전극(음극)(1705)이 형성된다. 제2 전극(음극)(1705)은 금속 마스크를 사용하여 증착법에 의해 형성된다.
본 실시형태에서는, 하측의 제1 전극(양극)(1702)이 차광성 재료로 형성되어 있으므로, 유기 화합물층(1704)에서 발생한 광은 상측의 제2 전극(음극)(1705)으로부터 출사된다.
이어서, 봉지 기판(1707)으로서 유리 기판을 준비한다. 본 실시형태의 구조에서는, 봉지 기판(1707)이 투광성을 가질 필요가 있으므로, 유리 기판 이외에, 플라스틱이나 석영으로 된 기판을 사용하는 것도 가능하다.
봉지 기판(1707)은 자외선 경화 수지로 된 시일재(1708)에 의해 기판(1701)에 접착된다. 또한, 시일재(1708)의 내측은 밀폐된 공간(1706)으로 되어 있고, 질소나 아르곤 등의 불활성 가스가 충전되어 있다. 또한, 이 밀페된 공간(1706) 내에 산화바륨으로 대표되는 흡습제를 배치하는 것도 효과적이다. 마지막으로, 양극에 FPC(1709)를 부착함으로써, 패시브형 발광장치가 완성된다.
본 실시형태는 실시형태 1 내지 실시형태 7에 기재한 소자 구조(액티브 매트 릭스형)에 관련한 것 이외의 구성을 자유롭게 조합하여 실시하는 것이 가능하다.
[실시형태 9]
발광소자를 사용한 발광장치는 자기발광형이므로 액정 표시장치에 비해 밝은 장소에서의 시인성(視認性)이 우수하고 시야각이 넓다. 따라서, 본 발명의 발광장치를 사용하여 다양한 전자 기기를 완성시킬 수 있다.
본 발명에 따라 제조된 발광장치를 사용하여 제작되는 전자 기기의 예로서는, 비디오 카메라, 디지털 카메라, 고글형 디스플레이(헤드 장착형 디스플레이), 내비게이션 시스템, 음향 재생 장치(카 오디오, 오디오 콤포넌트 등), 노트북 컴퓨터, 게임 기기, 휴대형 정보 단말기(모바일 컴퓨터, 휴대 전화기, 휴대형 게임기 또는 전자 책), 기록 매체를 구비한 화상 재생 장치(구체적으로는, DVD(디지털 비디오 디스크) 등의 기록 매체를 재생하고, 그의 화상을 표시할 수 있는 표시장치를 구비한 장치) 등을 들 수 있다. 특히, 비스듬하게 화면을 볼 기회가 많은 휴대형 정보 단말기는 시야각이 중시되므로, 발광소자를 사용한 발고아장치를 채용하는 것이 바람직하다. 이들 전자 기기의 구체예를 도 18(A)∼도 18(H)에 나타낸다.
도 18(A)는 케이스(2001), 지지대(2002), 표시부(2003), 스피커부(2004), 비디오 입력 단자(2005) 등을 포함하는 표시장치를 나타낸다. 본 발명에 따라 제조된 발광장치를 표시부(2003)에 적용할 수 있다. 발광소자를 가지는 발광장치는 자기발광형이므로 백라이트가 필요없어, 액정 표시장치보다 얇은 표시부로 할 수 있다. 또한, 표시장치는 퍼스널 컴퓨터용, TV 방송 수신용, 광고 표시용 등의 모든 정보 표시용 표시장치를 포함한다.
도 18(B)는 본체(2101), 표시부(2102), 수상(受像)부(2103), 조작 키(2104), 외부 접속 포트(2105), 셔터(2106) 등을 포함하는 디지털 스틸 카메라를 나타낸다. 본 발명에 따라 제조된 발광장치를 표시부(2102)에 적용할 수 있다.
도 18(C)는 본체(2201), 케이스(2202), 표시부(2203), 키보드(2204), 외부 접속 포트(2205), 포인팅 마우스(2206) 등을 포함하는 노트북형 퍼스널 컴퓨터를 나타낸다. 본 발명에 따라 제조된 발광장치를 표시부(2203)에 적용할 수 있다.
도 18(D)는 본체(2301), 표시부(2302), 스위치(2303), 조작 키(2304), 적외선 포트(2305) 등을 포함하는 모바일 컴퓨터를 나타낸다. 본 발명에 따라 제조된 발광장치를 표시부(2302)에 적용할 수 있다.
도 18(E)는 기록 매체를 구비한 휴대형 화상 재생 장치(구체적으로는, DVD 플레이어)를 나타내고, 이 장치는 본체(2401), 케이스(2402), 표시부 A(2403), 표시부 B(2404), 기록 매체(DVD 등) 판독부(2405), 조작 키(2406), 스피커부(2407) 등을 포함한다. 표시부 A(2403)는 주로 화상 정보를 표시하고, 표시부 B(2404)는 주로 문자 정보를 표시하는데, 본 발명에 따라 제조된 발광장치는 이들 표시부 A(2403) 및 표시부 B(2404)에 적용될 수 있다. 또한, 기록 매체를 구비한 화상 재생 장치에는, 가정용 게임기기 등도 포함된다.
도 18(F)는 본체(2501), 표시부(2502), 아암(arm)부(2503) 등을 포함하는 고글형 디스플레이(헤드 장착형 디스플레이)를 나타낸다. 본 발명에 따라 제조된 발광장치는 표시부(2502)에 적용될 수 있다.
도 18(G)는 본체(2601), 표시부(2602), 케이스(2603), 외부 접속 포 트(2604), 리모콘 수신부(2605), 수상부(2606), 배터리(2607), 음성 입력부(2608), 조작 키(2609), 접안부(2610) 등을 포함하는 비디오 카메라를 나타낸다. 본 발명에 따라 제조된 발광장치는 표시부(2602)에 적용될 수 있다.
도 18(H)는 본체(2701), 케이스(2702), 표시부(2703), 음성 입력부(2704), 음성 출력부(2705), 조작 키(2706), 외부 접속 포트(2707), 안테나(2708) 등을 포함하는 휴대 전화기를 나타낸다. 본 발명에 따라 제조된 발광장치는 표시부(2703)에 적용될 수 있다. 표시부(2703)가 흑색 배경에 백색 문자를 표시하면, 휴대 전화기의 소비전력을 억제할 수 있다.
또한, 장래에 발광 재료의 발광 휘도가 높아지면, 출력한 화상 정보를 함유하는 광을 렌즈 등으로 확대 투영하는 프론트형 또는 리어형의 포로젝터에 발광장치를 사용할 수도 있다.
또한, 상기 전자 기기는 인테넷이나 CATV(케이블 텔레비전) 등의 전자 통신 회선을 통해 전송된 정보를 표시하는 경우가 많아지고, 특히 동화상 정보를 표시할 기회가 늘어나고 있다. 유기 발광 재료의 응답 속도는 매우 높으므로, 발광장치는 동화상 표시에 적합하다.
또한, 발광장치에서는 발광하고 있는 부분이 전력을 소비하기 때문에, 발광 부분이 최대한으로 적어지도록 정보를 표시하는 것이 바람직하다. 따라서, 휴대형 정보 단말기, 특히 휴대 전화기나 음향 재생 장치와 같은 문자 정보를 주로 표시하는 표시부에 발광장치를 사용하는 경우에는, 비발광 부분을 배경으로 하여 문자 정보를 발광 부분에서 형성하도록 구동하는 것이 바람직하다.
이상과 같이, 본 발명에 따라 제조된 발광장치의 적용 범위는 매우 넓고, 본 발명의 발광장치를 모든 분야의 전자 기기에 적용하는 것이 가능하다. 또한, 본 실시형태의 전자 기기는 실시형태 1 내지 실시형태 8을 실시함으로써 제작된 발광장치를 사용하여 완성될 수 있다.
[실시형태 10]
본 발명의 발광장치가 도 19에 도시된 구조를 가지는 것도 가능하다. 도 19에서는, 실시형태 4에서 설명한 바와 같이, 제1 전극(1911)이 양극이고, 제2 전극(1914)이 음극이고, 광이 제1 전극(1911)측을 통과하는 구조의 경우를 도 19를 사용하여 설명한다. 부호 1901은 기판을 나타내고, 부호 1902는 채널 형성 영역을 나타내고, 부호 1903은 소스 영역을 나타내고, 부호 1904는 드레인 영역을 나타내고, 부호 1905는 게이트 절연막을 나타내고, 부호 1906은 게이트 전극을 나타내고, 부호 1908은 층간절연막을 나타내고, 부호 1921은 스위칭용 TFT를 나타내고, 부호 1922는 전류 제어용 TFT를 나타내고, 부호 1917은 배리어막을 나타낸다.
제1 전극(양극)(1911)의 엣지부(및 배선(1907))를 덮는 절연층(1912)(뱅크, 격벽, 배리어 등으로 불림)으로서는, 무기재료(산화규소, 질화규소, 산화질화규소 등), 감광성 또는 비감광성 유기재료(폴리이미드, 아크릴, 폴리아미드, 폴리이미드 아미드, 레지스트 또는 벤조시클로부텐), 이들 재료의 적층 구조를 사용할 수 있다. 예를 들어, 유기 수지 재료로서 포지티브형 감광성 아크릴을 사용하는 경우에는, 도 19에 도시된 바와 같이, 절연막의 엣지부의 곡률반경을 0.2∼2 μm로 하고, 접촉면과 35°이상의 각도를 이루는 곡면을 제공하는 것이 바람직하다.
또한, 유기 화합물층(1913)은 초박막이기 때문에, 제1 전극(1911)의 표면을 평탄화시키는 것이 바람직하다. 예를 들어, 제1 전극(1911)의 패터닝 전 또는 후에 화학적 기계적 연마(대표적으로는 CMP기술) 또는 다른 처리에 의해 평탄화를 행할 수도 있다. 또한, 제1 전극(1911)의 표면의 청정도를 높이기 위해 절연층(1912)의 형성 전후에 세정(브러시 세정 또는 스폰지 세정)을 행하여 이물질(찌꺼기 등)을 제거한다. 그리하여, 흑점(dark spot) 및 점 결함의 발생이 감소된다.
상기한 실시형태들에서 나타낸 재료들 외에도, 백색 광을 발광하는 재료도 발광소자(1915)의 유기 화합물층(1913)에 사용할 수 있다. 이 경우, 제1 전극(양극)(1911)측으로부터 차례로 Alq3, Alq3에 적색 색소인 나일 레드(Nail red)가 부분적으로 도핑된 것, Alq3, p-EtTAZ, TPD(방향족 디아민)을 증착법에 위해 적층할 수도 있다. 또한, 백색 발광을 사용하는 경우에는, 상기 구조에 컬러 필터들을 조합하여 R(적색), G(녹색), b(청색)의 광을 얻을 수도 있다.
또한, 유기 화합물층(1913)상에 제2 전극(음극)(1914)을 형성하고, 그 성막방법으로서는 증착법(저항 가열법) 및 스퍼터링법을 사용할 수 있다. 그리하여, 제1 전극(양극)(1911), 유기 화합물층(1913), 제2 전극(음극)(1914)으로 이루어진 발광소자(1915)가 형성될 수 있다.
또한, 절연성을 가지는 재료를 사용하여, 발광소자(1915)의 제2 전극(음극)(1914)상에 패시베이션막(1916)을 형성할 수도 있다. Si를 타겟으로 사용한 스퍼터링에 의해 형성한 질화규소막에 추가로, 질화규소막과의 사이에 흡습성 재료가 개재되어 있는 적층막을 패시베이션막(1916)으로서 사용할 수도 있다. 또한, DLC(diamond-like carbon)막, 질화탄소(CxNy) 등을 사용하는 것도 가능하다.
도 1은 본 발명의 발광장치의 소자 구조를 설명하는 도면.
도 2(A) 및 도 2(B)는 상방 출사형 발광장치의 소자 구조를 설명하는 도면.
도 3은 상방 출사형 발광장치의 소자 구조를 설명하는 도면.
도 4(A) 및 도 4(B)는 상방 출사형 발광장치의 소자 구조를 설명하는 도면.
도 5는 상방 출사형 발광장치의 소자 구조를 설명하는 도면.
도 6(A) 및 도 6(B)는 하방 출사형 발광장치의 소자 구조를 설명하는 도면.
도 7은 하방 출사형 발광장치의 소자 구조를 설명하는 도면.
도 8(A) 및 도 8(B)는 본 발명의 발광장치의 소자 구조를 설명하는 도면.
도 9(A) 및 도 9(B)는 본 발명의 발광장치의 소자 구조를 설명하는 도면.
도 10(A)∼도 10(C)는 본 발명의 발광장치의 제조 공정을 설명하는 도면.
도 11(A)∼도 11(C)는 본 발명의 발광장치의 제조 공정을 설명하는 도면.
도 12(A)∼도 12(C)는 본 발명의 발광장치의 제조 공정을 설명하는 도면.
도 13(A) 및 도 13(B)는 본 발명의 발광장치의 제조 공정을 설명하는 도면.
도 14(A)∼도 14(D)는 본 발명의 발광장치의 소자 구조를 설명하는 도면.
도 15(A) 및 도 15(B)는 본 발명을 사용할 수 있는 회로 구성을 설명하는 도면.
도 16(A) 및 도 16(B)는 본 발명의 발광장치의 소자 구조를 설명하는 도면.
도 17은 패시브 매트릭스형 발광장치를 설명하는 도면.
도 18(A)∼도 18(H)는 전자 기기의 예를 나타내는 도면.
도 19는 본 발명의 발광장치의 소자 구조를 설명하는 도면.

Claims (8)

  1. 절연 표면 상에 형성된, 소스 영역과 드레인 영역을 가지는 TFT;
    상기 TFT 위에 형성된 층간절연막;
    상기 층간절연막 상에 형성된 제1 전극;
    상기 제1 전극의 엣지(edge)부를 덮도록 형성된 절연층;
    상기 제1 전극 상에 형성되고, 발광층과 전자 수송층을 포함하는 유기 화합물층; 및
    상기 유기 화합물층 상에 형성된 제2 전극을 포함하고,
    상기 제1 전극이 상기 소스 영역과 상기 드레인 영역 중 하나에 전기적으로 접속되고,
    상기 발광층이 상기 전자 수송층과 상기 제2 전극 사이에 위치하고,
    상기 전자 수송층과 상기 제1 전극 사이에 전자 전달 영역이 형성되고,
    상기 전자 전달 영역은 도너성 분자를 포함하는 발광장치.
  2. 절연 표면 상에 형성된, 소스 영역과 드레인 영역을 가지는 TFT;
    상기 TFT 위에 형성된 층간절연막;
    상기 층간절연막 상에 형성된 제1 전극;
    상기 제1 전극의 엣지부를 덮도록 형성된 절연층;
    상기 제1 전극 상에 형성되고, 발광층과 전자 수송층을 포함하는 유기 화합 물층; 및
    상기 유기 화합물층 상에 형성된 제2 전극을 포함하고,
    상기 제1 전극이 상기 소스 영역과 상기 드레인 영역 중 하나에 전기적으로 접속되고,
    상기 발광층이 상기 전자 수송층과 상기 제2 전극 사이에 위치하고,
    상기 전자 수송층과 상기 제1 전극 사이에 전자 전달 영역이 형성되고,
    상기 전자 수송층은 전자 수송성을 가지는 재료를 포함하고,
    상기 전자 전달 영역은 도너성 분자와, 전자 수송성을 가지는 재료를 포함하는 발광장치.
  3. 절연 표면 상에 형성된, 소스 영역과 드레인 영역을 가지는 TFT;
    상기 TFT 위에 형성된 층간절연막;
    상기 층간절연막 상에 형성된 제1 전극;
    상기 제1 전극의 엣지부를 덮도록 형성된 절연층;
    상기 제1 전극 상에 형성되고, 정공 수송층과 발광층과 전자 수송층을 포함하는 유기 화합물층; 및
    상기 유기 화합물층 상에 형성된 제2 전극을 포함하고,
    상기 제1 전극이 상기 소스 영역과 상기 드레인 영역 중 하나에 전기적으로 접속되고,
    상기 발광층이 상기 정공 수송층과 상기 전자 수송층 사이에 위치하고,
    상기 제2 전극과 상기 정공 수송층 사이에 정공 전달 영역이 형성되고,
    상기 정공 전달 영역은 억셉터성 분자를 포함하고,
    상기 전자 수송층과 상기 제1 전극 사이에 전자 전달 영역이 형성되고,
    상기 전자 전달 영역은 도너성 분자를 포함하는 발광장치.
  4. 절연 표면 상에 형성된, 소스 영역과 드레인 영역을 가지는 TFT;
    상기 TFT 위에 형성된 층간절연막;
    상기 층간절연막 상에 형성된 제1 전극;
    상기 제1 전극의 엣지부를 덮도록 형성된 절연층;
    상기 제1 전극 상에 형성되고, 정공 수송성을 가지는 재료를 포함하는 정공 수송층과, 발광층과, 전자 수송성을 가지는 재료를 포함하는 전자 수송층을 포함하는 유기 화합물층; 및
    상기 유기 화합물층 상에 형성된 제2 전극을 포함하고,
    상기 제1 전극이 상기 소스 영역과 상기 드레인 영역 중 하나에 전기적으로 접속되고,
    상기 발광층이 상기 정공 수송층과 상기 전자 수송층 사이에 위치하고,
    상기 제2 전극과 상기 정공 수송층 사이에 정공 전달 영역이 형성되고,
    상기 전자 수송층과 상기 제1 전극 사이에 전자 전달 영역이 형성되고,
    상기 정공 전달 영역은 억셉터성 분자와, 정공 수송성을 가지는 재료를 포함하고,
    상기 전자 전달 영역은 도너성 분자와, 전자 수송성을 가지는 재료를 포함하는 발광장치.
  5. 절연 표면 상에 형성된, 소스 영역과 드레인 영역을 가지는 TFT;
    상기 TFT 위에 형성된 층간절연막;
    상기 층간절연막 상에 형성된 제1 전극;
    상기 제1 전극의 엣지부를 덮도록 형성된 절연층;
    상기 제1 전극 상에 형성되고, 정공 수송층과 발광층과 전자 수송층을 포함하는 유기 화합물층; 및
    상기 유기 화합물층 상에 형성된 제2 전극을 포함하고,
    상기 제1 전극이 상기 소스 영역과 상기 드레인 영역 중 하나에 전기적으로 접속되고,
    상기 발광층이 상기 정공 수송층과 상기 전자 수송층 사이에 위치하고,
    상기 정공 수송층의 일 부분에 억셉터성 분자가 도핑되어 있고, 그 부분이 상기 제2 전극과 접하여 있고,
    상기 전자 수송층의 일 부분에 도너성 분자가 도핑되어 있고, 그 부분이 상기 제1 전극과 접하여 있는 발광장치.
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 전자 전달 영역이 상기 제1 전극과 접하여 있는 발광장치.
  7. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 제2 전극이 투광성인 발광장치.
  8. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 발광장치는, 표시장치, 디지털 카메라, 노트북형 퍼스널 컴퓨터, 모바일 컴퓨터, 기록 매체를 구비한 휴대형 화상 재생 장치, 고글형 디스플레이, 비디오 카메라, 휴대 전화기로 이루어진 군에서 선택된 적어도 하나에 설치되는 발광장치.
KR1020070120871A 2001-11-30 2007-11-26 발광장치 KR100968515B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00367557 2001-11-30
JP2001367557 2001-11-30

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020020075634A Division KR100990953B1 (ko) 2001-11-30 2002-11-30 발광장치

Publications (2)

Publication Number Publication Date
KR20080013836A true KR20080013836A (ko) 2008-02-13
KR100968515B1 KR100968515B1 (ko) 2010-07-08

Family

ID=19177289

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020020075634A KR100990953B1 (ko) 2001-11-30 2002-11-30 발광장치
KR1020070120871A KR100968515B1 (ko) 2001-11-30 2007-11-26 발광장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020020075634A KR100990953B1 (ko) 2001-11-30 2002-11-30 발광장치

Country Status (4)

Country Link
US (5) US7141817B2 (ko)
KR (2) KR100990953B1 (ko)
CN (1) CN100470873C (ko)
TW (1) TWI291775B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101108540B1 (ko) * 2010-02-01 2012-01-30 건국대학교 산학협력단 패터닝이 가능한 브러쉬 코팅공정을 적용한 유기전자소자의 제조방법
KR20180032217A (ko) * 2009-05-29 2018-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 소자, 발광 장치, 전자기기, 및 조명 장치

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3827823B2 (ja) 1996-11-26 2006-09-27 シャープ株式会社 液晶表示画像の消去装置及びそれを備えた液晶表示装置
US7141817B2 (en) * 2001-11-30 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US6858464B2 (en) 2002-06-19 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing light emitting device
TWI276366B (en) * 2002-07-09 2007-03-11 Semiconductor Energy Lab Production apparatus and method of producing a light-emitting device by using the same apparatus
AU2003277541A1 (en) * 2002-11-11 2004-06-03 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating light emitting device
US7211502B2 (en) * 2003-03-26 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2004303522A (ja) * 2003-03-31 2004-10-28 Fujitsu Display Technologies Corp 表示装置及びその製造方法
JP3915734B2 (ja) * 2003-05-12 2007-05-16 ソニー株式会社 蒸着マスクおよびこれを用いた表示装置の製造方法、ならびに表示装置
JP2004362912A (ja) * 2003-06-04 2004-12-24 Toyota Industries Corp 有機エレクトロルミネッセンス素子及びその製造方法
KR100527194B1 (ko) * 2003-06-24 2005-11-08 삼성에스디아이 주식회사 도핑된 정공수송층 및/또는 정공주입층을 갖는유기전계발광소자
JP4316960B2 (ja) 2003-08-22 2009-08-19 株式会社半導体エネルギー研究所 装置
DE10339772B4 (de) 2003-08-27 2006-07-13 Novaled Gmbh Licht emittierendes Bauelement und Verfahren zu seiner Herstellung
US7291967B2 (en) * 2003-08-29 2007-11-06 Semiconductor Energy Laboratory Co., Ltd. Light emitting element including a barrier layer and a manufacturing method thereof
KR20130062367A (ko) * 2003-09-26 2013-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치
EP1521316B1 (en) * 2003-10-03 2016-05-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of a light emitting element
US7902747B2 (en) * 2003-10-21 2011-03-08 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device having a thin insulating film made of nitrogen and silicon and an electrode made of conductive transparent oxide and silicon dioxide
EP1681936A1 (en) * 2003-11-03 2006-07-26 General Mills Marketing, Inc. Dough and method for preparing leavened food product
US7374828B2 (en) * 2003-12-05 2008-05-20 Eastman Kodak Company Organic electroluminescent devices with additive
WO2005064995A1 (en) * 2003-12-26 2005-07-14 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element
DE102004002587B4 (de) * 2004-01-16 2006-06-01 Novaled Gmbh Bildelement für eine Aktiv-Matrix-Anzeige
KR100656497B1 (ko) * 2004-02-09 2006-12-11 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 제조방법
KR100486614B1 (ko) * 2004-03-05 2005-05-03 에피밸리 주식회사 낮은 접촉저항을 가지는 ⅲ-질화물반도체 발광소자
WO2005109542A1 (en) * 2004-05-11 2005-11-17 Lg Chem. Ltd. Organic electronic device
JP2008505991A (ja) * 2004-05-18 2008-02-28 メルク　パテント　ゲゼルシャフト　ミット　ベシュレンクテル　ハフトング 半導電性ポリマーを含むインクジェット印刷用の配合物
US7622200B2 (en) * 2004-05-21 2009-11-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting element
JP4925569B2 (ja) 2004-07-08 2012-04-25 ローム株式会社 有機エレクトロルミネッセント素子
JP2006295104A (ja) * 2004-07-23 2006-10-26 Semiconductor Energy Lab Co Ltd 発光素子およびそれを用いた発光装置
DE102004035965B4 (de) * 2004-07-23 2007-07-26 Novaled Ag Top-emittierendes, elektrolumineszierendes Bauelement mit zumindest einer organischen Schicht
EP1624502B1 (en) * 2004-08-04 2015-11-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element, display device, and electronic appliance
US7540978B2 (en) 2004-08-05 2009-06-02 Novaled Ag Use of an organic matrix material for producing an organic semiconductor material, organic semiconductor material and electronic component
WO2006022194A1 (en) * 2004-08-23 2006-03-02 Semiconductor Energy Laboratory Co., Ltd. Electron injecting composition, and light emitting element and light emitting device using the electron injecting composition
DE102004042461A1 (de) * 2004-08-31 2006-03-30 Novaled Gmbh Top-emittierendes, elektrolumineszierendes Bauelement mit Frequenzkonversionszentren
EP1803172B1 (en) * 2004-09-24 2017-10-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
CN100565963C (zh) * 2004-09-30 2009-12-02 株式会社半导体能源研究所 发光元件
EP1648042B1 (en) 2004-10-07 2007-05-02 Novaled AG A method for doping a semiconductor material with cesium
US20070262693A1 (en) * 2004-10-29 2007-11-15 Satoshi Seo Composite Material, Light-Emitting Element, Light-Emitting Device and Manufacturing Method Thereof
US7683532B2 (en) * 2004-11-02 2010-03-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and light emitting device
CN100573963C (zh) * 2004-11-05 2009-12-23 株式会社半导体能源研究所 发光元件和使用它的发光器件
FR2878652A1 (fr) * 2004-11-29 2006-06-02 Thomson Licensing Sa Diode organique electroluminescente a couches dopees
KR100787428B1 (ko) * 2005-03-05 2007-12-26 삼성에스디아이 주식회사 유기 전계 발광 소자
EP1866984B1 (en) 2005-03-23 2017-08-30 Semiconductor Energy Laboratory Co., Ltd. Composite material, light emitting element and light emitting device
US7851989B2 (en) * 2005-03-25 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4915544B2 (ja) * 2005-05-11 2012-04-11 パナソニック株式会社 有機エレクトロルミネッセンス素子
EP1724852A3 (en) 2005-05-20 2010-01-27 Semiconductor Energy Laboratory Co., Ltd. Light emitting element, light emitting device, and electronic device
DE502005009415D1 (de) * 2005-05-27 2010-05-27 Novaled Ag Transparente organische Leuchtdiode
US8334057B2 (en) 2005-06-08 2012-12-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element, light-emitting device, and electronic device
KR101330672B1 (ko) 2005-06-10 2013-11-18 톰슨 라이센싱 서로 다른 유기 물질의 2개 이하의 층을 포함하는 발광 유기 다이오드
US8017252B2 (en) 2005-06-22 2011-09-13 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic appliance using the same
US7745989B2 (en) * 2005-06-30 2010-06-29 Semiconductor Energy Laboratory Co., Ltd Light emitting element, light emitting device, and electronic apparatus
US20070046189A1 (en) * 2005-08-31 2007-03-01 Eastman Kodak Company Intermediate connector for a tandem OLED device
US20070158647A1 (en) * 2005-11-10 2007-07-12 Chunghwa Picture Tubes, Ltd. Junction structure of organic semiconductor device, organic thin film transistor and fabricating method thereof
US7576354B2 (en) * 2005-12-20 2009-08-18 Samsung Mobile Display Co., Ltd. Organic light emitting diode display and method of fabricating the same
EP1808909A1 (de) * 2006-01-11 2007-07-18 Novaled AG Elekrolumineszente Lichtemissionseinrichtung
US7696683B2 (en) * 2006-01-19 2010-04-13 Toppan Printing Co., Ltd. Organic electroluminescent element and the manufacturing method
CN101461073B (zh) * 2006-06-01 2013-01-02 株式会社半导体能源研究所 发光元件、发光器件和电子器件
EP1912268B1 (de) * 2006-10-09 2020-01-01 Novaled GmbH Verfahren zur räumlichen Strukturierung der Leuchtdichte von lichtermittierenden organischen Halbleiterbauelementen, danach hergestelltes Halbleiterbauelement und Verwendung desselben
US9397308B2 (en) * 2006-12-04 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Light emitting element, light emitting device, and electronic device
US7875881B2 (en) * 2007-04-03 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
KR101482760B1 (ko) * 2007-06-14 2015-01-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 전자기기, 및 발광장치의 제조 방법
JP5208591B2 (ja) 2007-06-28 2013-06-12 株式会社半導体エネルギー研究所 発光装置、及び照明装置
KR101457681B1 (ko) * 2007-09-21 2014-11-03 엘지디스플레이 주식회사 전계발광소자
DE102007052522A1 (de) * 2007-11-01 2009-05-07 H.C. Starck Gmbh Verfahren zur Beschichtung von unpolaren Polyaromaten enthaltenden Schichten
US9525148B2 (en) * 2008-04-03 2016-12-20 Qd Vision, Inc. Device including quantum dots
KR101995369B1 (ko) 2008-04-03 2019-07-02 삼성 리서치 아메리카 인코포레이티드 양자점들을 포함하는 발광 소자
JP2010153365A (ja) * 2008-11-19 2010-07-08 Semiconductor Energy Lab Co Ltd 発光素子、発光装置、電子機器及び照明装置
JPWO2010103765A1 (ja) 2009-03-11 2012-09-13 出光興産株式会社 新規重合性単量体及びその重合体（高分子化合物）を用いた有機デバイス用材料、正孔注入輸送材料、有機エレクトロルミネッセンス素子用材料及び有機エレクトロルミネッセンス素子
US8575602B2 (en) * 2009-10-20 2013-11-05 Sharp Kabushiki Kaisha Active matrix substrate and organic EL display device
US8404500B2 (en) 2009-11-02 2013-03-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light-emitting element, light-emitting element, light-emitting device, lighting device, and electronic appliance
JP5576296B2 (ja) * 2010-03-01 2014-08-20 パナソニック株式会社 有機ｅｌ装置およびその製造方法
DE112011103341B4 (de) 2010-10-04 2024-02-22 Semiconductor Energy Laboratory Co., Ltd. Verbundmaterial, dessen Verwendung und lichtemittierendes Element
JP5969216B2 (ja) 2011-02-11 2016-08-17 株式会社半導体エネルギー研究所 発光素子、表示装置、照明装置、及びこれらの作製方法
JP6023461B2 (ja) 2011-05-13 2016-11-09 株式会社半導体エネルギー研究所 発光素子、発光装置
EP2769422B9 (en) * 2011-10-18 2017-03-22 École Polytechnique Fédérale de Lausanne (EPFL) Compounds for electrochemical and/or optoelectronic devices
KR20140107036A (ko) * 2013-02-27 2014-09-04 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법, 그리고 도너 기판
KR102132697B1 (ko) 2013-12-05 2020-07-10 엘지디스플레이 주식회사 휘어진 디스플레이 장치
WO2015200451A1 (en) * 2014-06-24 2015-12-30 President And Fellows Of Harvard College Metal-based optical device enabling efficient light generation from emitters on a high-index absorbing substrate
KR102236381B1 (ko) * 2014-07-18 2021-04-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102343142B1 (ko) * 2014-09-16 2021-12-27 삼성디스플레이 주식회사 유기 발광 소자
KR20160053001A (ko) * 2014-10-30 2016-05-13 삼성디스플레이 주식회사 투명 표시 기판, 투명 표시 장치 및 투명 표시 장치의 제조 방법
CN107606495B (zh) * 2017-08-31 2020-03-10 张俭 电容场致发光冷光源及其制备方法
TWI775888B (zh) * 2018-02-14 2022-09-01 晶元光電股份有限公司 發光裝置、其製造方法及顯示模組
US10943526B2 (en) * 2018-07-31 2021-03-09 Innolux Corporation Display device, backlight module and electronic device
CN109742251B (zh) * 2019-01-08 2022-05-13 京东方科技集团股份有限公司 一种oled器件、显示面板及显示装置
CN109768178B (zh) 2019-01-22 2021-03-30 京东方科技集团股份有限公司 有机电致发光器件、显示基板、显示装置
WO2020208774A1 (ja) * 2019-04-11 2020-10-15 シャープ株式会社 発光素子および表示装置
CN110429159B (zh) * 2019-06-24 2020-10-09 厦门大学 色温可调的无荧光粉单芯片白光led器件及制造方法
CN112086500A (zh) * 2020-10-21 2020-12-15 云谷（固安）科技有限公司 显示面板及显示装置
CN113066829A (zh) * 2021-03-11 2021-07-02 重庆京东方显示技术有限公司 显示面板及其制备方法、显示装置
CN113078278B (zh) * 2021-03-26 2024-04-30 常州大学 可溶液加工的热活性延迟荧光材料在蓝光器件中以及在杂化白光器件中的应用

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4849314A (en) * 1987-11-04 1989-07-18 E. I. Du Pont De Nemours And Company Photohardenable electrostatic master containing electron acceptor or donor
DE58907567D1 (de) * 1988-09-30 1994-06-01 Ciba Geigy Antistatische und elektrisch leitende Zusammensetzung.
JPH02213088A (ja) 1989-02-13 1990-08-24 Nec Corp 有機薄膜ｅｌ素子及びその製造方法
JPH0959614A (ja) 1995-08-25 1997-03-04 Sumitomo Chem Co Ltd 有機エレクトロルミネッセンス素子
US5943154A (en) * 1996-09-17 1999-08-24 Kabushiki Kaisha Toshiba Optically-controlled light control element
US5998803A (en) * 1997-05-29 1999-12-07 The Trustees Of Princeton University Organic light emitting device containing a hole injection enhancement layer
JPH10270171A (ja) 1997-01-27 1998-10-09 Junji Kido 有機エレクトロルミネッセント素子
GB9718516D0 (en) * 1997-09-01 1997-11-05 Cambridge Display Tech Ltd Methods of Increasing the Efficiency of Organic Electroluminescent Devices
JP3898830B2 (ja) * 1998-03-04 2007-03-28 株式会社日立製作所 マルチバンド無線端末装置
US6097147A (en) * 1998-09-14 2000-08-01 The Trustees Of Princeton University Structure for high efficiency electroluminescent device
JP3423232B2 (ja) * 1998-11-30 2003-07-07 三洋電機株式会社 アクティブ型ｅｌ表示装置
JP2000196140A (ja) 1998-12-28 2000-07-14 Sharp Corp 有機エレクトロルミネッセンス素子とその製造法
US6689491B1 (en) * 1999-02-08 2004-02-10 Fuji Photo Film Co., Ltd. Luminescent device material, luminescent device using the same, and amine compound
US6366025B1 (en) * 1999-02-26 2002-04-02 Sanyo Electric Co., Ltd. Electroluminescence display apparatus
KR100316271B1 (ko) * 1999-05-27 2001-12-12 구본준, 론 위라하디락사 전계발광소자 및 그의 제조방법
TW515109B (en) * 1999-06-28 2002-12-21 Semiconductor Energy Lab EL display device and electronic device
TW474114B (en) 1999-09-29 2002-01-21 Junji Kido Organic electroluminescent device, organic electroluminescent device assembly and method of controlling the emission spectrum in the device
JP4824848B2 (ja) 2000-02-29 2011-11-30 淳二 城戸 有機エレクトロルミネッセント素子、有機エレクトロルミネッセント素子群及びその発光スペクトルの特定方法
JP4729154B2 (ja) 1999-09-29 2011-07-20 淳二 城戸 有機エレクトロルミネッセント素子、有機エレクトロルミネッセント素子群及びその発光スペクトルの制御方法
FR2799043B1 (fr) 1999-09-29 2001-12-14 St Microelectronics Sa Registre de colonnes, memoire l'incorporant, et procede d'ecriture dans une telle memoire
JP2001222256A (ja) 1999-11-08 2001-08-17 Semiconductor Energy Lab Co Ltd 発光装置
TW484117B (en) 1999-11-08 2002-04-21 Semiconductor Energy Lab Electronic device
JP2001147659A (ja) * 1999-11-18 2001-05-29 Sony Corp 表示装置
US6639357B1 (en) * 2000-02-28 2003-10-28 The Trustees Of Princeton University High efficiency transparent organic light emitting devices
US7339317B2 (en) * 2000-06-05 2008-03-04 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device having triplet and singlet compound in light-emitting layers
JP2002083691A (ja) * 2000-09-06 2002-03-22 Sharp Corp アクティブマトリックス駆動型有機ｌｅｄ表示装置及びその製造方法
DE10058578C2 (de) * 2000-11-20 2002-11-28 Univ Dresden Tech Lichtemittierendes Bauelement mit organischen Schichten
US6573651B2 (en) * 2000-12-18 2003-06-03 The Trustees Of Princeton University Highly efficient OLEDs using doped ambipolar conductive molecular organic thin films
US7012588B2 (en) * 2001-06-05 2006-03-14 Eastman Kodak Company Method for saving power in an organic electroluminescent display using white light emitting elements
US6750609B2 (en) * 2001-08-22 2004-06-15 Xerox Corporation OLEDs having light absorbing electrode
JP5223163B2 (ja) 2001-09-07 2013-06-26 東レ株式会社 発光素子
US6597111B2 (en) * 2001-11-27 2003-07-22 Universal Display Corporation Protected organic optoelectronic devices
US7141817B2 (en) * 2001-11-30 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180032217A (ko) * 2009-05-29 2018-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 소자, 발광 장치, 전자기기, 및 조명 장치
KR20190026705A (ko) * 2009-05-29 2019-03-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 소자, 발광 장치, 전자기기, 및 조명 장치
KR101108540B1 (ko) * 2010-02-01 2012-01-30 건국대학교 산학협력단 패터닝이 가능한 브러쉬 코팅공정을 적용한 유기전자소자의 제조방법

Also Published As

Publication number Publication date
CN1422104A (zh) 2003-06-04
US7868324B2 (en) 2011-01-11
KR100968515B1 (ko) 2010-07-08
KR20030044888A (ko) 2003-06-09
KR100990953B1 (ko) 2010-10-29
TW200304236A (en) 2003-09-16
US20070063196A1 (en) 2007-03-22
US20030111666A1 (en) 2003-06-19
US20110108817A1 (en) 2011-05-12
US8338824B2 (en) 2012-12-25
US20080278069A1 (en) 2008-11-13
US20130105830A1 (en) 2013-05-02
US7141817B2 (en) 2006-11-28
US8610142B2 (en) 2013-12-17
CN100470873C (zh) 2009-03-18
TWI291775B (en) 2007-12-21
US7372076B2 (en) 2008-05-13

Similar Documents

Publication Publication Date Title
KR100968515B1 (ko) 발광장치
JP3742054B2 (ja) 表示装置
KR100961626B1 (ko) 발광 장치
US7132790B2 (en) Luminous device including conductive film
US7592193B2 (en) Light emitting device
KR100891268B1 (ko) 발광 디바이스 및 그 제조 방법
JP3825395B2 (ja) 発光装置および電気器具
JP2003178882A (ja) 発光装置
JP2003203783A (ja) 発光装置
JP2003168567A (ja) 発光装置
JP2004178981A6 (ja) 発光装置
JP2004178981A (ja) 発光装置
JP2003168566A (ja) 発光装置
JP2004152542A (ja) 発光装置
JP2004146198A6 (ja) 発光装置
JP2004146198A (ja) 発光装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130603

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160526

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180529

Year of fee payment: 9