KR20070082561A - 고체촬상장치, 그 구동방법, 카메라, 전하전송장치, 부하를구동하기 위한 구동방법 및 구동장치와 전자기기 - Google Patents
고체촬상장치, 그 구동방법, 카메라, 전하전송장치, 부하를구동하기 위한 구동방법 및 구동장치와 전자기기 Download PDFInfo
- Publication number
- KR20070082561A KR20070082561A KR1020070015969A KR20070015969A KR20070082561A KR 20070082561 A KR20070082561 A KR 20070082561A KR 1020070015969 A KR1020070015969 A KR 1020070015969A KR 20070015969 A KR20070015969 A KR 20070015969A KR 20070082561 A KR20070082561 A KR 20070082561A
- Authority
- KR
- South Korea
- Prior art keywords
- pulse
- transfer
- driving
- unit
- output
- Prior art date
Links
- 238000012546 transfer Methods 0.000 title claims abstract description 888
- 238000000034 method Methods 0.000 title claims abstract description 197
- 239000000758 substrate Substances 0.000 claims abstract description 177
- 239000004065 semiconductor Substances 0.000 claims abstract description 26
- 230000007704 transition Effects 0.000 claims description 234
- 238000003384 imaging method Methods 0.000 claims description 141
- 239000007787 solid Substances 0.000 claims description 92
- 238000007493 shaping process Methods 0.000 claims description 64
- 230000008859 change Effects 0.000 claims description 53
- 238000012545 processing Methods 0.000 claims description 51
- 230000005540 biological transmission Effects 0.000 claims description 48
- 230000004044 response Effects 0.000 claims description 31
- 230000001939 inductive effect Effects 0.000 claims description 28
- 238000006243 chemical reaction Methods 0.000 claims description 27
- 230000000295 complement effect Effects 0.000 claims description 23
- 238000005070 sampling Methods 0.000 claims description 22
- 230000008569 process Effects 0.000 claims description 19
- 230000003111 delayed effect Effects 0.000 claims description 14
- 230000003287 optical effect Effects 0.000 claims description 11
- 239000011159 matrix material Substances 0.000 claims description 9
- 238000012544 monitoring process Methods 0.000 claims description 6
- 230000010354 integration Effects 0.000 claims description 4
- 230000000875 corresponding effect Effects 0.000 description 131
- 241001125929 Trisopterus luscus Species 0.000 description 74
- 238000010586 diagram Methods 0.000 description 60
- 230000000630 rising effect Effects 0.000 description 52
- 238000003860 storage Methods 0.000 description 38
- 238000004519 manufacturing process Methods 0.000 description 31
- 230000015572 biosynthetic process Effects 0.000 description 30
- 230000006870 function Effects 0.000 description 26
- 239000003990 capacitor Substances 0.000 description 24
- 230000001276 controlling effect Effects 0.000 description 23
- 230000005570 vertical transmission Effects 0.000 description 21
- 230000007613 environmental effect Effects 0.000 description 18
- 238000009825 accumulation Methods 0.000 description 16
- 230000008878 coupling Effects 0.000 description 16
- 238000010168 coupling process Methods 0.000 description 16
- 238000005859 coupling reaction Methods 0.000 description 16
- 238000001514 detection method Methods 0.000 description 16
- 230000005571 horizontal transmission Effects 0.000 description 15
- 239000010410 layer Substances 0.000 description 15
- 230000002596 correlated effect Effects 0.000 description 14
- 230000007423 decrease Effects 0.000 description 13
- 230000007547 defect Effects 0.000 description 13
- 102100025248 C-X-C motif chemokine 10 Human genes 0.000 description 12
- 101100222378 Mus musculus Cxcl10 gene Proteins 0.000 description 12
- 230000009467 reduction Effects 0.000 description 12
- 230000004888 barrier function Effects 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 10
- 101100224522 Mus musculus Dppa3 gene Proteins 0.000 description 9
- 101100329418 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CRG1 gene Proteins 0.000 description 9
- 101150108263 Stk16 gene Proteins 0.000 description 9
- 238000009826 distribution Methods 0.000 description 9
- 238000007667 floating Methods 0.000 description 9
- 230000006872 improvement Effects 0.000 description 9
- 101150025934 tsr1 gene Proteins 0.000 description 9
- 230000008901 benefit Effects 0.000 description 8
- 230000006866 deterioration Effects 0.000 description 8
- 230000006698 induction Effects 0.000 description 8
- 238000013461 design Methods 0.000 description 7
- 230000001976 improved effect Effects 0.000 description 7
- 101100080609 Drosophila melanogaster Nsf2 gene Proteins 0.000 description 6
- 238000005036 potential barrier Methods 0.000 description 6
- 230000002441 reversible effect Effects 0.000 description 6
- 238000012937 correction Methods 0.000 description 5
- 238000007562 laser obscuration time method Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000001052 transient effect Effects 0.000 description 5
- 230000001934 delay Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 229920006395 saturated elastomer Polymers 0.000 description 4
- 101001137525 Homo sapiens Nucleolin Proteins 0.000 description 3
- 101100005660 Mus musculus Ccr8 gene Proteins 0.000 description 3
- 101100313266 Mus musculus Tead1 gene Proteins 0.000 description 3
- 102100021010 Nucleolin Human genes 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000011514 reflex Effects 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 101100080608 Drosophila melanogaster comt gene Proteins 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000001444 catalytic combustion detection Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000004020 luminiscence type Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 208000011726 slow pulse Diseases 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
- H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
- H04N25/622—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming by controlling anti-blooming drains
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B42—BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
- B42D—BOOKS; BOOK COVERS; LOOSE LEAVES; PRINTED MATTER CHARACTERISED BY IDENTIFICATION OR SECURITY FEATURES; PRINTED MATTER OF SPECIAL FORMAT OR STYLE NOT OTHERWISE PROVIDED FOR; DEVICES FOR USE THEREWITH AND NOT OTHERWISE PROVIDED FOR; MOVABLE-STRIP WRITING OR READING APPARATUS
- B42D1/00—Books or other bound products
- B42D1/009—Books or other bound products characterised by printed matter not otherwise provided for
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B42—BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
- B42D—BOOKS; BOOK COVERS; LOOSE LEAVES; PRINTED MATTER CHARACTERISED BY IDENTIFICATION OR SECURITY FEATURES; PRINTED MATTER OF SPECIAL FORMAT OR STYLE NOT OTHERWISE PROVIDED FOR; DEVICES FOR USE THEREWITH AND NOT OTHERWISE PROVIDED FOR; MOVABLE-STRIP WRITING OR READING APPARATUS
- B42D15/00—Printed matter of special format or style not otherwise provided for
- B42D15/0053—Forms specially designed for commercial use, e.g. bills, receipts, offer or order sheets, coupons
- B42D15/006—Shipping forms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09B—EDUCATIONAL OR DEMONSTRATION APPLIANCES; APPLIANCES FOR TEACHING, OR COMMUNICATING WITH, THE BLIND, DEAF OR MUTE; MODELS; PLANETARIA; GLOBES; MAPS; DIAGRAMS
- G09B19/00—Teaching not covered by other main groups of this subclass
- G09B19/06—Foreign languages
- G09B19/08—Printed or written appliances, e.g. text books, bilingual letter assemblies, charts
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/61—Noise processing, e.g. detecting, correcting, reducing or removing noise the noise originating only from the lens unit, e.g. flare, shading, vignetting or "cos4"
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/745—Circuitry for generating timing or clock signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
- H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
- H04N3/155—Control of the image-sensor operation, e.g. image processing within the image-sensor
- H04N3/1568—Control of the image-sensor operation, e.g. image processing within the image-sensor for disturbance correction or prevention within the image-sensor, e.g. biasing, blooming, smearing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
- H01L27/14843—Interline transfer
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Business, Economics & Management (AREA)
- Educational Technology (AREA)
- Educational Administration (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Entrepreneurship & Innovation (AREA)
- Computational Linguistics (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
반도체 기판상에 설치된 수광소자를 포함하는 촬상영역과, 기판 바이어스 회로와, 상기 기판 바이어스 회로의 출력을 수신하여 기판 펄스에 따라 상기 기판 바이어스 회로의 출력을 상기 반도체 기판에 인가하는 클램프 회로를 구비하는 고체촬상장치는 소정 기간에 상기 클램프 회로의 전류를 경감하도록 제어하는 기판 바이어스 제어회로를 가진다.
Description
도 1a와 도 1b는 일반적인 수직형 오버플로우 드레인 구조(vertical-type overflow drain configuration)를 가지는 고체촬상소자의 광전변환을 실시하는 수광부의 전위 분포(potential distribution)를 나타내는 도면이다.
도 2는 기본적인 기판 바이어스 전압설정회로를 탑재한 고체촬상장치의 개략적인 구성을 나타내는 도면이다.
도 3은 3차 전자(third electron)에 의한 발광현상을 설명하기 위한 도면이다.
도 4는 본 발명의 실시예에 따른 고체촬상장치의 구성예를 나타내는 도면이다.
도 5는 본 실시예에 따른 센서부 주변의 기판깊이 방향(substrate depth direction)의 구조를 나타내는 단면도이다.
도 6은 본 실시예에 따른 기판 바이어스 제어회로의 제 2의 구성예를 나타내는 회로도이다.
도 7은 본 실시예에 따른 기판 바이어스 제어회로의 제 2의 구성예를 나타내는 회로도이다.
도 8은 본 실시예에 따른 기판 바이어스 제어회로의 제 3의 구성예를 나타내는 회로도이다.
도 9는 도 8의 회로의 타이밍 차트이다.
도 10은 본 실시예에 따른 기판 바이어스 제어회로의 제 4의 구성예를 나타내는 회로도이다.
도 11은 도 10의 회로의 타이밍 차트이다.
도 12는 본 실시예에 따른 기판 바이어스 제어회로의 제 5의 구성예를 나타내는 회로도이다.
도 13은 본 실시예에 따른 고체촬상장치를 촬상 디바이스로서 이용한 본 발명의 실시예에 따른 카메라의 개략 구성도이다.
도 14는 2상 구동의 구동신호 예를 나타내는 도면이다.
도 15는 3상 구동의 구동신호 예를 나타내는 도면이다.
도 16은 본 발명의 실시예에 따른 고체촬상장치의 구성예를 나타내는 도면이다.
도 17은 본 실시예에 따른 3상 구동방식의 전송전극에 대한 펄스공급상태를 나타내는 개략 단면도이다.
도 18은 본 실시예에 따른 수평전송 구동계의 등가회로를 나타내는 도면이다.
도 19는 본 실시예에 따른 수평전송 구동계의 각 펄스의 타이밍 관계를 나타내는 도면이다.
도 20은 본 실시예에 따른 3상 구동방식의 구동 타이밍 및 그에 대응하는 전위 천이상태(potential transitive state)를 나타내는 도면이다.
도 21은 본 실시예에 따른 4상 구동방식의 구동 타이밍 및 그에 대응하는 전위 천이상태를 나타내는 도면이다.
도 22는 2상 구동방식의 전력소비에 대해 설명하기 위한 도면이다.
도 23은 본 실시예에 따른 3상 구동방식의 전력소비에 대해 설명하기 위한 도면이다.
도 24는 본 실시예에 따른 4상 구동방식의 전력소비에 대해 설명하기 위한 도면이다.
도 25는 본 실시 형태에 따른 고체촬상장치를 촬상 디바이스로서 이용한 본 발명의 실시예에 따른 카메라의 개략 구성도이다.
도 26은 도 25에 도시된 CCD 고체촬상소자의 4종류의 수직전송전극의 배치 구조의 일례를 나타내는 도면이다.
도 27a~도 27c는 수직 드라이버의 등가회로와 CCD 고체촬상소자의 관계를 설명하는 도면이다.
도 28은 수직전송펄스(ΦV)의 스텝 응답을 설명하는 도면이다.
도 29는 도 25에 도시된 CCD 고체촬상소자를 구동하기 위한 상보구동(complementary driving)을 적용한 구동 타이밍을 나타낸 타이밍 차트이다.
도 30은 도 25에 도시된 CCD 고체촬상소자를 구동하기 위한 상보구동을 적용하지 않는 구동 타이밍을 나타낸 타이밍 차트이다.
도 31a~도 31c는 수직 드라이버의 등가회로와 CCD 고체촬상소자의 관계를 설명하는 도면이다.
도 32a와 도 32b는 수직 드라이버를 이용하여 일시적인 속도를 감소시킬 수 있는 원리를 설명하는 도면이다.
도 33은 펄스 구동 파형에 대한 피드백 제어 형성 기능부의 펄스 구동장치의 개략적인 전체 구성예를 나타내는 도면이다.
도 34a와 도 34b는 도 33에 도시된 펄스 드라이버의 동작을 설명하는 타이밍 차트(특히, 위상 지연량에 주목)이다.
도 35a와 도35b는 도 33에 도시된 펄스 드라이버의 동작을 설명하는 타이밍 차트(특히 천이시의 기울기 특성에 주목)이다.
도 36은 도 33에 도시된 펄스 드라이버의 용량성 리액턴스 부하구동(capacitive reactance load driving)에 인가된 상세 구성예를 설명하는 도면이다.
도 37은 도 36의 펄스 드라이버의 동작을 설명하는 타이밍 차트이다.
도 38은 도33에 도시된 펄스 드라이버의 유도성 리액턴스(inductive reactance) 부하구동에 인가된 상세 구성예를 설명하는 도면이다.
도 39는 도 38의 펄스 드라이버의 동작을 설명하는 타이밍 차트이다.
도 40은 도 33에 도시된 펄스 드라이버 중, 주로 위상지연 조정부(phase delay regulating unit)와 스루레이트(through rate) 조정부의 상세 구성에 중점을 둔 구성예를 설명하는 도면이다.
도 41은 도 40의 펄스 드라이버의 동작을 설명하는 타이밍 차트이다.
도 42는 도 33에 도시된 펄스 드라이버 중, 주로 위상지연 조정부와 스루레이트 조정부의 상세 구성에 주목하는 다른 구성예(도 17에 도시한 구성에 대한 변형예)를 설명하는 도면이다.
도 43은 도 33에 도시된 펄스 드라이버 중, 주로 펄스 구동 파형 형성 제어부의 상세 구성에 주목한 구성예를 설명하는 도면이다.
도 44a~도 44c는 도33의 펄스 드라이버의 동작을 설명하는 타이밍 차트이다.
도 45는 펄스 드라이버를 수직 드라이버에 적용한 제 1의 구성예를 나타내는 도면이다.
도 46은 펄스 드라이버를 수직 드라이버에 적용한 제 2의 구성예를 나타내는 도면이다.
도 47은 펄스 드라이버를 수직 드라이버에 적용한 제 3의 구성예를 나타내는 도면이다.
도 48은 펄스 드라이버를 수직 드라이버에 적용한 제 4의 구성예를 나타내는 도면이다.
도 49a~도 49b는 종래의 촬상장치의 구조를 설명하는 도면이다.
본 발명은 2006년 2월 15일 일본 특허청에 제출된 일본특허 JP 2006-038448호와, 2006년 7월 14일 일본 특허청에 제출된 일본특허 JP 2006-194913호와 2006년 7월 28일 일본 특허청에 제출된 일본특허 JP 2006-206141호에 관련된 주제 및 참조로서 여기에 반영된 모든 내용을 포함한다.
본 발명은 고체촬상장치 및 그 구동방법 및 카메라에 관한 것이며, 특히 오버플로우 드레인(OFD) 구조를 가지는 CCD(Charge Coupled Device)형태의 고체촬상소자(이하, CCD 촬상소자라 칭한다)를 이용한 고체촬상장치 및 그 구동방법 및 카메라에 관한 것이다.
본 발명은 또한, 전하전송장치, 고체촬상장치, 카메라 및 고체촬상장치의 구동방법에 관한 것이다.
본 발명은 또한 용량성 리액턴스 또는 유도성 리액턴스 등의 부하를 펄스신호로 구동하는 구동방법 및 구동장치와 이 구동방법 및 구동장치가 적용되는 전자기기에 관한 것이다. 보다 상세하게는, 본 발명은, 소정의 일시적인 속도를 가짐으로써, 부하 출력신호가 완만하게 변화되도록, 펄스구동을 행할 때의 각종의 격차나 환경 변동의 영향을 경감하는 구조에 관한 것이다.
n형 반도체 기판을, 예를 들면, 이 n형 반도체 기판에 p형의 웰(well) 영역이 형성되고, 예를 들면, 이 웰 영역의 표면에 n형의 광전전환부, 즉 수광부가 형성되며, CCD 고체촬상소자의 촬상영역은 매트릭스 형태로 배열된 복수의 수광부를 가진다.
이러한 CCD 고체촬상소자에 있어서, 빛의 입사에 의해 수광부에 축적되는 신호전하(e)의 허용량, 이른바 수광부의 취급 전하량(handling charge amount)을 도 1a와 도1b를 참조하여 설명한다.
도 1a와 도 1b는 일반적인 수직형 오버플로우 드레인 구조를 가지는 고체촬상소자의 광전변환을 실시하는 수광부의 전위 분포를 나타내는 도면이다. 도 1a는 기판전압(Vsub)의 조정전의 전위 분포도이며, 도 1b는 기판전압(Vsub)의 조정 후의 전위 분포도이다.
도 1a와 도 1b의 전위 분포도에 도시된 바와 같이, 이른바 수광부의 취급 전하량은 p형의 웰 영역으로 구성되는 오버플로우 배리어(barrier)(OFB)의 전위 장벽(φa)의 높이로 결정된다.
즉, 수광부에 축적되는 신호전하(e)가 취급 전하량을 넘었을 경우, 그 초과한 만큼의 전하가 오버플로우 배리어의 전위 장벽(φa)을 넘어, 오버플로우 드레인(OFD)을 구성하는 n형 기판으로 오버플로우 하게 되어, 결과적으로 버려진다. 도 1의 부호 a는 수광부 상의 산화막을 나타내고 있다.
이 수광부의 취급 전하량, 즉 오버플로우 배리어(OFB)의 전위 장벽 (φa)의 높이는, 오버플로우 드레인으로서 기능하는 기판에 인가되는 바이어스 전압, 즉 이른바 기판전압(Vsub)에 의해서 제어된다.
그러나, 이 구조는, 디바이스의 제조 격차(manufacturing variation)에 의해, 오버플로우 배리어(OFB)의 전위 장벽(φ)의 높이가 도 1a의 파선으로 도시된 바와 같이, 각 칩마다 변화되며, 또 동일한 칩이라도 각 수광부에 대하여 변화된 다. 여기서, 고체촬상소자는 수광부에 축적되는 신호전하의 최대량(포화 신호량)을 품질관리상 일정한 사양치 이상으로 할 필요가 있기 때문에, 어느 칩의 기판 전압(Vsub)이 기판 바이어스 전압(Vsub)으로 설정되어, 칩 내의 수광부 모두가, 전기 사양을 만족하는 포화 신호량을 나타낼 수 있게 된다.
이 기판 바이어스 전압(Vsub)의 설정 회로 내에는, 예를 들면, 이미터 팔로워(emitter follower) 회로가 형성되어 있으며, 이미터 팔로워 회로를 포함한 기판전압 설정회로는 여러 가지로 제안되고 있다(예를 들면, 일본 미심사 특허출원 공개번호 8-32065, 2004-328203호 및 일본특허번호 제 3440722호 참조).
도 2는 기본적인 기판 바이어스 전압설정회로를 탑재한 고체촬상장치의 개략 구성을 나타내는 도면이다.
도 2에 도시된 바와 같이, 고체촬상장치를 구성하는 CCD 칩(1)에, 기판 바이어스 설정회로(2)가 설치되어 있다. 기판 바이어스 설정회로(2)는 이미터 팔로워 회로를 형성하는 NPN 트랜지스터(3), 바이어스 회로(4), 저항소자(5) 및 커플링 캐패시터(6)를 가진다.
트랜지스터(3)의 컬렉터는 전원 전위(VDD)에 접속되며, 베이스가 저항 분압에 의해 소정 전압을 발생시키는 바이어스 회로(4)에 접속되며, 이미터가 저항소자(5)를 통해 접지(GND)에 접속되어 있다.
트랜지스터(3)의 이미터와 저항소자(5)의 접속점에 커플링 캐패시터(6)가 접속되며, 트랜지스터(3)의 이미터와 저항소자(5)의 사이에, 커플링 캐패시터(6)를 통해 기판 외부로부터 공급되는 셔터 펄스들에 대하여, 기판 바이어스 전압(Vsub) 에 교류 펄스를 입력하기 위한 단자로부터, 이른바 전자셔터펄스(φSUB)가 인가된다.
여기서, 전자가 이미터 팔로워 회로를 흐르고, 전자들이 트랜지스터 내의 PN접합부를 통과할 때, 전계에 의해 전자들이 가속되어 실리콘 결정 격자에 충돌하여, 2차 전자와 포톤(photons)을 방출한다. 이때, 이미터 팔로워 회로가 화소영역 부근에 설치되어 있는 경우, 이 2차 전자와 포톤이 CCD 칩의 화소영역 내에 진입하여, 노이즈로서 검출되는 현상이 확인되고 있다.
즉, 도 3의 개략도에 도시된 바와 같이, 도 3의 부호 A로 나타내는 2차 전자 및 포톤이 영향을 미치는 영역과 도 3의 부호 B로 나타내는 CCD 칩의 화소 영역이 중복되는, 도 3의 부호 C로 표시된 영역에서는, 2차 전자가 화소 전하로서 혼합되어, 발광하고 있는 것처럼 보이거나, 또는 포톤이 화소 영역에 혼합되어 광전변환되어, 역시 발광하고 있는 것처럼 보이거나 하는 것이 나타나므로, 화질 이상으로 인식되고 있었다.
특히, CCD 카메라로 어두움을 촬영하는데 이용되는, 대체로 노출시간이 1초-몇 분 정도인 촬영모드(이하, 장시간 노출모드라 한다)에 의해, 예를 들면, 야경 등을 촬영하는 경우에는, 2차 전자 또는 포톤에 의한 발광현상이 현저하게 나타난다. 초당 3- 5매의 촬영을 행하는 통상의 촬영모드(이하, 통상 노출모드라 한다)에서는, 노출시간이 짧으므로, 발생하는 2차 전자 또는 포톤의 양이 적고, 발광 현상이 화질 이상으로서 인식되는 레벨에는 도달하지 않는다.
그리고, 장시간 노출시에는, 암전류의 발생 등이 있으며, 신호 화상을 촬영 한 후에, 연속해서 차광 화상을 촬영하고, 그 차분을 취하여, 어두울 때의 고정 패턴의 노이즈 제거를 행하고 있다.
고체촬상장치, 예를 들면 CCD(Charge Coupled Device) 영역 센서의 수평전송 레지스터에는 2상 구동방식이 이용되고 있다.
도 14는 2상 구동의 구동신호 예를 나타낸다. 부호(H1, H2)는 구동 펄스를 나타내며, 부호(RG)는 리셋 게이트 펄스를 나타내며, 부호(CCDout)는 CCD의 출력을 나타낸다.
일본 미심사 특허출원번호 2004－328203호는 고속성을 중시한 저장 전송 구조를 이용한 기본적인 2상 구동기술을 개시하고 있다.
전기회로나 전자기기에 대하여는, 임피던스 성분을 부하로서 이용하며, 이 부하는 펄스신호에 의해 구동되는 구조가 여러 가지 이용되고 있다.
예를 들면, 전자기기로서는, 용량성 리액턴스가 되는 전송전극을 가지는 CCD 고체촬상소자가 2차원 형태로 배열된 촬상장치가 있다. 또, 유도성 리액턴스가 되는 코일을 가지는 모터가 있다.
한편, 용량성 리액턴스나 유도성 리액턴스 등의 임피던스 성분을 펄스신호를 이용하여, 부하로서 구동할 때, 이 부하와 구동 기기의 관계에 의해, 구체적으로는 부하 격차와 기기의 성능 격차와 환경 변동과의 관계에 의해, 구동 펄스의 위상이나 천이특성이 영향을 받으며, 결과적으로, 이 부하를 적절하게 구동할 수 없게 되는 문제가 일어날 수 있다. 저속 구동이면, 그 영향이 적지만, 고속 구동의 경우에는, 1분의 편차가 성능에 큰 영향을 미치는 일이 있다.
또, 예를 들면, 복수의 부하를 위상이 약간 차이가 나는 펄스신호로 구동하는 경우, 각 위상의 1분의 편차가 때때로 적정한 구동을 할 수 없게 한다. 또, 2개의 부하를 역상 펄스신호로 구동하는 경우에도, 각 위상의 1분의 편차가 적정한 구동을 할 수 없게 한다.
이하, 구체적인 사례를 이용해 설명한다. 용량성 리액턴스가 되는 전송전극을 가지는 촬상장치에 대해서는, 근년, CCD 고체촬상소자를 탑재한 비디오 카메라에 있어서, TV(텔레비젼) 방식과 무관하게 카메라 부분을 고속으로 촬영하여 슬로우 재생을 행하는 요구가 강하고, 또, CCD 고체촬상소자를 탑재한 디지털 카메라에서는, 복수 화소화 (multiple pixilation)에 따라 속도가 저하해 버리는 것이 문제가 되어, 촬상소자의 고속화가 요구되고 있다.
도 49a 및 도 49b는 종래의 촬상장치의 구조를 설명하는 도면이다. 여기서, 도 49a는 인터라인(interline) 전송(IT) 방식의 CCD 고체촬상소자를 이용한 종래의 촬상장치의 한 구성 예의 주요부를 나타내는 도면이며, 도 49b는, CCD 고체촬상소자의 구동방법의 일례를 나타내는 도면이다.
종래의 촬상장치(1003)는, CCD 고체촬상소자(1030)와, 이 CCD 고체촬상소자(1030)를 구동하는 구동장치로서의 구동회로(1004)를 갖추고 있다.
CCD 고체촬상소자(1030)에서는, 화소가 되는 복수의 수광센서(1031)가 2차원 매트릭스 형태로 배열된다. CCD 고체촬상소자(1030)는, 각 수광센서 열에 대응하여, 복수의 CCD 구조의 수직전송 레지스터(1033)가 형성된 촬상부(수광부)(30a)를 갖추고 있다. 촬상부(수광부)(30a)의 외측에는, 각 수직전송 레지스터(1033) 의 최종단에 접속하도록 CCD 구조의 수평전송 레지스터(1034)가 형성되며, 수평전송 레지스터(1034)의 후단에는 출력부(36)가 접속되어 있다.
열(수직) 방향으로 연장하는 수직전송 레지스터(1033)의 상부(수광면 측)에는, 각 열의 동일한 수직위치의 수직전송 레지스터(1033)를 공유하기 위해 수평방향으로 연장하는 4종류의 수직전송전극(1032)(각각 _1, _2, _3, _4로 표시됨)이 수직방향으로 소정의 순서로, 수광센서(1031)의 수광면에 개구부를 형성하도록 배치되어 있다.
4종류의 수직전송전극(32)은, 1개의 수광센서(1031)에 2개의 수직전송전극(1032)이 대응하도록 형성되며, 구동회로(1004)로부터 공급되는 4종류의 수직전송펄스(ΦV_1, Φ V_2, ΦV_3, ΦV_4)를 이용하여 신호전하를 수직방향으로 전송 구동하도록 구성되어 있다. 즉, 2개의 수광센서(1031)를 한 쌍으로 하고(단, 수평전송 레지스터(1034) 측의 최종단을 제외한다), 4개의 수직전송전극(1032)에 각각 수직전송펄스(ΦV_1, ΦV_2, ΦV_3, ΦV_4)가 구동회로(1004)로부터 인가되는 배열이 형성되어 있다.
도시한 예에서는, 수평전송 레지스터(1034) 측에서, 수직방향으로 4개의 수직전송 레지스터(1033) 중 한 쌍에 대응하여 수직전송전극(1032)이 설치된다. 수직방향의 최상부에 위치하는 수광센서(1031)는, 수직전송펄스(ΦV_1)가 인가되는 수직전송전극(1032_1)에 대응하고 있다. 한 단계 이전이 되는(수평전송 레지스터(1034)와 가까운) 수직전송전극(1032_2)에는 수직전송펄스(ΦV_2)가 인가되며, 한 단계 이전이 되는(수평전송 레지스터(1034) 측과 가까운) 수직전송전극(1032_3) 에는 수직전송펄스(ΦV_3)가 인가되며, 수평전송 레지스터(1034) 측과 가장 가까운 수직전송전극(1032_4)에는 수직전송펄스(ΦV_4)가 인가된다.
수직전송 레지스터(1033)는, 한 쌍의 수직전송전극(1032)(ΦV_1~ΦV_4)이 인가되는 전송전극(32_1~32_4))의 최종단을 통해 수평전송 레지스터(1034)에 접속된다.
수평전송 레지스터(1034)는 각 수직전송 레지스터(1033)에 대응하여 2개의 수평전송전극(1035)(각각 _1, _2로 표시됨)이 형성되며, 구동회로(1004)로부터 공급되는 2상의 수평구동펄스(ΦH_1, ΦH_2)를 이용하여 신호전하를 수평방향으로 전송 및 구동하도록 구성되어 있다.
이러한 구조의 CCD 고체촬상소자(1030)에서는, 수광센서(1031)에서 수광 및 광전변환되어, 수광량에 대응하는 신호전하가 축적된다. 이 수광센서(1031)의 신호전하는, 수직 블랭킹 기간(vertical blanking period)에 수광센서(1031)로부터 수직전송 레지스터(1033)로 판독된 후에, 수평 블랭킹 기간(horizontal blanking period)에 하나의 수평 라인마다 신호전하가 수직전송되어, 수직 라인 시프트(vertical line shift)가 행해지고, 수평전송 레지스터(1034)에 전송된다. 그리고, 수평전송 레지스터(1034)에 전송된 신호전하는 수평 유효 전송기간(horizontal valid transfer period)에 수평방향으로 전송되어 출력부 (1036)를 통해 외부에 출력된다.
종래의 CCD 고체촬상소자(1030)에 있어서의 신호전하의 수직 라인 시프트는, 도 49b에 도시된 수직 라인 시프트의 구동 타이밍과 같이, TV 방식의 수평 블랭킹 기간(Hb) 중에 수직전송펄스(ΦV_1~ΦV_4)를 이용하여 전송 및 구동하도록 설계되어 있었다. 구체적으로는, 도 49b에 도시한 바와 같이, 신호전하의 수직 라인 시프트에서는, 4종류의 수직구동펄스(ΦV_1~ΦV_4)에 의해, 예를 들면, ΦV_2, ΦV_3에 대응하는 수직전송전극(1032_2, 1032_3)에 대기하고 있던 신호전하가 수평전송 레지스터(1034)로 라인 시프트된다. 즉, 수직전송전극(1032_4)의 수직구동펄스(ΦV_4)의 하강부에서, 수평전송 레지스터(1034)의 각 수평구동펄스(ΦH_1)가 인가되는 수평전송전극(1035_1)에 신호전하가 전송된다.
도시하지 않았으나, 수직 라인 시프트 시에, 수평 블랭킹 기간(Hb)의 수직전송전극(32_1~32_4)에 인가되는 각 수직구동펄스(ΦV_1~ΦV_4)의 상승 및 하강단의 기울기(ΔV／ΔT)(ΔV는 전압, ΔT는 시간을 가리킨다), 이른바 일시적인 속도(Δ V／ΔT)는, 수직 블랭킹 기간에 수직전송전극(32_1~32_4)에 인가되는 수직전송펄스(ΦV_1~ΦV_4)의 일시적인 속도(ΔV／ΔT)와 유사하다. 도 49b는 수직으로 상승하고, 하강하는 직사각형 펄스를 이용하는 구동펄스를 나타내고 있다.
한편, 예를 들면, CCD 고체촬상소자를 이용한 비디오 카메라와 같은 촬상장치에 있어서의 전자 카메라 편차 보정시의 동작과, 방송 업무용의 프레임 인터라인 전송(FIT)방식의 CCD 고체촬상소자에서는, 수직 블랭킹 기간에 고속의 수직전송을 필요로 하고 있다.
또한, CCD 촬상소자가 수평 블랭킹 기간에 4종류의 수직전송펄스를 이용하여 수직 라인 시프트를 행하는 구조가 제안되었다(예를 들면, 일본 미심사 특허출원 공개번호 2000－138943호의 도 3 참조).
그런데, 종래, 상술한 CCD 고체촬상소자(1030)에 대해서는, 수직 라인 시프트 및 수직 고속전송을, 동일 특성의 수직 구동 주사회로, 이른바 수직 드라이버를 구동회로(4)에 설치함으로써 구동되며, 일반적으로 고속 CMOS 형태의 수직 드라이버가 이용되고 있다. 따라서, 수평 유효 주사기간에 이 수직전송을 행하면, 수직전송펄스(Φ V_1~ΦV_4)가 인가되는 순간에, CCD 고체촬상소자(1030) 내에서 크로스토크(crosstalk)에 의한 노이즈(커플링 노이즈)가 발생한다.
즉, 수평 유효 주사기간 중에 수직전송을 행할 때, 구동파형의 상승과 하강단에서는 일시적인 속도가 빠르고, 즉 수직전송펄스(ΦV_1~ΦV_4)의 상승 및 하강단의 기울기(ΔV／ΔT)가 크기 때문에, CCD 출력 신호에 크로스토크 노이즈가 중첩되며, 수직라인의 화상 노이즈가 나타난다. 즉, 구동파형의 고속의 일시적인 속도에 의해서 화질 열화(노이즈 발생)가 생겨 버린다. 이 점에 대해서, 실시예에서는 더욱 상세하게 설명하나, 그 원인은, 1개의 전극에 대한 구동전압의 과도기적인 변동이 다른 전극에 대한 구동전압에 간섭하기 때문이다.
따라서, 종래는, 이 화질 열화를 방지하기 위해, 수직구동(수직전송)을 수평 유효 주사기간이 아닌 기간에 실행하였다. 즉, 수직 라인 시프트를 행하는 경우, 수직전송펄스(ΦV_1~ΦV_4)의 인가는 수평 블랭킹 기간에만 화상에 나쁜 영향을 미치지 않으므로, 종래의 CCD 고체촬상소자에서는, 이 수평 블랭킹기간에 수직 라인 시프트용의 수직전송이 실행되었다.
TV가 주류였을 무렵에는, 그 TV 방식으로 수평 블랭킹 기간이 정의되고 있었으므로, 수평 블랭킹 기간 내에 수직 라인 시프트를 행하는 것으로 충분했다. 그렇지만, TV 방식과는 관계없이 다화소화, 또는 고 프레임 속도화를 행하려고 하면, 수직 라인 시프트에 필요한 수평 블랭킹 기간이 쓸데없는 시간이 되어, 고 프레임 속도화의 장해가 되었다.
고 프레임 속도화를 위해서는, 수평 블랭킹 기간을 단축할 필요가 있으나, 수직 라인 시프트를 고속으로 행할 필요가 있어, 그러기 위해서는 전송전극의 저항을 감소시키는 것이 필요하게 된다. 저항의 감소를 도모하기 위한 방법으로서, 전극 단면적을 넓게 하는 것이 생각되지만, 가로방향(면적방향)으로는 넓히는 것이 어렵고, 전송전극의 막 두께를 두껍게 할 필요가 있다. 그렇지만, 전송전극의 막 두께를 두껍게 하면, 센서 통로 주위의 단차(step)가 높아져 버려, 빛이 입사되었을 때 경사진 빛의 비뉴엣(vignette)의 현상이 발생하여, 감도 저하나 쉐이딩(shading)의 발생을 일으킨다는 문제가 생기며, 따라서 수직전송 속도 향상을 실현하는 것이 곤란하다.
이와 같이, 고 프레임 속도화를 행할 때, TV 방식이 아닌 CCD 고체촬상소자를 이용하는 디지털 카메라 등의 전자기기에서는, 신호의 출력속도를 올리더라도, 수평 블랭킹 시간이 늘어나, 어느 일정 이상 고속으로 하는 것은 어려웠다.
이러한 문제를 해결하기 위해, 본 출원인은, 수평 블랭킹 기간을 대폭 줄이고, 고 프레임 속도화를 실현하는 구조를 제안하고 있다(일본 미심사 특허출원 공보 2005－269060호 참조).
이 특허문헌 2005－269060호에 기재된 구조에서는, 일시적인 속도(V/T)(단, V는 전압, T는 시간)가 되는 상승 및 하강단의 기울기를 가지는 구동 클럭 파형, 즉, 매끄럽고 기울기가 완만한 펄스신호를 특히 전송펄스로 이용하여, 용량성 리액턴스 부하로서의 전송전극에 공급하도록 하고 있다. 이것에 의해, 고화소 CCD에서, 유효 화소기간 중에 수직전송을 하여, 낮은 클럭 속도에 의해 프레임 속도를 올릴 수 있지만, 이 때문에, 매끄럽고 기울기가 완만한 펄스신호가 필요하게 된다.
그러나, 어두움에서 고정 패턴 노이즈의 제거는 상기 방법에 의해 실행되지만, 비싼 단일 렌즈 반사 카메라의 디지털화가 진행되고 있으므로, 연속적인 촬영을 위한 시간 손실은 문제를 일으키며, 어두움에서 고정 패턴 노이즈 차이의 제거를 실행하지 않는 모드가 요구되었다.
그러나, 이때, 기존의 CCD 내장 기판 바이어스 회로에서는, 최종단의 NPN 트랜지스터(3)의 베이스와 이미터 간의 결합부에 흐르는 전류에 비례하는 핫 캐리어(hot carrier)와 휘도가 남아 있으며, 핫 스팟(hot spot) 현상은 화상을 손상시킨다.
핫 스팟이란, 핫 캐리어나 발광의 발생장소를 중심으로, 원형으로 센서에 불필요한 전하가 축적되어 발광하도록 돌출되는 현상을 말한다.
본 발명의 장점은, 핫 스팟의 발생을 억제할 수 있고 화상 열화를 억제할 수 있는 고체촬상장치 및 그 구동방법 및 카메라를 제공하는 것이다.
일본 미심사 특허출원 공개번호 2004-328203호에 기재된 기술에서는, 디지털 카메라에 있어서의, 동영상·정지화면의 구동을 가정하는 2상 구동용의, 저장-전송 구조를 이용하고 있으므로, 구동펄스가 로(Low) 레벨이 되는 기간에 전송할 필요가 있으며, 의무비(duty ratio)를 많은 구동상(driving phases) 중 한 개의 구동상에 설정하지 않을 수 없다.
그 때문에, 전하 축적량은 2상과 같은. 예를 들면, 단지 1게이트의 저장부와 동일하며, 또한, 구동진폭도 2상과 같으므로, 동적 범위(dynamic range)의 확대와 전력감소를 도모하는 것이 곤란하다.
즉, 일본 미심사 특허출원 공개번호 2004-328203호에 개시된 기술에서는, 통상의 다상(multi-phases) 구동과 같은 다게이트(multigate) 축적이 이용되지 않고, 취급 전하량의 향상과, 진폭 저하에 의한 전력감소를 실현하는 것이 곤란했다.
즉, 2상 구동방식에 비해 저전압 구동화가 가능한 3상 구동과 같은 이른바 다상 구동방식이 제안되고 있다.
도 15는 3상 구동의 구동신호 예를 나타낸다. 부호(H1, H2, H3)는 구동 펄스를 나타내며, 부호(RG)는 리셋 게이트 펄스를 나타내며, 부호(CCDout)는 CCD의 출력을 나타내며, 부호(SHP, SHD)는 샘플 홀드 펄스를 나타내고 있다.
도 15에 도시한 바와 같이, 일반적인 3상 구동방식에 대해서는, CDS 샘플링 부분에서의 크로스토크 노이즈의 문제나, 데이터 출력 기간을 취하기 어려운 일 등의 단점들이 있다.
즉, 통상의 다상 구동에서는, 전송과 축적이라고 하는 동작에 따라, 적어도 하나의 게이트는 로 레벨이 되어 있는 상태에서, 다른 게이트가 전송을 위해 변화되므로, 2개의 게이트가 로 레벨이 되는 기간이 존재한다.
이러한 다상의 연속적인 구동에서는, 천이 부분이 많아지므로, 신호의 샘플링을 실시하는 수평 CCD의 구동에서는 크로스토크 노이즈의 문제로 채용되지 않았 다.
일본특허번호 3440722호에는, 3상 구동을 이용하는 크로스토크 노이즈 개선기술이 개시되어 있다.
그렇지만, 일본특허번호 3440722호에 개시된 기술에서는, 짧은 리셋 기간에만 전송할 필요가 있으므로, 고속화에 적합하지 않았다.
본 발명의 장점은, 다상의 원래 장점들, 취급 전하량의 향상과 저진폭화에 의한 전력감소를 유지하면서, 크로스토크의 억제와 고속화를 도모하는 것이 가능한 전하전송장치, 고체촬상장치 및 카메라 및 고체촬상장치의 구동방법을 제공하는 것이다.
이제, 용량성 리액턴스를 부하로서 매끄럽고 기울기가 완만한 펄스신호(이 경우는 전압 펄스이다)로 구동할 때, 구동펄스의 기울기를 되도록 일정치로 유지하기 위해, 일본 미심사 특허출원 공개번호 2005-269060호에 기재된 바와 같이, 부하 용량을 정전류를 이용하여 구동하는 방식을 생각할 수 있다. 그렇지만, 단순하게 정전류 구동하는 것은, 부하 용량의 제조 격차, 구동용 소자의 제조 격차나 환경 변동의 영향을 받아 적정한 구동을 할 수 없게 된다. 또, 부하 용량의 제조 격차와 구동용 소자의 제조 격차의 영향을 받아 위상 관계가 어긋나는 경우에도, 적정한 구동을 할 수 없게 된다. 이러한 문제의 자세한 것은 다음의 실시예에서 설명한다.
또, 이러한 점은, 용량성 리액턴스에 대하여 대응하는 관계를 가지는, 유도 성 리액턴스가 부하로 설정된 경우에 적용될 수 있다. 즉, 유도성 리액턴스를 부하로서, 매끄럽고 기울기가 완만한 펄스신호로 구동할 때에, 구동펄스(이 경우는 전류 펄스이다)의 기울기를 가능한 일정치로 유지하기 위해, 부하 유도계수를 정전압으로 구동하는 방식이 생각되나, 부하 유도계수의 제조 격차와 구동용 소자의 제조 격차의 영향을 받아 적정한 구동을 할 수 없는 일이 일어날 수 있다. 또, 부하 유도계수의 제조 격차와 구동용 소자의 제조 격차의 영향을 받아 위상 관계가 어긋나는 경우에도, 적정한 구동을 할 수 없게 된다.
본 발명은, 상기 사정을 감안하여 이루어진 것이며, 부하를 완만한 천이특성을 가지는 펄스신호로 구동할 때, 격차나 환경 변동에 의한 구동성능 저하의 문제를 경감할 수 있는 구조를 제공하는 것을 목적으로 한다.
본 발명의 한 실시예에 따르면, 반도체 기판상에 설치된 수광소자를 포함하는 촬상영역과, 기판 바이어스 회로와, 상기 기판 바이어스 회로의 출력을 수신하여, 기판 펄스에 따라 상기 기판 바이어스 회로의 출력을 상기 반도체 기판에 인가하는 클램프 회로를 구비하며, 소정 기간에 상기 클램프 회로의 전류를 경감하도록 제어하는 기판 바이어스 제어회로를 가지는 고체촬상장치가 제공된다.
바람직하게는, 상기 기판 바이어스 제어회로는, 상기 소정 기간 동안에, 상기 클램프 회로의 입력 전압 단자의 중간 출력과, 기판 전압의 출력과의 차이를 줄이도록 제어한다.
본 발명의 다른 실시예에 따르면, 반도체 기판상에 설치된 수광소자를 포함 하는 촬상영역과, 기판 바이어스 회로와, 상기 기판 바이어스 회로의 출력을 수신하여 기판 펄스에 따라 상기 기판 바이어스 회로의 출력을 상기 반도체 기판에 인가하는 클램프 회로를 구비하는 고체촬상장치를 구동하는 고체촬상장치의 구동방법에 있어서, 상기 방법은, 영구적으로 또는 장시간 노출 기간 중에, 상기 클램프 회로의 입력 전압단자의 중간 출력과 기판 전압의 출력과의 차이가 작아지도록 상기 클램프 회로의 전류를 감소시키는 단계를 포함한다.
본 발명의 다른 실시예에 따르면, 고체촬상장치와, 상기 고체촬상장치의 촬상영역에 입사광을 유도하는 광학계와, 상기 고체촬상장치에 의해 얻어지는 화상에 소정의 처리를 실행하는 신호처리회로를 포함하며, 상기 고체촬상장치는, 반도체 기판상에 설치된 수광소자를 포함하는 촬상영역과, 기판 바이어스 회로와, 상기 기판 바이어스 회로의 출력을 수신하여 기판 펄스에 따라 상기 기판 바이어스 회로의 출력을 상기 반도체 기판에 인가하는 클램프 회로를 구비하며, 상기 고체촬상장치는 또한 소정 기간 동안에 상기 클램프 회로의 전류를 경감하는 기판 바이어스 제어회로를 가지는 카메라가 제공된다.
본 발명의 상기 실시예에 따르면, 기판 전압이 기판 펄스가 입력되는 클램프 회로를 통해 반도체 기판으로 인가된다. 그러나, 소정의 기간, 예를 들면, 장기간의 노출기간 동안에, 기판 바이어스 제어회로는 클램프 회로의 전류를 감소하도록 제어한다.
본 발명의 다른 실시예에 따르면, 3상 이상의 전송펄스에 의해 전송 및 구동되고, 신호전하를 전송하는 전하 전송부와, 상기 3상 이상의 전송펄스를 공급하고, 상기 전하 전송부를 구동하는 구동부를 가지며, 상기 3상 이상의 상기 전송펄스는, 제 1 레벨과 제 2 레벨을 가지며, 상기 구동부는, 3상 이상의 다상 구동을 이용하고, 상기 제 1 레벨의 기간이 각 시간에 1상만 존재하고, 대응하는 제 1 레벨의 전압이 전송방향 순서대로 출력되도록, 상기 전하 전송부를 구동하는 전하전송장치가 제공된다.
본 발명의 다른 실시예에 따르면, 복수의 광전변환 소자와, 3상 이상의 전송펄스에 의해 전송 구동되고, 상기 광전변환 소자로부터 얻어진 신호전하를 전송하는 전하 전송부와, 상기 3상 이상의 전송펄스를 공급하고, 상기 전하 전송부를 구동하는 구동부를 가지며, 상기 3상 이상의 상기 전송펄스는, 제 1 레벨과 제 2 레벨을 가지며, 상기 구동부는, 3상 이상의 다상 구동을 이용하고, 상기 제 1 레벨의 기간이 각 시간에 1상만 존재하고, 대응하는 제 1 레벨의 전압이 전송방향 순서대로 출력되도록, 상기 전하 전송부를 구동하는 고체촬상장치가 제공된다.
본 발명의 다른 실시예에 따르면, 고체촬상장치와, 상기 고체촬상장치의 촬상영역에 입사광을 유도하는 광학계와, 상기 고체촬상장치에 의해 얻어지는 화상에 소정의 처리를 실행하는 신호처리회로를 포함하며, 상기 고체촬상장치는, 복수의 광전변환 소자와, 3상 이상의 전송펄스에 의해서 전송 구동되고, 상기 광전변환 소자로부터 얻어진 신호전하를 전송하는 전하 전송부와, 상기 3상 이상의 전송펄스를 공급하고, 상기 전하 전송부를 구동하는 구동부를 가지며, 상기 3상 이상의 각 전송펄스는, 제 1 레벨과 제 2 레벨을 가지며, 상기 구동부는, 3상 이상의 다상 구동을 이용하고, 상기 제 1 레벨의 기간이 각 시간에 1상만 존재하고, 대응하는 제 1 레벨의 전압이 전송방향 순서대로 출력되도록, 상기 전하 전송부를 구동하는 카메라가 제공된다.
본 발명의 다른 실시예에 따르면, 복수의 광전변환 소자와, 3상 이상의 전송펄스에 의해 전송 구동되고, 상기 광전변환 소자로부터 얻어진 신호전하를 전송하는 전하 전송부와, 상기 3상 이상의 전송펄스를 공급하고, 상기 전하 전송부를 구동하는 구동부를 가지는 고체촬상장치의 구동방법에 있어서, 3상 이상의 다상 구동을 이용하는 단계와, 상기 제 1 레벨의 기간이 각 시간에 1상만 존재하고, 대응하는 제 1 레벨의 전압이 전송방향 순서대로 출력되도록, 상기 전하 전송부를 구동하는 단계를 구비하는 고체촬상장치의 구동방법이 제공된다.
또한, 본 발명에 따른 구조에서는, 입력된 펄스신호에 근거하여 부하를 구동할 때, 파형 형성 처리부는 상기 입력된 펄스신호에 대하여 소정의 파형형성처리를 실시하고, 펄스 구동 파형 형성 제어부는 부하에서 발생하는 펄스 출력 신호를 감시하고, 지연량과 펄스 출력 신호의 천이특성이, 소정의 특성이 되도록, 파형 형성 처리부를 제어한다.
즉, 부하에서 발생된 실제 작업 상태에서 펄스 출력 신호가 감시되며, 피드백 제어가 이루어져 펄스 출력 신호와 같은 천이특성이 소정치가 되도록 한다.
본 발명의 한 실시예에 따르면, 긴 노출 기간 동안에 핫 스팟들이 발생되는 일이 방지되므로, 화질의 저하가 방지될 수 있다.
또한, 본 발명의 한 실시예에 따르면, 크로스토크 및 속도의 증가와 같은 현상이 방지될 수 있으며, 다상의 원래 장점들, 취급 전하량의 향상과 저진폭화에 의 한 전력감소를 유지할 수 있다.
또한, 본 발명의 한 실시예에 따르면, 부하에서 발생된 실제 작업 상태에서 펄스 출력 신호가 감시되며, 피드백 제어가 이루어져 펄스 출력 신호와 같은 천이특성이 소정치가 되도록 한다. 그러므로, 부하 특성의 불규칙성, 구동특성의 불규칙성, 또는 환경격차가 존재하더라도, 일정한 천이특성들이 얻어질 수 있다.
부하를 완만한 천이특성을 가지는 펄스신호로 구동할 때, 적합한 지연량과 경사 특성을 가지는 구동이 부하 용량의 제조 격차, 구동용 소자의 제조 격차의 영향과 환경 변화를 받지 않으면서, 실현될 수 있다.
이하, 본 발명의 실시예들을 첨부된 도면을 참조하여 설명한다.
도 4는, 본 발명의 실시예에 따른 고체촬상장치의 구성예를 나타내는 도면이다.
본 실시 형태의 고체촬상장치(10)는, 예를 들면, 인터라인(interline : IT)전송방식의 CCD 영역센서에 적용했을 경우를 나타낸다.
도 4의 고체촬상장치(10)는, 라인(수직) 방향 및 열(수평) 방향으로 매트릭스 형태로 배열되어 있다. 촬상영역(14)은 입사광을 그 광량에 대응하는 전하량의 신호전하로 변환하여 축적하는 복수의 센서부(광전변환 소자)(11)와, 각 센서부(11)의 각 수직열 마다 설치되고, 게이트부(도시하지 않음)를 통해 각 센서부(11)로부터 판독된 신호전하를 수직전송하는 복수 라인의 수직전송 레지스터(13)로 구성된다.
이 촬상영역(14)에서는, 센서부(11)가, 예를 들면 PN 접합의 광다이오드로 구성되어 있다.
이 센서부(11)에 축적된 신호전하는, 판독 게이트부(12)에 인가된, 후술하는 판독 펄스(XSG)에 의해 판독된다.
수직 CCD(13)는, 예를 들면, 4상의 수직전송클럭(φV1~φV4)에 의해 전송 구동되어, 판독신호전하를 수평 블랭킹 기간의 일부에서, 1주사선(1 라인)에 해당하는 부분씩 순서대로 수직방향으로 전송한다.
여기서, 수직 CCD(13)에서, 첫 번째 위상(first phase) 및 3번째 위상(third phase)의 전송전극은, 판독 게이트부(12)의 게이트 전극을 겸하고 있다. 따라서, 4상의 수직전송클럭(φV1~φV4)가운데, 첫 번째 상이 되는 전송클럭(φV1)과 3번째 상이 되는 전송클럭(φV3)은 저레벨, 중간레벨 및 고레벨의 3개 레벨을 가지도록 설정된다. 3번째 값이 되는 고레벨의 펄스는 판독 게이트부(12)에 공급되는 판독 펄스(XSG)가 된다.
촬상영역(14)의 도면상의 아래쪽에는, 수평 CCD(15)가 배치되어 있다. 이 수평 CCD(15)에는, 복수 라인의 수직CCD(13)로부터 1라인에 해당하는 신호전하가 차례차례 전송된다. 수평 CCD(15)는, 예를 들면, 2상의 수평전송클럭(φH1,φH2)에 의해 전송구동되어, 복수 라인의 수직 CCD(13)로부터 전송된 1라인 분의 신호전하를 수평 블랭킹 기간 후의 수평 주사기간 내에 차례차례 수평방향으로 전송한다.
수평 CCD(15)의 전송 목적지의 단부에는, 예를 들면 플로팅 확산 증폭기 구성의 전하전압 변환부(16)가 설치되어 있다. 이 전하전압 변환부(16)는, 수평 CCD(15)에 의해 수평전송된 신호전하를 차례차례 전압신호로 변환하여 출력한다. 이 전압신호는, 출력 회로(도시하지 않음)를 거친 후, 피사체로부터의 빛의 입사량에 대응하여, CCD 출력으로서, 출력단자(17)로부터 외부로 출력된다.
상술한 센서부(11), 판독 게이트부(12), 수직 CCD(13), 수평 CCD(15) 및 전하전압 변환부(16) 등은 반도체 기판(이하, 단지 기판으로 칭한다)(18)상에 형성된다. 이것에 의해, 인터라인 전송방식의 CCD 촬상소자(10)가 구성된다.
이 CCD 촬상소자(10)를 구동하기 위한 4상의 수직전송클럭(φV1~φV4) 및 2상의 수평전송클럭(φH1,φH2)은 타이밍 발생 회로(19)로부터 발생된다.
4상의 수직전송클럭(φV1~φV4)은, 기판(18) 상에 형성된 단자(패드)(22-1~22-4)를 통해 수직 CCD(13)에 공급된다.
2상의 수평전송클럭(φH1,φH2)은, 단자(23-1, 23-2)를 통해 수평 CCD(15)에 공급된다.
타이밍 발생 회로(19)는 또한 이러한 전송 클럭 외에도, 센서부 (11)에 축적된 신호전하를 스위핑 아웃(sweeping out) 하기 위해, 셔터 펄스(φSUB) 등의 각종의 타이밍 신호도 적절하게 발생시킨다.
기판(18) 상에는 또한 이 기판(18)을 바이어스 하는 바이어스 전압(이하, 기판 바이어스라고 칭한다)(Vsub)을 발생시키는 바이어스 전압 발생회로(20)가 형성되어 있다.
이 바이어스 전압 발생 회로(20)에 의해 생성된 기판 바이어스(Vsub)는, 클램프 회로(21)를 형성하는 NPN 트랜지스터(Q11)를 통해 기판(18)에 인가된다. 이 기판 바이어스(Vsub)의 작용에 대해서는, 다음에 상술한다. 또, 기판(18) 상에는, 접속단자(24, 26)가 형성되어 있다.
트랜지스터(Q11)의 베이스가 바이어스 전압 발생회로(20)의 출력에 접속되며, 이미터가 단자(24)에 접속되며, 컬렉터로부터 기판 바이어스(Vsub)가 기판(18)에 공급된다.
트랜지스터(Q11)의 이미터는, 기판단자(24)를 통해 저항소자(R11)의 일단에 접속되며, 저항소자(R11)의 타단은 접지(GND : 기준전위)에 접속되며, 컬렉터는, 전원 전위(VDD)에 접속되어 있다.
단자(24)와 저항소자(R11)의 일단과의 접속점(노드)(ND11)은 커플링 캐패시터(C11)의 제 1 전극에 접속되며, 캐패시터(C11)의 제 2 전극이 타이밍 발생회로(19)의 셔터 펄스(φSUB)의 출력단자에 접속되어 있다.
또한, 본 실시예에 있어서, 단자(25)가 트랜지스터(Q11)의 베이스에 접속되며, 단자(25)는 기판 바이어스 제어회로(26)에 접속되어 있다. 기판 바이어스 제어회로(26)는, 기판 바이어스의 변조기능과 장시간 노출모드 시에, 클램프 회로(21)의 전류를 경감하여, 핫 스팟의 발생을 억제하도록 제어하는 기능을 가진다.
이 기판 바이어스 제어회로(26)의 구성, 기능에 대하여는, 다음에 기술한다.
이러한 바이어스 전압 발생회로(20), 클램프 회로(21), 저항소자(R11), 캐패시터(C11) 및 기판 바이어스 제어회로(26)에 의해 기판 바이어스 설정회로(30)가 구성된다.
도 5는, 센서부(11)의 주변의 기판 깊이방향의 구조를 나타내는 단면도이다.
도 5에서는, 예를 들면, N형의 기판(18)의 표면에 P형의 웰 영역(31)이 형성되어 있다. 이 웰 영역(31)의 표면에는 N＋형의 신호전하 축적영역(32)이 형성되며, 그 위에 P＋형의 정공 축적영역(33)이 형성되므로, 이른바 HAD(정공 축적 다이오드) 구조의 센서부(11)가 구성된다.
센서부(11)에 축적되는 신호전하(e)의 전하량은, P형의 웰 영역(31)으로 구성되는 오버플로우 배리어(OFB)의 전위 배리어의 높이에 의해 결정된다. 즉, 이 오버플로우 배리어(OFB)는, 센서부(11)에 축적되는 포화 신호전하량(Qs)을 결정하며, 축적 전하량이 이 포화 신호전하량(Qs)을 넘었을 경우, 그 초과한 만큼의 전하가 전위 배리어를 넘어 기판(18) 측으로 스위프 아웃 된다.
이상에 의해, 이른바 수직형 오버플로우 드레인 구조의 센서부(11)가 구성된다. 수직형 오버플로우 드레인 구조에 대하여는, 기판(18)이 오버플로우 드레인이 된다. 이 센서부(11)에서, 포화 신호전하량(Qs)은, 장치의 S／N특성, 수직 CCD(13)의 취급 전하량 등에 의해 결정되나, 제조 격차에 의해 오버플로우 배리어(OFB)의 전위 격차를 발생시키게 된다.
이러한 오버플로우 배리어(OFB)의 전위는, 오버플로우 드레인 바이어스, 즉, 상기 기판 바이어스(Vsub)에 의해 제어 가능하다.
센서부(11)의 가로 방향에는, 판독 게이트부(12)를 구성하는 P형 영역(34)을 통해 N＋형의 신호전하 전송영역(35) 및 P＋형의 채널 스토퍼 영역(36)이 형성되어 있다. 신호전하 전송영역(35) 아래에는, 얼룩 성분들이 유입되는 것을 방지하기 위한 P＋형의 불순물 확산영역(37)이 형성되어 있다. 또한, 신호전하 전송영 역(35)의 위쪽에는, 게이트 절연막(38)을 통해 다결정 실리콘으로 구성되는 전송전극(39)이 배치되어 있으므로, 수직 CCD(13)가 구성된다. 전송전극(39)에서는, P형 영역(34)의 위쪽에 위치하는 부분이, 판독 게이트부(12)의 게이트 전극을 겸하고 있다.
수직 CCD(13)의 위쪽에는, 전송전극(39)을 덮기 위해 층간막(40)을 통해 Al(알루미늄)차광막(41)이 형성되어 있다. 이 Al차광막(41)은, 센서부(11)에 대해 선택적으로 에칭 제거되며, 외부로부터의 빛(L)은 이 에칭 제거에 의해 형성된 통로(42)를 통해 센서부(11) 내에 입사한다. 기판 (18)에는, 상술한 것처럼, 센서부(11)에 축적되는 신호전하의 전하량, 즉, 오버플로우 배리어(OFB)의 전위를 결정하는 기판 바이어스(Vsub)가 인가된다.
각 장치의 제조 격차에 수반하는 센서부(11) 내의 오버플로우 배리어(OFB)의 전위 격차를 고려하여, 기판 바이어스(Vsub)는, 도 4에 도시된 기판 바이어스 발생회로(20) 내의 각 칩에 대해 가장 적합한 값으로 설정되며, 트랜지스터(Q11)에서 임피던스 변환되어 기판(18)에 제공된다.
상기한 것처럼, 이 트랜지스터(Q11)도, 기판 바이어스 발생회로(20)와 함께 기판(18) 상에 형성되어 있다.
한편, 전자셔터 동작시에, 타이밍 발생회로(19)로부터 발생되는 셔터 펄스(φSUB)는, 캐패시터(C11)에서 직류 절단 처리를 거친 후에, 단자 (24)를 통해 트랜지스터(Q11)의 이미터에 인가된다.
트랜지스터(Q11)는, 상기한 것처럼, 셔터 펄스(φSUB)의 저레벨을 기판 바이 어스(Vsub)의 직류 레벨로 클램프시키기 위한 클램프 회로(21)를 구성한다.
이하에, 기판 바이어스 제어회로(26)의 구성예에 대해 설명한다. 이하에 설명하는 외부부착의 기판 바이어스 제어회로는, 핫 스팟을 발생시키지 않는 기능부를 가지고 있다.
도 6은, 본 실시예에 따른 기판 바이어스 제어회로의 제 1의 구성예를 나타내는 회로도이다.
도 6의 기판 바이어스 제어회로(26A)는, NPN 트랜지스터(Q21), PNP 트랜지스터(Q22), 저항소자(R21, R22, R23), 다이오드(D21) 및 캐패시터 (C21)를 가진다.
트랜지스터(Q21)의 이미터가 접지(GND)에 접속되며, 베이스가 저항소자(R21)의 일단에 접속되며, 저항소자(R21)의 타단이 기판전압 제어신호(VsubCont)의 입력 단자에 접속되며, 컬렉터가 저항소자(R22)의 일단에 접속되어 있다. 저항소자(R22)의 타단이 트랜지스터(Q22)의 베이스, 기판단자(25) 및 캐패시터(C21)의 제 1 전극에 접속되며, 캐패시터(C22)의 제 2 전극이 접지(GND)에 접속되어 있다.
트랜지스터(Q22)의 컬렉터가 접지(GND)에 접속되며, 이미터가 저항소자(R23)의 일단 및 다이오드(D21)의 애노드에 접속되며, 저항소자(R23)의 타단이 전원 전위(VDD)에 접속되어 있다. 다이오드(D21)의 캐소드가 기판단자(24)(노드(ND11))에 접속되어 있다.
이러한 구성요소 가운데, 트랜지스터(Q22), 저항소자(R23) 및 다이오드(D21)는 내장된 클램프 회로(21)의 전류 경감부(261)를 구성한다.
기판 바이어스 제어회로(26A)에서는, 외부로부터 공급되는 기판전압 제어신 호(VsubCont)는, 저항소자(R21)를 통해 트랜지스터(Q21)의 베이스에 인가된다.
상술한 것처럼, 이 트랜지스터(Q21)의 이미터는 접지되며, 그 컬렉터는 저항소자(R22)를 통해 단자(25)에 접속되어 있다. 단자(25)에는, 바이폴라 트랜지스터(Q11)의 베이스가 접속되어 있다. 트랜지스터(Q21) 및 저항소자(R21, R22)가, 기판전압 제어신호(VsubCont)에 근거하여, 기판 바이어스(Vsub)를 일시적으로 내릴 수 있도록 구동하는 구동계(262)를 구성한다.
즉, 이 구동계(262)에서는, 기판전압 제어신호(VsubCont)가 저레벨일 때는, 트랜지스터(Q21)가 오프 상태가 되므로, 기판 바이어스 발생회로(20)에서 생성된 기판 바이어스(Vsub)는 그대로 트랜지스터(Q11)를 통해 기판(18)에 인가된다.
한편, 기판전압 제어신호(VsubCont)이 고레벨이 되면, 바이폴러 트랜지스터(Q21)가 온 상태가 되며, 트랜지스터(Q11)의 베이스가 저항소자(R22)를 통해 접지되므로, 기판 바이어스 발생회로(20)에서 생성된 기판 바이어스(Vsub)가 저항(R22)의 저항값에 대응하는 전위만큼 저하한다.
기판 바이어스 설정회로(30)를 구성할 때에 CCD에 내장되는 클램프 소자가, 본 실시 형태와 같이, NPN 트랜지스터인 경우(또는, PN 다이오드인 경우), 전류 경감부(261)는 이 트랜지스터(Q11)의 VF(베이스와 이미터간 전압)보다 Vsub와 중간 출력(Csub)의 차이가 작아지도록 제어한다.
구체적으로는, 전압을 상승시키는 프리드라이버(pre-driver)로서, PNP 트랜지스터 (Q22)의 이미터 팔로워 회로가 구성되며, 입력(베이스)을 중간 출력(Csub) 단자(25)에 접속한다.
부하 저항소자(R23)는, CCD가 내장된 바이어스 회로 중간 출력(Csub)의 출력 임피던스와 동등한 값으로 설정되므로, 부하 변동에 대한 내성은 유지할 수 있다.
이 프리드라이버의 출력에 PN다이오드(D21)를 접속하고, N측을 CCD의 Vsub 단자(24)에 접속한다.
이것에 의해, PNP 트랜지스터(Q22)의 베이스와 이미터간 전압(VBE)과 PN다이오드(D21)의 순방향 전압(Vf) 사이에서는, 중간 출력(Csub) 전압과 기판 바이어스 전압(Vsub)의 전압이 일반적으로 일치되므로, 내장 클램프 회로(21)에는 전류가 흐르지 않게 되어, 핫 스팟이 나오지 않게 된다.
도 7은, 본 실시예에 따른 기판 바이어스 제어회로의 제 2의 구성예를 나타내는 회로도이다.
도 7의 제 2의 구성예가 도 6의 제 1의 구성예와 다른 점은, PNP 트랜지스터(Q22)의 베이스와 접지(GND) 간에, VBE 보정용의 저항소자(R23)를 접속했다는 데에 있다.
제 1의 구성예의 경우, 기판 바이어스(Vsub)가 상승해 버릴 우려가 있다.
그러므로, 제 2의 구성예에 있어서는, 바이어스 전압 발생회로(20)의 출력 임피던스(Zo)를 이용하고, 중간 출력(Csub)에 부하 저항소자(R24)를 접속하여, Vsub 전압을 내리는 회로를 제공하고 있다.
즉, 제 2의 구성예에 있어서는, 프리드라이버의 전압 상승분과 동일한 부하 회로를 내부 클램프 소자의 입력 전압 단자 중간 출력(Csub)에 삽입하여, 전압을 감소시키고, 출력이 되는 기판 전압(Vsub)을, 원래의 설정치가 되도록 하고 있다.
도 8은, 본 실시예에 따른 기판 바이어스 제어회로의 제 3의 구성예를 나타내는 회로도이다.
도 8의 제 3의 구성예가 도 6의 제 1의 구성예와 다른 점은, 저항소자(R23)의 타단과 전원 전위(VDD) 사이에 스위치로서의 PNP 트랜지스터 (Q23)를 설치하며, 이 스위치로서의 트랜지스터(Q23)를 장시간 노출모드 시에만 동작시켜 전류 경감부(261C)를 동작시키기 위해, 제어 회로(2611)를 제공한 점에 있다.
제어 회로(2611)는, NPN 트랜지스터(Q24) 및 저항소자(R25, R26)를 가진다.
트랜지스터(Q24)의 이미터가 접지(GND)에 접속되며, 베이스가 저항소자(R25)의 일단에 접속되며, 저항소자(R25)의 타단이 장시간 노출신호 (SW)의 입력단자에 접속되며, 컬렉터가 저항소자(R26)의 일단에 접속되어 있다. 저항소자(R26)의 타단이 트랜지스터(Q24)의 베이스에 접속되어 있다.
도 9a~도 9e는, 도 7의 회로의 타이밍 차트이다. 도 9a가 기계셔터의 동작상태를, 도 9b가 전자셔터펄스(φSUB)를, 도 9c가 수직전송클럭(φV)을, 도 9e가 장시간 노광신호(SW)를 각각 나타내고 있다.
예를 들면, 소비전력 증가가 염려되는 경우에, 제 3의 구성예를 채용하고, 장시간 노출기간에만 외부 회로가 동작하도록 한다.
외부 프리드라이버인 PNP 이미터 팔로워와의 접지 부분에 NPN 스위치 트랜지스터(Q24)를 접속하고, 또한 논리레벨로 제어할 수 있도록 레벨 시프트 회로를 동시에 이용하여, 장시간 노출신호(SW)의 변환 타이밍과 동기하여 기계셔터 노출기간에만 외부 회로가 동작하는 타이밍을 공급한다.
즉, 제 3의 구성예에 있어서는, 장시간 노출기간을 포함한 기판 펄스가 인가되지 않는 기간 동안에 스위치를 온 시킴으로써, 내장 클램프 트랜지스터(Q11) 내에 전류가 흐르는 것을 방지한다.
이 제 3의 구성예에서는, 회로 규모는 약간 증가하지만, 장시간 노출시 외에는, 전력증가가 없기 때문에, 전지의 수명이 저하되지 않는다.
장시간 노출은 대부분 어두운 환경에서 이루어지므로, 외부 회로에 의한 Vsub 상승이 문제가 될 가능성은 낮다.
다만, 개선할 필요가 있다면, 제 2의 구성예의 중간 출력(Csub)에 부하 저항을 넣는 방법을 이용하거나, 또는, 원래 있는 Vsub의 변조를 위한 기판전압 제어신호(VsubCont)를 장시간 노출신호(SW)와 동시에 변조하여, Vsub 전압을 유지 또는 내릴 수 있도록 한다.
도 10은 본 실시예에 따른 기판 바이어스 제어회로의 제 4의 구성예를 나타내는 회로도이다.
도 11a~도 11e는 도 10의 회로의 타이밍 차트이다. 도 11a는 기계셔터의 동작상태를, 도 11b는 전자셔터펄스(φSUB)를, 도 11c는 수직전송클럭(φV)을, 도 11e는 장시간 노출신호(SW)를 각각 나타내고 있다.
제 4의 구성예에 있어서는, 회로규모와 전력소비의 양자를 개선하는 방법으로서 수직 CCD구동 드라이버를 이용하는 방법을 채용하고 있다.
장시간 노출신호(SW)를 사용한다는 점에서는, 제 3의 구성예와 동일하지만(단, 극성이 반대), 외부 프리드라이버와 외부 클램프 다이오드를 사용하지 않고, 예를 들면, 큰 진폭 클럭을 이용하여 ON/OFF 시키기 위해 매체 압축 MOS형 스위치 소자(medium-compressive MOS-type switch element)(31)를 이용한다.
수직 CCD 구동 드라이버(40)에서, 원래 한 채널만 남아 있는 경우에는, 단지 필요한 처리는, MOS 스위치 소자(31)를 추가하는 것과, 장시간 노출기간 중이라도 MOS 스위치 소자(31)를 ON 시키는 것이므로, 직류전류 증가가 거의 없고, 저전력이 된다.
다만, MOS 스위치 소자(31)의 임계 전압(Vgs)(게이트와 소스간 전압)을 확보할 필요가 있으며, Vsub 설정치가 전원전압(VDD)에 가까운 경우에 Vgs가 부족하게 될 우려가 있다.
이 경우는, 기판전압 제어신호(Vsub Cont)를, 노출 개시와 동시에 변조하여, 소스 전압(Vs)을 내리고 전압(Vgs)을 얻을 수 있다.
도 12는, 본 실시예에 따른 기판 바이어스 제어회로의 제 5의 구성예를 나타내는 회로도이다.
도 12의 제 5의 구성예가 도 10의 제 4의 구성예와 다른 점은, MOS 스위치 소자(31)의 소스와 접지(GND) 사이에 저항소자(R27)와 NPN 스위치 트랜지스터(Q25)를 배치하고, 장시간 노출신호(SW)를 인버터(32)로 반전시킴으로써 얻어지는 신호를 트랜지스터(Q25)의 베이스에 공급한다는 점이다.
이 경우는, 노출 개시와 동시에 소스 전압(Vs)을 내려 전압(Vgs)을 얻을 수 있다.
상기한 바와 같이, 제 1에서 제 5 구성예에 나타낸 바와 같은 기판 바이어스 제어회로(substrate bias control circuit)가 설치되고, 그것에 의해 다음과 같은 이점이 얻어질 수 있다.
1. 장시간 노출(long exposure)시의 핫 캐리어(hot carrier) 및 발광(luminescence)이 완전하게 억제될 수 있고, 암시에(in darkness) 고정 패턴 화상(fixed pattern image)을 캡쳐(capture)할 필요가 없어지므로, 카메라의 응답이 향상된다.
2. 특히 장시간(long period)에서 응답의 향상과 함께, 암시에 고정 패턴의 차분 캡쳐(difference capturing)를 행하는 경우에도, 잔류 핫 스팟 노이즈(remaining hot spot noise)를 감소시키도록 그 정도(accuracy)를 개선할 수 있다. 잔류 노이즈는 장시간 동안 발생하는 온도 드리프트(temperature drift) 등에 기인하여 생긴다.
3. 벌브 촬영(bulb sooting), 임의의 노출시간(차분 보정 불가(difference correction disabled)) 동안의 촬영 등의 화상이 개선될 수 있다.
도 13은, 촬상소자로서 상기 구성을 가지는 본 실시 형태에 따른 고체촬상소자를 적용한 본 발명의 실시 형태에 따른 카메라의 개략적인 구성도이다.
도 13의 카메라(50)에 있어서, 피사체(도시하지 않음)로부터의 빛은 렌즈(51) 등의 광학계 및 기계셔터(mechanical shutter)(52)를 통하여 CCD 고체촬상장치(53)의 촬상영역에 입사한다. 기계셔터(52)는 CCD 고체촬상소자의 촬상영역으로의 빛의 입사를 차단하고, 노출시간을 결정하기 위한 것이다.
CCD 고체촬상장치(53)로는, 상기한 본 실시형태에 따른 CCD 고체촬상장치(도 4)가 적용된다.
이 CCD 고체촬상장치(53)는 상기한 타이밍 발생회로(19), 구동계(driving system) 등을 포함하는 CCD 구동회로(54)에 의해 구동된다.
CCD 고체촬상장치(53)의 출력신호는 다음 단의 신호처리회로(55)에서 자동 화이트밸런스 조정 등과 같은 여러 가지 형태의 신호처리가 실시된 후, 촬상신호로서 외부로 도출된다. 시스템 컨트롤러(56)는 기계셔터(52)의 개폐 제어, CCD 구동회로(54)의 제어, 신호처리회로(55)의 제어 등을 행한다.
이러한 카메라(50)에 있어서, 우선, 셔터(도시하지 않음)가 밀리면, 이것에 응답하여 수 ms의 펄스폭을 가지는 트리거 펄스(TRIG)가 발생하고, 그 기간 동안 몇 개의 셔터펄스(φSUB)가 발생하여, 따라서 모든 센서부(11)의 신호전하가 기판(18) 상에 일소된다(swept out). 이어서, 일정한 노출시간이 경과하면, 기계셔터(52)가 닫히고, 그 후, 예를 들면, 천이(transition)는 프레임 읽기를 사용하여 모든 화소의 신호전하가 읽어내지는 전화소 읽기기간(all-pixel readout period)에 들어간다.
이러한 전화소 읽기기간에 있어서, 우선, 수직 CCD(13)의 고속전송구동에 의해 수직 CCD(13) 내의 전하가 일소된다. 이어서, 수직전송클럭(φV1)의 읽어내기 펄스(XSG)의 상승 에지(leading edge)에 동기하여, 제 1 필드의 각 화소의 신호전하가 읽어내 진다. 제 1 필드의 신호전하의 읽어내기에 이어, 다시 고속전송구동에 의해 수직 CCD(13) 내의 전하가 일소되고, 계속해서, 수직전송클럭(φV3)의 읽어내기 펄스(XSG)의 상승 에지에 동기하여 제 2 필드의 각 화소의 신호전하가 읽어내 진다.
이어서, 기계셔터(52)가 열리고, 천이는 고속촬상기간으로 이행한다. 이러한 고속촬상기간에 있어서, 촬상중인 화상을 모니터에 비추는 모니터링, 조리개(도시하지 않음)의 개방도를 제어함으로써 노출을 조정하는 자동 아이리스 제어, 렌즈(51)의 광축 방향의 위치를 제어함으로써 초점을 조정하는 자동 포커스 제어, 화이트 밸런스를 조정하는 자동 화이트 밸런스 제어 등과 같은 여러 가지의 자동제어가 수행된다.
또한, 장시간 노출모드시에는, 기판 바이어스 제어회로(26)의 전류경감부(261)에 있어서, 기판 바이어스 설정회로(30)를 구성하는 CCD 내장 클램프회로(21)가, 본 실시형태와 같이, NPN 트랜지스터(또는 PN 다이오드)인 경우, 제어는 Vsub의 중간출력(Csub)과 트랜지스터(Q11)의 VF(베이스와 이미터 사이의 전압) 사이의 차이가 작도록 이루어진다.
따라서 PNP 트랜지스터(Q22)의 베이스와 이미터 사이의 전압(VBE)이 보정되고, PN 다이오드(D21)의 순방향 전압(Vf)의 밸런스가 맞추어지며, 중간출력(Csub) 전압이 기판 바이어스 전압(Vsub)과 거의 일치하여, 내장 클램프 회로(21)에 전류가 흐르는 것이 방지되고, 또한 핫 스팟이 나타나는 것이 방지된다.
본 카메라는, 상기한 기판 바이어스 제어회로를 포함하는 고체촬상장치를 채용하고 있으므로, 장시간 노출시의 핫 캐리어 및 발광이 완전하게 억제될 수 있고, 암시에 고정패턴 화상을 캡쳐할 필요가 없어지며, 그것에 의해 카메라의 응답이 향상된다.
또한, 특히 장시간에 응답의 향상과 함께, 암시 고정패턴의 차분캡쳐를 행하는 경우에도, 잔류 핫 스팟 노이즈를 감소시키도록 그 정도가 개선될 수 있다.
또한, 벌브 촬영, 임의의 노출시간(차분보정 불가) 동안의 촬영시의 화상이 개선될 수 있다.
도 16은, 본 발명의 실시예에 따른 고체촬상장치의 구성예를 나타내는 도면이다.
본 실시예의 고체촬상장치(10)는, 예를 들면, 인터라인 전송방법에 따른 CCD 센서에 적용하는 경우를 나타낸 것이다.
도 16의 고체촬상장치(10)는, 행(수직) 방향 및 열(수평) 방향으로 매트릭스 형태로 배열된다. 촬상영역(113)은 입사광을 그 광량에 대응하는 전하량의 신호전하로 변환하고, 그 전하를 축적하는 복수의 센서부(광전변환 소자)(11), 이들 센서부(11)의 각 수직 열마다 설치되어 각 센서부(11)로부터 읽어내기 게이트부(도시하지 않음)를 통하여 읽어내진 신호전하를 수직전송하는 복수의 수직전송 레지스터(112)로 구성된다.
이러한 촬상영역(113)에 있어서, 센서부(11)는, 예를 들면, PN 접합 포토다이오드로 구성된다.
수직전송 레지스터(112)는, 예를 들면, 4상의 수직전송펄스(Vφ1 ~ Vφ4)에 의해 전송구동되고, 각 센서부(11)로부터 읽어내진 신호전하를 수평 블랭킹 기간(horizontal blanking period)의 일부에서 수직방향으로 하나의 주사선(1 라인)에 해당하는 부분씩 순차적으로 전송한다.
수평전송 레지스터(1014)는 도면상에서 촬상영역(13)의 아래쪽에 배치되어 있다. 복수의 각 수직전송 레지스터(112)로부터 수평전송 레지스터(1014)로 1 라인에 해당하는 신호전하가 순차적으로 전송된다.
수평전송 레지스터(1014)는, 3상의 수평전송펄스(구동펄스)(Hφ1, Hφ2, Hφ3) 및 최종전송펄스(LHφ1)로 전송구동되고, 복수의 수직전송 레지스터(112)로부터 전송된 1 라인에 해당하는 신호전하를 수평방향으로 수평 블랭킹 기간에 이어지는 수평주사기간에 순차적으로 전송한다.
수평전송펄스(구동펄스)(Hφ1, Hφ2, Hφ3) 및 최종전송펄스(LHφ1)는 제 1 레벨(본 실시예에서는 로 레벨)과 제 2 레벨(본 실시예에서는 하이 레벨)을 취하는 구동펄스이다.
여기서는 일례로서 3상 구동방법을 나타내었으나, 본 발명은 3상 이외의 다상(4상 등) 구동에도 적용될 수 있다.
수평전송 레지스터(1014)의 구성으로서, 수직전송 레지스터 등에 적용되는 3상 구동 구성을 적용할 수 있다. 4상의 수직전송펄스(Vφ1 ~ Vφ4), 3상의 수평전송펄스(Hφ1 ~ Hφ3) 및 최종전송펄스(LHφ1)는, 예를 들면, 구동부로서 기능하는 타이밍 제네레이터(15)에 의해 발생된다.
수평전송 레지스터(1014)의 전송처 측의 단부에는, 예를 들면, 플로팅 디퓨전 증폭기(floating diffusion amplifier) 구성을 가지는 전하검출부(16)가 설치되어 있다.
이 전하검출부(16)는 수평전송 레지스터(1014)로부터 수평출력 게이트 부(117)를 통하여 공급되는 신호전하를 축적하는 플로팅 디퓨전(FD)(118), 신호전하를 배출하는 리셋 드레인(RD)(119), 플로팅 디퓨전(118)과 리셋 드레인(119) 사이에 설치된 리셋 게이트(RG)(120)로 구성되어 있다.
이 전하검출부(16)에 있어서, 소정의 리셋 드레인 전압(VRD)이 리셋 드레인(119)에 인가되고, 신호전하의 검출주기를 사용하여 리셋 펄스(RGφ)가 리셋 게이트(120)에 인가된다.
이어서, 플로팅 디퓨전(118)에 축적된 신호전하는 신호전압으로 변환되고, 출력회로(121)를 통하여 CCD 출력신호(CCDout)로서, 예를 들면, 도시하지 않은 CDS(Correlation Double Sampling, 상관 이중 샘플링) 회로에 도출된다.
이하, 수평전송 레지스터(1014), 리셋 게이트(120) 등으로 구성되는 본 실시예에 따른 전하전송장치의 수평전송 구동계(driving ststem)에 대하여 보다 상세하게 설명한다.
도 17은 본 실시예에 따른 3상 구동방법의 전송전극으로의 펄스 공급상태를 나타내는 간략화된 단면도이다.
도 18은 본 실시예에 따른 수평전송 구동계의 등가회로를 나타내는 도면이다.
도 19는 본 실시예에 따른 수평전송 구동계의 각 펄스의 타이밍 관계를 나타내는 도면이다. 도 19에 있어서, 도 19a는 수평전송펄스(Hφ1)(제 1 위상전송펄스)를 나타내고, 도 19b는 수평전송펄스(Hφ2)(제 2 위상전송펄스)를 나타내고, 도 19c는 수평전송펄스(Hφ3)(제 3 위상전송펄스)를 나타내며, 도 19d는 최종전송펄 스(LHφ1)를 나타내고, 도 19e는 리셋 펄스(RGφ1)를 나타내고, 도 19f는 출력신호(CCDout)를 각각 나타낸다.
본 실시예에 있어서, 도 17 및 도 18에 나타낸 바와 같이, 전송전극(123~127)은 수평출력 게이트부(117)의 게이트 전극(122)으로부터 순서대로 배열되어 있다.
게이트 전극(122)은 출력 게이트 펄스 OG 공급라인(131)에 접속되고, 전송전극(123 및 124)이 최종전송펄스(LHφ1) 공급라인(공급 배선)(132)에 공통으로 접속되며, 전송전극(125)은 수평전송펄스(Hφ3) 공급라인(공급 배선)(133)에 접속되고, 전송전극(126)은 수평전송펄스(Hφ2) 공급라인(공급 배선)(134)에 접속되고, 전송전극(127)은 수평전송펄스(Hφ1) 공급라인(공급 배선)(135)에 접속되어 있다.
본 실시예에 따른 전하전송장치에 있어서, 각각의 로(Low) 레벨 기간에 대하여 오직 하나의 위상만이 존재하고, 그것의 로(Low) 전압이 전송방향으로 순서대로 출력되는 3상(또는 그 이상의 다상 구동) 구동방법이 적용된다.
본 실시예에 있어서, 도 19a~19c에 나타낸 바와 같이, 수평전송펄스(Hφ2 및 Hφ3)는 수평전송펄스(Hφ1)가 로 레벨인 기간 동안 하이 레벨로 유지된다. 마찬가지로, 수평전송펄스(Hφ2)가 로 레벨인 기간 동안 수평전송펄스(Hφ1 및 Hφ3)는 하이 레벨로 유지된다. 또한, 수평전송펄스(Hφ3)가 로 레벨인 기간 동안 수평전송펄스(Hφ1 및 Hφ2)는 하이 레벨로 유지된다.
다시 말하면, 3상 구동으로, 로 레벨로 설정되는 수평전송펄스는 오직 하나이다. 그러한 구성은 다음의 이유에 의해 채용된다.
통상의 다상 구동에 있어서, 전송과 축적의 동작에 따라, 적어도 하나의 게이트는 로 상태이고, 다른 게이트의 상태는 전송을 위해 천이 되므로, 따라서 2개의 게이트가 로 레벨인 기간이 존재한다. 그러한 다상 연속 구동에서는, 천이부분이 증가하여, 신호의 샘플링을 수행하는 수평 CCD의 구동에 크로스토크(crosstalk) 노이즈 문제가 있다.
따라서, 본 실시예에 따르면, 다상 구동에 있어서, 수평전송펄스가 로 레벨인 각 기간에 대하여 오직 하나의 위상만이 존재하도록 천이부분이 오버랩된다.
그러한 구성에 따르면, 천이의 회수가 감소하고, 신호 샘플링 부분에서 천이가 없는 구동 타이밍이 적용되어, 그것에 의해 크로스토크 노이즈를 회피하고, 동시에, 복수의 게이트가 하이 레벨로 변화될 수 있으므로, 취급 전하(handling electric charge)도 개선될 수 있다.
이때, 전압이 로 레벨로 되는 게이트의 출력은 전송방향으로 순서대로 이루어지고, 그것에 의해 CCD 전송구동이 수행될 수 있다.
또한, 본 실시예에 있어서, 도 17에 나타낸 바와 같이, 수평전송의 최종단의 전송전극(게이트)(123, 124)가 독립배선(132)에 접속되고, 또한, 도 19d에 나타낸 바와 같이, 최종단에서 전송전극(게이트)에 인가되는 최종전송펄스(LHφ1)의 의무비(duty ratio)가 50％로 설정된다.
상기한 바와 같이, 본 실시예에 있어서, 수평전송펄스가 로 레벨인 각 기간에 대하여 오직 하나의 위상만이 존재하도록 천이부분이 오버랩되나, 이 경우, 이러한 로 레벨 기간이 좁아지면, 최종단 게이트에서는 좁아짐으로 인해 플로팅 디퓨 전으로의 전송효율이 저하되고, 충분한 전송시간이 확보되지 못하여, 따라서 고속화에 지장을 초래할 우려가 있다.
따라서 고속화가 요구되는 경우는, 최종단 게이트만이 다른 게이트로부터 분리되고, 이 게이트에 인가되는 최종전송펄스를 50：50의 의무(duty)로 설정하여, 그것에 의해 플로팅 디퓨전(FD)으로의 전송시간이 확보될 수 있다.
이러한 최종단 게이트가 스토리지 전송 구조(storage transfer configuration)로 구성되고, 그것에 의해 그 전단 게이트가 조기에 하이 레벨이 되어도 역류가 방지될 수 있는 구성이 동시에 사용될 수 있다.
따라서 최종단에서의 전송효율과 취급 전하량을 가능한 많이 확보할 필요가 있는 경우에는, 최종단의 최종전송펄스(LHφ1)만 진폭을 증가시키고, 전송단에 인가되는 수평전송펄스(Hφ1~Hφ3)는 낮은 진폭으로 유지(다상(multi-phase)으로, 원래부터 취급 전하가 큼)하여, 그것에 의해 저전력 고 다이나믹 레인지의 수평레지스터가 제공될 수 있고, DSC의 동영상이나 고감도 모드시의 화소 가산이 취급하기 용이해진다. 최종단 게이트는 면적이 작으므로, 진폭을 증가시켜도, 전력소비는 적고, 또한, 고속화에 대한 영향도 적다.
본 실시예에 있어서, 전송단에 인가되는 수평전송펄스(Hφ1~Hφ3)의 구동진폭이 최종단의 최종전송펄스(LHφ1)의 구동진폭보다 작게 설정된다.
예를 들면, 리셋 펄스(RGφ1) 및 최종전송펄스(LHφ1)가 3.3 V 정도로 설정되고, 전송단에 인가되는 수평전송펄스(Hφ1~Hφ3)는 1.9 V 정도로 설정된다.
더욱이, 본 실시예에 있어서, 도 19a~19f의 <1>로 나타낸 파선 내의 기간에 나타낸 바와 같이, 최종단 게이트에 인가되는 최종전송펄스(LHφ1)의 상승 에지(leading edge)(trL)가 전송단에 인가되는 수평전송펄스(Hφ1)의 상승 에지(tr1)보다 늦도록 설정되고, 최종단 게이트에 인가되는 최종전송펄스(LHφ1)의 하나 전단의 게이트에 인가되는 수평전송펄스(Hφ3)의 하강 에지(trailing edge)(tf3)와 대향하는 수평전송펄스(Hφ2)의 상승 에지(tr2)의 천이부분이 리셋 펄스(RGφ)에 오버랩되도록 구성되어, 그것에 의해 P상(P-phase) 샘플링 기간의 크로스토크 노이즈를 회피하고 있다.
더욱이, 본 실시예에 있어서, 도 19의 <2>로 나타낸 파선 내의 기간에 나타낸 바와 같이, 최종단 게이트에 인가되는 최종전송펄스(LHφ1)의 하강 에지(tfL) 부분에서, 전송단에 인가되는 수평전송펄스(Hφ1)의 하강 에지(tf1)와, 최종단 게이트에 인가되는 최종전송펄스(LHφ1)의 하나 전단의 게이트에 인가되는 수평전송펄스(Hφ3)의 상승 에지(tr3)가 천이되고, 그것에 의해 데이터 위상(D상)으로의 크로스토크 노이즈를 회피하고 있다.
또한, 본 실시예에 있어서, 도 19의 <3>으로 나타낸 파선 내의 기간에 나타낸 바와 같이, D상 샘플링점에서 천이하는 전송단에 인가되는 수평전송펄스(Hφ1~Hφ3)에 대하여는, 그 상보적 특성(complementary property)에 기인하는 상쇄효과(cancel effect)가 적용되고, 그것에 의해 크로스토크 노이즈를 감소시키고 있다.
도 19의 <3>에 나타낸 예에 있어서, 수평전송펄스(Hφ1)의 상승 에지(tr1)의 시작 천이(rising transient)와 수평전송펄스(Hφ2)의 하강 에지(tf2)의 시작 천이 가 상보적(동시 병렬적)으로 수행된다.
따라서 수평전송펄스(Hφ1)의 상승 에지(tr1)의 시작 천이시에 발생하는 노이즈와 수평전송펄스(Hφ2)의 하강 에지(tf2)의 시작 천이시에 발생하는 노이즈가 상쇄되고, 그것에 의해 크로스토크 노이즈를 감소시킨다.
도 20은, 본 실시예에 따른 3상 구동방법의 구동타이밍 및 그것에 대응하는 전위의 천이상태(potential transitive state)를 나타내는 도면이다.
이하, 도 20을 참조하여 본 실시예에 따른 3상 구동방법에 적용되는 수평전송 구동계(horizontal transfer driving system)의 동작에 대하여 설명한다.
시각(t1 및 t2)에 있어서, 로 레벨의 수평전송펄스(Hφ1)가 전송전극(127)에 인가되고, 하이 레벨의 수평전송펄스(Hφ2)가 전송전극(126)에 인가되고, 하이 레벨의 수평전송펄스(Hφ3)가 전송전극(125)에 인가되고, 로 레벨의 최종전송펄스(LHφ1)가 최종단의 전송전극(123, 124)에 인가된다. 이때, 리셋 펄스(RGφ)는 로 레벨로 설정되어 있다.
이때, 전송될 신호전하(CRG1)가 전송전극(125, 126)의 형성위치에 대응하는 영역에 축적된다.
시각(t5)에 있어서, 전송전극(127)에 인가되는 수평전송펄스(Hφ1)는 로 레벨에서 하이 레벨로 천이하고, 이것과 병행하여, 전송전극(126)에 인가되는 수평전송펄스(Hφ2)는 하이 레벨에서 로 레벨에 천이하고, 전송전극(125)에 인가되는 수평전송펄스(Hφ3)는 하이 레벨로 유지되며, 최종단의 전극(123, 124)에 인가되는 최종전송펄스(LHφ1)는 로 레벨로 유지된다. 이때, 리셋 펄스(RGφ)는 로 레벨 로 유지된다.
이때, 전송될 신호전하(CRG1)가 전송전극(125)의 형성위치에 대응하는 영역에만 축적되고, 다음에 전송될 신호전하(CRG2)가 전송전극(127)의 형성위치에 대응하는 영역에만 축적된다.
시각(t6)에 있어서, 전송전극(127)에 인가되는 수평전송펄스(Hφ1)가 하이 레벨로 유지되고, 전송전극(126)에 인가되는 수평전송펄스(Hφ2)가 로 레벨로 유지되며, 전송전극(125)에 인가되는 수평전송펄스(Hφ3)가 하이 레벨로 유지되고, 최종단의 전극(123, 124)에 인가되는 최종전송펄스(LHφ1)가 로 레벨에서 하이 레벨로 천이한다. 이때, 리셋 펄스(RGφ)는 로 레벨에서 하이 레벨로 천이한다. 이어서, 출력(CCDout)은 P상(P phase)의 레벨보다 높은 레벨로 천이한다.
이때, 전송될 신호전하(CRG1)는 전송전극(125)의 형성위치에 대응하는 영역으로부터 최종단의 전극(123)의 형성위치에 대응하는 영역으로 전송되기 시작한다. 또한, 다음에 전송될 신호전하(CRG2)는 전송전극(127)의 형성위치에 대응하는 영역에 축적된다.
시각(t7)에 있어서, 전송전극(127)에 인가되는 수평전송펄스(Hφ1)는 하이 레벨로 유지되고, 전송전극(126)에 인가되는 수평전송펄스(Hφ2)는 로 레벨로 유지되며, 전송전극(125)에 인가되는 수평전송펄스(Hφ3)는 하이 레벨로 유지되고, 최종단의 전극(123, 124)에 인가되는 최종전송펄스(LHφ1)는 하이 레벨로 유지된다. 이때, 리셋 펄스(RGφ)는 하이 레벨로 유지되고, 출력(CCDout)은 P상의 레벨보다 높은 레벨로 유지된다.
이때, 전송될 신호전하(CRG1)는 전송전극(125)의 형성위치에 대응하는 영역으로부터 최종단의 전극(123)의 형성위치에 대응하는 영역으로 전송되고 축적된다. 또한, 다음에 전송될 신호전하(CRG2)는 전송전극(127)의 형성위치에 대응하는 영역에 축적된다.
시각(t8)에 있어서, 전송전극(127)에 인가되는 수평전송펄스(Hφ1)는 하이 레벨로 유지되고, 전송전극(126)에 인가되는 수평전송펄스(Hφ2)는 로 레벨에서 하이 레벨로 천이하며, 이것과 병행하여, 전송전극(125)에 인가되는 수평전송펄스(Hφ3)는 하이 레벨에서 로 레벨로 천이하며, 최종단의 전극(123, 124)에 인가되는 최종전송펄스(LHφ1)는 하이 레벨로 유지된다. 이때, 리셋 펄스(RGφ)는 하이 레벨로 유지되고, 출력(CCDout)는 P상의 레벨보다 높은 레벨로 유지된다.
이때, 전송될 신호전하(CRG1)는 최종단의 전극(123)의 형성위치에 대응하는 영역에 전송되고 축적된다. 또한, 다음에 전송될 신호전하(CRG2)는 전송전극(127 및 126)의 형성위치에 대응하는 영역에 축적된다.
시각(t9)에 있어서, 전송전극(127)에 인가되는 수평전송펄스(Hφ1)는 하이 레벨로 유지되고, 전송전극(126)에 인가되는 수평전송펄스(Hφ2)는 하이 레벨로 유지되며, 전송전극(125)에 인가되는 수평전송펄스(Hφ3)는 로 레벨로 유지되고, 최종단의 전극(123, 124)에 인가되는 최종전송펄스(LHφ1)는 하이 레벨로 유지된다. 이때, 리셋 펄스(RGφ)는 하이 레벨에서 로 레벨로 천이하고, 출력(CCDout)은 P상의 레벨로 천이한다.
이때, 전송될 신호전하(CRG1)는 최종단의 전극(123)의 형성위치에 대응하는 영역으로 전송되고 축적된다. 또한, 다음에 전송될 신호전하(CRG2)는 전송전극(127 및 126)의 형성위치에 대응하는 영역에 축적된다.
시각(t11)에 있어서, 전송전극(127)에 인가되는 수평전송펄스(Hφ1)는 하이 레벨에서 로 레벨로 천이하고, 전송전극(126)에 인가되는 수평전송펄스(Hφ2)는 하이 레벨로 유지되며, 전송전극(125)에 인가되는 수평전송펄스(Hφ3)는 수평전송펄스(Hφ1)의 로 레벨로의 천이와 병행하여 로 레벨에서 하이 레벨로 천이하고, 이것과 병행하여, 최종단의 전극(123, 124)에 인가되는 최종전송펄스(LHφ1)는 하이 레벨에서 로 레벨로 천이한다. 이때, 리셋 펄스(RGφ)는 로 레벨로 유지되고, 출력(CCDout)은 P상의 레벨에서 D상의 레벨로 천이한다.
이때, 전송될 신호전하(CRG1)는 출력 게이트로서 기능하는 전극(122)을 지나치는(exceeding) 위치에 대응하는 영역으로 전송되고 축적된다. 또한, 다음에 전송될 신호전하(CRG2)는 전송전극(126 및 125)의 형성위치에 대응하는 영역에 축적된다.
또한, 시각(t14)에 있어서, 전송전극(127)에 인가되는 수평전송펄스(Hφ1)는 로 레벨에서 하이 레벨로 천이하고, 이것과 병행하여, 전송전극(126)에 인가되는 수평전송펄스(Hφ2)는 하이 레벨에서 로 레벨로 천이하며, 전송전극(125)에 인가되는 수평전송펄스(Hφ3)는 하이 레벨로 유지되고, 최종단의 전극(123, 124)에 인가되는 최종전송펄스(LHφ1)는 로 레벨로 유지된다. 이때, 리셋 펄스(RGφ)는 로 레벨로 유지되고, 출력(CCDout)은 D상의 레벨로 유지된다.
이때, 전송될 신호전하(CRG1)는 출력 게이트로서 기능하는 전극(122)을 지나 치는 위치에 대응하는 영역으로 전송되고 축적된다. 또한, 다음에 전송될 신호전하(CRG2)는 전송전극(125)의 형성위치에 대응하는 영역에 축적된다.
시각(t15)에 있어서, 전송전극(127)에 인가되는 수평전송펄스(Hφ1)는 하이 레벨로 유지되고, 전송전극(126)에 인가되는 수평전송펄스(Hφ2)는 로 레벨로 유지되며, 전송전극(125)에 인가되는 수평전송펄스(Hφ3)는 변화없이 하이 레벨로 유지되고, 최종단의 전극(123, 124)에 인가되는 최종전송펄스(LHφ1)는 로 레벨에서 하이 레벨로 천이한다. 이때, 리셋 펄스(RGφ)는 로 레벨에서 하이 레벨로 천이하고, 출력(CCDout)은 D상의 레벨에서 P상의 레벨보다 높은 레벨로 천이한다.
이때, 전송될 신호전하(CRG2)는 전송전극(125)의 형성위치에 대응하는 영역에서 최종단의 전극(123)의 형성위치에 대응하는 영역으로 전송되기 시작한다. 다음으로, 이전의 신호전하(CRG1)가 다음 단으로 기능하는 CDS 회로로 전송된다.
시각(t16)에 있어서, 전송전극(127)에 인가되는 수평전송펄스(Hφ1)는 하이 레벨로 유지되고, 전송전극(126)에 인가되는 수평전송펄스(Hφ2)는 로 레벨로 유지되며, 전송전극(125)에 인가되는 수평전송펄스(Hφ3)는 변화없이 하이 레벨로 유지되고, 최종단의 전극(123, 124)에 인가되는 최종전송펄스(LHφ1)는 하이 레벨로 유지된다. 이때, 리셋 펄스(RGφ)는 하이 레벨로 유지되고, 출력(CCDout)은 P상의 레벨보다 높은 레벨로 유지된다.
이때, 전송될 신호전하(CRG2)는 전송전극(125)의 형성위치에 대응하는 영역으로부터 최종단의 전극(123)의 형성위치에 대응하는 영역으로 전송되고 축적된다.
시각(t17)에 있어서, 전송전극(127)에 인가되는 수평전송펄스(Hφ1)는 하이 레벨로 유지되고, 전송전극(126)에 인가되는 수평전송펄스(Hφ2)는 로 레벨에서 하이 레벨로 천이하고, 이것과 병행하여, 전송전극(125)에 인가되는 수평전송펄스(Hφ3)는 하이 레벨에서 로 레벨로 천이하고, 최종단의 전극(123, 124)에 인가되는 최종전송펄스(LHφ1)는 하이 레벨로 유지된다. 이때, 리셋 펄스(RGφ)는 하이 레벨로 유지되고, 출력(CCDout)은 P상의 레벨보다 높은 레벨로 유지된다.
이때, 전송될 신호전하(CRG2)는 최종단의 전극(123)의 형성위치에 대응하는 영역에 전송되고 축적된다.
시각(t18)에 있어서, 전송전극(127)에 인가되는 수평전송펄스(Hφ1)는 하이 레벨로 유지되고, 전송전극(126)에 인가되는 수평전송펄스(Hφ2)는 하이 레벨로 유지되며, 전송전극(125)에 인가되는 수평전송펄스(Hφ3)는 로 레벨로 유지되고, 최종단의 전극(123, 124)에 인가되는 최종전송펄스(LHφ1)는 하이 레벨로 유지된다.이때, 리셋 펄스(RGφ)는 하이 레벨에서 로 레벨로 천이하고, 출력(CCDout)은 P상의 레벨로 천이한다.
이때, 전송될 신호전하(CRG2)는 최종단의 전극(123)의 형성위치에 대응하는 영역에 전송되고 축적된다.
이어서, 시각(t20)에 있어서, 전송전극(127)에 인가되는 수평전송펄스(Hφ1)는 하이 레벨에서 로 레벨로 천이하고, 전송전극(126)에 인가되는 수평전송펄스(Hφ2)는 하이 레벨로 유지되며, 전송전극(125)에 인가되는 수평전송펄스(Hφ3)는 수평전송펄스(Hφ1)의 로 레벨로의 천이에 병행하여 로 레벨에서 하이 레벨로 천이 하고, 이것과 병행하여, 최종단의 전극(123, 124)에 인가되는 최종전송펄스(LHφ1) 는 하이 레벨에서 로 레벨로 천이한다. 이때, 리셋 펄스(RGφ)는 로 레벨로 유지되고, 출력(CCDout)은 P상의 레벨로부터 D상의 레벨로 천이한다.
이때, 전송될 신호전하(CRG2)는 출력 게이트로서 기능하는 전극(122)을 지나치는 위치에 대응하는 영역에 전송되고 축적된다.
여기서는 일례로서 3상 구동방법에 대하여 설명하였으나, 본 발명은 3상 이외의 다상, 예를 들면, 4상 구동방법에도 적용될 수 있다.
도 21은 본 실시예에 따른 4상 구동방법의 구동 타이밍 및 그것에 대응하는 전위의 천이상태를 나타내는 도면이다.
이하, 도 21을 참조하여 본 실시예에 따른 4상 구동방법이 적용되는 수평전송 구동계의 동작을 설명한다.
4상 구동방법의 전송단의 수평전송펄스는, 펄스(Hφ1~Hφ3)에 더하여, 수평전송펄스(Hφ4)가 적용되고, 수평전송펄스(Hφ4)가 인가되는 전송전극(128)이 전송전극(124)과 전송전극(125) 사이에 형성된다.
이 경우에 있어서도, 전송단의 수평전송펄스에 있어서, 펄스(Hφ1~Hφ4) 중에서, 오직 하나의 수평전송펄스만이 소정의 기간 동안 로 레벨로 설정될 수 있다.
시각(t1 및 t2)에 있어서, 하이 레벨의 수평전송펄스(Hφ1)가 전송전극(127)에 인가되고, 하이 레벨의 수평전송펄스(Hφ2)가 전송전극(126)에 인가되고, 하이 레벨의 수평전송펄스(Hφ3)가 전송전극(125)에 인가되고, 로 레벨의 수평전송펄스(Hφ4)가 전송전극(128)에 인가되며, 로 레벨의 최종전송펄스(LHφ1)가 최종단의 전극(123, 124)에 인가된다. 이때, 리셋 펄스(RGφ)는 로 레벨로 설정된다.
이때, 전송될 신호전하(CRG11)는 전송전극(125, 126, 127)의 형성위치에 대응하는 영역에 축적된다.
시각(t3)에 있어서, 전송전극(127)에 인가되는 수평전송펄스(Hφ1)는 하이 레벨에서 로 레벨로 천이하고, 전송전극(126)에 인가되는 수평전송펄스(Hφ2)는 하이 레벨로 유지되고, 전송전극(125)에 인가되는 수평전송펄스(Hφ3)는 하이 레벨로 유지되며, 전송전극(128)에 인가되는 수평전송펄스(Hφ4)는 전송전극(127)에 인가되는 수평전송펄스(Hφ1)의 로 레벨로의 천이에 병행하여 로 레벨에서 하이 레벨로 천이하고, 최종단의 전극(123, 124)에 인가되는 최종전송펄스(LHφ1)는 로 레벨로 유지된다. 이때, 리셋 펄스(RGφ)는 로 레벨로 유지된다.
이어서, 시각(t4)에 있어서, 전송전극(127)에 인가되는 수평전송펄스(Hφ1)는 로 레벨로 유지되고, 전송전극(126)에 인가되는 수평전송펄스(Hφ2)는 하이 레벨로 유지되고, 전송전극(125)에 인가되는 수평전송펄스(Hφ3)는 하이 레벨로 유지되며, 전송전극(128)에 인가되는 수평전송펄스(Hφ4)는 하이 레벨로 유지되고, 최종단의 전극(123, 124)에 인가되는 최종전송펄스(LHφ1)는 로 레벨로 유지된다. 이때, 리셋 펄스(RGφ)는 로 레벨로 유지된다.
이때, 전송될 신호전하(CRG11)는 전송전극(128, 126, 127)의 형성위치에 대응하는 영역에 축적된다.
시각(t5)에 있어서, 전송전극(127)에 인가되는 수평전송펄스(Hφ1)는 로 레벨에서 하이 레벨로 천이하고, 이것에 병행하여, 전송전극(126)에 인가되는 수평전송펄스(Hφ2)는 하이 레벨에서 로 레벨로 천이하고, 전송전극(125)에 인가되는 수 평전송펄스(Hφ3)는 하이 레벨로 유지되며, 전송전극(128)에 인가되는 수평전송펄스(Hφ4)는 하이 레벨로 유지되고, 최종단의 전극(123, 124)에 인가되는 최종전송펄스(LHφ1)는 로 레벨로 유지된다. 이때, 리셋 펄스(RGφ)는 로 레벨로 유지된다.
이어서, 시각(t6)에 있어서, 전송전극(127)에 인가되는 수평전송펄스(Hφ1)는 하이 레벨로 유지되고, 전송전극(126)에 인가되는 수평전송펄스(Hφ2)는 로 레벨로 유지되고, 전송전극(125)에 인가되는 수평전송펄스(Hφ3)는 하이 레벨로 유지되며, 전송전극(128)에 인가되는 수평전송펄스(Hφ4)는 하이 레벨로 유지되고, 최종단의 전극(123, 124)에 인가되는 최종전송펄스(LHφ1)는 로 레벨로 유지된다. 이때, 리셋 펄스(RGφ)는 로 레벨로 유지된다.
이때, 전송될 신호전하(CRG11)는 전송전극(128, 125)의 형성위치에 대응하는 영역에 축적된다.
시각(t7)에 있어서, 전송전극(127)에 인가되는 수평전송펄스(Hφ1)는 하이 레벨로 유지되고, 전송전극(126)에 인가되는 수평전송펄스(Hφ2)는 로 레벨로 유지되고, 전송전극(125)에 인가되는 수평전송펄스(Hφ3)는 변화없이 하이 레벨로 유지되고, 전송전극(128)에 인가되는 수평전송펄스(Hφ4)는 하이 레벨로 유지되고, 최종단의 전극(123, 124)에 인가되는 최종전송펄스(LHφ1)는 로 레벨에서 하이 레벨로 천이한다. 이때, 리셋 펄스(RGφ)는 로 레벨에서 하이 레벨로 천이한다. 이어서, 출력(CCDout)은 P상의 레벨보다 높은 레벨로 천이한다.
이때, 전송될 신호전하(CRG11)는 전송전극(128, 125)의 형성위치에 대응하는 영역으로부터 최종단의 전극(123)의 형성위치에 대응하는 영역으로 전송되기 시작한다.
시각(t8)에 있어서, 전송전극(127)에 인가되는 수평전송펄스(Hφ1)는 하이 레벨로 유지되고, 전송전극(126)에 인가되는 수평전송펄스(Hφ2)는 로 레벨에서 하이 레벨로 천이하고, 이것에 병행하여, 전송전극(125)에 인가되는 수평전송펄스(Hφ3)는 하이 레벨에서 로 레벨로 천이하고, 전송전극(128)에 인가되는 수평전송펄스(Hφ4)는 하이 레벨로 유지되고, 최종단의 전극(123, 124)에 인가되는 최종전송펄스(LHφ1)는 하이 레벨로 유지된다. 이때, 리셋 펄스(RGφ)는 하이 레벨로 유지되고, 출력(CCDout)은 P상의 레벨보다 높은 레벨로 유지된다.
이어서, 시각(t9)에 있어서, 전송전극(127)에 인가되는 수평전송펄스(Hφ1)는 하이 레벨로 유지되고, 전송전극(126)에 인가되는 수평전송펄스(Hφ2)는 하이 레벨로 유지되고, 전송전극(125)에 인가되는 수평전송펄스(Hφ3)는 로 레벨로 유지되고, 전송전극(128)에 인가되는 수평전송펄스(Hφ4)는 하이 레벨로 유지되고, 최종단의 전극(123, 124)에 인가되는 최종전송펄스(LHφ1)는 하이 레벨로 유지된다. 이때, 리셋 펄스(RGφ)는 하이 레벨로 유지되고, 출력(CCDout)은 P상의 레벨보다 높은 레벨로 유지된다.
이때, 전송될 신호전하(CRG11)는 또한 전송전극(128, 125)의 형성위치에 대응하는 영역으로부터 최종단의 전극(123)의 형성위치에 대응하는 영역으로 전송된다.
시각(t10)에 있어서, 전송전극(127)에 인가되는 수평전송펄스(Hφ1)는 하이 레벨로 유지되고, 전송전극(126)에 인가되는 수평전송펄스(Hφ2)는 하이 레벨로 유지되고, 전송전극(125)에 인가되는 수평전송펄스(Hφ3)는 로 레벨에서 하이 레벨로 천이하고, 이것에 병행하여, 전송전극(128)에 인가되는 수평전송펄스(Hφ4)는 하이 레벨에서 로 레벨로 천이하고, 최종단의 전극(123, 124)에 인가되는 최종전송펄스(LHφ1)는 하이 레벨로 유지된다. 이때, 리셋 펄스(RGφ)는 하이 레벨에서 로 레벨로 천이하고, 출력(CCDout)은 P상의 레벨로 천이한다.
이어서, 시각(t11)에 있어서, 전송전극(127)에 인가되는 수평전송펄스(Hφ1)는 하이 레벨로 유지되고, 전송전극(126)에 인가되는 수평전송펄스(Hφ2)는 하이 레벨로 유지되고, 전송전극(125)에 인가되는 수평전송펄스(Hφ3)는 하이 레벨로 유지되고, 전송전극(128)에 인가되는 수평전송펄스(Hφ4)는 로 레벨로 유지되고, 최종단의 전극(123, 124)에 인가되는 최종전송펄스(LHφ1)는 하이 레벨로 유지된다. 이때, 리셋 펄스(RGφ)는 하이 레벨에서 로 레벨로 천이되고, 출력(CCDout)은 P상의 레벨로 유지된다.
이때, 전송될 신호전하(CRG11)는 최종단의 전극(123)의 형성위치에 대응하는 영역으로 전송되고 축적된다.
시각(t12)에 있어서, 전송전극(127)에 인가되는 수평전송펄스(Hφ1)는 하이 레벨에서 로 레벨로 천이하고, 전송전극(126)에 인가되는 수평전송펄스(Hφ2)는 하이 레벨로 유지되고, 전송전극(125)에 인가되는 수평전송펄스(Hφ3)는 하이 레벨로 유지되고, 전송전극(128)에 인가되는 수평전송펄스(Hφ4)는 수평전송펄스(Hφ1)의 로 레벨로의 천이에 병행하여 로 레벨에서 하이 레벨로 천이하고, 이것에 병행하 여, 최종단의 전극(123, 124)에 인가되는 최종전송펄스(LHφ1)는 하이 레벨에서 로 레벨로 천이한다. 이때, 리셋 펄스(RGφ)는 로 레벨로 유지되고, 출력(CCDout)은 P상의 레벨로부터 D상의 레벨로 천이한다.
이어서, 시각(t13)에 있어서, 전송전극(127)에 인가되는 수평전송펄스(Hφ1)는 로 레벨로 유지되고, 전송전극(126)에 인가되는 수평전송펄스(Hφ2)는 하이 레벨로 유지되고, 전송전극(125)에 인가되는 수평전송펄스(Hφ3)는 하이 레벨로 유지되고, 전송전극(128)에 인가되는 수평전송펄스(Hφ4)는 하이 레벨로 유지되고, 최종단의 전극(123, 124)에 인가되는 최종전송펄스(LHφ1)는 로 레벨로 유지된다. 이때, 리셋 펄스(RGφ)는 로 레벨로 유지되고, 출력(CCDout)은 D상의 레벨로 유지된다.
이때, 전송될 신호전하(CRG11)는 출력 게이트로서 기능하는 전극(122)을 지나치는 위치에 대응하는 영역으로 전송되고 축적된다.
시각(t14)에 있어서, 전송전극(127)에 인가되는 수평전송펄스(Hφ1)는 로 레벨에서 하이 레벨로 천이하고, 이것에 병행하여, 전송전극(126)에 인가되는 수평전송펄스(Hφ2)는 하이 레벨에서 로 레벨로 천이하고, 전송전극(125)에 인가되는 수평전송펄스(Hφ3)는 하이 레벨로 유지되고, 전송전극(128)에 인가되는 수평전송펄스(Hφ4)는 하이 레벨로 유지되고, 최종단의 전극(123, 124)에 인가되는 최종전송펄스(LHφ1)는 로 레벨로 유지된다. 이때, 리셋 펄스(RGφ)는 로 레벨로 유지되고, 출력(CCDout)은 D상의 레벨로 유지된다.
이어서, 시각(t15)에 있어서, 전송전극(127)에 인가되는 수평전송펄스(Hφ1) 는 하이 레벨로 유지되고, 전송전극(126)에 인가되는 수평전송펄스(Hφ2)는 로 레벨로 유지되고, 전송전극(125)에 인가되는 수평전송펄스(Hφ3)는 하이 레벨로 유지되고, 전송전극(128)에 인가되는 수평전송펄스(Hφ4)는 하이 레벨로 유지되고, 최종단의 전극(123, 124)에 인가되는 최종전송펄스(LHφ1)는 로 레벨로 유지된다. 이때, 리셋 펄스(RGφ)는 로 레벨로 유지되고, 출력(CCDout)은 D상의 레벨로 유지된다.
이때, 전송될 신호전하(CRG11)는 출력 게이트로서 기능하는 전극(122)을 지나치는 위치에 대응하는 영역에 축적된다.
시각(t16)에 있어서, 전송전극(127)에 인가되는 수평전송펄스(Hφ1)는 하이 레벨로 유지되고, 전송전극(126)에 인가되는 수평전송펄스(Hφ2)는 로 레벨로 유지되고, 전송전극(125)에 인가되는 수평전송펄스(Hφ3)는 변화없이 하이 레벨로 유지되며, 전송전극(128)에 인가되는 수평전송펄스(Hφ4)는 하이 레벨로 유지되고, 최종단의 전극(123, 124)에 인가되는 최종전송펄스(LHφ1)는 로 레벨에서 하이 레벨로 천이한다. 이때, 리셋 펄스(RGφ)는 로 레벨에서 하이 레벨로 천이하고, 출력(CCDout)은 D상의 레벨로부터 P상의 레벨보다 높은 레벨로 천이한다.
이때, 신호전하(CRG11)는 다음 단으로서 기능하는 CDS 회로로 전송된다.
상기한 바와 같이, 본 실시예에 따르면, 다상 구동용의 수평 CCD 구조에 있어서, 취급 전하량을 확보하기 위해 전송펄스의 하이 레벨의 기간을 확장하면서, 천이속도는 지연되고, 부분적으로 다른 전송펄스 및 상보적 특성을 이용하는 노이즈 상쇄구동(noise canceling-out driving)이 수행되어, 그것에 의해 다이나믹 레 인지, 전송효율, 신호출력기간, 고속구동 및 전력 감소에 대한 개선이 실현될 수 있다.
더욱이, 최종전송펄스(LHφ1)를 다른 펄스들로부터 독립시키는(separating) 것에 의해, 플로팅 디퓨전에 인접하는 게이트로의 펄스의 크로스토크를 방지하는 것뿐만 아니라, 작은 커패시턴스 용량(small capacitive amount)으로 구동 파형의 속도가 증가되고, 그것에 의해 신호출력 속도가 증가 될 수 있다. 또한, 전송단의 수평전송펄스(Hφ1~Hφ3)를 낮은 진폭(low amplitude)으로 완만한 과도구동(moderate transient driving)을 수행할 수 있고, 그것에 의해 낮은 소비전력이 용이하게 얻어질 수 있는 이점을 제공한다.
즉, 본 실시예에 따르면, 다화소 및 고속화를 위한 DSC 등에 있어서, 전력소비가 가장 큰 수평 CCD 구동방법을 3상 구동으로 하고, 전송단의 진폭을 감소시키도록 최종단 게이트가 다른 단의 게이트들로부터 분리되고, 크로스토크 노이즈를 억제하는 구동타이밍을 적용하여, 그것에 의해 저소비 전력과 고속화 및 고다이나믹 레인지와 노이즈 내성의 개선 및 양립의 도모가 실현될 수 있다.
따라서, 예를 들면, 대형(large-sized) 다화소(multi-pixel) 디지털 일안 반사식(digital single-lens reflex ; DSLR) 카메라 등에서도 액정 모니터를 사용한 프리뷰(preview)가 수행될 수 있다.
상기 실시예에서는, 3상 구동방법 및 4상 구동방법을 적용한 경우에 대하여 설명했으나, 본 발명은 이들 구동방법으로 한정되는 것은 아니며, 5상 이상의 구동방법도 적용될 수 있다.
이러한 경우도, 소정의 기간 동안 오직 하나의 수평전송펄스만이 로 레벨로 설정될 수 있고, 상기한 바와 같이, 수평전송펄스(φH1~φHn)(n는 5 이상의 정수)의 타이밍 설정을 행할 필요가 있다.
또한, 본 실시예에 있어서, CCD 영역센서의 수평전송 레지스터에 본 실시예를 적용하는 경우에 대하여 설명했으나, 본 발명은 CCD 리니어(linear)(라인(line)) 센서의 전송레지스터에도 동일한 방식으로 적용될 수 있고, 또 고체촬상장치의 전하전송부 뿐만 아니라 CCD 등과 같은 지연선(delay line)의 전하전송부에도 적용될 수 있다. 따라서, 전하전송부의 저전압 구동이 실현될 수 있고, 결과적으로, 고체촬상장치, 지연선 등과 같은 장치의 전원전압 감소가 실현될 수 있다.
이하, 본 실시예에 따른 다상 구동으로서의 3상 구동방법과 4상 구동방법의 전력소비 및 비교예로서 2상 구동의 전력소비에 대하여 설명한다.
도 22는 2상 구동방법의 전력소비에 대하여 설명하기 위한 도면이다.
이 경우, 수평전송펄스(Hφ1, Hφ2)의 진폭은 3.45 V로 한다.
이러한 2상 구동방식에 있어서, 도 22e에 나타낸 바와 같은 등가회로를 가정하고, 그 전류소비는 156 mW 이다.
도 23은 본 실시예에 따른 3상 구동방식의 전력소비에 대하여 설명하기 위한 도면이다.
이 경우, 수평전송펄스(Hφ1~Hφ3)의 진폭은 1.9 V로 한다.
이러한 3상 구동방식에 있어서, 도 23e에 나타낸 바와 같은 등가회로를 가정하고, 그 전류소비는 33.3 mW 이다.
즉, 무효진폭(invalid amplitude)이 감소하고, 따라서 낮은 진폭 구동이 실현될 수 있어, 그것에 의해 2상 구동방법과 비교하여 무효진폭이 156 mW에서 33.3 mW로 극도로 감소한다.
도 24는 본 실시예에 따른 4상 구동방법의 전력소비에 대하여 설명하기 위한 도면이다.
이 경우, 수평전송펄스(Hφ1~Hφ4)의 진폭은 1.9 V로 한다.
이러한 4상 구동방법에 있어서, 도 24e에 나타낸 바와 같은 등가회로를 가정하고, 그 전류소비는 35.3 mW 이다.
즉, 무효진폭이 감소하고, 따라서 낮은 진폭 구동이 실현될 수 있어, 그것에 의해 2상 구동방법과 비교하여 무효진폭이 156 mW에서 35.3 mW로 극도로 감소한다.
따라서, 다상 구동의 전력 이점은, 동일한 취급 전하량을 적용하는 경우, 2상에서 3상으로의 진폭 감소가 전력소비를 156 mW에서 33.3 mW로 극도로 감소시키나, 4상 구동에 있어서, 위상 수 증가로 인한 게이트 사이의 용량의 증가가 식에는 포함되지 않으나, H 드라이버의 관통전류는 위상 수 증가와 동일한 양으로 증가하고, 결과적으로 3상 구동과 비교하여 35.3 mW 또는 그 이상과 같이 전력이 약간 증가한다.
따라서, 전력소비의 관점에서, 3상 구동이 가장 효율적인 구동인 것을 알 수 있다.
도 13은 상기 구성을 가지는 본 실시예에 따른 고체촬상장치를 촬상장치로서 적용하는 본 발명의 실시예에 따른 카메라의 개략적인 구성도이다.
도 13의 카메라(50)에 있어서, 피사체(도시하지 않음)로부터의 빛은, 렌즈(51)와 같은 광학계(optical system) 및 기계셔터(52)를 통하여 CCD 고체촬상장치(53)의 촬상영역(image-capturing area)에 입사한다. 기계셔터(52)는, CCD 고체촬상소자 장치의 촬상영역으로의 빛의 입사를 차단하여, 노출시간(exposure period)을 결정하기 위한 것이다.
CCD 고체촬상장치(53)로는 상기 본 실시예에 따른 CCD 고체촬상장치(도 16)가 적용된다.
이 CCD 고체촬상장치(53)는 상기 타이밍발생회로(15), 구동계 등을 포함하는 CCD 구동회로(54)에 의해 구동된다.
CCD 고체촬상장치(53)의 출력신호는 다음 단의 신호처리회로(55)에서 자동 화이트밸런스 조정 등과 같은 여러 가지의 신호처리를 수행하고, 이어서 촬상신호(image-capturing signal)로서 외부에 도출된다. 시스템 컨트롤러(56)는 기계셔터(52)의 개폐제어, CCD 구동회로(54)의 제어, 신호처리회로(55)의 제어 등을 수행한다.
본 카메라는 전하전송장치를 포함하는 상기 고체촬상장치를 적용하고, 따라서 다상의 본래 취급 전하량의 향상 및 진폭 감소로 인한 전력감소를 유지하면서, 크로스토크의 억제와 고속화를 실현할 수 있고, 그것에 의해 저소비 전력 및 고속화와, 고다이나믹 레인지 및 노이즈 내성의 향상 및 양립이 실현될 수 있다.
따라서 예를 들면, 대형 다화소 디지털 일안 반사식 카메라 등에서도 액정 모니터를 사용하는 프리뷰가 수행될 수 있다.
< 촬상장치의 전체적인 구성 >
도 25는 본 발명의 실시예에 따른 전자기기의 일례인 촬상장치의 실시예를 나타내는 구성도이다. 여기서는, 인터라인 전송(IT) 방식을 사용하는 CCD 고체촬상소자가 적용된 경우를 나타낸다. CCD 고체촬상소자는, 용량성 리액턴스(capacitive reactance)로 기능하는 전송전극을 가진다.
IT 방식을 적용하는 CCD 고체촬상소자에 있어서, 다수의 포토 셀(수광부)이 2차원 매트릭스(행렬) 형태로 배치되고, 복수의 수직전송 CCD(V 레지스터)가 각 수직 열의 포토 셀의 사이에 각각 배열되며, 일반적으로 1 라인에 해당하는 수평전송 CCD가 마지막 행의 수직전송 CCD에 인접하여 설치는 구성으로 이루어진다. 이하에 구체적으로 설명한다.
도시한 바와 같이, 본 실시예에 따른 촬상장치(1001)는 IT 방식을 적용하는 CCD 고체촬상소자(1010)와, 이 CCD 고체촬상소자(1010)를 구동하는 구동장치로서 기능하는 구동회로(1005)를 포함한다.
CCD 고체촬상소자(1010)에 있어서, 화소로서 기능하는 복수의 수광센서(전하 생성부)(1011)가 2차원 매트릭스 형태로 배열되고, 각각의 수광센서 열(row)에 대응하는 도면의 수직방향으로 연장하는 CCD 구조를 가지는 복수의 수직전송 레지스터(제 1 전하 전송부의 일례)(1013)가 형성된 촬상부(수광부)(1010a)가 그 안에 포함된다. 수광센서(1011)는 입사광을 그 광량에 해당하는 전하량의 신호전하로 변환하고, 축적한다.
촬상부(1010a)에 있어서, 각각의 수직전송 레지스터(1013)와 각각의 수광센서(1011) 사이에 독출게이트부(readout gate portion)(1018)가 위치하고, 또한, 각 화소(유니트 셀(unit cell))의 경계 부분에는 채널스톱부(channel stop portion) (1019)가 설치되어 있다.
또, 본 실시예에 따른 CCD 고체촬상소자(1010)의 특징은 촬상부(수광부)(1010a)의 외측에 촬상부(1010a)로부터 수직전송되는 신호전하를 일시적으로 유지하는(holding) 전하 축적부(1010b)가 설치되고, CCD 구조를 가지는 수평전송 레지스터(제 2 전하 전송부의 일례)(1014)가 전하 축적부(1010b)에 접속되도록 형성된다. 즉, 도 49에 나타낸 종래의 CCD 고체촬상소자(1030)와 비교하여, 주요한 차이점은 촬상부(1010a)와 수평전송 레지스터(1014) 사이에 전하 축적부(1010b)가 설치되는 것이다.
전하 축적부(1010b)는 촬상부(1010a)와 마찬가지로, CCD 구조를 가지는 수직전송 레지스터(1013)를 포함하고, 이 수직전송 레지스터(1013)가 2단(2 steps)으로 배치되어 구성된다. 여기서, 촬상부(1010a) 측에서 수직전송 레지스터(1013)를 포함하는 영역을 스토리지 게이트부(storage gate portion)(STG)라 하고, 수평전송 레지스터(1014) 측에서 수직전송 레지스터(1013)를 포함하는 영역을 홀드 게이트부(hold gate portion)(HLG)라 한다.
도면에서 수평방향으로 연장하는 CCD 구조를 가지는 수평전송 레지스터(1014)는 전하 축적부(1010b)의 각 수직전송 레지스터(1013)의 최종단(즉, 홀드 게이트부(HLG))에 접속되도록 1 라인에 해당하는 만큼 형성된다. 이어서, 수평 전송 레지스터(1014)의 다음 단은 전하신호를 전기신호(통상은 전압신호)로 변환하는 전하 검출부(또는 출력부)로서 기능하는 출력 앰프부(output amplifier unit)(1016)에 접속되고, 또한 출력 앰프부(1016)의 다음 단은 상관 이중 샘플링(CDS；Correlated Double Sampling)회로(1017)에 접속된다.
이 예에서는, CCD 고체촬상소자(1010)가 상관 이중 샘플링회로(1017)를 포함하도록 구성되나, 다른 예에서는, 상관 이중 샘플링회로(1017)가 CCD 고체촬상소자(1010)의 외부에 설치되는 구성으로 이루어질 수도 있다.
출력 앰프부(1016)는 수평전송 레지스터(1014)로부터 순차적으로 주입되는 신호전하를 도시하지 않은 플로팅 디퓨전에 축적하고, 이 축적된 신호전하를 신호전압으로 변환하고, 이것을, 예를 들면, 소스 팔로워(source follower) 구성을 가지는 도시하지 않은 트랜지스터 회로로 구성된 출력회로를 통하여 CCD 출력신호로서 상관 이중 샘플링회로(1017)에 출력한다. 상관 이중 샘플링회로(1017)는 CCD 출력신호에 포함되는 리셋 노이즈와 같은 노이즈 성분을 억제하고, 이를 촬상신호(Sout)로서 출력단자(tout)로부터 소자 외부로 출력한다.
4 종류의 수직전송전극(1012)(각각 참조부호 (_1, _2, _3, _4)로 나타낸다)이 각 열(row)의 동일한 수직 위치의 수직전송 레지스터(1013)에 공통이 되도록 수직방향으로 소정의 순서로, 그리고 수광센서(1011)의 수광면(light receiving face)에 개구부(opening portion)를 형성하도록 수직전송 레지스터(1013)(수광면 측)에 배치된다. 수직전송전극(1012)은 수평방향으로 연장하도록, 즉, 수광센서(1011)의 수광면 측에 개구부를 형성하면서, 수평방향으로 횡단하도록 배선된 다(wired).
4 종류의 수직전송전극(1012)은 1개의 수광센서(1011)에 2개의 수직전송전극(1012)이 대응하도록 구성되고, 또한 신호전하는 구동회로(1005)로부터 공급되는 4 종류의 수직전송펄스(ΦV_1, ΦV_2, ΦV_3, ΦV_4)를 이용하여 수직방향으로 전송되고 구동된다. 즉, 2개의 수광센서(1011)가 1조로(paired) 되고(전하 축적부(1010b) 측의 최종단을 포함하고), 각각의 수직전송펄스(ΦV_1, ΦV_2, ΦV_3, ΦV_4)가 구동회로(1005)로부터 4개의 수직전송전극(1012)에 인가된다.
도면에 나타낸 예에 있어서, 전하 축적부(1010b) 측에서 수직전송전극(1012)이 수직방향으로 4개의 수직전송 레지스터(1013)의 1조에 대응하여 각 조에 대하여 설치되고, 그 수직전송전극(1012)들 중에서, 수직방향으로 최상부에 위치하는 수광센서(1011)가 수직전송펄스(ΦV_1)가 인가되는 수직전송전극(1012_1)에 대응한다. 1단 전(전하 축적부(1010b) 측에 더 가까운)의 수직전송전극(1012_2)에 수직전송펄스(ΦV_2)가 인가되고, 1단 전(전하 축적부(1010b) 측에 더 가까운)의 수직전송전극(1012_3)에는 수직전송펄스(ΦV_3)가 인가되며, 가장 전하 축적부(1010b) 측에 가까운 수직전송전극(1012_4)에는 수직전송펄스(ΦV_4)가 인가된다.
수직전송 레지스터(1013)는 또한 최종단의 1조의 수직전송전극(1012)(ΦV_1~ΦV_4가 인가되는 전송전극)(1012_1~1012_4)을 통하여 전하 축적부(1010b)의 수직전송 레지스터(1013)에 이어진다. 스토리지 게이트 전극(1021) 및 홀드 게이트 전극(1022)과 같은 2 종류의 전송전극이 각 열의 동일한 수직위치의 수직전송 레지스터(1013)에 공통이 되도록 전하 축적부(1010b)(촬상부(1010a)의 수광면과 같은 면 측)에 배치되어 있다. 스토리지 게이트 전극(1021) 및 홀드 게이트 전극(1022)은 수평방향으로 연장하도록, 즉, 수평방향으로 횡단하도록 배선된다.
촬상부(1010a)의 최종단의 수직전송 레지스터(1013) 상에 형성된 전송전극(ΦV_4가 인가되는 전송전극)(1012_4)의 다음 단에 형성된 스토리지 게이트 전극(1021)에는 스토리지 게이트 펄스(ΦVSTG)가 공급되고, 홀드 게이트부(HLG)의 홀드 게이트 전극(1022)에는 홀드 게이트 펄스(ΦVHLG)가 각각 구동회로(1005)로부터 공급된다.
수평전송 레지스터(1014)는 각각의 수직전송 레지스터(1013)에 2개의 수평전송전극(1015)(각각 참조부호(_1, _2)로 나타낸다)이 대응하도록 형성되고, 구동회로(1005)로부터 공급되는 2상의 수평구동펄스(ΦH_1, ΦH_2)를 이용하여 신호전하를 수평방향으로 전송 및 구동하도록 구성된다.
이하, 그러한 구성을 가지는 촬상장치의 일련의 동작에 대하여 설명한다. 구동회로(1005)로부터 전송된 독출펄스(ΦROG)가 독출게이트부(1018)의 게이트 전극에 인가되고, 그 게이트 전극 아래의 전위가 깊어지며, 그것에 의해 CCD 고체촬상소자(1010)의 각 수광센서(1011)에 축적된 신호전하가 해당 독출게이트부(1018)를 통하여 수직전송 레지스터(1013)에 읽어내 진다. 수광센서(1011)로부터 수직전송 레지스터(1013)로의 신호전하의 독출을 특히 필드 시프트(field shift)라고도 한다.
촬상부(1010a)의 수직전송 레지스터(1013)는 4 종류의 수직전송전극(1012)에 대응하는 4 종류의 수직전송펄스(ΦV_1~ΦV_4)로 전송 및 구동되고, 전하 축적 부(1010b)의 스토리지 게이트부(STG)는 스토리지 게이트 펄스(ΦVSTG)로 구동되며, 홀드 게이트부(HLG)는 홀드 게이트 펄스(ΦVHLG)로 구동된다. 따라서 각 수광센서(1011)로부터 읽어내진 신호전하는 하나의 주사선(1 라인)에 해당하는 각 부분에 대하여 순서대로 수직방향으로 전송되고, 수평전송 레지스터(1014)로 전송된다.
전하 축적부(1010b)는, 스토리지 게이트부(STG)와 홀드 게이트부(HLG)로 이루어지고, 촬상부(1010a)와는 달리, 수직 화소 피치(pixel pitch)와 무관하게 설계될 수 있으므로, 스토리지 게이트 전극(1021) 및 홀드 게이트 전극(1022)의 전극 폭(electrode width)이 크게 확장될 수 있고, 그것에 의해 각 전극(1021, 1022)의 저항이 낮아질 수 있다. 이 점은 전하 축적부(1010b)로부터 수평전송 레지스터(1014)로의 수직 전하전송을 고속으로 행하는데 있어서 매우 유리하다.
여기서, 자세한 것은 후술하나, 본 실시예에 따른 수직 전하전송(소위, 수직 라인 시프트(vertical line shift))은, 통상의 수평 블랭킹 기간의 일부에서 수행되는 수직 라인 시프트와는 달리, 촬상부(1010a)에서의 수직 라인 시프트는 수평 유효기간(horizontal valid period)의 일부에서 수행되고, 전하 축적부(1010b)에서의 수직 라인 시프트는 수평 블랭킹 기간의 일부에서 수행되도록 구성된다.
수평전송 레지스터(1014)는 구동회로(1005)로부터 발생된 2상의 수평전송펄스(ΦH_1, ΦH_2)에 근거하여 복수의 수직전송 레지스터(1013)의 각각으로부터 수직전송된 1 라인에 해당하는 신호전하를 순차적으로 출력 앰프부(1016) 측에 수평 전송한다.
출력 앰프부(1016)는 수평전송 레지스터(1014)로부터 순차적으로 주입되는 신호전하를 CCD 출력신호로서 상관 이중 샘플링회로(1017)에 공급하기 위해 신호전압으로 변환한다. 상관 이중 샘플링회로(1017)는 출력단자(tout)로부터 외부에 촬상신호Sout)로서 출력하기 위해 그 CCD 출력신호에 포함되는 노이즈 성분을 억제한다.
< 수직전송전극의 배선구조 >
도 26은 도 25에 나타낸 CCD 고체촬상소자(1010)의 4 종류의 수직전송전극(1012)의 배치 구조(layout configuration)의 일례를 나타내는 도면이다.
도시한 바와 같이, 2 차원 매트릭스 형태로 배치된 수광센서(1011)의 각 수직 열의 수광센서(1011) 사이에 복수의 수직전송 레지스터(V-CCD)(1013)가 배열되고, 독출게이트부(1018)가 각 수광센서(1011)와 수직전송 레지스터(1013) 사이에 배치된다. 또한, 채널 스톱부(1019)가 각 화소(유니트 셀)의 경계부분에 설치된다.
수평방향으로 연장하는 얇은 다결정 실리콘막(thinned polycrystal silicon film) 등으로 이루어지는 4 종류의 수직전송전극(1012)이 각 열의 동일한 수직 위치의 수직전송 레지스터(1013)에 공통이 되도록, 그리고 수광센서(1011)의 수광면에 센서 개구부(1118)을 형성하도록 수직전송 레지스터(1013)의 수광면(지면의 전면) 측에 배치된다.
특히, 이 예에서는, 배치 구조가 2층 전극(2 layer electrode)과 4상 구동을 실현하도록 구성되고, 수직전송펄스(ΦV_1, ΦV_3)가 공급되는 수직전송전 극(1012_1, 1012_3)이 2층으로서 수직전송펄스(ΦV_2, ΦV_4)가 공급되는 제 1층 수직전송전극(1012_2, 12_4) 위에 설치된다.
각 층의 수직전송전극(1012)은 거의 같은 패턴 형상을 가진다. 도시한 예에서는, 제 1층의 수직전송전극(제 2 전극)(1012_2)과 수직전송전극(제 4 전극)(1012_4)은 거의 같은 패턴 구조를 가지고, 또한 제 2층의 수직전송전극(제 1 전극)(1012_1)과 수직전송전극(제 3 전극)(1012_3)은 거의 같은 패턴 구조를 가지며, 더욱이 수직전송전극(1012_1)과 수직전송전극(1012_2)은 2층 구조가 되도록 형성되고, 또한 수직전송전극(1012_3)과 수직전송전극(1012_4)은 2층 구조가 되도록 형성된다. 여기서, 제 1층과 제 2층은 서로 다르다.
이로부터 알 수 있듯이, 4 종류의 수직전송전극(1012)은 CCD 고체촬상소자(1010)의 촬상부(1010a)의 거의 전면(entire face)을 가리고(cover) 있고, 또한 2층 구조를 가지며, 큰 전극 사이의 오버랩 용량(overlap capacity)을 가진다.
< 구동회로 : 기본 원리(basis) >
도 27a~27c 및 도 28은 촬상장치(1003)를 구동하는 구동회로의 기본 구성예를 설명하는 도면이다. 도 27a~27c는 수직 드라이버의 등가회로와 CCD 고체촬상소자(1030)(도 49a 및 49b 참조)의 관계를 나타낸다. 또, 도 28은 수직전송펄스(ΦV)의 스텝 응답(step response)을 설명하는 도면이다.
우선, 도시를 통한 설명은 생략하나, 촬상부 측에서는, 결합용량(coupling capacitance)(C1)이 수직전송전극(1032)과 차광막 사이에 형성되고, 또 결합용 량(C2)이 수직전송전극(1032)과 반도체 기판(NSUB) 사이에 형성된다. 또한, 출력 앰프부(1036) 측에서는, 백 게이트 효과(back gate effect)로 인한 결합용량(C3)이 출력 앰프부(1036)를 구성하는 트랜지스터의 게이트와 반도체 기판(NSUB) 사이에 형성된다.
각 수직전송전극(1032)과 CCD 기판 사이의 등가용량(equivalent capacitance)(CL)은 결합용량(C1)과 결합용량(C2) 사이의 병렬성분(parallel component)과 일반적으로 동일하다고 생각할 수 있다. 여기서, 수직전송전극(1032)에 관한 용량(capacitance)에 대하여는, 결합용량(C1, C2)에 더하여, 다른 수직전송전극(1032)과 전극 사이에 형성되는 용량도 존재한다.
또한, CCD 고체촬상소자(1030) 내부에 존재하는 접지저항(grounding resistance)으로서, 차광막과 접지(GND) 사이에 발생하는 차광막저항(R1)과, 반도체 기판(NSUB)의 기판저항(R2)이 있다. 이러한 합성성분으로서의 총 접지저항(R)은 일반적으로 차광막저항(R1)과 기판저항(R2) 사이의 병렬성분과 같다고 생각할 수 있다.
도 27에 있어서, CCD 고체촬상소자(1030)는 등가회로로서의 CCD 고체촬상소자(1060)로 나타내지고, 구동회로(1004)에 의해 구동되도록 구성된다. 여기서, 등가회로로 나타낸 CCD 고체촬상소자(1060)에 있어서, 접지저항(R61)은 CCD 기판의 등가저항을 나타내고, 접지저항(R)에 해당하며, 일반적으로 차광막저항(R1)과 기판저항(R2) 사이의 병렬성분과 같다. 또한, 저항소자(R62, R63)는 수직전송전극(1032)의 전극저항을 나타낸다. 또, 용량소자(capacitance element)(C62, C63)는 수직전송전극(1012)과 CCD 기판 사이의 등가용량을 나타낸다. 또한, 용량소자(C64)는 전극 사이의 등가용량을 나타낸다.
여기서, CCD 고체촬상소자에 있어서의 전극 등가용량은 화소 수, 적용되는 공정 또는 레이아웃 형상에 의존하여 크게 변화한다. 일반적으로, 등가용량(CL)(용량소자(C62, C63))은 100~1000pF 정도이며, 접지저항(R61)은 수십Ω정도이다. 또, 저항소자(R62, R63)는 수십~수백Ω정도이다.
수직전송전극(1032)에 수직전송펄스(ΦV)를 공급하는 수직 드라이버(1040)가 구동회로(1004)에 설치된다. 수직 드라이버(1040)는, 예를 들면, 수직전송펄스(ΦV_1 ~ ΦV_4)를 발생시키고, CCD 고체촬상소자(1060)는, 예를 들면, 이들 수직전송펄스(ΦV_1 ~ ΦV_4)가 인가되는 수직전송전극(1032_1 ~ 1032_4)을 포함한다.
도 27a에 있어서, 모델화를 용이하도록 하기 위해, 수직 드라이버(1040)는 단지 1개의 수직전송펄스(ΦV)(출력전압(Vout))만을 생성하지만, CCD 고체촬상소자(1060)는 기본적으로는 복수의 드라이버에 의해 전송전극마다 개별적으로 구동된다(예를 들면, 다른 수직 드라이버나 수평 드라이버인 드라이버(1070)). 예를 들면, 설치된 수직 드라이버(1040)의 수는 수직전송전극(1032)의 종류 수와 동일하고(위상의 수), 각 수직전송전극(1032)이 위상에 의해 구동된다.
등가회로로 나타낸 CCD 고체촬상소자(1060)로부터 알 수 있는 바와 같이, CCD 고체촬상소자(1060)(CCD 고체촬상소자(1030))는 수직 드라이버(1040)에서 보았을 때의 용량성 리액턴스 부하이다.
수직 드라이버(1040)는 단자(403)로부터 입력된 제어신호(Din)를 논리 반전 하는 인버터(41)와, 단자(403)로부터 입력된 제어신호(Din)의 레벨에 대응하는 제어신호(Vg1)를 출력하는 레벨 시프트 회로(L／S)(1042)와, 단자(403)로부터 입력된 제어신호(Din)를 인버터(41)로 논리 반전한 제어신호(NDin)의 레벨에 대응하는 제어신호(Vg2)를 출력하는 레벨 시프트 회로(1043)를 갖춘다.
또, 수직 드라이버(1040)는 단자(401)로부터 일정한 전압(V1)(전압값(V))과 단자(402)로부터 일정한 전압(V2)(전압값(V))을 입력하고, 출력전압(Vout)으로서 출력단자(404)로부터 CCD 고체촬상소자(1060)에 출력하는 레벨 시프트 회로(1042, 1043)의 후단에 스위치(1048, 1049)를 포함한다.
수직 드라이버(1040)는 단자(401)에 설치된 일정 전압(V1)과 단자(402)에 설치된 일정 전압(V2) 중의 어느 쪽을 출력단자(404)로부터 출력전압(Vout)으로서 CCD 고체촬상소자(1060)에 공급한다. 예를 들면, 전압(V1)은 하이 레벨(high level), 전압(V2)은 로 레벨(low level)로 설정된다.
수직 드라이버(1040)에는, 단자(403)로부터 제어신호(Din)가 입력되고, 그 레벨에 따라, 레벨 시프트 회로(L／S)(1042)로부터 스위치(1048)를 온 하기 위한 제어신호(Vg1)와, 레벨 시프트 회로(L／S)(1043)로부터 스위치(1049)를 온 하기 위한 제어신호(Vg2)가 출력된다. 스위치(48)가 온 할 때, 정상상태의 출력전압(Vout)은 전압(V1)이 되고, 스위치(49)가 온 할 때는, 정상상태의 출력전압(Vout)은 전압(V2)이 된다.
등가회로로 나타낸 CCD 고체촬상소자(1060)는 수직 드라이버(1040)의 출력전압(Vout)으로 전극(1068)을 통하여 구동된다. 그러므로, 그때의 구동신호가 전 극(1068)과 CCD기판 사이의 등가용량인 용량소자(C62)를 통하여 접지저항(R61)에 인가됨으로 인해, 출력전압(Vout)에 대응하는 노이즈 성분이 나타나게 된다.
또한, 등가회로로 나타낸 CCD 고체촬상소자(1060)는 다른 수직 드라이버나 수평 드라이버(이하 드라이버(70)라고 한다)에 의해서도 전극(1069)을 통하여 구동된다. 그러므로, 다른 쪽의 전극(1069)에 대한 구동전압의 천이 변동이 한쪽의 전극(1068)에 대한 구동전압에 간섭하고, 결과적으로, 크로스토크 노이즈 등의 화질 열화가 발생한다.
즉, 다른 쪽의 전극(1069)에 대한 구동신호가 전극(1069)과 CCD 기판 사이의 등가용량인 용량소자(C63)를 통하여 차광막저항(R1)과 기판저항(R2) 사이의 병렬 성분에 일반적으로 동등한 CCD 기판의 등가저항을 나타내는 접지저항(R61)에 인가된다. 또, 다른 쪽의 전극(1069)에 대한 구동신호가 전극 사이의 등가용량인 용량소자(C64)를 통하여 전극(1068)에 나타나고, 전극(1068)과 CCD 기판 사이의 등가용량인 용량소자(C63)를 통하여 접지저항(R61)에 인가된다.
여기서, 도 27b에 나타낸 바와 같이, 위상이 다른 수직전송펄스(ΦV)로 CCD 고체촬상소자를 구동하면, 그 출력전압(Vout)의 위상차이에 대응하는 VSUB 변동이 나타나고, 화상에 노이즈 성분이 나타나게 된다. 도 27c에 대하여는 나중에 설명한다.
도 28을 참조하여 수직전송전극(1012)에 인가되는 접지저항(R61)의 영향에 대하여 더욱 상세하게 설명한다. 도 28에 있어서, (A2)는 접지저항(R61)을 갖지 않는(즉, 접지저항(R61)의 저항값이 제로) 경우에 있어서의 출력전압(Vout)의 스텝 응답(step response)을 얻기 위한 등가회로도이며, (A1)은 그 응답 파형을 나타내는 도면이다. 또 (B2)는 접지저항(R61)(즉, 접지저항(R61)의 저항값이 제로와 같지 않음)의 경우에 있어서의 출력전압(Vout)의 스텝 응답을 얻기 위한 등가회로도이며, (B1)는 그 응답 파형을 나타내는 도면이다. (A1) 및 (B1)의 수신된 응답 파형은 시뮬레이션에 의하여 얻어진 결과이다.
(A2) 및 (B2)에 있어서, 저항소자(R44)는 수직 드라이버(1040)의 출력저항(출력 임피던스(Ro))과 수직전송전극(1012)의 배선저항을 나타내는 저항소자(R62) 사이의 합성성분(Ro＋R62)이며, 본 실시예의 경우, 수직 드라이버(1040)의 출력저항은 주로 스위치(1048, 1049)의 등가저항(등가 임피던스)이다.
여기서, 도 26a와 도 28의 (A2) 및 (B2)에 도시된 등가회로에 있어서, 출력전압(Vout)의 스텝 응답(예를 들면, 전압 진폭(V)의 수직전송펄스(ΦV)를 공급할 때)을 얻을 때, 이하의 식(1)과 같이 된다.
출력 전압 Vout(t) = V
[1 - (Ro / Ro + R61))
exp (-t / (C62(Ro + R61)))] ‥‥‥ (1)
특히, 시각 t=0일 때는 식(1)에 t=0을 대입하고, 식(2)에 나타낸 바와 같이, t=0에 있어서의 출력전압(Vout)의 값을 얻는다.
출력전압 (Vout(0)) = V
(R61 / R61 + Ro)) ‥‥‥ (2)
여기서, (A1)은 접지저항을 가지지 않는 경우, 즉, R61=0의 경우의 출력전압(Vout)의 응답 파형을 나타내고, (B1)은 접지저항을 가지는 경우, 즉, R61≠0의 경우의 출력전압(Vout)의 응답 파형을 나타내고 있다. 각 도면에 대하여, 선 분(line segment)(L1)은 수직전송전극(1012)에 공급되는 구형의(rectangular) 수직전송펄스(ΦV)(= V1)의 응답 파형을 나타내고, 선분(L2)은 저항소자(Ro)의 저항값이 작은 경우의 응답 파형을 나타내고, 선분(L3)은 저항소자(Ro)의 저항값이 큰 경우의 응답 파형을 나타낸다.
(A1) 및 (B1)으로부터 알 수 있는 바와 같이, CCD 기판의 등가저항(R61)이 0이 아닌 경우(통상 0은 아니다)에는, 출력전압(Vout)은 시각(t=0)의 상승 에지 부분(leading edge portion)에서 급격하게 올라간다. 시각(t=1)의 하강 에지 부분(trailing edge portion)에서, 출력전압(Vout)은 급격하게 떨어진다.
또, CCD 고체촬상소자(1060)에 있어서, 식(1)에서 나타낸 전압은 전극(1068)에서 발생되는 동시에, 상기 출력전압(Vout)과는 다르게 응답하는 구동전압이 다른 쪽의 ‥전극(1069)에 인가된다. 전극(1068)과 전극(1069) 간의 결합용량(coupling capacitance)인 용량소자(C64)와 드라이버(1070)의 출력 임피던스는 미분 회로를 형성하고, 출력전압(Vout)은 전극(1069)에 영향을 끼친다(간섭한다). 이 영향은 특히 t=0에서 급격하게 올라가는 출력전압(Vout)인 경우에 현저해진다.
또한, CCD 기판의 등가저항(R61)이 0이 아닌 경우(통상 0은 아니다)에는, 전극(1068)에 관측되는 전압(V68(t))은 식(3)으로 나타내지고, 마찬가지로 t=0에서, 용량소자(C63)를 통하여 전극(1069)에 영향을 끼친다(간섭한다).
V68(t) = V
(R61 / Ro / (Ro + R61))
exp(-t / (C62(Ro + R61))) ‥ (3)
이와 같이, 1개의 전극에 대한 구동전압의 천이 변동은 다른 전극에 대한 구 동전압을 간섭하므로 인해, 크로스토크 노이즈 등의 화질 열화가 발생한다. 그러므로, 이 화질 열화를 방지하기 위해, 종래에는 수직구동(수직전송)을 수평 유효 주사기간이 아닌 수평 블랭킹 기간에 행하여, CCD 고체촬상소자에 있어서의 전송 속도의 향상을 방해한다.
이러한 노이즈에 대한 해결 방법의 일례로서 본 출원인은 일본 미심사 특허 출원 2005－269060호(일본 특허출원 제2004－076598호)와 일본 특허출원 제2005－162034호에서, 일반적인 급격한 천이특성을 가지는 수직전송펄스(ΦV) 대신에, 보다 완만한 천이특성을 가지는 수직전송펄스(ΦV)를 이용하여 촬상부(1010a)의 수직 전송 레지스터(1013)가 전송하여 구동하는 구조(천이속도를 지연하는 구동방법이라고도 한다)를 제안하고 있다.
또, 본 출원인은 일본 특허출원 2005－028606호에서, 천이속도를 지연하는 구동방법에 더하여, 행방향(line direction)의 유효 전송기간 내의 구동시에서 즉, 적어도 2종류의 구동신호마다, 각 구동신호를 역상으로 구동하는 상보구동(complementary driving)의 구조를 제안하고 있다.
예를 들면, 상기 설명한 바와 같이, 접지저항을 가지는(R61≠0) 경우, 그 출력전압(Vout)의 응답 파형에 대해, 도 28의 (B1)에 나타낸 바와 같이, t=0의 시간에서의 상승 에지 부분에 관하여 출력전압(Vout)은 접지저항(R61)의 영향에 기인하여 급격하게 올라가고. t=1에의 시간에서의 하강 에지 부분에 관하여 출력전압(Vout)은 급격하게 떨어진다. 이것은 식(3)에 나타난다. t=0으로 가정할 때는 V68(0) = V
(R61 / (Ro + R61))로 되고, t=1으로 가정할 때는 V68(1) = V(1 - (R61 / (Ro + R61))로 된다. 그러므로, 이러한 급격한 상승 에지 부분 또는 하강 에지 부분에 기인하여 화상에 노이즈가 나타난다.
반면에, 2개의 구동신호를 역상으로 구동하는 상보구동을 이용하는 경우에 있어서, 각각의 구동신호에 기인하는 노이즈 성분도 역상이 되어, 결과적으로 노이즈를 상쇄하도록 작용하므로, 열 방향으로 전하 전송시에 발생하는 크로스토크 노이즈를 감소시킬 수 있다.
< 구동 타이밍 >
도 29 및 도 30은 천이속도를 지연하는 구동방법을 실현하는 구동 타이밍 예를 나타낸 도면이다. 여기서, 도 29는 상보구동을 적용하는 경우의 예이며, 도 30은 상보구동을 적용하지 않는 경우의 예이다.
본 실시예의 CCD 고체촬상소자(1010)에 있어서, 수광센서(11)에서 수광되어 광전변환된 수광량에 대응하는 신호전하(signal charge)가 축적된다. 이 수광센서(11)의 신호전하는 수직 블랭킹 기간에 수광센서(11)에서 수직전송 레지스터(1013)로 독출되고, 이후, 1 수평 라인마다 신호전하가 전하 축적부(1010b)나 수평전송 레지스터(1014)에 수직 전송되고, 즉, 이른바 라인 시프트가 행해지고, 수평 전송 레지스터(1014)에 전송된다. 그리고, 수평 전송 레지스터(1014)에 전송된 신호전하는 수평 유효 전송기간에 수평 방향으로 전송되어 출력 앰프부(1016) 및 상관 이중 샘플링 회로(17)를 통하여 외부로 출력된다.
< 저속 천이 구동 >
본 발명의 구동방법에 따른 수직 라인 시프트 동작은 수직전송전극(1012_1 ~ 1012_4)의 4종류의 수직전송펄스(ΦV_1 ~ ΦV_4)를 인가하는 촬상부(1010a)로부터 전하 축적부(1010b)의 제 1 단계 수직 전하전송(수직 라인 시프트)과, 스토리지 게이트부(STG)에 스토리지 게이트 펄스(ΦVSTG)의 인가 및 홀드 게이트부(HLG)에 홀드 게이트 펄스(ΦVHLG)의 인가에 기인하는 전하 축적부(1010b)에서 수평전송 레지스터(1014)의 제 2 단계 수직 전하전송(수직 라인 시프트)의 2단계 처리로 실행된다는 특징을 가지고 있다.
특히, 도 29a에 나타낸 바와 같이, 제 1 단계의 수직 라인 시프트를 수평 유효 주사기간(Hs) 동안에 천이속도를 지연하는 수직전송펄스(ΦV)를 이용하여 저속으로 행하는 저속 천이 구동을 적용하면서, 제 2 단계의 수직 라인 시프트를 수평 블랭킹 기간(Hb) 동안에 급격한 천이특성을 가지는 전송펄스(스토리지 게이트 펄스(ΦVSTG) 및 홀드 게이트 펄스(ΦVHLG))를 이용하여 고속으로 행하는 고속 천이 구동을 적용한다. 그러므로, 유효 화상 내에 나타나는 노이즈가 감소되고, 또한 수평 블랭킹 기간(Hb)을 단축함으로 인해, 고속 독출을 실현하도록 하고 있다.
이러한 2단계의 수직 전하전송을 실현하기 위한 구조로서, 상기한 바와 같이, 스토리지 게이트부(STG)와 홀드 게이트부(HLG)를 포함하는 전하 축적부(1010b)는 촬상부(1010a)의 수직전송 레지스터(1013)의 최종단의 수직전송전극(1012_4)을 포함하는 전송부와 수평전송 레지스터(1014) 사이에 설치된다.
수평 유효 주사기간(Hs) 동안 수직 라인 시프트 구동을 행하는 경우에, CCD 전송부분 내에서의 수직구동펄스(ΦV_1 ~ ΦV_4), 즉 클럭 파형의 상승 에지(Tr) 및 하강 에지(Tf)에 기인하는 크로스토크 노이즈의 영향, 이른바 천이가 문제를 발생시킨다. 그러므로, 이 제 1 실시예에서, 도 29a에 나타낸 바와 같이, 수직구동펄스(φV_1 ~ φV_4)에 있어서의 상승 에지(Tr) 및 하강 에지(Tf)의 기울기(ΔV／ΔT(ΔV는 펄스 전압, ΔT는 시간이다))를 작게 하고, 즉 천이속도가 지연되도록 하는 구조가 된다. 여기서, 천이속도(ΔV／ΔT)는 수직전송펄스(ΦV_1 ~ ΦV_4)를 인가할 때에 발생하는 크로스토크 노이즈를 상관 이중 샘플링 회로(17)에 의해 제거하기 위해 저속으로 한다.
수직구동펄스(ΦV_1 ~ ΦV_4)의 천이속도를 지연함으로써 실험을 행할 시에, 천이속도(ΔV／ΔT)가 50mV／1nsec 이하(0을 포함하지 않고)인 경우에, 수직 라인 시프트 시에 발생하는 크로스토크 노이즈는 상관 이중 샘플링 회로(17)에서 제거되고, 심지어 수평 유효 주사기간(Hs) 동안 수직 라인 시프트를 행하더라도, 고체촬상소자의 CCD 출력에 대한 화상 노이즈(수직 라인)의 영향이 감소될 수 있다는 것이 확인되었다. 즉, 천이속도(ΔV／ΔT)가 50mｖ／1nsec 이하(0을 포함하지 않고)인 수직구동펄스에 기인한 크로스토크 노이즈는 높은 주파수 성분을 가지지 않고, 상관 이중 샘플링 회로(17)에서 충분히 제거될 수 있다.
말하자면, 종래의 수직 라인 시프트의 수직전송펄스의 천이속도(ΔV／ΔT)는 약 1V／1nsec 정도이고, 이러한 수직전송펄스에 기인한 크로스토크 노이즈는 높은 주파수 성분을 포함하므로, CDS 회로에서는 이러한 크로스토크 노이즈를 제거하는 것이 어렵다.
도 29a에 있어서, 수평 유효 주사기간(Hs) 동안 수직전송펄스(ΦV_1 ~ ΦV_4)의 클럭 파형의 천이 기간을 램프 파형(lamp waveform)으로 나타내고 있으나, 수직구동펄스(ΦV_1 ~ ΦV_4)의 상승 에지(Tr) 및 하강 에지(Tf)의 천이특성, 즉 이 상승 에지 및 하강 에지(Tf)의 광범위한 기울기가 종래보다 완만한(smooth) 기울기이고, 램프 파형에 상관없이, 천이특성은 지수함수(exponential) 방식으로 천이가 이루어지는 특성이어도 좋고, 계단(staircase) 방식으로 천이가 이루어지는 특성이어도 좋다. 천이가 스텝 방식으로 이루어지는 경우에, 스텝의 변화를 가능한 한 작게, 즉, 스텝 수를 증가시키도록 하는 것이 좋다.
(A)에 나타내는 구동 타이밍에 대하여, 수평 유효 주사기간(Hs) 동안에서의 수직 라인 시프트에서 전송전극에 인가되는 수직구동펄스의 천이속도를 지연시키고 있지만, (B)에 나타낸 바와 같이, 수직 블랭킹 기간(Vb) 동안에 전송전극에 인가하는 수직전송펄스(ΦV)의 천이속도를 증가시므로, 고속 전송이 실행될 수 있다. 예를 들면, 고속 동작을 필요로 하는 캠코더의 전자 카메라 흔들림 보정동작, 또는, 방송 업무용의 프레임 인터라인 전송(FIT(Frame Interline)) 방식을 적용하는 CCD 고체촬상소자의 경우에, 수직 블랭킹 기간(Vb) 동안에 고속 구동을 행할 필요가 있다. 이러한 경우의 수직 블랭킹 기간 동안에 고속 구동은 통상의 CMOS 드라이버를 이용하여, 수직전송전극(1012_1 ~ 1012_4)에 천이속도가 빠른 수직구동펄스(ΦV_1 ~ ΦV_4)를 인가하는 것에 의해서 행해진다.
수직 블랭킹 기간(Vb) 동안의 고속 동작과 수평 블랭킹 기간(Hb) 동안의 저속 동작을 동시에 실현하기 위해, 2개의 속도를 전환하는 기능을 포함하는 드라이 버가 이용될 수 있다.
전하 축적부(1010b)에 있어서, 이러한 촬상부(1010a)를 위한 저속 천이 구동을 이용한 전하전송 구동방법에 따라, 수평 유효 주사기간(Hs) 동안 수직전송펄스(ΦV_1 ~ ΦV_4)는 기울기 및 변화, 즉, 천이속도(ΔV／ΔT)를 지연함으로써 수직 라인 시프트를 행하고, 따라서, 수직전송펄스(ΦV_1 ~ ΦV_4)의 인가에 의해 발생한 크로스토크 노이즈는 후단의 상관 이중 샘플링 회로(17)에서 제거될 수 있다. 그러므로, 화상 노이즈(수직 라인)를 억제할 수 있다.
또, 수평 전송 레지스터(1014)에 있어서, 전하 축적부(1010b)를 위한 고속 천이 구동을 이용한 스토리지 게이트 펄스(ΦVSTG) 및 홀드 게이트 펄스(ΦVHLD)에 의한 전하전송 구동방법은 전하 축적부(1010b)에서 수평전송 레지스터(1014)로 신호전하를 고속으로 전송할 수 있으므로, 수평 블랭킹 기간(Hb)을 단축할 수 있다. 이 결과, 고속 프레임율을 실현할 수 있다.
또, 스토리지 게이트부(STG)와 홀드 게이트부(HLG)는 수직 화소 피치와 상관없이 설계될 수 있으므로, 스토리지 게이트 전극(1021) 및 홀드 게이트 전극(1022)의 전극폭을 크게 확장시킬 수 있다. 그러므로, 전극(1021, 1022)의 저항의 감소가 실현될 수 있고, 스토리지 게이트부(STG)에서 수평 전송 레지스터(1014)로 신호전하의 전송을 고속화하는 것이 용이해진다. 또, 라인 배선 등도 용이해지고, 전극(1021, 1022)의 저항에 대한 감소가 실현될 수 있고, 전송속도의 증가가 실현될 수 있다. 또한, 신호전하는 단축 수평 블랭킹 기간(Hb) 동안에 수평전송 레지스터(1014)에 전송될 수 있다. 그 결과, 새로운 고프레임화를 실현할 수 있 다.
그러므로, 천이속도를 지연하는 구동방법을 채용하고, 수직 라인 시프트 구동으로서 저속 구동과 고속 구동의 2개의 구동수단이 제공되므로, 수평 유효기간(Hs) 동안 제 1 단계의 수직 라인 시프트를 행하더라도, 수직전송펄스(ΦV)는 저속 천이이기 때문에 화상 노이즈(수직 라인)가 나타나지 않고, 수평 블랭킹 기간(Hb) 동안 제 2 단계의 수직 라인 시프트는 고속 천이 수직전송펄스(ΦV)를 이용하여 실행되므로 인해, 수평 블랭킹 기간(Hb)을 큰 폭으로 줄일 수 있고, 고프레임율을 실현할 수 있다. 따라서, 캠코더의 전자 카메라 흔들림 동작 및 방송 업무용 FIT 등의 고속 동작을 다루는데 필요할 때도 이 구동방법을 적용할 수 있다.
< 상보구동 >
또한, 도 29a에 나타낸 바와 같이, 이 상보구동은 일부 복수의 수직전송전극(1012)이 쌍(pair)으로 되고, 그 각각에 역상의 수직전송펄스(ΦV)가 공급되며, 즉, 수직전송펄스(ΦV)가 상보적(complementarily)으로 이동된다는 큰 특징을 포함한다. 이것은 도 30a에 나타낸 바와 같이, 위상이 다른 4종류의 구동펄스를 공급하고 있는 통상의 환경과 크게 다른 것이다.
예를 들면, CCD 고체촬상소자(1010)의 촬상부(1010a)에 대한 수직전송전극(1012)의 배치 구조가 2층 구조인 경우에, 수직전송전극(1012)이 교대로 동일한 구조를 가지고, 동일한 구조를 가지는 전극의 구동펄스를 상보적으로 움직임으로 인해, 수직전송전극(1012)과 PWELL-#2b이나 반도체 기판(SUB) 사이의 결합용량에 의존하여 생기는 전위 변동이 상쇄되는 효과를 낼 수 있다.
또, 상보구동(역상 구동)에 의해, 수직전송펄스(ΦV)용의 기간을 반감할 수 있고, 결과적으로 천이기간을 2배로 할 수 있으므로, 천이속도를 감소시킬 수 있고, 크로스토크 노이즈를 줄일 수도 있다.
또, 크로스토크 노이즈를 줄일 수 있으므로, 출력 앰프부(1016) 등에 고이득 앰프를 사용하더라도, 노이즈의 문제가 제거됨으로 인해, 고감도 및 고속화를 실현할 수 있다.
< 상보구동의 효과 >
도 31a ~ 도 31c는 상보구동을 행하는 것의 주요한 효과를 설명하는 도면이다. 여기서, 도 31a ~ 도 31c는 수직 드라이버의 등가회로와 CCD 고체촬상소자(1030)와의 관계를 설명하는 도면이다. 또, 도 32a 및 도 32b는 수직 드라이버(1050)가 천이속도를 감소시킬 수 있는 원리를 설명하는 도면이다.
도 31a에 있어서, CCD 고체촬상소자(1010)는 도 3과 같은 방식인 등가회로로 CCD 고체촬상소자(1060)가 나타내지고, 수직전송전극(1012)에 수직전송펄스(ΦV)와 스토리지 게이트 펄스(ΦVSTG) 및 홀드 게이트 펄스(ΦVHLG)를 공급하는 본 실시예 특유의 수직 드라이버(1050)를 포함하는 구동회로(1005)로 구동된다.
수직 드라이버(1050)는, 예를 들면, 수직전송펄스(ΦV_1 ~ ΦV_4)를 발생시키고, CCD 고체촬상소자(1060)는, 예를 들면, 이 수직전송펄스(ΦV_1 ~ ΦV_4)가 인가되는 수직전송전극(1012_1 ~ 1012_4)을 포함한다. 도 31a에서는, 모델링을 용이하게 하기 위해, 수직 드라이버(1050)는 1개의 수직전송펄스(ΦV)(출력전압(Vout))만을 생성하지만, CCD 고체촬상소자(1060)는 복수의 드라이버에 의해 구동된다(예를 들면, 다른 수직 드라이버나 수평 드라이버인 드라이버(70)).
예를 들면, 도 31a ~ 도 31c에 나타낸 바와 같이, 전극(1068)에 수직전송펄스(ΦV_1)를 공급하는 경우에는 수직전송펄스(ΦV_1)의 역상인 수직전송펄스(ΦV_3)가 전극(1069)에 공급되고, 전극(1068)에 수직전송펄스(ΦV_2)를 공급하는 경우에는 수직전송펄스(ΦV_2)의 역상인 수직전송펄스(ΦV_4)가 전극(1069)에 공급된다.
수직 드라이버(1050)는 단자(501)로부터 입력된 제어신호(Din)를 논리 반전하는 인버터(1051)와, 단자(503)로부터 입력된 제어신호(Din)의 레벨에 대응하는 제어신호(Vg1)를 출력하는 레벨 시프트 회로(L／S)(52)와, 단자(503)로부터 입력된 제어신호(Din)를 인버터(1051)에서 논리 반전한 제어신호(NDin)의 레벨에 대응하는 제어신호(Vg2)를 출력하는 레벨 시프트 회로(1053)를 포함한다.
또, 수직 드라이버(1050)는 레벨 시프트 회로(1052, 1053)의 후단에, 전압 출력부(54)와 임피던스 제어부(1055)를 포함한다. 전압 출력부(54)는 일정한 전압(V1, V2)(전압값(V))을 단자(501, 502)로부터 입력하고, 출력전압(Vout)으로서 출력단자(504)로부터 CCD고체촬상소자(1060)에 출력한다. 예를 들면, 전압(V1)은 하이 레벨로 설정되고, 전압(V2)은 로 레벨로 설정된다.
임피던스 제어부(1055)는 출력단자(504)로부터 본 출력 임피던스를 용량성 리액턴스 부하가 되는 CCD 고체촬상소자(1060)의 전달특성에 의존하여 제어한다. 도 31a에 있어서, 임피던스 제어부(1055)는 다단 접속된 복수의 지연라인(지연 소자)(1056)(각각 참조자_1, _2, …, _m으로 나타냄)과, 다단 접속된 복수의 지연라인(지연 소자)(1057)(각각 참조자(_1, _2, …, _m)로 나타냄)과, 각 지연라인(1056)에 대응하여 설치된 스위치(1058)(각각 참조자(_1, _2, …, _m)로 나타냄)와, 각 지연라인(1057)에 대응하여 설치된 스위치(1059)(각각 참조자(_1, _2, …, _m)로 나타냄)를 포함한다. 후술하는 바와 같이, 각 스위치(1058, 1059)에 대해 임피던스 성분은 CCD 고체촬상소자(1060)의 전달특성에 의존하여 그 온／오프가 적절히 설정된다.
수직 드라이버(1050)는 출력전압(Vout)을 이용하여 CCD 고체촬상소자(1060)의 한쪽의 전극(1068)을 구동하지만, 다른 수직 드라이버나 수평 드라이버인 드라이버(1070)는 CCD 고체촬상소자(1060)의 다른 쪽의 전극인 전극(1069)을 구동한다.
여기서, 지연라인(1056) 및 스위치(1058)는 출력전압(Vout)으로서 단자(501)로부터 전압(V1)을 출력할 때의 출력 임피던스를 제어하고, 지연라인(1057) 및 스위치(1059)는 출력전압(Vout)으로서 단자(502)로부터 전압(V2)을 출력할 때의 출력 임피던스를 제어한다.
예를 들면, 지연라인(1056) 및 스위치(1058)의 구성은 이하와 같이 되어 있다. 즉, 각 스위치(1058)의 일단은 단자(501)(전압(V1))에 공통으로 접속되고, 타단은 출력단자(504)에 공통으로 접속되어 있다. 또, 각 스위치(1058)는 각 지연라인(1056)의 전후에 배열되고, 레벨 시프트 회로(1052)로부터의 제어신호(Vg1)가 지연라인(1056)을 전달하는(propagate) 것에 따라, 스위치(1058_1)로부터 스위 치(1058_m)를 향해서, 지연을 동반하여 순차적으로 온 된다.
각 스위치(1058)는 임피던스 성분을 포함한다. 그러므로, 제어신호(Vg1)가 지연라인(1056)을 전달하고 각 스위치(1058)가 순차적으로 온 하는 것에 따라, 스위치(1058)에 의해 형성되는 병렬 임피던스의 값은 서서히 저하되어 간다. 즉, 단자(504)로부터 본 수직 드라이버(1050)의 출력 임피던스는 서서히 저하되어 간다.
마찬가지로, 각 스위치(1059)의 일단은 단자(502)(전압(V2))에 공통으로 접속되고, 타단은 출력단자(504)에 공통으로 접속되어 있다. 또, 각 스위치(1059)는 각 지연라인(1057)의 전후에 배열되고, 레벨 시프트 회로(1053)로부터의 제어신호(Vg2)가 지연라인(1057)을 전달하는 것에 따라, 스위치(1059_1)로부터 스위치(1059_m)를 향해서, 지연을 동반하여 순차적으로 온 된다.
각 스위치(1059)는 임피던스 성분을 포함한다. 따라서, 제어신호(Vg2)가 지연라인(1057)을 전달하고 각 스위치(1059)가 순서에 온 하는 것에 따라, 스위치(1059)에 의해서 형성되는 병렬 임피던스의 값은 서서히 저하되어 간다. 즉, 단자(504)로부터 본 수직 드라이버(1050)의 출력 임피던스는 서서히 저하되어 간다.
이와 같이, 수직 드라이버(1050)에서는, 단자(503)로부터 제어신호(Din)가 입력되고, 그 레벨에 의존하여, 레벨 시프트 회로(1052, 1053) 중 어느 한쪽으로부터, 스위치(1058, 1059)를 온하기 위한 제어신호(Vg1, Vg2)가 지연라인(1056, 1057)에 제공된다. 즉, 인버터(1051)에 의해, 레벨 시프트 회로(1052, 1053)의 한쪽의 입력이 하이 레벨로 되고, 그 한쪽의 레벨 시프트 회로의 출력 신호가 대응하는 한쪽의 스위치를 순차적으로 온 하도록 대응하는 한쪽의 지연라인을 전달한다.
그러므로, 수직 드라이버(1050)의 출력 임피던스가 이 임피던스 제어부(1055)에 의해 제어되면, 출력전압(Vout)의 천이속도(ΔV／ΔT)를 감소시킬 수 있다.
예를 들면, 도 32a는 도 28의 (A2) 및 (B2)에 대응하고, 출력전압(Vout)의 스텝 응답을 얻기 위한 등가회로를 나타내며, 도 32(B)는 그 응답 파형을 나타내는 것이고, 도 28의 (A1) 및 (B2)에 대응하는 것이다. 도 32(B)는 등가회로에 용량소자(C62)가 포함되지 않은 것을 가정한 응답 파형을 나타낸다.
도 32(A)에 있어서, 임피던스 소자(Z58)는 수직 드라이버(1050)의 출력단자로부터 본 출력 임피던스(Zo)와 수직전송전극(1012)의 배선저항을 나타내는 저항소자(R62) 사이의 합성성분(Zo＋R62)이며, 본 실시예의 경우, 수직 드라이버(1050)의 출력 임피던스(Zo)는 주로 스위치(1058, 1059)의 등가 임피던스이다. 여기서, 수직 드라이버(1050)의 출력 임피던스(Zo)의 값은 Zo(t) = rs0
exp(-αt)(rs0：초기치 = Zo(0), α：정수)에 따라서, 시간에 따라 변화한다.
여기서, 도 32a에 나타낸 등가회로에 있어서, 출력전압(Vout)의 스텝 응답(예를 들면, 전압 진폭(V)을 가지는 수직전송펄스(ΦV)를 공급할 때)을 구하면, 식(4－1)과 같은 표현이 얻어질 수 있다. 여기서, 수직전송전극(1012)의 배선저항을 나타내는 저항소자(R62)를 무시하면, 식(4－2)과 같은 표현이 얻어질 수 있 고, 또한, 용량소자(C62)가 포함되지 않는다면, 식(4－3)과 같은 표현이 얻어질 수 있다.
출력전압(Vout) = V
[1 - (Z58(t) / (Z58(t) + R61))
exp(-t / (C62(Z58(t) + R61)))] ‥‥‥ (4-1)
출력전압(Vout) = V
[1 - (Zo(t) / (Zo(t) + R61))
exp(-t / (C62(Zo(t) + R61)))] ‥‥‥ (4-2)
출력전압(Vout) = V
R61 / (R61 + Zo(t)) = R61 / (R61 + rs0
exp(-αt) ‥‥‥ (4-3)
특히, 시각 t=0 때는, 식(4－2)과 식(4－3)에 t=0을 대입하고, 식(5)에 나타낸 바와 같이, t=0의 시각에서의 출력전압(Vout)의 값을 얻는다.
출력전압(Vout) = V
(R61 / (R61 + Zo(0))
= V
(R61 / (R61 + rs(0)) ‥‥‥ (5)
여기서, 식(5)을 t=0 때의 종래의 출력전압(Vout)(0) = V
(R61 / (R61 + Ro)(식(2) 참조)과 비교하면, 수직 드라이버(1050)의 출력 임피던스(Zo)의 초기치(rs0)를 조정함으로 인해, 출력전압(Vout)의 t=0에 있어서의 값이 종래의 값과 비교할 때 감소될 수 있다. 예를 들면, rs0 = 8
Ro로 하면, 출력전압(Vout)의 t=0에 있어서의 값을 약 1／8 로 저하시킬 수 있다. 또, 임피던스 소자(Z58)의 값이 크기 때문에, 출력전압(Vout)의 천이특성을 부드럽게 할 수 있고, 즉, 출력전압(Vout)의 천이속도를 감소시킬 수도 있다.
그러나, 아무것도 행해지지 않는다면, 천이속도가 과도하게 저하해 버리고, 출력전압(Vout)이 수직전송펄스(ΦV)의 액티브 기간 동안에 정상레벨(=V)에 도달하지 못하므로, 수직전송전극(1012)을 충분히 구동하는 것이 어려울 것이다.
이러한 상황을 회피하기 위해, 시간의 경과와 함께, 수직 드라이버(1050)의 출력 임피던스를 저하시키는 것이 바람직하고, 예를 들면, 출력 임피던스가 지수함수적으로 저하되면, 도 32b에 나타낸 바와 같이, 출력전압(Vout)의 과도응답(transient response) 특성(용량소자(C62)는 포함되지 않은 것으로 한다)을 부드럽게 한다. 즉, 출력전압(Vout)의 천이속도를 감소시킬 수 있다.
도 32a에 나타낸 등가회로에 있어서, 수직 드라이버(1050)의 출력 임피던스(Zo)를 지수함수로 표현했으나, t=0의 시점에 한정하면, 초기치(rs0)의 값이 출력전압(Vout)의 천이속도를 감소시키는데 중요하게 되고, 따라서, 수직 드라이버(1050)의 출력 임피던스가 지수함수적으로 항상 표현될 필요는 없다. 그러나, 통상 용량성 리액턴스 부하로서의 CCD 고체촬상소자(1060) 내의 시간축으로 표현한 전달특성은 지수 인자(exp factor)를 포함하기 때문에, 시간축에 관한 지수 인자가 수직 드라이버(1050)의 출력 임피던스에 포함되면, 출력전압(Vout)의 천이특성(과도특성)이 부드럽게 되어, 보다 바람직하다.
이와 같이, 지수 인자를 포함하는 CCD 고체촬상소자(1060)의 시간축으로 표현한 전달특성에 더하여, 스위치(1058, 1059)의 임피던스가 스위치(1058_1, 1058_2, …, 1058_m)와 지수함수적으로 작아지도록 할당하면 이상적이다.
CCD 고체촬상소자에 있어서, 전극 등가용량은 화소 수나, 사용하는 프로세스 나, 레이아웃 형상(디바이스 특성이라고도 한다)에 의존하여 크게 변화하기 때문에, 어느 특정의 CCD 고체촬상소자에 대하여 최적화된 종래의 수직 드라이버에 의한 구동전압의 과도특성이 다른 CCD 고체촬상소자에 대하여 반드시 최적화된 것은 아니다. 그러므로, CCD 고체촬상소자에 의존하여 구동전압의 과도특성을 간편하게 제어할 수 있는 방법이 요구된다.
이러한 방법을 실현하기 위해, 각 스위치(1058, 1059)에 있어서의 임피던스 값은 용량성 리액턴스 부하가 되는 CCD 고체촬상소자(1060)의 전달특성에 따라 적절히 설정하는 것이 바람직하다. 특히, 도 32b에 나타낸 바와 같이, 출력전압(Vout)(t=0)에 있어서의 전압이 낮으면 낮을수록 임피던스의 초기치(rs0)가 더 크게 되고, 좀더 바람직하게 천이속도가 감소될 수 있다. 따라서, 수직 드라이버(1050)에 대해, t=0의 시간에서 출력 임피던스인 스위치(1058_1, 1059_1)의 임피던스를 가장 높게 설정한다. 이 스위치(1058_1, 1059_1)의 임피던스를 적절히 설정하는 것에 의해 t=0의 시간에서 출력전압(Vout)의 값을 충분히 줄일 수 있으므로, 종래 방법과 비교하여 유리한 효과를 얻을 수 있다.
그러나, 이와 같이, 상승 에지(t=0) 및 하강 에지(t=1)의 시간에서 수직 드라이버(1050)의 출력 임피던스(Zo)를 증가시키고, 또 출력 임피던스(Zo)가 시간의 경과에 따라 저하됨으로 인해, 천이속도가 느린 저속의 구동 펄스를 이용하여 수직전송전극(1012)을 구동하더라도, 여전히, 출력전압(Vout)(0) = V
(R61 /( R61 ＋ rs0) 또는 출력전압(Vout)(1) = V(1 － (R61 / (R61 ＋ rs0))을 남긴다. 그래서, 전압변화에 기인하여 크로스토크 노이즈의 수직 라인이 화상에 나타나게 되고, 천이기간 동안의 전압변화도 화상에 나타나게 된다.
예를 들면, 도 31a에서 나타낸 바와 같이, 등가회로로 나타난 CCD 고체촬상소자(1060)에 있어서, 수직 드라이버(1050)를 이용하여 한쪽의 전극(1068)을 구동할 때, 다른 쪽의 드라이버(1070)는 한쪽의 전극(1069)을 구동하는데 이용된다. 그러므로, 다른 쪽의 전극(1069)에 대한 구동전압의 천이 변동이, 한쪽의 전극(1068)에 대한 구동전압에 간섭한다.
일본 미심사 특허출원 제2005－269060호나 일본특허출원 제2005－162034호에서 제안하고 있는 천이속도를 지연하는 구동방법에 대하여는, 도 30a나 도 31b에 나타낸 바와 같이, 4종류의 위상이 다른 수직전송펄스(ΦV)로 CCD 고체촬상소자를 구동하도록 하고 있으므로, 비록 천이속도를 감소시키는 수직전송펄스(ΦV)로 CCD 고체촬상소자를 구동한다고 해도, 그 위상차이에 대응하는 노이즈 성분이 나타나고, 크로스토크 노이즈가 여전히 남아 버린다.
반면에, 도 29a나 도 31c에 나타낸 바와 같이, 수직전송전극(1012)의 어느 2개가 쌍으로 되고, 역상을 가지는 수직전송펄스(ΦVa, ΦVb)가 각각 공급됨으로써, 수직전송펄스(ΦV)가 상보구동되고, 이로 인해, 한쪽의 전극(1068)을 구동하는 수직전송펄스(ΦVa)의 전위 변동과 다른 쪽의 전극(1069)을 구동하는 수직전송펄스(ΦVb)의 전위 변동이 서로 역극성이 되어, 서로 전위 변동을 상쇄하게 하므로, 결과적으로, 수직전송전극(1012)과 PWELL-#2b나 반도체 기판(SUB) 사이의 결합용량에 기인하여 생기는 전위 변동이 거의 제로로 될 수 있다.
역극성으로 구동함으로써 전위 변동을 서로 상쇄하도록 하기 위해, 전극 구 조의 대칭성도 문제가 된다. 이 점에서는, 도 26에 나타낸 바와 같이, 2층 전극 및 4상 구동의 예에 대해서, 역상 구동의 대상이 되는 수직전송전극(1012)은 수직전송펄스(ΦV_1, ΦV_3)가 공급되는 2층의 수직전송전극(1012_1, 1012_3) 또는 수직전송펄스(ΦV_2, ΦV_4)가 공급되는 1층의 수직전송전극(1012_2, 1012_4)이며, 이들은 2층 또는 1층에 포함되는 전극으로, 패턴 형상도 대부분 같기 때문에, 둘 사이의 용량이 밸런스 되고, 상보구동에 기인한 노이즈 상쇄효과가 쉽게 얻어진다.
그러나, 전극 구조의 밸런스가 나쁜 결합의 경우에도, 수직 드라이버(1050)의 구동능력을 매치시키는(matching) 것으로, 즉, 실질적으로, 전압 진폭을 조정하는 것에 의해 크로스토크 노이즈가 최소가 되는 조건이 제공될 수 있다.
< 격차(irregularity) 및 환경 변동(environmental variation)의 영향 >
따라서, CCD 고체촬상소자(1010)의 전송전극을 구동할 때, 저속 천이속도를 사용하는 전송전극을 구동하는 방법이 채용되고, 이것에 더하여, 상보 구동을 적용하거나 하는 것으로, 고속 구동 및 노이즈 억제의 양립을 도모할 수 있다.
그러나, 도 31a에 나타낸 바와 같이, 출력단을 분할한 드라이버 회로 구성으로, 천이속도를 저속으로 한 완만한 저속 펄스신호를 생성하려고 하면, 이 회로 구성에서는, 출력 파형의 스루레이트 등의 특성을 소자 값마다 고유의 시간 상수에 따라 생성하기 위해, 설계 마진을 확보하기 위해서는 최소의 출력 기울기를 얻을 수 없고, 부하 용량에 따라 출력 구동력을 가변하는 구조를 가지지만, 천이 개시의 시간에서 안정한 구동력이 문제가 될 수 있다.
또한, 완만한 기울기를 가지는 저속 펄스신호를 이용하는 부하로서 용량성 리액턴스를 구동하면, 구동 펄스의 기울기를 가능한 한 일정하게 유지하기 위해서, 일본 미심사 특허공보 제2005－269060호에 기재된 바와 같이, 부하 용량을 단순하게 정전류를 사용하여 구동하는 방법이 채용되도록 고려될 수 있지만, 단순하게 정전류를 사용하는 구동만으로는, 촬상 시스템으로서 실용적이라고는 말할 수 없다.
예를 들면, 구동 펄스의 기울기는 부하 용량의 제조 격차와 구동 소자의 제조 격차에 비례하여 변동한다. 또한, CCD의 수직 드라이버와 같이, 복수 채널을 구동하는 경우, 채널간의 부하 용량과 구동특성의 편차가 있으면, 똑같이 채널간에 펄스의 기울기가 달라진다는 문제가 있다.
또한, 천이 개시의 시간에서 발생하기 쉬운 스파이크 등의 노이즈 성분을 감소시키기 위해, 최종 구동회로 전단에 입력되는 파형을 완만하게 할 필요가 있고, 이것이 최종 펄스 출력의 천이 개시까지의 초기 지연시간을 증가하고, 이 지연시간은 부하 용량의 격차와 구동 소자의 격차에 의존한다.
이 결과, 예를 들면, 출력의 기울기가 크게 변화한 경우에는, CCD의 노이즈 저항의 상관관계로부터 화상에 노이즈가 잔류하는 위험이 있고, 반대로, 출력의 기울기가 작게 변화하는 경우에는, 다음에 천이해야 할 출력과 천이가 겹쳐져 잘못된 전송을 일으킬 수도 있다.
이러한, 부하 용량의 제조 격차와 구동 소자의 제조 격차의 영향을 감소하기 위하여, 실제 작업의 펄스신호를 측정하고, 그 측정 결과에 근거하여, 입력펄스에 대한 출력펄스 파형의 지연시간이나 천이시의 스루레이트 등의 실제 작업의 천이특 성이, 소망하는 천이특성에 수렴하도록 피드백 제어가 수행되는 것이 유효하다고 생각된다. 즉, 펄스 구동 파형에 대한 피드백 제어에 의한 정형 기능을 제공하는 것이 유효하다고 생각된다. 이하, 이 점에 주목한 회로 구성에 대해 설명한다.
< 펄스 구동 파형에 대한 피드백 제어 정형 기능 >
< 전체의 기본 구성 >
도 33은, 펄스 구동 파형에 대한 피드백 제어 정형 기능을 가지는 펄스 구동장치의 일례인 펄스 드라이버의 전체 개요의 구성예를 나타내는 도면이다. 또한, 도 34a 및 도 34b는, 도 33에 나타내는 펄스 드라이버의 동작을 설명하는 타이밍 차트이다. 여기서, 도 34a 및 도 34b는 특히 위상 지연량을 상세하게 설명하는 타이밍 차트이고, 도 35a 및 도 35b는 특히 천이의 시간에서 기울기 특성을 상세하게 설명하는 타이밍 차트이다.
도 33에 나타낸 바와 같이, 펄스 드라이버(600)는, 구동 펄스의 하이 레벨 측의 전위를 규정하는 전압(V1)이 단자(601)에 입력되고, 또한 구동 펄스의 로 레벨 측의 전위를 규정하는 전압(V2)이 단자(602)에 입력되도록 배치되어 있다. 또한, 펄스 드라이버(600)는, 도시가 생략된 펄스신호 발생기로부터 공급된 논리 레벨(예를 들면, 0V／5V 또는 0V／3V)을 가지는 입력펄스(Pin)가 단자(603)에 입력되고, 또 용량성 리액턴스 또는 유도성 리액턴스를 가지는 부하(609)가 단자(604)에 접속되고, 단자(604)에서 출력펄스(Pout)가 발생된다.
펄스 드라이버(600)는 단자(603)로부터 논리 레벨로 입력된 입력펄스(Pin)의 천이 타이밍을 조정하는, 즉, 위상 지연량(부하(609)와의 접속부분인 단자(604)에 있어서의 출력펄스 파형의 천이특성 중 하나)을 조정하는 위상지연 조정부(610)와, 위상지연 조정부(610)로부터의 제어신호(P10)에 따른 전단구동신호(P30)를 생성함과 동시에, 부하(609)와의 접속부분으로서 제공하는 단자(604)에 있어서의 출력펄스 파형의 천이특성 중 변화특성을 나타내는 스루레이트를 조정하는 스루레이트 조정부(변화특성 조정부)(630)와, 스루레이트 조정부(630)로부터 출력된 전단구동신호(P30)에 근거하여 부하(609)를 구동하는 부하 구동부(650)를 포함한다. 부하 구동부(650)는 스루레이트 조정부(630)로부터 공급된 전단구동신호(P30)에 근거한 구동력을 이용하여 출력펄스(Pout)를 부하(609)에 인가한다.
위상지연 조정부(610), 스루레이트 조정부(630) 및 부하 구동부(650)는 입력된 펄스신호에 대하여 소정의 파형 정형 처리를 더하는 파형 정형 처리부(660)를 구성한다.
또한, 펄스 드라이버(600)는 단자(604)에 있어서의 출력펄스 파형을 감시하고, 이 감시 결과에 근거하여 위상지연 조정부(610)와 스루레이트 조정부(630)의 조정기능을 제어함으로써, 입력펄스(Pin)에 대한 단자(604)에 있어서의 출력펄스(Pout)의 지연시간과 천이의 시간에서 스루레이트 등의 실제 작업 상태의 천이특성이 원하는 천이특성에 수렴하도록, 피드백 제어를 행하는 펄스 구동 파형 정형 제어부(670)를 포함한다.
펄스 구동 파형 정형 제어부(670)는 위상지연 조정부(610)를 제어하는 기능 요소로서 위상지연 제어부(672)를 포함함과 동시에, 스루레이트 조정부(630)를 제어하는 기능요소로서 제공하는 스루레이트 제어부(674)를 포함한다.
위상지연 제어부(672)는 단자(604)에서의 출력펄스(Pout)를 감시하고, 입력펄스(Pin)에 대한 출력펄스(Pout)의 지연량이 원하는 값에 수렴하도록(전형적으로, 사양에 대한 오차가 제로가 되도록) 지연량 제어신호(P72)를 위상지연 조정부(610)에 공급하여, 피드백 제어를 행한다.
또, 스루레이트 제어부(674)는 단자(604)에서의 출력펄스(Pout)를 감시하고, 출력펄스(Pout)의 변화특성을 나타내는 스루레이트가 원하는 값에 수렴하도록(전형적으로, 사양에 대한 오차가 제로가 되도록) 스루레이트 제어신호(P74)를 스루레이트 조정부(630)에 공급하여, 피드백 제어를 행한다.
위상지연 조정부(610)는 단자(603)로부터 입력된 입력펄스(Pin)를 스루레이트 조정부(630)에 지연된 제어신호(P10)를 공급하도록 외부 또는 내부에서 설정된 시간만큼 지연시킨다.
여기서, 위상지연 조정부(610)는 일단 설정된 지연량을 고정적으로 취급할 수 있고, 펄스 구동 파형 정형 제어부(670)의 위상지연 제어부(672)로부터 지연량 제어신호(P72)에 근거한 지연량을 동적으로(실제 작업 상태에 따라) 조정할 수도 있다. 지연량을 조정 가능하게 하는 구체적인 구조에 대해서는 후술한다.
입력펄스(Pin)에 대한 제어신호(P10)의 지연량을 설정할 때 취급 방법으로서, 여러 가지 방법이 채용될 수 있다. 예를 들면, 도 34a에 나타낸 바와 같이, 입력펄스(Pin)의 상승 에지점(leading edge point)으로부터 단자(604)에서의 출력 펄스(Pout)(부하(609)를 구동하고 있는 상태의 실제 작업 펄스 파형；이하와 같이)의 상승 에지의 천이 개시점(Tsr1)까지의 지연량(tpdr1)과, 입력펄스(Pin)의 하강 에지(trailing edge)로부터 출력펄스(Pout)의 하강 에지의 천이 개시점(Tsf1)까지의 지연량(tpdf1)이 제어되는 기술이 고안될 수 있다.
위상지연 제어부(672)에 의한 피드백 제어시에 이 기술을 채용하기 위해, 위상지연 제어부(672)는 실제로 출력펄스(Pout)가 천이 개시한 시간을 검출하여, 검출 결과를 외부 또는 내부에서 설정한 기준치와 비교하고, 오차가 0에 수렴하도록, 지연량 제어신호(P72)를 위상지연 조정부(610)에 공급하고, 설정치를 차례차례 갱신한다.
또는, 도 34a에 나타낸 바와 같이, 입력펄스(Pin)의 상승 에지점으로부터 출력펄스(Pout)의 상승 에지 천이기간 동안에 소정 전위점(Tsr2)(예를 들면, V1과 V2의 중점 근방)까지의 지연량(tpdr2)과, 입력펄스(Pin)의 하강 에지점으로부터 출력펄스(Pout)의 하강 에지 천이기간 동안에 소정 전위점(Tsf2)까지의 지연량(tpdf2)이 제어되는 기술이 고안될 수 있다.
위상지연 제어부(672)에 의한 피드백 제어시에 이 기술을 채용하기 위해, 위상지연 제어부(672)는 출력펄스(Pout)가 천이 개시한 후의 소정 전위점(Tsr2, Tsf2)에 이를 때까지의 시간을 검출하여, 검출 결과를 외부 또는 내부에서 설정한 기준치와 비교하고, 오차가 0에 수렴하도록 지연량 제어신호(P72)를 위상지연 조정부(610)에 공급하고, 설정치를 차례차례 갱신한다.
여기서, 전자의 기술은, 단자(604)에서의 실제 작업 상태의 펄스 파형의 천 이 개시점(Tsr1 및 Tsf1)을 특정할 필요가 있지만, 실제로는, 도 34a에 점선으로 나타낸 바와 같이, 완만하게 변화를 개시하므로, 그 천이 개시점(Tsr1 및 Tsf1)을 높은 정밀도로 실측으로 측정하는 것이 곤란하고, 실제는, 실현에 곤란함이 따를 것이다. 한편, 후자의 기술은, 천이를 개시한 후의 비교적 안정된 소정 전위점(Tsr2 및 Tsf2)까지의 시간을 특정하면, 실현이 용이할 것이다.
어느 쪽의 기술을 채용하는 경우에도, 상승 에지 측에서의 지연량(tpdr1 및 tpdr2)과 하강 에지 측의 지연량(tpdf1 및 tpdf2)은 공통으로 설정 가능하게 해도 좋고, 또는 독립으로 설정 가능하게 해도 좋다.
스루레이트 조정부(630)는 부하 구동부(650)에 공급된 전단구동신호(P30)의 진폭을 조정하고, 그것에 의해 부하 구동부(650)가 부하(609)를 구동하는 점(단자(604))에서 스루레이트를 조정한다.
구체적으로는, 위상지연 조정부(610)로부터 출력된, 지연량이 조정된, 제어신호(P10)의 출력 천이(상승 에지와 하강 에지의 각 개시)를 검출하면, 스루레이트 조정부(630)는 부하 구동부(650)의 부하 구동력에 상응하는 특성을 가지는 전단구동신호(P30)를 부하 구동부(650)에 공급한다. 전단구동신호(P30)는 부하 구동부(650)가 부하(609)를 구동할 때, 부하 구동부(650)와 부하(609)와의 관계를 고려하여 단자(604)에서의 출력펄스(Pout)가 원하는 스루레이트 특성이 되도록 하기 위한 신호이다. 저항소자는 아니고 용량성 리액턴스 또는 유도성 리액턴스를 가지는 부하(609)를 취급하는 경우에는, 부하(609)와의 적분효과가 고려되므로, 도 34a와 34b 및 도 35a와 35b에 나타낸 바와 같이, 전단구동신호(P30)는 출력펄스(Pout) 그 자체와는 다른 특성을 가진 신호가 된다.
여기서, 스루레이트 조정부(630)는 일단 설정된 스루레이트를 고정적으로 취급할 수 있지만, 펄스 구동 파형 정형 제어부(670)의 스루레이트 제어부(674)로부터의 스루레이트 제어신호(P74)에 근거하여 동적으로(실제 작업 상태에 따라) 스루레이트를 조정할 수 있다. 스루레이트를 조정 가능하게 하는 구체적인 구조에 대해서는 후술한다.
제어신호(P10)에 대한 스루레이트를 설정할 때에 취급 방법으로는, 여러 가지 방법이 채용될 수 있다. 예를 들면, 도 35a에 나타낸 바와 같이, 출력펄스(Pout)의 상승 에지 개시점(Tsr1)의 전위로부터 상승 에지 종료점(Ter1)의 전위까지의 변화특성(스루레이트)(SRr1)와, 출력펄스(Pout)의 하강 에지 개시점(Tsf1)의 전위로부터 하강 에지 종료점(Tef1)의 전위까지의 변화특성(스루레이트)(SRf1)이 제어되는 기술이 고려된다.
또는, 도 35b에 나타낸 바와 같이, 출력펄스(Pout)의 상승 에지 천이기간 동안에 2개의 소정의 전위점(Tsr2(예를 들면, V1 ~ V2의 하부 측 1／3 근방), Ter2(예를 들면, V1 ~ V2의 상부 측 1／3 근방))의 사이의 변화특성(스루레이트)(SRr2)과, 출력펄스(Pout)의 하강 에지 천이기간 동안에 2개의 소정의 전위점(Tsf2(예를 들면, V1 ~ V2의 상부 측 1／3 근방), Tef2(예를 들면, V1 ~ V2의 하부 측 1／3 근방))의 사이의 변화특성(스루레이트)(SRf2)이 제어되는 기술이 고려된다.
스루레이트 제어부(674)에 의한 피드백 제어시에 이러한 방법을 채용하기 위 해, 스루레이트 제어부(674)는 출력펄스(Pout)의 2개의 전위 사이의 변화율과 등가인 양을 검출하여, 검출 결과를 외부 또는 내부에서 설정한 기준치와 비교하고, 오차가 0에 수렴하도록 스루레이트 제어신호(P74)를 스루레이트 조정부(630)에 공급하고 설정치를 차례차례 갱신한다.
여기서, 전자의 기술은, 상승 에지 측에서의 지연량(tpdr1)과 하강 에지 측에서의 지연량(tpdf1)에 있어서의 문제점으로부터 추측될 수 있듯이, 단자(604)에 있어서의 실제 작업 상태의 펄스 파형의 천이 개시점(Tsr1 및 Tsf1)과 천이 종료점(Ter1, Tef1)을 특정할 필요가 있지만, 실제로는, 도 35a에 점선으로 나타낸 바와 같이, 완만하게 변화를 개시하고 완만하게 변화를 종료하면, 도시하지 않았지만, 천이 개시점 근방에서 고주파의 노이즈가 때때로 첨가되므로, 그 개시점과 종료점을 높은 정밀도로 실제 측정을 이용하여 특정하는 것이 곤란하고, 실제는, 실현에 곤란함이 따른다고 생각된다. 한편, 후자의 기술은, 상승 에지 측에서의 지연량(tpdr2)과 하강 에지 측에서의 지연량(tpdf2)에 대응하고, 천이의 개시 이후의 비교적 안정된 2개의 전위간의 변화특성을 특정하도록 요구되어, 실현이 용이하다라고 생각된다.
어느 기술을 채용하는 경우에서도, 상승 에지 측에서의 스루레이트(SRr1 및 SRr2)와, 하강 에지 측에서의 스루레이트(SRf1 및 SRf2)는 공통으로 설정 가능하게 해도 좋고, 독립으로 설정 가능하게 해도 좋다.
위상지연 제어부(672)는 스루레이트 제어부(674)에서 얻어지는, 출력펄스(Pout)의 상승 에지 천이 과정에서의 2개의 소정 전위간의 스루레이트(SRr2)와, 출력펄스(Pout)의 하강 에지 천이 과정에서의 2개의 소정 전위간의 스루레이트(SRf2)에 근거하여 출력펄스(Pout)의 상승 에지 천이 개시점(Tsr1)과 하강 에지 천이 개시점(Tsf1)을 예측할 수도 있다. 이것은 도 35b의 출력펄스(Pout)의 우측에서 나타낸 바와 같이, 스루레이트(SRr2 및 SRf2)가 얻어진 2점 사이의 연장선상에 상승 에지 천이 개시점(Tsr1)과 하강 에지 천이 개시점(Tsf1)을 찾아낼 수 있기 때문이다.
본 구성예에서는, 단자(604)에서의 출력펄스(Pout)의 입력펄스(Pin)에 대한 지연량과 변화특성(천이시의 스루레이트)의 쌍방에 관해서 피드백 제어가 수행되는 구성으로 하고 있지만, 지연량과 변화특성의 쌍방을 엄격하게 제어할 필요가 없을 때에는, 요구되는 이들의 어느 한 쪽에 관계하여 피드백 제어가 수행되는 구성이라고 해도 좋다.
상승 에지시에서 지연량과 하강 에지시의 지연량이 균일하지 않게 변동하는 경우에는, 변화는 스루레이트에 영향을 주고, 그리고 또한, 스루레이트에 의해서 상승 에지 개시점과 하강 에지 개시점의 특성이 변동하고, 그 결과로서, 지연량이 영향을 받는 등, 실제로는, 지연량과 변화특성이 서로 영향을 주기도 하고, 따라서, 쌍방에 관해서 피드백 제어가 수행되는 구성을 채용하는 것이 바람직하다.
이러한 구성을 가지는 펄스 드라이버(600)는 부하 구동부(650)가 부하(609)를 구동하고 있을 때, 단자(604)에서의 실제 작업 상태의 출력펄스(Pout)를 펄스 구동 파형 정형 제어부(670)를 이용하여 감시하고, 입력펄스(Pin)에 대한 지연량, 변화특성 등의 출력펄스(Pout)의 천이특성이 원하는 특성이 되도록 피드백 제어를 수행한다.
따라서, 출력펄스(Pout)의 천이특성은 부하(609)의 제조 격차와 부하 구동부(650)의 출력단에 설치되는 구동용 소자의 제조 격차의 영향을 방지할 수 있어, 적정한 천이특성을 가지는 상태로 부하(609)가 펄스 구동될 수 있다. 또한, 출력펄스(Pout)의 천이특성은 온도, 습도 등의 환경조건의 변화의 영향을 방지할 수 있다.
설계시에 고려하기 어려운 기생 성분(기생 용량이나 기생 유도계수), 제조 프로세스의 격차, 또는 온도 변동과 습도 변동과 같은 환경 변화 등에 기인하여 부하 구동부(650)의 구동력, 또는 부하(609)의 특성(등가입력용량 또는 등가 입력 유도계수)이 변화했을 때, 구동 출력의 천이특성(지연량이나 스루레이트)이 사양을 만족하도록, 입력펄스(Pin)에 대한 출력펄스(Pout)의 지연량이 조정될 수 있고, 또는, 출력펄스(Pout)의 기울기가 조정될 수 있다.
구동신호가 부하 특성과 구동특성의 격차와, 환경 변동에 의하지 않은 일정한 지연량과 기울기로 변화하도록 리액턴스 부하를 구동하는 회로는 본 실시예의 구성예를 채용함으로써 가능하다.
시스템 사양과 부하(609)의 편의를 위해 출력 타이밍이 규정되는 경우에도, 지연량 및 스루레이트와 재현성과 관련한 사양에 대해서 최소의 오차를 가지는 구동 파형을 얻을 수 있다.
< 부하 구동부 : 용량성 리액턴스 부하 >
도 36은 도 33에 나타낸 펄스 드라이버(600)의 용량성 리액턴스를 가지는 부하(609)를 구동하는 경우에 적용된 주로 부하 구동부(650)의 상세한 구성에 주목한 구성예를 설명하는 도면이다. 또, 도 37은 도 36에 나타낸 펄스 드라이버(600)의 동작을 설명하는 타이밍 차트이다.
용량성 리액턴스를 가지는 부하(609)를 구동하는 경우에서, 부하 구동부(650)는 부하(609)를 전류구동 가능하게 구성할 수 있도록 전류출력회로를 포함함으로써 실현된다. 또, 이것에 대응하여, 스루레이트 조정부(630)는 부하 구동부(650)에서 전류구동에 적절한 전단구동신호(P30)를 부하 구동부(650)에 공급하도록 구성된다.
구체적으로는, 먼저, 스루레이트 조정부(630)는 출력펄스(Pout)의 상승 에지 또는 하강 에지의 기울기를 결정하는 기준전류(Is)를 나타내고, 서로 상보 관계에 있는 전단구동신호(P30_H 및 P30_L)를 부하 구동부(650)에 출력하는 전류 출력부(632_H 및 632_L)를 포함한다.
또, 부하 구동부(650)는 단자(601)에 공급되는 하이 레벨 측에서의 전위를 규정하는 전압(V1)의 공급을 수신하여, 단자(604)에 일정 전류(Io)를 보내는 전류 미러 회로(mirror circuit)(652_H)와, 단자(602)에 공급되는 로 레벨 측에서의 전위를 규정하는 전압(V2)의 공급을 수신하여, 단자(604)로부터 일정 전류(Io)를 흡수하는 전류 미러 회로(652_L)를 포함한다. 즉, 부하 구동부(650)는 상하 한 쌍의 전류 미러 회로(652_H 및 652_L)로 구성된다.
전류 미러 회로(652_H)의 출력단(652_Hout)과 전류 미러 회로(652_L)의 출력 단(652_Lout)은 접속점(656)(전류 가산부에 상당함)에서 접속되고, 단자(604)를 통하여 부하(609)로 접속된다. 전류 미러 회로(652_H)의 입력단(652_Hin)은 스루레이트 조정부(630)의 전류 출력부(632_H)와 접속되고, 또 전류 미러 회로(652_L)의 입력단(652_Lin)은 스루레이트 조정부(630)의 전류 출력부(632_L)와 접속된다.
상승시의 지연량에 대응한 제어신호(P10_H)와 하강시의 지연량에 대응한 제어신호(P10_L)가 위상지연 조정부(610)로부터 스루레이트 조정부(630)에 각각 공급된다.
스루레이트 조정부(630)는 제어신호(P10_H)에 따른 전단구동신호(P30_H)를 전류 출력부(632_H)를 통하여 전류 미러 회로(652_H)의 입력단(652_Hin)에 공급하고, 또, 제어신호(P10_L)에 따른 전단구동신호(P30_L)를 전류 출력부(632_L)를 통하여 전류 미러 회로(652_L)의 입력단(652_Lin)에 공급한다.
이러한 구성의 채용에 따르면, 먼저, 스루레이트 조정부(630)는 출력펄스(Pout)의 상승 에지 또는 하강 에지의 기울기를 결정하는 기준전류(Is)를 나타내는 전단구동신호(P30_H 및 P30_L)를 부하 구동부(650)에 출력한다. 부하 구동부(650)는 상하 한 쌍의 전류 미러 회로(652_H 및 652_L)로 구성되고, 따라서 스루레이트 조정부(630)에서 발생한 상승 및 하강 기준전류(Is)를 정수배(×NH, ×NL)하고, 용량성 리액턴스를 가지는 부하(609)에 출력 전류(Iout)를 공급하도록 역순환(loop back) 된다.
실제로는, 상부 측의 전류 미러 회로(652_H)로부터 부하(609)에 출력 전류(Iout_H(=＋Io))가 이송되고(소스 동작), 하부 측의 전류 미러 회로(652_L)는 부 하(609)로부터 출력 전류(Iout_L(=－Io))를 흡수하는(싱크(sink) 동작) 것에 주목한다.
단자(604)에서 발생하는 부하전압(Vout)은 부하(609)에 공급된 출력 전류(Iout)를 적분하고, 부하(609)의 용량값으로 이것을 분할함으로써 얻어진 값이 되고, 도 37에 나타낸 바와 같이, 일정 전류가 천이기간 동안에 용량성 리액턴스를 가지는 부하(609)(용량 부하)에 계속 인가되면, 부하전압(Vout)은 전류 미러 회로(652_H)의 전원 전위(V1) 또는 전류 미러 회로(652_L)의 전원 전위(V2)에 도달할 때까지 선형적으로 변화한다.
부하전압(Vout)이 전원 전위(V1)까지 도달하면, 상부 측의 전류 미러 회로(652_H)의 출력단(652_Hout)은 정전류 특성을 잃고, 등가저항을 통하여 전원 전위(V1)에 접속되므로, 부하전압(Vout)은 전원 전위(V1)에 고정되는 것에 주목한다. 반대로, 부하전압(Vout)이 전원 전위(V2)까지 도달하면, 하부 측의 전류 미러 회로(652_L)의 출력단(652_Lout)은, 정전류 특성을 잃고, 등가저항을 통하여 전원 전위(V2)에 접속되므로, 부하전압(Vout)는 전원 전위(V2)에 고정된다.
따라서, 스루레이트 조정부(630)의 전류 출력부(632_H)로부터 전류 미러 회로(652_H)에 공급된 전단구동신호(P30_H)로서는, 출력펄스(Pout)의 상승 개시점으로부터 부하전압(Vout)이 전원 전위(V1)에 도달할 때까지의 기간 동안에 기준전류(Is)가 입력단(652_Hin)에 확실히 공급하도록 요구되고(실제로는 싱크 동작), 또 하부 측의 전류 미러 회로(652_L)가 동작하도록 시작하기 전에 입력단(652_Hin)에 기준전류(Is)의 공급을 정지한다.
또한, 스루레이트 조정부(630)의 전류 출력부(632_L)로부터 전류 미러 회로(652_L)에 공급된 전단구동신호(P30_L)로서는, 출력펄스(Pout)의 하강 개시점으로부터 부하전압(Vout)이 전원 전위(V2)에 도달할 때까지의 기간 동안에 기준전류(Is)가 입력단(652_Lin)에 확실히 공급하도록 요구되고(실제로는 소스 동작), 또 상부 측의 전류 미러 회로(652_H)가 동작하도록 시작하기 전에 입력단(652_Lin)에 기준전류(Is)의 공급을 정지한다.
출력펄스(Pout), 즉 부하전압(Vout)의 변화특성은, 부하(609)에 공급된 구동전류(Io)(소스 전류(Io)와 싱크 전류(Io))로 규정되고, 구동전류(Io)는 스루레이트 조정부(630)의 전류 출력부(632_H 및 632_L)로부터 출력된 기준전류(Is)(싱크 전류(Is)와 소스 전류(Is))로 규정되고, 기준전류(Is)는 스루레이트 제어신호(P74)로 규정된다. 따라서, 피드백 제어시에 부하전압(Vout)의 변화특성(스루레이트)은 스루레이트 제어신호(P74)를 조정함으로써 변화될 수 있다.
용량성 리액턴스를 가지는 부하가 부하(609)로서 채용되고, 이 용량성 리액턴스 부하는 출력 천이시에 전류 미러 회로(652_H 및 652_L)를 사용하여 정전류(Io)로 구동되고, 펄스 구동 파형 정형 제어부(670)로 출력펄스(Pout)가 감시되어 피드백 제어가 실행될 수 있다. 예를 들면, 위상지연 제어부(672)의 제어 기능에 의하면, 출력펄스(Pout)의 부하전압(Vout)이 입력펄스(Pin)에 대한 일정한 지연량이 되도록 제어될 수 있다. 또한, 스루레이트 제어부(674)의 제어 기능에 의하면, 출력펄스(Pout)의 부하전압(Vout)이 일정한 스루레이트로 천이하도록 제어될 수 있다.
도 36에 나타낸 구성예를 채용하는 것에 의하면, 용량성 리액턴스 부하를 구동하는 회로로, 부하 용량과 구동특성의 격차와, 환경 변동에 의하지 않고, 구동신호(부하전압 신호)가 일정한 지연량과 기울기로 변화할 수 있다. 시스템 사양과 부하(609)에서 제공하는 피구동 소자(구체적으로는, 전송전극 등)의 편리를 위해 출력 타이밍이 규정되는 경우에도, 지연량과 스루레이트와 관련한 사양에 대한 최소의 오차와 재현성을 가지는 구동 파형이 얻어진다.
< 부하 구동부 : 유도성 리액턴스 부하 >
도 38은 도 33에 나타낸 펄스 드라이버(600)의 유도성 리액턴스를 가지는 부하(609)를 구동하는 경우에 적용된 주로 부하 구동부(650)의 상세한 구성에 주목한 구성예를 설명하는 도면이다. 또한, 도 39는, 도 38에 나타낸 펄스 드라이버(600)의 동작을 설명하는 타이밍 차트이다.
유도성 리액턴스를 가지는 부하(609)를 구동하는 경우, 용량성 리액턴스를 가지는 부하(609)를 구동하는 구성에 대해서 쌍대성(duality) 구성을 가지는 회로를 채용하는 것이 필요하다. 구체적으로는, 부하(609)를 전압 구동 가능하게 구성할 수 있도록 전압 출력 회로를 구비함으로써 부하 구동부(650)가 실현된다. 또, 이것에 대응하여, 스루레이트 조정부(630)는 부하 구동부(650)에서의 전압 구동에 적절한 전단구동신호(P30)를 부하 구동부(650)에 공급할 수 있도록 구성된다.
구체적으로는, 먼저, 스루레이트 조정부(630)는 출력펄스(Pout)의 상승 에지 또는 하강 에지의 기울기를 결정하는 기준전압(Vs)을 나타내는, 서로 상보 관계에 있는 전단구동신호(P30_H 및 P30_L)를 부하 구동부(650)에 대하여 출력하는 전압 출력부(633_H 및 633_L)를 포함한다.
또, 부하 구동부(650)는 단자(601)에 공급되는 하이 레벨 측의 전류를 규정하는 전류(I1)의 공급을 받고 단자(604)에 일정 전압(Vo)을 제공하는 정전압 출력 회로(653_H)와 단자(602)에 공급되는 로 레벨 측의 전류를 규정하는 전류(I2)의 공급을 받고 단자(604)에 일정 전압(Vo)을 제공하는 정전압 출력 회로(653_L)를 포함한다. 즉, 부하 구동부(650)는 상하 한 쌍의 정전압 출력 회로(653_H 및 653_L)로 구성된다.
단자(601)에 전압(V1)을 제공하고 정전류(I1)를 정전압 출력 회로(653_H)에 공급하는 회로가 단자(601)에 삽입된 구조, 또 단자(602)에 전압(V2)을 제공하고 정전류(I2)를 정전압 출력 회로(653_L)에 공급하는 회로가 단자(602)에 삽입된 구조로 되어도 좋다.
정전압 출력 회로(653_H)의 출력단(653_Hout)과 정전압 출력 회로(653_L)의 출력단(653_Lout)과의 사이에 전압 가산부(657)가 설치된다. 상하의 전압을 가산한 전압 가산부(657)는 단자(604)에 접속되도록 구성된다. 정전압 출력 회로(653_H)의 입력단(653_Hin)은 스루레이트 조정부(630)의 전압 출력부(633_H)에 접속되고, 또 정전압 출력 회로(653_L)의 입력단(653_Lin)은 스루레이트 조정부(630)의 전압 출력부(633_L)에 접속된다.
또, 부하 구동부(650)와 부하(609)의 사이에 부하전류 검출부(658)가 설치된다. 이 검출부는, 펄스 구동 파형 정형 제어부(670)가 부하 구동부(650)와 단 자(604)의 사이의 부하 구동전류를 감시하고 입력펄스(Pin)에 대한 단자(604)에 있어서의 출력펄스(Pout)의 지연시간과, 천이시의 스루레이트 등의 실제 작업 상태의 천이특성이 원하는 천이특성에 수렵하도록 피드백 제어를 행하는 것이 가능하다.
부하전류 검출부(658)의 구성으로서, 부하 구동전류에 대응한 검출 신호를 펄스 구동 파형 정형 제어부(670)에 전달할 수 있도록 요구되고, 예를 들면, 도면에 기능적으로 나타낸 바와 같이, 전류 트랜스를 이용하여 전류 그 자체를 검출하거나, 또는 전류 검출 저항을 삽입하여 그 양단 전압을 검출하는 전류 전압 변환 기능을 이용하는 등 여러 가지의 방법이 채용될 수 있다. 전류 그 자체를 검출하는 경우, 펄스 구동 파형 정형 제어부(670)는 검출 전류를 전압 신호로 변환하고, 이 전압 신호를 처리하는 것이 필요하다.
IC의 수단으로 수직 드라이버를 제공하는 경우, IC 내에 전류 트랜스를 설치하는 것은 어렵고, 또 IC 내에 관련된 배선을 모두 완결시키는 것이 어렵고, 현실적으로는, 단자(604)와 부하(609)의 사이에 전류 트랜스가 설치되고, 그 검출 신호를 IC 내의 펄스 구동 파형 정형 제어부(670)로 수용된다. 한편, 전류 검출 저항을 삽입하는 경우, 전류 검출 저항은 전압 가산부(657)와 단자(604)의 사이에 삽입될 수 있고, 따라서, 관련된 배선이 모두 IC 내에서 완료될 수 있다.
입력단(653_Hin 및 653_Lin)에 입력된 입력 전압이 출력단(653_Hout 및 653_Lout)에 이것을 출력하도록 정수배가 되는 회로로, 정전압 출력 회로(653_H 및 653_L)는 전류 미러 회로(652_H 및 652_L)에 대해서 이중의 회로로서 제공되도록 회로 구성을 가지는 것이 필요하다. 상기 요구가 만족되는 한 어떠한 회로 구성 이 채용되어도 좋다.
이러한 구성을 채용하는 것에 의하면, 먼저, 스루레이트 조정부(630)는 출력펄스(Pout)의 상승 에지 또는 하강 에지의 기울기를 결정하는 기준전압(Vs)을 나타내는 전단구동신호(P30_H 및 P30_L)를 부하 구동부(650)에 출력한다. 부하 구동부(650)는 상하 한 쌍의 정전압 출력 회로(653_H 및 653_L)로 구성됨으로써, 스루레이트 조정부(630)에서 발생한 상승 및 하강의 기준전압(Vs)이 정수배(×NH,×NL)되고, 또 유도성 리액턴스를 가지는 부하(609)에 출력전압(Vout)을 공급하도록 역순환(loop back) 된다.
실제로는, 상부 측의 정전압 출력 회로(653_H)로부터 부하(609)에 출력전압(Vout_H)(=＋Vo)이 인가되고(소스 동작), 하부 측의 정전압 출력 회로(653_L)로부터 부하(609)에 출력전압(Vout_H)(=－Vo)이 인가된다(싱크 동작).
단자(604)에서 발생하는 부하전류(Iout)는 부하(609)에 공급된 출력전압(Vout)을 적분하고, 부하(609)의 유도계수 값으로 나눔으로써 얻어지고, 도 39에 나타낸 바와 같이, 천이기간 동안에 일정 전압이 유도성 리액턴스를 가지는 부하(609)(유도 부하)에 대해 계속 인가되면, 부하전류(Iout)는 정전압 출력 회로(653_H)의 전원전류(I1) 또는 정전압 출력 회로(653_L)의 전원전류(I2)에 도달할 때까지 선형적으로 변화한다.
부하전류(Iout)가 전원전류(I1)에 도달하면, 상부 측의 정전압 출력 회로(653_H)의 출력단(653_Hout)은 정전압 특성을 잃고, 등가저항을 통하여 전원전류(I1)에 접속되므로, 부하전류(Iout)는 전원전류(I1)에 고정된다. 반대로, 부 하전류(Iout)가 전원전류(I2)에 도달하면, 하부 측의 정전압 출력 회로(653_L)의 출력단(653_Lout)은 정전압 특성을 잃고, 등가저항을 통하여 전원전류(I2)에 접속되므로, 부하전류(Iout)는 전원전류(I2)에 고정된다.
따라서, 스루레이트 조정부(630)의 전압 출력부(633_H)로부터 정전압 출력 회로(653_H)에 공급된 전단구동신호(P30_H)로서, 출력펄스(Pout)의 상승 개시점으로부터 부하전류(Iout)가 전원전류(I1)에 도달할 때까지는 기준전압(Vs)을 입력단(653_Hin)에 확실히 공급하고(실제로는 싱크 동작), 또 하부 측의 정전압 출력 회로(653_L)가 동작하기 시작하기 전에 입력단(653_Hin)에 기준전압(Vs)의 공급을 정지는 것이 요구된다.
또, 스루레이트 조정부(630)의 전압 출력부(633_L)로부터 정전압 출력 회로(653_L)에 공급된 전단구동신호(P30_L)로서, 출력펄스(Pout)의 하강 개시점으로부터 부하전류(Iout)가 전원전류(I2)에 도달할 때까지는 기준전압(Vs)을 입력단(653_Lin)에 확실히 공급하고(실제로는 소스 동작), 또 상부 측의 정전압 출력 회로(653_H)가 동작을 시작하기 전에 입력단(653_Lin)에 기준전압(Vs)의 공급을 정지하는 것이 요구된다.
부하(609)에 유도성 리액턴스를 가지는 부하와, 이 유도성 리액턴스 부하가 출력 천이시에 정전압 출력 회로(653_H 및 653_L)를 사용하여 정전압(Vo)으로 구동되면서, 펄스 구동 파형 정형 제어부(670)로 출력펄스(Pout)가 감시되어, 피드백 제어가 실행될 수 있다. 예를 들면, 위상지연 제어부(672)의 제어 기능에 의하면, 출력펄스(Pout)의 부하전류(Iout)는 입력펄스(Pin)에 대해서 일정한 지연량이 되도록 제어될 수 있다. 또, 스루레이트 제어부(674)의 제어 기능에 의하면, 출력펄스(Pout)의 부하전류(Iout)는 일정한 스루레이트로 천이 되도록 제어될 수 있다.
도 38에 나타낸 구성예를 채용하는 것에 의하면, 유도성 리액턴스 부하를 구동하는 회로에 있어서, 구동신호(부하전류 신호)가 부하 유도계수와 구동특성의 격차와, 환경 변동에 의하지 않는 항상 일정한 지연량과 기울기로 변화할 수 있다. 시스템 사양과 부하(609)로서 제공하는 피구동 소자(구체적으로는, 모터 코일 등)의 편리를 위해 출력 타이밍이 규정되는 경우에도, 지연량 및 스루레이트와 관련한 사양에 대해서 최소의 오차와 재현성을 가지는 구동 파형이 얻어진다.
< 위상지연 조정부와 스루레이트 조정부의 구성예 >
도 40은 도 33에 나타낸 펄스 드라이버(600)의 위상지연 조정부(610) 및 스루레이트 조정부(630)의 세부구성에 주목한 구성예를 설명하는 도면이다. 또한, 도 41은 도 16에 나타내는 펄스 드라이버(600)의 동작을 설명하는 타이밍 차트이다.
부하 구동부(650)는 용량성 리액턴스를 가지는 부하(609)를 구동하는 경우에 적용된 도 36에 나타내는 구성을 채용하여 나타내나, 유도성 리액턴스를 가지는 부하(609)를 구동하는 경우에 적용된 도 38에 도시된 구성에도 위상지연 조정부(610) 및 스루레이트 조정부(630)의 각 상세 구성예를 적용할 수 있다.
먼저, 펄스 드라이버(600)는 클럭신호(CK)가 입력되는 단자(605)를 설치한 다. 위상지연 조정부(610)는 단자(605)를 통하여 입력되는 클럭신호(CK)를 참조하여 단자(601)에 입력되는 입력펄스(Pin)(논리입력)를 외부로부터 설정되는 클럭 수만큼 지연시켜 출력하는 기능을 가지는 펄스 지연부(612) 및 펄스 지연부(612)에서의 지연량을 상승시의 지연량과 하강시의 지연량으로 규정하는 각 클럭수(지연 클럭 수)를 기억하는 지연 클럭수 레지스터(614)를 가지고 있다. 지연 클럭수 레지스터(614)는 기억하고 있는 지연 클럭 수(CKD_H, CKD_L)를 펄스 지연부(612)에 설정한다.
도 41에 나타내는 바와 같이, 상승시의 지연량(tpdr)(도면에서는 tpdr1)은 지연 클럭 수(CKD_H)(=N1)를 클럭신호(CK)의 주파수(fCLK)로 나누어 얻어진 값이며, 하강시의 지연량(tpdf)(도에서는 tpdf1)은 지연 클럭 수(CKD_L)(=N2)를 클럭신호(CK)의 주파수(fCLK)로 나누어 얻어진 값이다. 지연량은 클럭 수 등의 디지털값으로 조정할 수 있으므로 취급이 용이하다.
펄스 지연부(612)는 입력펄스(Pin)의 상승점으로부터 지연량(tpdr)만큼 지연된 시점에서 상승하고, 입력펄스(Pin)의 하강점으로부터 지연량(tpdf)만큼 지연된 시점에서 하강하는 액티브 하이 제어신호(P10_H)(=Vs1) 및 제어신호(P10_H)(=Vs1)에 대하여 논리 반전한 액티브 하이 제어신호(P10_L)(=Vs2)를 출력한다.
여기서, 지연 클럭수 레지스터(614)는 내부 또는 외부로부터의 설정에 의한 레지스터 초기설정치(CKD_Hini, CKD_Lini) 등 일단 설정된 지연 클럭 수(CKD_H, CKD_L)를 고정적으로 펄스 지연부(612)에 공급할 수도 있지만, 펄스 구동 파형 정형 제어부(670)의 위상지연 제어부(672)로부터의 지연량 제어신호(P72)에 의거하여 동적으로 지연클럭 수(CKD_H , CKD_L)를 조정할 수도 있다. 레지스터 초기설정치(CKD_Hini, CKD_Lini)는 지연 클럭수 레지스터(614)의 내부에 미리 가지고 있도록 해도 좋고 외부로부터 설정 가능하게 해도 좋다.
또한, "동적으로"란, 단자(604)에 있어서 실제 출력펄스(Pout)의 입력펄스(Pin)에 대한 지연량의 검지 결과(실측치 또는 추정치라도 좋다)에 의거하는 것을 의미한다. 위상지연 제어부(672)는 실제 동작상태의 지연량이 항상 소망의 지연량이 되도록 지연량 제어신호(P72)를 이용하여 지연 클럭 수(CKD_H, CKD_L)를 증가 또는 감소시킨다.
피드백 제어시에 지연량은 클럭 수 등의 디지털값으로 조정할 수 있어 위상지연 조정부(610)를 제어하기 위한 제어정보를 디지털 데이터로 취급할 수 있으므로 조정 취급이 용이하다.
스루레이트 조정부(630)는 상승 제어용으로 DA 변환기(DAC)(634_H)와 전환부(스위치 수단)(636_H)를 포함하고, 하강 제어용으로 DA 변환기(DAC)(634_L)와 전환부(스위치 수단)(636_L)를 포함한다.
또한, 스루레이트 조정부(630)는 DA 변환기(634_H, 634_L)에 대해서 기준전류(Is)를 규정하는 기준 데이터(DAC_H, DAC_L)를 기억하는 DAC 데이터 레지스터(638)를 포함한다. DAC 데이터 레지스터(638)는 기억하고 있는 기준 데이터(DAC_H, DAC_L)를 대응하는 DA 변환기(634_H, 634_L)로 설정한다. DA 변환기(634_H, 634_L)는 설정된 기준 데이터(DAC_H, DAC_L)에 대응하는 기준전류(소스 측의 Is와 싱크(sink) 측의 Is)를 생성한다. 또한, 소스 측과 싱크 측의 각 기준 전류는 그 절대값이 같아도 좋고 차이가 나도 좋다.
도시하지는 않으나, DA 변환기(634_H)의 출력단에는 도 36에 나타낸 전류 출력부(632_H)가 설치되고, DA 변환기(634_L)의 출력단에는 도 36에 나타낸 전류 출력부(632_L)가 설치된다.
여기서, DAC 데이터 레지스터(638)는 레지스터 초기설정치(DAC_Hini, DAC_L ini) 등, 일단 설정된 기준 데이터(DAC_H, DAC_L)를 고정적으로 DA 변환기(634_H, 634_L)에 공급할 수도 있지만, 펄스 구동 파형 정형 제어부(670)의 스루레이트 제어부(674)에서 스루레이트 제어신호(P74)에 의거하여 동적으로 기준 데이터(DAC_H, DAC_L)를 조정할 수도 있다. 레지스터 초기설정치(DAC_Hini, DAC_Lini)는 DAC 데이터 레지스터(638)에 내부적으로 미리 가지고 있도록 해도 괜찮고, 외부로부터 설정 가능하게 해도 괜찮다. 또한, "동적으로"란 단자(604)에 있어서 실제출력펄스(Pout)의 스루레이트의 검지 결과에 근거하는 조정내용을 의미한다.
스루레이트 제어부(674)는 실제 동작시의 스루레이트가 항상 소망한 값이 되도록 스루레이트 제어신호(P74)를 이용하여 기준 데이터(DAC_H, DAC_L)를 증감시킨다.
출력펄스(Pout), 즉, 부하전압(Vout)의 변화 특성은 부하(609)에 공급되는 구동전류(Io)(소스전류(Io)와 싱크전류(Io))로 규정되고, 구동전류(Io)는 DA 변환기(634_H, 634_L)로부터 출력되는 기준전류(Is)(싱크전류(Is)와 소스전류(Is))로 규정되고, 기준전류(Is)는 기준 데이터(DAC_H, DAC_L)로 규정된다. 부하전압(Vout)의 변화 특성(스루레이트)은 구동전류(Io)와 함께 변화된다.
피드백 제어시에, 부하(609)에 공급하는 부하전압 천이시의 구동전류(Io)를 DAC 데이터 등의 디지털값을 이용하여 조정하는 것으로 부하전압(Vout)의 스루레이트를 조정할 수 있어 스루레이트 조정부(630)를 제어하기 위한 제어정보가 디지털 데이터로 취급될 수 있으므로 조정 취급이 용이하다.
스루레이트 조정부(630)는 전환부(636_H 또는 636_L)가 온일 경우에만, 대응하는 부하 구동부(650)의 전류 미러 회로(652_H 또는 652_L)에 DA 변환기(634_H 또는 634_L)로 생성된 전단 구동신호(P30_H 또는 P30_L)(본 예에서 나타낸 기준전류)를 공급하도록 구성되어 있다.
펄스 지연부(612)는 상승시의 지연량에 대응한 제어신호(P10_H)로서 전환 제어신호(Vs1)를 전환부(636_H)의 제어 입력 단자에 입력하도록 적용되고, 또, 하강시의 지연량에 대응한 제어신호(P10_L)로서 전환 제어신호(Vs2)를 전환부(636_L)의 제어 입력 단자에 입력하도록 되어 있다.
DA 변환기(634_H, 634_L)는 부하(609)의 제조 격차나 부하 구동부(650)의 출력단에 사용되는 구동용 소자의 제조 격차나, 온도 변동이나 습도 변동 등의 환경 변화 등에 기인하는 부하 구동부(650)의 구동력 및 부하(609)의 특성의 변동분을 커버할 만한 충분한 해상도를 가지고 있다. 더 바람직하게는, 다종의 부하(609)에도 대응할 수 있는 해상도를 가지는 것이 바람직하다.
펄스 지연부(612)는 입력펄스(Pin)의 상승으로부터 지연량(tpdr1)만큼 지연된 제어신호(P10_H)(=Vs1)를 액티브 하이로 한다. 이에 따라, 단자(604)에 있어서의 부하전압(Vout)은 제어신호(P10_H)의 하이 레벨에서 상승한다.
즉, 스루레이트 조정부(630)에서는 펄스 지연부(612)로부터의 입력펄스(Pin_H)(=Vs1)가 로(Low)에서 하이(High)로 천이되는 경우, 전환부(636_H)가 도통되고, DA 변환기(634_H)로 생성되는 기준전류(Is)를 규정하는 전단 구동신호(P30_H)가 부하 구동부(650)의 전류 미러 회로(652_H)에 공급(싱크 동작)된다.
전류 미러 회로(652_H)는 전단 구동신호(P30_H)와 함께 나타나는 기준전류(Is)를 정수배(NH배)한 구동전류(Io)를 용량성 리액턴스를 가지는 부하(609)에 공급한다. 이것에 의해, 부하전압(Vout)이 로 레벨에서 하이 레벨로 일정한 스루레이트로 천이된다. 이후, 부하전압(Vout)이 전원전압(V1)에 도달하면, 기준전류(Is)가 계속적으로 전류 미러 회로(652_H)의 입력단(652_Hin)에 공급됨에도 불구하고, 전류 미러 회로(652_H)의 출력단(652_Hout)은 정전류성을 잃고, 부하(609)가 등가저항을 통하여 전원전압(V1)에 접속되는 상태가 되어, 부하전압(Vout)은 전원전압(V1)으로 고정된다.
이후, 입력펄스(Pin)가 하강하면, 상기 실시된 동작과 반대 동작을 한다. 구체적으로는, 펄스 지연부(612)는 입력펄스(Pin)의 하강으로부터 지연량(tpdf1) 만큼 지연된 제어신호(P10_H)(=Vs1)를 로(low)로 함과 동시에, 제어신호(P10_L)(=Vs2)를 액티브 하이로 한다. 이에 따라, 단자(604)에서 부하전압(Vout)은 제어신호(P10_L)의 하이 레벨에서 하강한다.
스루레이트 조정부(630)에서는 펄스 지연부(612)로부터의 입력펄스(Pin_L)(=Vs 2)가 로에서 하이로 천이되면, 전환부(636_L)가 도통되고, DA 변환기(634_L)로 생성되는 기준전류(Is)를 규정하는 전단 구동신호(P30_L)가 부하 구동 부(650)의 전류 미러 회로(652_L)에 공급(소스 동작)된다.
전류 미러 회로(652_L)는 전단 구동신호(P30_L)로 나타나는 기준전류(Is)를 정수배(NH배)한 구동전류(Io)를 용량성 리액턴스를 가지는 부하(609)에 공급한다. 이것에 의해, 부하전압(Vout)이 하이 레벨에서 로 레벨로 일정한 스루레이트로 천이된다. 이후, 부하전압(Vout)이 전원전압(V2)에 도달하면, 기준전류(Is)가 계속적으로 전류 미러 회로(652_L)의 입력단(652_Lin)에 공급됨에도 불구하고, 전류 미러 회로(652_L)의 출력단(652_Lout)은 정전류성을 잃고, 부하(609)가 등가저항을 통하여 전원전압(V2)에 접속되는 상태가 되어, 부하전압(Vout)은 전원전압(V2)에 고정된다.
< 스루레이트 조정부의 변형 >
도 42는 도 33에 나타낸 펄스 드라이버(600)의 위상지연 조정부(610) 및 스루레이트 조정부(630)의 상세 구성에 주목한 다른 구성예(도 41에 나타낸 구성에 대한 변형예)를 설명하는 도면이다.
여기서, 부하 구동부(650)는 용량성 리액턴스를 가지는 부하(609)를 구동하는 경우에 적용된 도 36에 나타내는 구성을 채용하여 나타내나, 유도성 리액턴스를 가지는 부하(609)를 구동하는 경우를 적용한 도 38에 나타낸 구성에 대하여도 위상지연 조정부(610) 및 스루레이트 조정부(630)의 각 상세 구성예가 적용될 수 있다.
도 38 및 도 41에 나타낸 구성과의 차이점은 스루레이트 조정부(630) 내의 DA 변환기(634)는 결점조정(Coarse Tuning)용과 미세조정(Fine tuning)용의 2단 구 성(DA 변환기(634A, 634B)라 함)을 가지고 있다는 것이다.
결점조정용의 DA 변환기(634A_H, 634A_L)는 외부로부터 설정되는 구동력 결점조정 설정치(DAC_Coarse)(결점 DAC 데이터(DAC_Hcrs, DAC_Lcrs)에 대응하는 결점 기준전류(Is_Coarse)(Is_Hcrs, Is_Lcrs)를 생성하고, 이것을 미세조정용의 DA 변환기(634B_H, 634B_L)에 전송한다. 결점 DAC 데이터는 스루레이트 제어부(674)에서의 스루레이트 제어신호(P74)에는 영향을 받지 않는(제어되지 않는다) 데이터이며, DA 변환기(634A_H, 634 A_L)는 스루레이트 제어부(674)로부터 출력되는 스루레이트 제어신호(P74)에 상관없이 구동력 결점조정 설정치에 대응하여 결점 기준전류(Is_Coarse)를 생성한다.
미세조정용의 DA 변환기(634B_H, 634B_L)는 결점조정용의 DA 변환기(634A_H, 634A_L)로 생성된 결점 기준전류(Is_Coarse)를 참조하여 스루레이트 제어신호(P74)에 근거하여 DAC 데이터 레지스터(638)에 의해 설정된 값에 대응하는 기준전류(소스측의 Is와 싱크측의 Is)를 생성한다. 이 경우, 기준 데이터(DAC_H, DAC_L)는 구동력 결점조정 설정치(DAC_Coarse)에 대응하는 구동력 미세조정 설정치(DAC_Fine)에 해당한다.
여기서, 결점 기준전류(Is_Coarse)를 참조하여 기준전류(Is)를 생성하기 위해서는 DA 변환기(634A_H, 634A_L)로 생성된 결점 기준전류(Is_Coarse)를 기준전류로서 기준 데이터(DAC_H, DAC_L)에 따라서 증폭 정도를 조정하는 것으로 기준전류(Is)를 생성하는 곱셈 방식과, DA 변환기(634B_H, 634B_L)로 기준 데이터 (DAC_H, DAC_L)에 대응하는 미세기준전류(Is_Fine)(Is_Hfine, Is_Lfine)를 생성하 고, DA 변환기(634A_H, 634A_L)에서 생성된 결점 기준전류(Is_Coarse)와 가산하는 가산 방식 등을 채용할 수 있다.
구동력이나 부하의 격차의 경향 등에 의거하여 한 방식 또는 양쪽 방식을 채용하는 것을 결정할 필요가 있다. 예외는 많으나, 일반적으로, 곱셈 방식이 가산 방식보다 다이나믹 레인지를 넓게 취할 수 있으므로, DA 변환기(634B_H, 634B_L)에서는 곱셈형의 방식을 실현하는 회로 구성을 채용하는 것이 좋다.
곱셈 방식과 가산 방식의 어느 쪽을 채용하는 경우에도 피드백 제어시에는, 결점 기준전류(IsCoarse)는 스루레이트 제어신호(P74)의 영향을 받지 않기 때문에, 부하전압(Vout)의 스루레이트는, 오직, 미세조정용의 DA 변환기(634B_H, 634 B_L)에 의해 조정되게 된다.
1단 구성의 DA 변환기(634)에서도 원리적으로 부하(609)의 제조 격차나 부하 구동부(650)의 출력단에 사용되는 구동용 소자의 제조 격차, 온도 변동이나 습도 변동 등의 환경 변화 또는 다종의 부하(609) 등에 기인하는 부하 구동부(650)의 구동력 및 부하(609)의 특성의 변동분을 커버할 만한 충분한 해상도를 가질 수 있다.
그러나 실제로는 부하(609)의 제조 격차나 부하 구동부(650)의 출력단에 사용되는 구동용 소자의 제조 격차, 온도 변동이나 습도 변동 등의 환경 변화에 의한 변동분과 비교하면, 다종의 부하(609)에 대응시키기 위한 변동분이 크고, 1단 구성으로 실현하려고 하면, DA 변환기(634)의 해상도가 비현실적인 해상도가 되어, 이 구성은 실용적이지 않다.
한편, 시스템 설계에서 사용하는 부하(609)의 특성(입력 등가용량, 입력 등 가 유도계수나 구동 주파수 등)의 사양이 전반적으로 명확하게 밝혀지므로, 결점조정용의 DA 변환기(634A)를 변동에 대응하도록 배치하면, 전반적으로 소망의 구동력을 얻을 수 있다.
미세조정용의 DA 변환기(634B)에서 실제 동작시의 격차에 대응하도록 피드백 제어가 가능하게 구성하면, 현실적인 해상도로 스루레이트를 동적으로 조정할 수 있게 된다. 즉, 결점조정용의 DA 변환기(634A)에서 전반적으로 소망의 구동력이 설정된 상태로 설계시에 고려할 수 없는 기생 용량, 제조 프로세스의 격차나 온도 변동 등에 기인하는 구동력 또는 부하(609)의 특성(입력 등가용량 등)이 변화했을 때에는 구동출력의 스루레이트가 사양을 만족하지 못할 가능성이 있으나, 미세조정용의 DA 변환기(634B)를 스루레이트 제어부(674)로 제어하고, 출력의 기울기를 조정하는 동작을 행함으로써, 출력 스루레이트의 사양이 만족 될 수 있다.
< 펄스 구동 파형 정형 제어부의 구성예 >
도 43은 도 33에 나타낸 펄스 드라이버(600)의 펄스 구동 파형 정형 제어부(670)의 상세 구성에 주목한 구성예를 설명하는 도면이다. 또한, 도 44a에서 도 44c는 도 43에 나타내는 펄스 드라이버(600)의 동작을 설명하는 타이밍 차트이다.
여기서는, 위상지연 조정부(610)나 스루레이트 조정부(630)로서 도 42에 나타낸 구성을 채용하고 있다. 또한, 부하 구동부(650)는 용량성 리액턴스를 가지는 부하(609)를 구동하는 경우에 적용된 도 36에 나타낸 구성을 채용하여 나타내 나, 유도성 리액턴스를 가지는 부하(609)를 구동하는 경우에 적용된 도 38에 나타낸 구성도 위상지연 조정부(610) 및 스루레이트 조정부(630)의 각 상세 구성예를 적용할 수 있다.
펄스 구동 파형 정형 제어부(670)는 위상지연 제어부(672) 및 스루레이트 제어부(674)에 의해 공유되는 2개의 비교부(682, 684) 및 판정부(686)를 포함한다. 2개의 비교부(682, 684) 및 판정부(686)의 지연량 제어 기능부는 위상지연 제어부(672)로 구성되고, 2개의 비교부(682, 684) 및 판정부(686)의 스루레이트 제어 기능부는 스루레이트 제어부(674)로 구성된다. 또한, 위상지연 제어부(672) 및 스루레이트 제어부(674) 각각에 2개의 비교부(682, 684) 및 판정부(686)가 설치되어도 좋다.
비교부(682, 684)는 부하전압(Vout)과 기준전압(Vref)을 비교하는 전압 비교기로 구성되어 있다. 즉, 먼저, 각각의 비교부(682, 684)의 하나의 입력 단자에는 단자(604)에서의 출력펄스(Pout)가 입력되도록 되어 있다.
또한, 단자(604)에서의 출력펄스(Pout)의 하이 레벨 전위와 로 레벨 전위 사이의 소정 전위에 대응하는 제 1 기준전압(Vref1)이 비교부(682)의 다른 입력 단자에 입력되고, 단자(604)에서의 출력펄스(Pout)의 하이 레벨 전위와 로 레벨 전위 사이의 소정 전위에 대응하는 제 2 기준전압(Vref2 > Vref1로 한다)이 비교부(684)의 다른 입력 단자에 입력된다.
즉, 2개의 기준전압(Vref1, Vref2)은 도 44a에 나타내는 바와 같이, 부하전압(Vout)이 가정할 수 있는 값 사이에 적절한 값으로 설정된다. 예를 들면, 제 1 기준전압(Vref1)은 V1~V2의 아래쪽 1／3 근방에, 또한, 제 2 기준전압(Vref2)은 V1~V2의 위쪽 1／3 근방으로 설정된다.
비교부(682, 684)는 외부로부터 단자(605)를 통하여 입력되는 클럭신호(CK)를 참조하여 2개의 전압 입력을 비교하고, 전압 비교 결과를 판정부(686)에 전송한다. 구체적으로는, 비교부(682, 684)에서 출력펄스(Pout)의 아날로그 전압 신호를 디지털 데이터로 변환하기 위한 기준전압(Vref1, Vref2)을 비교하고, 이 비교 처리와 병행하여 클럭신호(CK)를 사용하여 카운트 처리를 실시하고, 비교 처리가 완료한 시점의 카운트 값에 근거하여 출력펄스(Pout)의 천이 과정에서의 2개의 시점을 나타내는 디지털 데이터를 취득하는 이른바 싱글 슬로프 적분형(single slope integration type) 또는 램프 신호 비교형(lamp signal comparison type)이라고 하는 AD 변환방식을 채용하고 있다.
따라서 각 비교부(682, 684)는 출력펄스(Pout)와 기준전압(Vref1, Vref2)을 비교하기 위한 전압 비교부(682A, 684A) 및 전압 비교부(682A, 684A)가 클럭신호(CK)를 이용하여 비교 처리를 완료할 때까지의 시간을 카운팅하고, 그 결과를 유지하는 카운터부(CNT 682 B, 684 B)로 구성된다.
이러한 구성의 비교부(682, 684)에서는, 먼저, 전압 비교부(682A, 684A)는 기준전압(Vref1, Vref2)과 출력펄스(Pout)(의 슬로프 부분)를 비교하고, 쌍방의 전압이 같게 되면, 전압 비교부(682, 684)의 콤퍼레이터 출력이 반전된다.
카운터부(682B, 684B)는 단자(603)에 입력되는 입력펄스(Pin)의 상승이나 하강을 기점으로 클럭신호(CK)에 동기하여 카운트 동작을 개시하도록 되어 있어, 콤 퍼레이터 출력의 반전된 정보가 전압 비교부(682A, 684A)로부터 통지되면, 카운트 동작이 정지되고, 그 시점의 카운트 값을 비교 데이터로서 유지 또는 기억하여 AD변환을 완료한다. 즉, 2개의 전압 비교부(682A, 684A)를 사용하여 출력펄스(Pout)의 슬로프 부분의 시간이 측정되는 것이다.
카운트 값으로서 출력펄스(Pout)의 상승 천이 과정에 있어서 전위점(Tsr2)(기준전압(Vref1)에 대응한다)을 특정하는 카운트값(Nsr2) 및 전위점(Ter2)(기준전압(Vref2)에 대응한다)을 특정하는 카운트값(Ner2)과 출력펄스(Pout)의 하강 천이 과정에 있어서 전위점(Tsf2)(기준전압(Vref2)에 대응한다)을 특정하는 카운트값(Nsf2) 및 전위점(Tef2)(기준전압(Vref1)에 대응한다)을 특정하는 카운트값(Nef2)을 얻을 수 있다.
이것에 의해, 입력펄스(Pin)의 상승이나 하강으로부터 2개의 전압 비교부(682A, 684A)의 출력이 반전할 때까지, 즉, 입력펄스(Pin)에 대응하여 부하(609)에서 발생하는 부하전압(Vout)이 기준전압(Vref1, Vref2)에 도달할 때까지의 클럭 수(카운트값(Nsr2, Ner2, Nsf2, Nef2))를 계측할 수 있다. 비교부(682, 684)는 계측한 클럭 수를 판정부(686)에 전송한다.
판정부(686)는 비교부(682, 684)로 계측된 카운트값(Nsr2, Ner2, Nsf2, Nef2)과 입력펄스(Pin)사이의 관계에 근거하여 출력펄스(Pout)(부하전압(Vout))의 슬로프의 소정 전위점까지의 지연량 및 기준전압(Vref1, Vref2) 사이의 천이에 필요로 하는 시간을 클럭 주기 단위로 연산하는 것으로, 입력펄스(Pin)에 대한 실제동작상태의 출력펄스(Pout)의 지연량 및 스루레이트를 판정하고, 판정된 값이 소망 의 값이 되도록, 지연량 제어신호(P72)를 이용하여 위상지연 조정부(610)를 제어하는 동시에, 스루레이트 제어신호(P74)를 이용하여 스루레이트 조정부(630)를 제어한다.
예를 들면, 도 44b에 나타내는 바와 같이, 카운트값(Nsr2 , Ner2)의 평균치가 입력펄스(Pin)의 상승 시점으로부터, 출력펄스(Pout)의 기준전압(Vref1, Vref2)의 중간 전위에 도달할 때까지의 시간을 나타내는 지연클럭수(CKD_H)(=NH)가 되어, 이것을 클럭신호(CK)의 주파수(fCLK)로 나눈 값(NH／fCLK)이 상승시의 지연량(tpdr2)이 된다.
마찬가지로, 카운트값(Nsf2, Nef2)의 평균치가 입력펄스(Pin)의 하강 시점으로부터 출력펄스(Pout)의 기준전압(Vref1, Vref2)의 중간 전위에 이를 때까지의 시간을 나타내는 지연 클럭수CKD_L(=NL)가 되고, 이것을 클럭신호(CK)의 주파수(fCLK)로 나눈 값(NL／fCLK)이 하강시의 지연량(tpdf2)이 된다.
또한, 카운트값(Nsr2, Ner2)의 차이가 상승시의 스루레이트(SRr2)를 나타내고, 카운트값(Nsf2, Nef2)의 차이가 하강시의 스루레이트(SRf2)를 나타낸다.
또한, 도 44c에 나타내는 바와 같이, 카운트값(Nsr2, Ner2)을 사용하는 것으로, 스루레이트(SRr2)를 규정하는 2개의 기준전압(Vref1, Vref2)에 대응하는 2점의 연장선상에 상측의 전원전압(V1)와 하측의 전원전압(V2)을 제공하는 카운트 값, 즉, 상승시의 천이 개시점(Tsr1)을 판정하는 카운트값(Nsr1)과 천이 종료점(Ter1)을 판정하는 카운트값(Ner1)을 추정에 의해 얻을 수 있다. 카운트값(Nsr1)은 입력펄스(Pin)의 상승 시점으로부터 출력펄스(Pout)의 상승의 천이 개시점(Tsr1) 에 도달할 때까지의 시간을 나타내는 지연 클럭수CKD_H(=N1)이며, 이것을 클럭신호(CK)의 주파수(fCLK)로 나누어 얻어진 값(N1／fCLK)이 상승시의 지연량(tpdr1)이 된다.
또, 도 44c에 나타내는 바와 같이, 카운트값(Nsf2 , Nef2)을 사용하는 것으로, 스루레이트(SRf2)를 규정하는 2개의 기준전압(Vref1, Vref2)에 대응하는 2점의 연장선상에 상측의 전원전압(V1)과 하측의 전원전압(V2)을 제공하는 카운트 값, 즉, 하강시의 천이 개시점(Tsf1)을 판정하는 카운트값(Nsf1)과 천이 종료점(Tef1)을 판정하는 카운트값(Nef1)을 추정에 의해 얻을 수 있다. 카운트값(Nsf1)은 입력펄스(Pin)의 하강 시점으로부터, 출력펄스(Pout)의 하강의 천이 개시점(Tsf1)에 도달할 때까지의 시간을 나타내는 지연 클럭수(CKD_L)(=N2)가 되고, 이것을 클럭신호(CK)의 주파수(fCLK)로 나누어 얻어진 값(N2／fCLK)이 하강시의 지연량(tpdf1)이 된다.
판정부(686)는 특정한 실제 동작상태의 출력펄스(Pout)의 천이특성(입력펄스(Pin)에 대한 지연량이나 스루레이트)이 사양에 대응하는 값이 되도록, 지연량 제어신호(P72)를 이용하여 지연 클럭수 레지스터(614)의 설정치(지연 클럭수(CKD_H, CKD_L))의 증감 제어를 실행하고, 또한, 스루레이트 제어신호(P74)에 의해 DAC 데이터 레지스터(638)의 설정치(기준 데이터(DAC_H, DAC_L))의 증감 제어를 실행한다.
이와 같이, 위상지연 조정부(610) 및 스루레이트 조정부(630)를 제어하기 위한 제어정보를 디지털 데이터로 취급하는 것이 가능할 뿐만 아니라, 실제 동작상태 의 출력펄스(Pout)의 천이특성에 대하여도 디지털 방식으로 실측 또는 추정할 수 있어, 피드백 제어시스템의 전체를 디지털 데이터로 취급할 수 있으므로, 측정 및 조정 취급이 용이하다.
< 수직 드라이버에의 적용예；제 1 예 >
도 45는 상기 펄스 드라이버(600)를 CCD 고체촬상소자(10)의 수직전송전극(1012)을 구동하는 수직 드라이버(1050)에 적용한 제 1 구성예를 나타내는 도면이다. 이 경우, 부하 구동부(650)는 용량성 리액턴스가 되는 수직전송전극(1012)을 구동하게 되므로, 도 36에 나타내는 구성을 채용한다. 또한, 위상지연 조정부(610)나 스루레이트 조정부(630)로서 도 40에 나타낸 구성을 채용하고 있다.
도면에 도시된 바와 같이, 촬상장치(1001)는 CCD 고체촬상소자(1010)와 이 CCD 고체촬상소자(1010)에 설치된 용량성 리액턴스가 되는 복수의 수직전송전극(1012)을 구동하는 수직전송 구동부(1007)와, 용량성 리액턴스가 되는 복수의 수평전송 레지스터(1014)를 구동하는 수평전송 구동부(1008)를 갖추고 있다.
수직전송 구동부(1007)는 복수(1~z：z는 위상의 수, 4상의 경우는 z=4)의 수직전송전극(1012_1~1012_z)의 각각을 독립적으로 구동하는 수직 드라이버(700)를 포함하고, 수직 드라이버(700)의 수는 수직전송전극(1012)의 수와 동일하다. 즉, 수직전송 구동부(1007)에서 수직 드라이버(700)의 수는 수직전송전극(1012)의 수와 동일하게 설치되고, 각 수직 드라이버(700)는 수직전송전극(1012)을 위상별로 구동한다. 각 수직 드라이버(700)는, 예를 들면, 1 패키지의 반도체 IC로 제공된다.
도면에 도시한 예에서는, CCD 고체촬상소자(1010)에 설치되는 1개의 수직전송전극(1012_1~1012_z)을 각각 1개의 등가입력용량(C12_1~C12_z)(예를 들면, 100~1000pF 정도) 중 하나로 나타내고, CCD 고체촬상소자(1010)는 수직 드라이버(700)의 상관관계로부터 로드된 용량성 리액턴스 부하이다.
또한, 등가입력용량(C12)은 도 27에 도시된 하나의 전극(1068)과 등가이다. 더 상세하게는, 등가입력용량(C12) 외에, 수직전송전극(1012)의 배선저항(예를 들면, 수백 Ω 정도) 및 접지저항(예를 들면, 수십 Ω 정도)으로 구성된 직렬 회로로 나타낼 수 있다.
또한, 촬상장치(1001)는 수직전송 구동부(1007)의 각 수직 드라이버(700) 및 수평전송 구동부(1008)를 제어하는 펄스신호를 발생하는 타이밍신호 발생부(810)와, 아날로그 신호처리를 행하는 아날로그 프론트엔드(AFE；Analog Front End)부(820)와, 아날로그 프론트엔드부(820)에서 촬상 데이터에 소정의 화상 연산 처리를 가하는 DSP(Digital Signal Processor)로 구성된 화상 연산 처리부(832)와, 소정의 메모리에 CCD 고체촬상소자(1010)로 촬상한 화상을 기억하는 화상 기록부(834) 및 CCD 고체촬상소자(1010)로 촬상한 화상을 표시하는 화상 표시부(836)를 구비한 영상신호 처리부(830)를 갖추고 있다.
도면에 도시한 예는, 촬상장치(1001)(CCD 촬상 시스템)를 나타내는데 최적인 일례를 도시한 것이며, 그 구성은 반도체 프로세스의 편의 및 카메라 전체의 설계 편의에 의해 변경될 수 있으므로, 이 예로 한정되는 것은 아니다. 어느 쪽의 설계 구성이라도 도면에 도시된 동일한 기능요소를 일반적으로 모두 포함하여도 좋으나, 경우에 따라 일부의 기능요소(예를 들면, 모니터 기능용의 화상표시부(836))를 제거한 시스템도 가능하다. 또한, 각 기능부의 통합 및 분리도 자유롭고, 예를 들면, 수평전송 구동부(1008) 및 타이밍신호 발생부(810)를 일체로 구성해도 좋다.
또한, 도면에 도시하지는 않으나, 상기 기능요소에 부가하여, 촬상장치(1001)는 그 밖에도, 예를 들면, CCD 고체촬상소자(1010)의 센서부(전하 생성부)에서의 신호전하의 축적을 정지시키는 기능을 가지는 기계셔터(mechanical shutter), 피사체의 광학적인 화상(optical image)을 집광하는 렌즈 및 광학적 화상의 광량을 조정하는 조리개를 가지는 촬상렌즈로 구성되는 광학계 및 촬상장치(1001)의 전체를 제어하는 제어부로 구성된다. 타이밍신호 발생부(810)가 제어부에 포함되는 것으로 생각해도 좋다.
제어부는, 도시하지 않은 드라이브(구동장치)를 제어하여 자기 디스크, 광디스크, 광자기 디스크 또는 반도체 메모리에 기억되어 있는 제어용 프로그램을 판독하고, 판독한 제어용 프로그램 또는 사용자로부터의 명령(command) 등에 근거하여 촬상장치(1001)의 전체를 제어하는 CPU(Central Processing Unit)로 구성되는 중앙 제어부를 갖춘다.
또한, 제어부는 영상신호 처리부(830)에 전송된 화상의 밝기가 적당한 밝기를 유지하도록 셔터나 조리개를 제어하는 노출 컨트롤러(노출 제어부) 및 사용자가 셔터 타이밍이나 그 외의 명령을 입력하는 조작부를 가진다.
중앙 제어부는 촬상장치(1001)의 버스에 접속된 타이밍신호 발생부(810), 영상신호 처리부(830) 및 노출 컨트롤러(노출 제어부)를 제어한다. 이 때문에, 도면에 도시된 바와 같이, 타이밍신호 발생부(810) 및 영상신호 처리부(830)에 도면에 도시되지 않은 중앙 제어부로부터 시스템 클럭 및 그 외의 제어신호가 공급된다.
타이밍신호 발생부(810)는 수직전송 구동부(1007) 및 수평전송 구동부(1008)에 CCD 고체촬상소자(1010)를 전송 및 구동하기 위해서 필요한 각종의 펄스신호를 공급하는 동시에 아날로그 프론트엔드부(820)로 상관 이중 샘플링이나 AD 변환용의 펄스신호를 공급한다.
아날로그 프론트엔드부(820)는 타이밍신호 발생부(810)로부터 공급되는 펄스신호에 의거하여 CCD 고체촬상소자(1010)의 출력 앰프부(1016)로부터 출력되는 촬상신호에 대하여 상관 이중 샘플링 등의 소정의 아날로그 신호처리를 실행하고, 또한, 아날로그 신호처리의 객체가 되는 촬상신호를 디지털 데이터로 변환(AD 변환)하고, AD 변환된 촬상 데이터를 영상신호 처리부(830)에 공급한다.
화상 연산 처리부(832)는 아날로그 프론트엔드부(820)로부터 입력되는 촬상 데이터에 소정의 디지털 화상 연산처리를 가하도록 DSP(Digital Signal Processor)로 구성되어 있다.
화상 기록부(834)는 도면에 도시하지는 않으나, 화상 데이터를 기억하는 플래시 메모리 등의 메모리(기록매체) 및 화상 연산 처리부(832)가 처리된 화상 데이터를 메모리에 기억하기 위해 인코드하거나, 화상데이터를 판독하거나 복호하여 화 상데이터를 화상 연산 처리부(832)에 공급하는 CODEC(Code/Decode 또는 Compression/Decompression의 줄임말)으로 구성되어 있다.
화상 표시부(836)는 화상 연산 처리부(832)가 처리한 화상 데이터를 아날로그 데이터로 변환하는 D/A(Digital/Analog) 변환부, 입력되는 비디오 신호에 대응하는 화상을 표시하여 파인더(finder)로서 기능하는 액정(LCD；Liquid Crystal Display) 등으로 구성되는 비디오 모니터 및 아날로그로 변환된 화상신호를 후단의 비디오 모니터에 적합한 비디오신호로 인코드하는 비디오 인코더로 구성되어 있다.
각 수직전송전극에 대응하는 수직 드라이버(700)는 도 43에 나타낸 구성의 펄스 드라이버(600)와 같은 구성을 가지고, 위상지연 조정부(610)에 해당하는 위상지연 조정부(710), 스루레이트 조정부(630)에 해당하는 스루레이트 조정부(730), 부하 구동부(650)에 해당하는 부하 구동부(750), 위상지연 제어부(672)에 해당하는 위상지연 제어부(772) 및 스루레이트 제어부(674)에 해당하는 스루레이트 제어부(774)를 구비한 펄스 구동 파형 정형 제어부(770)를 갖추고 있다.
위상지연 조정부(710), 스루레이트 조정부(730) 및 부하 구동부(750)는 입력된 펄스신호에 대하여 소정의 파형 정형 처리를 더하는 파형 정형 처리부(760)로 구성된다.
수직 드라이버(700)는 펄스 드라이버(600)의 단자(601, 602, 603, 604, 605)에 해당하는 단자(701, 702, 703, 704, 705)를 갖춘다. 단자(703)에는 z상 수직전송클럭(V1~Vz) 중 어느 하나가 입력되고, 단자(704)에는 대응하는 수직전송전극(1012_1~1012_z) 중 어느 하나가 접속된다.
수직 드라이버(700)는 수직전송전극(1012)을 구동하기 위한 특유의 구성으로서 단자(706, 707) 및 전환부(스위치 수단)(708)를 갖춘다. 단자(706)에는 수직전송펄스(ΦV1~ΦVz)의 하이 레벨 측의 전위를 규정하는 전압(VH)이 입력되고, 단자(701)에는 수직전송펄스(ΦV1~ΦVz)의 미들 레벨의 전위를 규정하는 전압(VM)이 입력되고, 단자(702)에는 수직전송펄스(ΦV1~ΦVz)의 로 레벨 측의 전위를 규정하는 전압(VL)이 입력된다. 또한, 타이밍신호 발생부(810)는 각 단자(703)에 입력펄스(Pin)로서의 수직전송클럭(V1~Vz)이 공급되고, 각 단자(707)에 독출클럭(ROG)이 공급된다.
본 구성예에서는, 수직전송클럭(V1~Vz)이 수직 드라이버(700)로부터 출력되는 수직전송펄스(ΦV1~ΦVz)의 VM과 VL 사이의 천이에 관계되고, 독출클럭(ROG)은 수직전송펄스(ΦV1~ΦVz)의 VM과 VH 사이의 천이에 관계된다.
전환부(708)는 단자(704, 706) 사이에 설치되고, 단자(707)를 통하여 입력되는 제어펄스의 일례인 독출클럭(ROG)에 근거하여 필드 시프트 시에 단자(704) 내지 단자(706)에 접속되어 단자(704)에서의 부하전압(Vout)이 하이 레벨의 전압(VH)이 된다. 즉, 전환부(708)는 촬상시에 CCD 고체촬상소자(1010)의 수광센서(광전변환 센서)(1011)로부터 수직전송 레지스터(1013)로 신호전하를 전송하기 위해 필요한 펄스전압을 수직전송전극(1012)에 공급하기 위해서 고압 전위(VH)를 단자(704)에 공급하는 스위치로서 기능한다.
이러한 구성에 의하면, 위상이 다른 수직전송클럭으로 각 상의 수직전송전극(1012)를 구동할 때에 실제동작상태의 각 수직전송전극(1012)의 펄스 출력 신호 를 각각 감시하고, 각 펄스 출력 신호의 천이특성이 소정의 특성이 되도록 피드백 제어를 실시하므로, 각 수직전송전극(1012)의 부하특성(특히, 등가입력용량(C12))의 개체 격차 및 부하 구동부(750)의 구동특성의 개체 격차나 환경 변동에서도 항상 일정한 천이특성을 얻을 수 있도록 할 수 있다.
이것에 의해, 부하 용량의 제조 격차 및 구동용 소자의 제조 격차나 환경 변동의 영향을 받는 일 없이 항상 적정한 구동을 실현할 수 있다. 부가하여, 구동 출력펄스의 천이특성의 격차를 거의 제로로 할 수 있으므로, 보다 고속 구동을 실행할 수 있게 된다. 천이특성에 격차가 있으면, 그 격차만큼의 마진을 가지고 구동해야 하나, 마진을 거의 제로로 하여 구동할 수 있으므로 고속 구동이 실행될 수 있다.
여기서 나타낸 수직전송클럭(V1~Vz), 독출클럭(ROG) 및 수직전송펄스(ΦV1~ΦVz)의 전압 레벨(VH, VM, VL)과의 대응 논리는 일례에 지나지 않으며, 시스템 편의에 따라 임의로 설정 가능하고, 본 예로 한정되는 것은 아니다.
여기서 나타낸 수직 드라이버(700)의 구성예에서는 각 단자(703)에 공급되는 수직전송클럭(V1~Vz)에 근거하여 수직전송펄스(ΦV1~ΦVz)의 로 레벨 전위(VL)와 미들 레벨 전위(VM) 사이에 속도를 소정속도로 느리게 하는 특성을 가지는 저속 펄스신호를 생성하기 위해 상기 펄스 드라이버(600)를 사용하고, 독출클럭(ROG)에 의거하여 미들 레벨 전위(VM)와 하이 레벨 전위(VH) 사이의 천이는 하이 레벨 전위(VH) 출력용의 전환부(708)가 독출클럭(ROG)에 근거하여 직접 구동되는 구성으로 되어 있어, 반드시 느린 변화특성을 가지는 저속 펄스를 생성할 필요가 없다.
그러나, CCD 고체촬상소자(1010)의 특성 및 구동방법에 의존하여 미들 레벨 전위(VM)와 하이 레벨 전위(VH) 사이로의 천이, 또는 로 레벨 전위(VL)와 하이 레벨 전위(VH) 사이의 천이도 펄스 드라이버(600)의 구조를 적용하여 각 전위 사이의 천이를 부드러운 기울기를 가지고 변화하도록 해도 좋다.
또한, 도면에서는 반도체(IC)로 제공되는 동일한 수직 드라이버(700)를 각 위상의 수직전송전극(12)을 구동하기 위해 개별적으로 사용하고, 각각의 단자(707)에 독출클럭(ROG)이 공급되지만, 실제로는, 독출클럭(ROG)을 필요로 하는 수직전송전극은 모든 수직전송전극(1012)이 아니고, 모든 수직 드라이버(700)의 단자(707)에 독출클럭(ROG)이 공급되는 것은 아니다.
예를 들면, 인터라인 방식의 CCD 고체촬상소자(1010)에 있어서, 4상의 수직전송클럭(V1~V4) 중 V1, V3 및 독출클럭(ROG)을 조합하여 VL, VM, VH의 3치 레벨을 추출하는 수직전송펄스(ΦV1, ΦV3)를 제공하는 것으로, 수직전송펄스(ΦV1, ΦV3)는 본래의 수직전송 동작뿐만 아니라, 신호전하의 판독에도 겸용될 수 있다. 또한, 모든 화소 판독 방식에서는 3상의 수직전송클럭(V1~V3) 중 V1 및 독출클럭(ROG)을 조합하여 VL, VM, VH의 3치 레벨을 추출하는 수직전송펄스(ΦV1)를 제공하는 것으로, 수직전송펄스(ΦV1)는 본래의 수직전송 동작뿐만이 아니라, 신호전하의 판독에도 겸용될 수 있다.
< 수직 드라이버에의 적용예；제 2 예 >
도 46은 상기 펄스 드라이버(600)를 CCD 고체촬상소자(1010)의 수직전송전 극(1012)을 구동하는 수직 드라이버(1050)에 적용한 제 2 구성예를 나타내는 도면이다. 이 제 2 구성예는 도 43에는 도시되었으나 도 40에는 도시되지 않았고, 펄스 드라이버(600)에 해당하는 부분을 도 45에 나타낸 제 1 구성예에 따라 수직 드라이버(700)의 일부분에 적용한 것이다. 또한, 펄스 구동 파형 정형 제어부(670)에 대응하는 비교부(782, 784) 및 판정부(786)를 포함하는 펄스 구동 파형 정형 제어부(770)는 비교부(782, 784)를 간단한 방식으로 나타내고 있다.
또한, 타이밍신호 발생부(810)로부터 지연 클럭수 레지스터(714)에 레지스터 초기설정치(CKD_Hini, CKD_Lini)를 외부적으로 설정하고, 또한, 결점조정용의 DA 변환기(734A)에 구동력 결점조정 설정치(결점 DAC 데이터)를 설정하고, DAC 데이터 레지스터(738)에 레지스터 초기설정치(DAC_Hini, DAC_Lini)를 외부적으로 설정하고 있다.
또한, 수직 드라이버(700)(펄스 드라이버(600)에 상당)에서 펄스 구동 파형 정형 제어부(770)에 의한 파형 정형 처리부(760)에 대한 제어동작을 촬상장치(1001)의 동작상태에 따라 제어하는 동작 제어부(790)가 추가된 특징을 가진다.
또한, 동작 제어부(790)를 탑재하는 부분은 도면에서 도시된 바와 같이 수직전송 구동부(1007)의 외부도 좋지만, 수직전송 구동부(1007)의 내부에 설치해도 좋다. 이 경우, 각 수직 드라이버(700)를 포함하는 하나의 IC 패키지로서 제공하는 경우는, 하나의 동작 제어부(790)를 탑재하게 되고, 각 수직전송전극(1012)을 구동하는 수직 드라이버(700)를 개별의 IC로 제공하는 경우는 각 수직 드라이버(700) 내에 동작 제어부(790)를 탑재하고, 탑재된 것 중 하나를 사용한다.
동작 제어부(790)는 타이밍신호 발생부(810)로부터 입력펄스(Pin)로서 수직전송클럭(V1~Vz), 클럭신호(CK) 및 화상 동기신호가 공급되고, 또한, 펄스 구동 파형 정형 제어부(770)의 동작을 제어하는 출력 파형 정형 허가 신호(P690)를 펄스구동 파형 정형 제어부(770)에 공급한다. 화상 동기신호는 수평 동기신호, 수직 동기신호 또는 그 외의 여러 가지 촬상모드를 제어하는 여러 가지 제어신호가 포함된다.
동작 제어부(790)는 펄스 구동 파형 정형 제어부(770)의 동작을 화상 동기신호에 근거하여 허가 또는 정지한다. 이때, 출력펄스의 본래의 극성을 지정하기 위한 논리입력 등이 화상 동기신호의 하나의 기여(contribution)로서 적용된다.
예를 들면, 촬상장치(1001)에 있어서 통상 촬상모드에서는 화상으로 보이게 되는 노이즈 성분을 최소로 하기 위해 CCD 고체촬상소자(10)의 유효 화소 기간 중에 펄스 구동 파형 정형 제어부(770)를 이용한 피드백 제어를 정지하고, 직접 화상에 나타나지 않는 수직 블랭킹(blanking) 기간 중에만 펄스 구동 파형 정형 제어부(770)를 이용한 피드백 제어를 동작시킴으로써, 수직전송전극(1012)을 구동하는 수직전송펄스의 실제 동작상태의 천이특성이 사양에 일치하도록 지연 시간 및 스루레이트가 조정된다.
한편, 촬상모드를 바꾸었을 경우, 시스템의 안정을 위해서 1 화면 이상의 시간을 확보할 수 있는 경우에는, 그 1 화면 분의 유효 화소 기간 중에도 펄스 구동 파형 정형 제어부(770)를 이용한 피드백 제어를 동작시킴으로써, 수직전송전극(12)을 구동하는 수직전송펄스의 실제 동작상태의 천이특성이 사양과 일치하도록 지연 시간 및 스루레이트를 조정하는 것으로, 신속하게 정상상태로 도달 등의 적당한 사용이 실현될 수 있다.
화상 동기신호 외에 시스템을 제어하는 신호를 동작 제어부(790)에 제공하여 연산 및 판단시키는 것으로, 보다 유연한 시스템을 용이하게 구성할 수 있다.
< 수직 드라이버에의 적용예；제 3 예；복수의 부하에 대한 회로 공유화 방법의 제 1 예 >
도 47은 상기한 펄스 드라이버(600)를 CCD 고체촬상소자(1010)의 수직전송전극(1012)을 구동하는 수직 드라이버(50)에 적용한 제 3 구성예를 나타내는 도면이다.
제 3 구성예는 도 45에 나타낸 제 1 구성예와 마찬가지로 펄스 드라이버(600)에 해당하는 부분에 도 40에 나타낸 구성을 채용하면서, 복수의 수직전송전극(1012)에 대하여 일부의 기능부분을 공용하여 하드웨어를 감소시키는 제 1 방법을 나타내고 있다.
여기서 제 1 공유화 방법은 하나의 수직전송전극(1012)을 전송 구동하기 위한 논리입력 및 하나의 수직전송전극(1012)을 전송 및 구동하기 위한 논리입력을 가지고, 각 수직전송전극(1012)이 동일한 등가입력용량(C12)이면, 각 논리입력에 대한 지연량 및 스루레이트의 조정량을 동일하게 설정할 수 있는 개념에 근거하여 구성된 방법이다. 제 1 공유화 방법은 입력펄스(Pin)에 대한 출력펄스(Pout)의 지연량이나 출력펄스(Pout)의 변화특성(스루레이트)을 감시하고, 위상지연 조정 부(710) 및 스루레이트 조정부(730)를 제어하는 펄스 구동 파형 정형 제어부(770)를 동일한 등가입력용량(C12)를 가지는 복수의 수직전송전극(1012)에 공유하는 특징을 가진다.
구체적으로는, 제 1 공유화 방법을 실현하는 수직전송 구동부(7A)는 CCD 고체촬상소자(1010)에 사용되는 복수의 수직전송전극(1012) 중 등가입력용량(C12)이 서로 동일한 것에서 펄스 드라이버(600)에 해당하는 부분의 부하 구동부(650)를 제외한 부분을 공용 가능하게 구성하는 특징을 가진다.
더 자세하게는, 제 1 공용화 방법을 실현하는 수직전송 구동부(1007A)의 수직 드라이버(700A)는 펄스 구동 파형 정형 제어부(770)가 동일한 특성을 가지는 복수의 수직전송전극(1012) 중 하나에서 생기는 펄스 출력 신호를 감시하고, 이 동일 특성을 가지는 복수의 수직전송전극(1012)의 펄스 출력 신호의 천이특성이 소정의 특성이 되도록 복수의 수직전송전극(1012) 각각에 대응하는 파형 정형 처리부(760)를 제어하도록 구성되어 있다.
예를 들면, 등가입력용량(C12)이 서로 동일한 2개의 수직전송전극(1012)에 접속되는 2개의 부하 구동부(750)에 대해 개별적으로 대응하는 부하 구동부(750A, 750B)를 갖추고, 그 외의 위상지연 조정부(710), 스루레이트 조정부(730) 및 펄스 구동 파형 정형 제어부(770)는 각 수직전송전극(1012)에 의해 겸용되도록 구성되어 있다. 또한, 스루레이트 조정부(730)는 각 부하 구동부(750A, 750B)의 접속단에 DA 변환기(734)로부터 출력되는 전단 구동신호(P30)로 나타나는 기준전류(Is)를 각 부하 구동부(750A, 750B)에 분배하는 전류 분배부(740A, 740B)가 설치되도록 구성 되어 있다.
출력 구동력 설정용의 DA 변환기(734)로 규정되는 기준전류(Is)를 전류 분배부(740)를 이용하여 분배하고, 하나의 수직전송전극(12_a)용으로 전단 구동신호(P30_Ha, P30_La)를 설정하고, 하나의 수직전송전극(12_b)용으로 전단 구동신호(P30_Hb, P30_Lab)로 설정하는 기능이 제공될 수 있다.
여기서는, 2개의 수직전송전극(1012)이 동일용량을 가진다고 가정하여 2개의 시스템에 분배하는 예를 나타내고 있으나, 이것에 한정되지 않고, 임의의 복수의 수직전송전극(1012)이 동일용량인 경우에 그 수에 대응하는 시스템의 수로 분배하는 구성을 채용할 수도 있다.
예를 들면, 도 25에서는 4상 구동에 대응하는 4종류의 수직전송전극(1012_1~1012_4)이 설치된다. 이들 4종류의 수직전송전극(1012_1~1012_4)을 전송 및 구동하는 경우에, 각각 1개의 수직 드라이버로 구동하는 일도 생각할 수 있지만, 각각을 복수의 시스템으로 나누어 각 시스템을 개별의 수직 드라이버로 구동하는 것으로 작용하는 부하를 감소할 수 있다.
예를 들면, 기능적으로는 1개의 수직전송전극을 촬상부(10a)의 상반과 하반의 2시스템에 물리적으로 나누어 수직 드라이버의 2개의 출력단(본 예의 부하 구동부(750)에 해당)을 촬상부(1010a)의 상측과 하측에 장착하고, 상측의 시스템의 수직전송전극을 상측부에 장착한 출력단으로 구동하고, 하측의 시스템의 수직전송전극을 하측부에 장착한 출력단으로 구동한다.
이 경우, 4종류의 수직전송전극(1012_1~1012_4)의 각 시스템(_a의 시스템과 _b의 시스템)은 원래 1개이므로 목표로 하는 구동 타이밍은 동일하고, 1개의 입력펄스로 만든 신호를 2개의 시스템의 출력단에 분배하는 것이 고려될 수 있다. 이때, 분배처의 부하 용량이 다르면, 분배된 2개의 시스템의 출력단에 공급되는 신호(본 예에서는 부하 구동부(750)에 공급하는 전단 구동신호(P30)에 해당)를 동일한 타이밍으로 설정하면, 분배한 후의 구동 타이밍을 동일하게 제어하는 것이 어려워진다.
그러나 본 예에서는, 각 시스템은 원래 동일한 패턴 형상이기 때문에 각 시스템의 등가입력용량(C12_a, C12_b)은 대략 같게 된다. 따라서 1개의 입력펄스로 만든 신호를 2개의 시스템의 출력단에 분배할 때에 출력단에 공급하는 신호(본 예에서는 부하 구동부(750)에 공급하는 전단 구동신호(P30)에 상당)도 완전히 동일하게 설정할 수 있다.
이러한 경우에, 제 1 예의 공유화 방법을 적용하는 경우에는, 먼저, 수직전송 구동부(1007A)의 수직 드라이버(700A)는 수직전송전극(1012_1)의 2개의 시스템의 수직전송전극(1012_1a, 1012_1b)을 구동하기 위해 논리입력(1a)으로서 수직전송클럭(V1)을 펄스 지연부(712)에 공급하고, 또한 논리입력(2a)으로서 독출클럭(ROG)을 전환부(708)에 공급한다.
또한, 상세한 구성은 도시를 생략하고 있으나, 수직전송 구동부(1007A)에서 그 외의 수직전송전극(1012_2, 1012_3, 1012_4)의 각 시스템을 구동하기 위해 수직 드라이버(700A)와 동일한 구성이 설치된다.
그리고, 각 수직 드라이버(700A)의 펄스 구동 파형 정형 제어부(770)는 동일 한 등가입력용량(C12)을 가지는 부하전압(Vout) 중 어느 하나(예를 들면, 수직전송전극(1012_1a)에서의 부하전압(Vout1a))의 실제 동작상태를 감시하고, 그 결과에 근거하여 각 논리입력에 대한 지연량 및 스루레이트를 조정한다.
2개의 시스템 중 1개의 시스템의 출력, 즉, 수직전송전극(1012_1a)에서의 부하전압(Vout1a)(또는 수직전송전극(1012_1b)으로의 부하전압(Vout1b))을 1개의 파형 정형 처리부(760)를 이용하여 감시하는 것으로, 논리입력(1a)으로서 타이밍신호 발생부(810)로부터 공급되는 수직전송클럭(V1)에 대응하는 수직전송전극(1012_1a)에서의 부하전압(Vout1a)이 소정의 지연량 및 소정의 스루레이트가 되도록 조정될 수 있고, 같은 수직전송클럭(V1)에 대응하는 수직전송전극(1012_1b)에서의 부하전압(Vout1b)이 소정의 지연량 및 소정의 스루레이트가 되도록 조정될 수 있다.
논리입력(1a)(수직전송클럭(V1))은 물리적으로는 분리된 2개의 시스템의 수직전송전극(1012_1a, 1012_1b)을 전송 및 구동하기 위해 공통으로 사용되나, 수직전송전극(1012_1a, 1012_1b)은 동일한 등가입력용량(C12)이므로, 위상지연 조정부(710)(특히, 지연 클럭수 레지스터(714))에 대한 지연량 제어신호(P72)에 의한 지연량 및 스루레이트 조정부(730)(특히, DAC 데이터 레지스터(738))에 대한 스루레이트 제어신호(P74)에 의한 스루레이트의 조정량은 동일하게 설정될 수 있다.
이와 같이, 제 1 공유화 방법을 실현하는 수직전송 구동부(1007A)를 채용한 구성예는, CCD고체촬상소자(1010)의 전극 구조의 대칭성에 근거하여 하나의 등가입력용량(C12)이 다른 등가입력용량(C12)에 동일하게 설계되어 있는 경우에, 펄스 구동 파형 정형 제어 측에서 여분의 회로가 제거되는 효과가 있다.
이 제 1 공유화 방법을 실현하는 수직전송 구동부(1007A)에서는 동일한 등가입력용량(C12)을 가지는 수직전송전극(1012)이 존재하는 경우에, 펄스 구동 파형 정형 제어부(770)뿐만이 아니라 위상지연 조정부(710) 및 스루레이트 조정부(730)에 대해서도 공유하는 구성으로 나타냈지만, 공용 가능한 회로는 이 예에 한정되지 않고, 촬상장치(1001)의 시스템 구성이나 CCD 고체촬상소자(1010)의 구조나 특성 등에 대응하여 여러 가지 형태로 적용될 수 있다. 이하에, 이러한 변형 배열에 대하여 설명한다.
< 수직 드라이버에의 적용예；제 3 예의 변형예 >
도 29에 도시된 바와 같은 보조 구동을 적용하는 경우에 제 1 공용화 방법을 적용하고, 펄스 구동 파형 정형 제어부(770)는 동일한 특성을 가지는 복수의 수직전송전극(1012) 중 하나에 생기는 펄스 출력 신호를 감시하고, 이 동일 특성을 가지는 복수의 수직전송전극(1012)의 펄스 출력 신호의 천이특성이 소정의 특성이 되도록 복수의 수직전송전극(1012)의 각각에 대응하는 파형 정형 처리부(760)를 제어하도록 구성할 수도 있다.
예를 들면, 도 26을 참조하여 설명한 바와 같이, 인터라인 방식의 CCD 고체촬상소자(10)에 대하여 4상 구동에 대응하는 경우, CCD 고체촬상소자(1010)에는 각 상에 대응하는 4 종류의 수직전송전극(1012_1~1012_4)이 설치된다. 이때, 제 1상의 수직전송전극(제 2 전극)(1012_2) 및 수직전송전극(제 4 전극)(1012_4)은 패턴형상이 대부분 같은 구조이며, 또한, 제 2상의 수직전송전극(제 1 전극)(1012_1) 및 수직전송전극(제 3 전극)(1012_3)은 패턴형상이 대부분 같은 구조이고, 제 1상 및 제 3상은 다르기 때문에, 수직전송전극(1012_1, 1012_3)의 등가입력용량(C12_1, C12_3)은 대략 같고, 수직전송전극(1012_2, 1012_4)의 등가입력용량(C12_2, C12_4)은 대략 같고, 등가입력용량(C12_1, C12_3)은 등가입력용량(C12_2, C12_4)과 다르다.
따라서 동일한 등가입력용량(C12)을 가지는 수직전송전극(1012)에 대하여 도 29에 도시된 바와 같은 상보구동을 적용하는 경우, 도면에 도시되지는 않았으나, 동일한 등가입력용량(C12)을 가지는 수직전송전극(1012)에 대하여 역상으로 변화하는 수직전송펄스를 각 수직전송전극(1012)에 인가하면 좋기 때문에, 예를 들면, 수직전송 구동부(7A)는 논리입력(1a(수직전송클럭(V1)), 1b(수직전송클럭(V3))) 중 하나만을 펄스 지연부(612)에 공급하고, DA 변환기 (734_H, 734_L)의 출력은 전류 분배부(740A, 740B)로 분배되어 부하 구동부(750A, 750B)에 공급할 때에 역상으로 공급하도록 해도 괜찮다.
구체적으로는, DA 변환기(734_H)의 출력을 부하 구동부(750A)의 전류 미러 회로(752_H) 및 부하 구동부(750B)의 전류 미러 회로(752_L)에 공급하고, 또한, DA 변환기(734_L)의 출력을 부하 구동부(750A)의 전류 미러 회로(752_L) 및 부하 구동부(750B)의 전류 미러 회로(752_H)에 공급한다.
이러한 배치를 적용하는 것으로, 1개의 입력펄스(Pin)에 근거하여 동일한 위상지연 조정부(710) 및 스루레이트 조정부(730)를 이용하여 생성된 조정된 기준전류(Is)를 동일한 용량으로 복수의 수직전송전극(1012)용의 부하 구동부(750A, 750B)에 분배할 수 있어, 상보구동시의 쌍방의 수직전송전극(1012)의 등가입력용량(C12)에 격차가 없으면, 상보구동시에 다른 단의 상승 특성과 하강 특성을 고정밀도로 동일하게 설정할 수 있는 이점이 있다.
또한, 도시하지 않았으나, 등가입력용량(C12)이 서로 동일한 2개의 수직전송전극(1012)이 각각 대응하도록, 먼저, 2개의 부하 구동부(750)에 개별적으로 대응하는 부하 구동부(750A, 750B)를 구성할 수 있고, 위상지연 조정부(710)의 펄스 지연부(712)에 대하여도 개별적으로 대응하는 펄스 지연부(712A, 712B)를 구성하고, 스루레이트 조정부(730)의 DA 변환기(734) 및 전환부(736)에 개별적으로 대응하는 DA 변환기(734A, 734B) 및 전환부(736A, 736B)를 구성할 수 있다.
개별적으로 대응하는 펄스 지연부(712A, 712B)는 위상지연 제어부(772)로부터의 지연량 제어신호(P72)에 근거하여 지연 클럭수 레지스터(714)에서 설정되는 지연 클럭수(CKD_H, CKD_L)가 공통으로 설정된다. 또한, 개별적으로 대응하는 DA 변환기(734A, 734B)는 스루레이트 제어부(774)로부터 스루레이트 제어신호(P74)에 근거하여 DAC 데이터 레지스터(738)에서 설정되는 기준 데이터(DAC_H, DAC_L)가 공통으로 설정된다.
이러한 변형예에서는, 각 수직 드라이버(700B)의 펄스 구동 파형 정형 제어부(770)는 동일한 등가입력용량(C12)을 가지는 부하전압(Vout)중 하나(예를 들면, 수직전송전극(1012_1)에서의 부하전압(Vout1))의 실제 동작상태를 감시하고, 그 결과에 근거하여 각 논리입력(예를 들면, 한 쌍의 수직전송클럭(V1, V3))에 대한 지연량 및 스루레이트를 조정한다.
논리입력(1a)으로서 타이밍신호 발생부(810)로부터 공급되는 수직전송클럭(V1)에 대응하는 수직전송전극(1012_1)에서의 부하전압(Vout1)이 소정의 지연량 및 소정의 스루레이트가 되도록 조정하고, 논리입력(1b)으로서 타이밍신호 발생부(810)로부터 공급되는 수직전송클럭(V3)에 대응하는 수직전송전극(1012_3)에서의 부하전압(Vout3)이 소정의 지연량 및 소정의 스루레이트가 되도록 조정한다.
수직전송전극(1012_1)을 전송 및 구동하기 위한 논리입력(1a)(수직전송클럭(V1)) 및 수직전송전극(1012_3)을 전송 및 구동하기 위한 논리입력(1b)(수직전송클럭(V3))은 독립적으로 입력되고, 위상이 다르나, 수직전송전극(1012_1, 1012_3)은 동일한 등가입력용량(C12)을 가지므로, 수직전송전극(1012_1, 1012_3) 양측에 대하여 동일한 위상조정량이 취득될 수 있고, 또한, 동일한 부하전류 조정량(Io의 조정량)이 양측에 설정되더라도, 동일한 스루레이트가 취득될 수 있다.
따라서, 위상지연 조정부(710)(특히, 지연 클럭수 레지스터(714))에 대한 지연량 제어신호(P72)에 의해 각 펄스 지연부(712A, 712B)에서의 위상 지연량을 동일한 양으로 제어하고, 또한, 스루레이트 조정부(730)(특히, DAC 데이터 레지스터 (738))에 대한 스루레이트 제어신호(P74)에 의해 각 DA 변환기(734A, 734B)에서의 스루레이트를 동일한 양으로 제어하고, 수직전송전극(1012_1, 1012_3)의 양측에 대해 위상 지연량 및 스루레이트가 사양을 만족하는 출력펄스가 되도록 할 수 있다.
< 수직 드라이버에의 적용예；제 4 예；복수의 부하에 대한 회로 공유화 방법의 제 2 예 >
도 48은 상기 펄스 드라이버(600)를 CCD 고체촬상소자(1010)의 수직전송전극(1012)을 구동하는 수직 드라이버(50)에 적용한 제 4 구성예를 나타내는 도면이다. 이 제 4 구성예는 도 45에 나타낸 제 1 구성예와 동일하게, 펄스 드라이버(600)에 해당하는 부분에 도 40에 나타낸 구성을 채용하고, 복수의 수직전송전극(1012)에 대하여 일부의 기능부분을 공용하는 제 2 방법을 나타내고 있다.
여기서, 제 2 공유화 방법은, 제 1 공유화 방법과 같이 입력펄스(Pin)에 대한 출력펄스(Pout)의 지연량 및 출력펄스(Pout)의 변화특성(스루레이트)을 감시하고, 위상지연 조정부(710) 및 스루레이트 조정부(730)를 제어하는 펄스 구동 파형 정형 제어부(770)를 복수의 수직전송전극(1012)에 대해 공유함으로써 하드웨어가 감소될 수 있으나, 등가입력용량(C12)의 동일 여부와 상관없이 펄스 구동 파형 정형 제어부(770)를 공용하면서 시분할방식으로 사용되는 점이 제 1 공유화 방법과 다르다.
제 2 공유화 방법을 실현하는 수직전송 구동부(1007C)의 수직 드라이버(700C)와 함께, 펄스 구동 파형 정형 제어부(770)는 복수의 수직전송전극(1012)의 각각에 발생하는 펄스 출력 신호를 시분할방식으로 감시하고, 이 복수의 수직전송전극(1012)의 펄스 출력 신호의 천이특성이 각각의 소정의 특성이 되도록 복수의 수직전송전극(1012)의 각각에 대응하는 파형 정형 처리부(760)를 시분할방식으로 제어하도록 구성되어 있다.
예를 들면, 펄스 구동 파형 정형 제어부(770)를 복수의 수직전송전극(1012)에 의해 시분할방식으로 사용하기 위해서, 먼저, 각 부하 구동부(750)의 출력을 선 택적으로 펄스 구동 파형 정형 제어부(770)에 입력하기 위한 전환부(852)를 구비한다. 전환부(852)의 입력측은 부하 구동부(750) 및 단자(704)사이의 출력선에 접속되고, 출력측은 펄스 구동 파형 정형 제어부(770)의 위상지연 제어부(772) 및 스루레이트 제어부(774)에 접속되어 있다.
또한, 펄스 구동 파형 정형 제어부(770)는 위상지연 제어부(772)로부터 지연량 제어신호(P72)가 각 위상지연 조정부(710)의 지연 클럭수 레지스터(714)에 선택적으로 공급되도록 하는 전환부(854) 및 스루레이트 제어부(774)로부터의 스루레이트 제어신호(P74)가 각 스루레이트 조정부(730)의 DAC 데이터 레지스터(738)에 선택적으로 공급되도록 하는 전환부(856)를 구비하고 있다.
또한, 수직전송 구동부(1007C)는 각 전환부(852, 854, 856)에서의 선택동작을 제어하는 선택신호(P860A, P860B)를 발생하는 선택신호 발생부(860)를 구비하고 있다. 선택신호 발생부(860)는 타이밍신호 발생부(810)로부터 하나의 수직전송전극(1012A)을 전송 및 구동하기 위한 논리입력(1a)(수직전송클럭(VA)) 및 하나의 수직전송전극(1012B)을 전송 구동하기 위한 논리입력(1b)(수직전송클럭(VB))이 공급된다.
펄스 구동 파형 정형 제어부(770)에 의한 제어대상채널(수직전송전극(1012A 또는 1012B)에 대한 파형 정형 조정 여부)의 선택은 논리입력(1a, 1b)에 근거하여 선택신호 발생부(860)에 의해 선택신호(P860A 및 P860B) 중 하나만을 액티브로 하는 것으로 실현된다.
즉, 선택신호 발생부(860)는 선택신호(P860A, P860B)에 의해 수직전송전 극(1012)에 대응하도록 각 전환부(852, 854, 856)의 선택동작을 제어한다. 예를 들면, 하나의 수직전송전극(1012A)에 관련되는 전환부(852A, 854A, 856A)의 제어 입력 단자에 선택신호(P860A)가 공통으로 입력되고, 하나의 수직전송전극(1012B)에 관련되는 전환부(852B, 854B, 856B)의 제어 입력 단자에 선택신호(P860B)가 공통으로 입력된다.
선택신호 발생부(860)는 타이밍신호 발생부(810)로부터 공급되는 논리입력(1a)(수직전송클럭(VA)) 및 논리입력(1b)(수직전송클럭(VB))을 참조하면서 펄스 구동 파형 정형 제어부(770)에서 수직전송전극(1012A)에 대한 피드백 제어를 이용하여 지연량 조정 및 스루레이트 조정을 실시할 때 선택신호(P860A)만을 액티브함으로써 전환부(852A, 854A, 856A)가 온 하도록 하여 펄스 구동 파형 정형 제어부(770)에서 수직전송전극(1012B)에 대한 피드백 제어를 이용하여 지연량 조정 및 스루레이트 조정을 실시할 때 선택신호(P860B)만을 액티브하게 함으로써 전환부(852B, 854B, 856B)가 온 하도록 한다.
이와 같이, 제 2공유화 방법을 실현하는 수직전송 구동부(1007C)가 채용된 구성예에서는 스위치 수단으로서 전환부(852, 854, 856)를 설치하고 펄스 구동 파형 정형 제어부(770)에 의한 제어대상채널을 시분할방식으로 전환함으로써, 입력펄스(Pin)에 대한 출력펄스(Pout)의 지연량 및 출력펄스(Pout)의 변화특성(스루레이트)을 감시하여 위상지연 조정부(710) 및 스루레이트 조정부(730)를 제어하는 펄스 구동 파형 정형 제어부(770)를 복수의 수직전송전극(1012)에 대하여 공유가능하도록 하여 하드웨어를 감소하도록 하고 있다.
본 발명은 첨부된 청구범위 또는 그와 동등한 범위 내에서 설계상의 필요 및 다른 요소에 의하여 다양한 수정, 조합, 부분조합 및 변경이 발생할 수 있다는 것은 이 기술분야에서 통상의 기술을 가진 사람들에 있어 당연한 일이라 하겠다.
이상 상기한 바와 같이, 본 발명에 따르면, 입력된 펄스신호에 근거하여 부하를 구동할 때 파형 형성 처리부는 상기 입력된 펄스신호에 대하여 소정의 파형 형성 처리를 행하고, 펄스 구동 파형 형성 제어부는 부하에서 발생하는 펄스 출력 신호를 감시하고, 지연량과 펄스 출력신호의 천이특성이 소정의 특성이 되도록 파형 형성 처리부를 제어한다.
즉, 부하에서 발생된 실제 작업 상태에서의 펄스 출력신호가 감시되며, 피드백 제어가 이루어져 펄스 출력신호와 같은 천이특성이 소정치가 되도록 한다.
또한, 본 발명에 따르면, 긴 노출 기간 동안에 핫 스팟들이 발생되는 일이 방지되므로, 화질의 저하가 방지될 수 있다.
또한, 본 발명에 따르면, 크로스토크 및 속도의 증가와 같은 현상이 방지될 수 있으며, 다상의 원래의 장점들 및 취급 전하량의 향상과 저진폭화에 의한 전력감소를 유지할 수 있다.
또한, 본 발명에 따르면, 부하에서 발생된 실제 작업 상태에서의 펄스 출력신호가 감시되며, 피드백 제어가 이루어져 펄스 출력신호와 같은 천이특성이 소정치가 되도록 한다. 그러므로, 부하 특성의 불규칙성, 구동특성의 불규칙성, 또는 환경격차가 존재하더라도 일정한 천이특성들이 얻어질 수 있다.
따라서 본 발명에 따르면, 부하를 완만한 천이특성을 가지는 펄스신호로 구동할 때, 적합한 지연량과 경사 특성을 가지는 구동이 부하 용량의 제조 격차, 구동용 소자의 제조 격차의 영향과 환경 변화를 받지 않으면서, 실현될 수 있다.
Claims (46)
- 반도체 기판상에 설치된 수광소자를 포함하는 촬상영역과,기판 바이어스 회로와,상기 기판 바이어스 회로의 출력을 수신하고, 기판 펄스에 따라 상기 기판 바이어스 회로의 출력을 상기 반도체 기판에 인가하는 클램프 회로를 구비하며,소정 기간에 상기 클램프 회로의 전류를 경감하도록 제어하는 기판 바이어스 제어회로를 가지는 것을 특징으로 하는 고체촬상장치.
- 제 1항에 있어서,상기 기판 바이어스 제어회로는,상기 소정 기간 동안에 상기 클램프 회로의 입력 전압 단자의 중간 출력과 기판 전압의 출력의 차이를 줄이도록 제어하는 것을 특징으로 하는 고체촬상장치.
- 제 2항에 있어서,상기 기판 바이어스 제어회로는,상기 소정 기간에 상기 클램프 회로의 입력 전압 단자의 중간 출력과 기판 전압의 출력 사이에 전압을 상승시키는 프리드라이버와 외부 클램프 회로를 포함하는 전류 경감부를 구비하는 것을 특징으로 하는 고체촬상장치.
- 제 3항에 있어서,상기 전류 경감부는,상기 프리드라이버의 전압을 감소시키고, 상기 기판 전압의 출력이 원래의 설정치가 되도록 보정하는 부하 회로를 포함하는 것을 특징으로 하는 고체촬상장치.
- 제 3항에 있어서,상기 기판 바이어스 제어회로는,상기 전류 경감부의 동작을 온/오프하는 스위치를 가지고,장시간 노출기간을 포함하며, 기판 펄스가 인가되지 않을 때의 기간 동안에 상기 스위치를 온 시킴으로써, 상기 내장된(built-in) 클램프 회로 내에 전류가 흐르지 않도록 제어하는 것을 특징으로 하는 고체촬상장치.
- 제 4항에 있어서,상기 기판 바이어스 제어회로는,상기 전류 경감부의 동작을 온/오프하는 스위치를 가지고,장시간 노출기간을 포함하며, 기판 펄스가 인가되지 않을 때의 기간 동안에 상기 스위치를 온 시킴으로써, 상기 내장 클램프 회로 내에 전류가 흐르지 않도록 제어하는 것을 특징으로 하는 고체촬상장치.
- 제 2항에 있어서,상기 기판 바이어스 제어회로는,상기 내장 클램프 회로의 입력 전압 단자의 중간 출력과 기판 전압의 출력 사이에 접속되는 스위치 소자를 가지고,장시간 노출기간을 포함하며, 기판 펄스가 인가되지 않을 때의 기간 동안에 상기 스위치를 온 시킴으로써, 상기 내장 클램프 회로 내에 전류가 흐르지 않도록 제어하는 것을 특징으로 하는 고체촬상장치.
- 제 5항에 있어서,상기 기판 바이어스 제어회로는,장시간 노출기간 동안의 제어에 따라, 상기 내장 클램프 회로의 입력 전압 단자의 중간 출력을 전압을 강하시키는 기능을 가지는 것을 특징으로 하는 고체촬상장치.
- 제 6항에 있어서,상기 기판 바이어스 제어회로는,장시간 노출기간 동안의 제어에 따라, 상기 내장 클램프 회로의 입력 전압 단자의 중간 출력을 전압을 강하시키는 기능을 가지는 것을 특징으로 하는 고체촬상장치.
- 제 7항에 있어서,장시간 노출기간 동안의 제어에 따라, 상기 내장 클램프 회로의 입력 전압 단자의 중간 출력을 전압을 강하시키는 기능을 가지는 것을 특징으로 하는 고체촬상장치.
- 반도체 기판상에 설치된 수광소자를 포함하는 촬상영역과, 기판 바이어스 회로와, 상기 기판 바이어스 회로의 출력을 수신하고, 기판 펄스에 따라 상기 기판 바이어스 회로의 출력을 상기 반도체 기판에 인가하는 클램프 회로를 구비하는 고체촬상장치를 구동하는 고체촬상장치의 구동방법에 있어서,상기 방법은,영구적으로 또는 장시간 노출기간 중에, 상기 클램프 회로의 입력 전압 단자의 중간 출력과 기판 전압의 출력과의 차이가 작아지도록 상기 클램프 회로의 전류를 감소시키는 단계를 포함하는 것을 특징으로 하는 고체촬상장치의 구동방법.
- 카메라에 있어서,고체촬상장치와,상기 고체촬상장치의 촬상영역에 입사광을 유도하는 광학계와,상기 고체촬상장치에 의해 얻어지는 화상에 소정의 처리를 실행하는 신호처리회로를 포함하며,상기 고체촬상장치는,반도체 기판상에 설치된 수광소자를 포함하는 촬상영역과,기판 바이어스 회로와,상기 기판 바이어스 회로의 출력을 수신하고, 기판 펄스에 따라 상기 기판 바이어스 회로의 출력을 상기 반도체 기판에 인가하는 클램프 회로를 구비하며,상기 고체촬상장치는, 또한, 소정 기간 동안에 상기 클램프 회로의 전류를 경감하는 기판 바이어스 제어회로를 가지는 것을 특징으로 하는 카메라.
- 전하전송장치에 있어서,3상 이상의 전송펄스에 의해 전송 및 구동되고, 신호전하를 전송하는 전하 전송부와,상기 3상 이상의 전송펄스를 공급하고, 상기 전하 전송부를 구동하는 구동부를 가지며,상기 3상 이상의 상기 전송펄스는, 제 1 레벨과 제 2 레벨을 가지며,상기 구동부는, 3상 이상의 다상 구동을 이용하고, 상기 제 1 레벨의 기간이 각 시간에 1상만 존재하고, 대응하는 제 1 레벨의 전압이 전송방향 순서대로 출력되도록 상기 전하 전송부를 구동하는 것을 특징으로 하는 전하전송장치.
- 제 13항에 있어서,상기 전하 전송부는,상기 각 전송펄스가 인가되는 전송 게이트 전극이 병렬로 배열되고,최종단의 전송 게이트 전극이 상기 전송펄스와는 다른 최종 전송펄스의 공급 배선에 접속되어 있는 것을 특징으로 하는 전하전송장치.
- 제 14항에 있어서,상기 구동부는,상기 3상 이상의 전송펄스의 진폭을 상기 최종 전송펄스의 진폭보다 낮게 설정하는 것을 특징으로 하는 전하전송장치.
- 제 14항에 있어서,상기 구동부는,상기 최종 전송펄스의 의무비(duty ratio)를 50％로 설정하고, 최종단을 구동하는 것을 특징으로 하는 전하전송장치.
- 제 15항에 있어서,상기 구동부는,상기 최종 전송펄스의 의무비를 50％로 설정하고, 최종단을 구동하는 것을 특징으로 하는 전하전송장치.
- 제 16항에 있어서,상기 구동부는,상기 전하 전송부의 최종단을 제외한 전송단을 3상 전송펄스로 구동하는 것을 특징으로 하는 전하전송장치.
- 제 18항에 있어서,상기 전하 전송부는,리셋 펄스가 제 2 레벨일 때 리셋 동작을 실시하는 리셋부를 가지며,상기 구동부는,상기 최종단 게이트 전극에 인가되는 최종 전송펄스가 제 1 레벨로부터 제 2 레벨로 천이하는 기간이 상기 3상의 전송펄스 중 제 1상 전송펄스가 제 1 레벨로부터 제 2 레벨로 천이하는 기간에 의해 지연되고, 제 3상 전송펄스가 제 2 레벨로부터 제 1 레벨로 천이하는 기간과 대향하는 기간인 제 2상 전송펄스가 제 1 레벨로부터 제 2 레벨로 천이하는 기간이, 상기 리셋 펄스가 제 2 레벨의 기간 내에 중첩되도록, 상기 전하 전송부를 구동하는 것을 특징으로 하는 전하전송장치.
- 제 18항에 있어서,상기 구동부는,상기 최종 전송펄스가 제 2 레벨로부터 제 1 레벨로 천이하는 기간에서, 상기 3상 전송펄스 중에서 제 1상 전송펄스가 제 2 레벨로부터 제 1 레벨로 천이하는 기간과, 제 3상 전송펄스가 제 1 레벨로부터 제 2 레벨로 천이하는 기간이 설정되도록 상기 전하 전송부를 구동하는 것을 특징으로 하는 전하전송장치.
- 제 18항에 있어서,상기 구동부는,데이터상(data phase)의 샘플링 시점에서 천이하는 3상 전송펄스 중에서 한 개의 전송펄스의 제 1 레벨과 제 2 레벨 사이의 천이와, 다른 전송펄스의 제 1 레벨과 제 2 레벨 사이의 천이가 상보적으로 이루어지도록 상기 전하 전송부를 구동하는 것을 특징으로 하는 전하전송장치.
- 고체촬상장치에 있어서,복수의 광전변환 소자와,3상 이상의 전송펄스에 의해 전송 구동되고, 상기 광전변환 소자에서 얻은 신호전하를 전송하는 전하 전송부와,상기 3상 이상의 전송펄스를 공급하고, 상기 전하 전송부를 구동하는 구동부를 가지고,상기 3상 이상의 상기 전송펄스는, 제 1 레벨과 제 2 레벨을 가지며,상기 구동부는, 3상 이상의 다상 구동을 이용하고, 상기 제 1 레벨의 기간이 각 시간에 1상만 존재하고, 대응하는 제 1 레벨의 전압이 전송방향 순서대로 출력되도록 상기 전하 전송부를 구동하는 것을 특징으로 하는 고체촬상장치.
- 제 22항에 있어서,상기 전하 전송부는,상기 각 전송펄스가 인가되는 전송 게이트 전극이 병렬로 배열되고, 최종단의 전송 게이트 전극이 상기 각 전송펄스와는 다른 최종 전송펄스의 공급 배선에 접속되며,상기 구동부는,상기 최종 전송펄스의 의무비를 50％로 설정하고, 최종단을 구동하는 것을 특징으로 하는 고체촬상장치.
- 제 23항에 있어서,상기 구동부는,상기 3상 이상의 전송펄스의 진폭을 상기 최종 전송펄스의 진폭보다 낮게 설정하는 것을 특징으로 하는 고체촬상장치.
- 제 23항에 있어서,상기 구동부는,상기 전하 전송부에서 최종단을 제외한 전송단을 3상 전송펄스로 구동하는 것을 특징으로 하는 고체촬상장치.
- 제 25항에 있어서,상기 전하 전송부는,리셋 펄스가 제 2 레벨일 때에 리셋 동작을 실시하는 리셋부를 가지며,상기 구동부는,상기 최종단 게이트 전극에 인가되는 최종 전송펄스가 제 1 레벨로부터 제 2 레벨로 천이하는 기간이, 상기 3상의 전송펄스 중 제 1상 전송펄스가 제 1 레벨로부터 제 2 레벨로 천이하는 기간에 의해 지연되고, 제 3상 전송펄스가 제 2 레벨로부터 제 1 레벨로 천이하는 기간과 대향하는 기간인, 제 2상 전송펄스가 제 1 레벨로부터 제 2 레벨로 천이하는 기간이, 상기 리셋 펄스가 제 2 레벨인 기간 내에 중첩되도록 상기 전하 전송부를 구동하는 것을 특징으로 하는 고체촬상장치.
- 제 25항에 있어서,상기 최종 전송펄스가 제 2 레벨로부터 제 1 레벨로 천이하는 기간에서, 상기 3상 전송펄스 중 제 1상 전송펄스가 제 2 레벨로부터 제 1 레벨로 천이하는 기간과, 제 3상 전송펄스가 제 1 레벨로부터 제 2 레벨로 천이하는 기간이 설정되도록 상기 전하 전송부를 구동하는 것을 특징으로 하는 고체촬상장치.
- 제 25항에 있어서,상기 구동부는,데이터상(data phase)의 샘플링 시점에서 천이하는 3상 전송펄스 중에서, 한 개의 전송펄스의 제 1 레벨과 제 2 레벨 사이의 천이와, 다른 전송펄스의 제 1 레벨과 제 2 레벨 사이의 천이가 상보적으로 이루어지도록 상기 전하 전송부를 구동 하는 것을 특징으로 하는 고체촬상장치.
- 카메라에 있어서,고체촬상장치와,상기 고체촬상장치의 촬상영역에 입사광을 유도하는 광학계와,상기 고체촬상장치에 의해 얻어지는 화상에 소정의 처리를 실행하는 신호처리회로를 포함하며,상기 고체촬상장치는,복수의 광전변환 소자와,3상 이상의 전송펄스에 의해 전송 구동되고, 상기 광전변환 소자로부터 얻어진 신호전하를 전송하는 전하 전송부와,상기 3상 이상의 전송펄스를 공급하고, 상기 전하 전송부를 구동하는 구동부를 가지며,상기 3상 이상의 각 전송펄스는 제 1 레벨과 제 2 레벨을 가지며,상기 구동부는, 3상 이상의 다상 구동을 이용하고, 상기 제 1 레벨의 기간이 각 시간에 1상만 존재하고, 대응하는 제 1 레벨의 전압이 전송방향 순서대로 출력되도록 상기 전하 전송부를 구동하는 것을 특징으로 하는 카메라.
- 복수의 광전변환 소자와, 3상 이상의 전송펄스에 의해 전송 구동되고, 상기 광전변환 소자로부터 얻어진 신호전하를 전송하는 전하 전송부와, 상기 3상 이상의 전송펄스를 공급하고, 상기 전하 전송부를 구동하는 구동부를 가지는 고체촬상장치의 구동방법에 있어서,3상 이상의 다상 구동을 이용하는 단계와,상기 제 1 레벨의 기간이 각 시간에 1상만 존재하고, 대응하는 제 1 레벨의 전압이 전송방향 순서대로 출력되도록, 상기 전하 전송부를 구동하는 단계를 구비하는 것을 특징으로 하는 고체촬상장치의 구동방법.
- 입력된 펄스신호에 근거하여 부하를 구동하는 구동방법에 있어서,상기 부하에 발생하는 펄스 출력 신호를 감시하고,상기 펄스 출력 신호의 천이특성이 소정의 특성이 되도록, 상기 입력된 펄스신호에 대하여 소정의 파형 형성 처리를 행하는 단계와,파형 형성 처리 후의 신호를 이용하여 상기 부하를 구동하는 것을 특징으로 하는 구동방법.
- 입력된 펄스신호에 근거하여 부하를 구동하는 구동장치에 있어서,상기 입력된 펄스신호에 대하여 소정의 파형 형성 처리를 실행하는 파형 형성 처리부와,상기 부하에 발생하는 펄스 출력 신호를 감시하고, 상기 펄스 출력 신호의 천이특성이 소정의 특성이 되도록, 상기 파형 형성 처리부를 제어하는 펄스 구동 파형 형성 제어부를 구비하는 것을 특징으로 하는 구동장치.
- 제 32항에 있어서,상기 파형 형성 처리부는,입력된 펄스신호의 천이 타이밍을 조정하는 위상지연 조정부를 포함하며,상기 펄스 구동 파형 형성 제어부는,상기 천이특성으로서 상기 부하에 발생하는 펄스 출력 신호의 상기 입력된 펄스신호에 대한 위상 지연량을 감시하며, 상기 펄스 출력 신호의 위상 지연량이 소정치가 되도록, 상기 위상지연 조정부를 제어하는 것을 특징으로 하는 구동장치.
- 제 33항에 있어서,상기 위상지연 조정부는,상기 천이 타이밍을 설정 클럭 수만큼 지연시키는 펄스 지연부를 가지며,상기 펄스 구동 파형 형성 제어부는,상기 펄스 출력 신호의 위상 지연량이 소정치가 되도록, 상기 펄스 지연부에 설정된 상기 설정 클럭 수를 조정하는 것을 특징으로 하는 구동장치.
- 제 33항에 있어서,입력된 펄스신호의 변화특성을 조정하는 변화특성 조정부를 더 구비하며,상기 펄스 구동 파형 형성 제어부는,상기 천이특성으로서 상기 부하에 발생하는 펄스 출력 신호의 변화특성을 감 시하며, 상기 펄스 출력 신호의 변화특성이 소정치가 되도록 상기 변화특성 조정부를 제어하는 것을 특징으로 하는 구동장치.
- 제 32항에 있어서,상기 파형 형성 처리부는,입력된 펄스신호의 변화특성을 조정하는 변화특성 조정부를 구비하며,상기 펄스 구동 파형 형성 제어부는,상기 천이특성으로서 상기 부하에 발생하는 펄스 출력 신호의 변화특성을 감시하고, 상기 펄스 출력 신호의 변화특성이 소정치가 되도록 상기 변화특성 조정부를 제어하는 것을 특징으로 하는 구동장치.
- 제 35항에 있어서,상기 파형 형성 처리부는,리액턴스성의 상기 부하를 구동하는 것과 동시에, 상기 리액턴스성의 부하에 대해 적분 동작을 실행하는 부하 구동부를 구비하며,상기 변화특성 조정부는,상기 부하 구동부에 공급된 전단구동신호의 진폭을 디지털 데이터에 근거하여 조정하는 DA 변환부를 가지며,상기 펄스 구동 파형 형성 제어부는,상기 펄스 출력 신호의 변화특성이 소정치가 되도록 상기 DA 변환부에 설정 된 상기 디지털 데이터를 조정하는 것을 특징으로 하는 구동장치.
- 제 37항에 있어서,상기 DA변환부는,소정의 제 1의 디지털 데이터에 근거하여 상기 부하 구동부에 공급된 상기 전단구동신호의 진폭을 조정하는 제 1의 DA 변환부와,상기 제 1의 DA 변환부의 출력을 참조하면서, 제 2의 디지털 데이터에 근거하여 상기 부하 구동부에 공급된 상기 전단구동신호의 진폭을 조정하는 제 2의 DA 변환부를 구비하며,상기 펄스 구동 파형 형성 제어부는,상기 펄스 출력 신호의 변화특성이 소정치가 되도록 상기 제 2의 DA 변환부에 설정된 상기 제 2의 디지털 데이터를 조정하는 것을 특징으로 하는 구동장치.
- 제 32항에 있어서,상기 부하는 용량성 리액턴스이며,상기 파형 형성 처리부는,상기 용량성 리액턴스를 정전류를 이용하여 구동하는 것과 동시에, 상기 용량성 리액턴스에 대해 적분 동작을 실행하는 부하 구동부를 구비하며,상기 펄스 구동 파형 형성 제어부는,상기 용량성 리액턴스에서 발생하는 펄스 출력전압 신호를 감시하는 것을 특 징으로 하는 구동장치.
- 제 32항에 있어서,상기 부하는 유도성 리액턴스이며,상기 파형 형성 처리부는,상기 유도성 리액턴스를 정전압으로 구동하는 것과 동시에, 상기 유도성 리액턴스에 대해 적분 동작을 실행하는 부하 구동부를 구비하며,상기 펄스 구동 파형 형성 제어부는,상기 유도성 리액턴스에 발생하는 펄스 출력 전류 신호를 감시하는 것을 특징으로 하는 구동장치.
- 전자 기기에 있어서,입력된 펄스신호에 근거하여 부하를 소정의 타이밍에 구동하는 구동 제어부와,상기 구동 제어부에 의한 구동에 의해 얻어지는 출력 신호를 사용하여 소정의 신호 처리를 행하는 신호 처리부를 구비하며,상기 구동 제어부는,상기 입력된 펄스신호에 대해서 소정의 파형 형성 처리를 실행하는 파형 형성 처리부와,상기 부하에 발생하는 펄스 출력 신호를 감시하고, 상기 펄스 출력 신호의 천이특성이 소정의 특성이 되도록, 상기 파형 형성 처리부를 제어하는 펄스 구동 파형 형성 제어부를 구비하는 것을 특징으로 하는 전자기기.
- 제 41항에 있어서,입사된 전자파에 대응하는 신호전하를 생성하고 매트릭스 형태로 배열된 전하 생성부와,상기 전하 생성부에 의해 생성된 신호전하를 한 방향으로 차례차례 전송하는 제 1의 전송전극이 설치된 제 1 전하 전송부와,상기 제 1 전하 전송부로부터 전송된 신호전하를 상기 한 방향과는 다른 방향으로 차례차례 전송하는 제2의 전송전극이 설치된 제 2 전하 전송부를 구비한 촬상부를 더 구비하며,상기 신호 처리부는,상기 촬상부로부터 출력되는 촬상신호를 사용하여 소정의 신호 처리를 실행하고,상기 부하는, 상기 전하 전송부를 구동하기 위한 상기 전송전극에 형성되는 용량성 리액턴스인 것을 특징으로 하는 전자기기.
- 제 41항에 있어서,상기 파형 형성 처리부는,상기 부하를 구동하는 부하 구동부를 복수의 상기 부하에 대하여 개별적으로 구비하며,상기 펄스 구동 파형 형성 제어부는,상기 복수의 부하에 대하여 공통적으로 사용되도록 구성되어 있는 것을 특징으로 하는 전자기기.
- 제 43항에 있어서,상기 펄스 구동 파형 형성 제어부는,동일한 특성을 가지는 상기 복수의 부하의 어느 한 부하에서 발생하는 펄스 출력 신호를 감시하고, 상기 복수의 부하의 각각의 상기 펄스 출력 신호의 천이특성이 각각 소정의 특성이 되도록, 상기 복수의 부하의 각각에 대응하는 상기 파형 형성 처리부를 제어하는 것을 특징으로 하는 전자기기.
- 제 43항에 있어서,상기 펄스 구동 파형 형성 제어부는,상기 복수의 부하의 각각에서 발생하는 펄스 출력 신호를 시분할로 감시하며, 상기 복수의 부하의 상기 펄스 출력 신호의 각각의 천이특성이 소정의 특성이 되도록, 상기 복수의 부하의 각각에 대응하는 상기 파형 형성 처리부를 시분할로 제어하는 것을 특징으로 하는 전자기기.
- 제 43항에 있어서,상기 전자기기의 동작상태에 따라 상기 파형 형성 처리부에 의한 상기 파형 형성 처리부에 대한 제어 동작을 제어하는 동작 제어부를 더 구비하는 것을 특징으로 하는 전자기기.
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2006-00038448 | 2006-02-15 | ||
| JP2006038448A JP4506684B2 (ja) | 2006-02-15 | 2006-02-15 | 負荷を駆動する駆動方法および駆動装置、並びに電子機器 |
| JPJP-P-2006-00194913 | 2006-07-14 | ||
| JP2006194913A JP4165583B2 (ja) | 2006-07-14 | 2006-07-14 | 電荷転送装置、固体撮像装置、およびカメラ、並びに固体撮像装置の駆動方法 |
| JP2006206141A JP4306701B2 (ja) | 2006-07-28 | 2006-07-28 | 固体撮像装置、およびその駆動方法、並びにカメラ |
| JPJP-P-2006-00206141 | 2006-07-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070082561A true KR20070082561A (ko) | 2007-08-21 |
| KR101361170B1 KR101361170B1 (ko) | 2014-02-07 |
Family
ID=38471305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070015969A KR101361170B1 (ko) | 2006-02-15 | 2007-02-15 | 고체촬상장치, 그 구동방법, 카메라, 전하전송장치, 부하를구동하기 위한 구동방법 및 구동장치와 전자기기 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US7817200B2 (ko) |
| KR (1) | KR101361170B1 (ko) |
| TW (1) | TWI370678B (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100882986B1 (ko) * | 2007-09-07 | 2009-02-12 | 주식회사 동부하이텍 | 이미지센서 및 그 제조방법 |
| KR20160141345A (ko) * | 2015-05-31 | 2016-12-08 | 엘지디스플레이 주식회사 | 액정 표시 장치 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7750964B2 (en) * | 2005-09-30 | 2010-07-06 | Sony Corporation | Method and apparatus for driving a semiconductor device including driving of signal charges within and outside an effective transfer period |
| WO2009017805A1 (en) * | 2007-08-01 | 2009-02-05 | Analog Devices, Inc. | Methods and apparatus for variable mode drivers |
| JP5126963B2 (ja) * | 2007-12-10 | 2013-01-23 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
| US8098271B2 (en) * | 2008-08-22 | 2012-01-17 | Fuji Xerox Co., Ltd. | Exposure device, light-emitting device, image forming apparatus and failure diagnosing method |
| JP5476876B2 (ja) * | 2009-09-11 | 2014-04-23 | 株式会社リコー | センサ駆動回路、ドライバ装置、画像読取装置、及び画像形成装置 |
| US8184187B2 (en) * | 2010-04-30 | 2012-05-22 | Truesense Imaging, Inc. | Controlling electronic shutter in image sensors |
| US8203638B2 (en) * | 2010-04-30 | 2012-06-19 | Truesense Imaging, Inc. | Electronic shutter control in image sensors |
| US8184186B2 (en) * | 2010-04-30 | 2012-05-22 | Truesense Imaging, Inc. | Electronic shutter control in image sensors |
| US8199238B2 (en) | 2010-04-30 | 2012-06-12 | Truesense Imaging, Inc. | Electronic shutter control in image sensors |
| JP5629134B2 (ja) * | 2010-06-14 | 2014-11-19 | パナソニック株式会社 | 電荷結合素子の駆動装置、空間情報検出装置 |
| JP2013005297A (ja) | 2011-06-17 | 2013-01-07 | Sony Corp | 撮像素子および駆動方法、並びに電子機器 |
| TWI506777B (zh) * | 2012-07-03 | 2015-11-01 | Sony Corp | A solid-state imaging device, a solid-state imaging device, and a camera device |
| US8816754B1 (en) | 2012-11-02 | 2014-08-26 | Suvolta, Inc. | Body bias circuits and methods |
| JP2015060909A (ja) * | 2013-09-18 | 2015-03-30 | オリンパス株式会社 | 半導体装置 |
| TWI532032B (zh) * | 2013-09-30 | 2016-05-01 | 聯詠科技股份有限公司 | 省電方法及其相關削角電路 |
| TWI468713B (zh) * | 2013-11-29 | 2015-01-11 | Univ Nat Cheng Kung | 超電容之電容能力估算方法 |
| KR20180047392A (ko) * | 2016-10-31 | 2018-05-10 | 삼성전자주식회사 | 안테나장치 |
| US10355132B2 (en) | 2017-03-20 | 2019-07-16 | North Carolina State University | Power MOSFETs with superior high frequency figure-of-merit |
| TWI685959B (zh) * | 2019-01-07 | 2020-02-21 | 力晶積成電子製造股份有限公司 | 影像感測器及其製造方法 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4481522A (en) * | 1982-03-24 | 1984-11-06 | Rca Corporation | CCD Imagers with substrates having drift field |
| JPH01248664A (ja) | 1988-03-30 | 1989-10-04 | Toshiba Corp | Ｃｃｄレジスタの電荷転送回路 |
| JPH02159175A (ja) | 1988-12-12 | 1990-06-19 | Sharp Corp | 撮像装置 |
| JP3635681B2 (ja) | 1994-07-15 | 2005-04-06 | ソニー株式会社 | バイアス回路の調整方法、電荷転送装置、及び電荷検出装置とその調整方法 |
| JP3579993B2 (ja) * | 1995-10-24 | 2004-10-20 | ソニー株式会社 | 固体撮像装置 |
| JP3440722B2 (ja) * | 1996-09-20 | 2003-08-25 | ソニー株式会社 | 固体撮像装置およびその駆動方法並びにカメラ |
| JP4178621B2 (ja) | 1998-10-30 | 2008-11-12 | ソニー株式会社 | 固体撮像素子およびその駆動方法並びにカメラシステム |
| JP3397151B2 (ja) * | 1998-12-10 | 2003-04-14 | 日本電気株式会社 | 固体撮像素子の駆動方法 |
| JP2000261726A (ja) | 1999-03-10 | 2000-09-22 | Matsushita Electronics Industry Corp | 電荷転送装置の駆動方法 |
| US6518607B2 (en) * | 2000-07-31 | 2003-02-11 | Isetex, Inc. | Low feed through-high dynamic range charge detection using transistor punch through reset |
| JP4338298B2 (ja) * | 2000-10-04 | 2009-10-07 | 富士フイルム株式会社 | 電荷転送装置およびその駆動方法 |
| JP2002124873A (ja) * | 2000-10-18 | 2002-04-26 | Mitsubishi Electric Corp | 半導体装置 |
| JP3747845B2 (ja) * | 2000-12-25 | 2006-02-22 | ソニー株式会社 | 固体撮像素子の駆動方法 |
| AU2003235300A1 (en) | 2002-04-22 | 2003-11-03 | National Institute Of Advanced Industrial Science And Technology | High-speed signal transmission system |
| JP4403715B2 (ja) | 2003-04-23 | 2010-01-27 | ソニー株式会社 | 固体撮像装置 |
| JP3838222B2 (ja) * | 2003-05-30 | 2006-10-25 | コニカミノルタフォトイメージング株式会社 | 撮像装置 |
| JP2005260407A (ja) | 2004-03-10 | 2005-09-22 | Fuji Photo Film Co Ltd | 撮像素子の読出制御装置および撮影装置 |
| JP4277718B2 (ja) | 2004-03-17 | 2009-06-10 | ソニー株式会社 | Ｃｃｄ固体撮像素子及びその駆動方法 |
| JP4391878B2 (ja) | 2004-04-28 | 2009-12-24 | オリンパス株式会社 | 画像処理装置、画像処理方法、及びプログラム |
| US7750964B2 (en) * | 2005-09-30 | 2010-07-06 | Sony Corporation | Method and apparatus for driving a semiconductor device including driving of signal charges within and outside an effective transfer period |
-
2007
- 2007-02-09 TW TW096104704A patent/TWI370678B/zh not_active IP Right Cessation
- 2007-02-12 US US11/704,982 patent/US7817200B2/en not_active Expired - Fee Related
- 2007-02-15 KR KR1020070015969A patent/KR101361170B1/ko not_active IP Right Cessation
-
2009
- 2009-09-15 US US12/585,425 patent/US7944489B2/en not_active Expired - Fee Related
- 2009-09-15 US US12/585,424 patent/US8031252B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100882986B1 (ko) * | 2007-09-07 | 2009-02-12 | 주식회사 동부하이텍 | 이미지센서 및 그 제조방법 |
| KR20160141345A (ko) * | 2015-05-31 | 2016-12-08 | 엘지디스플레이 주식회사 | 액정 표시 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101361170B1 (ko) | 2014-02-07 |
| US20070206423A1 (en) | 2007-09-06 |
| TWI370678B (en) | 2012-08-11 |
| US8031252B2 (en) | 2011-10-04 |
| US20100007781A1 (en) | 2010-01-14 |
| TW200746805A (en) | 2007-12-16 |
| US7817200B2 (en) | 2010-10-19 |
| US7944489B2 (en) | 2011-05-17 |
| US20100007782A1 (en) | 2010-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101361170B1 (ko) | 고체촬상장치, 그 구동방법, 카메라, 전하전송장치, 부하를구동하기 위한 구동방법 및 구동장치와 전자기기 | |
| US7750964B2 (en) | Method and apparatus for driving a semiconductor device including driving of signal charges within and outside an effective transfer period | |
| US7884872B2 (en) | Method for driving solid-state imaging apparatus and solid-state imaging apparatus | |
| JP4506684B2 (ja) | 負荷を駆動する駆動方法および駆動装置、並びに電子機器 | |
| KR101252270B1 (ko) | 고체촬상소자, 고체촬상소자의 구동방법, 촬상장치 및 화상입력장치 | |
| JPH10150183A (ja) | 固体撮像装置およびその駆動方法並びにカメラ | |
| US20040239790A1 (en) | Image capturing apparatus | |
| JP2007097018A (ja) | 容量性負荷を有する半導体装置を駆動する駆動方法および駆動装置、並びに電子機器 | |
| US8120567B2 (en) | Shift register, and solid state image sensor and camera using shift register | |
| JP2003304452A (ja) | 撮像装置 | |
| JP3113406B2 (ja) | スチルビデオカメラの撮像素子制御装置 | |
| US6778215B1 (en) | Driving method of solid-state image pickup device and image pickup system | |
| JP2006270593A (ja) | 固体撮像素子の駆動方法 | |
| JP3878575B2 (ja) | 固体撮像装置及びその駆動方法 | |
| JPH1013748A (ja) | 固体撮像装置およびその駆動方法、並びに固体撮像装置を用いたカメラ | |
| JP2008311970A (ja) | 固体撮像装置の駆動方法、固体撮像装置 | |
| JP4296025B2 (ja) | 固体撮像装置及びその駆動方法 | |
| JP4001904B2 (ja) | 固体撮像装置の駆動方法 | |
| JP5211072B2 (ja) | 固体撮像装置の駆動方法 | |
| JP2007159024A (ja) | Ｃｃｄ型固体撮像素子の駆動方法及びｃｃｄ型固体撮像装置 | |
| KR20070021076A (ko) | 고체촬상소자, 고체촬상소자의 구동방법, 촬상장치 및화상입력장치 | |
| JP2010063175A (ja) | 容量性負荷を有する半導体装置を駆動する駆動方法および駆動装置、並びに電子機器 | |
| JP2010063176A (ja) | 容量性負荷を有する半導体装置を駆動する駆動方法および駆動装置、並びに電子機器 | |
| JP2010022066A (ja) | 固体撮像素子の駆動装置、画像入力装置および固体撮像素子の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |