JP4306701B2 - 固体撮像装置、およびその駆動方法、並びにカメラ - Google Patents

Description

本発明は、固体撮像装置、およびその駆動方法、並びにカメラに関し、特にオーバーフロードレイン（ＯＦＤ）構造を持つＣＣＤ(Charge Coupled Device) 型固体撮像素子（以下、ＣＣＤ撮像素子と称する）を用いた固体撮像装置およびその駆動方法、並びにカメラに関するものである。

ＣＣＤ固体撮像素子の撮像領域は、ｎ型半導体基板を例にとると、このｎ型半導体基板にｐ型のウェル領域が形成され、更にこのウェル領域の表面にｎ型の光電変換部、即ち受光部が形成され、この受光部が複数のマトリクス状に配列されて構成されている。

このようなＣＣＤ固体撮像素子において、光の入射によって受光部に蓄積される信号電荷ｅの許容量、いわゆる受光部の取り扱い電荷量について図１に関連付けて説明する。

図１（Ａ），（Ｂ）は、一般的な縦型オーバーフロードレイン構造を持つ固体撮像素子の光電変換を行う受光部のポテンシャル分布を示す図である。図１（Ａ）は基板電圧Ｖｓｕｂ調整前のポテンシャル分布図であり、図１（Ｂ）は基板電圧Ｖｓｕｂ調整後のポテンシャル分布図である。

図１のポテンシャル分布図に示すように、いわゆる受光部の取り扱い電荷量はｐ型のウェル領域で構成されるオーバーフローバリアＯＦＢのポテンシャル障壁φａの高さで決定される。
すなわち、受光部に蓄積される信号電荷ｅが取り扱い電荷量を超えた場合、その超えた分の電荷がオーバーフローバリアのポテンシャル障壁φａを超えてオーバーフロードレインＯＦＤを構成するｎ型基板にあふれ、結果的に捨てられる。なお、図１中の符号ａは受光部上の酸化膜を示している。

この受光部の取り扱い電荷量、つまりオーバーフローバリアＯＦＢのポテンシャル障壁φａの高さは、オーバーフロードレインとなる基板に印加するバイアス電圧、すなわちいわゆる基板電圧Ｖｓｕｂによって制御している。
しかし、この構造は、デバイスの製造ばらつきのために、オーバーフローバリアＯＦＢのポテンシャル障壁φの高さが図１中破線で示すようにチップ毎、また同一チップでも受光部毎にばらつく。ここで、固体撮像素子は受光部に蓄積される信号電荷の最大量（飽和信号量）を品質管理上一定の仕様値以上とする必要があるため、あるチップの基板電圧Ｖｓｕｂの設定はチップ内の受光部全てが前記仕様を満たす飽和信号量となるような基板バイアス電圧Ｖｓｕｂとする。

この基板バイアス電圧Ｖｓｕｂの設定回路には、たとえばエミッタフォロワ回路が形成されており、エミッタフォロワ回路を含む基板電圧設定回路は種々提案されている（たとえば、特許文献１、２、３参照）。

図２は、基本的な基板バイアス電圧設定回路を搭載した固体撮像装置の概略構成を示す図である。

図２に示すように、固体撮像装置を構成するＣＣＤチップ１に、基板バイアス設定回路２が設けられている。
基板バイアス設定回路２は、エミッタフォロワを形成するＮＰＮトランジスタ３を、バイアス回路４、抵抗素子５、およびカップリングキャパシタ６を有する。
トランジスタ３のコレクタが電源電位ＶＤＤに接続され、ベースが抵抗分圧等で所定電圧を発生するバイアス回路４に接続され、エミッタが抵抗素子５を介してグランドＧＮＤに接続されている。
トランジスタ３のエミッタと抵抗素子５との接続点にカップリングキャパシタ６が接続され、トランジスタ３のエミッタと抵抗素子５の間より、カップリングキャパシタ６を介して基板外から供給されるシャッタパルス等のための基板バイアス電圧Ｖｓｕｂに交流パルスを入力するための端子からはいわゆる電子シャッタパルスφＳＵＢが印加される。

ここで、電子がエミッタフォロワ回路を流れる際に、トランジスタ内のＰＮ接合部を電子が通過する際に電界により加速されシリコン結晶格子に衝突することにより２次電子とフォトンを放出する。この際、エミッタフォロワ回路が画素エリア付近に設けられている場合、この２次電子やフォトンがＣＣＤチップの画素エリア内に進入し、ノイズとして検出される現象が確認されている。

すなわち、図３の模式的な図で表すように、図３中符号Ａで示す２次電子およびフォトンが影響を及ぼす領域と図３中符号Ｂで示すＣＣＤチップの画素エリアが重複する図３中符号Ｃで示す領域では、２次電子が画素電荷として混入することによって発光しているように見えたり、あるいはフォトンが画素エリアに混入し光電変換されることによってやはり発光しているように見えたりすることが画質異常として認識されていた。

特に、ＣＣＤカメラにて暗時の撮影等に使用する、概ね露光時間が１秒〜数分程度である撮影モード（以下、長時間露光モードと言う）によって、たとえば夜景等を撮影する場合には、前記した２次電子あるいはフォトンによる発光現象が顕著に現れる。なお、３〜５枚／ｓｅｃ．の撮影を行う通常の撮影モード（以下、通常露光モードと言う）では露光時間が短いが故に、発生する２次電子或いはフォトンの量が少なく、発光現象が画質異常として認識されるレベルには達しない。

そして、長時間露光時には、暗電流の発生などもあり、信号画像の取り込み後に、連続して遮光画像を取り込んで、差分を取ることで、暗時固定パターンのノイズの除去を行っている。
特開平８−３２０６５号公報 特開２００４−３２８２０３号公報 特許第３４４０７２２号公報

しかしながら、上述した方法で暗時固定パターンノイズの除去を行っているものの、高級な一眼レフタイプのデジタル化が進む中で、連続で取り込む時間ロスが問題となり、暗時固定パターンノイズの差分除去を行わないモードが要望されてきた。

しかしこのときに、既存のＣＣＤ内蔵の基板バイアス回路では、最終段のＮＰＮトランジスタ３のベース・エミッタ間のジャンクションに流れる電流に比例したホットキャリアや発光が残ってしまい、ホットスポット現象により画像を劣化させていた。

なお、ホットスポットとは、ホットキャリアや発光の発生箇所を中心に、円状にセンサに不要電荷がたまり光ったように写る現象をいう。

本発明は、ホットスポットの発生を抑止でき、画像劣化を抑止可能な固体撮像装置、およびその駆動方法、並びにカメラを提供することにある。

本発明の第１の観点の固体撮像装置は、半導体基板上に設けられた受光素子を含む撮像領域と、基板バイアス電圧を発生する基板バイアス電圧発生回路と、前記基板バイアス電圧発生回路による前記基板バイアス電圧をベースに受けて、エミッタ側に供給される基板パルスの所定レベルを前記基板バイアス電圧の直流レベルにクランプし、当基板バイアス電圧を前記半導体基板に印加するクランプ用トランジスタと、所定期間に前記クランプ用トランジスタの電流を軽減するように制御する基板バイアス制御回路と、を有し、前記基板バイアス制御回路は、前記クランプ用トランジスタのベース・エミッタ間電圧より、前記エミッタ側の基板バイアス電圧と前記ベース側における前記基板電圧発生回路による中間出力電圧との差が小さくなるように制御する電流軽減部を含む。

本発明の第２の観点は、半導体基板上に設けられた受光素子を含む撮像領域と、基板バイアス電圧を発生する基板バイアス電圧発生回路と、前記基板バイアス電圧発生回路による前記基板バイアス電圧をベースに受けて、エミッタ側に供給される基板パルスの所定レベルを前記基板バイアス電圧の直流レベルにクランプし、当基板バイアス電圧を前記半導体基板に印加するクランプ用トランジスタと、を有する固体撮像装置の駆動方法であって、定常的または長時間露光期間中に、前記クランプ用トランジスタのベース・エミッタ間電圧より、前記エミッタ側の基板バイアス電圧と前記ベース側における前記基板電圧発生回路による中間出力電圧との差が小さくなるように制御する。

本発明の第３の観点のカメラは、固体撮像装置と、前記固体撮像装置の撮像エリアに対して入射光を導く光学系と、前記固体撮像装置による画像に所定の処理を施す信号処理回路と、を含み、前記固体撮像装置は、半導体基板上に設けられた受光素子を含む撮像領域と、基板バイアス電圧を発生する基板バイアス電圧発生回路と、前記基板バイアス電圧発生回路による前記基板バイアス電圧をベースに受けて、エミッタ側に供給される基板パルスの所定レベルを前記基板バイアス電圧の直流レベルにクランプし、当基板バイアス電圧を前記半導体基板に印加するクランプ用トランジスタと、所定期間に前記クランプ用トランジスタの電流を軽減するように制御する基板バイアス制御回路と、を有し、前記基板バイアス制御回路は、前記クランプ用トランジスタのベース・エミッタ間電圧より、前記エミッタ側の基板バイアス電圧と前記ベース側における前記基板電圧発生回路による中間出力電圧との差が小さくなるように制御する電流軽減部を含む。

本発明によれば、基板パルスが入力されるクランプ回路を介して基板電圧が半導体基板に印加されるが、所定期間、たとえば長時間露光期間においては、基板バイアス制御回路によりクランプ回路の電流を軽減するように制御される。

本発明によれば、長時間露光期間中等のホットスポットの発生を抑止でき、画像劣化を抑止することができる。

以下、本発明の実施形態を添付図面に関連付けて説明する。

図４は、本発明の実施形態に係る固体撮像装置の構成例を示す図である。

本実施形態の固体撮像装置１０は、たとえばインターライン（ＩＴ）転送方式のＣＣＤエリアセンサに適用した場合を示す。

図４の固体撮像装置１０は、行（垂直）方向および列（水平）方向にマトリクス状に配列されて、入射光をその光量に応じた電荷量の信号電荷に変換して蓄積する複数のセンサ部（光電変換素子）１１と、これらセンサ部１１の垂直列ごとに設けられ、各センサ部１１から読み出しゲート部（図示せず）を介して読み出された信号電荷を垂直転送する複数本の垂直転送レジスタ１２とによって撮像エリア１４が構成されている。

この撮像エリア１４において、センサ部１１はたとえばＰＮ接合のフォトダイオードから構成されている。
このセンサ部１１に蓄積された信号電荷は、読み出しゲート部１２に後述する読み出しパルスＸＳＧが印加されることにより垂直ＣＣＤ１３に読み出される。
垂直ＣＣＤ１３は、たとえば４相の垂直転送クロックφＶ１〜φＶ４によって転送駆動され、読み出された信号電荷を水平ブランキング期間の一部にて１走査線（１ライン）に相当する部分ずつ順に垂直方向に転送する。

ここで、垂直ＣＣＤ１３において、１相目および３相目の転送電極は、読み出しゲート部１２のゲート電極を兼ねている。このことから、４相の垂直転送クロックφＶ１〜φＶ４のうち、１相目の転送クロックφＶ１と３相目の転送クロックφＶ３が低レベル、中間レベルおよび高レベルの３値を採るように設定されており、その３値目の高レベルのパルスが読み出しゲート部１２に与えられる読み出しパルスＸＳＧとなる。

撮像エリア１４の図面上の下側には、水平ＣＣＤ１５が配置されている。この水平ＣＣＤ１５には、複数本の垂直ＣＣＤ１３から１ラインに相当する信号電荷が順次転送される。
水平ＣＣＤ１５は、たとえば２相の水平転送クロックφＨ１，φＨ２によって転送駆動され、複数本の垂直ＣＣＤ１３から移された１ライン分の信号電荷を、水平ブランキング期間後の水平走査期間において順次水平方向に転送する。

水平ＣＣＤ１５の転送先の端部には、たとえばフローティング・ディフュージョン・アンプ構成の電荷電圧変換部１６が設けられている。
この電荷電圧変換部１６は、水平ＣＣＤ１５によって水平転送されてきた信号電荷を順次電圧信号に変換して出力する。この電圧信号は、出力回路（図示せず）を経た後、被写体からの光の入射量に応じたＣＣＤ出力ＯＵＴとして、出力端子１７から外部に出力される。

上述したセンサ部１１、読み出しゲート部１２、垂直ＣＣＤ１３、水平ＣＣＤ１５および電荷電圧変換部１６等は半導体基板（以下、単に基板と称す）１８上に形成される。以上により、インターライン転送方式のＣＣＤ撮像素子１０が構成されている。
このＣＣＤ撮像素子１０を駆動するための４相の垂直転送クロックφＶ１〜φＶ４および２相の水平転送クロックφＨ１，φＨ２は、タイミング発生回路１９から発生される。

４相の垂直転送クロックφＶ１〜φＶ４は、基板１８上に形成された端子（パッド）２２-1〜２２-4を介して垂直ＣＣＤ１３に供給される。
２相の水平転送クロックφＨ１，φＨ２は、端子２３-1，２３-2を介して水平ＣＣＤ１５に供給される。
タイミング発生回路１９はさらに、これらの転送クロックの外に、センサ部１１に蓄積された信号電荷を基板１８へ掃き出すためのシャッタパルスφＳＵＢなどの各種のタイミング信号をも適宜発生する。

基板１８上にはさらに、この基板１８をバイアスするバイアス電圧（以下、基板バイアスと称する）Ｖｓｕｂを発生する基板バイアス電圧発生回路２０が形成されている。
この基板バイアス電圧発生回路２０で生成された基板バイアスＶｓｕｂは、クランプ回路２１を形成するＮＰＮトランジスタＱ１１を介して基板１８に印加される。この基板バイアスＶｓｕｂの作用については、後で詳述する。また、基板１８は接続端子２４，２６が形成されている。

トランジスタＱ１１のベースが基板バイアス電圧発生回路２０の出力に接続され、エミッタが端子２４に接続され、基板バイアスＶｓｕｂが基板１８に供給される。
トランジスタＱ１１のエミッタは、基板端子２４を介して抵抗素子Ｒ１１の一端に接続され、抵抗素子Ｒ１１の他端がグランドＧＮＤ（基準電位）に接続され、コレクタが電源電位ＶＤＤに接続されている。
そして、端子２４と抵抗素子Ｒ１１の一端との接続点（ノード）ＮＤ１１がカップリングキャパシタＣ１１の第１電極に接続され、キャパシタＣ１１の第２電極がタイミング発生回路１９のシャッタパルスφＳＵＢの出力端子に接続されている。
さらに、本実施形態においては、端子２５がトランジスタＱ１１のベースに接続され、端子２５は基板バイアス制御回路２６に接続されている。基板バイアス制御回路２６は、基板バイアスの変調機能と長時間露光モード時に、クランプ回路２１の電流を軽減し、ホットスポットの発生を抑止するように制御する機能を有する。
この基板バイアス制御回路２６の構成、機能については、後で詳述する。

これらの基板バイアス電圧発生回路２０、クランプ回路２１、抵抗素子Ｒ１１、キャパシタＣ１１、および基板バイアス制御回路２６により基板バイアス設定回路３０が構成される。

図５は、センサ部１１の周辺の基板深さ方向の構造を示す断面図である。
図５において、たとえばＮ型の基板１８の表面にＰ型のウェル領域３１が形成されている。このウェル領域３１の表面にはＮ^＋型の信号電荷蓄積領域３２が形成され、さらにその上にＰ^＋ 型の正孔蓄積領域３３が形成されることにより、いわゆるＨＡＤ（正孔蓄積ダイオード）構造のセンサ部１１が構成されている。

このセンサ部１１に蓄積される信号電荷ｅの電荷量は、Ｐ型のウェル領域３１で構成されるオーバーフローバリアＯＦＢのポテンシャルバリアの高さによって決定される。すなわち、このオーバーフローバリアＯＦＢは、センサ部１１に蓄積される飽和信号電荷量Ｑｓを決めるものであり、蓄積電荷量がこの飽和信号電荷量Ｑｓを越えた場合に、その越えた分の電荷がポテンシャルバリアを越えて基板１８側へ掃き出される。

以上により、いわゆる縦型オーバーフロードレイン構造のセンサ部１１が構成されている。縦型オーバーフロードレイン構造においては、基板１８がオーバーフロードレインとなる。このセンサ部１１において、飽和信号電荷量Ｑｓは、デバイスのＳ／Ｎ特性、垂直ＣＣＤ１３の取り扱い電荷量などによって決定されるが、製造ばらつきにより、オーバーフローバリアＯＦＢのポテンシャルがばらつくことになる。
このオーバーフローバリアＯＦＢのポテンシャルは、オーバーフロードレインバイアス、すなわち先述した基板バイアスＶｓｕｂによって制御可能である。

センサ部１１の横方向には、読み出しゲート部１２を構成するＰ型領域３４を介してＮ^＋型の信号電荷転送領域３５およびＰ^＋型のチャネルストッパ領域３６が形成されている。信号電荷転送領域３５の下には、スミア成分の混入を防止するためのＰ^＋ 型の不純物拡散領域３７が形成されている。さらに、信号電荷転送領域３５の上方には、ゲート絶縁膜３８を介してたとえば多結晶シリコンからなる転送電極３９が配されることにより、垂直ＣＣＤ１３が構成されている。転送電極３９は、Ｐ型領域３４の上方に位置する部分が、読み出しゲート部１２のゲート電極を兼ねている。

垂直ＣＣＤ１３の上方には、転送電極３９を覆うようにして層間膜４０を介してＡｌ（アルミニウム）遮光膜４１が形成されている。このＡｌ遮光膜４１は、センサ部１１において選択的にエッチング除去されており、外部からの光Ｌはこのエッチング除去によって形成された開口４２を通してセンサ部１１内に入射する。そして、基板１８には、上述したように、センサ部１１に蓄積される信号電荷の電荷量を決定する、すなわちオーバーフローバリアＯＦＢのポテンシャルを決める基板バイアスＶｓｕｂが印加されるようになっている。

基板バイアスＶｓｕｂは、図４に示す基板バイアス電圧発生回路２０において、デバイス個々の製造ばらつきに伴うセンサ部１１におけるオーバーフローバリアＯＦＢのポテンシャルのばらつきを考慮してチップごとに最適値に設定され、トランジスタＱ１１でインピーダンス変換された後基板１８に与えられる。
前述したように、このトランジスタＱ１１も、基板バイアス電圧発生回路２０と共に基板１８上に形成されている。

一方、電子シャッタ動作時に、タイミング発生回路１９から発生されるシャッタパルスφＳＵＢは、キャパシタＣ１１で直流カットされた後、端子２４を介してトランジスタＱ１１のエミッタに印加される。
トランジスタＱ１１は、前述したように、シャッタパルスφＳＵＢの低レベルを基板バイアスＶｓｕｂの直流レベルにクランプするためのクランプ回路２１を構成している。

以下に、基板バイアス制御回路２６の構成例について説明する。以下に説明する外付けの基板バイアス制御回路は、ホットスポットを発生させない機能部を有している。

図６は、本実施形態に係る基板バイアス制御回路の第１の構成例を示す回路図である。

図６の基板バイアス制御回路２６Ａは、ＮＰＮトランジスタＱ２１、ＰＮＰトランジスタＱ２２、抵抗素子Ｒ２１，Ｒ２２，Ｒ２３、ダイオードＤ２１、およびキャパシタＣ２１を有する。

トランジスタＱ２１のエミッタがグランドＧＮＤに接続され、ベースが抵抗素子Ｒ２１の一端に接続され、抵抗素子Ｒ２１の他端が基板電圧コントロール信号ＶｓｕｂＣｏｎｔ．の入力端子に接続され、コレクタが抵抗素子Ｒ２２の一端に接続されている。抵抗素子Ｒ２２の他端がトランジスタＱ２２のベース、基板端子２５、およびキャパシタＣ２１の第１電極に接続され、キャパシタＣ２２の第２電極がグランドＧＮＤに接続されている。
トランジスタＱ２２のコレクタがグランドＧＮＤに接続され、エミッタが抵抗素子Ｒ２３の一端およびダイオードＤ２１のアノードに接続され、抵抗素子Ｒ２３の他端が電源電位ＶＤＤに接続されている。そして、ダイオードＤ２１のカソードが基板端子２４（ノードＮＤ１１）に接続されている。
これらの構成要素のうち、トランジスタＱ２２、抵抗素子Ｒ２３、およびダイオードＤ２１により内蔵クランプ回路２１の電流軽減部２６１が構成されている。

基板バイアス制御回路２６Ａにおいて、外部から与えられる基板電圧コントロール信号ＶｓｕｂＣｏｎｔ．は、抵抗素子Ｒ２１を介してトランジスタＱ２１のベースに印加される。
上述したように、このトランジスタＱ２１のエミッタは接地されており、そのコレクタは抵抗素子Ｒ２２を介して端子２５に接続されている。端子２５には、バイポーラトランジスタＱ１１のベースが接続されている。トランジスタＱ２１および抵抗素子Ｒ２１，Ｒ２２により、基板電圧コントロール信号ＶｓｕｂＣｏｎｔ．に基づいて基板バイアスＶｓｕｂを一時的に下げるべく駆動する駆動系２６２が構成されている。

すなわち、この駆動系２６２において、基板電圧コントロール信号ＶｓｕｂＣｏｎｔ．が低レベルのときには、トランジスタＱ２１がオフ状態にあるため、基板バイアス電圧発生回路２０で生成された基板バイアスＶｓｕｂはそのままトランジスタＱ１１を介して基板１８に印加される。
一方、基板電圧コントロール信号ＶｓｕｂＣｏｎｔ．が高レベルになると、バイポーラトランジスタＱ２１がオン状態となり、トランジスタＱ１１のベースを抵抗素子Ｒ２２を介して接地するため、基板バイアス電圧発生回路２０で生成された基板バイアスＶｓｕｂが、抵抗Ｒ２２の抵抗値に応じた電位だけ低下する。

電流軽減部２６１は、基板バイアス設定回路３０を構成するＣＣＤ内蔵のクランプ素子が、本実施形態のように、ＮＰＮトランジスタである場合（あるいはPNダイオードである場合）、このトランジスタＱ１１のＶＦ（ベース・エミッタ間電圧）よりＶｓｕｂ-中間出力Ｃｓｕｂの差が小さくなるようにする。
具体的には、電圧上昇させるプリドライバとしてＰＮＰトランジスタＱ２２のエミッタフォロワ回路を構成し、入力（ベース）を中間出力Ｃｓｕｂ端子２５に接続する。
負荷抵抗素子Ｒ２３は、ＣＣＤ内蔵のバイアス回路中間出力Ｃｓｕｂの出力インピーダンスと同等とすることで、負荷変動に対する耐性は維持できる。
このプリドライバの出力にＰＮダイオードＤ２１を接続し、Ｎ側をＣＣＤのＶｓｕｂ端子２４に接続する。
これによって、ＰＮＰトランジスタＱ２２のベース・エミッタ間電圧ＶＢＥとＰＮダイオードＤ２１の順方向電圧Ｖｆのバランスが取れ、中間出力Ｃｓｕｂ電圧と基板バイアス電圧Ｖｓｕｂの電圧がほぼ一致し、内蔵クランプ回路２１には電流が流れなくなり、ホットスポットが出なくなる。

図７は、本実施形態に係る基板バイアス制御回路の第２の構成例を示す回路図である。

図７の第２の構成例が図６の第１の構成例と異なる点は、ＰＮＰトランジスタＱ２２のベースとグランドＧＮＤ間に、ＶＢＥ補正用の抵抗素子Ｒ２４を接続したことにある。

第１の構成例の場合、基板バイアＶｓｕｂが上昇してしまうおそれがある。
そこで、第２の構成例においては、基板バイアス電圧発生回路２０の出力インピーダンスＺｏを利用して、中間出力Ｃｓｕｂに負荷抵抗素子Ｒ２４を接続してＶｓｕｂ電圧を下げる回路を併用している。
すなわち、第２の構成例においては、プリドライバの電圧上昇分を、内部クランプ素子の入力電圧端子中間出力Ｃｓｕｂに負荷回路（素子）を入れることで電圧減少させ、出力の基板電圧Ｖｓｕｂが、元々の設定値になるようにしている。

図８は、本実施形態に係る基板バイアス制御回路の第３の構成例を示す回路図である。

図８の第３の構成例が図６の第１の構成例と異なる点は、抵抗素子Ｒ２３の他端と電源電位ＶＤＤとの間にスイッチとしてのＰＮＰトランジスタＱ２３を設け、このスイッチとしてのトランジスタＱ２３を長時間露光モード時のみオンさせて電流軽減部２６１Ｃを動作せせる制御回路２６１１を配置したことにある。

制御回路２６１１は、ＮＰＮトランジスタＱ２４、および抵抗素子Ｒ２５，Ｒ２６を有する。
トランジスタＱ２４のエミッタがグランドＧＮＤに接続され、ベースが抵抗素子Ｒ２５の一端に接続され、抵抗素子Ｒ２５の他端が長時間露光信号ＳＷの入力端子に接続され、コレクタが抵抗素子Ｒ２６の一端に接続されている。抵抗素子Ｒ２６の他端がトランジスタＱ２４のベースに接続されている。

図９（Ａ）〜（Ｅ）は、図７の回路のタイミングチャートである。図９（Ａ）がメカニカルシャッタの動作状態を、図９（Ｂ）が電子シャッタパルスφＳＵＢを、図９（Ｃ）が垂直転送クロックφＶを、図９（Ｅ）が長時間露光信号ＳＷをそれぞれ示している。

たとえば消費電力増加を懸念される場合は、第３の構成例を採用して、長時間露光期間のみ外部回路が動作するようにする。
外部プリドライバであるＰＮＰエミッタフォロワの接地部分にＮＰＮスイッチトランジスタＱ２４を接続し、さらにロジックレベルで制御できるようにレベルシフト回路を併用し長時間露光信号ＳＷの切り替えタイミングで、メカニカルシャッタ露光期間だけに外部回路が動作するタイミングを供給する。
すなわち、第３の構成例においては、長時間露光期間を含む基板パルスが加わらない期間にスイッチをオンさせて、内蔵クランプトランジスタＱ１１に電流が流れないようにししている。
この第３の構成例では、回路規模は若干増えるが、長時間露光時以外は電力増加がないので、電池の寿命を下げることがない。

長時間露光は暗いケースがほとんどなので、外部回路によるＶｓｕｂ上昇は問題になる可能性が低い。
ただし、改善する比必要があるなら、第２の構成例の中間出力Ｃｓｕｂに負荷抵抗を入れる手法を併用するか、元々あるＶｓｕｂ変調用の基板電圧コントロール信号Ｖｓｕｂ Ｃｏｎｔ．を長時間露光信号ＳＷと同時に変調することで、Ｖｓｕｂ電圧を維持もしくは下げることができる。

図１０は、本実施形態に係る基板バイアス制御回路の第４の構成例を示す回路図である。

図１１（Ａ）〜（Ｅ）は、図１０の回路のタイミングチャートである。図１１（Ａ）がメカニカルシャッタの動作状態を、図１１（Ｂ）が電子シャッタパルスφＳＵＢを、図１１（Ｃ）が垂直転送クロックφＶを、図１１（Ｅ）が長時間露光信号ＳＷをそれぞれ示している。

第４の構成例においては、回路規模と電力消費の両者を改善する方法として、垂直ＣＣＤ駆動ドライバを利用する方法を採用している。
長時間露光信号ＳＷを使う点は、第３の構成例と同様（但し極性が逆）であるが、外部プリドライバと外部クランプダイオードを使わず、たとえば中耐圧のＭＯＳ型スイッチ素子３１を用いて、大振幅クロックでＯＮ／ＯＦＦさせる。
垂直ＣＣＤ駆動ドライバ４０がもともと１ｃｈ余っているようなケースでは、ＭＯＳスイッチ素子３１のみの追加で済む点や、長時間露光期間中もＭＯＳスイッチ３１をＯＮさせるだけなので、直流電流増加がほとんどなく低電力である。
ただし、ＭＯＳ素子３１の閾値電圧Ｖｇｓ（ゲート・ソース間電圧）を確保する必要があり、Ｖｓｕｂ設定値が電源電圧ＶＤＤに近い場合にＶｇｓ不足になるおそれがある。
この場合は、基板電圧コントロール信号Ｖｓｕｂ Ｃｏｎｔ．を、露光開始と同時に変調することでソース電圧Ｖｓを下げて電圧Ｖｇｓを稼ぐことができる。

図１２は、本実施形態に係る基板バイアス制御回路の第５の構成例を示す回路図である。

図１２の第５の構成例が図１０の第４の構成例と異なる点は、ＭＯＳスイッチ３１のソースとグランドＧＮＤとの間に抵抗素子Ｒ２７とＮＰＮスイッチトランジスタＱ２５を設けて、トランジスタＱ２５のベースに長時間露光信号ＳＷをインバータ３２で反転させた信号を供給するようにしたことにある。
この場合は、露光開始と同時にソース電圧Ｖｓを下げて電圧Ｖｇｓを稼ぐことができる。

以上のように、第１から第５の構成例に示すような基板バイアス制御回路を設けることにより、以下の効果を得ることができる。

１．長時間露光時のホットキャリア・発光を完全に抑えられることで、暗時固定バターン画像の取り込みを行わないで済む為、カメラのレスポンスが向上する。
２．特に超長時間でレスポンスの向上と共に、暗時固定バターンの差分取り込みを行う場合でもその精度を高め残留ホットスポットノイズを軽減できる。残留分は、長時間の間に起きる温度ドリフトなどに起因する。
３．バルブ撮影など、任意の露光時間撮影時（差分補正不可）の画像を改善できる。

図１３は、前記構成の本実施形態による固体撮像装置を撮像デバイスとして用いた本発明の実施形態に係るカメラの概略構成図である。

図１３のカメラ５０において、被写体（図示せず）からの光は、レンズ５１等の光学系およびメカニカルシャッタ５２を経てＣＣＤ固体撮像装置５３の撮像エリアに入射する。メカニカルシャッタ５２は、ＣＣＤ固体撮像素子装置の撮像エリアへの光の入射を遮断して露光時間を決めるためのものである。

ＣＣＤ固体撮像装置５３としては、先述した本実施形態に係るＣＣＤ固体撮像装置（図４）が用いられる。
このＣＣＤ固体撮像装置５３は、先述したタイミング発生回路１９や駆動系などを含むＣＣＤ駆動回路５４によって駆動される。
ＣＣＤ固体撮像装置５３の出力信号は、次段の信号処理回路５５において、自動ホワイトバランス調整などの種々の信号処理が行われた後、撮像信号として外部に導出される。メカニカルシャッタ５２の開閉制御、ＣＣＤ駆動回路５４の制御、信号処理回路５５の制御などは、システムコントローラ５６によって行われる。

このカメラ５０においては、まず、シャッタ（図示せず）が押されると、これに応答して数ｍｓのパルス幅のトリガパルスＴＲＩＧ．が発生し、その期間においてシャッタパルスφＳＵＢが数個発生することで、全てのセンサ部１１の信号電荷が基板１８に掃き捨てられる。そして、ある一定の露光期間が経過すると、メカニカルシャッタ５２が閉じ、たとえばフレーム読み出しによって全画素の信号電荷を読み出す全画素読み出し期間に入る。

この全画素読み出し期間において、まず、垂直ＣＣＤ１３の高速転送駆動によって垂直ＣＣＤ１３中の電荷が掃き出される。そして、垂直転送クロックφＶ１に読み出しパルスＸＳＧが立つことで、第１フィールドの各画素の信号電荷が読み出される。第１フィールドの信号電荷の読み出し後、再び高速転送駆動によって垂直ＣＣＤ１３中の電荷が掃き出され、続いて垂直転送クロックφＶ３に読み出しパルスＸＳＧが立つことで、第２フィールドの各画素の信号電荷が読み出される。

その後、メカニカルシャッタ５２が開き、高速撮像期間に移行する。この高速撮像期間では、撮像中の画像をモニタに映し出すモニタリングや、アイリス（図示せず）の開度を制御することによって露光を調整する自動アイリス制御や、レンズ５１の光軸方向の位置を制御することによって焦点を調整する自動フォーカス制御や、ホワイトバランスをとる自動ホワイトバランス制御などの各種の自動制御が行われる。

また、長時間露光モード時には、基板バイアス制御回路２６の電流軽減部２６１において、基板バイアス設定回路３０を構成するＣＣＤ内蔵のクランプ回路２１が、本実施形態のように、ＮＰＮトランジスタである場合（あるいはPNダイオードである場合）、このトランジスタＱ１１のＶＦ（ベース・エミッタ間電圧）よりＶｓｕｂ-中間出力Ｃｓｕｂの差が小さくなるように制御される。
これによって、ＰＮＰトランジスタＱ２２の補正されたベース・エミッタ間電圧ＶＢＥとＰＮダイオードＤ２１の順方向電圧Ｖｆのバランスが取れ、中間出力Ｃｓｕｂ電圧と基板バイアス電圧Ｖｓｕｂの電圧がほぼ一致し、内蔵クランプ回路２１には電流が流れなくなり、ホットスポットが出なくなる。

本カメラは、前述した基板バイアス制御回路を含む固体撮像装置を採用していることから、長時間露光時のホットキャリア・発光を完全に抑えられることで、暗時固定バターン画像の取り込みを行わないで済む為、カメラのレスポンスが向上する。
また、特に超長時間でレスポンスの向上と共に、暗時固定バターンの差分取り込みを行う場合でもその精度を高め残留ホットスポットノイズを軽減できる。
また、バルブ撮影など、任意の露光時間撮影時（差分補正不可）の画像を改善できる利点がある。

一般的な縦型オーバーフロードレイン構造を持つ固体撮像素子の光電変換を行う受光部のポテンシャル分布を示す図である。 基本的な基板バイアス電圧設定回路を搭載した固体撮像装置の概略構成を示す図である。 ３次電子による発光現象を説明するための図である。 本発明の実施形態に係る固体撮像装置の構成例を示す図である。 本実施形態におけるセンサ部の周辺の基板深さ方向の構造を示す断面図である。 本実施形態に係る基板バイアス制御回路の第１の構成例を示す回路図である。 本実施形態に係る基板バイアス制御回路の第２の構成例を示す回路図である。 本実施形態に係る基板バイアス制御回路の第３の構成例を示す回路図である。 図８の回路のタイミングチャートである。 本実施形態に係る基板バイアス制御回路の第４の構成例を示す回路図である。 図１０の回路のタイミングチャートである。 本実施形態に係る基板バイアス制御回路の第５の構成例を示す回路図である。 本実施形態による固体撮像装置を撮像デバイスとして用いた本発明の実施形態に係るカメラの概略構成図である。

符号の説明

１０・・・固体撮像装置、１１・・・センサ部、１２・・・読み出しゲート部、１３・・・垂直ＣＣＤ、１４・・・撮像エリア、１５・・・水平ＣＣＤ、１６・・・電荷電圧変換部、１８・・・半導体基板、１９・・・タイミング発生回路、２０・・・基板バイアス電圧発生回路、２１・・・クランプ回路、２６，２６Ａ〜２６Ｅ・・・基板バイアス制御回路、５０・・・カメラ、５１・・・光学系、５３・・・ＣＣＤ固定撮像装置、５４・・・ＣＣＤ駆動回路、５５・・・信号処理回路。

Claims (12)

1. 半導体基板上に設けられた受光素子を含む撮像領域と、
   基板バイアス電圧を発生する基板バイアス電圧発生回路と、
   前記基板バイアス電圧発生回路による前記基板バイアス電圧をベースに受けて、エミッタ側に供給される基板パルスの所定レベルを前記基板バイアス電圧の直流レベルにクランプし、当基板バイアス電圧を前記半導体基板に印加するクランプ用トランジスタと、
   所定期間に前記クランプ用トランジスタの電流を軽減するように制御する基板バイアス制御回路と、を有し、
   前記基板バイアス制御回路は、
   前記クランプ用トランジスタのベース・エミッタ間電圧より、前記エミッタ側の基板バイアス電圧と前記ベース側における前記基板電圧発生回路による中間出力電圧との差が小さくなるように制御する電流軽減部を含む
   固体撮像装置。
2. 前記電流軽減部は、
   前記基板電圧発生回路による中間出力電圧を入力として当該中間出力電圧を上昇させた電圧を発生するプリドライバと、
   上記プリドライバによる上昇電圧を、前記中間出力電圧から上昇させた当該上昇分の電圧を降下させて前記上記クランプ用トランジスタのエミッタ側に供給するクランプ回路と、を有する
   請求項１記載の固体撮像装置。
3. 前記プリドライバは、
   前記基板電圧発生回路による中間出力電圧をベース入力としてエミッタ側に当該中間出力電圧を上昇させた電圧を発生するトランジスタを含み、
   前記クランプ回路は、
   上記プリドライバのトランジスタのエミッタから上記クランプ用トランジスタのエミッタ側に向かって順方向となるように接続されたダイオードにより形成されている
   請求項２記載の固体撮像装置。
4. 前記電流軽減部は、
   前記プリドライバの電圧上昇分を減少させ前記出力の基板電圧が、元の設定値となるように補正する負荷回路を含む
   請求項２または３記載の固体撮像装置。
5. 前記基板バイアス制御回路は、
   前記電流軽減部の動作をオン、オフするスイッチを有し、長時間露光期間を含む基板パルスが加わらない期間に前記スイッチをオンさせて、前記クランプ用トランジスタに電流が流れないように制御する
   請求項２または３記載の固体撮像装置。
6. 前記基板バイアス制御回路は、
   前記電流軽減部の動作をオン、オフするスイッチを有し、長時間露光期間を含む基板パルスが加わらない期間に前記スイッチをオンさせて、前記クランプ用トランジスタに電流が流れないように制御する
   請求項４記載の固体撮像装置。
7. 前記基板バイアス制御回路は、
   前記クランプ用トランジスタのベース側端子とエミッタ側端子との間に接続されてスイッチ素子を有し、長時間露光期間を含む基板パルスが加わらない期間に前記スイッチ素子をオンさせて、前記クランプ用トランジスタに電流が流れなくなるように制御する
   請求項２記載の固体撮像装置。
8. 前記基板バイアス制御回路は、
   長時間露光期間の制御中に、前記クランプ用トランジスタのベース側の中間出力電圧を電圧降下させる機能を有する
   請求項５記載の固体撮像装置。
9. 前記基板バイアス制御回路は、
   長時間露光期間の制御中に、前記クランプ用トランジスタのベース側の中間出力電圧を電圧降下させる機能を有する
   請求項６記載の固体撮像装置。
10. 前記基板バイアス制御回路は、
    長時間露光期間の制御中に、前記クランプ用トランジスタのベース側の中間出力電圧を電圧降下させる機能を有する
    請求項７記載の固体撮像装置。
11. 半導体基板上に設けられた受光素子を含む撮像領域と、
    基板バイアス電圧を発生する基板バイアス電圧発生回路と、
    前記基板バイアス電圧発生回路による前記基板バイアス電圧をベースに受けて、エミッタ側に供給される基板パルスの所定レベルを前記基板バイアス電圧の直流レベルにクランプし、当基板バイアス電圧を前記半導体基板に印加するクランプ用トランジスタと、を有する固体撮像装置の駆動方法であって、
    定常的または長時間露光期間中に、前記クランプ用トランジスタのベース・エミッタ間電圧より、前記エミッタ側の基板バイアス電圧と前記ベース側における前記基板電圧発生回路による中間出力電圧との差が小さくなるように制御する
    固体撮像装置の駆動方法。
12. 固体撮像装置と、
    前記固体撮像装置の撮像エリアに対して入射光を導く光学系と、
    前記固体撮像装置による画像に所定の処理を施す信号処理回路と、を含み、
    前記固体撮像装置は、
    半導体基板上に設けられた受光素子を含む撮像領域と、
    基板バイアス電圧を発生する基板バイアス電圧発生回路と、
    前記基板バイアス電圧発生回路による前記基板バイアス電圧をベースに受けて、エミッタ側に供給される基板パルスの所定レベルを前記基板バイアス電圧の直流レベルにクランプし、当基板バイアス電圧を前記半導体基板に印加するクランプ用トランジスタと、
    所定期間に前記クランプ用トランジスタの電流を軽減するように制御する基板バイアス制御回路と、を有し、
    前記基板バイアス制御回路は、
    前記クランプ用トランジスタのベース・エミッタ間電圧より、前記エミッタ側の基板バイアス電圧と前記ベース側における前記基板電圧発生回路による中間出力電圧との差が小さくなるように制御する電流軽減部を含む
    カメラ。

Images