JP2010161730A - 固体撮像装置及びカメラ - Google Patents

固体撮像装置及びカメラ Download PDF

Info

Publication number
JP2010161730A
JP2010161730A JP2009003766A JP2009003766A JP2010161730A JP 2010161730 A JP2010161730 A JP 2010161730A JP 2009003766 A JP2009003766 A JP 2009003766A JP 2009003766 A JP2009003766 A JP 2009003766A JP 2010161730 A JP2010161730 A JP 2010161730A
Authority
JP
Japan
Prior art keywords
solid
substrate bias
state imaging
exposure period
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009003766A
Other languages
English (en)
Inventor
Shogo Numaguchi
将吾 沼口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009003766A priority Critical patent/JP2010161730A/ja
Publication of JP2010161730A publication Critical patent/JP2010161730A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】基板バイアスの安定化を図ると共に、電子シャッタの効果をも充分に発揮することができる固体撮像装置を提供する。
【解決手段】CCD固体撮像素子の基板バイアス端子23に第1の容量26と、第1の容量よりも容量値の大きな第2の容量27とを接続し、第1の容量26については常時接地することとし、第2の容量27については露光期間のみ接地することとする。なお、第2の容量を接地するか否かの切り替えについては、基板バイアス制御信号と同相である基板バイアス容量制御信号に基づいて行う。
【選択図】図3

Description

本発明は固体撮像装置及びカメラに関する。詳しくは、固体撮像素子の基板バイアス端子と基準電位との間に容量が接続された固体撮像装置及びこうした固体撮像装置を用いたカメラに係るものである。
従来、デジタルスチールカメラにおいて、電荷転送部にCCD(Charge Coupled Device)レジスタを用いたCCD型固体撮像装置が使用されている。
このCCD型固体撮像装置は、光電変換手段を設けた複数の受光部を半導体基板上の撮像エリア内に2次元配列のマトリクス状に配置したものであり、各受光部に入射した光を受光部によって光電変換して信号電荷を生成する。生成した信号電荷を垂直転送レジスタ及び水平転送レジスタを介して出力部に設けたフローティングディフュージョンアンプに転送し、フローティングディフュージョンアンプの電位変動をMOSトランジスタによって検出する。そして、MOSトランジスタによって検出された電気信号を変換及び増幅することによって映像信号として出力するといったものである。
ところで、一般に、デジタルスチールカメラで撮像を行う場合には、デジタルスチールカメラに取り付けられた液晶画面に被写体を動画として表示し、スチール写真として撮像したい映像を決定した後にスチール写真の撮像を行う。
この一連の撮像動作において、動画の撮像時(動画撮像モード時)にはスチール写真の撮像時と比較して高速での画像処理が必要とされる。そのため、個々の画素の信号を間引いて読み出し、垂直転送レジスタや水平転送レジスタで画素の信号を加算して画面の表示を行う間引き読み出しモードが用いられることが多い。
一方、スチール写真の撮像時(静止画撮像モード時)には精密な画像を得ることが必要とされる。そのために、読み出し時に個々の画素の信号の間引きや混合を行わずに各画素の信号を個々に出力して画面の表示を行う全画素読み出しモードが用いられることが多い(例えば、特許文献1参照。)。
そのために、画素加算を行わない静止画撮像モード時は固体撮像素子の基板バイアスを低めに設定して1画素当たりの飽和信号量を大きくしている。一方、画素加算を行う動画撮像モード時は固体撮像素子の基板バイアスを高めに設定して1画素当たりの飽和信号量を小さくすることで、垂直転送レジスタやフローティングディフュージョンアンプの取扱電荷量を超えない様に調整を行っている。
即ち、図8に示す固体撮像素子の深さ方向とポテンシャルとの関係を示した模式図を参照して説明すると、静止画撮像モード時に固体撮像素子の基板バイアスを低めに設定することで、静止画撮像モード時には図中符号Aで示す様なポテンシャルの状態となる。なお、静止画撮像モード時における1画素当たりの飽和信号量は図中符号aで示す量となる。一方、動画撮像モード時に固体撮像素子の基板バイアスを高めに設定することで、動画撮像モード時には図中符号Bで示す様なポテンシャルの状態となる。なお、動画撮像モード時における1画素当たりの飽和信号量は図中符号bで示す量となる。この様にして、静止画撮像モード時には飽和信号量が大きくなる様に制御する一方、動画撮像モード時には飽和信号量が小さくなる様に制御を行っているのである。
以下、従来の基板バイアス発生回路について説明を行い、従来の固体撮像装置の基板バイアスの発生方法について説明を行う。
図9は従来の基板バイアス発生回路を説明するための模式図であり、ここで示す基板バイアス発生回路では、主として可変抵抗回路111と、ソースフォロア回路112と、エミッタフォロア回路113とによって構成されている。
可変抵抗回路111は、SUBi端子に印加する電圧値によってその抵抗値を制御することが可能に構成されている。また、可変抵抗回路111と接続されたエミッタフォロア回路113を駆動するにあたりインピーダンスの低下を図るためにソースフォロア回路112が設けられている。なお、エミッタフォロア回路113によって、可変抵抗回路111及びソースフォロア回路112を経て入力された電圧値に応じた出力である基板バイアスVsubが出力されることとなる。
また、ソースフォロア回路112とエミッタフォロア回路113のベースとを接続する配線は、外部抵抗114と接続されている。この外部抵抗114は、サブコントロール端子(SUBcont端子)をオンの状態とすることで導通状態をなし、SUBcont端子をオフの状態とすることで非導通状態をなすスイッチング素子115を介して接地されている。
上記の様に構成された従来の基板バイアス発生回路では、動画撮像モード時には、SUBcont端子をオフの状態として、所望の飽和信号量が得られる基板バイアスVsubとなる様に、SUBi端子に電圧印加を行っている。即ち、SUBi端子への印加電圧を調整することによって、動画撮像モード時の基板バイアスが所望の基板バイアス値となる様に、換言すると、動画撮像モード時に所望の飽和信号量となる様に調整を行っている。
一方、静止画撮像モード時には、SUBcont端子をオンの状態として、接地された外部抵抗114を有効にすることで、エミッタフォロア回路113への入力電圧を下げてエミッタフォロア回路113の出力である基板バイアスVsubを下げている。即ち、静止画撮像モード時には、エミッタフォロア回路113への入力電圧の一部を接地された外部抵抗114を介して逃がすことで、動画撮像モード時よりも基板バイアスVsubを下げているのである。
ところで、固体撮像素子の基板バイアスを安定させるためには、大容量で基板バイアス端子を接地することが望ましい。一方、受光部で蓄積した信号電荷を排出するための電子シャッタの効果を高めるためには、小容量で基板バイアス端子を接地することが望ましい。
特開2004−222128号公報
しかしながら、従来、固体撮像素子の基板バイアス端子はあらゆる駆動モードにおいて同一容量で接地していたために、基板バイアスの安定と同時に電子シャッタの効果をも高めることは極めて困難であった。
本発明は以上の点に鑑みて創案されたものであって、基板バイアスの安定化を図ると共に、電子シャッタの効果をも充分に発揮することができる固体撮像装置及びカメラを提供することを目的とするものである。
上記の目的を達成するために、本発明の固体撮像装置は、固体撮像素子と、該固体撮像素子の基板バイアス端子と基準電位との間に接続されると共に、その容量値が前記固体撮像素子の露光期間と非露光期間で変更可能に構成された容量とを備える。
また、上記の目的を達成するために、本発明のカメラは、固体撮像素子と、該固体撮像素子の撮像エリアに入射光を導く光学系と、前記固体撮像素子の基板バイアス端子と基準電位との間に接続されると共に、その容量値が前記固体撮像素子の露光期間と非露光期間で変更可能に構成された容量とを備える。
ここで、固体撮像素子と基準電位(例えば接地電位)との間に接続された容量の容量値が固体撮像素子の露光期間と非露光期間で変更可能に構成されたことによって、露光期間における容量の容量値を非露光期間における容量の容量値よりも大きくすることができる。
本発明の固体撮像装置及びカメラでは、露光期間における容量の容量値を非露光期間における容量の容量値よりも大きくすることができるために、基板バイアスの安定化を図ると共に、電子シャッタの効果をも充分に発揮することが可能となる。
以下、本発明を実施するための最良の形態(以下、「実施の形態」と称する。)について説明を行う。なお、説明は以下の順序で行う。
1.第1の実施の形態
2.第1の実施の形態の変形例
3.第2の実施の形態
<1.第1の実施の形態>
[固体撮像装置の構成]
図1は本発明を適用した固体撮像装置の一例であるCCD型固体撮像装置1を説明するための模式図である。そして、ここで示すCCD型固体撮像装置1は、主としてCCD型固体撮像素子2と、基板バイアス発生回路3と、タイミング発生回路6によって構成されている。
[CCD型固体撮像素子について]
CCD型固体撮像素子2には、受光部7と垂直転送レジスタ8とによって撮像エリア9が構成されている。
ここで、受光部7は、行(垂直)方向及び列(水平)方向にマトリクス状に配列されており、入射光をその光量に応じた電荷量の信号電荷に変換して蓄積する。また、受光部7は例えばPN接合のフォトダイオードから構成されており、受光部7に蓄積された信号電荷は、読み出しゲート部10に後述する読み出しパルスXSGが印加されることにより垂直転送レジスタ8に読み出されることとなる。
また、垂直転送レジスタ8は、受光部7の垂直列毎に設けられ、例えば4相の垂直転送クロックφV1〜φV4によって転送駆動され、読み出された信号電荷を水平ブランキング期間にて1走査線に相当する部分ずつ順に垂直方向に転送する。
更に、垂直転送レジスタ8において、1相目及び3相目の転送電極は読み出しゲート部10のゲート電極を兼ねている。このことから、4相の垂直転送クロックφV1〜φV4のうち、1相目の転送クロックφV1と3相目の転送クロックφV3は低レベル、中間レベル及び高レベルの3値を採るように設定されている。なお、高レベルのパルスが読み出しゲート部10に与えられる読み出しパルスXSGとなる。
また、撮像エリア9の図面上の下側には、水平転送レジスタ11が配置されている。ここで、水平転送レジスタ11は、例えば2相の水平転送クロックφH1及びφH2によって転送駆動され、複数本の垂直転送レジスタ8から転送された1ライン分の信号電荷を水平ブランキング期間後の水平走査期間において順次水平方向に転送する。
更に、水平転送レジスタ11の転送先の端部には、例えばフローティングディフュージョンアンプ構成の電荷電圧変換部12が設けられている。ここで、電荷電圧変換部12は、水平転送レジスタ11によって水平転送された信号電荷を順次電圧信号に変換して出力するものである。なお、変換された電圧信号は、出力回路13を経た後に、被写体からの光の入射量に応じたCCD出力として、出力端子4から外部に出力されることとなる。
上述した撮像エリア9、水平転送レジスタ11及び電荷電圧変換部12は半導体基板14上に形成され、これらが形成されることによって、インターライン転送方式のCCD型固体撮像素子が構成されることとなる。
[受光部及びその周辺の半導体基板深さ方向の構造]
図2は、受光部7及びその周辺の半導体基板14方向の構造を示す模式的な断面図である。図2において、例えばN型の半導体基板14の表面にP型のウェル領域31が形成されており、このウェル領域31の表面にはN型の信号電荷蓄積領域32が形成されている。更に、信号電荷蓄積領域32の上にP型の正孔蓄積領域33が形成されることにより、いわゆるHAD(正孔蓄積ダイオード)構造の受光部7が構成されている。
この受光部7に蓄積される信号電荷の電荷量は、P型のウェル領域31で構成されるオーバーフロードレインOFBのポテンシャルバリアの高さによって決定される。即ち、このオーバーフローバリアOFBは、受光部7に蓄積される飽和信号量Qsを決めるものである。なお、蓄積電荷量がこの飽和信号量Qsを超えた場合には、その超えた分の信号電荷がポテンシャルバリアを超えて半導体基板14側へ掃き出されることとなる。
この様にして、いわゆる縦型オーバーフロードレイン構造の受光部7が構成されており、縦型オーバーフロードレイン構造においては、半導体基板14がオーバーフロードレインとなる。なお、受光部7において、飽和信号量Qsは、デバイスのS/N特性、垂直転送レジスタ11の取扱電荷量等によって決定されるが、製造バラツキによりオーバーフローバリアOFBのポテンシャルにバラツキが生じることとなってしまう。
こうしたオーバーフローバリアOFBのポテンシャルは、オーバーフロードレインバイアス、即ち、後述する基板バイアスVsubによって制御が可能である。
ところで、受光部7の横方向には、読み出しゲート部10を構成するP型領域34を介してN型の信号電荷転送領域35及びP型のチャネルストップ領域36が形成されている。信号電荷転送領域35の下には、スミア成分の混入を防止するためのP型の不純物拡散領域37が形成されている。更に、信号電荷転送領域35の上方には、ゲート絶縁膜38を介して例えば多結晶シリコンからなる転送電極39が配されることにより、垂直転送レジスタ8が構成されている。転送電極39は、P型領域34の上方に位置する部分が読み出しゲート部10のゲート電極を兼ねている。
また、垂直転送レジスタ8の上方には、転送電極39を覆うようにして層間膜40を介してアルミニウム遮光膜41が形成されている。このアルミニウム遮光膜41は、受光部7の領域が選択的にエッチング除去されており、外部からの光はこのエッチング除去によって形成された開口42を通して受光部7内に入射することとなる。そして、半導体基板14には、上述した様に、受光部7に蓄積される信号電荷の電荷量を決定する、即ちオーバーフローバリアOFBのポテンシャルを決める基板バイアスVsubが印加される様に構成されている。
なお、基板バイアスVsubは、後述する基板バイアス発生回路3によって、デバイス個々の製造バラツキに伴う受光部7におけるオーバーフローバリアOFBのポテンシャルのバラツキを考慮してチップ毎に最適値に設定され、半導体基板14に供給される。
[タイミング発生回路について]
タイミング発生回路6は、上記のCCD型固体撮像素子2を駆動するための4相の垂直転送クロックφV1〜φV4及び2相の水平転送クロックφH1、φH2を発生する。
ここで、4相の垂直転送クロックφV1〜φV4は、半導体基板14上に形成された端子15a〜15dを介してCCD型固体撮像素子2に供給されることとなる。また、2相の水平転送クロックφH1及びφH2は、半導体基板14上に形成された端子16a,16bを介してCCD型固体撮像素子2に供給されることとなる。
また、タイミング発生回路6は、垂直転送クロック及び水平転送クロックの外にも、受光部7に蓄積された信号電荷を半導体基板14へ掃き出すためのシャッタパルスφSUB等の各種のタイミング信号をも適宜発生する。
[基板バイアス発生回路について]
基板バイアス発生回路3は、図3で示す様に、主として可変抵抗回路17と、ソースフォロア回路18と、エミッタフォロア回路19によって構成されており、半導体基板14をバイアスする基板バイアスVsubを発生する。
可変抵抗回路17は、SUBi端子に印加する電圧値によってその抵抗値を制御することが可能に構成されている。また、可変抵抗回路17と接続されたエミッタフォロア回路19を駆動するにあたりインピーダンスの低下を図るためにソースフォロア回路18が設けられている。なお、エミッタフォロア回路19によって、可変抵抗回路17及びソースフォロア回路18を経て入力された電圧値に応じた出力である基板バイアスVsubが出力されることとなる。
ここで、可変抵抗回路17は電源電圧Vddの変動が及ぼす基板バイアスVsubへの影響を抑制するためのインバータ回路として構成されており、エミッタフォロア回路19のベースとソースフォロア回路18とを接続する配線は外部端子20と接続されている。また、外部端子20は外部抵抗21の一端と接続され、外部抵抗21の他端はその一端が接地されたスイッチング素子22の他端と接続されている。
また、スイッチング素子22は、サブコントロール端子(SUBcont端子)をオンの状態とすることで導通状態をなし、SUBcont端子をオフの状態とすることで非導通状態をなす様に構成されている。
なお、スイッチング素子22をオフの状態として、動画撮像モード時における所望の飽和信号量が得られる基板バイアスVsubとなる様に、SUBi端子に電圧印加を行っている。即ち、SUBi端子への印加電圧を調整することによって、動画撮像モード時に基板バイアスが所望の基板バイアス値となる様に、換言すると、動画撮像モード時に所望の飽和信号量となる様に調整を行っている。
また、エミッタフォロア回路18のコレクタは外部端子23と接続されており、外部端子23には、基板バイアス容量制御回路24が接続されている。なお、ここでの基板バイアス容量制御回路24は、「固体撮像素子の基板バイアス端子と基準電位との間に接続されると共に、その容量値が固体撮像素子の露光期間と非露光期間で変更可能に構成された容量」の一例である。また、外部端子23は基板バイアスVsubを出力するエミッタフォロア回路19のコレクタと接続されていることから、基板バイアス端子として機能することとなる。また、外部端子23は、タイミング発生回路6のシャッタパルスφSUBの出力端子と接続されている。
[基板バイアス容量制御回路について]
基板バイアス容量制御回路24は、図4で示す様に、主として抵抗25と、第1の容量26と、第2の容量27と、スイッチング素子28によって構成され、抵抗25と第1の容量26と第2の容量27とは並列接続されている。なお、第1の容量の容量値は第2の容量の容量値よりも小さなものである。
また、抵抗25の一端は外部端子23と接続され、他端は接地されている。同様に、第1の容量26の一端は外部端子23と接続され、他端は接地されている。更に、第2の容量27はスイッチング素子28を介して外部端子23と接続され、他端は接地されている。
また、スイッチング素子28は、基板バイアス容量コントロール端子(Ccont端子)をオンの状態とすることで導通状態をなし、Ccont端子をオフの状態とすることで非道通状態をなす様に構成されている。
ここで、本実施の形態では、第1の容量26の他端及び第2の容量27の他端が接地されている場合を例に挙げて説明を行っているが、必ずしも接地される必要は無く、任意の基準電位と接続されていれば充分である。
[固体撮像装置の動作]
以下、上記の様に構成された固体撮像装置の動作について説明を行う。ここでは、基板バイアス制御信号がSUBcont端子に印加され、基板バイアス容量制御信号がCcont端子に印加される場合を例に挙げて説明を行う。
なお、図5で示す様に、基板バイアス制御信号は露光期間にハイレベル(Hレベル)となり、非露光期間にローレベル(Lレベル)となるパルスである。同様に、基板バイアス容量制御信号についても露光期間にHレベルとなり、非露光期間にLレベルとなるパルスである。
本発明を適用した固体撮像装置では、図5中符号xで示すモニタリングモード(非露光期間)において、基板バイアス制御信号がLレベルであるために、SUBcont端子がオフの状態となる。そのために、モニタリングモードでは、SUBi端子への印加電圧によって調整を行った動画撮像モード時に所望の飽和信号量が得られる基板バイアスVsubが実現できることとなる。
また、モニタリングモードでは、基板バイアス容量制御信号がLレベルであるため、Ccont端子がオフの状態となる。そのために、モニタリングモードでは、第1の容量26のみが接地されることとなり、第2の容量27は接地されないこととなる。
次に、カメラのシャッタタイミングを示す図5中符号TRGで示すパルスがLレベルとなると、図5中符号yで示す露光期間が開始することとなり、基板バイアス制御信号及び基板バイアス容量制御信号がHレベルとなる。
ここで、露光期間は基板バイアス制御信号がHレベルであるために、SUBcont端子がオンの状態となる。そのために、露光期間では、接地された外部抵抗21が有効となり、基板バイアス発生回路3を構成するエミッタフォロア回路19の入力電圧を下げることができ、結果としてエミッタフォロア回路19からの出力である基板バイアスVsubを下げることができる。即ち、露光期間ではエミッタフォロア回路19への入力電圧の一部を接地された外部抵抗21を介して逃がすことで、モニタリングモードよりも基板バイアスVsubを下げることができるのである。
また、露光期間は基板バイアス容量制御信号がHレベルであるため、Ccont端子がオンの状態となる。そのために、露光期間では、第1の容量26のみならず、第2の容量27をも接地されることとなる。
続いて、カメラのシャッタタイミングから所定期間経過後にメカニカルシャッタが閉じることによって、露光期間が終了して図5中符号zで示すフレーム読み出しモード(非露光期間)が開始することとなる。なお、フレーム読み出しモードでは、基板バイアス制御信号及び基板バイアス容量制御信号がLレベルとなる。
ここで、フレーム読み出しモードは基板バイアス制御信号がLレベルであるために、SUBcont端子がオフの状態となる。そのために、フレーム読み出しモードでは、SUBi端子への印加電圧によって調整を行った動画撮像モード時に所望の飽和信号量が得られる基板バイアスVsubが実現できることとなる。
また、フレーム読み出しモードでは基板バイアス容量制御信号がLレベルであるために、Ccont端子がオフの状態となる。そのために、フレーム読み出しモードでは、第1の容量26のみが接地されることとなり、第2の容量27は接地されないこととなる。
本発明を適用した固体撮像装置では、モニタリングモード及びフレーム読み出しモードといった非露光期間において、基板バイアスVsubを高めに設定することができ、1画素当たりの飽和信号量を小さくすることができる。なお、1画素当たりの飽和信号量を小さくすることで、画素加算を行ったとしても、垂直転送レジスタやフローティングディフュージョンアンプの取扱電荷量を超えることがない。
また、非露光期間において、第1の容量26のみを接地させることで外部端子23を小容量で接地することができ、シャッタパルスφSUBの振幅を損なうことなく、電子シャッタの効果を充分に発揮することが可能となる。
即ち、外部端子23を大容量接地している場合には、外部端子23に印加されるシャッタパルスφSUBの振幅が低下し、電子シャッタの効果が低減してしまうといった弊害が考えられる。これに対して、外部端子23を小容量接地することによって、上述の通り、電子シャッタの効果を充分に発揮することができるのである。
更に、本発明を適用した固体撮像装置では、露光期間において、基板バイアスVsubを低めに設定することができ、1画素当たりの飽和信号量を大きくすることができる。
また、露光期間において、第1の容量26のみならず、第2の容量27をも接地させることで外部端子23を大容量で接地することができ、基板バイアスVsubを安定することができる。特に、低輝度の被写体を撮影するために露光時間を長時間確保する長時間露光モードで受光部7の飽和信号量限界付近の信号量を取り扱う際には、外部端子23が他のクロックのカップリングノイズの影響を受けやすい。そして、外部端子23がカップリングノイズの影響を受けることで受光部7のオーバーフローバリアOFBのポテンシャルが変動し、信号電荷が基板バイアス方向に排出されてしまうといった弊害が考えられる。これに対して、外部端子23を大容量接地することによって、上述の通り、基板バイアスVsubを安定することができる。
<2.変形例>
[基板バイアス容量制御回路について]
上記した第1の実施の形態では、第1の容量26は常時接地されて、第2の容量27は露光期間のみ接地される構成の基板バイアス容量制御回路24を例に挙げて説明を行っている。しかし、基板バイアス容量制御回路24は、非露光期間に外部端子23を小容量接地すると共に、露光期間に外部端子23を大容量接地することができれば充分であり、必ずしも上記した第1の実施の形態で示す基板バイアス容量制御回路の構成である必要は無い。
例えば、図6で示す様に、主として抵抗61と、第1の容量62と、第2の容量63と、第1のスイッチング素子64と、第2のスイッチング素子65によって構成され、露光期間と非露光期間とで接地される容量を切り替えても良い。
具体的には、抵抗61の一端は外部端子23と接続され、他端は接地された回路構成とする。また、第1の容量62の一端は第1のスイッチング素子64を介して外部端子23と接続され、他端は接地された回路構成とする。更に、第2の容量63の一端は第2のスイッチング素子65を介して外部端子23と接続され、他端は接地された回路構成とする。なお、第1の容量62の容量値は第2の容量63の容量値よりも小さなものである。
そして、第1のスイッチング素子64に基板バイアス容量制御信号の反転信号を印加し、第2のスイッチング素子65に基板バイアス容量制御信号を印加することで、露光期間と非露光期間とで接地する容量を切り替えても良い。
即ち、非露光期間(モニタリングモード及びフレーム読み出しモード)では基板バイアス容量制御信号がLレベルであるために、第1のスイッチング素子64は導通状態となり、第2のスイッチング素子65は非導通状態となる。つまり、非露光期間では、第1の容量62のみが接地されることとなる。一方、露光期間では基板バイアス容量制御信号がHレベルであるために、第1のスイッチング素子64は非導通状態となり、第2のスイッチング素子65は導通状態となる。つまり、露光期間では、第2の容量63のみが接地されることとなる。この様に、露光期間と非露光期間とで接地される容量を切り替えることによって、非露光期間に外部端子23を小容量接地すると共に、露光期間に外部端子23を大容量接地する回路構成を採っても良い。
[基板バイアス容量制御信号について]
上記した第1の実施の形態では、基板バイアス制御信号と基板バイアス容量制御信号は、露光期間にHレベルとなり非露光期間にLレベルとなる点で共通している。従って、基板バイアス容量制御信号は基板バイアス制御信号を代用しても良い。
特に、近年のデバイスにおいては、露光期間と非露光期間において基板バイアスVsubを個別に設定することが一般的となっているために、基板バイス制御信号を基板バイアス容量制御信号の代用として用いることが充分に可能である。なお、基板バイアス制御信号を基板バイアス容量制御信号の代用として用いる場合には、既存のシステムからの変更が極めて容易に実現することとなる。
<3.第2の実施の形態>
[カメラの構成]
図7は本発明を適用したカメラの一例であるCCD型カメラ50を説明するための模式図である。そして、ここで示すCCD型カメラ50は、上記した第1の実施の形態のCCD型固体撮像装置1を撮像デバイスとして用いたものである。
本発明を適用したCCD型カメラ50では、被写体(図示せず)からの光は、レンズ51等の光学系及びメカニカルシャッタ52を経てCCD型固体撮像装置53の撮像エリア9に入射することとなる。なお、メカニカルシャッタ52は、CCD型固体撮像装置53の撮像エリア9への光の入射を遮断して露光期間を決めるためのものである。
ここで、CCD型固体撮像装置53は、上記した第1の実施の形態に係るCCD型固体撮像装置1が用いられ、上述したタイミング発生回路6や駆動系等を含むCCD駆動回路54によって駆動されることとなる。
また、CCD型固体撮像装置53の出力信号は、次段の信号処理回路55によって、自動ホワイトバランス調整等の種々の信号処理が行われた後、撮像信号として外部に導出されることとなる。なお、メカニカルシャッタ52の開閉制御、CCD駆動回路54の制御、信号処理回路55の制御等は、システムコントローラ56によって行われることとなる。
こうしたCCD型カメラ50においては、先ず、メカニカルシャッタ52が開いた状態の高速撮像期間においてスチール写真として撮像したい映像を決定する。この高速撮像期間では、撮像中の画像をモニタに映し出すモニタリングや、アイレス(図示せず)の開度を制御することによって露光を調整する自動アイリス制御等が行われる。また、レンズ51の光軸方向の位置を制御することによって焦点を調整する自動フォーカス制御や、ホワイトバランスをとる自動ホワイトバランス制御等の各種の自動制御が行われる。
次に、スチール写真として撮像したい映像が決定し、シャッタ(図示せず)が押されると、これに応答して数msのパルス幅のトリガパルスTRGが発生し、その期間においてシャッタパルスφSUBが数個発生する。こうしたシャッタパルスφSUBによって、全ての受光部7の信号電荷が半導体基板14に掃き捨てられることとなる。そして、ある一定期間の露光期間が経過すると、メカニカルシャッタ52が閉じ、例えばフレーム読み出しによって全画素の信号電荷を読み出す全画素読み出し期間に入ることとなる。
この全画素読み出し期間においては、先ず、垂直転送レジスタ8の高速転送駆動によって垂直転送レジスタ8中の信号電荷が掃き出される。そして、垂直転送クロックφV1に読み出しパルスXSGが立つことで、第1フィールドの各画素の信号電荷が読み出される。第1フィールドの信号電荷の読み出し後、再び高速転送駆動によって垂直転送レジスタ8中の信号電荷が掃き出され、続いて垂直転送クロックφV3に読み出しパルスXSGが立つことで、第2フィールドの各画素の信号電荷が読み出されることとなる。
本発明を適用したCCD型カメラ50では、上述した本発明を適用した固体撮像装置1を採用しているために、非露光期間において外部端子23を小容量で接地することができ、電子シャッタ効果を充分に発揮することが可能となる。また、露光期間において外部端子23を大容量で接地することができ、基板バイアスVsubを安定することができる。
本発明を適用した固体撮像装置の一例であるCCD型固体撮像装置を説明するための模式図である。 受光部及びその周辺の半導体基板深さ方向の構造を説明するための模式図である。 基板バイアス発生回路を説明するための模式図である。 基板バイアス容量制御回路を説明するための模式図である。 タイミングチャートの一例を示す図である。 基板バイアス容量制御回路の変形例を説明するための模式図である。 本発明を適用したカメラの一例であるCCD型カメラを説明するための模式図である。 固体撮像素子の深さ方向とポテンシャルとの関係を示した模式図である。 従来の基板バイアス発生回路を説明するための模式図である。
1 CCD型固体撮像装置
2 CCD型固体撮像素子
3 基板バイアス発生回路
4 出力端子
6 タイミング発生回路
7 受光部
8 垂直転送レジスタ
9 撮像エリア
10 読み出しゲート部
11 水平転送レジスタ
12 電荷電圧変換部
13 出力回路
14 半導体基板
15a、15b、15c、15d 端子
16a、16b 端子
17 可変抵抗回路
18 ソースフォロア回路
19 エミッタフォロア回路
20 外部端子
21 外部抵抗
22 スイッチング素子
23 外部端子
24 基板バイアス容量制御回路
25 抵抗
26 第1の容量
27 第2の容量
28 スイッチング素子
31 ウェル領域
32 信号電荷蓄積領域
33 正孔蓄積領域
34 P型領域
35 信号電荷転送領域
36 チャネルストップ領域
37 不純物拡散領域
38 ゲート絶縁膜
39 転送電極
40 層間膜
41 アルミニウム遮光膜
42 開口
50 CCD型カメラ
51 レンズ
52 メカニカルシャッタ
53 CCD型固体撮像装置
54 CCD駆動回路
55 信号処理回路
56 システムコントローラ
61 抵抗
62 第1の容量
63 第2の容量
64 第1のスイッチング素子
65 第2のスイッチング素子

Claims (5)

  1. 固体撮像素子と、
    該固体撮像素子の基板バイアス端子と基準電位との間に接続されると共に、その容量値が前記固体撮像素子の露光期間と非露光期間で変更可能に構成された容量とを備える
    固体撮像装置。
  2. 前記固体撮像素子の露光期間における前記容量の容量値は、前記固体撮像素子の非露光期間における前記容量の容量値よりも大きい
    請求項1に記載の固体撮像装置。
  3. 前記固体撮像素子の駆動モードに応じて基板バイアスを制御するための基準信号として印加される基板バイアス制御信号に基づいて前記容量の容量値を変更可能に構成された
    請求項1または請求項2に記載の固体撮像装置。
  4. 前記基準電位は接地電位である
    請求項1、請求項2または請求項3に記載の固体撮像装置。
  5. 固体撮像素子と、
    該固体撮像素子の撮像エリアに入射光を導く光学系と、
    前記固体撮像素子の基板バイアス端子と基準電位との間に接続されると共に、その容量値が前記固体撮像素子の露光期間と非露光期間で変更可能に構成された容量とを備える
    カメラ。
JP2009003766A 2009-01-09 2009-01-09 固体撮像装置及びカメラ Pending JP2010161730A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009003766A JP2010161730A (ja) 2009-01-09 2009-01-09 固体撮像装置及びカメラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009003766A JP2010161730A (ja) 2009-01-09 2009-01-09 固体撮像装置及びカメラ

Publications (1)

Publication Number Publication Date
JP2010161730A true JP2010161730A (ja) 2010-07-22

Family

ID=42578530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009003766A Pending JP2010161730A (ja) 2009-01-09 2009-01-09 固体撮像装置及びカメラ

Country Status (1)

Country Link
JP (1) JP2010161730A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018051819A1 (ja) * 2016-09-15 2018-03-22 ソニーセミコンダクタソリューションズ株式会社 撮像素子および駆動方法、並びに電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018051819A1 (ja) * 2016-09-15 2018-03-22 ソニーセミコンダクタソリューションズ株式会社 撮像素子および駆動方法、並びに電子機器
US11375147B2 (en) 2016-09-15 2022-06-28 Sony Semiconductor Solutions Corporation Image capturing element, drive method, and electronic device having improved operation mode switching

Similar Documents

Publication Publication Date Title
US10237500B2 (en) Solid-state imaging device, method of driving the same, and electronic apparatus
CN101840926B (zh) 固态成像装置及其制造方法、驱动方法、以及电子设备
TWI539814B (zh) 電子設備及其驅動方法
JPH10150183A (ja) 固体撮像装置およびその駆動方法並びにカメラ
JP2011216970A (ja) 固体撮像装置、固体撮像装置の駆動方法、および、電子機器
JP4069918B2 (ja) 固体撮像装置
US20110267516A1 (en) Electronic shutter control in image sensors
JP2005065184A (ja) 固体撮像装置及びその駆動方法、並びにそれを用いたビデオカメラ及びスチルカメラ
US8199238B2 (en) Electronic shutter control in image sensors
JP3878575B2 (ja) 固体撮像装置及びその駆動方法
WO2015170533A1 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
JP2008092067A (ja) 固体撮像装置
US8184186B2 (en) Electronic shutter control in image sensors
US8184187B2 (en) Controlling electronic shutter in image sensors
JP2010161730A (ja) 固体撮像装置及びカメラ
JPH1013748A (ja) 固体撮像装置およびその駆動方法、並びに固体撮像装置を用いたカメラ
JP2003153084A (ja) 固体撮像素子の制御装置および制御方法
JP2011182360A (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
JP4001904B2 (ja) 固体撮像装置の駆動方法
JP4563848B2 (ja) 固体撮像装置およびカメラ
JP2012120106A (ja) 固体撮像素子および撮像装置
JP4296025B2 (ja) 固体撮像装置及びその駆動方法
KR100508610B1 (ko) 고체촬상장치및그구동방법과카메라
JP2003069904A (ja) Ccd出力回路およびccd出力方法
JP4306701B2 (ja) 固体撮像装置、およびその駆動方法、並びにカメラ

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100830