JP5573231B2 - 固体撮像素子、およびその駆動方法、並びにカメラ - Google Patents

固体撮像素子、およびその駆動方法、並びにカメラ Download PDF

Info

Publication number
JP5573231B2
JP5573231B2 JP2010045570A JP2010045570A JP5573231B2 JP 5573231 B2 JP5573231 B2 JP 5573231B2 JP 2010045570 A JP2010045570 A JP 2010045570A JP 2010045570 A JP2010045570 A JP 2010045570A JP 5573231 B2 JP5573231 B2 JP 5573231B2
Authority
JP
Japan
Prior art keywords
signal
solid
imaging device
state imaging
transfer unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010045570A
Other languages
English (en)
Other versions
JP2011182245A (ja
Inventor
将吾 沼口
弘明 田中
千丈 岡田
彰宏 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2010045570A priority Critical patent/JP5573231B2/ja
Publication of JP2011182245A publication Critical patent/JP2011182245A/ja
Application granted granted Critical
Publication of JP5573231B2 publication Critical patent/JP5573231B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、固体撮像素子、およびその駆動方法、並びにカメラに関し、特にオーバーフロードレイン(OFD)構造を持つCCD(Charge Coupled Device) 型固体撮像素子(以下、CCD撮像素子と称する)を用いた固体撮像素子およびその駆動方法、並びにカメラに関するものである。
CCD固体撮像素子の撮像領域は、n型半導体基板を例にとると、このn型半導体基板にp型のウェル領域が形成され、このウェル領域の表面にn型の光電変換部、すなわち受光部が形成される。
撮像領域は、この受光部が複数のマトリクス状に配列されて構成される。
このようなCCD固体撮像素子において、光の入射によって受光部に蓄積される信号電荷eの許容量、いわゆる受光部の取り扱い電荷量について図1に関連付けて説明する。
図1(A),(B)は、一般的な縦型オーバーフロードレイン構造を持つ固体撮像素子の光電変換を行う受光部のポテンシャル分布を示す図である。
図1(A)は基板バイアス電圧Vsub調整前のポテンシャル分布図であり、図1(B)は基板バイアス電圧Vsub調整後のポテンシャル分布図である。
図1のポテンシャル分布図に示すように、いわゆる受光部の取り扱い電荷量はp型のウェル領域で構成されるオーバーフローバリアOFBのポテンシャル障壁φaの高さで決定される。
すなわち、受光部に蓄積される信号電荷eが取り扱い電荷量を超えた場合、その超えた分の電荷がオーバーフローバリアのポテンシャル障壁φaを超えてオーバーフロードレインOFDを構成するn型基板にあふれ、結果的に捨てられる。
なお、図1中の符号aは受光部上の酸化膜を示している。
この受光部の取り扱い電荷量、つまりオーバーフローバリアOFBのポテンシャル障壁φaの高さは、オーバーフロードレインとなる基板に印加するバイアス電圧、すなわちいわゆる基板バイアス電圧Vsubによって制御している。
しかし、この構造は、デバイスの製造ばらつきのために、オーバーフローバリアOFBのポテンシャル障壁φの高さが図1中破線で示すようにチップ毎、また同一チップでも受光部毎にばらつく。
固体撮像素子は受光部に蓄積される信号電荷の最大量(飽和信号量)を品質管理上一定の仕様値以上とする必要がある。
このため、あるチップの基板バイアス電圧Vsubの設定はチップ内の受光部全てが前記仕様を満たす飽和信号量となるような基板バイアス電圧Vsubとする。
たとえば、特許文献1および2には、信号電荷を排出する領域であるオーバーフロードレインを垂直転送部と水平転送部近辺に形成された固体撮像素子が開示されている。
また、たとえば特許文献3には、基板バイアス回路に関する技術が開示されている。
ところで、CCD固体撮像素子を用いたデジタルスチルカメラの動画撮影や、デジタルムービーカメラの大きな欠点として、高輝度被写体撮像時のスミアが挙げられる。
図2(A),(B)は、スミアについて説明するための図である。図2(A)はスミアの画像例を示し、図2(B)は水平方向の画素の簡略断面を示している。
図2において、1は高輝度被写体を、2は受光領域(フォトダイオード部)を、3は垂直転送レジスタを、4は転送電極を、5は酸化膜を、6は遮光膜を、それぞれ示している。
太陽や車のヘッドライトなど、図2に示すように、高輝度被写体1を撮像した場合に、光が本来の受光領域(フォトダイオード部)2で捉えきれない。
その結果、光はポテンシャル領域を乗り越え、あるいは直接垂直転送レジスタ3に漏れこむことにより発生する画面上下方向の光の筋がスミアである。
これは、バックグランドの感度信号とスミア信号の比(スミア=スミア信号/感度信号)によって決まる。
このスミアを改善させる為の一例として、次の2つの方法が考えられる。
第1の方法は、信号処理回路等のCCDの後段においてゲインを下げ、スミア信号を減らしつつ、さらに電子シャッタ低速化を組み合わせることで感度信号を維持しながら、相対的にスミア信号を減らし、画質を改善する方法である。
また、第2の方法は、単画素の飽和信号量を増加させることでカメラのダイナミックレンジ(Dレンジ)低下の弊害を抑制しつつ、信号処理回路等のCCDの後段においてゲインを下げ、さらに電子シャッタ低速化を組み合わせる。第2の方法は、これにより、感度信号を維持しながら、相対的にスミア信号を減らし、画質を改善させる方法である。
特開2008−193050号公報 特開2006−310655号公報 特許第4306701号
上記した第1の方法の場合には、感度信号は図3に示すように電子シャッタ低速化で維持する(元に戻す)ことが可能である。
しかし、第1の方法は、飽和信号量はゲイン低下により減少したままなので、図3に示すように、カメラのDレンジの減少を招くので、実用上は好ましい手法ではない。
また、上記した第2の方法も、飽和信号量が増加し過ぎると、垂直レジスタ、水平レジスタ、フローティングディフュージョン部など、画素信号転送過程でのDレンジ不足の問題が生じる。
さらに、第2の方法は、CCD後段の信号処理回路においても、出力信号振幅(リセットフィードスルー込みのピーク to ピーク)が大きいことに伴い、絶対最大定格オーバーという問題が生じることになり、実用上は好ましい手法ではない。
また、動画モードにおいては、感度電子数確保を目的として、単画素の信号を複数加算する手法も用いられる。
このため、飽和信号量の増加がより顕著にもなり、垂直レジスタ、水平レジスタ、フローティングディフュージョン部など、画素信号転送過程でのDレンジ不足という問題が生じる。
また、信号処理回路においても、出力信号振幅(リセットフィードスルー込みのピーク to ピーク)が大きいことに伴い、絶対最大定格オーバーという問題が生じることになり、実用上の採用はより困難な手法となる。
本発明は、トータルの取扱い電荷量を維持しながら、スミア成分のみを減少させることができ、スミア信号を相対的に減少させることで画質改善を図ることが可能な固体撮像素子、およびその駆動方法、並びにカメラを提供することにある。
本発明の第1の観点の固体撮像素子は、行列状に配置された光電変換機能を含む複数のセンサ部と、上記複数のセンサ部の列配列に対応して配列され、上記センサ部から読み出された信号電荷を行配列方向に転送する複数の垂直転送部と、上記垂直転送部から転送された信号電荷を列配列方向に転送する水平転送部と、上記垂直転送部の複数列単位で形成され、上記垂直転送部から上記水平転送部への信号電荷を選択的に排出可能な電荷排出部と、上記電荷排出部にて信号電荷を排出する列数に応じて、画像の飽和信号量を可変させる制御を行う駆動系と、を有する。
本発明の第2の観点の固体撮像素子の駆動方法は、行列状に配置された光電変換機能を含む複数のセンサ部と、上記複数のセンサ部の列配列に対応して配列され、上記センサ部から読み出された信号電荷を行配列方向に転送する複数の垂直転送部と、上記垂直転送部から転送された信号電荷を列配列方向に転送する水平転送部と、上記垂直転送部の複数列単位で形成され、上記垂直転送部から上記水平転送部への信号電荷を選択的に排出可能な電荷排出部と、を含む、固体撮像素子を駆動する際、上記電荷排出部にて信号電荷を排出する列数に応じて、画像の飽和信号量を可変させる制御を行う。
本発明の第3の観点のカメラは、固体撮像素子と、上記固体撮像素子の受光領域に対して入射光を導く光学系と、記固体撮像素子による画像に所定の処理を施す信号処理回路と、を含み、記固体撮像素子は、行列状に配置された光電変換機能を含む複数のセンサ部と、上記複数のセンサ部の列配列に対応して配列され、上記センサ部から読み出された信号電荷を行配列方向に転送する複数の垂直転送部と、上記垂直転送部から転送された信号電荷を列配列方向に転送する水平転送部と、上記垂直転送部の複数列単位で形成され、上記垂直転送部から上記水平転送部への信号電荷を選択的に排出可能な電荷排出部と、上記電荷排出部にて信号電荷を排出する列数に応じて、画像の飽和信号量を可変させる制御を行う駆動系と、を含む。
本発明によれば、トータルの取扱い電荷量(有効画素信号)を維持しながら、スミア成分のみを減少させることができ、スミア信号を相対的に減少させることで画質改善を図ることができる。
一般的な縦型オーバーフロードレイン構造を持つ固体撮像素子の光電変換を行う受光部のポテンシャル分布を示す図である。 スミアについて説明するための図である。 露光時間と信号出力との関係を説明するための図である。 本発明の実施形態に係る固体撮像素子の構成例を示す図である。 水平転送部としての水平転送レジスタが2相駆動であり、隣り合う4つの垂直転送部としての垂直転送レジスタを1つのグループとした場合の電極の構成例を示す図である。 水平転送部としての水平転送レジスタが2相駆動であり、隣り合う3つの垂直転送部としての垂直転送レジスタを1つのグループとした場合の電極の構成例を示す図である。 水平画像1/2間引き駆動時の出力信号の例を示す図である。 図5および図7の動作モードにおける転送時の駆動タイミングチャートを示す図である。 図5および図7の動作モードにおける出力画素の転送イメージを示す図である。 水平画像1/3間引き駆動時の出力信号の例を示す図である。 水平画像2/3間引き駆動時の出力信号の例を示す図である。 図6および図10の動作モードにおける転送時の駆動タイミングチャートを示す図である。 図6および図10の動作モードにおける出力画素の転送イメージを示す図である。 図6および図11の動作モードにおける転送時の駆動タイミングチャートを示す図である。 図6および図11の動作モードにおける出力画素の転送イメージを示す図である。 オーバーフロードレイン部のバリア電位φ2がホールドゲートの電位φ1より高い場合のオーバーフロードレイン近辺のポテンシャル状態を示す図である。 オーバーフロードレイン部のバリア電位φ2がホールドゲートの電位φ1より低い場合のオーバーフロードレイン近辺のポテンシャル状態を示す図である。 局所的なポテンシャル欠陥による不具合例を示す図である。 本実施形態に係る基板バイアス変調による飽和信号量の調整例を示す図である。 本実施形態による固体撮像素子を撮像デバイスとして用いた本発明の実施形態に係るカメラの概略構成図である。
以下、本発明の実施形態を添付図面に関連付けて説明する。
なお、説明は以下の順序で行う。
1.固体撮像素子の構成例
2.基板バイアス切替回路の構成例
3.本固体撮像素子の特徴的な構成および機能
4.本固体撮像素子の特徴的な構成および機能の具体的な説明
<1.固体撮像素子の構成例>
図4は、本発明の実施形態に係る固体撮像素子の構成例を示す図である。
図4の固体撮像素子10は、行(垂直)方向および列(水平)方向にマトリクス状に配列されて、入射光をその光量に応じた電荷量の信号電荷に変換して蓄積する複数のセンサ部(光電変換素子)11を有する。
固体撮像素子10は、これらセンサ部11の垂直列ごとに設けられ、各センサ部11から読み出しゲート部12を介して読み出された信号電荷を垂直転送する複数本の垂直転送レジスタ13を有する。
固体撮像素子10は、センサ部11と垂直転送レジスタ13とによって撮像エリア14が構成されている。
この撮像エリア14において、センサ部11はたとえばPN接合のフォトダイオードから構成されている。
このセンサ部11に蓄積された信号電荷は、読み出しパルスが印加されることにより、読み出しゲート部12を介し、垂直レジスタに読み出される。
垂直転送レジスタ13は、たとえば8相の垂直転送クロックφV1〜φV8によって転送駆動され、読み出された信号電荷を水平ブランキング期間の一部にて1走査線(1ライン)に相当する部分ずつ順に垂直方向に転送する。
撮像エリア14の図面上の下側には、水平転送レジスタ15が配置されている。この水平転送レジスタ15には、複数本の垂直転送レジスタ13から1ラインに相当する信号電荷が順次転送される。
水平転送レジスタ15は、たとえば2相の水平転送クロックφH1,φH2によって転送駆動され、複数本の垂直転送レジスタ13から移された1ライン分の信号電荷を、水平ブランキング期間後の水平走査期間において順次水平方向に転送する。
水平転送レジスタ15の転送先の端部には、たとえばフローティング・ディフュージョン・アンプ構成の電荷電圧変換部16が配置されている。
この電荷電圧変換部16は、水平転送レジスタ15によって水平転送されてきた信号電荷を順次電圧信号に変換して出力する。
この電圧信号は、出力回路(図示せず)を経た後、被写体からの光の入射量に応じたCCD出力OUTとして、出力端子17から外部に出力される。
上述したセンサ部11、読み出しゲート部12、垂直転送レジスタ13、水平転送レジスタ15および電荷電圧変換部16等は半導体基板(以下、単に基板と称す)18上に形成され、CCD撮像素子10IMGが形成される。
また、後で説明するように、垂直転送レジスタ13と水平転送レジスタ15との接続部近辺(電荷受け渡し領域)に電荷排出部としてのオーバーフロードレインOFDが形成されている。
本実施形態においては、水平転送レジスタ15の電極ピッチは複数ラインの垂直転送レジスタ13を含む電極構成として形成される。
また、本実施形態の固体撮像素子10は、CCD撮像素子10IMGの駆動制御系とし、タイミング発生回路19および基板バイアス切替回路20を有する。
さらに、本実施形態の固体撮像素子10は、CCD撮像素子10IMGの読み出し信号に対して信号処理を施す信号処理回路(PRC)30が設けられる。
固体撮像素子10において、垂直方向および水平方向の転送読み出しを駆動するための8相の垂直転送クロックφV1〜φV8および2相の水平転送クロックφH1,φH2は、タイミング発生回路19から発生される。
8相の垂直転送クロックφV1〜φV8は、基板18上に形成された端子(パッド)21−1〜21−8を介して垂直転送レジスタ13に供給される。
また、各種転送タイミング信号φST1,φST2,φVHLD1,φVHLD2,φLV、およびφVOGが端子22−1〜22−6を介して垂直転送レジスタ13に供給される。
2相の水平転送クロックφH1,φH2は、端子23−1,23−2を介して水平転送レジスタ15に供給される。
また、タイミング発生回路19は、基板バイアス切替回路20における基板バイアス切替処理を制御する基板バイアス制御信号Vsub Cont1,Vsub Cont2を発生する。
φV1〜φV8は垂直転送電極V1〜V8を駆動するための信号である。
φST1,φST2はストレージゲートST1,ST2を駆動するための信号である。
φVHLD1,φVHLD2はホールドゲートHLDを駆動するための信号である。
φLVは最終垂直転送電極LVを駆動するための信号である。
φVOGは電荷蓄積制御電極VOGのゲートを駆動するための信号である。
φH1,φH2は水平転送電極H1,H2を駆動するための信号である。
これらの電極やゲートの配置については後述する。
また、基板18上には、この基板18をバイアスするバイアス電圧(以下、基板バイアスと称する)Vsubが印加される。この基板バイアスを発生する回路GVSは、基板18に形成される。
基板18には、基板バイアスVsubを変調するために基板バイアスを切り替える基板バイアス切替回路20が端子24を介して接続されている。
<2.基板バイアス切替回路の構成例>
基板バイアス切替回路20は、npn型トランジスタQ1,Q2、抵抗素子R1,R2,R3,R4、信号端子25−1,25−2、およびノードND1を有する。
基板バイアス切替回路20は、ノードND1が基板18の端子24に接続されている。
トランジスタQ1のコレクタが抵抗素子R1の一端に接続され、抵抗素子R1の他端がノードND1に接続されている。トランジスタQ1のエミッタが接地され、ゲートが抵抗素子R3の一端に接続され、抵抗素子R3の他端が第1の基板バイアス制御信号Vsub Cont1が供給される端子25−1に接続されている。
トランジスタQ2のコレクタが抵抗素子R2の一端に接続され、抵抗素子R2の他端がノードND1に接続されている。トランジスタQ2のエミッタが接地され、ゲートが抵抗素子R4の一端に接続され、抵抗素子R4の他端が第2の基板バイアス制御信号Vsub Cont2が供給される端子25−2に接続されている。
基板バイアス切替回路20は、タイミング生成回路19から供給される第1の基板バイアス制御信号Vsub Cont1および第2の基板バイアス制御信号Vsub Cont2によりトランジスタQ1,Q2が個別にオン、オフ制御される。
これにより、基板18の基板バイアスVsubが変調される。
図4において、基板バイアス切替回路20のブロックに、その回路構成に併せて基板バイアス変調例が示されている。
図4の例では、まず、第1の基板バイアス制御信号Vsub Cont1および第2の基板バイアス制御信号Vsub Cont2がローレベルでトランジスタQ1,Q2のベースに供給される。
この場合、2つのトランジスタQ1,Q2は共にオフ(OFF)に保持される。
これにより、基板バイアスVsubは変調されず、基準設定のままに保持される。
次に、第1の基板バイアス制御信号Vsub Cont1がハイレベル、第2の基板バイアス制御信号Vsub Cont2がローレベルでトランジスタQ1,Q2のベースに供給される。
この場合、トランジスタQ1がオン(ON)し、トランジスタQ2はオフ(OFF)に保持される。
これにより、1ステップだけ基板バイアスVsubが高くなるように変調され、飽和信号量が1ステップ小さくなるように制御される。
次に、第1の基板バイアス制御信号Vsub Cont1がローレベル、第2の基板バイアス制御信号Vsub Cont2がハイレベルでトランジスタQ1,Q2のベースに供給される。
この場合、トランジスタQ1がオフ(OFF)し、トランジスタQ2がオン(ON)する。
これにより、さらに1ステップだけ基板バイアスVsubが高くなるように変調され、飽和信号量がさらに1ステップ小さくなるように制御される。
このような変調制御は、ある垂直ラインの信号をオーバーフロードレインOFDに掃き出すときに、同時並列的に、画素の飽和信号量を可変させるときに行われる。
なお、並列に駆動するトランジスタ数を増やして個別に駆動制御することも可能であり、これにより、さらに精細な変調制御を実現することが可能となる。
本実施形態において、駆動系は少なくともタイミング発生回路19、基板バイアス切替回路20を含んで構成される。
<3.本固体撮像素子の特徴的な構成および機能>
以上の構成を有する固体撮像素子10は、以下の特徴をもつ。
前述したように、固体撮像素子10は、垂直転送レジスタ13と水平転送レジスタ15の接続部近辺にオーバーフロードレインOFDを有し、水平転送レジスタ15の電極ピッチが垂直転送レジスタ13の複数ラインを含む電極構成を有している。
そして、固体撮像素子10は、ある垂直ラインの信号をオーバーフロードレインに掃き出し、かつ画素の飽和信号量を可変させる制御を行う駆動系を有する。
この駆動系は、タイミング発生回路19、基板バイアス切替回路20、および図示しない制御系により構成される。
固体撮像素子10は、垂直ラインの信号電荷をオーバーフロードレインOFDに排出(掃き出す)列数(水平方向の画素間引き率)を、被写体に応じて、あるいは、選択可能な画素の飽和信号量に応じて選択する機能を有する。
固体撮像素子10は、電荷排出部であるオーバーフロードレイン部のバリア電位に対して、水平画素間引き動作中のホールドゲートの電位が浅くなるように構成される。
また、固体撮像素子10は、被写体の明るさに応じて、水平間引き駆動、電子シャッタスピード、画素の飽和信号量を可変させる機能を有している。
固体撮像素子10は、低輝度の被写体を撮像する際には、水平方向の間引き「無し」とし、高輝度の被写体を撮像する際には、水平方向の間引き「有り」とする機能を有する。
固体撮像素子10は、水平間引き駆動を行う際に、基板バイアス切替回路20により飽和信号量を変化させ、かつ信号処理回路30のゲイン設定を変化させる機能を有する。
固体撮像素子10は、明るさを追従することで得られる、NDのON/OFFやシャッタ速度の情報をフィードバックさせることで被写体情報、ここでは低輝度であるか高輝度であるかを検出する機能を有する。
固体撮像素子10は、駆動モード切り替え時の基板バイアス変調期間にデジタルゲインを変化させる機能を有する。
固体撮像素子10は、独立した色再現パラメータを保持し、モードに適応したパラメータを反映させ、たとえばモード毎にホワイトバランスを調整する機能を有する。
このような特徴を含む本実施形態に係る固体撮像素子10は、水平画素間引きと単画素の飽和信号量増、電子シャッタの低速化を組み合わせることにより、トータルの取扱い電荷量(有効画素信号)を維持しながら、スミア成分のみを減少させる。
すなわち、固体撮像素子10は、スミア信号を相対的に減少させることで画質改善を図ることが可能に構成されている。
これにより、固体撮像素子10は、垂直転送レジスタ13、水平転送レジスタ15、フローティングディフュージョン部など、画素信号転送過程でのダイナミックレンジ不足が生じることを防止している。
さらに、固体撮像素子10は、CCD撮像素子10IMGの後段の信号処理回路30においても、出力信号振幅(リセットフィードスルー込みのピーク to ピーク)が大きいことに伴い、絶対最大定格オーバーすることを防止している。
これにより、スミア信号量のみを減少させることが可能となり、画質改善が図られる。
また、画素水平間引き駆動を行う場合、低照度被写体撮像時の感度不足が課題となるケースも考えられる。
そのような場合には、固体撮像素子10は、必要に応じ、被写体の明るさによって、水平画素間引き有無の切り替えを行う。
たとえば高輝度時には水平画素間引き“有り”でスミアを減少させて画質を改善し、低輝度には水平画素間引き“無し”で感度確保を行う。
このような制御機能を有する固体撮像素子10は、被写体の明るさに応じて最適な画質を提供することも可能となっている。
<4.本固体撮像素子の特徴的な構成および機能の具体的な説明>
以下、上記した本実施形態の固体撮像素子10の特徴的な構成および機能について具体的に説明する。
[水平画素間引きの方法]
まず、水平画素間引きの方法について説明する。
列単位で画素信号およびスミア信号を掃き捨てる方法として、垂直転送部としての垂直転送レジスタ13と水平転送部としての水平転送レジスタ15近辺に信号電荷を排出する領域(オーバーフロードレイン)を設ける方法を採用可能である。
このオーバーフロードレインを設けた垂直転送部としての垂直転送レジスタ13および水平転送部としての水平転送レジスタ15の電極構成例を図5および図6に示す。
これらの例では、水平転送レジスタ15の電極ピッチが垂直転送レジスタ13の複数ラインを含む電極構成を有している。
図5は、水平転送部としての水平転送レジスタ15が2相駆動であり、隣り合う4つの垂直転送部としての垂直転送レジスタ13を1つのグループとした場合の電極の構成例を示している。
図6は、水平転送部としての水平転送レジスタ15が2相駆動であり、隣り合う3つの垂直転送部としての垂直転送レジスタ13を1つのグループとした場合の電極の構成例を示している。
水平転送部は一例として2相駆動を用いているが、水平駆動相数に制約は無い。
図5および図6において、40が電荷排出部としてのオーバーフロードレイン部を示している。
また、図5および図6において、R、G、Bで示す領域はセンサ部11である。
V7は7番目の垂直転送電極を示している。
V8は8番目(8相駆動の最終段目)の垂直転送電極を示している。
ST,ST1,ST2はストレージゲートを示している。
HLDはホールドゲートを示している。
LV,LV1,LV2は最終垂直転送電極を示している。
VOG、VOG1,VOG2は電荷蓄積制御電極を示している。
H1,H2は水平転送電極を示している。
図5の電極構成での水平画素間引きを行う場合、次のような処理を行う。
なお、図7は、水平画像1/2間引き駆動時の出力信号の例を示す図である。
図8は、図5および図7の動作モードにおける転送時の駆動タイミングチャートを示す図である。
図9は、図5および図7の動作モードにおける出力画素の転送イメージを示す図である。図9はポイントとなる転送箇所のみ示している。
オーバーフロードレイン部40に隣接する最終垂直転送電極LV2および電荷蓄積制御電極VOG2のゲートに固定バイアスを印加し、定電位に保つ。
これにより、最終垂直転送電極LV2を有する列の信号を水平転送レジスタ15に転送することなく、全てオーバーフロードレイン部40に排出し、水平方向に1/2に画素信号を間引いて出力することが可能となる。
この場合、図7に示すように、2列毎に出力される画素信号と出力されない画素信号を設けることが可能となる。
図6の電極構成での水平画素間引きを行う場合、次のような処理を行う。
図10は、水平画像1/3間引き駆動時の出力信号の例を示す図である。
図11は、水平画像2/3間引き駆動時の出力信号の例を示す図である。
図12は、図6および図10の動作モードにおける転送時の駆動タイミングチャートを示す図である。
図13は、図6および図10の動作モードにおける出力画素の転送イメージを示す図である。図13はポイントとなる転送箇所のみ示している。
図14は、図6および図11の動作モードにおける転送時の駆動タイミングチャートを示す図である。
図15は、図6および図11の動作モードにおける出力画素の転送イメージを示す図である。図15はポイントとなる転送箇所のみ示している。
図6では3つの垂直転送部としての垂直転送レジスタ13を1つのグループとしている。
この場合、オーバーフロードレイン部40に隣接するストレージゲートST1、ST2を駆動若しくはバイアス固定のいずれかを選択する。
ストレージゲートST1のみを駆動し、ストレージゲートST2を固定バイアスを与え、ストレージゲートST2の列の信号を全てオーバーフロードレイン部40に掃き捨てた場合は、水平方向の画素間引き率は2/3となる。
ストレージゲートST1、ST2共にバイアスで固定し、両列ともオーバーフロードレイン部40に掃き捨てた場合は、水平方向の画素間引き率は1/3となる。
このように図6の電極構成では任意に間引き率を選択することが可能となる。
これにより、図10および図11に示すように、出力される画素信号と出力されない画素信号を設けることが可能となる。
図16は、オーバーフロードレイン部のバリア電位φ2がホールドゲートの電位φ1より高い場合のオーバーフロードレイン近辺のポテンシャル状態を示す図である。
図17は、オーバーフロードレイン部のバリア電位φ2がホールドゲートの電位φ1より低い場合のオーバーフロードレイン近辺のポテンシャル状態を示す図である。
上記した水平画素間引き動作時の留意事項として、図16に示したように、垂直転送部と水平転送部近辺に設けられたオーバーフロードレイン部40のバリア電位φ2に対して、水平画素間引き動作中のホールドゲートHLDの電位φ1を浅くする必要が有る。
逆に、図17に示したように、そのバリア電位関係が逆転してしまうと(φ1>φ2)、水平画素間引きにより出力しないはずの信号電荷が水平レジスタ等へ漏れこんでしまい、正常信号と混色することになってしまい、問題となる。
図18は、局所的なポテンシャル欠陥による不具合例を示す図である。
図19(A)および(B)は、本実施形態に係る基板バイアス変調による飽和信号量の調整例を示す図である。
また、通常の画素列が正常であっても、ポテンシャル欠陥等により水平画素数1000段に対して、1画素分の局所的にバリア電位関係が逆転する場合でも、正常信号との混色により、図18に示すように、局所的な縦筋が発生するので、問題となる。
このため、オーバーフロードレイン部40のバリア電位と水平画素間引き動作中のホールドゲートHLDの電位の関係には十分に留意して設計する必要が有る。
このように水平画素間引き率を1/nとした場合に、同時に図19に示すように、基板バイアスを変調し、飽和信号量をn倍に設定する。
さらに、この基板変調に電子シャッタの低速化を組み合わせることで、画素の出力信号量(感度)を保ったまま、スミア成分のみを1/nに低減することができる。
また、飽和信号量の増加分についてはn倍に限定する必要は無く、微小でも画素の飽和信号量を増加させることができればよい。
この場合、画素信号:スミアの比率を改善したまま、信号処理回路30にてゲイン処理(必要画素信号量分、ゲインを増加させる)を行うことで、スミア画質の改善が可能である。
たとえば、スミア信号:飽和出力信号の比が、1/2:1(あるいは1:2)の図9の場合には、スミアが6dB改善することになる。
これに対して、スミア信号:飽和出力信号の比が2/3:1(あるいは1:1.5)の図13の場合には、スミアが3.5dB改善することになる。
ただし、図13において単画素の飽和信号量の増加が1.2倍にしか増加できない場合でも、スミア信号:飽和出力信号の比が1:1.2となるので、スミアが1.6dB(1.2倍)に改善することが可能となる。
なお、前述のように、スミア改善効果を、スミア信号:飽和出力信号で表現しているのは、感度信号に関しては、電子シャッタ低速化により維持する(元に戻す)ことが可能なためである。
以上により、固体撮像素子10は、垂直転送レジスタ13、水平転送レジスタ15、フローティングディフュージョン部など、画素信号転送過程でのダイナミックレンジ不足が生じることを防止している。
さらに、固体撮像素子10は、CCD撮像素子10IMGの後段の信号処理回路30においても、出力信号振幅(リセットフィードスルー込みのピーク to ピーク)が大きいことに伴い、絶対最大定格オーバーすることを防止している。
これにより、スミア信号量のみを減少させることが可能となり、画質改善を図ることが可能である。
[水平画素間引き有無の切り替え]
次に、被写体の輝度情報に応じた制御、被写体の明るさによって、水平画素間引き有無の切り替えを行う(高輝度時:水平画素間引き“有り”でスミア画質改善、低輝度:水平画素間引き“無し”で感度確保)ようにする応用例について説明する。
図20は、本実施形態による固体撮像素子を撮像デバイスとして用いたカメラの概略構成図である。
このカメラ100においては、上記したCCD撮像素子10IMG、基板バイアス切替回路20、信号処理回路30に加えて次の構成要素を含む。
カメラ100は、CCD撮像素子10IMGの光入射側にレンズ51および絞り52を含む光学系50、タイミング発生回路19を含むCCD駆動回路60、および動作モード設定部70を有する。
本実施形態において、駆動系は、タイミング発生回路19を含むCCD駆動回路60、および動作モード設定部70を含んで構成される。
被写体が低輝度の場合(画素出力信号>>スミア信号)に水平画素間引き駆動を行うと、元々微小であるスミア量はほぼ変わらず、必要とされる画素信号が大きく減少し、S/Nが劣化する結果となる。
そのため、図20に示す動作モード設定部70にて、被写体の輝度情報(高輝度または 低輝度)に応じて水平画素間引き駆動のON/OFFの制御を行う。
この被写体情報を検出する方法として、NDフィルタのON/OFFや、レンズのF値(絞り)や、シャッタ速度の情報をフィードバックする方法が適用可能である。
このように、被写体情報を感知し、暗い被写体を撮像する場合には、水平画素間引き動作”無し”で感度を確保し、明るい被写体を撮像する場合には、水平画素間引き”有り”かつ基板バイアス変調で飽和信号量増加を行う。
これと並行して、動作モード設定部70にて、被写体の明るさに応じた電子シャッタスピードを設定することで、必要信号量を確保する。
電子シャッタスピードの設定では、低輝度および水平画素間引き無しの場合は低速とし、高輝度および水平画素間引き有りの場合には低速に設定する。
また、前述のようなモード切り替えは、基板バイアス変調を伴うことが殆どである。
ただし、基板バイアス変調に時間を必要とする場合、十分に基板バイアスが変調していない状態(十分な飽和信号量に達しない状態)で出力を行うと低ダイナミックレンジに伴う色つきが発生する可能性がある。
そのため、モード切替時にゲイン(信号処理回路30で設定)も変更し、色つきを防止することも有効である。
また、基板バイアス変調時には分光感度特性が変化するため、独立した色再現パラメータ(信号処理回路30で設定)を保持し、駆動モードの切り替え制御に合わせて反映させることで、最適なホワイトバランス調整が可能となる。
以上の機能を組み合わせることで、被写体の明るさに応じた、最適な画質を提供することも可能となる。
以上のように、本実施形態によれば、以下の効果を得ることができる。
水平画素間引き動作と同時に単画素の飽和信号量を増加させ、さらに低速電子シャッタを組み合わせることで、必要な画素信号量はそのままに、スミア信号のみを減少させることができる。
これにより、垂直レジスタ、水平レジスタ、フローティングディフュージョン部など、画素信号転送過程でのダイナミックレンジ不足の問題を解消することができる。
そして、CCD後段の信号処理回路においても、出力信号振幅(リセットフィードスルー込みのピーク to ピーク)が大きいことに伴い、絶対最大定格オーバーという問題が生じることが無くなる。そして、スミア信号量のみを減少させることが可能となり、画質改善を図ることが可能となる。
また、被写体の明るさに応じて水平画素間引きの有無、電子シャッタスピードを切り替えることにより被写体の明るさ毎に最適な画質を提供することも可能となる。
駆動モード切り替え時の基板バイアス変調に時間を要する場合、デジタルゲインを調整することで色つきを防止することも可能となる。
駆動モード毎に分光特性が異なる場合、独立した色再現パラメータを保持し、駆動モードに合わせて反映させることで、最適なホワイトバランス調整も可能となる。
10・・・固体撮像装置、10IMG・・・CCD撮像素子、11・・・センサ部、12・・・読み出しゲート部、13・・・垂直転送レジスタ(垂直転送部)、14・・・撮像エリア、15・・・水平転送レジスタ(水平転送部)、16・・・電荷電圧変換部、18・・・半導体基板、19・・・タイミング発生回路、20・・・基板バイアス切替回路、30・・・信号処理回路、40・・・オーバーフロードレイン部(電荷排出部)、50・・・光学系、60・・・CCD駆動回路、70・・・動作モード設定部、100・・・カメラ。

Claims (13)

  1. 行列状に配置された光電変換機能を含む複数のセンサ部と、
    上記複数のセンサ部の列配列に対応して配列され、上記センサ部から読み出された信号電荷を行配列方向に転送する複数の垂直転送部と、
    上記垂直転送部から転送された信号電荷を列配列方向に転送する水平転送部と、
    上記垂直転送部の複数列単位で形成され、上記垂直転送部から上記水平転送部への信号電荷を選択的に排出可能な電荷排出部と、
    上記電荷排出部にて信号電荷を排出する列数に応じて、画像の飽和信号量を可変させる制御を行う駆動系と、を有する
    固体撮像素子。
  2. 上記垂直転送部の信号を上記電荷排出部に排出する列数が被写体に応じて選択される
    請求項1記載の固体撮像素子。
  3. 上記垂直転送部の信号を上記電荷排出部に排出する列数が選択可能な画素の飽和信号量に応じて選択される
    請求項1記載の固体撮像素子。
  4. 上記電荷排出部は、
    オーバーフロードレイン部を含み、
    上記オーバーフロードレイン部のバリア電位に対して、水平画素間引き動作中のホールドゲートの電位を浅くしてある
    請求項1から3のいずれか一に記載の固体撮像素子。
  5. 上記駆動系は、
    被写体の明るさに応じて、水平間引き駆動、電子シャッタスピード、画素の飽和信号量を可変せる
    請求項1から4のいずれか一に記載の固体撮像素子。
  6. 上記駆動系は、
    低輝度の被写体を撮像する際には、水平方向の間引き無しとし、高輝度の被写体を撮像する際には、水平方向の間引きを行うように駆動する
    請求項5に記載の固体撮像素子。
  7. 上記水平転送部により転送された信号に対して少なくともゲイン処理を行う信号処理回路を有し、
    上記駆動系は、
    水平間引き駆動を行う際に、飽和信号量を変化させ、かつ信号処理回路のゲイン設定を変化させる
    請求項5または6記載の固体撮像素子。
  8. 上記駆動系は、
    明るさを追従することで得られる情報をフィードバックさせることで被写体情報を検出する
    請求項5から7のいずれか一に記載の固体撮像素子。
  9. 上記センサ部、垂直転送部、水平転送部、および電荷排出部は半導体基板に形成され、
    上記半導体基板には基板バイアス電圧が印加され、
    上記駆動系は、
    上記基板バイアス電圧を変調する機能を有する
    請求項1から8のいずれか一に記載の固体撮像素子。
  10. 上記水平転送部により転送された信号に対して少なくともゲイン処理を行う信号処理回路を有し、
    駆動モード切り替え時の基板バイアス変調期間にデジタルゲインを変化させる
    請求項9記載の固体撮像装置。
  11. 上記水平転送部により転送された信号に対して信号処理を行う信号処理回路を有し、
    上記信号処理回路は、
    独立した色再現パラメータを保持し、モードに適応したパラメータを反映させる機能を有する
    請求項1から10のいずれか一に記載の固体撮像素子。
  12. 行列状に配置された光電変換機能を含む複数のセンサ部と、
    上記複数のセンサ部の列配列に対応して配列され、上記センサ部から読み出された信号電荷を行配列方向に転送する複数の垂直転送部と、
    上記垂直転送部から転送された信号電荷を列配列方向に転送する水平転送部と、
    上記垂直転送部の複数列単位で形成され、上記垂直転送部から上記水平転送部への信号電荷を選択的に排出可能な電荷排出部と、を含む、固体撮像素子を駆動する際、
    上記電荷排出部にて信号電荷を排出する列数に応じて、画像の飽和信号量を可変させる制御を行う
    固体撮像素子の駆動方法。
  13. 固体撮像素子と、
    上記固体撮像素子の受光領域に対して入射光を導く光学系と、
    記固体撮像素子による画像に所定の処理を施す信号処理回路と、を含み、
    記固体撮像素子は、
    行列状に配置された光電変換機能を含む複数のセンサ部と、
    上記複数のセンサ部の列配列に対応して配列され、上記センサ部から読み出された信号電荷を行配列方向に転送する複数の垂直転送部と、
    上記垂直転送部から転送された信号電荷を列配列方向に転送する水平転送部と、
    上記垂直転送部の複数列単位で形成され、上記垂直転送部から上記水平転送部への信号電荷を選択的に排出可能な電荷排出部と、
    上記電荷排出部にて信号電荷を排出する列数に応じて、画像の飽和信号量を可変させる制御を行う駆動系と、を含む
    カメラ。
JP2010045570A 2010-03-02 2010-03-02 固体撮像素子、およびその駆動方法、並びにカメラ Expired - Fee Related JP5573231B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010045570A JP5573231B2 (ja) 2010-03-02 2010-03-02 固体撮像素子、およびその駆動方法、並びにカメラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010045570A JP5573231B2 (ja) 2010-03-02 2010-03-02 固体撮像素子、およびその駆動方法、並びにカメラ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014132400A Division JP5867552B2 (ja) 2014-06-27 2014-06-27 固体撮像素子、およびその駆動方法、並びにカメラ

Publications (2)

Publication Number Publication Date
JP2011182245A JP2011182245A (ja) 2011-09-15
JP5573231B2 true JP5573231B2 (ja) 2014-08-20

Family

ID=44693277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010045570A Expired - Fee Related JP5573231B2 (ja) 2010-03-02 2010-03-02 固体撮像素子、およびその駆動方法、並びにカメラ

Country Status (1)

Country Link
JP (1) JP5573231B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7066392B2 (ja) * 2017-12-14 2022-05-13 キヤノン株式会社 撮像装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4320835B2 (ja) * 1999-04-16 2009-08-26 ソニー株式会社 固体撮像装置およびその駆動方法並びにカメラシステム
JP2001238134A (ja) * 2000-02-23 2001-08-31 Sony Corp 固体撮像素子およびその駆動方法並びにカメラシステム
JP3968122B2 (ja) * 2001-12-13 2007-08-29 イーストマン コダック カンパニー 撮像装置
JP2006303811A (ja) * 2005-04-19 2006-11-02 Canon Inc 撮像装置及びその制御方法、記憶媒体及びプログラム
JP4833722B2 (ja) * 2006-04-25 2011-12-07 パナソニック株式会社 撮像装置、固体撮像装置および撮像装置の駆動方法

Also Published As

Publication number Publication date
JP2011182245A (ja) 2011-09-15

Similar Documents

Publication Publication Date Title
KR102542664B1 (ko) 고체 촬상 장치 및 그 구동 방법, 및 전자 기기
US8934036B2 (en) Solid state imaging device, driving method of the solid state imaging device and electronic equipment
US8421894B2 (en) Solid-state image pickup device and control method thereof, and camera
JP5641287B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および、電子機器
JP4069918B2 (ja) 固体撮像装置
US20040239790A1 (en) Image capturing apparatus
JP4314693B2 (ja) 固体撮像素子の駆動方法、固体撮像装置および撮像システム
JP5051994B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP5573231B2 (ja) 固体撮像素子、およびその駆動方法、並びにカメラ
JP2008099040A (ja) 固体撮像装置および電子情報機器
JP5867552B2 (ja) 固体撮像素子、およびその駆動方法、並びにカメラ
JPH1013748A (ja) 固体撮像装置およびその駆動方法、並びに固体撮像装置を用いたカメラ
JPH09107505A (ja) 撮像装置
JP2004112474A (ja) 固体撮像装置
JP2012120106A (ja) 固体撮像素子および撮像装置
JP4001904B2 (ja) 固体撮像装置の駆動方法
JP4296025B2 (ja) 固体撮像装置及びその駆動方法
JP4306701B2 (ja) 固体撮像装置、およびその駆動方法、並びにカメラ
JP2010161730A (ja) 固体撮像装置及びカメラ
JPH10210370A (ja) 固体撮像装置
JP5159387B2 (ja) 撮像装置および撮像素子の駆動方法
JP5211072B2 (ja) 固体撮像装置の駆動方法
JP2012129658A (ja) 固体撮像装置及びその駆動方法
JP2013106299A (ja) 撮像装置及び撮像装置の制御方法
JP2009089029A (ja) Ccd型固体撮像素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131022

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140603

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140616

R151 Written notification of patent or utility model registration

Ref document number: 5573231

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees