KR20070076478A - 반도체 처리용 성막 방법 및 성막 장치 - Google Patents

반도체 처리용 성막 방법 및 성막 장치 Download PDF

Info

Publication number
KR20070076478A
KR20070076478A KR1020070004154A KR20070004154A KR20070076478A KR 20070076478 A KR20070076478 A KR 20070076478A KR 1020070004154 A KR1020070004154 A KR 1020070004154A KR 20070004154 A KR20070004154 A KR 20070004154A KR 20070076478 A KR20070076478 A KR 20070076478A
Authority
KR
South Korea
Prior art keywords
processing
gas
region
processing region
supplying
Prior art date
Application number
KR1020070004154A
Other languages
English (en)
Other versions
KR101141870B1 (ko
Inventor
파오화 주
가즈히데 하세베
Original Assignee
도쿄 엘렉트론 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄 엘렉트론 가부시키가이샤 filed Critical 도쿄 엘렉트론 가부시키가이샤
Publication of KR20070076478A publication Critical patent/KR20070076478A/ko
Application granted granted Critical
Publication of KR101141870B1 publication Critical patent/KR101141870B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/452—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by activating reactive gas streams before their introduction into the reaction chamber, e.g. by ionisation or addition of reactive species
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3148—Silicon Carbide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

실란계 가스를 포함하는 제1 처리 가스와 질화 가스를 포함하는 제2 처리 가스와 탄화 수소 가스를 포함하는 제3 처리 가스를 선택적으로 공급 가능한 처리 영역 내에서 피처리 기판 상에 CVD에 의해 절연막을 형성한다. 이 성막 방법은 처리 영역에 대한 제1 처리 가스의 공급을 행하는 공정과, 처리 영역에 대한 제2 처리 가스의 공급을 행하는 공정과, 처리 영역에 대한 제3 처리 가스의 공급을 행하는 공정을 반복하여 구비한다. 제3 처리 가스의 공급을 행하는 공정은, 제3 처리 가스를 여기 기구에 의해 여기한 상태에서 처리 영역에 공급하는 여기 기간을 구비한다.
처리 영역, 성막 장치, 매니폴드, 가스 여기부, 유량 제어기

Description

반도체 처리용 성막 방법 및 성막 장치{FILM FORMATION METHOD AND APPARATUS FOR SEMICONDUCTOR PROCESS}
도1은 본 발명의 실시 형태에 관한 성막 장치(종형 CVD 장치)를 도시하는 단면도.
도2는 도1에 도시한 장치의 일부를 도시하는 횡단 평면도.
도3은 도1에 도시한 장치의 변형예의 일부를 도시하는 횡단 평면도.
도4는 본 발명의 제1 실시 형태에 관한 성막 방법에 있어서의, 가스 공급 및 RF(고주파) 인가의 태양을 도시하는 타이밍 차트.
도5는 본 발명의 제1 실시 형태의 제1 변형예에 관한 성막 방법에 있어서의, 가스 공급 및 RF(고주파) 인가의 태양을 도시하는 타이밍 차트.
도6은 본 발명의 제1 실시 형태의 제2 변형예에 관한 성막 방법에 있어서의, 가스 공급 및 RF(고주파) 인가의 태양을 도시하는 타이밍 차트.
도7은 본 발명의 제1 실시 형태의 제3 변형예에 관한 성막 방법에 있어서의, 가스 공급 및 RF(고주파) 인가의 태양을 도시하는 타이밍 차트.
도8은 본 발명의 제2 실시 형태에 관한 성막 방법에 있어서의, 가스 공급 및 RF(고주파) 인가의 태양을 도시하는 타이밍 차트.
도9는 본 발명의 제2 실시 형태의 제1 변형예에 관한 성막 방법에 있어서의, 가스 공급 및 RF(고주파) 인가의 태양을 도시하는 타이밍 차트.
도10은 본 발명의 제3 실시 형태에 관한 성막 방법에 있어서의, 가스 공급 및 RF(고주파) 인가의 태양을 도시하는 타이밍 차트.
도11은 본 발명의 제3 실시 형태의 제1 변형예에 관한 성막 방법에 있어서의, 가스 공급 및 RF(고주파) 인가의 태양을 도시하는 타이밍 차트.
도12는 본 발명의 제3 실시 형태의 제2 변형예에 관한 성막 방법에 있어서의, 가스 공급 및 RF(고주파) 인가의 태양을 도시하는 타이밍 차트.
도13은 본 발명의 제3 실시 형태의 제3 변형예에 관한 성막 방법에 있어서의, 가스 공급 및 RF(고주파) 인가의 태양을 도시하는 타이밍 차트.
도14는 본 발명의 제4 실시 형태에 관한 성막 방법에 있어서의, 가스 공급 및 RF(고주파) 인가의 태양을 도시하는 타이밍 차트.
도15는 본 발명의 제4 실시 형태의 제1 변형예에 관한 성막 방법에 있어서의, 가스 공급 및 RF(고주파) 인가의 태양을 도시하는 타이밍 차트.
도16은 본 발명의 제4 실시 형태의 제2 변형예에 관한 성막 방법에 있어서의, 가스 공급 및 RF(고주파) 인가의 태양을 도시하는 타이밍 차트.
도17은 본 발명의 제4 실시 형태의 제3 변형예에 관한 성막 방법에 있어서의, 가스 공급 및 RF(고주파) 인가의 태양을 도시하는 타이밍 차트.
도18은 비교예에 관한 성막 방법에 있어서의, 가스 공급 및 RF(고주파) 인가의 태양을 도시하는 타이밍 차트.
도19a는 실험에 의해 얻어진 비교예 CE 및 실시예 PE1-1, PE1-2, PE3-3, PE4-2에 있어서의, SiCN막 중의 탄소 농도 Nc(1 × 1019 atoms/cc)를 나타내는 그래프.
도19b는 실험에 의해 얻어진 비교예 CE 및 실시예 PE1-1, PE1-2, PE3-3, PE4-2에 있어서의, SiCN막의 DHF(희불산)에 의한 에칭률(ER)(1 × 10-10 m/분)을 나타내는 그래프.
도20은 주 제어부의 구성의 개략을 도시하는 블록도.
<도면의 주요 부분에 대한 부호의 설명>
2 : 성막 장치
4 : 처리 용기
5 : 처리 영역
8 : 매니폴드
10 : 밀봉 부재
12 : 웨이퍼 보트
12A : 지지 기둥
14 : 보온 통
16 : 테이블
18 : 덮개
20 : 회전축
22 : 자성 유체 밀봉 부재
24 : 밀봉 부재
25 : 승강 기구
36 : 퍼지 가스 공급계
38, 40, 42 : 가스 분사 노즐
38A, 40A, 42A : 가스 분사 구멍
48, 50, 52, 56 : 가스 공급 라인
48A, 50A, 52A, 56A : 개폐 밸브
48B, 50B, 52B, 56B : 유량 제어기
66 : 가스 여기부
70 : 개구
72 : 석영제 커버
74 : 전극
76 : RF 전원
78 : 급전 라인
80 : 절연 보호 커버
82 : 배기구 커버 부재
[문헌 1] 미국 특허 출원 공개 제2003-224618호 공보
[문헌 2] 일본 특허 출원 공개 평11-87341호 공보
[문헌 3] 일본 특허 출원 공개 평6-45256호 공보
본 출원은 2006년 1월 16일에 출원된 일본 특허 출원 제2006-007951호에 기초하며 그로부터 우선권을 주장하고, 그 전체 내용이 본 명세서에 참고로 포함되어 있다.
본 발명은 반도체 웨이퍼 등의 피처리 기판 상에 절연막을 형성하는 반도체 처리용 성막 방법 및 장치에 관한 것이다. 여기서, 반도체 처리라 함은 웨이퍼나 LCD(Liquid Crystal Display)와 같은 FPD(Flat Panel Display)용 유리 기판 등의 피처리 기판 상에 반도체층, 절연층, 도전층 등을 소정의 패턴으로 형성함으로써, 상기 피처리 기판 상에 반도체 디바이스나, 반도체 디바이스에 접속되는 배선, 전극 등을 포함하는 구조물을 제조하기 위해 실시되는 다양한 처리를 의미한다.
반도체 집적 회로를 구성하는 반도체 디바이스의 제조에 있어서는, 피처리 기판, 예를 들어 반도체(예를 들어, 실리콘) 웨이퍼에, 성막, 에칭, 산화, 확산, 개질, 어닐링, 자연 산화막의 제거 등의 각종 처리가 실시된다. 미국 특허 출원 공개 제2003-224618호 공보는, 종형의[이른바, 배치(batch)식의] 열처리 장치에 있어서의 이러한 종류의 반도체 처리 방법을 개시한다. 이 방법에서는, 우선 반도체 웨이퍼가 웨이퍼 카세트로부터 종형의 웨이퍼 보트 상에 이동 탑재되어 다단으로 지지된다. 웨이퍼 카세트에는, 예를 들어 25매의 웨이퍼를 수용할 수 있고, 웨이퍼 보트에는 30 내지 150매의 웨이퍼를 적재할 수 있다. 다음에, 웨이퍼 보트가 처리 용기의 하방으로부터 그 내부로 로드되는 동시에 처리 용기가 기밀하게 폐쇄된다. 다음에, 처리 가스의 유량, 처리 압력, 처리 온도 등의 각종 처리 조건이 제어된 상태에서 소정의 열처리가 행해진다.
반도체 집적 회로의 특성을 향상시키기 위해, 반도체 디바이스의 절연막의 특성을 향상시키는 것이 중요하다. 반도체 디바이스 중의 절연막으로서, SiO2, PSG(Phospho Silicate Class), P(플라즈마 CVD로 형성된)-SiO, P(플라즈마 CVD로 형성된)-SiN, SOG(Spin On Glass), Si3N4(실리콘 질화막) 등이 사용된다. 특히, 실리콘 질화막은 절연 특성이 실리콘 산화막보다 비교적 양호한 것 및 에칭 스토퍼막이나 층간 절연막으로서도 충분히 기능하는 것으로부터 다용되는 경향이 있다.
반도체 웨이퍼의 표면에 상술한 바와 같은 실리콘 질화막을 형성하는 방법으로서, 실리콘 소스 가스로서 모노실란(SiH4), 디클로로실란(DCS : SiH2Cl2), 헥사클로로디실란(HCD : Si2Cl6), 비스타샬부틸아미노실란(BTBAS : SiH2(NH(C4H9))2 등의 실란계 가스를 이용하여, 열CVD(Chemical Vapor Deposition)에 의해 성막하는 방법이 알려져 있다. 예를 들어, SiH2Cl2 + NH2(일본 특허 출원 공개 평11-87341호 참조) 혹은 Si2Cl6 + NH3의 가스의 조합으로 열CVD에 의해 실리콘 질화막을 형성한다.
최근, 반도체 집적 회로의 가일층의 고집적화 및 고미세화의 요구에 수반하여, 반도체 디바이스의 제조 공정에 있어서의 열이력을 경감하고, 디바이스의 특성 을 향상시키는 것이 요망되고 있다. 종형의 처리 장치에 있어서도, 이러한 요구에 따른 반도체 처리 방법의 개량이 이루어지는 것이 요망되고 있다. 예를 들어, 성막 처리의 일종인 CVD(Chemical Vapor Deposition)에 있어서, 원료 가스 등을 간헐적으로 공급하면서 원자 혹은 분자 레벨의 두께의 층을, 1층 혹은 수 층씩 반복하여 성막하는 방법이 있다(예를 들어, 일본 특허 출원 공개 평6-45256호 공보, 일본 특허 출원 공개 평11-87341호 공보). 이러한 성막 방법은 일반적으로는 ALD(Atomic Layer Deposition)라 칭해지고, 이에 의해 웨이퍼를 그다지 고온에 노출시키지 않아도 목적으로 하는 처리를 행하는 것이 가능해진다.
예를 들어, 실란계 가스인 디클로로실란(DCS)과 질화 가스인 NH3을 이용하여 실리콘 질화막(SiN)을 형성하는 경우, 이하와 같은 처리가 행해진다. 즉, 처리 용기 내에 DCS와 NH3 가스가 퍼지 기간을 두고 번갈아 간헐적으로 공급된다. NH3 가스를 공급할 때에 RF(고주파)가 인가됨으로써, 처리 용기 내에 플라즈마가 생성되어 질화 반응이 촉진된다. 여기서, 우선 DCS가 처리 용기 내로 공급됨으로써, 웨이퍼 표면 상에 DCS가 분자 레벨로 1층 혹은 복수층 흡착한다. 여분의 DCS는 퍼지 기간 중에 배제된다. 다음에, NH3이 공급되어 플라즈마가 생성됨으로써, 저온에서의 질화에 의해 실리콘 질화막이 형성된다. 이러한 일련의 공정이 반복하여 행해지고, 소정의 두께의 막이 완성된다.
그런데, 상술한 바와 같은 절연막을 형성한 후에, 이 위에 다른 박막을 형성하는 경우, 상기 절연막의 표면이 유기물이나 파티클 등의 오염물이 부착되어 있을 가능성이 있다. 이로 인해, 필요에 따라서 이 오염물을 제거하는 목적으로, 클리닝 처리를 행한다. 이 경우, 반도체 웨이퍼를 희불산(dilute hydrofluoric acid) 등의 클리닝액에 침지시켜 절연막의 표면을 에칭한다. 이에 의해, 절연막의 표면을 매우 얇게 깎아내어 오염물을 제거한다.
상기 절연막을 예를 들어 760 ℃ 정도의 고온으로 CVD 성막한 경우, 절연막의 클리닝시의 에칭률은 상당히 작아진다. 이로 인해, 클리닝시에 이 절연막이 과도하게 깎아내어지는 일이 없어, 막 두께의 제어성이 좋은 상태에서 클리닝 처리를 행할 수 있다. 그러나, 하지층에 내열성이 낮은 박막이 형성되어 있는 경우에는, 고온의 열CVD 처리는 채용할 수 없다.
이에 대해, 상기 절연막을 예를 들어 400 ℃ 정도의 낮은 온도로 ALD 성막한 경우, 절연막의 클리닝시의 에칭률은 상당히 커진다. 이로 인해, 클리닝시에 이 절연막이 과도하게 깎아내어지는 경우가 발생하여, 클리닝 처리시의 막 두께의 제어성이 열화되어 버린다.
또한, 실리콘 질화막은 전술한 바와 같이 에칭 스토퍼막이나 층간 절연막으로서 사용하는 경우도 있다. 이 경우, 실리콘 질화막의 에칭률을 충분히 작게 할 필요가 있지만, 종래의 성막 방법에서는 이 요청에 충분하게 응할 수는 없다.
본 발명의 추가 목적 및 이점들은 다음의 상세한 설명에 개시될 것이며, 부분적으로는 상세한 설명으로부터 명백할 것이고 또는 본 발명의 실시에 의해 학습될 수도 있다. 본 발명의 목적 및 이점들은 특별히 이후에 지시되는 수단들 및 조합들에 의해 인식되고 얻어질 수도 있다.
본 명세서에 합체되고 일부로 구성되는 첨부 도면들은 본 발명의 실시예들을 나타내고 있고, 상기한 일반적인 설명과 함께 하기되는 실시예들의 상세한 설명은 본 발명의 원리들을 설명하는 것으로 제공된다.
본 발명은 비교적 저온으로 성막해도 클리닝시의 에칭률을 비교적 작게 할 수 있고, 클리닝시의 막 두께의 제어성을 향상시킬 수 있고, 또한 에칭 스토퍼막이나 층간 절연막으로서도 충분히 기능할 수 있는 절연막을 형성하기 위한 반도체 처리용 방법 및 장치를 제공하는 것을 목적으로 한다. 또한, 본 발명은 일본 특허 출원 공개 제2003-282566호 공보(2003년 10월 3일) 및 미국 특허 출원 공개 제2006-205231호 공보(2006년 9월 14일)에 개시된 발명의 개량 발명이다.
본 발명의 제1 시점은, 실란계 가스를 포함하는 제1 처리 가스와 질화 가스를 포함하는 제2 처리 가스와 탄화 수소 가스를 포함하는 제3 처리 가스를 선택적으로 공급 가능한 처리 영역 내에서, 피처리 기판 상에 CVD에 의해 절연막을 형성하는 반도체 처리용 성막 방법이며,
상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 행하는 단계와,
상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 단계와,
상기 처리 영역에 대한 상기 제3 처리 가스의 공급을 행하는 단계를 반복하여 구비하며,
상기 제3 처리 가스의 공급을 행하는 단계는 상기 제3 처리 가스를 여기 기구에 의해 여기한 상태에서 상기 처리 영역에 공급하는 여기 기간을 구비한다.
상기 제1 시점의 방법은,
상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 행하는 제1 공정과,
상기 처리 영역에 대한 제1, 제2 및 제3 처리 가스의 공급을 정지하는 제2 공정과,
상기 처리 영역에 대한 상기 제3 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 및 제2 처리 가스의 공급을 정지하는 제3 공정과,
상기 처리 영역에 대한 제1, 제2 및 제3 처리 가스의 공급을 정지하는 제4 공정과,
상기 처리 영역에 대한 상기 제2 처리 가스 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 및 제3 처리 가스의 공급을 정지하는 제5 공정과,
상기 처리 영역에 대한 제1, 제2 및 제3 처리 가스의 공급을 정지하는 제6 공정을 번갈아 구비하며,
상기 제3 공정은 상기 여기 기간을 구비할 수 있다.
대신에, 상기 제1 시점의 방법은,
상기 처리 영역에 대한 상기 제1 및 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제3 처리 가스의 공급을 정지하는 제1 공정과,
상기 처리 영역에 대한 제1, 제2 및 제3 처리 가스의 공급을 정지하는 제2 공정과,
상기 여기 기간을 구비하며, 상기 처리 영역에 대한 상기 제3 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 및 제2 처리 가스의 공급을 정지하는 제3 공정과,
상기 처리 영역에 대한 제1, 제2 및 제3 처리 가스의 공급을 정지하는 제4 공정을 번갈아 구비할 수 있다.
대신에, 상기 제1 시점의 방법은,
상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 행하는 제1 공정과,
상기 처리 영역에 대한 제1, 제2 및 제3 처리 가스의 공급을 정지하는 제2 공정과,
상기 여기 기간을 구비하며, 상기 처리 영역에 대한 상기 제2 및 제3 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 정지하는 제3 공정과,
상기 처리 영역에 대한 제1, 제2 및 제3 처리 가스의 공급을 정지하는 제4 공정을 번갈아 구비할 수 있다.
대신에, 상기 제1 시점의 방법은,
상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 행하는 제1 공정과,
상기 처리 영역에 대한 제1, 제2 및 제3 처리 가스의 공급을 정지하는 제2 공정과,
상기 여기 기간을 구비하며, 상기 처리 영역에 대한 상기 제3 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 및 제2 처리 가스의 공급을 정지하는 제3 공정과,
상기 제2 처리 가스를 활성화 기구에 의해 여기한 상태에서 상기 처리 영역 에 공급하는 활성화 기간을 구비하여 상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 및 제3 처리 가스의 공급을 정지하는 제4 공정과,
상기 처리 영역에 대한 제1, 제2 및 제3 처리 가스의 공급을 정지하는 제5 공정을 번갈아 구비할 수 있다.
본 발명의 제2 시점은, 반도체 처리용 성막 장치이며,
피처리 기판을 수납하는 처리 영역을 갖는 처리 용기와,
상기 처리 영역 내에서 상기 피처리 기판을 지지하는 지지 부재와,
상기 처리 영역 내의 상기 피처리 기판을 가열하는 히터와,
상기 처리 영역 내를 배기하는 배기계와,
상기 처리 영역에 실란계 가스를 포함하는 제1 처리 가스를 공급하는 제1 처리 가스 공급계와,
상기 처리 영역에 질화 가스를 포함하는 제2 처리 가스를 공급하는 제2 처리 가스 공급계와,
상기 처리 영역에 탄화 수소 가스를 포함하는 제3 처리 가스를 공급하는 제3 처리 가스 공급계와,
상기 장치 동작을 제어하는 제어부를 구비하고,
상기 제어부는 상기 피처리 기판 상에 CVD에 의해 절연막을 형성하기 위해,
상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 행하는 단계와,
상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 단계와,
상기 제3 처리 가스를 여기 기구에 의해 여기한 상태에서 상기 처리 영역에 공급하는 여기 기간을 구비하며, 상기 처리 영역에 대한 상기 제3 처리 가스의 공급을 행하는 단계를 반복하여 실행한다.
본 발명의 제3 시점은, 프로세서 상에서 실행하기 위한 프로그램 지령을 포함하는 컴퓨터로 판독 가능한 매체이며,
상기 프로그램 지령은 프로세서에 의해 실행될 때, 실란계 가스를 포함하는 제1 처리 가스와 질화 가스를 포함하는 제2 처리 가스와 탄화 수소 가스를 포함하는 제3 처리 가스를 선택적으로 공급 가능한 처리 영역 내에서, 피처리 기판 상에 CVD에 의해 절연막을 형성하는 반도체 처리용 성막 장치에,
상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 행하는 단계와,
상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 단계와,
상기 제3 처리 가스를 여기 기구에 의해 여기한 상태에서 상기 처리 영역에 공급하는 여기 기간을 구비하며, 상기 처리 영역에 대한 상기 제3 처리 가스의 공급을 행하는 단계를 반복하여 실행시킨다.
이하에, 본 발명의 실시 형태에 대해 도면을 참조하여 설명한다. 또한, 이하의 설명에 있어서, 대략 동일한 기능 및 구성을 갖는 구성 요소에 대해서는 동일한 부호를 부여하고, 중복 설명은 필요한 경우에만 행한다.
도1은 본 발명의 실시 형태에 관한 성막 장치(종형 CVD 장치)를 도시하는 단면도이다. 도2는 도1에 도시한 장치의 일부를 도시하는 횡단 평면도이다. 이 성막 장치(2)는, 실란계 가스인 디클로로실란(DCS) 가스를 포함하는 제1 처리 가스 와, 질화 가스인 암모니아(NH3) 가스를 포함하는 제2 처리 가스와, 탄화 수소 가스인 C2H4 가스(에틸렌 가스)를 포함하는 제3 처리 가스를 선택적으로 공급 가능한 처리 영역을 구비한다. 성막 장치(2)는 이러한 처리 영역 내에서, 에틸렌 가스를 플라즈마에 의해 활성화하면서 피처리 기판 상에 CVD에 의해 탄소를 함유하는 절연막인 SiCN막을 형성하도록 구성된다. 또한, 필요에 따라서 암모니아 가스도 활성화하는 경우도 있다.
성막 장치(2)는 간격을 두고 적층된 복수의 반도체 웨이퍼(피처리 기판)를 수납하여 처리하는 처리 영역(5)을 내부에 규정하는, 하단부가 개구된 천장이 있는 원통체 형상의 처리 용기(4)를 갖는다. 처리 용기(4)의 전체는, 예를 들어 석영에 의해 형성된다. 처리 용기(4) 내의 천장에는 석영제의 천장판(6)이 설치되어 밀봉된다. 처리 용기(4)의 하단부 개구에는 원통체 형상으로 형성된 매니폴드(8)가 O링 등의 밀봉 부재(10)를 통해 연결된다. 또한, 매니폴드(8)를 별도로 설치하지 않고 전체를 원통체 형상의 석영제의 처리 용기로 구성할 수도 있다.
매니폴드(8)는 예를 들어 스테인레스 스틸로 이루어지고, 처리 용기(4)의 하단부를 지지한다. 매니폴드(8)의 하단부 개구를 통해, 석영제의 웨이퍼 보트(12)가 승강되고, 이에 의해 처리 용기(4)에 대해 웨이퍼 보트(12)가 로드/언로드된다. 웨이퍼 보트(12)에는, 피처리 기판으로서 다수매의 반도체 웨이퍼(W)가 다단으로 적재된다. 예를 들어, 본 실시 형태의 경우에 있어서 웨이퍼 보트(12)의 지지 기둥(12A)에는, 예를 들어 50 내지 100매 정도의 직경이 300 mm인 웨이퍼(W)가 대략 등피치로 다단으로 지지 가능해진다.
웨이퍼 보트(12)는 석영제의 보온 통(14)을 통해 테이블(16) 상에 적재된다. 테이블(16)은 매니폴드(8)의 하단부 개구를 개폐하는 예를 들어 스테인리스 스틸제의 덮개(18)를 관통하는 회전축(20) 상에 지지된다.
회전축(20)의 관통부에는, 예를 들어 자성 유체 밀봉재(22)가 개재 설치되어, 회전축(20)을 기밀하게 밀봉하면서 회전 가능하게 지지한다. 덮개(18)의 주변부와 매니폴드(8)의 하단부에는 예를 들어 O링 등으로 이루어지는 밀봉 부재(24)가 개재 설치되어 용기 내의 밀봉성을 유지한다.
회전축(20)은, 예를 들어 보트 엘리베이터 등의 승강 기구(25)에 지지된 아암(26)의 선단부에 설치된다. 승강 기구(25)에 의해 웨이퍼 보트(12) 및 덮개(18) 등이 일체적으로 승강된다. 또한, 테이블(16)을 덮개(18)측으로 고정하여 설치하고, 웨이퍼 보트(12)를 회전시키는 일 없이 웨이퍼(W)의 처리를 행하도록 해도 좋다.
매니폴드(8)의 측부에는 처리 용기(4) 내의 처리 영역(5)에 소정의 처리 가스를 공급하기 위한 가스 공급부가 접속된다. 가스 공급부는 제1 처리 가스 공급계(30), 제2 처리 가스 공급계(32), 제3 처리 가스 공급계(28) 및 퍼지 가스 공급계(36)를 포함한다. 제1 처리 가스 공급계(30)는, 실란계 가스로서 DCS(디클로로실란) 가스를 포함하는 제1 처리 가스를 공급한다. 제2 처리 가스 공급계(32)는, 질화 가스로서 암모니아(NH3) 가스를 포함하는 제2 처리 가스를 공급한다. 제3 처 리 가스 공급계(28)는, 탄화 수소 가스로서 C2H4 가스(에틸렌 가스)를 포함하는 제3 처리 가스를 공급한다. 퍼지 가스 공급계(36)는 퍼지 가스로서 불활성 가스, 예를 들어 N2 가스를 공급한다. 제1 내지 제3 처리 가스에는 필요에 따라서 적당한 양의 캐리어 가스가 혼합되지만, 이하에서는 설명을 용이하게 하기 위해 캐리어 가스에 대해서는 언급하지 않는다.
구체적으로는, 제3, 제1, 및 제2 처리 가스 공급계(28, 30, 32)는, 매니폴드(8)의 측벽을 내측으로 관통하여 상부 방향으로 굴곡되어 연장되는 석영관으로 이루어지는 가스 분산 노즐(38, 40, 42)을 각각 갖는다(도1 참조). 각 가스 분산 노즐(38 내지 42)에는, 그 길이 방향(상하 방향)을 따라 또한 웨이퍼 보트(12) 상의 웨이퍼(W)의 전체에 걸치도록 복수의 가스 분사 구멍(38A, 40A, 42A)이 소정의 간격을 두고 형성된다. 가스 분사 구멍(38A, 40A, 42A)은, 웨이퍼 보트(12) 상의 복수의 웨이퍼(W)에 대해 평행한 가스류를 형성하도록 수평 방향으로 대략 균일하게, 대응의 처리 가스를 각각 공급한다. 한편, 퍼지 가스 공급계(36)는 매니폴드(8)의 측벽을 관통하여 설치한 짧은 가스 노즐(46)을 갖는다.
노즐(38, 40, 42, 46)은 가스 공급 라인(가스 통로)(48, 50, 52, 56)을 통해, C2H4 가스, DCS 가스, NH3 가스 및 N2 가스의 가스원(28S, 30S, 32S, 36S)에 각각 접속된다. 가스 공급 라인(48, 50, 52, 56) 상에는 개폐 밸브(48A, 50A, 52A, 56A)와 질량 유량 제어기와 같은 유량 제어기(48B, 50B, 52B, 56)가 배치된다. 이에 의해, C2H4 가스, DCS 가스, NH3 가스 및 N2 가스가 각각 유량 제어하면서 공급 가능해진다.
처리 용기(4)의 측벽의 일부에는 그 높이 방향을 따라 가스 여기부(활성부)(66)가 배치된다. 가스 여기부(66)에 대향하는 처리 용기(4)의 반대측에는, 이 내부 분위기를 진공 배기하기 위해 처리 용기(4)의 측벽을, 예를 들어 상하 방향으로 깎아냄으로써 형성된 가늘고 긴 배기구(68)가 배치된다.
구체적으로는, 가스 여기부(66)는 처리 용기(4)의 측벽을 상하 방향을 따라 소정의 폭으로 깎아냄으로써 형성된 상하로 가늘고 긴 개구(70)를 갖는다. 개구(70)는 처리 용기(4)의 외벽에 기밀하게 용접 접합된 석영제의 커버(72)에 의해 덮인다. 커버(72)는 처리 용기(4)의 외측으로 돌출하도록 단면 오목부 형상을 이루고, 또한 상하로 가늘고 긴 형상을 갖는다.
이 구성에 의해, 처리 용기(4)의 측벽으로부터 돌출하고 또한 일측이 처리 용기(4) 내로 개방되는 가스 여기부(66)가 형성된다. 즉, 가스 여기부(66)의 내부 공간은 처리 용기(4) 내의 처리 영역(S)에 연통된다. 통로(70)는 웨이퍼 보트(12)에 보유 지지되는 모든 웨이퍼(W)를 높이 방향에 있어서 커버할 수 있도록 상하 방향으로 충분히 길게 형성된다.
커버(72)의 양 측벽의 외측면에는 그 길이 방향(상하 방향)을 따라 서로 대향하도록 하여 가늘고 긴 한 쌍의 전극(74)이 배치된다. 전극(74)에는 플라즈마 발생용 고주파 전원(76)이 급전 라인(78)을 통해 접속된다. 전극(74)에 예를 들어 13.56 MHz의 고주파 전압을 인가함으로써, 한 쌍의 전극(74) 사이에 플라즈마를 여기하기 위한 고주파 전계가 형성된다. 또한, 고주파 전압의 주파수는 13.56 MHz에 한정되지 않고 다른 주파수, 예를 들어 400 kHz 등을 이용해도 좋다.
제3 처리 가스의 가스 분산 노즐(38)은, 웨이퍼 보트(12) 상의 최하 레벨의 웨이퍼(W)보다도 낮은 위치에서 처리 용기(4)의 반경 방향 외측으로 굴곡된다. 그 후, 가스 분산 노즐(38)은 가스 여기부(66) 내의 가장 내측[처리 용기(4)의 중심으로부터 가장 떨어진 부분]의 위치에서 수직으로 기립한다. 가스 분산 노즐(38)은 도2에도 도시한 바와 같이 한 쌍의 대향하는 전극(74)에 끼워진 영역(고주파 전계가 가장 강한 위치), 즉 주된 플라즈마가 실제로 발생하는 플라즈마 발생 영역(PS)보다도 외측으로 떨어진 위치에 배치된다. 가스 분산 노즐(38)의 가스 분사 구멍(38A)으로부터 분사된 C2H4 가스를 포함하는 제3 처리 가스는 플라즈마 발생 영역(PS)을 향해 분사되고, 여기서 여기(분해 또는 활성화)되어 그 상태에서 웨이퍼 보트(12) 상의 웨이퍼(W)에 공급된다.
커버(72)의 외측에는, 이것을 덮도록 하여 예를 들어 석영으로 이루어지는 절연 보호 커버(80)가 설치된다. 절연 보호 커버(80)의 내측이며 전극(74)과 대향하는 부분에는, 냉매 통로로 이루어지는 냉각 기구(도시 생략)가 배치된다. 냉매 통로에, 냉매로서 예를 들어 냉각된 질소 가스를 흘림으로써 전극(74)이 냉각된다. 또한, 절연 보호 커버(80)의 외측에는 이것을 덮어 고주파의 누설을 방지하기 위해 실드(도시하지 않음)가 배치된다.
가스 여기부(66)의 개구(70)의 외측 근방, 즉 개구(70)의 외측[처리 용기(4) 내]의 한쪽측에 제1 처리 가스의 가스 분산 노즐(40)이 수직으로 기립시켜 배치되 고, 다른 쪽측에 제2 처리 가스의 가스 분산 노즐(42)이 수직으로 기립시켜 배치된다. 가스 분산 노즐(40, 42)에 형성된 가스 분사 구멍(40A, 42A)으로부터 처리 용기(4)의 중심 방향을 향해 DCS 가스를 포함하는 제1 처리 가스 및 NH3 가스를 포함하는 제2 처리 가스가 각각 분사된다.
한편, 가스 여기부(66)에 대향시켜 설치한 배기구(68)에는, 이것을 덮도록 하여 석영으로 이루어지는 단면 역ㄷ자 형상으로 형성된 배기구 커버 부재(82)가 용접에 의해 설치된다. 배기 커버 부재(82)는 처리 용기(4)의 측벽을 따라 상방으로 연장되고, 처리 용기(4)의 상방에 가스 출구(84)가 형성된다. 가스 출구(84)에는 진공 펌프 등을 배치한 진공 배기계(GE)가 접속된다.
처리 용기(4)를 포위하도록 처리 용기(4) 내의 분위기 및 웨이퍼(W)를 가열하는 히터(86)가 배치된다. 처리 용기(4) 내의 배기구(68)의 근방에는 히터(86)를 제어하기 위한 열전대(도시하지 않음)가 배치된다.
또한, 성막 장치(2)는 장치 전체의 동작을 제어하는 컴퓨터 등으로 이루어지는 주 제어부(60)를 구비한다. 주 제어부(60)는 이에 부수되는 기억부(212)에 미리 기억된 성막 처리의 처리 레시피, 예를 들어 형성되는 막의 막 두께나 조성에 따라서 후술하는 성막 처리를 행한다. 이 기억부(212)에는 또한, 처리 가스류와 막의 막 두께나 조성의 관계가 미리 제어 데이터로서 기억된다. 따라서, 주 제어부(60)는 이들의 기억된 처리 레시피나 제어 데이터를 기초로 하여 승강 기구(25), 가스 공급계(28, 30, 32, 36), 배기계(GE), 가스 여기부(66), 히터(86) 등을 제어 할 수 있다.
도3은 도1에 도시한 장치의 변형예의 일부를 도시하는 횡단 평면도이다. 본 발명은 탄화 수소 가스 예를 들어 C2H4 가스를 포함하는 제3 처리 가스뿐만 아니라 질화 가스 예를 들어 NH3 가스를 포함하는 제2 처리 가스도 활성화하는 경우를 포함하고, 그 경우에 도3에 도시하는 구성이 사용된다. 이로 인해, 도3에 도시한 변형예에 있어서는, 제2 처리 가스의 가스 분산 노즐(42')이 제3 처리 가스의 가스 분산 노즐(38)과 나란히 배치된다. 구체적으로는, 제2 처리 가스의 가스 분산 노즐(42')은 웨이퍼 보트(12) 상의 최하 레벨의 웨이퍼(W)보다도 낮은 위치에서, 처리 용기(4)의 반경 방향 외측으로 굴곡된다. 그 후, 가스 분산 노즐(42')은 가스 여기부(66) 내의 가장 내측[처리 용기(4)의 중심으로부터 가장 떨어진 부분]의 위치에서 수직으로 기립한다. 가스 분산 노즐(42')은, 도3에도 도시한 바와 같이 한 쌍의 대향하는 전극(74)에 끼워진 영역(고주파 전계가 가장 강한 위치), 즉 주된 플라즈마가 실제로 발생하는 플라즈마 발생 영역(PS)보다도 외측으로 떨어진 위치에 배치된다. 가스 분산 노즐(42')의 가스 분사 구멍(42A)으로부터 분사된 NH3 가스를 포함하는 제2 처리 가스는 플라즈마 발생 영역(PS)을 향해 분사되고, 여기서 여기(분해 또는 활성화)되고, 그 상태에서 웨이퍼 보트(12) 상의 웨이퍼(W)에 공급된다.
다음에, 도1에 도시한 장치를 이용하여 행해지는 성막 방법[이른바 ALD(Atomic Layer Deposition) 성막]에 대해 설명한다.
<제1 실시 형태>
제1 실시 형태에 관한 성막 방법에서는, CVD에 의해 반도체 웨이퍼(W) 상에 SiCN(silicon carbon nitride)으로 이루어지는 절연막을 형성한다. 이로 인해, 웨이퍼(W)를 수납한 처리 영역(5) 내에 실란계 가스인 디클로로실란(DCS) 가스를 포함하는 제1 처리 가스와, 질화 가스인 암모니아(NH3) 가스를 포함하는 제2 처리 가스와, 탄화 수소 가스인 C2H4 가스(에틸렌 가스)를 포함하는 제3 처리 가스를 선택적으로 공급한다.
우선, 다수매, 예를 들어 50 내지 100매의 300 mm 사이즈의 웨이퍼(W)를 보유 지지한 상온의 웨이퍼 보트(12)를, 소정의 온도로 설정된 처리 용기(4) 내에 로드하여 처리 용기(4)를 밀폐한다. 다음에, 처리 용기(8) 내를 진공화하여 소정의 처리 압력으로 유지하는 동시에, 웨이퍼 온도를 상승시켜 성막용 처리 온도로 안정될 때까지 대기한다. 다음에, 웨이퍼 보트(12)를 회전시키면서 제1 내지 제3 처리 가스를 각각 유량 제어하면서 가스 분산 노즐(40, 42, 38)로부터 간헐적으로 공급한다.
구체적으로는, DCS 가스를 포함하는 제1 처리 가스는 가스 분산 노즐(40)의 가스 분사 구멍(40A)으로부터, 웨이퍼 보트(12) 상의 복수의 웨이퍼(W)에 대해 평행한 가스류를 형성하도록 공급된다. 이 동안에, DCS 가스의 분자 혹은 그들의 분해에 의해 발생한 분해 생성물의 분자 혹은 원자가 웨이퍼 상에 흡착된다. 또한, NH3 가스를 포함하는 제2 처리 가스는 가스 분산 노즐(42)의 가스 분사 구멍(42A)으 로부터, 웨이퍼 보트(12) 상의 복수의 웨이퍼(W)에 대해 평행한 가스류를 형성하도록 공급된다. 이 동안에, NH3 가스의 분자 혹은 그들의 분해에 의해 발생한 분해 생성물의 분자 혹은 원자가, 웨이퍼(W)의 표면에 부착되어 있는 DCS 가스의 분자 등과 반응하고, 이에 의해 웨이퍼(W) 상에 실리콘 질화물의 단위층이 형성된다. 또한, 이와는 반대로 웨이퍼(W)의 표면에 NH3 가스에 유래하는 물질이 부착되어 있는 장소에 DCS 가스가 흘러 온 경우에도, 동일한 반응이 발생하여 웨이퍼(W) 상에 실리콘 질화물의 단위층이 형성된다.
한편, C2H4 가스를 포함하는 제3 처리 가스는 가스 분산 노즐(38)의 가스 분사 구멍(38A)으로부터 웨이퍼 보트(12) 상의 복수의 웨이퍼(W)에 대해 평행한 가스류를 형성하도록 형성된다. 제3 처리 가스는, 한 쌍의 전극(74) 사이의 플라즈마 발생 영역(PS)을 통과할 때에 선택적으로 여기되어 일부가 플라즈마화된다. 이에 의해, C2H4 가스가 활성화되어 탄소 등의 래디컬이 생성되고, 이들 래디컬은 가스 여기부(66)의 개구(70)로부터 처리 용기(4)의 중심을 향해 유출되고, 웨이퍼(W) 상호간에 층류 상태로 공급된다. 이 때, 탄소 성분이 실리콘 질화물의 단위층 중에 취입되어, 탄소 성분 함유 실리콘 질화물(SiCN)의 단위층이 형성된다.
이 얇은 단위층을 형성하는 처리가 반복되고, 각 사이클에서 형성되는 얇은 단위층을 적층함으로써 소정의 두께의 탄소 성분 함유 실리콘 질화막이 형성된다. 또한, 제3 처리 가스가 플라즈마화됨으로써 C2H4 가스의 반응(분해)이 촉진되어 많 은 탄소 등의 래디컬이 생성되므로, 보다 많은 탄소 성분을 실리콘 질화막에 도입할 수 있다.
도4는 본 발명의 제1 실시 형태에 관한 성막 방법에 있어서의 가스 공급 및 RF(고주파) 인가의 태양을 도시하는 타이밍 차트이다. 도4에 도시한 바와 같이, 본 실시 형태에 관한 성막 방법에 있어서는 제1 내지 제6 공정(T1 내지 T6)을 번갈아 반복한다. 즉, 제1 내지 제6 공정(T1 내지 T6)으로 이루어지는 사이클을 다수회 반복하고, 사이클마다 형성되는 SiCN의 박막(단위층)을 적층함으로써 최종적인 두께의 SiCN막이 얻어진다.
구체적으로는, 제1 공정(T1)에서는 처리 영역(5)에 대한 제1 처리 가스(도4에서는 DCS라 표시)의 공급을 행하는 한편, 처리 영역(5)에 대한 제2 처리 가스(도4에서는 NH3이라 표시) 및 제3 처리 가스(도4에서는 C2H4라 표시)의 공급을 정지한다. 제2 공정(T2)에서는 처리 영역(5)에 대한 제1, 제2 및 제3 처리 가스의 공급을 정지한다. 제3 공정(T3)에서는 처리 영역(5)에 대한 제3 처리 가스의 공급을 행하는 한편, 처리 영역(5)에 대한 제1 및 제2 처리 가스의 공급을 정지한다. 또한, 제3 공정(T3)에서는 도중으로부터 RF 전원(76)을 온(ON)하여 가스 여기부(66)에서 제3 처리 가스를 플라즈마화함으로써, 서브 공정(T3b) 동안만큼 제3 처리 가스를 여기한 상태에서 처리 영역(5)으로 공급한다. 제4 공정(T4)에서는 처리 영역(5)에 대한 제1, 제2 및 제3 처리 가스의 공급을 정지한다. 제5 공정(T5)에서는 처리 영역(5)에 대한 제2 처리 가스의 공급을 행하는 한편, 처리 영역(5)에 대한 제1 및 제3 처리 가스의 공급을 정지한다. 제6 공정(T6)에서는 처리 영역(5)에 대한 제1, 제2 및 제3 처리 가스 공급을 정지한다.
제3 공정(T3)에서는 소정의 시간(Δt)이 경과한 후에 RF 전원(76)을 온하여 가스 여기부(66)에서 제3 처리 가스를 플라즈마화함으로써, 서브 공정(T3b) 동안만큼 C2H4 가스를 여기한 상태에서 처리 영역(5)으로 공급한다. 이 소정의 시간(Δt)이라 함은 제3 처리 가스의 유량이 안정될 때까지의 프리플로우 시간이며, 예를 들어 5초 정도이다. 그러나, 제3 처리 가스의 공급 기간의 전 기간에 걸쳐 가스 여기부(66)에서 제3 처리 가스를 플라즈마화해도 좋다. 이와 같이 제3 처리 가스의 유량이 안정화된 후에 RF 전원을 온하여 플라즈마화함으로써, 웨이퍼(W)의 면간 방향(높이 방향)에 있어서의 활성종의 농도 균일성을 향상시킬 수 있다.
또한, 도3의 구성을 사용하면 제5 공정(TS)에서도 가스 여기부(66)에서 제2 처리 가스를 플라즈마화함으로써, NH3 가스를 여기한 상태에서 처리 영역(5)에 공급할 수 있다. 이 경우, NH3 가스의 활성종이 풍부해져 웨이퍼 표면에 부착 혹은 퇴적되어 있었던 탄소 성분이 풍부화된 NH3의 활성종에 의해 떨어져 나가 막 중의 탄소 농도를 저하시킬 가능성이 있다. 따라서, 제5 공정(T5)에서는 제2 처리 가스를 플라즈마화하지 않는 것이 요망된다.
제2, 제4, 및 제6 공정(T2, T4, T6)은 처리 용기(4) 내에 잔류하는 가스를 배제하는 퍼지 공정으로서 사용된다. 여기서 퍼지라 함은, N2 가스 등의 불활성을 흘리면서 처리 용기(4) 내를 진공 배기하는 것, 혹은 모든 가스의 공급을 정지하여 처리 용기(4) 내를 진공 배기함으로써 처리 용기(4) 내의 잔류 가스를 제거하는 것을 의미한다. 또한, 제2, 제4 및 제6 공정(T2, T4, T6)의 전반은 진공 배기만을 행하고, 후반은 진공 배기와 불활성 공급을 아울러 행하도록 해도 좋다. 또한, 제1, 제3 및 제5 공정(T1, T3, T5)에 있어서 제1 내지 제3 처리 가스를 공급할 때에는, 처리 용기(4) 내의 진공 배기를 정지할 수 있다. 그러나, 제1 내지 제3 처리 가스의 공급을, 처리 용기(4) 내를 진공 배기하면서 행하는 경우에는, 제1 내지 제6 공정(T1 내지 T6)의 모두에 걸쳐 처리 용기(4) 내의 진공 배기를 계속시킬 수 있다.
도4에 있어서, 제1 공정(T1)은 약 0.5 내지 10초, 예를 들어 약 4초, 제2 공정(T2)은 약 0.5 내지 10초, 예를 들어 약 5초, 제3 공정(T3)은 약 1.5 내지 20초, 예를 들어 약 6초, 서브 공정(T3b)은 약 1 내지 7초, 예를 들어 약 5초, 제4 공정(T4)은 약 0.5 내지 10초, 예를 들어 약 5초, 제5 공정(T5)은 약 0.5 내지 50초, 예를 들어 약 30초, 제6 공정(T6)은 약 0.5 내지 10초, 예를 들어 약 5초로 설정된다. 또한, 통상 제1 내지 제6 공정(T1 내지 T6)의 1사이클에 의해 형성되는 막 두께는 0.048 내지 0.13 nm 정도이다. 따라서, 목표 막 두께가 예를 들어 70 nm이면, 이 사이클을 600 정도 반복하게 된다. 단, 이들 시간이나 두께는 단순히 일예를 나타낸 것에 불과하며, 이 수치에 한정되지 않는다.
상술한 바와 같이, DCS 가스를 포함하는 제1 처리 가스를 공급하는 공정(T1) 과, C2H4 가스를 포함하는 제3 처리 가스를 공급하는 동시에 그것을 플라즈마로 여기하는 기간을 포함하는 공정(T3)과, NH3 가스를 포함하는 제2 처리 가스를 공급하는 공정(T5)이 퍼지 공정(T2, T4, T6)을 두고 번갈아 실시된다. 이에 의해, 형성되는 SiCN막의 유전율을 매우 낮게 할 수 있고, 또한 그 드라이 에칭시의 에칭 내성을 대폭 향상시킬 수 있다. 그 이유는, 다음과 같이 생각할 수 있다.
즉, 제3 처리 가스가 플라즈마화됨으로써, C2H4 가스의 반응(분해)이 촉진되고, 많은 탄소 등의 래디컬이 생성된다. 이로 인해, 저온 성막이라도 다량의 Si-C 결합을 실리콘 질화막 중에 형성할 수 있다. 이와 같이, 막 중에 Si-C 결합이 다량으로 형성되면, 막의 에칭 내성이 대폭 향상된다. 구체적으로는, 종래의 성막 온도, 예를 들어 760 ℃ 정도보다도 낮은 온도, 예를 들어 550 ℃로 성막해도 이 막의 표면의 클리닝 처리시나 에칭 처리시에 이용되는 희불산에 대한 에칭률을 작게 할 수 있다. 그 결과, 클리닝 처리시에 막이 과도하게 깎아내어지는 것을 방지하여, 이 막 두께의 제어성을 향상시키는 것이 가능해진다. 또한, 이 막이 에칭 스토퍼막이나 층간 절연막으로서의 기능도 충분하게 다할 수 있게 된다.
또한, 1사이클의 마지막에 가까운 제5 공정(T5)에서 NH3 가스를 포함하는 제2 처리 가스를 공급함으로써, 다음 사이클의 제1 공정(T1)에 있어서, 웨이퍼(W)에 대한 DCS 가스의 흡착을 촉진할 수 있다. 그 결과, SiCN막 중의 Si-H 결합이 감소하여 에칭 내성이 강한 Si-N 결합을 증가시킬 수 있다.
또한, 상술한 바와 같이 처리 가스를 공급하는 제1, 제3 및 제5 공정의 사이 에서 처리 가스를 정지하는 제2, 제4 및 제6 공정(T2, T4, T6)은 막을 개질하는 기간으로서 기능한다. 이 기간의 직전에서 성막된 SiCN막의 표면은, 이 기간 중에 개질되어서 막질이 향상된다. 이에 의해, SiCN막의 에칭률을 한층 억제할 수 있다. 이 개질 처리시의 원자 레벨의 작용은 다음과 같이 생각된다. 즉, 탄소 원자를 함유하는 SiCN막의 성막시에는 이 박막의 최표면에 DCS 가스 중의 퇴적시에 탈리할 수 없었던 Cl 원자가 활성화 상태로 결합한다. 처리 가스의 공급이 정지되는 공정(T2, T4, T6)에 있어서, C2H4 가스나 NH3 가스 중의 C 원자나 N 원자가 상기 박막 최표면의 Cl 원자로 치환되어 막 중의 Cl 성분이 감소하고, 결과적으로 에칭률이 저하한다. 특히, C2H4 가스를 이용한 경우에는 막 중에 취입되는 C 원자의 양이 증가하게 되므로 에칭률을 한층 억제하는 것이 가능해진다.
상기 성막 처리의 처리 조건은 다음과 같다. DCS 가스의 유량은 500 내지 5000 sccm의 범위 내, 예를 들어 1000 sccm(1 slm)이다. NH3 가스의 유량은 100 내지 10000 sccm의 범위 내, 예를 들어 1000 sccm이다. C2H4 가스의 유량은 100 내지 2000 sccm의 범위 내, 예를 들어 500 sccm이다. 여기서, C2H4 가스의 유량은 DCS 가스의 유량의 3배 이하이다. 그 이유는, 탄화 수소 가스인 C2H4 가스의 유량이 과도하게 많으면, 막질이 급격히 저하한다고 하는 문제가 발생하기 때문이다.
처리 온도는 통상의 CVD 처리보다도 낮은 온도이며, 구체적으로는 300 내지 700 ℃의 범위 내, 바람직하게는 550 내지 650 ℃의 범위 내, 예를 들어 630 ℃이 다. 처리 온도가 300 ℃보다도 낮으면, 반응이 생기지 않아 거의 막이 퇴적하지 않는다. 처리 온도가 700 ℃보다도 높으면, 막질이 열화되는 CVD에 의한 퇴적막이 형성되는 동시에, 이미 형성되어 있는 금속막 등에 열적 손실을 부여해 버린다.
처리 압력은 13 Pa(0.1 Torr) 내지 1330 Pa(10 Torr)의 범위 내, 바람직하게는 40 Pa(0.3 Torr) 내지 266 Pa(2 Torr)의 범위 내이다. 예를 들어, 처리 압력은 제1 공정(흡착 공정)(T1) 및 제5 공정(질화 공정)(T3)에서는 1 Torr, 제3 공정(플라즈마를 이용하는 공정)(T3)에서는 0.3 Torr이다. 처리 압력이 13 Pa보다도 작은 경우에는, 성막률이 실용 레벨 이하가 된다. 처리 압력이 1330 Pa 이하에서는, 웨이퍼(W)에 대한 반응은 흡착 반응이 주류이므로, 막질이 양호한 박막을 높은 성막 속도로 안정적으로 퇴적시켜 양호한 결과를 얻을 수 있다. 그러나, 처리 압력이 1330 Pa보다도 커지면 반응 형태가 흡착 반응으로부터 기상 반응으로 이행하여 기상 반응이 주류가 된다. 그 결과, 막의 면간 및 면내 균일성이 저하할 뿐만 아니라, 기상 반응에 기인하는 파티클이 급격하게 증대하므로 바람직하지 않다.
<제1 실시 형태의 제1 변형예>
도5는 본 발명의 제1 실시 형태의 제1 변형예에 관한 성막 방법에 있어서의, 가스 공급 및 RF(고주파) 인가의 태양을 도시하는 타이밍 차트이다. 도5에 도시한 바와 같이, 제1 실시 형태의 제1 변형예는 제1 공정(T1)에 있어서 DCS 가스를 포함하는 제1 처리 가스에 더하여 NH3 가스를 포함하는 제2 처리 가스도 공급하고 있는 점을 제외하고, 제1 실시 형태와 동일하다.
제1 실시 형태의 제1 변형예에 따르면, 제1 실시 형태와 동일한 작용 효과를 발휘할 수 있다. 또한, DCS와 NH3을 동시에 공급할 때에 약간 CVD 반응이 생겨 실리콘이 풍부한 SiN막이 형성된다. 이에 의해, 다음의 공정에서 C2H4가 공급되었을 때에, SiN막의 질소 원자에 탄소 원자가 흡착하기 쉬워진다. 이 결과, 최종적으로 형성되는 SiCN막 중의 탄소 농도를 보다 향상시킬 수 있다. 또한, DCS의 공급과 동시에 NH3의 공급을 행함으로써 성막 속도를 향상시킬 수 있다.
이 변형예의 가스 유량, 프로세스 압력, 프로세스 온도 등의 프로세스 조건은, 제1 실시 형태와 기본적으로 동일하다고 할 수 있다. 그러나, DCS 가스의 유량을 증가시켜 NH3 가스의 유량의 5 내지 10배의 범위 내로 설정하는 것이 바람직하다. 그 이유는, NH3 가스를 지나치게 넣으면 부생성물인 NH4Cl이 생성되기 쉬워져 버리기 때문이다.
<제1 실시 형태의 제2 변형예>
도6은 본 발명의 제1 실시 형태의 제2 변형예에 관한 성막 방법에 있어서의 가스 공급 및 RF(고주파) 인가의 태양을 도시하는 타이밍 차트이다. 도6에 도시한 바와 같이, 제1 실시 형태의 제2 변형예는 제1 공정(T1)에 있어서, DCS 가스를 포함하는 제1 처리 가스에 더하여 C2H4 가스를 포함하는 제3 처리 가스도 공급하고 있는 점을 제외하고, 제1 실시 형태와 동일하다.
제1 실시 형태의 제2 변형예에 따르면, 제1 실시 형태와 동일한 작용 효과를 발휘할 수 있다. 또한, DCS와 C2H4를 동시에 공급할 때에 약간 C2H4 가스가 웨이퍼 표면에 흡착된다. 이에 의해, 최종적으로 형성되는 SiCN막 중의 탄소 농도를 보다 향상시킬 수 있다. 이 변형예의 가스 유량, 프로세스 압력, 프로세스 온도 등의 프로세스 조건은, 제1 실시 형태와 기본적으로 동일하다고 할 수 있다.
<제1 실시 형태의 제3 변형예>
도7은 본 발명의 제1 실시 형태의 제3 변형예에 관한 성막 방법에 있어서의, 가스 공급 및 RF(고주파) 인가의 태양을 도시하는 타이밍 차트이다. 도7에 도시한 바와 같이, 제1 실시 형태의 제3 변형예는 제1공정(T1)에 있어서 DCS 가스를 포함하는 제1 처리 가스에 더하여 NH3 가스를 포함하는 제2 처리 가스 및 C2H4 가스를 포함하는 제3 처리 가스도 공급하고 있는 점을 제외하고, 제1 실시 형태와 동일하다.
제1 실시 형태의 제3 변형예에 따르면, 제1 실시 형태와 동일한 작용 효과를 발휘할 수 있다. 또한, 제1 실시 형태의 제3 변형예에 따르면, 제1 실시 형태의 제1 변형예와 제2 변형예와의 작용의 상승 효과도 기대할 수 있다. 이 변형예의 가스 유량, 프로세스 압력, 프로세스 온도 등의 프로세스 조건은 제1 실시 형태와 기본적으로 동일하다고 할 수 있다. 단, 제1 실시 형태의 제1 변형예에서 설명한 바와 같이, DCS 가스의 유량을 증가시켜 NH3 가스의 유량의 5 내지 10배의 범위 내로 설정하는 것이 바람직하다.
<제2 실시 형태>
도8은 본 발명의 제2 실시 형태에 관한 성막 방법에 있어서의, 가스 공급 및 RF(고주파) 인가의 태양을 도시하는 타이밍 차트이다. 도8에 도시한 바와 같이, 본 실시 형태에 관한 성막 방법에 있어서는, 제1 내지 제4 공정(T11 내지 T14)을 번갈아 반복한다. 즉, 제1 내지 제4 공정(T11 내지 T14)으로 이루어지는 사이클을 다수회 반복하고, 사이클마다 형성되는 SiCN의 박막(단위층)을 적층함으로써 최종적인 두께의 SiCN막이 얻어진다.
구체적으로는, 제1 공정(T11)에서는 처리 영역(5)에 대한 제1 처리 가스(도8에서는 DCS라 표시) 및 제2 처리 가스(도8에서는 NH3이라 표시)의 공급을 행하는 한편, 처리 영역(5)에 대한 제3 처리 가스(도8에서는 C2H4라 표시)의 공급을 정지한다. 제2 공정(T12)에서는 처리 영역(5)에 대한 제1, 제2 및 제3 처리 가스의 공급을 정지한다. 제3 공정(T13)에서는 처리 영역(5)에 대한 제3 처리 가스의 공급을 행하는 한편, 처리 영역(5)에 대한 제1 및 제2 처리 가스의 공급을 정지한다. 또한, 제3 공정(T13)에서는 도중으로부터 RF 전원(76)을 온하여 가스 여기부(66)에서 제3 처리 가스를 플라즈마화함으로써, 서브 공정(T13b)의 동안만큼 제3 처리 가스를 여기한 상태에서 처리 영역(5)으로 공급한다. 제4 공정(T14)에서는 처리 영역(5)에 대한 제1, 제2 및 제3 처리 가스의 공급을 정지한다.
환언하면, 제2 실시 형태는 제1 실시 형태의 제1 변형예(도5 참조)로부터 제5 및 제6 공정(T5, T6)을 생략하여 1사이클의 기간을 짧게 한 태양에 대응한다. 제2 실시 형태에 따르면, 제1 실시 형태와 동일한 작용 효과를 발휘할 수 있다. 또한, 공정(T5, T6)을 생략하였으므로 그만큼 스루풋을 향상시킬 수 있다.
제2 실시 형태의 가스 유량, 프로세스 압력, 프로세스 온도 등의 프로세스 조건은, 제1 실시 형태와 기본적으로 동일하다고 할 수 있다. 단, 1사이클의 최후의 제5 및 제6 공정(T5, T6)을 생략하여 NH3 가스를 DCS 가스와 동시에 공급하고 있다. 이로 인해, NH3 가스의 웨이퍼 표면에 대한 부착을 보강하기 위해, NH3 가스의 유량을 제1 실시 형태나 그 제1 변형예의 경우보다도 증가시킨다. 구체적으로는, DCS 가스와 NH3 가스의 유량을 1 : 1 정도로 설정하는 것이 바람직하다.
<제2 실시 형태의 제1 변형예>
도9는 본 발명의 제2 실시 형태의 제1 변형예에 관한 성막 방법에 있어서의, 가스 공급 및 RF(고주파) 인가의 태양을 도시하는 타이밍 차트이다. 도9에 도시한 바와 같이, 제2 실시 형태의 제1 변형예는 제1 공정(T11)에 있어서 NH3 가스를 포함하는 제2 처리 가스의 공급을, DCS 가스를 포함하는 제1 처리 가스보다도 먼저 개시하는 점을 제외하고, 제2 실시 형태와 동일하다. 환언하면, 제1 공정(T11)은 제2 처리 가스를 단독으로 흘리는 프리플로우 기간(T11f)을 갖는다.
제2 실시 형태의 제1 변형예에 따르면, 제2 실시 형태와 동일한 작용 효과를 발휘할 수 있다. 또한, 이 경우 제2 처리 가스의 공급 시간이 길어지므로, 그만큼 NH3 가스에 유래하는 웨이퍼 표면에 대한 질소의 부착량이 증가하고, 이에 의해 탄소 성분을 보다 많이 흡착할 수 있다. 이 변형예의 가스 유량, 프로세스 압력, 프 로세스 온도 등의 프로세스 조건은 제2 실시 형태와 동일하다. 또한, 본 제2 실시 형태의 제1 변형예에 있어서 일점 쇄선(96)으로 나타낸 바와 같이 제1 공정(T11)에 있어서, NH3 가스를 포함하는 제2 처리 가스의 공급과 DCS 가스를 포함하는 제1 처리 가스의 공급을 이 순서로 연속적으로 행하도록 할 수도 있다.
<제3 실시 형태>
도10은 본 발명의 제3 실시 형태에 관한 성막 방법에 있어서의, 가스 공급 및 RF(고주파) 인가의 태양을 도시하는 타이밍 차트이다. 도10에 도시한 바와 같이, 본 실시 형태에 관한 성막 방법에 있어서는 제1 내지 제4 공정(T21 내지 T24)을 번갈아 반복한다. 즉, 제1 내지 제4 공정(T21 내지 T24)으로 이루어지는 사이클을 다수회 반복하고, 사이클마다 형성되는 SiCN의 박막(단위층)을 적층함으로써 최종적인 두께의 SiCN막이 얻어진다.
구체적으로는, 제1 공정(T21)에서는 처리 영역(5)에 대한 제1 처리 가스(도10에서는 DCS라 표시)의 공급을 행하는 한편, 처리 영역(5)에 대한 제2 처리 가스(도10에서는 NH3이라 표시) 및 제3 처리 가스(도10에서는 C2H4라 표시)의 공급을 정지한다. 제2 공정(T22)에서는 처리 영역(5)에 대한 제1, 제2 및 제3 처리 가스의 공급을 정지한다. 제3 공정(T23)에서는 처리 영역(5)에 대한 제2 및 제3 처리 가스의 공급을 행하는 한편, 처리 영역(5)에 대한 제1 처리 가스의 공급을 정지한다. 또한, 제3 공정(T23)은 제2 처리 가스의 공급을 제3 처리 가스보다도 먼저 개시하고, 환언하면 제3 공정(T23)은 제2 처리 가스를 단독으로 흘리는 프리플로우 기 간(T23f)을 갖는다. 또한, 제3 공정(T23)에서는 이에 계속하여 제3 처리 가스를 공급하는 기간(T23b)에 있어서, RF 전원(76)을 온하여 가스 여기부(66)에서 제3 처리 가스를 플라즈마화함으로써, 제3 처리 가스를 여기한 상태에서 처리 영역(5)으로 공급한다. 제4 공정(T24)에서는 처리 영역(5)에 대한 제1, 제2 및 제3 처리 가스의 공급을 정지한다.
제3 실시 형태에 따르면, 제1 실시 형태와 동일한 작용 효과를 발휘할 수 있다. 또한, 제1 실시 형태의 공정(T5, T6)을 생략하였으므로, 그만큼 스루풋을 향상시킬 수 있다. 제3 실시 형태의 가스 유량, 프로세스 압력, 프로세스 온도 등의 프로세스 조건은 제1 실시 형태와 기본적으로 동일하다고 할 수 있다.
<제3 실시 형태의 제1 변형예>
도11은 본 발명의 제3 실시 형태의 제1 변형예에 관한 성막 방법에 있어서의, 가스 공급 및 RF(고주파) 인가의 태양을 도시하는 타이밍 차트이다. 도11에 도시한 바와 같이, 제3 실시 형태의 제1 변형예는 제1 공정(T21)에 있어서 DCS 가스를 포함하는 제1 처리 가스에 더하여 NH3 가스를 포함하는 제2 처리 가스도 공급하고 있는 점을 제외하고, 제3 실시 형태와 동일하다.
제3 실시 형태의 제1 변형예에 따르면, 제3 실시 형태와 동일한 작용 효과를 발휘할 수 있다. 또한, 제1 공정(T21)에 있어서, DCS와 NH3을 동시에 공급함으로써 제1 실시 형태의 제1 변형예에서 서술한 바와 같은 이점이 얻어진다. 이 변형예의 가스 유량, 프로세스 압력, 프로세스 온도 등의 프로세스 조건은 제3 실시 형태와 기본적으로 동일하다고 할 수 있다. 그러나, 제1 실시 형태의 제1 변형예에서 서술한 바와 같은 변경을 포함하는 것이 바람직하다.
<제3 실시 형태의 제2 변형예>
도12는 본 발명의 제3 실시 형태의 제2 변형예에 관한 성막 방법에 있어서의, 가스 공급 및 RF (고주파) 인가의 태양을 도시하는 타이밍 차트이다. 도12에 도시한 바와 같이, 제3 실시 형태의 제2 변형예는 제1 공정(T21)에 있어서 DCS 가스를 포함하는 제1 처리 가스에 더하여 C2H4 가스를 포함하는 제3 처리 가스도 공급하고 있는 점을 제외하고, 제3 실시 형태와 동일하다.
제3 실시 형태의 제2 변형예에 따르면, 제3 실시 형태와 동일한 작용 효과를 발휘할 수 있다. 또한, 제1 공정(T21)에 있어서 DCS와 C2H4를 동시에 공급함으로써, 제1 실시 형태의 제2 변형예에서 서술한 바와 같은 이점이 얻어진다. 이 변형예의 가스 유량, 프로세스 압력, 프로세스 온도 등의 프로세스 조건은 제3 실시 형태와 기본적으로 동일하다고 할 수 있다.
<제3 실시 형태의 제3 변형예>
도13은 본 발명의 제3 실시 형태의 제3 변형예에 관한 성막 방법에 있어서의, 가스 공급 및 RF(고주파) 인가의 태양을 도시하는 타이밍 차트이다. 도13에 도시한 바와 같이, 제3 실시 형태의 제3 변형예는 제1 공정(T21)에 있어서 DCS 가스를 포함하는 제1 처리 가스에 더하여 NH3 가스를 포함하는 제2 처리 가스 및 C2H4 가스를 포함하는 제3 처리 가스도 공급하고 있는 점을 제외하고, 제3 실시 형태와 동일하다.
제3 실시 형태의 제3 변형예에 따르면, 제3 실시 형태와 동일한 작용 효과를 발휘할 수 있다. 또한, 제3 실시 형태의 제3 변형예에 따르면, 제3 실시 형태의 제1 변형예와 제2 변형예와의 작용의 상승 효과도 기대할 수 있다. 이 변형예의 가스 유량, 프로세스 압력, 프로세스 온도 등의 프로세스 조건은 제3 실시 형태와 기본적으로 동일하다고 할 수 있다. 단, 제1 실시 형태의 제1 변형예에서 서술한 바와 같은 변경을 포함하는 것이 바람직하다.
<제4 실시 형태>
도14는 본 발명의 제4 실시 형태에 관한 성막 방법에 있어서의, 가스 공급 및 RF(고주파) 인가의 태양을 도시하는 타이밍 차트이다. 도14에 도시한 바와 같이, 본 실시 형태에 관한 성막 방법에 있어서는 제1 내지 제5 공정(T31 내지 T35)을 번갈아 반복한다. 즉, 제1 내지 제5 공정(T31 내지 T35)으로 이루어지는 사이클을 다수회 반복하고, 사이클마다 형성되는 SiCN의 박막(단위층)을 적층함으로써 최종적인 두께의 SiCN막이 얻어진다. 또한, 제4 실시 형태에서는 도3의 구성을 사용하고, 가스 여기부(66)에서 제2 처리 가스를 플라즈마화함으로써, NH3 가스를 여기한 상태에서 처리 영역(5)으로 공급할 수 있도록 한다.
구체적으로는, 제1 공정(T31)에서는 처리 영역(5)에 대한 제1 처리 가스(도14에서는 DCS라 표시)의 공급을 행하는 한편, 처리 영역(5)에 대한 제2 처리 가스(도14에서는 NH3이라 표시) 및 제3 처리 가스(도14에서는 C2H4라 표시)의 공급을 정 지한다. 제2 공정(T32)에서는 처리 영역(5)에 대한 제1, 제2 및 제3 처리 가스의 공급을 정지한다. 제3 공정(T33)에서는 처리 영역(5)에 대한 제3 처리 가스의 공급을 행하는 한편, 처리 영역(5)에 대한 제1 및 제2 처리 가스의 공급을 정지한다. 또한, 제3 공정(T33)에서는 도중으로부터 RF 전원(76)을 온하여 가스 여기부(66)에서 제3 처리 가스를 플라즈마화함으로써, 서브 공정(T33b)의 동안만큼 제3 처리 가스를 여기한 상태에서 처리 영역(5)에 공급한다. 제4 공정(T34)에서는 처리 영역(5)에 대한 제2 처리 가스의 공급을 행하는 한편, 처리 영역(5)에 대한 제1 및 제3 처리 가스의 공급을 정지한다. 또한, 제4 공정(T34)에서는 도중으로부터 RF 전원(76)을 온하여 가스 여기부(66)에서 제2 처리 가스를 플라즈마화함으로써, 서브 공정(T34b)의 동안만큼 제2 처리 가스를 여기한 상태에서 처리 영역(5)에 공급한다. 제5 공정(T35)에서는 처리 영역(5)에 대한 제1, 제2 및 제3 처리 가스의 공급을 정지한다.
환언하면, 제4 실시 형태는 제1 실시 형태(도4 참조)의 제4 공정(퍼지 공정)(T4)을 제2 처리 가스를 단독으로 흘리는 프리플로우 기간(T34f)으로 치환한 태양에 대응한다. 또한, 프리플로우 기간(T34f)에 이어지는 서브 공정(T34b)에 있어서, 가스 여기부(66)에서 제2 처리 가스를 플라즈마화함으로써, NH3 가스를 여기한 상태에서 처리 영역(5)에 공급한다. 이와 같이 NH3 가스를 여기함으로써, SiCN막의 질화 처리를 보다 완전하게 행할 수 있고, 또한 단시간으로 질화 처리를 행할 수 있다. 제4 실시 형태의 가스 유량, 프로세스 압력, 프로세스 온도 등의 프로세스 조건은 제1 실시 형태와 기본적으로 동일하다고 할 수 있다.
<제4 실시 형태의 제1 변형예>
도15는 본 발명의 제4 실시 형태의 제1 변형예에 관한 성막 방법에 있어서의, 가스 공급 및 RF(고주파) 인가의 태양을 도시하는 타이밍 차트이다. 도15에 도시한 바와 같이, 제4 실시 형태의 제1 변형예는 제1 공정(T31)에 있어서 DCS 가스를 포함하는 제1 처리 가스에 더하여 NH3 가스를 포함하는 제2 처리 가스도 공급하고 있는 점을 제외하고, 제4 실시 형태와 동일하다.
제4 실시 형태의 제1 변형예에 따르면, 제4 실시 형태와 동일한 작용 효과를 발휘할 수 있다. 또한, 제1 공정(T31)에 있어서 DCS와 NH3을 동시에 공급함으로써, 제1 실시 형태의 제1 변형예에서 서술한 바와 같은 이점이 얻어진다. 이 변형예의 가스 유량, 프로세스 압력, 프로세스 온도 등의 프로세스 조건은 제4 실시 형태와 기본적으로 동일하다고 할 수 있다. 그러나, 제1 실시 형태의 제1 변형예에서 서술한 바와 같은 변경을 포함하는 것이 바람직하다.
<제4 실시 형태의 제2 변형예>
도16은 본 발명의 제4 실시 형태의 제2 변형예에 관한 성막 방법에 있어서의, 가스 공급 및 RF(고주파) 인가의 태양을 도시하는 타이밍 차트이다. 도16에 도시한 바와 같이, 제4 실시 형태의 제2 변형예는 제1 공정(T31)에 있어서 DCS 가스를 포함하는 제1 처리 가스에 더하여 C2H4 가스를 포함하는 제3 처리 가스도 공급하고 있는 점을 제외하고, 제4 실시 형태와 동일하다.
제4 실시 형태의 제2 변형예에 따르면, 제4 실시 형태와 동일한 작용 효과를 발휘할 수 있다. 또한, 제1 공정(T31)에 있어서 DCS와 C2H4를 동시에 공급함으로써, 제1 실시 형태의 제2 변형예에서 서술하는 바와 같은 이점이 얻어진다. 이 변형예의 가스 유량, 프로세스 압력, 프로세스 온도 등의 프로세스 조건은 제4 실시 형태와 기본적으로 동일하다고 할 수 있다.
<제4 실시 형태의 제3 변형예>
도17은 본 발명의 제4 실시 형태의 제3 변형예에 관한 성막 방법에 있어서의, 가스 공급 및 RF(고주파) 인가의 태양을 도시하는 타이밍 차트이다. 도17에 도시한 바와 같이, 제4 실시 형태의 제3 변형예는 제1 공정(T31)에 있어서 DCS 가스를 포함하는 제1 처리 가스에 더하여 NH3 가스를 포함하는 제2 처리 가스 및 C2H4 가스를 포함하는 제3 처리 가스도 공급하고 있는 점을 제외하고, 제4 실시 형태와 동일하다.
제4 실시 형태의 제3 변형예에 따르면, 제4 실시 형태와 동일한 작용 효과를 발휘할 수 있다. 또한, 제4 실시 형태의 제3 변형예에 따르면 제4 실시 형태의 제1 변형예와 제2 변형예와의 작용의 상승 효과도 기대할 수 있다. 이 변형예의 가스 유량, 프로세스 압력, 프로세스 온도 등의 프로세스 조건은 제4 실시 형태와 기본적으로 동일하다고 할 수 있다. 단, 제1 실시 형태의 제1 변형예에서 서술한 바와 같은 변경을 포함하는 것이 바람직하다.
<실험>
도1에 도시한 장치를 사용하여, 상술한 본 발명의 실시 형태(변형예를 포함함)의 몇 가지에 관한 성막 방법에 의해 절연막을 형성하고, 그 평가를 행하였다. 또한, 비교예(CE)로서 C2H4 가스를 포함하는 제3 처리 가스를 플라즈마화하지 않고, NH3 가스를 포함하는 제2 처리 가스를 플라즈마화하는 성막 방법(미국 특허 출원 공개 제2006-205231호 공보에 개시한 방법)에 의해 절연막을 형성하고, 그 평가를 행하였다. 도18은 비교예(CE)에 관한 성막 방법에 있어서의 가스 공급 및 RF(고주파) 인가의 태양을 도시하는 타이밍 차트이다.
본 발명의 실시예로서, 도5에 도시한 제1 실시 형태의 제1 변형예에 관한 실시예 PE1-1과, 도6에 도시한 제1 실시 형태의 제2 변형예에 관한 실시예 PE1-2와, 도13에 도시한 제3 실시 형태의 제3 변형예에 관한 실시예 PE3-3과, 도16에 도시한 제4 실시 형태의 제2 변형예에 관한 실시예 PE4-2를 행하였다. 이들 4개의 실시예의 프로세스 조건은 제1 내지 제4 실시 형태에 관련하여 설명한 조건에 따라서 설정하였다. 비교예 CE의 프로세스 조건은 각 가스의 공급 타이밍 이외에는 본 발명의 이들 4개의 실시예와 동일하게 설정하였다.
도19a는 실험에 의해 얻어진 비교예 CE 및 실시예 PE1-1, PE1-2, PE3-3, PE4-2에 있어서의 SiCN막 중의 탄소 농도(Nc)(1 × 1019 atoms/cc)를 나타내는 그래프이다. 도19a에 나타낸 바와 같이, 비교예 CE의 SiCN막 중의 탄소 농도(Nc)는 9.5 × 1019 atoms/cc로 비교적 낮다. 이에 대해, 실시예 PE1-1, PE1-2, PE3-3, PE4-2의 SiCN막 중의 탄소 농도(Nc)는, 각각 738 × 1019 atoms/cc, 2240 × 1019 atoms/cc, 603 × 1019 atoms/cc, 2830 × 1019 atoms/cc로 훨씬 높다. 따라서, 본 발명의 실시 형태에 관한 방법에 따르면, SiCN막 중의 탄소 농도를 대폭 향상시킬 수 있는 것을 확인할 수 있었다.
도19b는 실험에 의해 얻어진 비교예 CE 및 실시예 PE1-1, PE1-2, PE3-3, PE4-2에 있어서의, SiCN막의 DHF(희불산)에 의한 에칭률(ER)(1 × 10-10 m/분)을 나타내는 그래프이다. 도19b에 나타낸 바와 같이, 비교예 CE의 SiCN막의 에칭률(ER)은, 4.6 × 10-10 m/분으로 비교적 높다. 이에 대해, 실시예(PE1-1, PE1-2, PE3-3, PE4-2)의 SiCN막의 에칭률(ER)은 0.55 × 10-10 m/분, 0.15 × 10-10 m/분, 1.59 × 10-10 m/분, 0.88 × 10-10 m/분으로 훨씬 낮다. 따라서, 본 발명의 실시 형태에 관한 방법에 따르면, SiCN막의 DHF에 의한 에칭률을 대폭 저감할 수 있는 것을 확인할 수 있었다.
<제1 내지 제4 실시 형태에 공통된 사항>
제1 내지 제4 실시 형태(변형예를 포함함)에 관한 방법은, 상술한 바와 같이 처리 프로그램을 기초로 하여 주 제어부(60)의 제어하에서 실행된다. 도20은 주 제어부(60)의 구성의 개략을 도시하는 블록도이다. 주 제어부(60)는 CPU(210)를 갖고, 여기에 기억부(212), 입력부(214), 출력부(216) 등이 접속된다. 기억 부(212)에는 처리 프로그램이나 처리 레시피가 기억된다. 입력부(214)는 사용자와 대화하기 위한 입력 장치, 예를 들어 키보드나 포인팅 디바이스 및 기억 매체의 드라이브 등을 포함한다. 출력부(216)는 처리 장치의 각 기기를 제어하기 위한 제어 신호를 출력한다. 도20은 또한, 컴퓨터에 착탈 가능한 기억 매체(218)도 아울러 도시한다.
상술한 실시 형태에 관한 방법은, 프로세서 상에서 실행하기 위한 프로그램 지령으로서, 컴퓨터로 판독 가능한 기억 매체에 기입하여 각종 반도체 처리 장치에 적용할 수 있다. 혹은, 이러한 종류의 프로그램 지령은 통신 매체에 의해 전송하여 각종 반도체 처리 장치에 적용할 수 있다. 기억 매체는, 예를 들어 자기 디스크[가요성 디스크, 하드 디스크(일예는 기억부(212)에 포함되는 하드 디스크) 등], 광디스크(CD, DVD 등), 마그넷 옵디칼 디스크(MO 등), 반도체 메모리 등이다. 반도체 처리 장치의 동작을 제어하는 컴퓨터는 기억 매체에 기억된 프로그램 지령을 판독하고, 이것을 프로세서 상에서 실행함으로써 상술한 방법을 실행한다.
상기 실시 형태에서는 제1 처리 가스 중의 실란계 가스로서 DCS 가스가 예시된다. 이 점에 관하여, 실란계 가스로서는 디클로로실란(DCS), 헥사클로로디실란(HCD), 모노실란[SiH4], 디실란[Si2H6], 헥사메틸디실라잔(HMDS), 테트라클로로실란(TCS), 디실릴아민(DSA), 트리실릴아민(TSA), 비스타샬부틸아미노실란(BTBAS)으로 이루어지는 군으로부터 선택되는 1개 이상의 가스를 이용할 수 있다. 상기 실시 형태에서는, 제2 처리 가스 중의 질화 가스로서 NH3 가스가 예시된다. 이 대신 에, 질화 가스로서 N2 가스를 이용할 수 있다. 상기 실시 형태에서는 제3 처리 가스 중의 탄화 수소 가스로서 에틸렌 가스가 예시된다. 이 점에 관하여, 탄화 수소 가스로서는 아세틸렌, 에틸렌, 메탄, 에탄, 프로판, 부탄으로 이루어지는 군으로부터 선택되는 1개 또는 2개 이상의 가스를 이용할 수 있다. 피처리 기판으로서는, 반도체 웨이퍼에 한정되지 않고 LCD 기판, 유리 기판 등의 다른 기판이라도 좋다.
추가적인 이점 및 변경들은 해당 기술 분야의 숙련자들에게 용이하게 발생할 것이다. 따라서, 보다 넓은 관점에서의 본 발명은 본 명세서에 도시되고 설명된 특정 설명 및 대표적인 실시예로 한정되지 않는다. 따라서, 첨부된 청구범위 및 그와 균등한 것에 의해 한정된 바와 같은 일반적인 본 발명의 개념의 기술 사상 또는 범위를 벗어나지 않고 다양한 변경들이 이루어질 수도 있다.
본 발명에 따르면, 비교적 저온으로 성막해도 클리닝시의 에칭률을 비교적 작게 할 수 있고, 클리닝시의 막 두께의 제어성을 향상시킬 수 있고, 또한 에칭 스토퍼막이나 층간 절연막으로서도 충분히 기능할 수 있는 절연막을 형성하기 위한 반도체 처리용 방법 및 장치를 제공할 수 있다.

Claims (32)

  1. 실란계 가스를 포함하는 제1 처리 가스와 질화 가스를 포함하는 제2 처리 가스와 탄화 수소 가스를 포함하는 제3 처리 가스를 선택적으로 공급 가능한 처리 영역 내에서, 피처리 기판 상에 CVD에 의해 절연막을 형성하는 반도체 처리용 성막 방법이며,
    상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 행하는 단계와,
    상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 단계와,
    상기 처리 영역에 대한 상기 제3 처리 가스의 공급을 행하는 단계를 반복하여 구비하며,
    상기 제3 처리가스의 공급을 행하는 단계는 상기 제3 처리 가스를 여기 기구에 의해 여기한 상태에서 상기 처리 영역에 공급하는 여기 기간을 구비하는 반도체 처리용 성막 방법.
  2. 제1항에 있어서, 상기 제3 처리 가스의 공급을 행하는 공정은, 상기 여기 기간 전에 상기 제3 처리 가스를 상기 여기 기구에 의해 여기하지 않은 상태에서 상기 처리 영역에 공급하는 기간도 구비하는 반도체 처리용 성막 방법.
  3. 제1항에 있어서, 상기 제1 처리 가스는 디클로로실란, 헥사클로로디실란, 모노실란, 디실란, 헥사메틸디실라잔, 테트라클로로실란, 디실릴아민, 트리실릴아민, 비스타샬부틸아미노실란으로 이루어지는 군으로부터 선택되는 1개 이상의 가스를 포함하고, 상기 제2 처리 가스는 암모니아, 질소로 이루어지는 군으로부터 선택되는 1개 이상의 가스를 포함하고, 상기 제3 처리 가스는 아세틸렌, 에틸렌, 메탄, 에탄, 프로판, 부탄으로 이루어지는 군으로부터 선택되는 1개 이상의 가스를 포함하는 반도체 처리용 성막 방법.
  4. 제1항에 있어서, 상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 행하는 제1 공정과,
    상기 처리 영역에 대한 제1, 제2 및 제3 처리 가스의 공급을 정지하는 제2 공정과,
    상기 처리 영역에 대한 상기 제3 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 및 제2 처리 가스의 공급을 정지하는 제3 공정과,
    상기 처리 영역에 대한 제1, 제2 및 제3 처리 가스의 공급을 정지하는 제4 공정과,
    상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 및 제3 처리 가스의 공급을 정지하는 제5 공정과,
    상기 처리 영역에 대한 제1, 제2 및 제3 처리 가스의 공급을 정지하는 제6 공정을 번갈아 구비하며,
    상기 제3 공정은 상기 여기 기간을 구비하는 반도체 처리용 성막 방법.
  5. 제4항에 있어서, 상기 제1 공정은 상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제2 및 제3 처리 가스의 공급을 정지하는 반도체 처리용 성막 방법.
  6. 제4항에 있어서, 상기 제1 공정은 상기 처리 영역에 대한 상기 제1 및 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제3 처리 가스의 공급을 정지하는 반도체 처리용 성막 방법.
  7. 제4항에 있어서, 상기 제1 공정은 상기 처리 영역에 대한 상기 제1 및 제3 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 정지하는 반도체 처리용 성막 방법.
  8. 제4항에 있어서, 상기 제1 공정은 상기 처리 영역에 대한 제1, 제2 및 제3 처리 가스의 공급을 행하는 반도체 처리용 성막 방법.
  9. 제4항에 있어서, 상기 제2, 제4 및 제6 공정의 각각은 상기 처리 영역에 대한 퍼지 가스의 공급을 행하는 기간을 구비하는 반도체 처리용 성막 방법.
  10. 제4항에 있어서, 상기 제1 공정 내지 상기 제6 공정에 걸쳐 상기 처리 영역 내의 배기를 계속하는 반도체 처리용 성막 방법.
  11. 제1항에 있어서, 상기 처리 영역에 대한 상기 제1 및 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제3 처리 가스의 공급을 정지하는 제1 공정과,
    상기 처리 영역에 대한 제1, 제2 및 제3 처리 가스의 공급을 정지하는 제2 공정과,
    상기 처리 영역에 대한 상기 제3 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 및 제2 처리 가스의 공급을 정지하는 제3 공정과,
    상기 처리 영역에 대한 제1, 제2 및 제3 처리 가스의 공급을 정지하는 제4 공정을 번갈아 구비하며,
    상기 제3 공정은 상기 여기 기간을 구비하는 반도체 처리용 성막 방법.
  12. 제11항에 있어서, 상기 제1 공정은 상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 상기 제1 처리 가스보다도 먼저 개시하는 반도체 처리용 성막 방법.
  13. 제11항에 있어서, 상기 제1 공정은 상기 처리 영역에 대한 상기 제2 처리 가스의 공급과 상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 이 순서로 연속적으로 행하는 반도체 처리용 성막 방법.
  14. 제11항에 있어서, 상기 제2 및 제4 공정의 각각은 상기 처리 영역에 대한 퍼 지 가스의 공급을 행하는 기간을 구비하는 반도체 처리용 성막 방법.
  15. 제11항에 있어서, 상기 제1 공정 내지 상기 제4 공정에 걸쳐 상기 처리 영역 내의 배기를 계속하는 반도체 처리용 성막 방법.
  16. 제1항에 있어서, 상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 행하는 제1 공정과,
    상기 처리 영역에 대한 제1, 제2 및 제3 처리 가스의 공급을 정지하는 제2 공정과,
    상기 처리 영역에 대한 상기 제2 및 제3 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 정지하는 제3 공정과,
    상기 처리 영역에 대한 제1, 제2 및 제3 처리 가스의 공급을 정지하는 제4 공정을 번갈아 구비하며,
    상기 제3 공정은 상기 여기 기간을 구비하는 반도체 처리용 성막 방법.
  17. 제16항에 있어서, 상기 제1 공정은 상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제2 및 제3 처리 가스의 공급을 정지하는 반도체 처리용 성막 방법.
  18. 제16항에 있어서, 상기 제1 공정은 상기 처리 영역에 대한 상기 제1 및 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제3 처리 가스의 공급을 정지하는 반도체 처리용 성막 방법.
  19. 제16항에 있어서, 상기 제1 공정은 상기 처리 영역에 대한 상기 제1 및 제3 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 정지하는 반도체 처리용 성막 방법.
  20. 제16항에 있어서, 상기 제1 공정은 상기 처리 영역에 대한 제1, 제2 및 제3 처리 가스의 공급을 행하는 반도체 처리용 성막 방법.
  21. 제16항에 있어서, 상기 제2 및 제4 공정의 각각은 상기 처리 영역에 대한 퍼지 가스의 공급을 행하는 기간을 구비하는 반도체 처리용 성막 방법.
  22. 제16항에 있어서, 상기 제1 공정 내지 상기 제4 공정에 걸쳐 상기 처리 영역 내의 배기를 계속하는 반도체 처리용 성막 방법.
  23. 제1항에 있어서, 상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 행하는 제1 공정과,
    상기 처리 영역에 대한 제1, 제2 및 제3 처리 가스의 공급을 정지하는 제2 공정과,
    상기 처리 영역에 대한 상기 제3 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 및 제2 처리 가스의 공급을 정지하는 제3 공정과,
    상기 제2 처리 가스를 활성화 기구에 의해 여기한 상태에서 상기 처리 영역으로 공급하는 활성화 기간을 구비하여 상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 및 제3 처리 가스의 공급을 정지하는 제4 공정과,
    상기 처리 영역에 대한 제1, 제2 및 제3 처리 가스의 공급을 정지하는 제5 공정을 번갈아 구비하며,
    상기 제3 공정은 상기 여기 기간을 구비하는 반도체 처리용 성막 방법.
  24. 제23항에 있어서, 상기 제4 공정은 상기 활성화 기간 전에, 상기 제2 처리 가스를 상기 활성화 기구에 의해 여기하지 않은 상태에서 상기 처리 영역으로 공급하는 기간도 구비하는 반도체 처리용 성막 방법.
  25. 제23항에 있어서, 상기 제1 공정은 상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제2 및 제3 처리 가스의 공급을 정지하는 반도체 처리용 성막 방법.
  26. 제23항에 있어서, 상기 제1 공정은 상기 처리 영역에 대한 상기 제1 및 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제3 처리 가스의 공 급을 정지하는 반도체 처리용 성막 방법.
  27. 제23항에 있어서, 상기 제1 공정은 상기 처리 영역에 대한 상기 제1 및 제3 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 정지하는 반도체 처리용 성막 방법.
  28. 제23항에 있어서, 상기 제1 공정은 상기 처리 영역에 대한 제1, 제2 및 제3 처리 가스의 공급을 행하는 반도체 처리용 성막 방법.
  29. 제23항에 있어서, 상기 제2 및 제5 공정의 각각은 상기 처리 영역에 대한 퍼지 가스의 공급을 행하는 기간을 구비하는 반도체 처리용 성막 방법.
  30. 제23항에 있어서, 상기 제1 공정 내지 상기 제5 공정에 걸쳐 상기 처리 영역 내의 배기를 계속하는 반도체 처리용 성막 방법.
  31. 반도체 처리용의 성막 장치이며,
    피처리 기판을 수납하는 처리 영역을 갖는 처리 용기와,
    상기 처리 영역 내에서 상기 피처리 기판을 지지하는 지지 부재와,
    상기 처리 영역 내의 상기 피처리 기판을 가열하는 히터와,
    상기 처리 영역 내를 배기하는 배기계와,
    상기 처리 영역에 실란계 가스를 포함하는 제1 처리 가스를 공급하는 제1 처리 가스 공급계와,
    상기 처리 영역에 질화 가스를 포함하는 제2 처리 가스를 공급하는 제2 처리 가스 공급계와,
    상기 처리 영역에 탄화 수소 가스를 포함하는 제3 처리 가스를 공급하는 제3 처리 가스 공급계와,
    상기 장치의 동작을 제어하는 제어부를 구비하고,
    상기 제어부는 상기 피처리 기판 상에 CVD에 의해 절연막을 형성하기 위해,
    상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 행하는 단계와,
    상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 단계와,
    상기 처리 영역에 대한 상기 제3 처리 가스의 공급을 행하는 단계를 반복하여 실행하며,
    상기 제3 처리 가스의 공급을 행하는 단계는 상기 제3 처리 가스를 여기 기구에 의해 여기한 상태에서 상기 처리 영역에 공급하는 여기 기간을 구비하여 반도체 처리용 성막 장치.
  32. 프로세서 상에서 실행하기 위한 프로그램 지령을 포함하는 컴퓨터로 판독 가능한 매체이며.
    상기 프로그램 지령은 프로세서에 의해 실행될 때, 실란계 가스를 포함하는 제1 처리 가스와 질화 가스를 포함하는 제2 처리 가스와 탄화 수소 가스를 포함하 는 제3 처리 가스를 선택적으로 공급 가능한 처리 영역 내에서, 피처리 기판 상에 CVD에 의해 절연막을 형성하는 반도체 처리용의 성막 장치에,
    상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 행하는 단계와,
    상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 단계와,
    상기 처리 영역에 대한 상기 제3 처리 가스의 공급을 행하는 단계를 반복하여 실행시키며,
    상기 제3 처리 가스의 공급을 행하는 단계는 상기 제3 처리 가스를 여기 기구에 의해 여기한 상태에서 상기 처리 영역에 공급하는 여기 기간을 구비하여 컴퓨터로 판독 가능한 매체.
KR1020070004154A 2006-01-16 2007-01-15 반도체 처리용 성막 방법 및 성막 장치 KR101141870B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006007951A JP4434149B2 (ja) 2006-01-16 2006-01-16 成膜方法、成膜装置及び記憶媒体
JPJP-P-2006-00007951 2006-01-16

Publications (2)

Publication Number Publication Date
KR20070076478A true KR20070076478A (ko) 2007-07-24
KR101141870B1 KR101141870B1 (ko) 2012-05-08

Family

ID=38263787

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070004154A KR101141870B1 (ko) 2006-01-16 2007-01-15 반도체 처리용 성막 방법 및 성막 장치

Country Status (5)

Country Link
US (1) US7507676B2 (ko)
JP (1) JP4434149B2 (ko)
KR (1) KR101141870B1 (ko)
CN (1) CN101005029B (ko)
TW (1) TWI409858B (ko)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4279176B2 (ja) * 2004-03-02 2009-06-17 株式会社アルバック シリコン窒化膜の形成方法
US20080213479A1 (en) 2007-02-16 2008-09-04 Tokyo Electron Limited SiCN film formation method and apparatus
KR20150036815A (ko) * 2007-09-18 2015-04-07 레르 리키드 쏘시에떼 아노님 뿌르 레뜌드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 규소 함유 막의 형성 방법
JP4935687B2 (ja) * 2008-01-19 2012-05-23 東京エレクトロン株式会社 成膜方法及び成膜装置
JP5064296B2 (ja) * 2008-05-21 2012-10-31 東京エレクトロン株式会社 シリコン炭窒化膜の形成方法および形成装置
DE102008034330A1 (de) * 2008-07-23 2010-01-28 Ionbond Ag Olten CVD-Reaktor zur Abscheidung von Schichten aus einem Reaktionsgasgemisch auf Werkstücken
US20110189862A1 (en) * 2008-09-30 2011-08-04 Tokyo Electron Limited Silicon oxynitride film and process for production thereof, computer-readable storage medium, and plasma cvd device
KR101254986B1 (ko) * 2008-09-30 2013-04-16 도쿄엘렉트론가부시키가이샤 질화 규소막 및 그의 형성 방법, 컴퓨터 판독 가능한 기억 매체 및, 플라즈마 ｃｖｄ 장치
JP5651451B2 (ja) * 2010-03-16 2015-01-14 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP5654862B2 (ja) * 2010-04-12 2015-01-14 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP5841222B2 (ja) * 2010-04-12 2016-01-13 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
US9997357B2 (en) 2010-04-15 2018-06-12 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US9257274B2 (en) 2010-04-15 2016-02-09 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US8637411B2 (en) 2010-04-15 2014-01-28 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US20110256734A1 (en) 2010-04-15 2011-10-20 Hausmann Dennis M Silicon nitride films and methods
US9892917B2 (en) 2010-04-15 2018-02-13 Lam Research Corporation Plasma assisted atomic layer deposition of multi-layer films for patterning applications
US8956983B2 (en) 2010-04-15 2015-02-17 Novellus Systems, Inc. Conformal doping via plasma activated atomic layer deposition and conformal film deposition
US9373500B2 (en) 2014-02-21 2016-06-21 Lam Research Corporation Plasma assisted atomic layer deposition titanium oxide for conformal encapsulation and gapfill applications
US9611544B2 (en) 2010-04-15 2017-04-04 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9390909B2 (en) 2013-11-07 2016-07-12 Novellus Systems, Inc. Soft landing nanolaminates for advanced patterning
US9076646B2 (en) 2010-04-15 2015-07-07 Lam Research Corporation Plasma enhanced atomic layer deposition with pulsed plasma exposure
JP5872141B2 (ja) * 2010-05-20 2016-03-01 東京エレクトロン株式会社 基板処理装置、その制御装置およびその制御方法
US9685320B2 (en) 2010-09-23 2017-06-20 Lam Research Corporation Methods for depositing silicon oxide
JP5847566B2 (ja) * 2011-01-14 2016-01-27 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
KR20120106453A (ko) * 2011-03-18 2012-09-26 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US8647993B2 (en) 2011-04-11 2014-02-11 Novellus Systems, Inc. Methods for UV-assisted conformal film deposition
SG11201400633RA (en) * 2011-09-23 2014-08-28 Novellus Systems Inc Plasma activated conformal dielectric film deposition
US8592328B2 (en) 2012-01-20 2013-11-26 Novellus Systems, Inc. Method for depositing a chlorine-free conformal sin film
JP6030378B2 (ja) * 2012-08-14 2016-11-24 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6022276B2 (ja) * 2012-09-20 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
TWI595112B (zh) 2012-10-23 2017-08-11 蘭姆研究公司 次飽和之原子層沉積及保形膜沉積
SG2013083654A (en) 2012-11-08 2014-06-27 Novellus Systems Inc Methods for depositing films on sensitive substrates
SG2013083241A (en) 2012-11-08 2014-06-27 Novellus Systems Inc Conformal film deposition for gapfill
WO2015045164A1 (ja) 2013-09-30 2015-04-02 株式会社日立国際電気 基板処理装置および半導体装置の製造方法
JP6158111B2 (ja) * 2014-02-12 2017-07-05 東京エレクトロン株式会社 ガス供給方法及び半導体製造装置
US9214334B2 (en) 2014-02-18 2015-12-15 Lam Research Corporation High growth rate process for conformal aluminum nitride
US20150252477A1 (en) * 2014-03-06 2015-09-10 Applied Materials, Inc. In-situ carbon and oxide doping of atomic layer deposition silicon nitride films
JP6340251B2 (ja) 2014-05-30 2018-06-06 東京エレクトロン株式会社 ＳｉＣＮ膜の成膜方法
US9478438B2 (en) 2014-08-20 2016-10-25 Lam Research Corporation Method and apparatus to deposit pure titanium thin film at low temperature using titanium tetraiodide precursor
US9478411B2 (en) 2014-08-20 2016-10-25 Lam Research Corporation Method to tune TiOx stoichiometry using atomic layer deposited Ti film to minimize contact resistance for TiOx/Ti based MIS contact scheme for CMOS
US9214333B1 (en) 2014-09-24 2015-12-15 Lam Research Corporation Methods and apparatuses for uniform reduction of the in-feature wet etch rate of a silicon nitride film formed by ALD
US9589790B2 (en) 2014-11-24 2017-03-07 Lam Research Corporation Method of depositing ammonia free and chlorine free conformal silicon nitride film
US9564312B2 (en) 2014-11-24 2017-02-07 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
JP6361048B2 (ja) * 2014-12-02 2018-07-25 宇部興産株式会社 金属炭窒化膜又は半金属炭窒化膜の製造方法及び金属炭窒化膜又は半金属炭窒化膜の製造装置
TWI676709B (zh) * 2015-01-22 2019-11-11 美商應用材料股份有限公司 使用空間上分開的佈植器腔室進行的對薄膜的原子層沈積
US10566187B2 (en) 2015-03-20 2020-02-18 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control
US9502238B2 (en) 2015-04-03 2016-11-22 Lam Research Corporation Deposition of conformal films by atomic layer deposition and atomic layer etch
US10526701B2 (en) 2015-07-09 2020-01-07 Lam Research Corporation Multi-cycle ALD process for film uniformity and thickness profile modulation
US9601693B1 (en) 2015-09-24 2017-03-21 Lam Research Corporation Method for encapsulating a chalcogenide material
US9773643B1 (en) 2016-06-30 2017-09-26 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US10062563B2 (en) 2016-07-01 2018-08-28 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US10629435B2 (en) 2016-07-29 2020-04-21 Lam Research Corporation Doped ALD films for semiconductor patterning applications
US10037884B2 (en) 2016-08-31 2018-07-31 Lam Research Corporation Selective atomic layer deposition for gapfill using sacrificial underlayer
US10074543B2 (en) 2016-08-31 2018-09-11 Lam Research Corporation High dry etch rate materials for semiconductor patterning applications
US9865455B1 (en) 2016-09-07 2018-01-09 Lam Research Corporation Nitride film formed by plasma-enhanced and thermal atomic layer deposition process
US10832908B2 (en) 2016-11-11 2020-11-10 Lam Research Corporation Self-aligned multi-patterning process flow with ALD gapfill spacer mask
US10454029B2 (en) 2016-11-11 2019-10-22 Lam Research Corporation Method for reducing the wet etch rate of a sin film without damaging the underlying substrate
US10134579B2 (en) 2016-11-14 2018-11-20 Lam Research Corporation Method for high modulus ALD SiO2 spacer
JP6529956B2 (ja) 2016-12-28 2019-06-12 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
WO2019169335A1 (en) 2018-03-02 2019-09-06 Lam Research Corporation Selective deposition using hydrolysis
US11401608B2 (en) * 2020-10-20 2022-08-02 Sky Tech Inc. Atomic layer deposition equipment and process method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645256A (ja) * 1992-07-21 1994-02-18 Rikagaku Kenkyusho ガスパルスの供給方法およびこれを用いた成膜方法
JP3529989B2 (ja) * 1997-09-12 2004-05-24 株式会社東芝 成膜方法及び半導体装置の製造方法
KR100560867B1 (ko) * 2000-05-02 2006-03-13 동경 엘렉트론 주식회사 산화방법 및 산화시스템
EP1475828A4 (en) * 2002-01-15 2012-02-22 Tokyo Electron Ltd CHEMICAL VAPOR DEPOSITION METHOD AND DEVICE FOR FORMING SILICON-BASED INSULATING FILM
EP1592051A4 (en) * 2003-01-24 2012-02-22 Tokyo Electron Ltd CHEMICAL VAPOR DEPOSITION METHOD FOR FORMING SILICON NITRIDE FILM ON A SUBSTRATE
US20050287806A1 (en) * 2004-06-24 2005-12-29 Hiroyuki Matsuura Vertical CVD apparatus and CVD method using the same

Also Published As

Publication number Publication date
CN101005029B (zh) 2013-01-02
CN101005029A (zh) 2007-07-25
TWI409858B (zh) 2013-09-21
JP2007189173A (ja) 2007-07-26
US20070167028A1 (en) 2007-07-19
JP4434149B2 (ja) 2010-03-17
TW200739691A (en) 2007-10-16
KR101141870B1 (ko) 2012-05-08
US7507676B2 (en) 2009-03-24

Similar Documents

Publication Publication Date Title
KR101141870B1 (ko) 반도체 처리용 성막 방법 및 성막 장치
KR100935257B1 (ko) 반도체 처리용 성막 방법 및 장치와, 컴퓨터 판독 가능 매체
KR101140069B1 (ko) 반도체 처리용의 성막 방법 및 장치 및 컴퓨터로 판독가능한 매체
KR101086588B1 (ko) 반도체 처리용의 성막 방법 및 장치와, 컴퓨터에서 판독가능한 매체
KR100954243B1 (ko) 반도체 처리용 성막 장치 및 방법과 컴퓨터로 판독 가능한 매체
KR101146397B1 (ko) 반도체 처리용 성막 방법 및 장치와, 컴퓨터로 판독 가능한매체
KR101314002B1 (ko) ＳｉＣＮ막 성막 방법
KR101122964B1 (ko) 반도체 처리용 종형 플라즈마 처리 장치 및 처리 방법과 반도체 처리용 종형 플라즈마 성막 장치
KR101141913B1 (ko) 반도체 처리용 성막 장치 및 그 사용 방법
KR101105130B1 (ko) 반도체 처리용 성막 방법 및 장치
US7758920B2 (en) Method and apparatus for forming silicon-containing insulating film
JP5346904B2 (ja) 縦型成膜装置およびその使用方法
US7993705B2 (en) Film formation apparatus and method for using the same
KR100983452B1 (ko) 실리콘 질화막의 형성 방법
KR20080029846A (ko) 실리콘 산화막을 형성하기 위한 성막 방법 및 장치
JP2011135044A (ja) 成膜方法および成膜装置
KR100980126B1 (ko) 성막 방법, 성막 장치 및 기억매체

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee