KR20070072871A - 반도체장치의 제조방법 및 기판처리장치 - Google Patents

반도체장치의 제조방법 및 기판처리장치 Download PDF

Info

Publication number
KR20070072871A
KR20070072871A KR1020077008201A KR20077008201A KR20070072871A KR 20070072871 A KR20070072871 A KR 20070072871A KR 1020077008201 A KR1020077008201 A KR 1020077008201A KR 20077008201 A KR20077008201 A KR 20077008201A KR 20070072871 A KR20070072871 A KR 20070072871A
Authority
KR
South Korea
Prior art keywords
film
substrate
gas
wafer
metal atom
Prior art date
Application number
KR1020077008201A
Other languages
English (en)
Other versions
KR100865581B1 (ko
Inventor
김용원
사다요시 호리이
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
국제엘렉트릭코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키, 국제엘렉트릭코리아 주식회사 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20070072871A publication Critical patent/KR20070072871A/ko
Application granted granted Critical
Publication of KR100865581B1 publication Critical patent/KR100865581B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28229—Making the insulator by deposition of a layer, e.g. metal, metal compound or poysilicon, followed by transformation thereof into an insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 기판과의 계면에 산화막이 형성되지 않도록 하여 기판상에 신뢰성이 높은 금속원자를 포함하는 막을 형성할 수 있도록 한다.
기판상에 제1 금속원자를 포함하는 막을 형성하는 공정과, 상기 제1 금속원자를 포함한 막이 형성된 기판에 대해 제2 금속원자를 포함하는 막을 형성하는 공정을 포함하며, 상기 제2 금속원자를 포함하는 막을 형성하는 공정에서는, 상기 기판상에 형성된 상기 제1 금속원자를 포함하는 막의 적어도 일부를 산화시켜 산화물을 형성하고 이 산화물을 실질적으로 소멸시킨다.
Si기판, High-K막, 계면층, 산화막, 게르마늄

Description

반도체장치의 제조방법 및 기판처리장치{SEMICONDUCTOR DEVICE MANUFACTURING METHOD AND SUBSTRATE PROCESSING APPARATUS}
본 발명은 기판상에 금속원자를 포함하는 막을 형성하는 반도체장치의 제조방법 및 기판처리장치에 관한 것이다.
반도체 제조공정의 하나로서, 기판(실리콘 웨이퍼나 유리 등을 베이스로 하고 미세한 전기회로의 패턴이 형성된 피처리기판)의 표면에 소정의 성막처리를 하는 CVD(chemical vapor deposition)공정이 있다. 이 공정은 기밀(氣密)한 처리실에 기판을 장전하고, 처리실 내에 설치된 가열수단에 의해 기판을 가열하고, 성막 가스를 기판상에 도입하면서 화학반응을 일으켜 기판상에 설치된 미세한 전기회로의 패턴(pattern)상에 균일하게 박막을 형성하는 것이다. 이 패턴상에 형성되는 박막으로는 반도체 트랜지스터의 게이트 절연막이 있다.
반도체 트랜지스터의 게이트 절연막의 특성으로는, 실리콘기판(Si기판)과의 계면(界面)이 전기적으로 원활(smooth)하여 캐리어(carrier)의 이동도가 열화(劣化)하지 않는 것이 중요하다. 계면에서의 특성은 SiO₂막이 뛰어나기 때문에, 이것이 게이트 절연막에 일관되게 사용되어 왔다. 그러나 게이트 SiO₂막이 3㎚ 이하가 되면 직접 터널 리크 전류가 흘러 절연막으로서 동작하지 않게 된다. 이에 반해, SiO₂보다 고유전율(高誘電率)의 금속원자를 포함하는 재료를 사용하면 게이트 절연막을 두껍게 할 수 있어 직접 터널 리크 전류를 억제할 수 있게 된다.
이러한 게이트 절연막을 형성하는 성막장치로서, 성막원료에 유기화학재료를 사용하여 고유전율막이나 그 실리케이트 막을 형성하는 MOCVD(metal organic chemical vapor deposition)장치나 2종류 이상의 원료가스를 교대로 흘려 원자층 레벨의 박막을 형성하는 ALD(atomic layer deposition)장치가 있다.
금속원자를 포함하는 재료로 형성된 고유전율 게이트 절연막(이하 High-k막이라 칭함)의 최대의 문제점은 Si기판과의 계면에서의 전기적 특성이 나빠 트랜지스터로서의 성능이나 신뢰성 측면에서 만족할 만한 것을 얻을 수 없다는 점이다. 따라서 이를 만족시키기 위해서는, High-k막의 하지(下地)에 극히 얇은 0.5∼1㎚의 저유전율의 SiO2 막을 형성시키지 않으면 안 된다.
그러나, 통상 Si기판상에 High-k막을 형성할 때, 기판이 산화 분위기에 노출된다는 것과, High-k막 속을 확산한 산소가 Si 기판 표면까지 도달하기 때문에, SiO2 막은 전술한 0.5∼1㎚보다 두꺼워지는 경우가 흔히 있다.
또한, Hf산화막(HfO2) 또는 Zr산화막(ZrO2)과 같은 고유전율 물질은, 실리콘(Si)상에서 안정하지만, 실리콘이 산화막으로 확산해 불량한 실리케이트 층을 형성하여 실효(實效) 유전율이 떨어지고 신뢰성이 저하한다는 문제가 있었다.
본 발명의 과제는 전술한 종래 기술의 문제점을 해소하고 기판과의 계면에 산화막이 형성되지 않도록 하고 기판상에 신뢰성의 높은 금속원자를 포함하는 막을 형성할 수 있는 반도체 장치의 제조방법 및 기판처리장치를 제공하는 데 있다.
본 발명은 기판상에 제1금속원자를 포함하는 막을 형성하는 공정과, 상기 제1 금속원자를 포함하는 막을 형성한 기판에 대하여 제2 금속원자를 포함하는 막을 형성하는 공정을 가지며, 상기 제2 금속원자를 포함하는 막을 형성하는 공정에서는 상기 기판상에 형성된 상기 제1 금속원자를 포함하는 막의 적어도 일부를 산화시켜 산화물을 형성하고, 그 산화물을 실질적으로 소멸시키는 반도체장치의 제조방법이다.
도 1은 본 발명의 실시 형태에 있어서 기판상에 형성한 산화물의 소멸 원리를 도시한 설명도.
도 2는 본 발명의 제1 실시 형태에 있어서 클러스터(cluster)형 기판처리장치의 개략적인 평면도.
도 3은 본 발명의 제1 실시 형태에 있어서 매엽형 전처리 장치를 설명하는 개략적인 단면도.
도 4는 본 발명의 제1 실시 형태에 있어서 매엽형 High-k 성막장치의 개략적인 단면도.
도 5는 게르마늄 기판과 Hf 산화막 간의 계면층 두께가 실리콘 기판과 Hf 산화막 간의 계면층 두께보다 얇은 것을 도시한 도면.
도 6은 본 발명의 제2 실시 형태에 있어서의 종형장치의 개략적인 구성도.
<부호의 설명>
10 : Si(기판) 12 : Ge 박막(제1 금속원자를 포함하는 막)
14　: Hf 막(제2 금속원자를 포함하는 막의 구성 원소)
15　: 계면 16　: High-k 막(제2 금속원자를 포함하는 막)
본 발명자는 Si 등의 기판과 High-k 막 등의 금속원자를 포함하는 막과의 계면에 바람직하지 않은 산화막이 형성되는 점에 대하여 연구한 결과, 다음과 같은 게르마늄(Ge)의 특성에 착안했다.
(1) Ge 산화물인 GeO는 열적으로 불안정하여 승화하기 쉽다는 것.
(2) Ge 기판에 금속산화물인 HfO2나 ZrO2를 형성할 때 Ge 기판은 산화되지만, 도 5(a)에 도시한 바와 같이, Ge기판과 HfO2(금속산화막)의 계면에 GeO2 층이 거의 형성되지 않기 때문에, 형성될 Hf-Ge-산소, Hf-산소-Ge 결합이 승화하기 쉽다는 것.
한편, 도 5는 투과형 전자현미경(TEM)에 의한 화상단면도이다. (a)는 Ge 기판상에 HfO2를 형성한 경우 (HfO2/Ge), (b)는 Si 기판상에 HfO2를 형성한 경우(HfO2/Si)에 형성되는 계면층을 나타내고 있다. HfO2/Si에 있어서는 1㎚ 이하 두께의 계면층을 볼 수 있는 데 반해, HfO2/Ge에 있어서는 1∼2개의 원자층만의 계면층을 볼 수 있다. [K. Kita. et al “Further　　 EOT Scaling of Ge/HfO2 over Si/HfO2 MOS Systems” International Workshop on Gate Insulator (IWGI), Tokyo, 2003, 186-191(2003)].
위에서 알 수 있는 바와 같이, Si 기판과 같은 기판상에 미리 Ge 층과 같은 제1 금속원자를 포함하는 막을 형성하면, 기판 표면은 직접 산소와 접촉하지 않으므로 기판 표면이 산화되지 않고, 또한 기판　상에 High-k 막과 같은 제2 금속원자를 포함하는 막을 성막할 경우라도 제2 금속원자를 포함하는 막을 성막할 때 수반되는 산화에 의해 기판상에 형성되는 제1 금속원자를 포함하는 산화물을 승화시켜 계면으로부터 소멸시킬 수 있는 것을 발견하여 본 발명을 완성했다.
이하 본 발명의 실시 형태에 대해서 설명한다.
도 2는 본 발명의 반도체 장치의 제조방법을 실시하기 위한 제1 실시형태에 있어서, 클러스터(cluster)형의 기판처리장치의 개요를 나타내는 평면도이다. 한편, 본 발명이 적용되는 기판처리장치에서는, 웨이퍼 등의 기판을 반송하는 캐리어로서 FOUP(front opening unified pod. 이하, "포드"라고 한다)(357)가 사용되고 있다.
도 2에 도시한 바와 같이, 기판처리장치는 진공하에서 사용되는 제1 반송실(341)을 구비하고 있고, 제1 반송실(341)의 광체(筐體)는 평면에서 볼 때 칠각형의 상자 모양으로 형성되어 있다. 제1 반송실(341)에는 2매의 웨이퍼를 동시에 이재(移載)하는 제1 웨이퍼 이재기(移載機)(343)가 설치되어 있다.
광체의 7장의 측벽 중, 도면 아래쪽의 1장의 측벽에는 기판의 반입 및 반출 에 사용되는 로드록실(load lock chamber： 예비실)(344, 345)이 각각 게이트 밸브(371, 372)를 개재하여 연결되어 있고, 로드록실(344, 345)은 각각 부압(負壓)에 견디는 로드록실 구조로 구성되어 있다.
로드록실(344, 345)에는 거의 대기압 하에서 사용되는 제2 반송실(346)이 게이트 밸브(348, 349)를 개재하여 연결되어 있다. 제2 반송실(346)에는 웨이퍼를 이재하는 제2 웨이퍼 이재기(347)가 설치되어 있다. 제2 웨이퍼 이재기(347)는 제2 반송실(346)에 설치된 리니어 액추에이터(linear actuator)(373)에 의해 좌우 방향으로 왕복 이동되도록 구성되어 있다. 제2 반송실(346)의 좌측에는 웨이퍼의 위치 어긋남을 맞추는 얼라이너(aligner) 장치(350)가 설치되어 있다.
제2 반송실(346)의 광체에는 웨이퍼를 제2 반송실(346)에 대해 반입 반출하기 위한 IO 스테이지(354)가 설치된다. 이 IO 스테이지(354)(3대의 스테이지)에 포드(357)가 재치(載置)된다. IO 스테이지(354)에 재치된 3개의 포드(357)는, 이에 대응한 3개의 웨이퍼 반입 반출구(356)를 개폐하는 3개의 게이트 밸브(351∼353)를 각각 개폐함으로써, 포드(357)에 대한 웨이퍼 출입이 가능하게 된다.
도 2에 도시한 바와 같이, 광체의 나머지 6장의 측벽 중, 상방의 4장의 측벽에는, 웨이퍼에 요구되는 처리, 예를 들면 웨이퍼상에 제1 금속 원자로서의 Ge를 포함하는 막, 즉 Ge 에피택셜(epitaxial) 층이나 Ge 막을 형성하는 제1 처리로(處理爐)〔전(前)처리장치(364)〕와, 웨이퍼에 요구되는 처리, 예를 들면 Ge막을 형성한 웨이퍼에 대하여 제2 금속원자를 포함하는 막, 즉 High-k 막을 형성하는 제2 처리로〔High-k 성막장치(361)〕와, 웨이퍼에 요구되는 처리, 예를 들면 막을 치밀화 하는 제3 처리로〔RTP(Rapid Thermal Process)장치(363)〕와, 웨이퍼에 요구되는 처리, 예를 들면 실리콘 전극 또는 메탈 전극을 형성하는 제4 처리로〔전극형성장치(362)〕가 각각 인접하여 연결되어 있다.
광체에 있어서 나머지 대향하는 2장의 측벽에는, 제1 쿨링 유닛(374)과 제2 쿨링 유닛(375)이 각각 연결되어 있고, 제1 쿨링 유닛(374) 및 제2 쿨링 유닛(375)은 어느 것이나 모두 처리가 완료된 웨이퍼를 냉각하도록 구성되어 있다.
다음으로, 도 3을 참조하여 전술한 전처리장치(364)를 설명한다. 이것은 웨이퍼(200)의 표면에 제1 금속원자로서의 Ge를 포함하는 막, 즉, Ge 에피택셜 층이나 Ge막을 형성하는 매엽식(枚葉式) 장치이다.
전처리장치(364)에 있어서 Si 웨이퍼(200)상에 게르마늄 층을 에피택셜 성장시키려면, 웨이퍼(200)를 처리실(201)내로 반입하고, 처리실(201)내에 반입된 웨이퍼(200)에 샤워 헤드(240)를 개재하여 성막 가스(Ge원소를 포함하는 가스)와 캐리어 가스의 혼합 가스를 공급하여 웨이퍼(200)상에 에피택셜층을 형성하고, 처리된 웨이퍼(200)를 처리실(201)밖으로 반출한다. 이러한 전체 공정 중에, 처리용기(223)의 하방으로부터 처리실(201) 내에 항상 N2 퍼지 가스(purge gas)를 공급한다. Ge원자를 포함하는 가스로는, 예를 들면 GeH4를 사용한다.
웨이퍼(200)를 처리실(201) 내에 반입할 때, 승강 및 회전이 가능한 히터 유닛(251)은 웨이퍼가 반송 가능한 기판반송 위치〔도 3에 있어서 처리실(201)의 저부(低部)까지 강하한 위치〕에 있어서 웨이퍼(200)가 가열 가능한 상태이고, 처리 용기(223)의 게이트 밸브(384)(도 2 참조)는 열려 있다. 웨이퍼(200)는 제1 웨이퍼 이재기(343)에 의해 제1 반송실(341)로부터 처리실(201)에 반송구(250)를 개재하여 반입되고, 복수의 지지핀(도시하지 않음)에 의해 지지된다. 게이트 밸브(384)는 웨이퍼 반입 후에 닫힌다. 환상(環狀) 버퍼로(路)(249)를 개재하여 배기구(235)로 처리실(201)내부가 배기된다.
웨이퍼(200)를 처리실(201) 내에 반입한 후, 히터 유닛(251) 및 서셉터(suscepter)(217)는 기판반송 위치로부터 기판처리 위치(도 3의 위치)까지 상승하는데, 기판처리 위치에 도달하기 전에 웨이퍼(200)는 지지핀으로부터 서셉터(217)상에 이재 되고, 히터 유닛(251)에 설치된 리플렉터(252)를 갖는 히터(207)에 의해 서셉터(217)를 사이에 두고 웨이퍼(200)가 직접 가열된다. 기판처리 위치에서 서셉터(217)상에 이재된 웨이퍼(200)는 샤워 헤드(240)에 근접하여 대면한다. 이 상태에서 필요에 따라 히터 유닛(251)을 회전시켜서 웨이퍼(200)를 회전시킨다.
그리고, 제1 가스 공급구로서의 가스 공급구(232)로부터 화살표에 도시한 바와 같이, 성막 가스(원료 가스와 캐리어 가스의 혼합 가스)를 처리용기(223)의 상부로부터 도입한다. 도입된 성막 가스는 분산판(245)에서 분산되고, 그리고 샤워 헤드(240)에서 샤워 상태가 되어, 필요에 따라 회전하는 웨이퍼(200)의 표면에 공급된다. 웨이퍼(200)의 표면에 공급된 성막 가스는 웨이퍼(200)의 외주에 설치된 커버링(248)위를 직경 바깥쪽 방향으로 흘러, 환상 버퍼로(249)로 배출되어, 배기구(235)를 통해 처리실(1)밖으로 배기된다. 이 과정에서 웨이퍼(200)상에 소정의 막두께인 에피택셜층이 형성된다. 웨이퍼 에지부의 성막 가스 흐름이나 성막 가스 농도분포의 제어는 커버링(248)에 의해 제어된다.
에피택셜층 형성 후 히터 유닛(251)은 반송 위치까지 강하한다. 강하할 때 지지핀은 다시 웨이퍼(200)를 밀어 올려 서셉터(217)와 웨이퍼(200) 사이에 반송을 위한 간격을 만든다. 웨이퍼(200)는 반송구(250)로부터 제1 웨이퍼 이재기(343)에 의하여 제1 반송실(341)로 운반된다.
전처리장치(364)는 제1 제어장치(225)를 구비하고, 제1 제어장치(225)에 의해 전술한 히터 유닛(251)의 승강 및 회전, 히터(207)의 가열에 의한 웨이퍼 온도, 성막 가스 유량, 처리실 내의 압력을 제어하도록 되어 있다.
다음으로, 도 4를 참조하여 전술한 High-k 성막장치(361)의 개략을 설명한다. High-k 성막장치(361)는 매엽식 장치이며, 성막공정에서는 ALD 법을 사용하여 웨이퍼 표면에 제2 금속원자를 함유하는 막으로서의 High-k 막을 형성한다.
도 4는 그와 같은 매엽식 장치를 나타낸 개략적인 종단면도(縱斷面圖)이다. 동도에 도시한 바와 같이 매엽식 장치는 처리실(101)을 구비한다. 처리실(101)은 알루미늄(Al) 등의 금속으로 구성된다. 이 처리실(101) 내부에, 서셉터(102)에 의해 상부가 덮힌 중공(中空) 히터 유닛(118)이 설치되어 있다. 히터 유닛(118)의 내부에는 히터(103)가 설치되고, 히터(103)에 의해 서셉터(102) 상에 재치되는 웨이퍼(200)가 가열된다. 서셉터(102)상에 재치되는 웨이퍼(200)는, 예를 들면 Si 웨이퍼, 유리 등이다.
처리실(101)내부의 서셉터(102) 상방에, 다수의 구멍(108)을 갖는 샤워 플레이트(106)가 설치되고, 서셉터(102)에 재치되는 웨이퍼(200)상에 샤워 상태로 가스 를 공급하도록 되어 있다. 샤워 플레이트(106)로 통하는 처리실(101)의 상부에는, 제2 금속원자를 포함하는 가스를 공급하는 제2 공급구로서의 원료가스 공급관(105)과, 클리닝 가스를 공급하는 클리닝 가스 공급관(111)과, 산소원자를 포함하는 가스를 공급하는 제3 공급구로서의 산소 함유 가스 공급관(112)이 접속되어 있다. 또한, 처리실(101)에 배기관(107)이 접속되고, 그 배기관(107)에는 처리실(101) 내부를 배기하는 진공펌프(108a)가 설치되어 있다.
상기 원료가스 공급관(105)은 기화기(129)에 접속되어 있고, 기화기(129)에는 액체원료공급관(105a)이 접속되어 있다. 액체원료공급관(105a)은 액체유량제어기(LMFC)(128)를 개재하여 원료탱크(109)에 접속되어 있다. 원료탱크(109)에는 제2 금속원자를 포함하는 액체의 유기금속원료(이하 MO 원료)(110)가 봉입(封入)된다. 상기 MO 원료(110)는 압송가스에 의해 액체원료공급관(105a) 내부에 압출되고, LMFC(128)를 개재하여 기화기(129)로 보내진다. 기화기(129)로 보내진 MO 원료는 유량제어기(MFC)(130)로 유량제어된 반송 가스와 혼합되어 기화되고, 제2 금속원자를 포함하는 가스, 즉 MO 원료가스로서 원료가스 공급관(105)을 개재하여 처리실(101) 내부로 공급된다. 이 원료가스 공급관(105)의 기화기(129)보다 하류측에는 밸브(141)가 설치되고, 상기 밸브(141)보다 상류측에는 밸브(142)를 개재하여 벤트 라인(145)이 접속되고, 상기 밸브(141)보다 하류측에는 밸브(143)를 개재하여 퍼지 라인(146)이 접속되어 있다.
성막 전에 밸브(141, 142)는 닫혀져 있다. 또한 밸브(143)는 항상 열려 있고, 퍼지 라인(146)으로부터 처리실(101) 내부에 항상 퍼지 가스가 공급된다. 한 편, 원료가스 공급관(105)의 MO 원료가 통과하는 배관계통에는, 기화한 MO 원료가 다시 액화하지 않도록 가열하는 히터(113)가 설치되어 있다.
또한 반송 가스는 MO 원료의 기화 유무에 관계없이 기화기(129)에 항상 공급되도록 되어 있다. MO 원료를 기화하지 않는 경우, 즉 처리실(101) 내에 MO 원료가스를 도입하지 않는 경우에는 기화기(129) 내의 원료 공급변(弁)을 봉지(封止)하고, 밸브(141)를 닫고, 밸브(142)를 열면, 반송 가스가 벤트 라인(145)으로 배출된다. 항상 개방되어 있는 밸브(143)에 의한 퍼지 라인(146)으로부터의 퍼지에 의해, 원료가스 공급관(105)의 밸브(141)보다 하류부분에 남아있는 MO 원료가스를 퍼지한다.
상기 클리닝 가스 공급관(111)은 클리닝 가스, 예를 들면 ClF3를 처리실(101) 내에 공급하도록 되어 있다. 상기 클리닝 가스 공급관(111)으로부터 클리닝 가스를 처리실(101) 내에 공급함으로써 처리실(101) 내부에 퇴적된 제2 금속원자를 포함하는 막을 클리닝하도록 되어 있다.
상기 산소 함유 가스 공급관(112)은 고주파전원(126)으로부터 공급되는 전력으로 플라즈마를 발생시키는 리모트 플라즈마 유닛(127)을 구비한다. 이 리모트 플라즈마 유닛(127)에 플라즈마원용(源用)가스와 산소를 도입하여 산소를 활성화하고, 이 활성화된 산소(리모트 플라즈마 산소)를 활성 산소원자를 포함하는 가스로서 처리실(101) 내에 공급하도록 되어 있다.
제어장치(125)는 LMFC(128), MFC(130), 기화기(129), 가스 공급관(105, 111, 112) 또는 벤트 라인(145), 퍼지 라인(146)에 설치된 도시한 밸브(141∼143), 또는 도시하지 않은 밸브군(群), 히터(103, 113), 진공펌프(108a), 고주파전원(126), 리모트 플라즈마 유닛(127) 등에 접속되어 있고, 액체나 가스의 유량제어, 기화기(129) 제어, 밸브 군의 개폐 동작, 히터(103, 113)의 온도조절, 진공펌프(108a)나 리모트 플라즈마 유닛(127)의 기동· 정지 등의 제어를 하게 되어 있다. 전술한 제1 제어장치(225)와 제2 제어장치(125)로부터 본 발명의 제어 수단이 구성된다.
MO 원료로는, 예를 들면, Hf[OC(CH3)2CH2OCH3]4[이하 Hf-(MMP)4로 약칭함. 단, MMP는 메틸메톡시프로폭시(methylmethoxypropoxy)임] 또는　 Zr[OC(CH3)2CH2OCH3]4[이하, Zr-(MMP)4로 약칭함]를 사용한다. 이들을 사용하면 High-k 막으로서의 Hf원자를 포함하는 막(HfO2) 또는 Zr 원자를 포함하는 막(ZrO2)이 웨이퍼(200)상에 형성된다. 또한 압송가스, 반송 가스, 퍼지 가스로는, 예를 들면 불활성 가스인 N2나 Ar이나 He를 사용한다. 또한 플라즈마 원용 가스에로는, 예를 들면 Ar을 사용한다.
다음으로, 전술한 것과 같은 구성의 기판처리장치를 사용하여 Si 기판상에 High-k 막을 성막하는 방법에 대해서 설명한다. 여기에서는 도 1에 도시한 본 발명의 원리를 적용한 성막공정을 채용한다.
도 1의 성막공정을 설명한다. 도 1(a)에 도시한 바와 같이, 먼저 Si 기판(10) 상에 제1 금속원자를 포함하는 막으로서 Ge 원자를 포함하는 막, 예를 들면 Ge의 박막(12)을 형성한다. 다음으로, 도 1(b)에 도시한 바와 같이, Ge 박막(12)을 형성한 Si 기판(10) 상에 제2 금속원자를 포함하는 막으로서의 High-k 막, 예를 들면 HfO2 막의 구성 원소인 Hf 막(14)을 형성한다. 이때 Hf 막을 형성하는 것이 아니라 Hf를 포함하는 원료를 흡착시키도록 해도 좋다. 이 과정에서 계면에 Hf-Ge 결합이 형성된다. 다음으로, 도 1(c)에 도시한 바와 같이, Hf-Ge 결합을 형성한 Si 기판(10)상에 리모트 플라즈마 산소(RPO:O＊로 나타냄)를 공급하여 Hf 막(14) 및 Ge 박막(12) 및 Hf-Ge 결합을 산화시킨다. 한편, (b)에 있어서, Hf를 포함하는 원료를 흡착시킨 경우는, 리모트 플라즈마 산소에 의해 성막반응을 발생시킴과 동시에 Ge 박막(12), Hf-Ge 결합을 산화시키게 된다. 상기 (b)와 (c)를 반복함으로써 도 1(d)에 도시한 바와 같이, Si 기판(10) 상에 제2 금속원자를 포함하는 막인 High-k 막(16)을 형성한다.
여기에서 Si 기판(10) 상에 소정 두께의 High-k 막(16)을 형성하기 위해서는 전술한 바와 같이 상기(b)와 (c)를 반복하지만. 이 때 Si 기판 표면이 산화 분위기에 노출되는 것을 피하지 못하므로 어떠한 대책을 강구하지 않으면 Si 기판 표면에 저유전율의 SiO2이 형성되고 만다. 또한 High-k 막 속에 확산한 산소가 Si 기판 표면까지 도달하여 SiO2가 형성되고 만다. 또한 불량한 실리케이트 부분(HfO2와 SiO2의 결합물, 예를 들면 HfSiO4)도 형성되어 버린다.
그러나 본 성막공정에서는, 기판 표면에 형성된 Ge 박막에 의하여 기판 표면이 직접 산소분위기에 노출되지 않게 되어 있어, Si 기판 표면은 산화되지 않으며 기판 표면에 SiO2는 형성되지 않는다. 또한, High-k 막 속에 확산한 리모트 플라즈마 산소 O＊는Si 기판 표면까지 도달하기 전에 Ge 박막을 산화하여 승화성 GeO를 형성하고, 이 GeO를 승화시킨다. 따라서 High-k 막 속에 확산한 산소가 Si 기판 표면까지 도달하여 SiO2가 형성되는 일이 없다. 또한 리모트 플라즈마 산소 O＊는 전술한 Hf-Ge 결합을 산화시켜 승화성 Hf-Ge-O 또는 승화성의 Hf-O-Ge의 산소를 포함하는 결합물(산화물)을 형성하고, 이들의 결합물도 승화시킨다. 따라서 Si와의 계면(15)에 SiO2나 불량한 실리케이트 부분이 형성되지 않는다. 또한 계면(15)에 SiO2가 형성되지 않음으로써 불량한 실리케이트 막도 형성되지 않는다. 그 결과 Si 기판과의 계면(15)에 SiO2나 불량한 실리케이트 부분이 거의 존재하지 않는 High-k 막(HfO2)이 Si 기판상에 형성된다.
상기 공정(b) 및 공정(c)을 반복함으로써 원하는 막 두께의 High-k 막(HfO2 막)이 형성된다. 이 High-k 막 아래의 Si와의 계면(15)에는 지극히 얇은 SiO2 막이 존재할 뿐이다.
한편, 상기 도 1의 공정(a)에서 Ge 박막(12)을 형성하는 경우, Ge 박막(12)은 Si 기판(10) 상에 에피택셜층으로 형성하거나 또는 아모르포스(amorphous) 층으로 형성해도 된다. 예를 들면, Ge 박막 내에 전기회로 패턴을 형성할 경우에는, Ge 박막을 에피택셜층으로서 형성하고, 공정(c)에서 Ge 박막을 산화할 경우 Ge 박막을 부분적으로 산화하도록 하여, 비산화 부분 내에 형성되어 있는 전기회로 패턴을 확보하고, 그 패턴 상에는 HfO2 막을 형성한다. 이에 반하여, 전기회로 패턴을 형성하지 않는 경우에는, Ge 박막을 아모르포스층으로 형성하여 Ge 박막을 모든 두께에 걸쳐 산화하도록 하는 것도 가능하다.
여기에서 Ge 에피택셜층을 부분적으로 산화하여 승화하는 경우에는, 불가피하게 잔존하는 극히 얇은 GeO2막(예를 들면 1∼2원자층)만 남도록 승화시킨다. 또한 아모르포스 Ge박막의 전부를 산화하여 승화시킬 경우에는, HfO2 막의 신뢰성을 확보하기 위해 필요한 극히 얇은 0.5∼1㎚의 SiO2 막을 Si 계면(15)에 남기고 소멸시키도록 제어한다.
이하 도 2 내지 도 4를 참조하여 구체적으로 설명한다.
우선 도 2에 있어서, HF 세정하여 표면의 산화막을 제거한 Si 웨이퍼(200)를 포드(357)에 세트하고 로드록실(344)을 대기압으로 한 후, 포드(357)의 게이트 밸브(351)와 로드록실(344)의 대기(大氣)측 게이트 밸브(348)를 개방하고, 제2 웨이퍼 이재기(347)를 사용해 웨이퍼(200)를 포드(357)로부터 로드록실(344)로 반송한다. 다음으로, 로드록실(344)의 대기측의 게이트 밸브(348)를 닫고, 로드록실(344)을 진공으로 하고, 제1 반송실(341)측의 게이트 밸브(371)를 열어 제1 웨이퍼 이재기(343)를 사용하여 전처리장치(364)로 반송한다.
도 3에 도시한 전처리장치(364)에서는 처리실(201) 내부에서 다음과 같이 웨이퍼(200) 상에 Ge 에피택셜 층을 형성한다.
제어장치(225)의 제어로써 처리실(201)의 웨이퍼(200)의 온도가 처리 온도로 안정화된 후, 가스 공급구(232)로부터 유량 제어된 GeH4 가스가 처리실(201) 내에 도입되고 배기구(235)에 의해 배기됨으로써, HF 세정한 웨이퍼(200)상에 Ge 에피택셜층을 형성한다. 이 때 웨이퍼 온도는 300∼400℃이며 처리실 내 압력은 10∼500Pa이다. GeH4 유량은 10∼200sccm(분압으로 1∼10% 정도), 희석 H2 가스 유량은 0.5∼5slm이다. 또한 Si 웨이퍼(200) 상에 형성하는 Ge 에피택셜 층은 10∼20Å 정도(수개의 원자층)로 극히 얇게 한다. Ge 에피택셜 층의 두께를 이처럼 수개의 원자층으로 극히 얇게 하는 것은, 이후에 수행할 High-k 막의 성막시 Ge를 포함하는 산화물을 형성하고, 이를 승화시켜 실질적으로 소멸시킨 후에도 평탄한 실리콘기판과 High-k 막의 계면을 형성할 수 있도록 하기 위해서이다.
다음으로, 전처리장치(364)의 게이트 밸브(384)를 열고 제1 웨이퍼 이재기(343)를 사용해 전처리장치(364)로부터 Ge 에피택셜층을 형성한 Si 웨이퍼를 제1 반송실(341)로 반출한다. 반출 후, 게이트 밸브(384)를 닫고, High-k 성막장치(361)의 게이트 밸브(381)을 열어, 제1 웨이퍼 이재기(343)를 사용해 Si 웨이퍼를 High-k 성막장치(361)로 반입한다.
도 4에 도시한 High-k 성막장치(361)에서는, 반입된 Ge 에피택셜층이 형성된 웨이퍼(200)를 히터 유닛(118)의 서셉터(102) 상에 올려놓고 200∼500℃、예를 들면 250℃로 가열한다. 여기에서는 다음 4개의 공정을 1사이클로 하여 제어장치(125)의 제어로써 이 사이클을 반복함으로써 ALD 법에 의해 High-k 막을 웨이 퍼(200)상에 성막한다. 그 때의 압력은 5∼100Pa로 한다. 또한 반송 N2는 항상 흐르도록 한다. 그 유량은 1slm이다.
공정 1에서는, 기화기(129)를 개재하여 원료가스 공급관(105)으로부터 처리실(101) 내의 웨이퍼(200)상으로 MO 원료(Hf 원료)로서 예를 들면 Hf[N(CH3)2]4〔테트라키스 디메틸 아미노 하프늄 : tetrakis dimethyl amino hafnium： TDMAH로 약칭함〕을 기화시킨 원료가스를 처리실(101) 내에 공급함으로써, 이 Hf 원료를 웨이퍼(200)의 표면에 형성한 Ge 에피택셜 층의 상면에 흡착시킨다. 이때 Si와의 계면에 Hf-Ge 결합이 형성된다. 기화기(129)에는 원료탱크(109) 내의 TDMAH를 압송가스 N2로써 액체원료공급관(105a)에서 압출해 액체인 상태로　 반송하고, 100∼1000sccm의 반송 가스 N2와 함께 기화기(129) 내에서 기화시킨다.
공정 2에서는 기화기(129) 내 원료의 공급변(弁)를 봉지하고, MO 원료(Hf 원료)가스의 공급을 중지하고, 밸브(141)를 닫고, 밸브(142)를 열고, 반송 가스 N2를 벤트 라인(145)으로 배출한다. 동시에 밸브(143)를 개방하고 퍼지 라인(146)으로부터의 퍼지 가스 N2에 의해, 원료가스 공급관(105)의 밸브(141)보다 하류부분에 남아있는 MO 원료가스를 퍼지함과 동시에, 처리실(101)내를 퍼지 한다. 이에 의하여 원료가스 공급관(105) 내, 샤워 플레이트(106) 및 처리실(101) 내의 접촉 가스 공간을 퍼지 한다.
공정 3에서는, 리모트 플라즈마 유닛(127)에서 활성화된 리모트 플라즈마 산 소를 Ar과 함께 산소 함유 가스공급관(112)으로부터 처리실(101) 내부로 공급한다. 이것에 의하여 Ge 에피택셜층의 상면에 흡착시킨 Hf 원료와 리모트 플라즈마 산소를 반응시켜 HfO2 막을 웨이퍼(200) 상에 형성한다.
이 HfO2 막을 성막할 때, 리모트 플라즈마 산소의 공급량이나 공급 시간 등을 제어장치(125)에 의해 제어하고, 웨이퍼(200) 상에 형성한 Ge 에피택셜층을 부분적으로 산화시킨다. 이에 따라 GeO가 형성됨과 동시에 Si와 계면의 Ge-금속 결합이 산화하여 금속-Ge-산소, 금속-산소-Ge 결합이 형성된다. 이들 GeO 및 결합물 등의 Ge를 포함하는 산화물은 웨이퍼 온도의 250℃에서 승화하고, 진공펌프(108a)에 의해 배기관(107)으로부터 처리실(101) 밖으로 배출된다. 이때의 산소유량은 0.5∼1.5slm, Ar유량은 0.5∼1.5slm이다.
공정 4에서는 리모트 플라즈마 산소의 공급을 중지하고 퍼지 라인(146)으로부터 공급되는 퍼지 가스 N2에 의해 처리실(101)내의 접촉 가스 공간을 퍼지 한다. 또한 이때 활성종(活性種)으로 되지 않는 Ar만을 리모트 플라즈마 유닛(127)으로부터 산소 함유 가스 공급관(112) 내로 흘려 산소 함유 가스 공급관(112) 내부 및 처리실(101) 내부의 접촉 가스 공간을 퍼지 한다.
전술한 공정1∼4를 1사이클이라고 생각할 경우, 이 사이클을 반복함으로써 웨이퍼(200) 상에 소정 두께의 HfO2 막이 형성된다. 이 High-k 막과 Si 웨이퍼와의 사이의 계면에 형성되는 Ge를 포함하는 산화물은 상기 승화에 의해 실질적으로 소멸하고, Si 웨이퍼 표면은 Ge 막에 의해 차단되어 있기 때문에, SiO₂나 불량한 실 리케이트 부분이 계면에 존재하지 않고, 계면에는 극히 얇은 GeO₂ 막(예를 들면 1∼2 원자층)이 존재할 뿐이며, High-k 막은 높은 신뢰성을 충분히 만족하는 막질(膜質)을 보유한다. 성막이 종료한 후 웨이퍼(200)를 처리실(101)로부터 반출한다.
다음으로, 게이트 밸브(383)을 열어 제1 웨이퍼 이재기(343)를 사용해 제3 처리로〔RTP 장치(363)〕에 HfO2 막을 형성한 웨이퍼(200)를 반송하고 PDA(post-deposition anneal)를 수행하여 High-k 막을 치밀화한다.
마지막으로, 게이트 밸브(382)를 열어 제1 웨이퍼 이재기(343)를 사용해 제4 처리로인 전극형성장치(362)에 웨이퍼(200)를 반송하고, 폴리실리콘 전극 또는 금속전극을 High-k 막상에 성막한다. 이것에 의하여 전기회로에 접속되는 큰 용량을 갖는 콘덴서가 형성된다.
전술한 일련의 공정이 끝나면, 제1 웨이퍼 이재기(343)를 사용해 웨이퍼(200)를 제1 쿨링 유닛(374)으로 반송하고, 냉각 후에는 로드록실(345)에 반송하고, 진공실측 게이트 밸브(372)를 닫아 로드록실(345)에 질소를 도입하여 대기압으로 하고, 대기측의 게이트 밸브(349)를 열어 제2 웨이퍼 이재기(347)를 사용해 제2 반송실(346)을 개재하여 포드(357)로 웨이퍼를 되돌린다.
전술한 바와 같이 제1 실시 형태에 따르면, 웨이퍼상에 HfO2 막을 형성할 때, HfO2 막을 성막하기 전에 웨이퍼 상에 형성된 Ge 에피택셜층의 적어도 일부를 산화시켜 Ge를 포함하는 산화물을 형성하고, 이 저유전율의 Ge를 포함하는 산화물을 승화시킴으로 등가산화막(EOT： equivalent oxide thickness)의 저감이 가능하 게 된다. 또한 계면에는 1∼2 원자층의 극히 얇은 GeO2 막이 존재할 뿐이고, 그것이 Si 기판 표면에 만든 SiO2의 경우처럼 0.5∼1㎚보다 두꺼워지는 일은 없고, Ge 산화막의 두께를 가능한 한 얇게 할 수 있기 때문에, 계면층 물질의 유전율 상승도 가능하게 된다. 또한 HfO2나 ZrO2는 Ge 층을 개재하여 Si 표면과 차단되어 있어, 실리콘이 HfO2나 ZrO2 막으로 확산하여 불량한 실리케이트 층을 형성하여 실효 유전율을 떨어뜨려 신뢰성을 저하시키는 문제도 발생하지 않는다.
또한, 제1 실시 형태에서는 활성 산소 원자를 생성하기 위하여 리모트 플라즈마 유닛(127)에서 생성한 리모트 플라즈마 산소를 사용하고 있다. 리모트 플라즈마 산소를 대신하여 오존을 사용해도 되지만, 오존 생성장치는 규모가 커지기 때문에 초기 투자비, 운영비가 커지는 단점이 있다. 또한 다이렉트 플라즈마 방식의 산소 플라즈마를 사용하는 것도 가능하지만 웨이퍼에 플라즈마 손상을 줄 가능성이 있다. 리모트 플라즈마 산소를 사용할 경우에는 그러한 문제가 없어 바람직하다.
또한 제1 실시 형태에서는 High-k 막은 ALD 법에 의해 금속을 포함하는 가스의 도입, 배기, 활성 산소의 도입, 배기를 반복함으로써 형성되고 있다. High-k 막의 형성을 MOCVD 법에 의한 연속적인 성막방법으로 수행할 수 있으나 그 경우 승화한 GeO, 금속-Ge-산소 또는 금속-산소-Ge 결합 등 Ge를 포함하는 산화물이 MOCVD 법에 의한 성막 중 막 속으로 침투한다고 생각된다. 제1 실시 형태와 같은 ALD 법에 의한 성막에 의하면 그러한 문제를 해결할 수 있다. 한편, ALD 법을 대신하여, MOCVD 법에 의한 수개의 원자층의 성막과 활성 산소의 도입을 반복하는 순환 적(cyclic) MOCVD 성막법으로 수행해도 된다.
한편, 전술한 제1 실시 형태에서는 처리로에서 1∼2매 정도의 기판을 동시에 처리하는 매엽식 장치를 사용한 경우에 대해 설명했으나, 처리로는 이에 한정되지 않고, 예를 들면 다수매의 기판을 동시에 처리하는 종형(縱型)장치라도 무방하다.
도 6은 그러한 배치(batch) 처리를 하는 종형장치, 특히 전처리장치와 High-k 성막장치를 겸비한 종형장치를 사용한 제2 실시 형태의 개략 구조를 나타낸다. 여기에서는 종형장치에 의하여, 전처리에서는 Ge의 아모르포스층을 형성하고, High-k 막의 성막에서는 ALD 법에 의해 성막하는 경우에 대해 설명한다. 또한 종형장치에서는 허용 가능한 하 규모가 큰 오존 시스템을 채용하고 있다.
종형 CVD장치는 히터(40)와 반응관(13)을 구비하고 있다. 히터(40)는 4 존(zone) 또는 5존으로 분할되어, 반응관(13) 내부를 가열하도록 되어 있다. 반응관(13)은 히터(40)의 안쪽에 설치되고, 노구(爐口) 프렌지(frange)(17) 상에 입설(立設)되어 있다. 노구 프렌지(17)의 한 쪽에 가스 공급구(11)가 연통(連通)되고, 또한 다른 쪽에 가스 배기구(60)가 접속되어 있다. 가스 배기구(60)에는 진공펌프가 접속되어 있다. 노구 프렌지(17)의 하단은 씰 캡(seal cap)(21)에 의해 기밀하게 폐쇄되고, 씰 캡(21)에 보트(boat)(20)가 입설되어 반응관(13) 내로 삽입된다. 보트(20)에는 처리될 복수 매의 웨이퍼(200)가 수평 다단으로 장전된다. 웨이퍼 장전 매수는 예를 들면 50∼150매이다.
도시하지 않은 보트 엘리베이터에 의해 보트(20)를 하강시켜 보트(20)에 웨이퍼(200)를 장전하고, 보트 엘리베이터에 의해 보트(20)를 반응관(13) 내부로 삽 입한다. 씰 캡(21)이 노구 프렌지(17) 하단을 완전히 밀폐한 후, 반응관(13) 내를 진공펌프에 의해 배기한다. 보트(20)는 회전기구(50)에 의해 자유자재로 회전하도록 설치된다.
가스 공급구(11)로부터 처리 가스를 반응관(13) 내부에 공급하면서, 가스 배기구(60)로 배출한다. 반응관(13) 내부를 소정의 온도로 가열하고, 웨이퍼(200) 표면에 원하는 막을 성막한다. 웨이퍼의 면내(面內) 및 면간(面間)의 균일성은 히터(40)의 각 존의 온도조정, 또는 회전기구(50)를 채용함으로써 유지된다. 성막완료 후 가스 공급구(11)로부터 불활성 가스를 도입하고, 반응관(13) 내부를 불활성 가스로 치환하여 상압(常壓)으로 복귀시키고, 보트(20)를 하강시켜 보트(20)로부터 성막 완료 후의 웨이퍼(200)를 인출낸다.
상기 가스 공급구(11)에 접속되는 가스 공급계는, 전처리부(70)와 High-k 성막부(80)로 구성되어 있다. 전처리부(70)는, Ge 층을 형성하기 위한 가스를 공급하기 위한 가스 공급부이며, Ge를 포함하는 가스(예를 들면 GeH4)의 가스원으로부터의 가스 유량을 제어하는 유량제어장치(72), 희석 가스로서의 H2의 가스원으로부터의 가스 유량을 제어하는 유량제어장치(72a)를 갖는다. 이것에 의해 전처리부(70)는 Ge를 포함하는 가스와 희석 가스(H2)의 혼합 가스를 가스 공급구(11)로 공급할 수 있게 되어 있다.
High-k 성막부(80)는 High-k 막을 형성하기 위한 원료가스를 공급하기 위한 가스 공급부로서, 항상 흘리는 퍼지용 불활성 가스 N2를 유량 제어하는 유량제어장 치(90)를 갖는다. 또한 MO 원료를 Ar으로 압송하는 원료탱크(81)와, 압송되는 원료를 유량 제어하는 액체유량제어장치(LMFC：liquid mass flow controller)(82)와, 유량 제어된 원료를 기화하는 기화기(84)를 갖는다. 또한 활성 산소원자를 공급하기 위해 설치되고, 산소O2와 캐리어 가스 N2의 혼합 가스가 공급되어 오존 O3를 발생하는 오존 발생기(86)와, 오존 O3의 유량을 측량하는 유량제어측량장치(MFM： mass flow meter)(88)를 갖는다. 이것에 의해 High-k 성막부(80)는 N2 가스, MO 원료가스, 오존 O3을 선택적으로 공급할 수 있게 되어 있다. 한편, 가스 공급구(11)는 전처리부(70)로부터의 혼합 가스와, High-k 성막부(80)로부터의 N2 가스, MO 원료가스 또는 오존 O3를 공급하는 공용(共用) 공급구로 구성되어 있다. 공급구는 공급하는 가스마다 별도로 설치하도록 해도 된다.
전술한 종형장치를 이용해서 High-k 막을 다음과 같이 형성한다.
먼저 전처리부(70)의 유량제어장치(72)로 유량제어된 GeH4와 유량제어장치(72a)로 유량 제어된 희석 가스 H2를 가스 공급구(11)로부터 반응관(13) 내부에 공급하고, HF 세정하여 표면의 산화막을 제거한 각 웨이퍼(200) 상에 수개 원자층의 얇은 아모르포스의 게르마늄 층을 형성한다. 그 두께는 10∼20Å 정도(수개 원자층)로 극히 얇게 한다. 이 때의 성막조건을 예시하면, 반응관 내부 온도300∼500℃、반응관 내부 압력10∼1000Pa, GeH4 유량500∼2000sccm이다.
각 Si 웨이퍼(200) 상에 Ge층을 형성하고 반응관(13) 내부를 퍼지한 후, 동일한 장치를 사용하여, High-k 성막부(80)로부터 제1 실시 형태와 마찬가지로, ALD 법의 4개의 공정에 의해 Hf 원료, 퍼지용 N2 가스, 오존 O3, 퍼지용 N2 가스를 교대로 흘려 High-k 막(HfO2)을 각 웨이퍼(200) 상에 성막시킨다. 이 때 각 공정에 공통되는 처리조건은 반응관 내부 온도 100∼400℃、반응관 내부 압력 10∼1000Pa이다. 또한 항상 흘리는 퍼지 가스 N2유량은 500∼2000slm이다.
공정 1에서는 Ar가스에 의해 원료탱크(8l)로부터 압송(壓送)된 액체의 MO 원료 TDMAH를 LMFC(82)를 개재하여 기화기(84)에 공급하여 기화시켜, 반응관(13) 내부에 공급하면서 가스 배기구(60)로부터 배기함으로써, 표면에 Ge 박막층이 형성된 각 웨이퍼(200) 상에 Hf 원료를 흡착시킨다. 이때 흘리는 TDMAH의 유량은 500∼2000sccm, Ar 유량은 500∼2000sccm이다.
공정 2에서는 Hf 원료의 공급을 중지하고, 반응관(13) 내부에 잔류한 가스를 가스 배기구(60)로 배기한다.
공정 3에서는 산소 O2가 캐리어 가스 N2와 혼합되어 오존 발생기(86)에 의해 오존화되고, MFM(88)을 통해 반응관(13) 내부에 공급되고 가스 배기구(60)를 통해 배기함으로써, 웨이퍼(200) 표면에 흡착시킨 Hf 원료와 오존 O3를 반응시켜 HfO2 막을 웨이퍼(200) 상에 형성한다.
이 HfO 막을 성막할 때, 오존 O₃의 공급량이나 공급 시간 등을 제어하여, 각 웨이퍼(200) 상에 형성된 Ge 박막의 전부를(전 두께에 걸쳐) 산화시킨다. 오존의 공급에 의해 Si와의 계면의 Ge-금속의 결합이 산화하고, 금속-Ge-산소, 금속-산소-Ge 결합 등의 산화물이 형성된다. 이들 산화물은 웨이퍼 온도의 100∼400℃에서 승화하고, 진공펌프에 의해 배기구(60)로부터 반응관(13) 밖으로 배출된다. 이 때 O3 유량은 0.5∼5slm이다.
공정 4에서는 오존 O3의 공급을 중지하고, 반응관(13) 내부에 잔류한 가스를 배기구(60)로부터 배기한다. 공정 1∼공정 4를 반복함으로써 소정의 막후의 HfO2 막을 웨이퍼(200)상에 형성한다.
제2 실시 형태에 있어서도, 제1 실시 형태와 마찬가지로 각 웨이퍼(200) 상에 미리 게르마늄 층을 형성하고, 이것을 HfO2 막을 형성할 때 산화시킴으로써 승화성 게르마늄을 포함하는 산화물을 형성하고, 이곳을 승화시켜 계면으로부터 소멸시킴으로써 계면에서의 등가 산화막을 저감할 수 있게 된다. 따라서 웨이퍼와의 계면에 SiO2나 불량한 실리케이트 부분이 형성되는 것을 미연에 방지하고 신뢰성이 높은 금속원자를 포함하는 막을 많은 매수의 웨이퍼 상에 동시에 형성할 수 있다. 다만 제2 실시 형태에서는, Ge 박막의 전부를 산화하여 승화시키기 때문에, 웨이퍼와의 계면에서의 HfO2 막의 전기적 특성을 안정시켜 높은 신뢰성을 얻기 위하여는 HfO2 막 아래에 0.5∼1㎚인 SiO2 막이 남도록 제어할 필요가 있다.
이러한 제2 실시 형태에서는 전처리와 High-k 성막을 동일한 장치로 형성하 도록 하고 있으나, 제1 실시 형태처럼 별도의 장치로 형성하도록 하더라도 무방하다. 또한 종형장치에서 Ge의 에피택셜층을 형성하고, 매엽장치에서 ALD 법에 의해 High-k 성막하더라도 무방하다. 또한 오존 시스템 대신 리모트 플라즈마 유닛 시스템을 채용해도 무방하다.
본 발명의 바람직한 형태를 부기하면 아래와 같다.
제1 발명은, 기판상에 제1 금속원자를 포함하는 막을 형성하는 공정과, 상기 제1 금속원자를 포함하는 막을 형성한 기판에 대하여 제2 금속원자를 포함하는 막을 형성하는 공정을 포함하며, 상기 제2 금속원자를 포함하는 막을 형성하는 공정에서는, 상기 기판상에 형성된 상기 제1 금속원자를 포함하는 막의 적어도 일부를 산화시켜서 산화물을 형성하고 그 산화물을 실질적으로 소멸시키는 것인 반도체장치의 제조방법이다.
제2 금속원자를 포함하는 막을 형성하는 공정에서는 산화성 분위기가 되는 것은 피할 수 없지만, 미리 기판 표면에 제1 금속원자를 포함하는 막을 형성함으로써 기판 표면이 직접 산화되어 기판상에 기판 원소의 산화막이 형성되지는 않는다.
또한 제1 금속원자를 포함하는 막이 산화되어 형성되는 제1 금속원자를 포함하는 산화물은, 승화성의 산화물이 되어 승화한다. 또한 제2 금속원자를 포함하는 막을 형성하는 공정에서, 제2 금속-제1 금속의 결합물이 형성되지만 그 제2 금속-제1 금속의 결합물이 산화되어 형성되는 제2 금속-제 1 금속-산소 및 제2 금속-산소-제1 금속의 산소를 포함하는 결합물도 승화성의 산화물이 되어 승화한다. 따라서 기판상에 제1 금속원자를 포함하는 산화물이 형성되지는 않는다.
즉 기판상에 형성되는 산화물을 실질적으로 소멸시켜, 기판상에 기판과의 계면에 실질적으로 산화막이 존재하지 않는 제2 금속원자를 포함하는 막을 형성할 수 있다.
본 발명의 제1 금속원자는 게르마늄 등의 반(半)금속 원소[유사금속 원소, 메탈로이드(metalloid)라고도 칭함]를 구성하는 원자를 포함한다. 또한 본 발명에서 기판상에 형성되는 산화물을 실질적으로 소멸시킨다는 것은, 소정의 산화막 또는 제거하기 곤란한 산화막을 남기고 소멸시키는 것을 말한다.
제2 발명은, 제1 발명에 있어서, 상기 제1 금속원자를 포함하는 막은 게르마늄을 포함하는 막으로서, 상기 제1 금속원자를 포함하는 막을 형성하는 공정에서는 기판상에 게르마늄을 포함하는 막을 수개의 원자층으로 형성하는 것인 반도체장치의 제조방법이다.
게르마늄의 산화물, 특히 일산화 게르마늄(GeO)은 열적으로 불안정하여 승화하기 쉽다. 또한 게르마늄 기판에 제2 금속원자를 포함하는 막을 형성하면, 게르마늄 기판과 제2 금속원자를 포함하는 막과의 계면에 열적으로 안정한 이산화 게르마늄(GeO2) 막은 거의 형성되지 않는다. 본 발명과 같이, 미리 기판상에 형성하는 제1 금속을 포함하는 막을 게르마늄 막으로 하면, 제2 금속원자를 포함하는 막을 형성하는 공정에서, 일산화 게르마늄이나 제2 금속-게르마늄―산소, 제2 금속-산소-게르마늄 결합과 같이 승화성이 높은 산화물이 형성된다. 이들 산화물이 승화함으로써 기판상에 형성되는 산화물을 실질적으로 소멸시킬 수 있다. 또한 기판상에 형성 하는 게르마늄 막의 두께를 수개의 원자층으로 하면, 기판 표면에서 산화물을 소멸시킨 후도 평탄한 계면을 형성할 수 있다.
제3의 발명은, 제1의 발명에 있어서, 제2 금속원자를 포함하는 막을 형성하는 공정에서는 활성 산소원자를 포함하는 가스를 사용하는 것인 반도체장치의 제조방법이다.
제2 금속원자를 포함하는 막을 형성하는 공정에서, 활성 산소원자, 예를 들면 리모트 플라즈마 산소나 오존을 포함하는 가스를 사용하면, 비활성 산소원자, 예를 들면 IPA(isopropyl alcohol), N2O 등을 포함하는 가스를 사용한 경우에 비하여 낮은 온도에서 산화막을 실질적으로 소멸시킬 수 있다.
제4의 발명은, 제3의 발명에 있어서, 활성 산소원자를 포함하는 가스는, 리모트 플라즈마 형성 장치에 의해 생성하는 것인 반도체장치의 제조방법이다.
활성 산소원자를 포함하는 가스를 사용하여 제2 금속원자를 포함하는 막을 형성하는 경우, 특히 기판상에서 직접적으로 산소 플라즈마를 형성하면 기판에 손상을 주게 되지만, 본 발명과 같이 리모트 플라즈마 형성 장치를 사용하여 기판으로부터 떨어진 원격부에서 활성 산소원자를 포함하는 가스를 생성하면 그러한 문제는 없어진다.
제5의 발명은, 제3의 발명에 있어서, 제2 금속원자를 포함하는 막은, ALD 법에 의해 제2 금속원자를 포함하는 가스의 도입, 배기, 활성 산소의 도입, 배기를 반복함에 의해 형성되는 것인 반도체장치의 제조방법이다.
제2 금속원자를 포함하는 막을 형성할 경우, 특히 MOCVD의 연속적인 성막방법을 수행하면, 기판상에서 승화한 일산화 게르마늄이나, 제2 금속-게르마늄―산소나, 제2 금속-산소-게르마늄 등의 산화물이, 제2 금속막을 포함하는 막의 형성 중에 막 속으로 침투할 가능성이 있다. 그러나 본 발명과 같이, 제2 금속원자를 포함하는 막의 형성을, 제2 금속을 포함하는 가스의 도입과 활성 산소원자를 포함하는 가스의 도입 사이에, 불활성 가스 퍼지, 진공 등의 배기를 반복하는 간헐적 성막방법으로 수행하면 배기를 반복할 때마다 승화한 산화물이 배기되므로 그러한 문제는 없어진다.
제6의 발명은, 기판을 처리하는 처리실과, 처리실 내에 제1 금속원자를 포함하는 가스를 공급하는 제1 공급구와, 처리실 내에 제2 금속원자를 포함하는 가스를 공급하는 제2 공급구와, 처리실 내에 활성 산소원자를 포함하는 가스를 공급하는 제3 공급구와, 처리실 내부를 배기하는 배기구와, 기판에 대해 제1 금속원자를 포함하는 가스를 상기 제1 공급구로부터 공급함에 의해 기판상에 제1 금속원자를 포함하는 막을 형성하고, 그 후 제1 금속원자를 포함하는 막이 형성된 기판에 대해 상기 제2 공급구로부터의 제2 금속원자를 포함하는 가스의 공급, 잔류 가스의 상기 배기구로부터의 배기, 상기 제3 공급구로부터의 활성 산소원자를 포함하는 가스의 공급, 잔류 가스의 상기 배기구로부터의 배기를 반복함으로써, 기판상에 제2 금속원자를 포함하는 막을 형성하도록 제어하는 제어 수단을 포함하는 기판처리장치다.
상기 제1 공급구 내지 제3 공급구는 동일한 처리실에 설치되어 있거나, 또는 그 외에, 제1 금속원자를 포함하는 막을 형성하는 처리실과 제2 금속원자를 포함하 는 막을 형성하는 처리실이 별도로 설치되어, 제1 공급구 내지 제3 공급구가 이들 다른 처리실에 대응해 설치되어 있어도 무방하다.
제어 수단은, 제1 공급구로부터 제1 금속원자를 포함하는 가스를 처리실에 공급하여, 미리 기판상에 제1 금속원자를 포함하는 막을 형성시킨다. 그 후, 제2 공급구로부터 제2 금속원자를 포함하는 가스를 처리실에 공급하고, 제1 금속원자를 포함하는 막이 형성된 기판상에 제2 금속원자를 포함하는 가스를 흡착시킨다. 그리고 잔류하는 제2 금속원자를 포함하는 가스를 배기구로부터 배기시킨다. 제어 수단은, 제3 공급구로부터 활성 산소를 처리실에 공급하여, 제1 금속-산소결합, 또는 제2 금속-제1 금속-산소, 또는 제2 금속-산소-제1 금속 결합과 같이 모두 승화성이 높은 산화물을 형성하고, 이들 산화물을 승화시킴으로써 기판상에 형성되는 산화물을 실질적으로 소멸시킨다. 동시에, 기판상에 흡착시킨 제2 금속원자와 반응시켜 기판상에 제2 금속원자를 포함하는 막을 형성한다. 그리고 승화한 산화물을 포함한 잔류 가스를 배기구로부터 배기시킨다. 제어 수단은 전술한 제2 금속원자를 포함하는 가스의 공급, 배기, 활성 산소원자를 포함하는 가스의 공급, 배기를 반복함으로써, 기판상에 소정 두께의 제2 금속원자를 포함하는 막을 형성시킨다.
전술한 제어 수단에 의한 제어에 의해 기판상에 형성되는 산화물을 실질적으로 소멸시켜, 이 산화물이 소멸한 기판상에 금속원자를 포함하는 막을 형성할 수 있다.
본 발명에 따르면 기판과의 계면에서 산화막을 제거할 수 있으므로 기판상에 신뢰성이 높은 금속원자를 포함하는 막을 형성할 수 있다.

Claims (6)

  1. 기판상에 제1 금속원자를 포함하는 막을 형성하는 공정과,
    상기 제1 금속원자를 포함하는 막이 형성된 기판에 대하여 제2 금속원자를 포함하는 막을 형성하는 공정을 포함하며,
    상기 제2 금속원자를 포함하는 막을 형성하는 공정에서는, 상기 기판상에 형성된 상기 제1 금속원자를 포함하는 막의 적어도 일부를 산화시켜 산화물을 형성하고, 그 산화물을 실질적으로 소멸시키는 것인 반도체장치의 제조방법.
  2. 제 1항에 있어서, 상기 제1 금속원자를 포함하는 막은 게르마늄을 포함하는 막이고, 상기 제1 금속원자를 포함하는 막을 형성하는 공정에서는, 상기 기판상에 게르마늄을 포함하는 막을 수개의 원자층으로 형성하는 것인 반도체장치의 제조방법.
  3. 제 1항에 있어서, 상기 제2 금속원자를 포함하는 막을 형성하는 공정은, 활성 산소원자를 포함하는 가스를 사용하는 것인 반도체장치의 제조방법.
  4. 제 3항에 있어서, 상기 활성 산소원자를 포함하는 가스는, 리모트 플라즈마 형성 장치에 의해 생성되는 것인 반도체장치의 제조방법.
  5. 제 3항에 있어서, 상기 제2 금속원자를 포함하는 막은, ALD 법에 의해 상기 제2 금속원자를 포함하는 가스의 도입, 배기, 활성 산소원자를 포함하는 가스의 도입, 배기를 반복함으로써 형성되는 것인 반도체장치의 제조방법.
  6. 기판을 처리하는 처리실과,
    상기 처리실 내에 제1 금속원자를 포함하는 가스를 공급하는 제1 공급구와,
    상기 처리실 내에 제2 금속원자를 포함하는 가스를 공급하는 제2 공급구와,
    상기 처리실 내에 활성 산소원자를 포함하는 가스를 공급하는 제3 공급구와,
    상기 처리실 내를 배기하는 배기구와,
    상기 기판에 대하여 상기 제1 금속원자를 포함하는 가스를 상기 제1 공급구로부터 공급함에 의해 상기 기판상에 상기 제1 금속원자를 포함하는 막을 형성하고, 그 후 상기 제1 금속원자를 포함하는 막이 형성된 기판에 대하여 상기 제2 공급구로부터 상기 제2 금속원자를 포함하는 가스의 공급, 상기 배기구로부터의 배기, 상기 제3 공급구로부터의 상기 활성 산소원자를 포함하는 가스의 공급, 상기 배기구로부터의 배기를 반복함으로써, 상기 기판상에 상기 제2 금속원자를 포함하는 막을 형성할 수 있도록 제어하는 제어 수단을 포함하는 기판처리장치.
KR1020077008201A 2005-02-24 2006-02-17 반도체장치의 제조방법 및 기판처리장치 KR100865581B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005049571 2005-02-24
JPJP-P-2005-00049571 2005-02-24

Publications (2)

Publication Number Publication Date
KR20070072871A true KR20070072871A (ko) 2007-07-06
KR100865581B1 KR100865581B1 (ko) 2008-10-28

Family

ID=36927286

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077008201A KR100865581B1 (ko) 2005-02-24 2006-02-17 반도체장치의 제조방법 및 기판처리장치

Country Status (3)

Country Link
JP (1) JPWO2006090645A1 (ko)
KR (1) KR100865581B1 (ko)
WO (1) WO2006090645A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5221089B2 (ja) * 2007-09-19 2013-06-26 東京エレクトロン株式会社 成膜方法、成膜装置および記憶媒体
US20090130414A1 (en) * 2007-11-08 2009-05-21 Air Products And Chemicals, Inc. Preparation of A Metal-containing Film Via ALD or CVD Processes
KR101458195B1 (ko) * 2009-09-25 2014-11-05 주식회사 티지오테크 배치식 에피택셜층 형성장치 및 그 형성방법
JP5869784B2 (ja) * 2011-06-30 2016-02-24 キヤノンアネルバ株式会社 金属酸化物高誘電体エピタキシャル膜の製造方法、および基板処理装置
JP7012613B2 (ja) * 2018-07-13 2022-01-28 東京エレクトロン株式会社 成膜方法及び成膜装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100243259B1 (ko) * 1992-10-07 2000-02-01 윤종용 반도체장치의 얕은 접합 형성방법
JPH07153685A (ja) * 1993-11-29 1995-06-16 Oki Electric Ind Co Ltd 歪ヘテロ超格子構造の薄膜形成方法
JPH1032168A (ja) * 1996-07-15 1998-02-03 Mitsubishi Heavy Ind Ltd シリコン基板表面の保護膜形成方法
US6806145B2 (en) * 2001-08-31 2004-10-19 Asm International, N.V. Low temperature method of forming a gate stack with a high k layer deposited over an interfacial oxide layer
KR100920402B1 (ko) * 2001-08-31 2009-10-07 에이에스엠 인터내셔널 엔.브이. 저온 게이트 스택
EP1361607A1 (en) * 2002-01-09 2003-11-12 Matsushita Electric Industrial Co., Ltd. Semiconductor device and its production method
JP2004047634A (ja) * 2002-07-10 2004-02-12 Tokyo Electron Ltd 成膜方法及び成膜装置
JP2004119938A (ja) * 2002-09-30 2004-04-15 Samco International Inc 酸化シリコン膜製造方法及び装置
JP2004266263A (ja) * 2003-02-12 2004-09-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
WO2006090645A1 (ja) 2006-08-31
KR100865581B1 (ko) 2008-10-28
JPWO2006090645A1 (ja) 2008-07-24

Similar Documents

Publication Publication Date Title
US8685866B2 (en) Method of manufacturing semiconductor device and substrate processing apparatus
JP5513767B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置および半導体装置
US6348420B1 (en) Situ dielectric stacks
US8404603B2 (en) Method of manufacturing semiconductor device and substrate processing system
US8728935B2 (en) Method of manufacturing semiconductor device, method of processing substrate and substrate processing apparatus
JP2007516599A (ja) ゲルマニウム上の堆積前の表面調製
US9059089B2 (en) Method of manufacturing semiconductor device
KR20100124210A (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
US20180182652A1 (en) Substrate processing apparatus, substrate processing method, and substrate processing system
JP4694209B2 (ja) 基板処理装置及び半導体装置の製造方法
WO2018055724A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US11598001B2 (en) Film forming method
JP2008131050A (ja) 半導体素子への金属含有膜の集積方法
WO2011093203A1 (ja) 半導体装置の製造方法、基板処理装置及び半導体装置
KR100865581B1 (ko) 반도체장치의 제조방법 및 기판처리장치
US11981992B2 (en) Method for forming RuSi film and substrate processing system
US20050136693A1 (en) Thermal processing unit and thermal processing method
JP5801916B2 (ja) 半導体装置の製造方法、基板処理方法、および基板処理装置
KR102589043B1 (ko) 성막 방법
TWI501296B (zh) A semiconductor device manufacturing method, a semiconductor device, and a substrate processing device
KR20080025081A (ko) 기판 처리 방법, 컴퓨터 판독 가능 기록 매체, 기판 처리장치, 및 기판 처리 시스템
US20240052483A1 (en) Film forming method and film forming apparatus
JP2011009752A (ja) 基板処理装置、半導体デバイスの製造方法及び半導体デバイス

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121010

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131011

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141008

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151020

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161020

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180807

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190718

Year of fee payment: 12