KR20070072479A - 비교기 피드백 피크 감지기 - Google Patents

비교기 피드백 피크 감지기 Download PDF

Info

Publication number
KR20070072479A
KR20070072479A KR1020077001539A KR20077001539A KR20070072479A KR 20070072479 A KR20070072479 A KR 20070072479A KR 1020077001539 A KR1020077001539 A KR 1020077001539A KR 20077001539 A KR20077001539 A KR 20077001539A KR 20070072479 A KR20070072479 A KR 20070072479A
Authority
KR
South Korea
Prior art keywords
capacitor
voltage
comparator
input terminal
peak
Prior art date
Application number
KR1020077001539A
Other languages
English (en)
Inventor
아쯔시 나까무라
Original Assignee
테라딘 인코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 테라딘 인코포레이션 filed Critical 테라딘 인코포레이션
Publication of KR20070072479A publication Critical patent/KR20070072479A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/04—Measuring peak values or amplitude or envelope of ac or of pulses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

피크 투 피크 전압을 감지하는 회로와 방법이 기술되어 있다. 상기 회로는 제1 커패시터에 접속된 출력단, 고주파 AC 파형을 받는 비반전 입력단, 반전 입력단을 갖는 제1 비교기와, 제2 커패시터에 접속된 출력단, 제1, 제2 입력단을 갖는 제2 비교기와, 상기 제1 비교기의 반전 입력단에 접속된 비반전 입력단, 상기 제1 입력단에 접속된 반전 입력단을 갖는 연산 증폭기를 포함한다. 상기 방법은 고주파 AC 파형 전압이 제1 커패시터의 버퍼 전압보다 클 경우 제1 커패시터를 충전하는 단계, 제2 커패시터의 반전된 버퍼 전압이 고주파 AC 파형 전압보다 클 경우 제2 커패시터를 충전하는 단계, 상기 제1 커패시터의 버퍼 전압과 상기 제2 커패시터의 반전된 버퍼 전압을 토대로 전압을 출력하는 단계를 포함한다.
피크 투 피크 감지기(peak-to-peak detector), 비교기(comparator), 비교기 귀환(comparator feedback), 전압 측정

Description

비교기 피드백 피크 감지기{COMPARATOR FEEDBACK PEAK DETECTOR}
본 발명은 AC 파형의 피크 투 피크(peak-to-peak) 전압 측정에 관한 발명이다.
제조업자들은 전자 시스템을 소비자에게 배송하기 전, 때로 그들의 전자 시스템과 그 부품 모두를 테스트한다. 또한 재가공 과정과 수리 과정에서 전자 시스템과 부품을 테스트한다. 전기적인 테스트는 통상적으로 디지털 및/또는 아날로그 논리(logic) 장치로 수행된다.
본질적으로, 논리 장치는 유전 물질, 내부 저항, 커패시턴스 및 인덕턴스에 기반한 제한된 스위칭 속도를 가지고 있다. 반도체 설계자들은 전력 손실과 전달 지연을 개선하는데 초점을 맞추고 있다. 전력 손실이란 논리 장치가 구동할 때 논리 장치에서 소비되는 전력을 말한다. 전달 지연이란 논리 장치가 입력 신호를 받은 후 출력을 내는 데 걸리는 평균 시간을 말한다.
더 빠른 스위칭 속도에 대한 요구가 증가함에 따라, 반도체 기술은 진보해 왔다. 예를 들면, 전통적인 다이오드 로직, 저항-트랜지스터 로직 및 다이오드-트랜지스터 로직은 일반적인 트랜지스터-트랜지스터 로직(Transistor-Transistor; TTL)에 의해 대체되어 왔다. TTL 기술은 논리 회로 설계의 토대로서 약 20년간 폭 넓게 사용되어왔다. 쇼트키(Schottky), 저전력(Low-power) 쇼트키, 고급(Advanced) 쇼트키, 고급 저전력 쇼트키 계열 TTL 장치들은 통상적으로 각각 3, 9, 1.5 및 4 ㎱의 전달 지연과, 게이트 당 각각 18, 2, 10 및 1 ㎽의 전력 손실을 보인다. 오늘날의 최고속 응용분야에서, 설계자들은 에미터 결합 로직(Emitter Coupled Logic; ECL)을 사용하는데, 이는 통상적으로 0.5-2 ㎱의 전달 지연 특성과, 게이트 당 25 ㎽ 의 전력 손실 특성을 보인다.
도 1은 간략화된 회로 도면.
도 2는 간략화된 회로 도면
도 3은 간략화된 회로 도면
본 명세서를 통하여 제시되는 실시예와 예는 예시로 간주하여야 하며, 본 발명의 장치와 수단을 한정하는 것은 아니다.
도 1은 고속 피크 투 피크 감지기(100)의 간략화된 회로도를 도시한다. 고속 피크 투 피크 감지기(100)는 고주파 AC 파형의 피크 투 피크 전압을 측정할 수 있다. 피크 투 피크 전압은 고주파 AC 파형의 최대 전압 크기와 최저 전압 크기의 차이를 나타낸다. 고주파란 10 MHz 를 초과하는 주파수를 말한다. AC란 교류를 말한다. 파형이란 시간 함수로서의 전기 신호의 전압을 말한다. 고속이란 고주파 AC 파형의 정확한 측정치를 2㎲ 이내에 제공하는 고속 피크 투 피크 감지기(100)의 능력을 말한다. 정확한 측정치는 피크 투 피크 전압이 약 2.048V 일 때 피크 투 피크 전압의 +/- (1.9dB + 5㎷) 내의 최대 오차 범위를 가진다. 고속 피크 투 피크 감지기는 디지털 반도체 검사기, 아날로그 컴퓨터, 휴대용(handheld) 신호 분석기 등에 탑재될 수 있다.
고속 피크 투 피크 감지기(100)는 포지티브 피크 서브회로(110), 네거티브 피크 서브회로(120), 연산 증폭기(130) 및 리셋 서브회로(105)를 포함할 수 있다. 포지티브 피크 서브회로(110)는 제1 비교기(140), 제1 변환기(145), 제1 고속 다이오드(148), 제1 커패시터(149) 및 제1 버퍼 증폭기(buffer amplifier)(150)를 포함할 수 있다.
제1 비교기(140)는 고속 비교기일 수 있다. 고속 비교기는 전달 속도(rate)가 약 2.5 ㎱ 이하인 특징을 가진다. 고속 비교기는 ECL, 포지티브 ECL(PECL), 저전압 포지티브 ECL(LVPECL), 네거티브 ECL(NECL) 및 저전압 네거티브 ECL(LVNECL)와 같은 ECL 기술 비교기를 포함한다. 그러나, 고속 비교기들은 ECL 기술에 한정되지는 않는다. 고속 비교기의 예로 Maxim Integrated Products에서 생산된 MAX9691이 있다.
ECL 비교기는 단일 파워 서플라이(power supply) 또는 이중 파워 서플라이에 의해 가동될 수 있다. 이중 파워 서플라이 또는 이중 파워 선로(power rail)에 의해 가동되는 ECL 비교기는 단일 파워 선로 ECL 비교기보다 빠른 전달 속도를 보인다. 신호가 고주파인 고대역에서의 응용을 위해, 제1 비교기(140)는 이중 파워 선로를 포함하여야 한다.
제1 비교기(140)는 비반전 입력단(141), 반전 입력단(142), 출력단(143)을 포함할 수 있다. 제1 비교기(140)는 비반전 입력단(141)과 반전 입력단(142)에서 아날로그 입력 신호를 받을 수 있다. 비반전 입력단(141)에서 받은 신호가 반전 입력단(142)에서 받은 신호보다 전압면에서 높다면, 제1 비교기(140)는 출력단(143)에 논리 고전압(logic high voltage)을 출력하고, 그렇지 않은 경우 제1 비교기(140)는 출력단(143)에 논리 저전압(logic low voltage)을 출력한다. 통상적으로 ECL 로직의 로직 레벨은 논리 고전압이 -0.95V 내지 -0.7V 이고 논리 저전압이 -1.9V 내지 -1.6V이다.
예를 들어, 10MHz보다 큰 고주파에서, 고속 비교기는 피크 감지기 기능을 수행하기 위해 다이오드들로 구성된 일반적인 연산 증폭기보다 높은 정확성과 빠른 속도로 동작한다. 일반적인 연산 증폭기와는 달리, 고속 비교기는 포화(saturation)로 인한 느린 전달의 문제가 없다. 고속 비교기는 피크 감지기 기능을 수행하기 위해 다이오드들로 구성된 일반적인 연산 증폭기보다 작은 전압을 정확하게 측정할 수 있는 능력을 보여준다. 또한, 고속 비교기는 파교율(crest factor)이 변화하는 경우에도, 피크 감지기 기능을 수행하기 위해 다이오드들로 구성된 일반적인 연산 증폭기 보다 매우 정확하게 동작한다.
제1 비교기(140)의 비반전 입력단(141)은 전압 입력단(144)으로부터 AC 파형의 전압을 받을 수 있다. AC 파형은 예를 들면 150kHz, 1MHz, 50MHz 등의 주파수를 나타낼 수 있다.
제1 변환기(145)는 입력단(146)과 출력단(147)을 포함할 수 있다. 제1 변환기(145)의 입력단(146)은 제1 비교기(140)의 출력단(143)과 접속될 수 있다. 제1 변환기(145)는 제1 비교기(140)의 출력단(143)으로부터 공급된 전압을 레벨 시프트(level shift)할 수 있다. 레벨 시프트는 ECL에서 TTL 로직 레벨로의 시프트가 될 수 있다. 통상적으로 TTL 로직 레벨은 논리 저전압이 0V 내지 0.4V, 논리 고전압이 2.4V 내지 5V인 것을 포함한다. 제1 비교기(140)가 TTL 또는 CMOS 레벨의 출력전압을 공급한다면, 제1 변환기(145)는 포지티브 피크 서브회로(110)에서 생략될 수 있다.
제1 고속 다이오드(148)는 제1 변환기(145)의 출력단(147)과 접속될 수 있다. 제1 고속 다이오드(148)는 빠른 전달 속도를 가질 수 있다. 고속 다이오드의 예로 쇼트키 다이오드가 있다. 쇼트키 다이오드는 다이오드를 통과하는 신호의 진폭을 떨어뜨리지 않고 고주파에서 스위칭이 가능하다. 제1 고속 다이오드(148)는, 신호가 적어도 TTL 논리 고전압을 가질 경우에만, 신호가 제1 고속 다이오드(148)을 통과하도록 허용하는데 채택될 수 있다.
제1 커패시터(149)는 제1 고속 다이오드(148)와 접지(ground) 사이에 접속될 수 있다. 접지라는 용어는 영전압을 가지는 전기적 싱크(electrical sink)를 말한다. 싱크는 영전압 또는 다른 공통 전압을 가질 수 있다. 제1 비교기(140)가 논리 고전압을 출력하는 경우, 변환기(145)는 제1 고속 다이오드(148)를 지나 제1 커패시터(149)를 충전시키는 TTL 논리 고전압을 출력한다. 제1 비교기(140)가 논리 저전압을 출력하는 경우, 상기 변환기는 제1 고속 다이오드를 통과하지 못하는 TTL 논리 저전압을 출력한다. 제1 고속 다이오드(148)는 전류가 제1 커패시터(149)에서 제1 변환기(145)의 출력단(147)으로 흐르는 것을 막을 수 있다.
제1 버퍼 증폭기는 비반전 입력단(151), 반전 입력단(152) 및 출력단(153)을 포함할 수 있다. 제1 버퍼 증폭기(150)의 비반전 입력단(151)은 제1 고속 다이오드(148)와 제1 커패시터(149) 사이에 접속될 수 있다. 제1 버퍼 증폭기(150)의 출력단(153)은 제1 버퍼 증폭기(150)의 반전 입력단(152)과 제1 비교기(140)의 반전 입력단(142)에 접속될 수 있다.
제1 버퍼 증폭기(150)는 높은 입력 임피던스와 낮은 출력 임피던스를 보이는 연산 증폭기가 될 수 있다. 높은 입력 임피던스로 인해, 제1 커패시터(149)는 제1 버퍼 증폭기(150)를 통해 최소한도로 방전되거나 전혀 방전되지 않는다. 제1 버퍼 증폭기(150)의 비반전 입력단(151)이 1012 옴(Ohm)에 가까운 임피던스를 갖기 때문에, 제1 버퍼 증폭기(150)는 제1 버퍼 증폭기(150)의 비반전 입력단(151)에 접속된 부품들을 제1 버퍼 증폭기의 출력단(153)으로부터 격리시킨다. 낮은 출력 임피던스와 높은 전력 이득으로 인해, 제1 버퍼 증폭기(150)는 실질적으로 제1 커패시터(149)와 동일한 전압을 가진 신호를 제1 버퍼 증폭기(150)의 출력단(153)을 통해 여러 부품들로 출력할 수 있다.
제1 비교기(140)의 비반전 입력단(141)에서의 AC 파형의 전압이 제1 비교기(140)의 반전 입력단(142)에서의 제1 커패시터(149)의 버퍼 전압보다 큰 경우, 제1 비교기(140)는 논리 고전압을 출력한다.
제1 커패시터(149)는 슬루 레이트(slew rate)라고 하는 특성을 보인다. 슬루 레이트는 시간에 대한 전압의 최대 변화량이며, 통상적으로 V/㎲ 단위로 측정한다. AC 파형이 매우 높은 주파수를 가진다면, 제1 커패시터(149)의 슬루 레이트로 인해, AC 파형의 최초 포지티브 사이클 동안 제1 커패시터(149)에 AC 파형의 포지티브 피크 전압의 일부만 충전이 될 수 있다. 따라서, 제1 커패시터(149)는 AC 파형의 피크 전압으로 충전되기 위해 AC 파형의 1회를 초과하는 횟수의 사이클이 필요할 수 있다.
네거티브 피크 서브회로(120)는 제2 비교기(160), 제2 변환기(165), 제2 고속 다이오드(170), 제2 커패시터(171), 제2 버퍼 증폭기(172) 및 반전 증폭기(180)를 포함할 수 있다.
제2 비교기(160)는 비반전 입력단(161), 반전 입력단(162) 및 출력단(163)을 포함할 수 있다. 제2 비교기(160)는 비반전 입력단(161)과 반전 입력단(162)에서 아날로그 입력 신호를 받을 수 있다. 비반전 입력단(161)에서 받은 신호가 반전 입력단(162)에서 받은 신호보다 그 전압이 크다면, 제2 비교기(160)는 출력단(163)에 논리 고전압을 출력한다.
제2 비교기(160)의 반전 입력단(162)은 제1 비교기(140)의 비반전 입력단(141)과 접속될 수 있다. 제2 고속 비교기의 반전 입력단(162)는 전압 입력단(144)으로부터 AC 파형의 전압을 받을 수 있다.
제2 변환기(165)는 입력단(166)과 출력단(167)을 포함할 수 있다. 제2 변환기(165)의 입력단(166)은 제2 비교기(160)의 출력단(163)에 접속될 수 있다. 제2 변환기(165)는 제2 비교기(160)의 출력단(163)으로부터 공급된 전압을 레벨 시프트할 수 있다.
제2 고속 다이오드(170)는 제2 변환기(165)의 출력단(167)과 제2 커패시터(171) 사이에 접속될 수 있다. 제2 커패시터는 제2 고속 다이오드(170)와 접지 사이에 접속될 수 있다. 제2 비교기(160)가 논리 고전압을 출력하면, 제2 변환기(165)는 제2 고속 다이오드(170)를 지나 제2 커패시터(171)를 충전시키는 TTL 논리 고전압을 출력한다. 제2 비교기(160)가 논리 저전압을 출력하면, 제2 변환기(165)는 제2 고속 다이오드(171)를 통과하지 못하는 TTL 논리 저전압을 출력한다.
제2 버퍼 증폭기(172)는 비반전 입력단(173), 반전 입력단(174), 출력단(175)을 포함할 수 있다. 제2 버퍼 증폭기(172)의 비반전 입력단(173)은 제2 고속 다이오드(170)와 제2 커패시터(171) 사이에 접속될 수 있다. 제2 버퍼 증폭기(172)의 출력단(175)은 제2 버퍼 증폭기(172)의 반전 입력단(174)에 접속될 수 있다.
반전 증폭기(180)는 입력단(181)과 출력단(182)을 포함할 수 있다. 반전 증폭기(180)는 연산 증폭기가 될 수 있다. 반전 증폭기(180)는 반전 증폭기(180)의 입력단(181)에서의 전압의 네거티브 값 전압을 반전 증폭기(180)의 출력단(182)에 공급한다. 반전 증폭기(180)의 출력단(182)은 제2 비교기(160)의 비반전 입력(161)에 접속될 수 있다.
제2 커패시터(171)의 반전된 버퍼 전압이 제2 고속 비교기의 반전 입력단(162)에서의 AC 파형의 전압보다 큰 경우, 제2 고속 비교기는 논리 고전압을 출력한다.
연산 증폭기(130)는 차동 증폭기(differential amplifier), 곱셈 증폭기(multiplying amplifier), 나눗셈 증폭기(dividing amplifier) 또는 덧셈 증폭기(summing amplifier)로 구성될 수 있다. 도 1에서, 연산 증폭기는 차동 증폭기로 구성되었다. 차동 증폭기는 차동 증폭기의 입력단들에서의 전압의 차이를 출력한다.
연산 증폭기(130)는 비반전 입력단(131), 반전 입력단(132) 및 출력단(133)을 포함할 수 있다. 연산 증폭기(130)의 비반전 입력단(131)은 제1 버퍼 증폭기(150)의 출력단(153)에 접속될 수 있다. 연산 증폭기(130)의 반전 입력단(132)은 반전 증폭기(180)의 출력단(182)에 접속될 수 있다. 차동 증폭기로 동작하기 위해, 연산 증폭기(130)의 비반전 입력단(131) 및 제1 버퍼 증폭기의 출력단(153) 간의 접속과, 연산 증폭기(130)의 반전 입력단(132) 및 반전 증폭기(180)의 출력단(182) 간의 접속은 각각 공통 저항값을 갖는 저항을 포함한다.
연산 증폭기(130)는, 연산 증폭기(130)의 비반전 입력단(131)에서의 제1 커패시터(149)의 버퍼 전압과 연산 증폭기(130)의 반전 입력단(132)에서의 제2 커패시터(171)의 반전된 버퍼 전압의 차이인 연산 증폭기(130)의 출력단(133)의 전압을 출력한다. 연산 증폭기(130)의 출력단(133)의 전압은 디지타이저(digitizer), 일반 전압계 등의 입력단(190)으로 공급될 수 있다.
리셋 서브회로(105)는 접지(191), 제1 고속 스위치(192), 제2 고속 스위치(193) 및 트리거(194)를 포함할 수 있다. 트리거(194)는 접지(191), 제1 고속 스위치(192), 제2 고속 스위치(193)에 접속될 수 있다. 트리거(194)는 버튼, 컴퓨터로 제어되는 논리회로 등이 될 수 있다.
제1 고속 스위치(192)는 제1 버퍼 증폭기(150)의 비반전 입력단(152)과 접지(191) 사이에 접속될 수 있다. 제2 고속 스위치(193)는 제2 버퍼 증폭기(172)의 비반전 입력단(173)과 접지(191) 사이에 접속될 수 있다. 제1 고속 스위치(192)와 제2 고속 스위치(193)는 FET 스위치 또는 다른 스위치가 될 수 있다. 트리거(194)가 활성화되면, 제1 고속 스위치(192)는 제1 커패시터(149)가 접지(191)로 방전되게 한다. 또한, 트리거(194)가 활성화되면, 제2 고속 스위치(193)는 제2 커패시터(171)가 접지(191)로 방전되게 한다. FET 스위치를 사용함으로써, 커패시터의 방전은 빠르게, 예컨데 1㎲내에 이루어질 수 있다.
도 1의 피크 투 피크 감지기(100)는 고주파의 AC 파형의 진폭을 정확하게 테스트하는 능력을 제공할 수 있다. 피크 투 피크 감지기(100)의 속도 특성은 2.5㎱의 최소 펄스폭에서 파형의 정확한 테스트를 가능하게 할 수 있다. 도 1과 같이 구성함으로써, 피크 투 피크 감지기(100)의 출력 슬루 레이트는 1 V/㎲가 될 수 있으며, 드룹 레이트(droop rate)는 1㎷/㎲ 보다 작을 수 있다. 또한, 피크 투 피크 감지기(100)는 150kHz에서 적어도 75MHz까지의 주파수에서 정확하게 사용될 수 있다.
컴팩트 디스크 또는 디지털 비디오 디스크 드라이브의 광학계(optics)와 서보모터(servomotor)를 제어하는 프로세서 등과 같은 소정의 반도체는 고주파에서 동작한다. 고속에서 동작하는 반도체의 제조자는 반도체 간에 상호작용하는 신호의 피크 투 피크 전압을 테스트하기를 원한다. 상기 테스트는 고주파에서 일어날 수 있다. 디지털 신호 처리(Digital Signal Processing; DSP) 기술을 지닌 일반적인 디지타이저와는 달리 피크 투 피크 감지기(100)는 아날로그 소자를 이용하여 전류 대역폭 요건을 만족시킬 수 있다.
도 2를 참조하면, 고속 피크 투 피크 감지기(200)의 간략화된 회로도가 도시된다. 본 실시예에서, 고속 피크 투 피크 감지기(200)는 변환기를 포함하지 않는다. 제1 고속 다이오드(210)는 제1 커패시터(215)와 제1 비교기(225)의 출력단(220) 사이에 접속된다. 제2 고속 다이오드(230)는 제2 커패시터(235)와 제2 비교기(245)의 출력단(240) 사이에 접속된다.
제1 비교기(225)와 제2 비교기(245)는 TTL 출력 등을 갖는 고속 비교기가 될 수 있다. 제1 고속 다이오드(215)와 제2 고속 다이오드(230)는 고속 비교기의 높은 논리 상태 출력 신호를 통과시키고, 고속 비교기의 낮은 논리 상태 출력 신호는 통과하지 않게끔 채택할 수 있다.
도 3을 참조하면, 고속 피크 투 피크 감지기(300)의 간략화된 회로도가 도시되어 있다. 고속 피크 투 피크 감지기는 포지티브 피크 서브회로(305), 네거티브 피크 서브회로(310), 연산 증폭기(320)를 포함할 수 있다. 본 실시예에서, 네거티브 피크 서브회로(310)는 AC 파형이 상기 제2 고속 비교기에 도입되기 앞서 반전되도록 구성되어 있다. 또한, 연산 증폭기(320)는 덧셈 증폭기로 구성되어 있다.
네거티브 피크 서브회로(310)는 반전 증폭기(325), 제2 비교기(330), 제2 고속 다이오드(335), 제2 커패시터(340), 제2 버퍼 증폭기를 포함한다.
반전 증폭기(325)는 비반전 입력단(326), 반전 입력단(327) 및 출력단(328)을 포함한다. 반전 증폭기(325)의 비반전 입력단(326)은 접지에 접속된다. 반전 증폭기(325)의 반전 입력단(327)은 제1 비교기(380)의 비반전 입력단(381)에 접속될 수 있다. 반전 증폭기(325)의 반전 입력단(327)은 AC 파형을 받을 수 있다. 반전 증폭기(325)는 반전 증폭기의 출력단(328)에서 AC 파형의 전압의 네거티브값을 출력할 수 있다.
제2 비교기(330)는 비반전 입력단(331), 반전 입력단(332) 및 출력단(333)을 포함할 수 있다. 제2 비교기(330)의 비반전 입력단(331)은 반전 증폭기(325)의 출력단(328)에 접속될 수 있다.
제2 고속 다이오드(335)는 제2 커패시터(340)와 제2 고속 비교기의 출력단(333) 사이에 접속될 수 있다. 제2 커패시터(340)는 제2 고속 다이오드(335)와 접지 사이에 접속될 수 있다.
제2 버퍼 증폭기(345)는 비반전 입력단(346), 반전 입력단(367) 및 출력단(348)을 포함할 수 있다. 제2 버퍼 증폭기(345)의 비반전 입력단(346)은 제2 고속 다이오드(335)와 제2 커패시터(340) 사이에 접속될 수 있다. 제2 버퍼 증폭기의 출력단(348)은 제2 버퍼 증폭기(345)의 반전 입력단(347)에 접속될 수 있다. 제2 버퍼 증폭기의 출력단(348)은 제2 비교기(333)의 반전 입력단(332)에도 접속될 수 있다.
제2 비교기(330)의 비반전 입력단(331)에서의 AC 파형의 반전된 전압이 제2 비교기(333)의 반전 입력단(332)에서의 제2 커패시터(340)의 버퍼 전압보다 크면, 제2 비교기(330)는 제2 커패시터(340)를 충전시킨다.
연산 증폭기(320)는 덧셈 증폭기로 구성될 수 있다. 상기 연산 증폭기는 비반전 입력단(321), 반전 입력단(322) 및 출력단(323)을 포함할 수 있다. 연산증폭기(320)의 비반전 입력단(321)은 접지에 접속될 수 있다. 연산증폭기(320)의 출력단(323)은 상기 연산증폭기의 반전 입력단(322)에 접속될 수 있다. 상기 연산 증폭기의 반전 입력단(322)은 제2 버퍼 증폭기(345)의 출력단(348)과, 제1 버퍼 증폭기(360)의 출력단(361)에도 접속될 수 있다. 덧셈 증폭기로 동작하기 위하여, 상기 연산 증폭기의 반전 입력단(322)과 상기 연산 증폭기의 출력단(323), 제2 버퍼 증폭기(345)의 출력단(348) 및 제1 버퍼 증폭기(360)의 출력단(361) 간의 각 접속은 공통된 값을 갖는 저항을 포함하게 된다. 연산 증폭기(320)의 출력단(323)은 제1 커패시터(350)의 버퍼 전압과 제2 커패시터(340)의 버퍼 전압을 합한 전압의 네거티브가 된다.
본 명세서에 기재된 피크 투 피크 전압 감지기는 자동화 테스트 장치에 사용될 수 있다. 통상적인 자동 테스트 장치(automated test equipment; ATE)는 진폭, 고조파, 전기 신호의 잡음(noise)를 측정하기 위해 DSP를 이용한다. ATE는 일반적으로 디지털 집적 회로, 선형 및 복합 신호 집적 회로 그리고 극초단파(microwave) 장치를 테스트하는데 사용된다.
상기 ATE는 프로그램된 시간 간격으로 전기 펄스를 트리거에 보낼 수 있다. 상기 전기 펄스는 트리거가 고정된 시간 간격으로 활성화되도록 하여 커패시터가 주기적으로 방전되도록 할 수 있다. 상기 ATE는 연산 증폭기의 출력을 디지털 신호로 변환하는 디지타이저를 포함할 수 있다. 상기 ATE는 캡쳐 메모리를 포함할 수 있다. 상기 캡쳐 메모리는 소정 시간 동안 디지털 신호를 기록하고 저장할 수 있다. 캡쳐 메모리에 저장된 디지털 신호와 시간 정보를 토대로, 상기 ATE는 평균을 내거나 또는 평균을 내지 않고 파형의 포락선(envelope)을 계산할 수 있다.
본 발명의 대표적인 실시예가 도시되고 기술되었음에도, 본 명세서에 기술된 발명에 대한, 본 발명의 사상을 벗어나지 않는 다수의 변경, 변형 및 대체가 이루어질 수 있음은 당업자에게 명백하다. 그러므로 그러한 모든 변경, 변형 및 대체는 본 발명의 범주 이내로 보아야 한다.

Claims (26)

  1. 제1 커패시터;
    상기 제1 커패시터에 접속된 출력단, 고주파 AC 파형을 수신하기 위한 비반전 입력단 및 반전 입력단을 갖는 제1 비교기;
    제2 커패시터;
    상기 제2 커패시터에 접속된 출력단, 제1 입력단 및 제2 입력단을 갖는 제2 비교기; 및
    상기 제1 비교기의 상기 반전 입력단에 접속된 비반전 입력단 및 상기 제1 입력단에 접속된 반전 입력단을 갖는 연산 증폭기
    를 포함하는 회로.
  2. 제1항에 있어서,
    상기 제1 커패시터와 상기 제1 비교기의 상기 출력단 사이에 접속되는 제1 고속 다이오드; 및
    상기 제2 커패시터와 상기 제2 비교기의 상기 출력단 사이에 접속되는 제2 고속 다이오드
    를 더 포함하는 회로.
  3. 제2항에 있어서,
    상기 제1 입력단은 상기 제2 커패시터의 반전된 버퍼 전압을 수신하기 위한 비반전 입력단이고,
    상기 제2 입력단은 상기 고속 AC 파형을 수신하기 위한 반전 입력단이며,
    상기 제2 입력단은 상기 제1 비교기의 상기 비반전 입력단에 접속되는 회로.
  4. 제3항에 있어서,
    상기 제1 커패시터에 접속된 입력단 및 상기 제1 비교기의 상기 반전 입력단에 접속된 출력단을 갖는 제1 버퍼 증폭기;
    상기 제2 비교기에 접속된 입력단 및 출력단을 갖는 제2 버퍼 증폭기; 및
    상기 제2 버퍼 증폭기의 상기 출력단에 접속된 입력단 및 상기 제1 입력단에 접속된 출력단을 갖는 반전 증폭기
    를 더 포함하는 회로.
  5. 제4항에 있어서,
    상기 비교기는 고속 비교기인 회로.
  6. 제4항에 있어서,
    각 비교기에 대해, 상기 비교기와 상기 커패시터 사이에 접속된 ECL-TTL 변환기를 더 포함하고, 상기 비교기는 ECL 비교기인 회로.
  7. 제4항에 있어서,
    상기 제1 커패시터와 싱크(sink) 사이에 접속된 제1 FET 스위치; 및
    상기 제2 커패시터와 상기 싱크 사이에 접속된 제2 FET 스위치를 더 포함하고, 상기 제1 FET 스위치는 상기 제1 FET 스위치가 리셋 신호(reset signal)를 수신하였을 때 상기 제1 커패시터를 방전시키며, 상기 제2 FET 스위치는 상기 제2 FET 스위치가 리셋 신호를 수신하였을 때 상기 제2 커패시터를 방전시키는 것인 회로.
  8. 제2항에 있어서,
    상기 제1 입력단은 상기 제2 커패시터의 버퍼 전압을 수신하기 위한 반전 입력단이고
    상기 제2 입력단은 반전된 고주파 AC 파형을 수신하기 위한 비반전 입력단인 회로.
  9. 제8항에 있어서,
    상기 제1 커패시터에 접속된 입력단 및 상기 제1 비교기의 상기 반전 입력단에 접속된 출력단을 갖는 제1 버퍼 증폭기; 및
    상기 제2 커패시터에 접속된 입력단 및 상기 제1 입력단에 접속된 출력단을 갖는 제2 버퍼 증폭기
    를 더 포함하는 회로.
  10. 제9항에 있어서,
    상기 제1 비교기의 상기 비반전 입력단에 접속된 입력단 및 상기 제2 입력단에 접속된 출력단을 갖는 반전 증폭기
    를 더 포함하는 회로.
  11. 제10항에 있어서,
    상기 비교기는 고속 비교기인 회로.
  12. 제10항에 있어서,
    각 비교기에 대해, 상기 비교기와 상기 커패시터 사이에 접속된 ECL-TTL 변환기를 더 포함하며, 상기 비교기는 ECL 비교기인 회로.
  13. 제10항에 있어서,
    상기 제1 커패시터와 싱크 사이에 접속된 제1 FET 스위치; 및
    상기 제2 커패시터와 상기 싱크 사이에 접속된 제2 FET 스위치를 더 포함하고, 상기 제1 FET 스위치는 상기 제1 FET 스위치가 리셋 신호를 수신하였을 때 상기 제1 커패시터를 방전시키며, 상기 제2 FET 스위치는 상기 제2 FET 스위치가 리셋 신호를 수신하였을 때 상기 제2 커패시터를 방전시키는 것인 회로.
  14. 제2항에 있어서,
    상기 연산 증폭기는 자동 테스트 시스템(automated testing system)의 디지타이저(digitizer)에 접속된 출력단을 더 포함하는 것인 회로.
  15. 제13항에 있어서,
    디지타이저와 캡쳐 메모리(capture memory)를 포함하고, 상기 디지타이저는 상기 연산 증폭기의 출력단에 접속되고, 상기 캡쳐 메모리는 상기 디지타이저에 접속되는 것인 자동 테스트 시스템을 더 포함하며,
    상기 리셋 신호는 고정 시간 간격을 갖는 주기적 펄스인 회로.
  16. 제7항의 회로를 포함하는 자동 테스트 시스템.
  17. 고주파 AC 파형 전압이 제1 커패시터의 버퍼 전압보다 클 경우 상기 제1 커패시터를 충전시키는 단계;
    제2 커패시터의 반전된 버퍼 전압이 상기 고주파 AC 파형 전압보다 클 경우 상기 제2 커패시터를 충전시키는 단계; 및
    상기 제1 커패시터의 상기 버퍼 전압과 상기 제2 커패시터의 상기 반전된 버퍼 전압에 기초하여 전압을 출력하는 단계
    를 포함하는 피크 투 피크 전압 감지 프로세스.
  18. 제17항에 있어서,
    상기 전압을 출력하는 동안 상기 커패시터들이 방전되는 것을 방지하는 단계
    를 더 포함하는 피크 투 피크 전압 감지 프로세스.
  19. 제18항에 있어서,
    상기 커패시터들이 각각 방전되도록 제1 및 제2 FET 스위치를 개방하는 단계
    를 더 포함하는 피크 투 피크 전압 감지 프로세스.
  20. 제18항에 있어서,
    상기 전압을 디지털화(digitize) 하는 단계; 및
    상기 디지털화된 전압과 시간 데이터를 캡쳐 메모리에 저장하는 단계
    를 더 포함하며,
    상기 FET 스위치는 고정된 시간 간격으로 주기적으로 개방되는 피크 투 피크 전압 감지 프로세스.
  21. 제19항에 있어서,
    상기 캡쳐 메모리에 저장된 상기 디지털 전압과 상기 시간 데이터에 기초하여 평균 파형의 포락선(envelope)을 계산하는 단계
    를 더 포함하는 피크 투 피크 전압 감지 프로세스.
  22. 고주파 AC 파형 전압이 제1 커패시터의 버퍼 전압보다 클 경우 상기 제1 커패시터를 충전하는 단계;
    반전된 AC 파형 전압이 제2 커패시터의 버퍼 전압보다 클 경우 상기 제2 커패시터를 충전하는 단계; 및
    상기 커패시터들의 상기 버퍼 전압에 기초하여 전압을 출력하는 단계
    를 포함하는 피크 투 피크 전압 감지 프로세스.
  23. 제22항에 있어서,
    상기 전압을 출력하는 동안 상기 커패시터들이 방전되는 것을 방지하는 단계
    를 더 포함하는 피크 투 피크 전압 감지 프로세스.
  24. 제23항에 있어서,
    상기 커패시터들이 각각 방전되도록 제1 및 제2 FET 스위치를 개방하는 단계
    를 더 포함하는 피크 투 피크 전압 감지 프로세스.
  25. 제24항에 있어서,
    상기 전압을 디지털화하는 단계; 및
    상기 디지털화된 전압과 시간 데이터를 캡쳐 메모리에 저장하는 단계
    를 더 포함하며, 상기 FET 스위치는 고정된 시간 간격으로 주기적으로 개방되는 피크 투 피크 전압 감지 프로세스.
  26. 제25항에 있어서,
    상기 캡쳐 메모리에 저장된 상기 디지털 전압과 상기 시간 데이터에 기초하여 평균 파형의 포락선(envelope)을 계산하는 단계
    를 포함하는 피크 투 피크 전압 감지 프로세스.
KR1020077001539A 2004-06-23 2005-06-23 비교기 피드백 피크 감지기 KR20070072479A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/876,161 US7161392B2 (en) 2004-06-23 2004-06-23 Comparator feedback peak detector
US10/876,161 2004-06-23

Publications (1)

Publication Number Publication Date
KR20070072479A true KR20070072479A (ko) 2007-07-04

Family

ID=35058760

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077001539A KR20070072479A (ko) 2004-06-23 2005-06-23 비교기 피드백 피크 감지기

Country Status (6)

Country Link
US (2) US7161392B2 (ko)
EP (1) EP1782082A2 (ko)
JP (1) JP4713581B2 (ko)
KR (1) KR20070072479A (ko)
CN (1) CN101048668B (ko)
WO (1) WO2006002355A2 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7161392B2 (en) * 2004-06-23 2007-01-09 Teradyne, Inc. Comparator feedback peak detector
TWI281027B (en) * 2005-12-02 2007-05-11 Ind Tech Res Inst Peak detector
JP4872099B2 (ja) * 2006-06-02 2012-02-08 国立大学法人徳島大学 音声案内装置と交通信号機及び音量調節方法
JP4705524B2 (ja) * 2006-06-14 2011-06-22 富士通オプティカルコンポーネンツ株式会社 信号レベル検出装置、光受信装置、および信号レベル検出方法
JP4184391B2 (ja) * 2006-06-21 2008-11-19 シャープ株式会社 比較回路、および赤外線受信機
ITTO20060515A1 (it) * 2006-07-14 2008-01-15 St Microelectronics Srl "dispositivo per rivelare il valore di picco di un segnale"
US7576570B1 (en) * 2006-08-22 2009-08-18 Altera Corporation Signal amplitude detection circuitry without pattern dependencies for high-speed serial links
KR100813462B1 (ko) * 2006-09-11 2008-03-13 (주)에프씨아이 피크 디텍터
JP5202119B2 (ja) * 2008-06-11 2013-06-05 株式会社ケーヒン 多出力判定回路
CN103389404A (zh) * 2012-05-11 2013-11-13 四川优的科技有限公司 一种高精度峰值检测器
CN103117734B (zh) * 2013-01-31 2016-05-04 杭州士兰微电子股份有限公司 峰值检测电路、输入前馈补偿电路和功率因数校正电路
US10107841B2 (en) * 2015-07-24 2018-10-23 Texas Instruments Incorporated Methods and apparatus for peak-voltage measurement of AC signals
US10733129B2 (en) * 2018-01-11 2020-08-04 Texas Instruments Incorporated Compensating DC loss in USB 2.0 high speed applications
CN109100928B (zh) * 2018-09-05 2020-07-14 山东交通学院 一种高精度脉冲时间间隔测量方法及电路
DE102019004812B4 (de) 2019-07-10 2021-03-18 Institut Virion-Serion GmbH Würzburg Rubella Virus Spike Konstrukt
CN115792347B (zh) * 2023-02-10 2023-06-09 国网安徽省电力有限公司电力科学研究院 基于微波移频的交流电测算方法

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4028627A (en) * 1975-12-29 1977-06-07 Motorola, Inc. Sample and hold valley detector
JPS5374876A (en) * 1976-12-16 1978-07-03 Fujitsu Ltd Amplitude detector circuit
US4219152A (en) * 1979-02-21 1980-08-26 International Business Machines Corporation Dual threshold comparator circuit
JPS58215565A (ja) * 1982-06-10 1983-12-15 Nec Corp ピ−ク値検出回路
US4535294A (en) * 1983-02-22 1985-08-13 United Technologies Corporation Differential receiver with self-adaptive hysteresis
NL8301602A (nl) * 1983-05-06 1984-12-03 Philips Nv Topdetector.
JPS59216063A (ja) * 1983-05-23 1984-12-06 Mitsubishi Electric Corp ピ−ク・ホ−ルド回路
US4746816A (en) * 1983-09-26 1988-05-24 Pace Incorporated Spike detector circuitry
JPS61158857U (ko) * 1984-01-09 1986-10-02
JPS616771U (ja) * 1984-06-20 1986-01-16 日本電気株式会社 ピ−ク値検出回路
JPS616771A (ja) * 1984-06-21 1986-01-13 Matsushita Electric Ind Co Ltd 画像信号処理装置
US4620444A (en) * 1984-10-15 1986-11-04 General Electric Company High speed gated peak detector
JPS61158857A (ja) * 1984-12-28 1986-07-18 株式会社東芝 成形用組成物の製造方法
JPH0434457Y2 (ko) * 1985-07-22 1992-08-17
CN87214947U (zh) * 1987-11-06 1988-10-12 北方交通大学 峰值电压测量仪
US4998289A (en) * 1988-06-02 1991-03-05 Motorola, Inc. Signal integrity control technique for an RF communication system
US4939633A (en) * 1989-02-03 1990-07-03 General Signal Corporation Inverter power supply system
GB2241335A (en) * 1990-02-22 1991-08-28 Ford Motor Co Signal conditioning circuit
JPH0439864U (ko) * 1990-07-30 1992-04-03
US5159340A (en) * 1990-08-31 1992-10-27 Hewlett-Packard Company Signal digitizer for bar code readers
US5157397A (en) * 1991-01-28 1992-10-20 Trw Inc. Quantizer and related method for improving linearity
US5305005A (en) * 1991-06-27 1994-04-19 Tdk Corporation Analog to digital converter system
EP0556445A1 (en) * 1991-10-01 1993-08-25 Fujitsu Limited Peak detector for magnetic disc drive track following
JP2598913Y2 (ja) * 1992-07-27 1999-08-23 ミツミ電機株式会社 データスライサ
US5502746A (en) 1994-05-16 1996-03-26 Exar Corporation Dual stage differential adaptive peak detector for data communications receivers
US5491434A (en) * 1994-12-05 1996-02-13 Motorola, Inc. Circuit and method of differential amplitude detection
US5771020A (en) * 1995-07-26 1998-06-23 Airborne Research Associates, Inc. Lightning locating system
US5631584A (en) * 1995-09-29 1997-05-20 Dallas Semiconductor Corporation Differential cross coupled peak detector
GB2313724B (en) * 1996-05-30 2000-06-28 Motorola Inc Voltage detector circuit
US5880615A (en) 1996-12-10 1999-03-09 Intel Corporation Method and apparatus for detecting differential threshold levels while compensating for baseline wander
JP3526719B2 (ja) * 1997-03-19 2004-05-17 富士通株式会社 自動閾値制御回路および信号増幅回路
JPH10332748A (ja) * 1997-05-30 1998-12-18 New Japan Radio Co Ltd 全波ピーク検出器
JPH11194142A (ja) * 1998-01-05 1999-07-21 Ricoh Co Ltd ピークホールド回路
US6243652B1 (en) * 1998-06-10 2001-06-05 Hubbell Incorporated System for concurrent digital measurement of peak voltage and RMS voltage in high voltage system
KR100333332B1 (ko) * 1998-12-17 2002-06-20 윤종용 미러신호 검출을 위한 회로 및 방법과 그를위한 광디스크 장치?
US6107840A (en) * 1998-12-18 2000-08-22 Texas Instruments Incorporated Method and apparatus for eliminating asymmetry error in servo de-modulation using peak-to-peak detection of servo burst amplitudes
US6643346B1 (en) * 1999-02-23 2003-11-04 Rockwell Scientific Company Llc Frequency detection circuit for clock recovery
JP3720623B2 (ja) * 1999-04-22 2005-11-30 株式会社アドバンテスト ピーク測定装置
US6717574B2 (en) * 2001-06-19 2004-04-06 Aiptek International Inc. Feedback peak detector fitted wireless handwriting tablet
US7161392B2 (en) * 2004-06-23 2007-01-09 Teradyne, Inc. Comparator feedback peak detector
JP4705524B2 (ja) * 2006-06-14 2011-06-22 富士通オプティカルコンポーネンツ株式会社 信号レベル検出装置、光受信装置、および信号レベル検出方法
US20080070521A1 (en) * 2006-09-12 2008-03-20 Honeywell International Inc. System and method for controlling gain of related signals

Also Published As

Publication number Publication date
WO2006002355A2 (en) 2006-01-05
US20050285633A1 (en) 2005-12-29
WO2006002355A3 (en) 2007-01-11
CN101048668B (zh) 2010-05-05
JP2008504529A (ja) 2008-02-14
US20070085572A1 (en) 2007-04-19
CN101048668A (zh) 2007-10-03
EP1782082A2 (en) 2007-05-09
JP4713581B2 (ja) 2011-06-29
US7161392B2 (en) 2007-01-09
US7535263B2 (en) 2009-05-19

Similar Documents

Publication Publication Date Title
KR20070072479A (ko) 비교기 피드백 피크 감지기
US7508217B2 (en) Test apparatus and test module
US20050140388A1 (en) Hybrid AC/DC-coupled channel for testing
CN110708047B (zh) 一种基于tdc芯片测量高速比较器精度的结构及方法
JP2011004216A (ja) インピーダンス調整回路
JP2006502626A (ja) パルス幅変調アナログデジタル変換
US7113749B2 (en) System and method for measuring a high speed signal
US10436839B2 (en) Method for identifying a fault at a device output and system therefor
US11705894B2 (en) Pulsed high current technique for characterization of device under test
US11921158B2 (en) Fan-out buffer with skew control function, operating method thereof, and probe card including the same
US4965512A (en) Transient current peak detector
JP2004309153A (ja) ノイズ試験装置
EP3474027A1 (en) Method for identifying a fault at a device output and system therefor
US7222041B2 (en) High-speed digital multiplexer
US6420878B1 (en) System and method of integrated circuit self-testing of circuit board connectors
US7962110B2 (en) Driver circuit and test apparatus
JPS5910511B2 (ja) 信号到着時間検出装置
JP3049880B2 (ja) Ｉｃ試験器の負荷コンデンサ接続回路
RU2808784C1 (ru) Способ измерения времени отключения электронного предохранителя
CN115327191A (zh) 一种改善芯片测试设备测试精度的电路及方法
KR20000007989A (ko) 지연시간 측정장치
JP2737442B2 (ja) 接続検査装置
CN103529307A (zh) 信号量测装置
KR20200126732A (ko) 셀프 리셋을 이용한 초고주파 펄스 검출기
JP2004239666A (ja) 検出装置、信号遅延器、インバータ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application