JP3049880B2 - Ｉｃ試験器の負荷コンデンサ接続回路 - Google Patents
Ｉｃ試験器の負荷コンデンサ接続回路Info
- Publication number
- JP3049880B2 JP3049880B2 JP3296546A JP29654691A JP3049880B2 JP 3049880 B2 JP3049880 B2 JP 3049880B2 JP 3296546 A JP3296546 A JP 3296546A JP 29654691 A JP29654691 A JP 29654691A JP 3049880 B2 JP3049880 B2 JP 3049880B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- output
- load capacitor
- terminal
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】ＩＣ試験器では、測定するＩＣに
コンデンサや抵抗などの負荷を接続して検査する。この
発明は、負荷コンデンサを接続するときの過渡現象を少
なくする回路についてのものである。
コンデンサや抵抗などの負荷を接続して検査する。この
発明は、負荷コンデンサを接続するときの過渡現象を少
なくする回路についてのものである。
【０００２】
【従来の技術】ＩＣの試験をする場合、その出力端子に
は100 ｐＦ程度の負荷コンデンサを接続し、ＩＣが実際
に使用されるときに近い条件にする。ＩＣは入力端子、
出力端子の他に双方向機能をもつ端子がある。この双方
向機能をもつ端子はＩＣの内部動作または外部からの信
号で入力端子になったり、出力端子になったりする。
は100 ｐＦ程度の負荷コンデンサを接続し、ＩＣが実際
に使用されるときに近い条件にする。ＩＣは入力端子、
出力端子の他に双方向機能をもつ端子がある。この双方
向機能をもつ端子はＩＣの内部動作または外部からの信
号で入力端子になったり、出力端子になったりする。
【０００３】双方向機能をもつ端子に常に負荷コンデン
サを接続してＩＣを試験をすると、出力端子として動作
しているときの試験については負荷コンデンサを接続し
ての性能が評価できるが、入力端子として動作している
ときには、検査のためにＩＣに信号を与えるための信号
源の出力インピーダンスと負荷コンデンサによって決ま
る時定数に従って、ＩＣに入力する信号の立上り、立下
がり時間が増大し、タイミング検査精度を悪化させる問
題があり、従来から双方向機能をもった端子に対して
は、その端子が出力端子として動作するときにのみ負荷
コンデンサを接続するように構成される。
サを接続してＩＣを試験をすると、出力端子として動作
しているときの試験については負荷コンデンサを接続し
ての性能が評価できるが、入力端子として動作している
ときには、検査のためにＩＣに信号を与えるための信号
源の出力インピーダンスと負荷コンデンサによって決ま
る時定数に従って、ＩＣに入力する信号の立上り、立下
がり時間が増大し、タイミング検査精度を悪化させる問
題があり、従来から双方向機能をもった端子に対して
は、その端子が出力端子として動作するときにのみ負荷
コンデンサを接続するように構成される。
【０００４】次に、従来技術によるＩＣ試験器の負荷コ
ンデンサ接続回路を図３により説明する。図３の１は制
御回路、２は出力インピーダンスの低い増幅器、３は負
荷コンデンサ、４は抵抗、５Ａと５Ｃはスイッチ、５Ｂ
はインバータ、６は同軸ケーブル、７は測定されるＩ
Ｃ、７ａはＩＣ７の双方向機能をもった端子、８は基準
電源、９は比較器である。
ンデンサ接続回路を図３により説明する。図３の１は制
御回路、２は出力インピーダンスの低い増幅器、３は負
荷コンデンサ、４は抵抗、５Ａと５Ｃはスイッチ、５Ｂ
はインバータ、６は同軸ケーブル、７は測定されるＩ
Ｃ、７ａはＩＣ７の双方向機能をもった端子、８は基準
電源、９は比較器である。
【０００５】図３の制御回路１は図示を省略したテスト
プログラムに従ってＩＣ７に与えるテストパターン信号
１１とＩ／Ｏ切換信号１２を発生するとともに、電圧判
定信号１３をテストプログラムの期待値と比較し、ＩＣ
７の良否を判定する。
プログラムに従ってＩＣ７に与えるテストパターン信号
１１とＩ／Ｏ切換信号１２を発生するとともに、電圧判
定信号１３をテストプログラムの期待値と比較し、ＩＣ
７の良否を判定する。
【０００６】ＩＣ７の端子７ａが入力端子として動作し
ている場合は、Ｉ／Ｏ切換信号１２によりスイッチ５Ａ
がオン、スイッチ５Ｃがオフ状態に制御され、テストパ
ターン信号１１は増幅器２から抵抗４を通って同軸ケー
ブル６に対してインピーダンス整合をされたのち、ＩＣ
７に供給される。抵抗４は45Ω程度のものを使用する。
ている場合は、Ｉ／Ｏ切換信号１２によりスイッチ５Ａ
がオン、スイッチ５Ｃがオフ状態に制御され、テストパ
ターン信号１１は増幅器２から抵抗４を通って同軸ケー
ブル６に対してインピーダンス整合をされたのち、ＩＣ
７に供給される。抵抗４は45Ω程度のものを使用する。
【０００７】増幅器２は出力インピーダンスの低い増幅
器であり、同軸ケーブル６の特性インピーダンス値の１
／１０以下程度に出力インピーダンスを下げてある。こ
のとき、スイッチ５Ｃはオフなので、負荷コンデンサ３
はＩＣ７に供給される信号の立上り時間を悪化させるこ
とはない。
器であり、同軸ケーブル６の特性インピーダンス値の１
／１０以下程度に出力インピーダンスを下げてある。こ
のとき、スイッチ５Ｃはオフなので、負荷コンデンサ３
はＩＣ７に供給される信号の立上り時間を悪化させるこ
とはない。
【０００８】一方、ＩＣ７の端子７ａが出力端子として
動作する場合は、Ｉ／Ｏ切換信号１２により、スイッチ
５Ａがオフ、５Ｂがオンとなり、負荷コンデンサがＩＣ
７の端子７ａに接続される。そして、端子７ａの出力電
圧は比較器９で、基準電源８の電圧と比較され、その結
果を制御回路１に電圧判定信号１３として与える。スイ
ッチには、一般には端子７ａの入力と出力を高速に切り
換えるため、ダイオードスイッチやＦＥＴスイッチを用
いる。
動作する場合は、Ｉ／Ｏ切換信号１２により、スイッチ
５Ａがオフ、５Ｂがオンとなり、負荷コンデンサがＩＣ
７の端子７ａに接続される。そして、端子７ａの出力電
圧は比較器９で、基準電源８の電圧と比較され、その結
果を制御回路１に電圧判定信号１３として与える。スイ
ッチには、一般には端子７ａの入力と出力を高速に切り
換えるため、ダイオードスイッチやＦＥＴスイッチを用
いる。
【０００９】
【発明が解決しようとする課題】ＩＣ７の双方向端子７
ａを入力と出力に切り換えるには高速動作が要求される
が、図３では、Ｉ／Ｏ切換信号１２によりスイッチ５Ｃ
をオフからオンにし、負荷コンデンサ３を接続した時、
その直前までに負荷コンデンサ３に蓄えられた電荷が同
軸ケーブル６を経由してＩＣ７に加えられるため、端子
７ａの波形が影響を受け、比較器９の電位判定動作に誤
差を与えるという問題があった。例えば、負荷コンデン
サ３の初期電荷の放電に20〜50ｎｓを要したので、その
期間内は検査の信頼が低かった。この発明は、負荷コン
デンサ３が接続されない状態では、常に放電状態となる
負荷コンデンサ接続回路の提供を目的とする。
ａを入力と出力に切り換えるには高速動作が要求される
が、図３では、Ｉ／Ｏ切換信号１２によりスイッチ５Ｃ
をオフからオンにし、負荷コンデンサ３を接続した時、
その直前までに負荷コンデンサ３に蓄えられた電荷が同
軸ケーブル６を経由してＩＣ７に加えられるため、端子
７ａの波形が影響を受け、比較器９の電位判定動作に誤
差を与えるという問題があった。例えば、負荷コンデン
サ３の初期電荷の放電に20〜50ｎｓを要したので、その
期間内は検査の信頼が低かった。この発明は、負荷コン
デンサ３が接続されない状態では、常に放電状態となる
負荷コンデンサ接続回路の提供を目的とする。
【００１０】
【課題を解決するための手段】この目的を達成するた
め、この発明では、テストパターン信号１１とＩ／Ｏ切
換信号１２を出力する制御回路１と、制御回路１のテス
トパターン信号１１を入力とする出力インピーダンスの
低い増幅器２と、増幅器２の出力をＩＣ７の双方向端子
７ａに入力し、双方向端子７ａからの出力を入力とし、
基準電源８の出力と比較する比較器９とを備え、比較器
９から出る電圧判定信号１３によりＩＣ７を試験するＩ
Ｃテスタにおいて、増幅器２の出力と直列に接続される
負荷コンデンサ３と、負荷コンデンサ３の出力と双方向
端子７ａの間に直列に接続される抵抗４と、負荷コンデ
ンサ３に並列に接続され、Ｉ／Ｏ切換信号１２によりオ
ン／オフするするスイッチ５Ａと、Ｉ／Ｏ切換信号１２
を反転させるインバータ５Ｂと、抵抗４に並列に接続さ
れ、インバータ５Ｂの出力によりオン／オフするスイッ
チ５Ｃを備え、Ｉ／Ｏ切換信号１２によりスイッチ５Ａ
をオン、スイッチ５ＣをオフにしてＩＣ７に信号を入力
し、Ｉ／Ｏ切換信号１２によりスイッチ５Ａをオフ、ス
イッチ５ＣをオンにしてＩＣ７の出力を比較器９に入力
する。
め、この発明では、テストパターン信号１１とＩ／Ｏ切
換信号１２を出力する制御回路１と、制御回路１のテス
トパターン信号１１を入力とする出力インピーダンスの
低い増幅器２と、増幅器２の出力をＩＣ７の双方向端子
７ａに入力し、双方向端子７ａからの出力を入力とし、
基準電源８の出力と比較する比較器９とを備え、比較器
９から出る電圧判定信号１３によりＩＣ７を試験するＩ
Ｃテスタにおいて、増幅器２の出力と直列に接続される
負荷コンデンサ３と、負荷コンデンサ３の出力と双方向
端子７ａの間に直列に接続される抵抗４と、負荷コンデ
ンサ３に並列に接続され、Ｉ／Ｏ切換信号１２によりオ
ン／オフするするスイッチ５Ａと、Ｉ／Ｏ切換信号１２
を反転させるインバータ５Ｂと、抵抗４に並列に接続さ
れ、インバータ５Ｂの出力によりオン／オフするスイッ
チ５Ｃを備え、Ｉ／Ｏ切換信号１２によりスイッチ５Ａ
をオン、スイッチ５ＣをオフにしてＩＣ７に信号を入力
し、Ｉ／Ｏ切換信号１２によりスイッチ５Ａをオフ、ス
イッチ５ＣをオンにしてＩＣ７の出力を比較器９に入力
する。
【００１１】
【作用】次に、この発明によるＩＣ試験器の負荷コンデ
ンサ接続回路を図１により説明する。図１では、負荷コ
ンデンサ３と抵抗４を直列にして増幅器２の出力と双方
向端子７ａの間に接続する。負荷コンデンサ３にはスイ
ッチ５Ａを並列に接続し、抵抗４にはスイッチ５Ｃを並
列に接続する。制御回路１からのＩ／Ｏ切換信号１２は
スイッチ５Ａにはそのまま接続され、スイッチ５Ｃには
インバータ５Ｂで反転されて接続される。したがって、
スイッチ５Ａがオンのときは、スイッチ５Ｃはオフにな
り、スイッチ５Ａがオフのときは、スイッチ５Ｃはオン
になる。
ンサ接続回路を図１により説明する。図１では、負荷コ
ンデンサ３と抵抗４を直列にして増幅器２の出力と双方
向端子７ａの間に接続する。負荷コンデンサ３にはスイ
ッチ５Ａを並列に接続し、抵抗４にはスイッチ５Ｃを並
列に接続する。制御回路１からのＩ／Ｏ切換信号１２は
スイッチ５Ａにはそのまま接続され、スイッチ５Ｃには
インバータ５Ｂで反転されて接続される。したがって、
スイッチ５Ａがオンのときは、スイッチ５Ｃはオフにな
り、スイッチ５Ａがオフのときは、スイッチ５Ｃはオン
になる。
【００１２】ＩＣ７の端子７ａが入力端子として動作す
る場合は、スイッチ５Ａをオン、スイッチ５Ｃをオフに
することにより、増幅器２の出力は抵抗４でインピーダ
ンス整合された後、同軸ケーブル６を経由してＩＣ７の
双方向端子７ａに検査のための信号を与える。この状態
では、負荷コンデンサ３の電荷はスイッチ５Ａで放電さ
れる。
る場合は、スイッチ５Ａをオン、スイッチ５Ｃをオフに
することにより、増幅器２の出力は抵抗４でインピーダ
ンス整合された後、同軸ケーブル６を経由してＩＣ７の
双方向端子７ａに検査のための信号を与える。この状態
では、負荷コンデンサ３の電荷はスイッチ５Ａで放電さ
れる。
【００１３】端子７ａを出力端子として動作させる場合
は、スイッチ５Ａをオフ、スイッチ５Ｃをオンにする。
負荷コンデンサ３の一方の端子は増幅器２の出力に接続
され、他端はスイッチ５Ｃと同軸ケーブル６を通して、
ＩＣ７に接続される。負荷コンデンサ３を接続する時点
ではテストパターン信号１１の状態は変化させないの
で、増幅器２の出力は接地点と等価になる。
は、スイッチ５Ａをオフ、スイッチ５Ｃをオンにする。
負荷コンデンサ３の一方の端子は増幅器２の出力に接続
され、他端はスイッチ５Ｃと同軸ケーブル６を通して、
ＩＣ７に接続される。負荷コンデンサ３を接続する時点
ではテストパターン信号１１の状態は変化させないの
で、増幅器２の出力は接地点と等価になる。
【００１４】次に、図１の動作を図２の波形図を参照し
て説明する。図２アはＩ／Ｏ切換信号１２の波形図であ
り、図２イはテストパターン信号１１の波形図である。
図２ウは双方向端子７ａの波形図である。図２の時刻Ｔ
2 まではドライバモードであり、制御回路１のテストパ
ターン信号１１をＩＣ７に与える。時刻Ｔ2 以降はコン
パレータモードであり、ＩＣ７の出力電圧を比較器９で
判定する。
て説明する。図２アはＩ／Ｏ切換信号１２の波形図であ
り、図２イはテストパターン信号１１の波形図である。
図２ウは双方向端子７ａの波形図である。図２の時刻Ｔ
2 まではドライバモードであり、制御回路１のテストパ
ターン信号１１をＩＣ７に与える。時刻Ｔ2 以降はコン
パレータモードであり、ＩＣ７の出力電圧を比較器９で
判定する。
【００１５】ドライバモードでは、テストパターン信号
１１に従って、時刻Ｔ1 でＩＣ７に与える電位がＶILか
らＶIHに変化する。電位ＶILと電位ＶIHはＩＣ７を試験
するための入力レベルであり、例えば電位ＶILを0.8 Ｖ
とし、電位ＶIHを2.4 Ｖとする。コンパレータモードに
切り換わる時刻Ｔ2 の直前までは、スイッチ５Ａはオン
で、負荷コンデンサ３の負荷を放電する。例えば、時刻
Ｔ1 から時刻Ｔ2 は、テストプログラムによるが、最小
値は５ｎｓ程度であり、時刻Ｔ2 から時刻Ｔ3もテスト
プログラムやＩＣ７の回路によるが最小値は５ｎｓ程度
である。
１１に従って、時刻Ｔ1 でＩＣ７に与える電位がＶILか
らＶIHに変化する。電位ＶILと電位ＶIHはＩＣ７を試験
するための入力レベルであり、例えば電位ＶILを0.8 Ｖ
とし、電位ＶIHを2.4 Ｖとする。コンパレータモードに
切り換わる時刻Ｔ2 の直前までは、スイッチ５Ａはオン
で、負荷コンデンサ３の負荷を放電する。例えば、時刻
Ｔ1 から時刻Ｔ2 は、テストプログラムによるが、最小
値は５ｎｓ程度であり、時刻Ｔ2 から時刻Ｔ3もテスト
プログラムやＩＣ７の回路によるが最小値は５ｎｓ程度
である。
【００１６】同軸ケーブル６は電位ＶIHに充電される。
この状態で、コンパレータモードに切り換えるが、テス
トパターン信号１１は変化させないため、同軸ケーブル
６には電荷をもたない負荷コンデンサ３が、同軸ケーブ
ル６の充電電圧と等しい電圧の増幅器２の出力との間に
接続される。
この状態で、コンパレータモードに切り換えるが、テス
トパターン信号１１は変化させないため、同軸ケーブル
６には電荷をもたない負荷コンデンサ３が、同軸ケーブ
ル６の充電電圧と等しい電圧の増幅器２の出力との間に
接続される。
【００１７】時刻Ｔ2 でＩＣ７の端子７ａが出力端子に
なると、ＩＣ７の出力インピーダンスと負荷コンデンサ
３の静電容量値でほぼ決まる時定数に従って端子７ａの
電圧は、その解放電圧をＶOXに近づいていく。点線の波
形は時刻Ｔ3 で端子７ａが出力端子の機能になった場合
を示す。図２では、検査結果が不確かになる時間帯はス
イッチの切換時間、同軸ケーブルの伝播時間で決まる５
ｎｓ以下である。
なると、ＩＣ７の出力インピーダンスと負荷コンデンサ
３の静電容量値でほぼ決まる時定数に従って端子７ａの
電圧は、その解放電圧をＶOXに近づいていく。点線の波
形は時刻Ｔ3 で端子７ａが出力端子の機能になった場合
を示す。図２では、検査結果が不確かになる時間帯はス
イッチの切換時間、同軸ケーブルの伝播時間で決まる５
ｎｓ以下である。
【００１８】
【発明の効果】この発明によれば、負荷コンデンサは電
荷が放電された状態で接続され、負荷コンデンサの接続
によるＩＣの出力波形の変動がないので、双方向機能を
もった端子を高速動作で検査することができる。
荷が放電された状態で接続され、負荷コンデンサの接続
によるＩＣの出力波形の変動がないので、双方向機能を
もった端子を高速動作で検査することができる。
【図１】この発明によるＩＣ試験器の負荷コンデンサ接
続回路の構成図である。
続回路の構成図である。
【図２】図１の各部の波形図である。
【図３】従来技術によるＩＣ試験器の負荷コンデンサ接
続回路の構成図である。
続回路の構成図である。
１ 制御回路 ２ 増幅器 ３ 負荷コンデンサ ４ 抵抗 ５Ａ スイッチ ５Ｂ インバータ ５Ｃ スイッチ ６ 同軸ケーブル ７ ＩＣ ７ａ 双方向端子 ８ 基準電源 ９ 比較器 １１ テストパターン信号 １２ Ｉ／Ｏ切換信号 １３ 電圧判定信号
Claims (1)
- 【請求項１】 テストパターン信号(11)とＩ／Ｏ切換信
号(12)を出力する制御回路(1) と、制御回路(1) のテス
トパターン信号(11)を入力とする出力インピーダンスの
低い増幅器(2) と、増幅器(2) の出力をＩＣ(7) の双方
向端子(7a)に入力し、双方向端子(7a)からの出力を入力
とし、基準電源(8) の出力と比較する比較器(9) とを備
え、比較器(9) から出る電圧判定信号(13)によりＩＣ
(7) を試験するＩＣ試験器において、 増幅器(2) の出力に直列に接続される負荷コンデンサ
(3) と、 負荷コンデンサ(3) の出力と双方向端子(7a)の間に直列
に接続される抵抗(4)と、 負荷コンデンサ(3) に並列に接続され、Ｉ／Ｏ切換信号
(12)によりオン・オフするする第１のスイッチ(5A)と、 Ｉ／Ｏ切換信号(12)を反転させるインバータ(5B)と、 抵抗(4) に並列に接続され、インバータ(5B)の出力によ
りオン・オフする第２のスイッチ(5C)とを備え、 Ｉ／Ｏ切換信号(12)により第１のスイッチ(5A) をオ
ン、第２のスイッチ(5C)をオフにしてＩＣ(7) に信号を
入力し、Ｉ／Ｏ切換信号(12)により第１のスイッチ(5A)
をオフ、第２のスイッチ(5C)をオンにしてＩＣ(7) の出
力を比較器(9)に入力することを特徴とするＩＣ試験器
の負荷コンデンサ接続回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3296546A JP3049880B2 (ja) | 1991-10-17 | 1991-10-17 | Ｉｃ試験器の負荷コンデンサ接続回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3296546A JP3049880B2 (ja) | 1991-10-17 | 1991-10-17 | Ｉｃ試験器の負荷コンデンサ接続回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05107313A JPH05107313A (ja) | 1993-04-27 |
| JP3049880B2 true JP3049880B2 (ja) | 2000-06-05 |
Family
ID=17834933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3296546A Expired - Fee Related JP3049880B2 (ja) | 1991-10-17 | 1991-10-17 | Ｉｃ試験器の負荷コンデンサ接続回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3049880B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100431799C (zh) * | 2004-02-13 | 2008-11-12 | 威汉工具有限公司 | 螺丝工具 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5735910B2 (ja) * | 2010-04-22 | 2015-06-17 | 株式会社アドバンテスト | ピンカードおよびそれを用いた試験装置 |
| CN116224978B (zh) * | 2023-05-11 | 2023-08-08 | 西安顺晖电子科技有限公司 | 一种电控组件检测系统 |
-
1991
- 1991-10-17 JP JP3296546A patent/JP3049880B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100431799C (zh) * | 2004-02-13 | 2008-11-12 | 威汉工具有限公司 | 螺丝工具 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05107313A (ja) | 1993-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7373574B2 (en) | Semiconductor testing apparatus and method of testing semiconductor | |
| US6008664A (en) | Parametric test system and method | |
| JP3049880B2 (ja) | Ｉｃ試験器の負荷コンデンサ接続回路 | |
| EP0838689B1 (en) | Test of circuits with Schmitt inputs | |
| US7679390B2 (en) | Test apparatus and pin electronics card | |
| US6188225B1 (en) | Circuit and method for checking the contacting of a switch or pushbutton | |
| EP0317578A4 (en) | THREE-LEVEL SWITCH TEST DEVICE. | |
| JP2610640B2 (ja) | 自動車の少なくとも２つの電気的負荷を検査する装置 | |
| US6744271B2 (en) | Internal generation of reference voltage | |
| US5159369A (en) | Integrated circuit for electrostatic discharge testing | |
| US6064242A (en) | I/O pin electronics circuit having a pair of drivers | |
| JP2001091562A (ja) | 回路基板検査装置 | |
| JP2002107406A (ja) | 半導体試験装置 | |
| JPH0662530A (ja) | 車両用電源電圧切換装置 | |
| KR0180764B1 (ko) | 가변저항 검사회로 | |
| KR100214517B1 (ko) | 칩의 오동작 방지회로 | |
| KR940006603B1 (ko) | 포탄 근접신관의 카스텀 회로(Custom IC) 측정장치 | |
| KR0168066B1 (ko) | 인쇄배선판용 동작검사시스템의 방전장치 | |
| JPH06148276A (ja) | 半導体試験装置及び試験方法 | |
| KR19990035472A (ko) | 인쇄회로기판 검사시 안전장치 | |
| TW202238150A (zh) | 異物偵測方法及具有異物偵測功能之電源端 | |
| JP2002311100A (ja) | シュミット入力回路の検査装置およびその検査方法並びに半導体装置およびその検査方法 | |
| JPH08181584A (ja) | 可変遅延回路および遅延時間検査方法 | |
| SU1018064A1 (ru) | Выходной узел тестера дл контрол логических схем | |
| JPH04122865A (ja) | 半導体集積回路及びその試験方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |